CN1221026C - 由树脂制成应力吸收层的倒装片型半导体器件及制造方法 - Google Patents

由树脂制成应力吸收层的倒装片型半导体器件及制造方法 Download PDF

Info

Publication number
CN1221026C
CN1221026C CNB001334247A CN00133424A CN1221026C CN 1221026 C CN1221026 C CN 1221026C CN B001334247 A CNB001334247 A CN B001334247A CN 00133424 A CN00133424 A CN 00133424A CN 1221026 C CN1221026 C CN 1221026C
Authority
CN
China
Prior art keywords
resin
layer
resin bed
insulation stress
conducting shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001334247A
Other languages
English (en)
Other versions
CN1295344A (zh
Inventor
本多广一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1295344A publication Critical patent/CN1295344A/zh
Application granted granted Critical
Publication of CN1221026C publication Critical patent/CN1221026C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

在倒装片型半导体器件中，多个平头电极(12、32)形成在半导体基片(11、31)上。由固化树脂制成的绝缘应力吸收树脂层(14、34、34’)形成在半导体基片上，并具有对应平头电极的开口(14a、34a)。多个柔性传导部件(16、21、36、38、51、61)填充在开口内。多个金属凸块(17)形成在柔性传导层上。

Description

由树脂制成应力吸收层的倒装片型 半导体器件及制造方法
技术领域
本发明涉及倒装片型半导体器件和它的制造方法，特别是在倒装片型半导体器件中减小应力应变。
背景技术
近年来，已经研制出倒装片型半导体器件，以满足电子设备较高性能、较小和较轻的尺寸和较高的速度的要求。
一般说来，具有金属凸块的的倒装型半导体器件直接安装在具有对应金属凸块电极的母板上。即，如果金属凸块是焊料球，焊料球回流并焊接到母板上。在这种情况中，由于半导体器件和母板之间的热膨胀系数的差异，产生了应力应变，该应力应变将使半导体器件的可靠性变差。后面将详细解释。
为使上面提到的热膨胀系数的差异最小，母板由陶瓷材料制成，例如，氮化铝(AlN)、富铝红柱石或玻璃陶瓷，这些材料的热膨胀系数与硅的热膨胀系数很接近。但是，在这种情况中，母板变得较昂贵，因此，它的应用局限于高价格设备，例如，高级计算机和大规模计算机。
另一方面，为分散出现在金属凸块上的应力，基本上减少上面提到的应力应变，未充满树脂被灌入半导体器件和母板之间(见日本专利A-9-92685)。然而，在这种情况下，如果在未充满树脂内产生空隙，或如果未充满树脂和半导体器件(或母板)之间的粘着特性变坏，半导体器件将与母板分立。
另一种分散出现在金属凸块上的应力方法，基本上减少上面提到的应力应变，由橡胶或可膨胀的苯乙烯制成的弹性层提供在半导体器件上(见日本专利A-11-40613、A-11-74309)。后面详细解释这两个专利。
但是，在上面提到的方法中，因为弹性层包括许多杂质，所以破坏了半导体器件的可靠性。
发明内容
本发明的目的时提供一种可靠的倒装片型半导体器件和它的制造方法。
按照本发明，在倒装片型半导体器件中，多个平头电极形成在半导体基片上，由热固化树脂制成的绝缘应力吸收树脂层形成在半导体基片上，有对应平头电极的开口。多个柔性传导部件注入开口。多个金属凸块形成在柔性传导层上。
为了实现上述目的，提出了一种制造倒装片型半导体器件的方法，包括步骤：
在半导体基片上形成多个平头电极(32)；
把树脂涂敷的传导层附着到所述半导体基片上，所述树脂涂敷传导层包括由以第一传导层层压的热固化树脂制成的光敏绝缘应力吸收树脂层；
在所述第一传导层上形成具有图案的第二传导层；
使用所述第二传导层作为掩膜，在所述第一传导层穿孔，从而使所述第一和第二传导层具有开口；
使用曝光掩膜(71)和所述形成图案的第一和第二传导层，作为掩模，用光辐照所述光敏绝缘应力吸收树脂层，从而，所述光敏绝缘应力吸收树脂层的辐照部分被硬化；
显影所述光敏绝缘应力吸收树脂层，从而，所述光敏绝缘应力吸收树脂层的未辐照部分被除去，所述光敏绝缘应力吸收树脂层具有对应所述平头电极的开口；
形成柔性传导部件，每一个柔性传导部件填满位于所述光敏绝缘应力吸收树脂层中的所述开口之一，并把所述形成图案的第一和第二传导层电连接到所述平头电极；以及，
把多个金属凸块(39)形成在所述第二传导层上。
因为热固化树脂有很少的杂质，所以，改善了倒装片型半导体器件的可靠性。
附图说明
本发明通过参考下面的附图，并与现有技术比较，可以清楚地被理解。
图1A、1B、1C是解释在母板上安装倒装片型半导体器件的现有方法的示意图。
图2A到2J是解释根据本发明的生产倒装片型半导体器件方法第一实施例的剖面图。
图3是图2A到2J所示方法获得一个倒装片型半导体器件的平面图。
图4是图3的倒装片型半导体器件的数据引导平面图。
图5A到5F是解释根据本发明的生产倒装片型半导体器件方法第二实施例的剖面图。
图6A到6N是解释生产倒装片型半导体器件方法第三实施例的剖面图。
图7是图6A到6N所示方法获得一个倒装片型半导体器件的平面图。
图8A到8N是解释根据本发明的生产倒装片型半导体器件方法第四实施例的剖面图。
图9A、9B、9C是修改的图6A到6N所示第三实施例的剖面图。
图10A、10B、10C是修改的图8A到8N所示第四实施例的剖面图。
图11A到11E是另一个修改的图6A到6N和图8A到8N所示第三和第四实施例的剖面图。
图12A到12E是另一个修改的图6A到6N和图8A到8N所示第三和第四实施例的剖面图。
图13A到13M是解释根据本发明的生产倒装片型半导体器件方法第五实施例的剖面图。
图14A到14Q是解释根据本发明的生产倒装片型半导体器件方法第六实施例的剖面图。
具体实施方式
在描述优选实施例之前，将参考图1A、1B、1C解释现有技术倒装片型半导体器件。
图1A、1B、1C是解释在母板上安装倒装片型半导体器件的现有方法的示意图。
首先参考图1A，准备具有金属凸块102的倒装片型半导体器件101和具有对应金属凸块102电极(未示出)的母板103。注意，母板103由用户准备。
下一步，参考图1B，将半导体器件101安装在母板103上。注意，如果金属凸块102是焊料球，则焊料球在预定温度下的一个温度上回流，并焊接在母板103上。在这种情况下，由于半导体器件101和母板103之间的热膨胀系数的差异，产生了应力应变，该应力应变将使半导体器件101的可靠性变差。
为使半导体器件101和母板103之间的热膨胀系数的差异最小，母板103由陶瓷材料制成，例如，氮化铝(AlN)、富铝红柱石或玻璃陶瓷，这些材料的热膨胀系数与硅的热膨胀系数很接近。但是，在这种情况中，母板变得较昂贵，因此，它的应用局限于高价格设备，例如，高级计算机和大规模计算机。
另一方面，为分散出现在金属凸块102上的应力，基本上减少上面提到的应力应变，未充满树脂被灌入半导体器件101和母板103之间(见日本专利A-9-92685)。在日本专利A-9-92685中，注意，未充满树脂被灌入倒装片型半导体器件和插入基片之间。然而，在这种情况下，如果在未充满树脂内产生空隙，或如果未充满树脂和半导体器件101(或母板103)之间的粘着特性变坏，半导体器件101将与母板103分立。
另一种分散出现在金属凸块102上的应力方法，基本上减少上面提到的应力应变，由橡胶或可膨胀的苯乙烯制成的弹性层提供在半导体期间上(见日本专利A-11-40613、A-11-74309)。
如图1B所示的状态，如果由故障焊接处理产生了开路状态或短路状态，半导体器件101被分离，并使用图1C所示的特殊加热工具104分离。在这种情况下，损坏了金属凸块102。因此，修理金属凸块102，半导体器件101可以重新使用。
然而，在使用未充满树脂的情况下，半导体器件101本身可能被损坏，所以，重新使用半导体器件101是不可能的。此外，母板103也可能被损坏。
此外，如果弹性层由橡胶或膨胀苯乙烯制成，则弹性层包含许多杂质，其破坏了半导体器件101的可靠性。
下面，将参考图2A到2J解释制造倒装片型半导体器件方法的第一实施例。
首先，参考图2A，由铝(Al)或铜(Cu)制成的平头电极12形成在硅基片11上。然后，由非有机材料如二氧化硅(SiO2)或有机材料聚酰胺制成的钝化层13淀积在硅基片11上，以保护有源区域。
下一步，参考图2B，使用旋涂工艺把热固化树脂制成的绝缘应力吸收树脂层14涂敷在整个表面上，这些热固化树脂是环氧树脂、硅树脂、聚酰胺树脂、聚烯烃树脂、氰酸盐树脂、酚醛树脂、萘树脂或芴树脂。注意，绝缘应力吸收树脂层14的弹性系数大约为0.01-8Gpa。
下一步，参考图2C，光致抗蚀层涂敷在绝缘应力吸收层14上，由光刻处理形成图案，以形成光致抗蚀图案层15，该图案具有对应平头电极12的开口。
下一步，参考图2D，使用光致抗蚀图案层15作为掩膜由湿蚀刻处理、等离子蚀刻处理或激光处理对绝缘应力吸收层打孔，形成开口14a，因此，暴露了平头电极12。注意，如果绝缘应力吸收树脂层14由受化学蚀刻处理影响的材料制成，可以使用湿蚀刻处理。另一方面，如果绝缘应力吸收树脂层14由不受化学蚀刻处理影响的材料制成，可以使用等离子蚀刻处理或激光蚀刻处理。
下一步，参考图2E，除去光致抗蚀图案层15，以暴露绝缘应力吸收树脂层14。然后，使用在低大气压下的惰性气体氩气对器件进行等离子体表面处理。结果，在平头电极12上剩余的绝缘应力吸收层14完全被除去，在平头电极上的金属氧化物也被出去。
下一步，参考图2F，通过丝网印刷法把柔性的传导层16涂敷在绝缘应力吸收树脂层14上，所以，柔性的传导层16填满开口14a，因此，防止了平头电极12氧化。柔性的传导层16由至少一种粉末材料制成，例如，铜、铅、锡、镍、钯、银或金，这些材料显示了非常好的焊接吸收特性以及非常好的柔性。
下一步，参考图2G，柔性的传导层16由化学机械抛光法(CMP)磨平，所以，柔性的传导层16值填满开口14a。在这种情况下，进行等离子表面处理，除去由CMP处理引起的废料。
下一步，参考图2H，进行非电解Cu电镀处理或非电解Ni电镀处理，以在平头电极12上形成焊接点(未示出)。在电解Cu电镀处理之后，进行非电解Au电镀处理除去焊点。然后，由Sn和Pb制成的金属凸块(未示出)17通过焊点被焊接到平头电极12。因此，因为焊点改善了金属凸块17的浸润性，金属凸块可以牢固地附着到平头电极12。
在参考图2H中，助焊剂(未示出)而不是焊点被涂敷在平头电极12上，然后，金属凸块17被焊接到平头电极12上，之后进行加热回流处理。甚至在这种情况下，金属凸块17可以牢固地附着到平头电极12上。
注意，金属凸块17由Au或Sa-Ag合金制成。
下一步，参考图2I，用划线刀片18把器件切割成如图2J所示的倒装片型的半导体芯片。
由图2A到2J所示制造方法获得的一个倒装片型半导体芯片显示在图3中。在图3中，平头电极12排列在倒装片型半导体芯片的周围，并由绝缘应力吸收树脂层14环绕，金属凸块17排列在平头电极12上。实际上，如图4所示，平头电极12的数量是很大的。
根据上述第一实施例，因为绝缘应力吸收树脂层14和柔性传导层16分散了金属凸块17上的应力，所以，改善了倒装片型半导体器件的可靠性。此外，因为绝缘应力吸收树脂层14是由包括较上杂质的热固化树脂制成，所以，进一步改善了倒装片型半导体器件。
下面将参考图5A到5F解释本发明制造倒装片型半导体器件方法的第二实施例。
在图2A到2D所示的第一实施例的步骤完成之后，参考图5A，由Au或Cu制成的导线21用导线接合处理通过传导粘着(未示出)连接到平头电极12。
下一步，参考图5B，与图2F相同的方法，通过丝网印刷法把柔性的传导层16涂敷在绝缘应力吸收树脂层14上，所以，柔性传导层16填满开口14a，完全覆盖了导线21。柔性传导层16由至少一种粉末材料制成，例如，铜、铅、锡、镍、钯、银或金，这些材料显示了非常好的焊锡浸润特性以及非常好的柔性。
下一步，参考图5C，与图2G相同的方法，柔性的传导层16由化学机械抛光法(CMP)磨平，所以，柔性的传导层16只填满开口14a。在这种情况下，进行等离子表面处理，除去由CMP处理引起的废料。
下一步，参考图5D，与图2H相同的方法，进行非电解Cu电镀处理或非电解Ni电镀处理，以在平头电极12上形成焊接点(未示出)。在电解Cu电镀处理之后，进行非电解Au电镀处理除去焊点。然后，由Sn和Pb制成的金属凸块(焊料球)17通过焊点被焊接到平头电极12。因此，因为焊点改善了金属凸块17的浸润性，金属凸块可以牢固地附着到平头电极12。
甚至在图5D中，与图2H相同，助焊剂(未示出)而不是焊点被涂敷在平头电极12上，然后，金属凸块17被焊接到平头电极12上，之后进行加热回流处理。甚至在这种情况下，金属凸块17可以牢固地附着到平头电极12上。
注意，金属凸块17由Au或Sa-Ag合金制成。
下一步，参考图5E，与图2I相同，用划线刀片18把器件切割成如图5F所示的倒装片型的半导体芯片。
因此，在第二实施例中，与第一实施例相比，由于存在导线12，金属凸块17可以牢固地电连接到平头电极12。
下面将参考图6A到6N解释本发明制造倒装片型半导体器件方法的第三实施例。
首先，参考图6A，与图2A相同，由铝(Al)或铜(Cu)制成的平头电极32形成在硅基片31上。然后，由无机材料如二氧化硅(SiO2)或有机材料聚酰胺制成的钝化层33淀积在硅基片31上，以保护有源区域。
下一步，参考图6B，与图2B相同的方法，使用旋涂工艺把热固化树脂制成的绝缘应力吸收树脂层34涂敷在整个表面上，这些热固化树脂是环氧树脂、硅树脂、聚酰胺树脂、聚烯烃树脂、氰酸盐树脂、酚醛树脂、萘树脂或芴树脂。注意，绝缘应力吸收树脂层34的弹性系数大约为0.01-8Gpa。
下一步，参考图6C，Cu层35淀积在绝缘应力吸收层34上。
注意，其它金属如镍可以用于层35。
下一步，参考图6D，光致抗蚀层涂敷在整个表面上，然后，光致抗蚀层由光刻法形成图案，以形成光致抗蚀层图案层36。
下一步，参考图6E，通过光致抗蚀层36在Cu层35上形成Au电镀层37。
注意，其它金属如镍可以用于层37。
下一步，参考图6F，除去光致抗蚀层36。Au层37作为金属凸块的焊点。
下一步，参考图6G，使用氯化铁或硫酸进行湿蚀刻处理蚀刻掉Cu层35，并且，Au层37作为掩膜。
下一步，参考图6H，对应平头电极32有开口的光致图案层37’由光刻法形成。
下一步，参考图6I，使用光致图案层37’作为掩膜蚀刻掉绝缘应力吸收树脂层34，以在绝缘应力吸收树脂层34中形成开口34a。
下一步，参考图6J，除去光致图案层37’。
下一步，参考图6K，通过丝网印刷法或密封法涂敷柔性传导层38，所以，柔性的传导层38只填满开口34a，因此，防止了平头电极32氧化。结果，Cu层35和Au层37通过柔性传导层38电连接到对应的平头电极32。柔性传导层38由至少一种粉末材料制成，例如，铜、铅、锡、镍、钯、银或金，这些材料显示了非常好的焊接吸收特性以及非常好的柔性。
注意，焊料抗蚀层或树脂层可以涂敷在金属凸块将形成的Au层37的焊点上。因此，Au层37由焊料抗蚀层或树脂层保护，改善了防水特性。
参考图6L，金属凸块39被焊接到Au层37，并进行加热回流处理。甚至在这种情况下，金属凸块39可以牢固地附着到Au层37。
注意，金属凸块39可以由Au或Sn-Ag合金制成。
下一步，参考图6M，如图6N所示的一样，用划线刀片40把器件切割成如图5F所示的倒装片型的半导体芯片。
由图6A到6N所示制造方法获得的一个倒装片型半导体芯片显示在图7中。在图7中，尽管平头电极32排列在倒装片型半导体芯片的周围，与第一实施例相同，并由绝缘应力吸收树脂层34环绕，与图3的金属凸块25相比较，金属凸块39排列在倒装片型半导体芯片的内表面内，这样的排列防止了金属凸块39的短路。
下面将参考图8A到8N解释本发明制造倒装片型半导体器件方法的第四实施例。
首先，参考图8A，与图6A相同，由铝(Al)或铜(Cu)制成的平头电极32形成在硅基片31上。然后，由非有机材料如二氧化硅(SiO2)或有机材料聚酰胺制成的钝化层33淀积在硅基片31上，以保护有源区域。
下一步，参考图8B，与图6B相同的方法，使用旋涂工艺把热固化树脂制成的绝缘应力吸收树脂层34涂敷在整个表面上，这些热固化树脂是环氧树脂、硅树脂、聚酰胺树脂、聚烯烃树脂、氰酸树脂、酚醛树脂、萘树脂或芴树脂。注意，绝缘应力吸收树脂层34的弹性系数大约为0.01-8Gpa。
下一步，参考图8C，有对应平头电极32的开口的光致图案层41由光刻法形成。
下一步，参考图8D，使用光致图案层41作为掩膜蚀刻掉绝缘应力吸收树脂层34a。结果，对应平头电极32的开口34被打孔在绝缘应力吸收树脂层34。
下一步，参考图8E，除去光致图案层41。
下一步，参考图8F，与图6C相同的方法，使用层合薄膜或压膜方法把Cu层35形成在绝缘应力吸收树脂34上。
注意，其它金属如镍可以用于层35。
下一步，参考图8G，与图6D相同，光致抗蚀层涂敷在整个表面上，然后，光致抗蚀层由光刻法形成图案，以形成光致抗蚀层图案层36。
下一步，参考图8H，与图6E相同，通过光致抗蚀层36在Cu层35上形成Au电镀层37。
注意，其它金属如镍可以用于层37。
下一步，参考图8I，与图6F相同，除去光致抗蚀层36。Au层37作为金属凸块的焊点。
下一步，参考图8J，与图6G相同，使用氯化铁或硫酸进行湿蚀刻处理蚀刻掉Cu层35，并且，Au层37作为掩膜。
下一步，参考图8K，与图6K相同，通过丝网印刷法或密封法把柔性传导层38涂敷在绝缘应力吸收树脂层34上，所以，柔性的传导层38只填满开口34a，因此，防止了平头电极32氧化。结果，Cu层35和Au层37通过柔性传导层38电连接到对应的平头电极32。柔性传导层16由至少一种粉末材料制成，例如，铜、铅、锡、镍、钯、银或金，这些材料显示了非常好的焊接吸收特性以及非常好的柔性。
注意，焊料抗蚀层或树脂层可以涂敷在金属凸块将形成的Au层37的焊点上。因此，Au层37由焊料抗蚀层或树脂层保护，改善了防水特性。
参考图8L，与图6L相同，金属凸块39被焊接到平头电极32，并进行加热回流处理。甚至在这种情况下，金属凸块39可以牢固地附着到平头电极32。
注意，金属凸块39可以由Au或Sn-Ag合金制成。
下一步，参考图8M，与图6M相同，如图8N所示的一样，用划线刀片40把器件切割成如图5F所示的倒装片型的半导体芯片。
在第四实施例中，尽管图8C和8D所示的步骤被加到第三实施例中，省略了第三实施例的图6H、6I、6J所示的步骤，省略这些步骤减少了生产成本。
下面，参考图9A到9C解释本发明修改的第三实施例。
首先，参考图9A，与图6A相同，由铝(Al)或铜(Cu)制成的平头电极32形成在硅基片31上。然后，由非有机材料如二氧化硅(SiO2)或有机材料聚酰胺制成的钝化层13淀积在硅基片31上，以保护有源区域。
下一步，参考图9B，准备把Cu层35碾压在绝缘应力吸收树脂层34的树脂涂敷铜(RCC)层。
下一步，参考图9C，使用膜碾压法或压力法把RCC层(34、35)附着到平头电极32和钝化层33。在这种情况下，因为RCC具有好的附着特性，RCC层(34、35)本身可以容易地附着到平头电极32和钝化层33。
之后，完成了图6D到6N所示的步骤，完成了倒装片型半导体芯片。
下面，参考图10A到10C解释本发明修改的第四实施例。
首先，参考图10A，与图8A相同，由铝(Al)或铜(Cu)制成的平头电极32形成在硅基片31上。然后，由非有机材料如二氧化硅(SiO2)或有机材料聚酰胺制成的钝化层13淀积在硅基片31上，以保护有源区域。
下一步，参考图10B，准备把Cu层35碾压在绝缘应力吸收树脂层34的树脂涂敷铜(RCC)层。在这种情况下，事先由蚀刻处理在绝缘应力吸收树脂层34内打出开口34a。
下一步，参考图10C，使用膜碾压法或压力法把RCC层(34、35)附着到平头电极32和钝化层33。在这种情况下，因为RCC具有好的附着特性，RCC层(34、35)本身可以容易地附着到平头电极32和钝化层33。
之后，完成了图8G到8N所示的步骤，完成了倒装片型半导体芯片。
下面，将参考图11A到11E解释本发明第三和第四实施例的另一个修改。在完成图6A到6J或8A到8J的步骤之后，完成图11A到11E的步骤。
首先，参考图11A，由Au或Cu制成的导线51用导线接合处理形成，以把平头电极32电连接到Cu层35和Au层37。注意，在导线接合处理之前，对平头电极32进行等离子表面处理，除去平头电极32上的绝缘应力吸收树脂层的蚀刻剩余物和氧化物，这样改善了导线接合特性。
下一步，参考图11B，金属凸块39被焊接到平头电极32，并进行加热回流处理。甚至在这种情况下，金属凸块39可以牢固地附着到平头电极32。
下一步，参考图11C，绝缘树脂层52填满开口34a，机械地和化学地保护导线51以及加强了防潮特性。
绝缘树脂层52可以用相同于或类似于绝缘应力吸收树脂层34的材料制成。如果绝缘树脂层52是液体，部分的涂敷处理可以使用密封法在导线51上进行。另一方面，如果绝缘树脂层是固体，导线51可使用金属膜由转换密封法部分地密封。
注意，金属凸块39可由Au或Sn-Ag合金制成。
下一步，参考图11D，用划线刀片40把器件切割成如图11E所示的倒装片型的半导体芯片。
下面，将参考图12A到12E解释本发明第三和第四实施例的进一步修改。在完成图6A到6J或图8A到8J的步骤之后，完成图12A到12E的步骤。
首先，参考12A，通过使用非电解电镀和蚀刻处理形成由Zn或NiSn制成的传导层61，以把平头电极32电连接到Cu层35和Au层37。注意，可以附着由Cu、Ni或他们的合金制成的L型传导部件形成传导层61，以进行传导附着。
下一步，参考图12B，与图11B相同，金属凸块39被焊接到平头电极32，并进行加热回流处理。甚至在这种情况下，金属凸块39可以牢固地附着到平头电极32。
下一步，参考图12C，与图11C相同，绝缘树脂层52填满在开口34a，机械地和化学地保护导线51以及加强了防潮特性。
绝缘树脂层52可以用相同于或类似于绝缘应力吸收树脂层34的材料制成。如果绝缘树脂层52是液体，部分的涂敷处理可以使用密封法在导线51上进行。另一方面，如果绝缘树脂层是固体，导线51可使用金属膜由转换密封法部分地密封。
注意，金属凸块39可由Au或Sn-Ag合金制成。
下一步，参考图12D，与图11D相同，用划线刀片40把器件切割成如图12E所示的倒装片型的半导体芯片。
下面，将参考图13A到13N解释本发明制造倒装片型半导体器件方法的第五实施例。
首先，参考图13A，与图9A相同，由铝(Al)或铜(Cu)制成的平头电极32形成在硅基片31上。然后，由非有机材料如二氧化硅(SiO2)或有机材料聚酰胺制成的钝化层13淀积在硅基片31上，以保护有源区域。
下一步，参考图13B，准备由以Cu层35叠压的绝缘应力吸收树脂层34构成的RCC层。热敏的绝缘应力吸收层34’由上面提到的与热敏材料相结合的热固化树脂制成，例如，双叠氮化合物或硫代重氮-萘醌化合物。
下一步，参考图13C，与图9C相同，使用膜碾压法或压力法把RCC层(34’、35)附着到平头电极32和钝化层33。在这种情况下，因为RCC层具有好的附着特性，RCC层(34’、35)本身可以容易地附着到平头电极32和钝化层33。
下一步，参考图13D，与图6D相同，光致抗蚀层涂敷在整个表面，然后，由光刻法形成光致抗蚀层的图案，以形成光致抗蚀图案层36。
下一步，参考图13E，与图6E相同，通过光致抗蚀图案层36在Cu层35上形成Au电镀层37。
注意，其它金属如镍可以用于层37。
下一步，参考图13F，与图6F相同，除去光致抗蚀层36。Au层37作为金属凸块的焊点。
下一步，参考图13G，与图6G相同，使用氯化铁或硫酸进行湿蚀刻处理蚀刻掉Cu层35，并且，Au层37作为掩膜。
下一步，参考图13H，使用对应平头电极32的曝光掩膜71，用水银灯向器件照射紫外线。结果，如果光敏绝缘应力吸收树脂层34’是负的，则曝光部分34’a被硬化。
下一步，参考图13I，焊料抗蚀层72被涂敷在整个表面。
下一步，参考图13J，使用对应平头电极32和后面将形成的金属凸块的曝光掩膜73，用水银灯向器件照射紫外线。使用对应平头电极32的曝光掩膜71，用水银灯向器件照射紫外线。结果，如果焊料抗蚀层72是负的，则曝光部分72a被硬化。
下一步，参考图13K，器件进行显影处理，既，使用四甲基铵氢氧化物(TMAH)溶液进行化学蚀刻处理。结果，光敏绝缘应力吸收树脂层34’的未曝光部分和焊料抗蚀层72的未曝光部分同时被出去。因此，在光敏绝缘应力吸收树脂层34’内打出开口34’b，在焊料抗蚀层72内打出开口72b。然后，对器件进行高温养护处理，以对光敏绝缘应力吸收树脂层34’和焊料抗蚀层72的热固化成分进行反应。
下一步，参考图13L，与图6K相同，通过丝网印刷法或密封法涂敷柔性传导层38，所以，柔性的传导层38只填满开口34’a，因此，防止了平头电极32氧化。结果，Cu层35和Au层37通过柔性传导层38电连接到对应的平头电极32。柔性传导层16由至少一种粉末材料制成，例如，铜、铅、锡、镍、钯、银或金，这些材料显示了非常好的焊接吸收特性以及非常好的柔性。
参考图13M，与图6L相同，金属凸块39被焊接到Au层37，并进行加热回流处理。甚至在这种情况下，金属凸块39可以牢固地附着到Au层37。
注意，金属凸块39可以由Au或Sn-Ag合金制成。
最后，器件由划线刀片(未示出)切割成单独的倒装片型半导体芯片。
在图13A到13M所示的第五实施例中，因为图6H和图6I所示的步骤是不必要的，所以简化了生产步骤。
在第五实施例中，使用图6B和6C的步骤而不使用图13B和13C的步骤。同样，使用图11A到11E的导线51或图12A到12E的传导层61而不使用传导层38。
下面将参考图14A到14N解释本发明制造倒装片型半导体器件方法的第六实施例。
首先，参考图14A，与图8A相同，由铝(Al)或铜(Cu)制成的平头电极32形成在硅基片31上。然后，由非有机材料如二氧化硅(SiO2)或有机材料聚酰胺制成的钝化层33淀积在硅基片31上，以保护有源区域。
下一步，参考图14B，与图8B相同，使用旋涂工艺把热固化树脂制成的绝缘应力吸收树脂层34涂敷在整个表面上，这些热固化树脂是环氧树脂、硅树脂、聚酰胺树脂、聚烯烃树脂、氰酸盐树脂、酚醛树脂、萘树脂或芴树脂。注意，绝缘应力吸收树脂层34的弹性系数大约为0.01-8Gpa。
下一步，参考图14C，与图8C相同，对应平头电极32有开口的光致图案层41由光刻法形成。
下一步，参考图14D，与图8D相同，使用光致图案层41作为掩膜蚀刻掉绝缘应力吸收树脂层34。结果，对应平头电极32的开口34被打孔在绝缘应力吸收树脂层34。
下一步，参考图14E，与图8E相同，除去光致图案层41。
注意，如果绝缘应力吸收树脂层34光敏的，则图14C、14D的步骤由紫外曝光和显影处理代替。
下一步，参考图14F，与图13B相同，准备把Cu层35碾压在光敏绝缘应力吸收树脂层34的树脂涂敷铜(RCC)层。
下一步，参考图14G，与图13C相同，使用膜碾压法或压力法把RCC层(34’、35)附着到平头电极32和钝化层33。在这种情况下，因为RCC层具有好的附着特性，RCC层(34’、35)本身可以容易地附着到平头电极32和钝化层33。
下一步，参考图14H，与图13D相同，光致抗蚀层涂敷在整个表面，然后，由光刻法形成光致抗蚀层的图案，以形成光致抗蚀图案层36。
下一步，参考图14I，与图13E相同，通过光致抗蚀图案层36在Cu层35上形成Au电镀层37。
注意，其它金属如镍可以用于层37。
下一步，参考图14J，与图13F相同，除去光致抗蚀层36。Au层37作为金属凸块的焊点。
下一步，参考图14K，与图13G相同，使用氯化铁或硫酸进行湿蚀刻处理蚀刻掉Cu层35，并且，Au层37作为掩膜。
下一步，参考图14L，与图13H相同，使用对应平头电极32的曝光掩膜71，用水银灯向器件照射紫外线。结果，如果光敏绝缘应力吸收树脂层34’是负的，则曝光部分34’a被硬化。
下一步，参考图14M，与图13I相同，焊料抗蚀层72被涂敷在整个表面。
下一步，参考图14N，与图13J相同，使用对应平头电极32和后面将形成的金属凸块的曝光掩膜73，用水银灯向器件照射紫外线。结果，如果焊料抗蚀层72是阴性的，则曝光部分72a被硬化。
下一步，参考图14O，与图13J相同，器件进行显影处理，即，使用TMAH溶液进行化学蚀刻处理。结果，光敏绝缘应力吸收树脂层34’的未曝光部分和焊料抗蚀层72的未曝光部分同时被出去/除去。因此，在光敏绝缘应力吸收树脂层34’内打出开口34’b到34’a，在焊料抗蚀层72内打出开口72b。然后，对器件进行高温养护处理，以对光敏绝缘应力吸收树脂层34’和焊料抗蚀层72的热固化成分进行反应。
下一步，参考图14P，与图13K相同，通过丝网印刷法或密封法涂敷柔性传导层38，所以，柔性的传导层38只填满开口34’b以及开口34a，因此，防止了平头电极32氧化。结果，Cu层35和Au层37通过柔性传导层38电连接到对应的平头电极32。柔性传导层16由至少一种粉末材料制成，例如，铜、铅、锡、镍、钯、银或金，这些材料显示了非常好的焊接吸收特性以及非常好的柔性。
参考图14Q，与图13L相同，金属凸块39被焊接到Au层37，并进行加热回流处理。甚至在这种情况下，金属凸块39可以牢固地附着到Au层37。
注意，金属凸块39可以由Au或Sn-Ag合金制成。
最后，器件由划线刀片(未示出)切割成单独的倒装片型半导体芯片。
在图14A到14L所示的第六实施例中，因为绝缘应力吸收树脂层(34、34’)比第五实施例中的绝缘应力吸收树脂层厚，所以，由于在器件和母板之间的热膨胀系数的的差异，应力应变被大大地减小了。
如上所述，按照本发明，由于热膨胀系数的差异，减小应力应变的弹性层由具有很少杂质的热固化树脂制成，改善了倒装片型半导体器件的可靠性。

Claims (8)

1、一种制造倒装片型半导体器件的方法，包括步骤：
在半导体基片上形成多个平头电极(32)；
把树脂涂敷的传导层附着到所述半导体基片上，所述树脂涂敷传导层包括由以第一传导层层压的热固化树脂制成的光敏绝缘应力吸收树脂层；
在所述第一传导层上形成具有图案的第二传导层；
使用所述第二传导层作为掩膜，在所述第一传导层穿孔，从而使所述第一和第二传导层具有开口；
使用曝光掩膜(71)和所述形成图案的第一和第二传导层，作为掩模，用光辐照所述光敏绝缘应力吸收树脂层，从而，所述光敏绝缘应力吸收树脂层的辐照部分被硬化；
显影所述光敏绝缘应力吸收树脂层，从而，所述光敏绝缘应力吸收树脂层的未辐照部分被除去，所述光敏绝缘应力吸收树脂层具有对应所述平头电极的开口；
形成柔性传导部件，每一个柔性传导部件填满位于所述光敏绝缘应力吸收树脂层中的所述开口之一，并把所述形成图案的第一和第二传导层电连接到所述平头电极；以及，
把多个金属凸块(39)形成在所述第二传导层上。
2、按权利要求1所述的方法，其特征在于还包括步骤：
在所述光敏绝缘应力吸收树脂层被辐照之后，在所述第二传导层上涂敷光敏焊料抗蚀层(72)；以及，
使用曝光掩膜(73)，用光辐照所述光敏焊料抗蚀层；
所述显影步骤显影所述光敏焊料抗蚀层，从而，所述光敏焊料抗蚀层的未辐照部分被除去，将所述金属凸块形成于除去光敏焊料抗蚀层的位置。
3、按权利要求2所述的方法，其特征在于所述热固化树脂是下述与光敏材料进行组合的树脂之一：环氧树脂、硅树脂、聚酰胺树脂、聚烯烃树脂、氰酸树脂、酚醛树脂、萘树脂或芴树脂。
4、按权利要求1所述的方法，其特征在于柔性传导部件由至少下述一种粉末材料制成：铜、铅、锡、镍、钯、银或金。
5、按权利要求1所述的方法，其特征在于还包括形成多条导线(21)的步骤，每一条导线包括在所述柔性传导部件之一中。
6、按权利要求1所述的方法，其特征在于每一个所述柔性传导部件包括导线(51)。
7、按权利要求1所述的方法，其特征在于每一个所述柔性传导部件包括通过非电解电镀和刻蚀处理制成的传导层(61)。
8、按权利要求1所述的方法，其特征在于还包括在所述树脂涂敷传导层被涂敷到所述半导体基片之前，在所述半导体基片上形成绝缘应力吸收树脂层(34)的步骤，所述绝缘应力吸收树脂层具有对应所述平头电极的开口。
CNB001334247A 1999-11-04 2000-11-03 由树脂制成应力吸收层的倒装片型半导体器件及制造方法 Expired - Fee Related CN1221026C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31368499A JP3450238B2 (ja) 1999-11-04 1999-11-04 半導体装置及びその製造方法
JP313684/1999 1999-11-04

Publications (2)

Publication Number Publication Date
CN1295344A CN1295344A (zh) 2001-05-16
CN1221026C true CN1221026C (zh) 2005-09-28

Family

ID=18044278

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001334247A Expired - Fee Related CN1221026C (zh) 1999-11-04 2000-11-03 由树脂制成应力吸收层的倒装片型半导体器件及制造方法

Country Status (6)

Country Link
US (2) US6696317B1 (zh)
JP (1) JP3450238B2 (zh)
KR (1) KR100425559B1 (zh)
CN (1) CN1221026C (zh)
GB (1) GB2362031B (zh)
TW (1) TW477043B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208585A (zh) * 2012-01-12 2013-07-17 隆达电子股份有限公司 芯片封装结构及其制造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3842548B2 (ja) 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
US6646347B2 (en) * 2001-11-30 2003-11-11 Motorola, Inc. Semiconductor power device and method of formation
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
JP2004349593A (ja) * 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7563648B2 (en) 2003-08-14 2009-07-21 Unisem (Mauritius) Holdings Limited Semiconductor device package and method for manufacturing same
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
TWI309456B (en) * 2004-04-27 2009-05-01 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
US20060094225A1 (en) * 2004-10-28 2006-05-04 Cheng-Yuan Lin Methods for forming solder bumps on circuit boards
KR20060087273A (ko) * 2005-01-28 2006-08-02 삼성전기주식회사 반도체 패키지및 그 제조방법
JP5100032B2 (ja) * 2005-06-27 2012-12-19 ラピスセミコンダクタ株式会社 基板の表面改質方法及び半導体装置の製造方法
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
CN101371357B (zh) * 2006-01-24 2011-04-13 Nxp股份有限公司 半导体部件的应力缓冲封装
KR100717909B1 (ko) * 2006-02-24 2007-05-14 삼성전기주식회사 니켈층을 포함하는 기판 및 이의 제조방법
DE102006036728B4 (de) * 2006-08-05 2017-01-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte
JP5140961B2 (ja) * 2006-08-15 2013-02-13 日本電気株式会社 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
WO2009013678A2 (en) * 2007-07-26 2009-01-29 Nxp B.V. Reinforced structure for a stack of layers in a semiconductor component
KR101120285B1 (ko) * 2007-07-30 2012-03-07 엔엑스피 비 브이 스트레스 완충 반도체 부품 및 그의 제조 방법
JP5075611B2 (ja) * 2007-12-21 2012-11-21 ローム株式会社 半導体装置
JP5386302B2 (ja) * 2009-10-27 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101629273B1 (ko) * 2014-12-24 2016-06-14 주식회사 에스에프에이반도체 반도체 연결패드 상의 범프 구조물 및 이의 형성방법
KR102170383B1 (ko) * 2018-12-27 2020-10-27 주식회사 오킨스전자 플립칩 자기 센서 패키지 및 그 제조 방법
US10636696B1 (en) * 2019-01-18 2020-04-28 Applied Materials, Inc. Methods for forming vias in polymer layers
KR102564459B1 (ko) * 2019-05-09 2023-08-07 현대자동차주식회사 양면 냉각 파워모듈의 스페이서 구조 및 그 제조 방법

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03119737A (ja) 1989-10-02 1991-05-22 Fujitsu Ltd 向かい合わせ電極の接続方法
US5074947A (en) 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
JPH05275489A (ja) 1992-03-26 1993-10-22 Hitachi Ltd 電極間の接続構造
JP3057130B2 (ja) 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JP2833996B2 (ja) 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JP3150253B2 (ja) 1994-07-22 2001-03-26 三菱電機株式会社 半導体装置およびその製造方法並びに実装方法
JP3569585B2 (ja) 1995-03-24 2004-09-22 新光電気工業株式会社 半導体装置
KR100218996B1 (ko) 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
JP3356921B2 (ja) 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
JPH09148334A (ja) 1995-09-21 1997-06-06 Toshiba Corp バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
US5736790A (en) 1995-09-21 1998-04-07 Kabushiki Kaisha Toshiba Semiconductor chip, package and semiconductor device
JP3311215B2 (ja) 1995-09-28 2002-08-05 株式会社東芝 半導体装置
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
TW480636B (en) 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
JPH10303327A (ja) 1997-04-23 1998-11-13 Yamaichi Electron Co Ltd 半導体チップの接点変換構造と該接点変換構造を有する半導体チップの製造法
JP3351706B2 (ja) 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JP3714444B2 (ja) 1997-07-23 2005-11-09 新光電気工業株式会社 半導体装置とその製造方法
JPH1174309A (ja) 1997-08-27 1999-03-16 Toshiba Corp 半導体装置およびその製造方法
JPH1197578A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 半導体装置及び製造方法
WO1999017352A1 (en) * 1997-09-30 1999-04-08 Partnerships Limited, Inc. Method and compositions for metallizing microvias and high density interconnects in photodefined dielectrics
JP3152180B2 (ja) 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JPH11224885A (ja) 1998-02-06 1999-08-17 Matsushita Electron Corp 半導体装置
JP4416876B2 (ja) 1998-09-30 2010-02-17 イビデン株式会社 半導体チップ及び半導体チップの製造方法
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000269256A (ja) 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置及びその製造方法
JP2000349197A (ja) 1999-06-09 2000-12-15 Matsushita Electric Ind Co Ltd 半導体ウェハ封止基板
JP2001024021A (ja) * 1999-07-09 2001-01-26 Hitachi Ltd 半導体装置及びその製造方法
JP2001028379A (ja) 1999-07-15 2001-01-30 Asahi Chem Ind Co Ltd 半導体装置及びその製造方法
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
JP2001234020A (ja) * 2000-02-21 2001-08-28 Hitachi Ltd 樹脂組成物、該樹脂組成物を用いた接着フィルム、金属箔付き接着フィルム、配線基板及び実装構造体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208585A (zh) * 2012-01-12 2013-07-17 隆达电子股份有限公司 芯片封装结构及其制造方法

Also Published As

Publication number Publication date
JP3450238B2 (ja) 2003-09-22
US20040082101A1 (en) 2004-04-29
GB2362031A (en) 2001-11-07
KR100425559B1 (ko) 2004-04-03
TW477043B (en) 2002-02-21
US6767761B2 (en) 2004-07-27
KR20010060248A (ko) 2001-07-06
GB0026926D0 (en) 2000-12-20
CN1295344A (zh) 2001-05-16
GB2362031B (en) 2002-11-27
JP2001135663A (ja) 2001-05-18
US6696317B1 (en) 2004-02-24

Similar Documents

Publication Publication Date Title
CN1221026C (zh) 由树脂制成应力吸收层的倒装片型半导体器件及制造方法
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1117395C (zh) 半导体组件的制造方法及半导体组件
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1227721C (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1154176C (zh) 电子部件和半导体装置及其制造方法、电路基板及电子设备
CN1784775A (zh) 在集成电路基板上选择性地形成凸起的方法及相关的结构
CN1244139C (zh) 半导体器件和半导体组件
CN1882224A (zh) 配线基板及其制造方法
CN1976015A (zh) 半导体器件及其制造方法和半导体晶片
CN1559162A (zh) 多层电路布线板、集成电路封装及多层电路布线板的制造方法
CN1245857C (zh) 电路基板及其安装方法、以及使用该电路基板的电子设备
CN1208830C (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1210622A (zh) 半导体装置及其制造方法、电路基板和电子设备
CN1893078A (zh) 电子基板、电子基板的制造方法、及电子设备
CN1855451A (zh) 半导体装置及其制造方法
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1244258C (zh) 电路装置及其制造方法
CN1941339A (zh) 嵌入有半导体ic的基板及其制造方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1677657A (zh) 半导体器件及其制造方法
CN1532904A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1233205C (zh) 电路装置的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030703

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030703

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050928

Termination date: 20131103