CN1227659A - 稳定的多晶硅电阻器和制造它的方法 - Google Patents

稳定的多晶硅电阻器和制造它的方法 Download PDF

Info

Publication number
CN1227659A
CN1227659A CN97197118A CN97197118A CN1227659A CN 1227659 A CN1227659 A CN 1227659A CN 97197118 A CN97197118 A CN 97197118A CN 97197118 A CN97197118 A CN 97197118A CN 1227659 A CN1227659 A CN 1227659A
Authority
CN
China
Prior art keywords
resistor
fluorine atom
fluorine
concentration
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97197118A
Other languages
English (en)
Other versions
CN1134792C (zh
Inventor
U·史密斯
M·赖德贝里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1227659A publication Critical patent/CN1227659A/zh
Application granted granted Critical
Publication of CN1134792C publication Critical patent/CN1134792C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making

Abstract

一种电阻器具有多晶硅电阻器主体(11)和安装在电阻器主体(11)上和/或电阻器主体(11)内的电端子(23、15)。电阻器部分(13)形成在端子之间给出电阻器电阻。电阻器主体的材料掺杂如硼。为封闭晶界的未饱和硅键至足够程度并使电阻器产生很好的持久稳定性,氟原子添加到该材料中。它们的浓度高至使所有未饱和键与氟原子耦合。而且,在制造电阻器期间使浓度保持原有高值。当离子注入掺杂剂和氟原子时,可在注入掺杂剂之后高温下进行退火,然后在随后注入氟之后在低温下进一步退火来完成。

Description

稳定的多晶硅电阻器和制造它的方法
本发明通常涉及电子元件,主要涉及用于电子集成电路的或通过用于产生电子集成电路的处理方法而制备的电子元件,特别涉及由多晶硅制造的电阻器和制造这类电阻器的方法。
也称多硅的多晶硅电阻器已在电子领域应用了三十多年。制造多晶硅的方法及由多晶硅制造电阻器的方法一样众所周知。如何通过添加掺杂剂至材料中来控制多晶硅的电阻率从而取得所需要的值也是众所周知的。在ISBNO-89838-259-9,Kluver Academic Publishers,1998,T.Kamins所著的“用于集成电路的多晶硅”一书中对一般技术作了描述。
在模拟电子电路中电路所包括的电阻器的稳定性要求特别高:对于当电路被使用时一直在该电路中的电阻器而言,应当满足对电阻绝对值的最大允许变化的技术要求,并且相互匹配的电阻器的电阻变化应当是当电路被使用时总保持电阻相互之间的比率。因此这些要求包括在电路使用的整个过程中电阻器必须足够稳定。
在多晶硅电阻器用于电子电路的关键部分的应用中,这类电阻器的稳定性不足是一个周知的实际问题。事实是电阻器在其使用中以不可预料的方式改变其电阻值。这类与设计者所确定值的偏离以及匹配电阻器的电阻值的偏离可危及含有这类电阻器的电子电路的运行。不稳定性的原因在存在于多晶硅材料晶界中的不饱和键中发现。由于在晶界处不存在晶粒内晶格中的硅原子周期次序,不饱和键形成在多晶硅材料的各个单晶晶粒之间的晶界中。为形成硅晶体的晶格特征的四个键,因此晶粒的最外层硅原子没有足够多硅原子作为其最近邻。所得晶界的未饱和键充当带电载流子的陷阱从而将电荷键合到晶界,影响传送带电载流子的材料性能,进而影响材料的电阻率。
如果从完成电阻器的制造时起并且在电阻器使用的所有时间期间束缚电荷的数目保持恒定,那么不存在与电阻器稳定性相关的任何问题。然而,如果各个原子从晶粒迁移进入晶界并附着于未饱和键,从而防止后者连续作为带电载流子的陷阱,那么陷阱数目减少。类似地,在原子离开他们在晶界的位置从而留下未饱和键的情况下,陷阱数目增加。
众所周知,未饱和键可通过添加氢原子至晶界而封闭。氢富集存在于含有多晶电阻器的集成电路上淀积的层中,例如,在二氧化硅或氮化硅的钝化层中,如一般20-25%存在于氮化硅的钝化膜中,氮化硅的钝化膜由等离子CVD制造,并且通常用于保护已完成的集成电路和元件的保护。
氢原子与未饱和键反应并封闭它们,这样它们不能继续作为陷阱。然而,与未饱和键键合的氢原子相关的问题是,同硅与硅之间的键合相比氢与硅之间的键合力低。因此键易断裂,然后氢原子从晶界处它们的位置扩散,又露出未饱和键。由于未饱和键俘获带电载流子,导致电阻值改变。键断裂的原因并不完全了解,但与温度全面升高或由电阻器临界点中增加的发电而引起的局部温度变化相关。然而,不能排除由于迁移带电载流子引起的纯动力效应而使键断裂。
如果在晶界处氢原子与硅原子键合不是足够强,尽管氢原子封闭未饱和键的能力是本文中首先要讨论的,也不能排除碰巧位于晶界或使它产生类似效应的其它原子。这里未指出影响的大小,应注意到,电阻器使用期间以动力学方式与晶界互相作用的掺杂原子也同氢原子一样对电阻率有相同的影响。同样不排除电阻器所含的其他原子种类和无意识添加的杂质具有相同影响。
多晶硅所构成的稳定的电阻器在出版的国际专利申请WO 97/10606已公开。电阻器主体材料掺杂受主和施主。为封闭晶界的载流子陷阱至足够程度并赋予电阻器良好稳定性,当按制备工艺的技术处理步骤顺序实验不同物质和良好持久稳定性时,用施主原子进行高浓度掺杂,使得当只有施主原子存在于材料中而基本没有受主原子时,那么就认为材料大体上难于掺杂。这意味相当高的掺杂原子浓度,并在上面已表明这些原子在某种程度上可经晶界迁移入和迁移出。因此加热处理或退火工序引起掺杂原子位于晶界的分凝机理在低温时也是有效的,尽管程度较低。因此由补偿掺杂来稳定的这类电阻器稳定性不足。
补偿掺杂需要以精确平衡的高浓度添加至少两种掺杂剂,即至少一种施主和至少一种受主,这在工艺中难于实现。
比通过氢原子完成的未饱和键更有效和稳定的封闭可通过添加与硅晶界的硅原子形成足够强的键合的其它合适种类原子来产生。因此,在Lieu等人的美国专利5212108中,公开了制造多晶硅电阻器的方法,这里电阻器用于存储单元。为确定材料的电阻率在多晶硅膜中注入砷离子。此后氟离子的注入使晶界稳定。从而,降低了不同生产批次的电路芯片之间的载流子的势垒高度变化。注入氟之后进行900℃的退火。
然而,该方式制造的多晶硅电阻器通常显得长期稳定性不足。
结合薄膜晶体管和太阳能电池的电特性已研究氢和氟对多晶硅膜的晶界的影响,参见如S.Maegawa、T.Ipposhi、S.Maeda、H.Nishimura、T.Ichiki、M.Ashida、O.Tanina、Y.Inoue、T.Nishimura和N.Tsubouchi所著的“Performance and Reliablity Improvents in Poly-Si TFTs byFluorine Implantation into Gate Poly-Si”,IEEE Trans.ElectronDevices,Vol.42,pp.1106-1112(1995)以及A.Yoshida、M.Kitagawa、F.Tojo、N.Egashira、K.Nakagawa、T.Izumi和T.Hirao所著的“氢、氟离子注入对多晶硅晶界的影响”,太阳能材料和太阳能电池,Vol.34,pp.211-217(1994)。
本发明的目的是提供具有良好持久稳定性的多晶硅电阻器,它可以以安全方式特别用于如模拟型电路的精密电子电路,用于例如测量或作为与传感器有关的电路,这里例如包含在放大器电路中的电阻器的电阻值直接影响表示测量值的输出信号。
在很多情况下多晶硅电阻器的稳定性不足或至少不可靠或不可预料,上面暴露的与多晶硅电阻器稳定性有关的问题的解决方案,正如已说明的那样,是将多晶硅材料晶界的未饱和键封闭来实现的,而且鉴于使用电路时存在的情况,以基本永久的方式完成封闭操作。这样的封闭操作可通过确保最少数目的未饱和键被合适种类的原子封闭,而且该种类原子与多晶硅材料晶界的硅原子的键合足够强来完成。添加的原子应与生产电子电路所需的剩余工序匹配而不干扰。如上所述,同氢相比氟与硅键合更强,因此氟是完成未饱和键的封闭操作的优选类型原子。还必须确保在制造电阻器期间提供至少足够数量的氟原子给晶界和该最少数量引入的氟原子实际存在,或至少足够份额或比例的引入氟原子在直到完成电子电路的后续制造步骤期间存在于晶界处它们的位置上。
因此,为实现电阻器的最优化稳定,添加的氟原子的浓度必须超过某一最小水平。该最小水平应超过,在膜中硼的注入通过氟化硼离子制得的情况下,氟原子有时添加到掺杂硼的多晶硅膜中而带来的氟原子浓度水平。然而,如果氟注入之后高温下进行热处理或退火,这通常用于制造电路过程中例如用于活化如注入所添加的原子的推进或扩散步骤,将只得到邻界效应。为恢复注入操作所产生的晶格损伤,这些高温认为是必要的。然而,它造成了氟与硅的键断裂并且氟原子从材料中逸出。
在调节注入氟之后的退火温度使得其不太低足以恢复损坏且又不太高致使氟原子可离开晶界的情况下,得到令人惊奇的良好结果。如果注入氟原子之后以分别的步骤进行退火,这非常易于实现,因此不用与例如退火操作相结合,退火操作是为恢复注入氟之前的工艺步骤所产生的晶格损伤并且为活化与上述注入所需受主和施主原子相关的掺杂剂所必需的。
对如上所述的补偿掺杂方法,为得到稳定的电阻器,优选氟原子添加到材料中的这种工艺,这是因为为得到电阻器的理想电阻值,只需要将最小量单一施主或受主以精确控制的浓度添加到材料中而无需太精确控制氟的添加,只要足够数量的氟原子保存在多晶硅材料内。添加氟的步骤在一定情况下也可更容易加入到生产包含电阻器的复杂或简单电路所需的工艺流程中。
一般而言,在传统方式中,电阻器包括多晶硅的电阻器主体,它作为一个具有如细长形的矩形薄片存在,电端子位于电阻器主体上和/或在电阻器主体中,从而在确定电阻器电阻值的端子之间得到电阻器部分。电阻器部分的材料掺杂掺杂剂、受主和/或施主,因此电阻器得到理想的电阻。该材料也包含封闭原子、氟原子。为得到足够稳定性,材料应具有恢复的结构,该结构在通过离子注入来添加掺杂剂和氟原子的情况下由适当的退火操作来实现。然而,在添加原子到多晶硅的其它方法中,不需要这种专门的退火。任何情况下材料的氟原子以高浓度的方式存在,使多晶硅晶界处的大量、最大量的其它未饱和键被封闭,从而在电阻器用于电子电路时,电阻器部分的电阻基本保持恒定。也可说,以此方式多晶硅中基本所有硅原子的未饱和键被氟原子封闭或耦合。
如果材料中的氟原子浓度至少与在有相应电阻率的材料所得的浓度一样多或相等,该材料只利用氟化硼和没有别的种类施主或受主掺杂,在许多情况下这些条件都可得到满足。在许多实际情况下,在氟原子的浓度至少是2*1019cm-3的情况下也可满足此条件。
在制造这类电阻器中,首先生产电阻器主体,如具有合适外形由多晶硅制成的薄膜或薄层。当制备主体时和/或随后用专门的步骤,用一个或多个掺杂剂掺杂主体材料,使电阻器具有理想的电阻。以一定方式给主体材料提供氟原子,电端子安装在主体,可得到完成的电阻器元件。然后氟原子必须以如上所述的足够高的高浓度加入。在氟原子加入之后材料只经受较低的温度使得氟原子从主体的逸出不明显,而且材料的氟原子浓度基本保持为实际添加氟原子时的同样高的值。这些温度应最高为800℃,且特别是低于750℃。
在通过离子注入进行用掺杂剂掺杂并随后通过离子注入进行氟原子添加的情况下,为完成如上所述的恢复操作,在掺杂剂注入之后且注入氟原子之前,在第一温度下进行退火。为了不从电阻器主体明显逸出氟原子,然后,在注入氟原子之后,在第二温度进行分离退火操作,第二温度远低于第一温度。按上述讨论第二温度应最高为或低于800℃,特别是最高是或低于750℃。为充分恢复注入损伤,在许多情况下温度应最低是或高于650℃。
现参考附图通过非限定实施例详述本发明:
-图1是由多晶硅制造的电阻器的横截面示意图,包含如其它集成元件和钝化层的顶层被省略,
-图2是从上部所观察到的电阻器的图,掺杂氟原子的部分区域被极大放大,
-图3是表示在掺杂硼、添加和未添加氟以及单独退火操作的情况下,由多晶硅所制的电阻器在98℃长时间测试期间的相对电阻图,
图4是说明多晶硅电阻器的电阻如何取决于氟的添加和退火温度的图,
图5a和5b是说明通过添加氟和不同方式的退火操作所制造的多晶硅膜中的硼原子与氟原子分布的图表,
图6是说明具有不同数量的添加氟并经受通常高处理温度下的单一退火的多晶硅膜的电阻如何取决于扩散进入材料中的氢的图表,
图7是说明具有不同数量的添加氟并经受两个分离退火步骤的多晶硅膜的电阻如何取决于扩散进入材料中的氢的图表,
图8是表示由掺杂硼、添加和未添加氟的多晶硅所制得的电阻器在98℃长时间实验期间的相对电阻图,这里添加氟的电阻器经受两个退火操作,一个是在注入硼之后1000℃直接退火30分钟,一个是在注入氟之后700℃直接退火30分钟,
图9是表示由掺杂硼、添加和未添加氟的多晶硅所制得的电阻器在98℃经受电压的长时间实验期间的相对电阻图,添加氟的电阻器经受两个退火操作,一个是在注入硼之后1000℃直接退火30分钟,一个是在注入氟之后700℃直接退火30分钟,
图10是表示由掺杂硼、添加和未添加氟的多晶硅所制得的电阻器在150℃长时间实验期间的相对电阻图,添加氟的电阻器经受两个退火操作,一个是在注入硼之后1000℃直接退火30分钟,一个是在注入氟之后700℃直接退火30分钟,
图11是表示由掺杂硼、添加和未添加氟的多晶硅所制得的电阻器在150℃经受电压的长时间测试期间的相对电阻图,电阻器已经受两个退火操作,一个是在注入硼之后1000℃直接退火30分钟,一个是在注入氟之后700℃直接退火30分钟。
图1中表示多晶硅电阻器的一个例子的横截面图。电阻器在支撑结构1上形成,支撑结构1包含集成元件,而且在其顶部具有氧化硅绝缘层3,绝缘层3例如是热生长所产生的氧化物,且自然也可是淀积氧化物。在所示实施例中,支撑结构1的底部设有如单晶硅芯片的硅衬底5,在衬底5顶部上是具有不同区域的硅衬底区7,不同物质在此扩散进入材料,在衬底区的顶部上有包含绝缘材料和多晶硅的层结构9,在该结构的最顶部有氧化物层3。在氧化物层3上设置平台或“台面”11,它是电阻器主体,从上部观察呈如矩形,也可参看图2的从上部观察电阻器主体的图。电阻器主体11包括给出或确定电阻器电阻的部分的内部或中间部分13、以及相当高掺杂且因而电阻相当小的用于电接触的外部区域15。
支撑结构1和电阻器主体11的组合体的上表面被二氧化硅层17覆盖且其上又被氮化硅层19覆盖,但也可在组合体顶部上设置包含无源或有源的电气和电子器件的其它层。分别由氮化硅或二氧化硅,或两者一起构成的未示出的钝化层在任何情况下都可设置在顶部。经氧化物层17和氮化硅层19向下至接触区域15的上表面形成孔洞21。为进一步改善与用作电阻器的电连接的铝导体通路25的电接触,在孔洞21内部的接触区域15表面处提供区域23。区域23包括含有如从所加层扩散进入材料的钛或一些钛化合物的导电、扩散阻挡层。
现参考详细例子描述传统方式的多晶硅电阻器的制造,参看如上所述的U.S专利。电阻器的电阻由掺杂硼所确定。
例子1
按公知CVD方法(化学气相淀积)在厚度9000埃的热二氧化硅上淀积厚度为5500埃的多晶硅膜。通过CYD在多晶硅膜顶面淀积厚度约5500埃的二氧化硅。其中为了确定多晶硅的晶粒大小,随后在1050℃下进行退火三十分钟。蚀刻多晶硅表面清除氧化物,然后以能量80keV、膜中浓度9.4*1018cm-3注入硼。之后,光刻限定的掩模涂覆于多晶硅,并通过蚀刻产生电阻器。此后,通过CVD法在400℃淀积厚度6500埃的二氧化硅,随后以1000℃退火约45分钟。后面是正常的制造集成电路技术领域的处理流程,包括蚀刻接触孔、金属化、导体通路的光刻限定、氢气中在420℃合金化20分钟和用厚度9000埃的氮化硅的钝化。氮化物通过等离子体增强CVD(PECVD)产生。电阻器的多晶硅膜具有605欧姆/方块的主体电阻率。
电阻器安装在密封的陶瓷容器中,随后在98℃和150℃下在外加电压30V和不外加电压的两种情况下进行加速实验1000小时,在环境温度下测量在0、168、500和1000小时之后的电阻。在图3和图8-10的图表中显示了X=0的相对电阻曲线结果。从图中可明显看出,与实验开始的电阻值相比电阻器的电阻增加了高达2%。此种数量级变化超过临界应用中的模拟电阻器所允许的最大变化。从而该例子说明了如上所述的问题,只掺杂硼的多晶硅不能得到足够稳定的电阻器。
如上所述,寻找电阻变化的原因与存在于多晶硅材料的晶界处的未饱和键的关系。为降低这些变化,必须以大体固定的方式封闭晶界中的未饱和键,例如通过设置合适种类的原子如氟原子来封闭未饱和键到足够高的程度,氟原子与晶界的硅原子键合足够强,而且在任何情况下氟原子与硅原子的键合比氢原子与硅原子的键合要强。
图2说明了氟原子已添加到多晶硅电阻器的小区域示意部分放大图。由此可见受主原子A、氟原子F、载流子陷阱T和可能的氢原子H它们自身怎样分别分布在晶粒31内和晶界33中。因此氟原子和氢原子优选位于晶界。
现给出与氟原子已添加到其中的多晶硅电阻器有关的详细例子。
例子2
在按例子1所制的多晶硅膜上,以80keV、膜中浓度9.4*1018cm-3注入硼,随后在120keV下第一组膜氟浓度为1.9*1019cm-3,而第二组膜浓度为1.9*1020cm-3。注入之后以例子1相同方式处理膜。进行1000℃退火来影响硼与氟的注入。按例子1由所得的多晶硅膜制得电阻器。电阻器的多晶硅膜是P-型而且分别有610和565欧姆/方块的电阻器主体电阻率。
电阻器安装在陶瓷容器,随后在98℃和150℃进行加速实验1000小时,在环境温度下测量0、168、500和1000小时之后的电阻。98℃的结果通过图3的两个下曲线示出。该图是说明按例子1(上曲线)和例子2(下曲线)的多晶硅所制的长200μm、宽20μm的电阻器在98℃、电压30V下加速应力实验的相对电阻。从图3可看出掺杂氟的电阻器电阻的增加基本上与未掺杂氟的电阻器电阻一样多,而只少量减低电阻变化。此情况与1000℃的高退火温度有关,且曲线说明了采用退火方式的重要性。为得到增加的稳定性,氟原子必须仍在晶界处它们的位置上,而且在它们添加到材料之后的制造步骤期间必须基本上不移位。为恢复离子注入产生的晶格损坏,用于上述例子且通常在注入之后的处理步骤中所用的高温一般认为是必要的。然而,太高的温度导致氟与硅之间的键合断裂,而且氟原子从材料中逸出。
因此氟添加之后的退火温度必须适当,从而温度不能太低,以便注入操作所产生的可能损坏得到充分恢复,但也不能使温度高至氟原子离开晶界。实现此的方法是注入氟之后低温下以单独的步骤进行退火,并且无需与例如所需的前面的退火步骤相结合来恢复为获得所要的电阻值而添加掺杂剂以及为活化掺杂剂时引起的晶格损坏。
包括氟添加之后低处理温度的该制造方法例子在下文中将详细描述。
例子3
在按例子1所制得的多晶硅膜上以80keV注入硼,至膜中浓度为9.4*1018cm-3。通过CVD在多晶硅膜顶部淀积厚度约5500埃的二氧化硅。然后1000℃下退火30分钟,蚀刻多晶硅表面使之无氧化物,而后以120keV能量注入氟,膜中浓度范围为(0-9.4)*1019cm-3。之后,光刻限定的掩模施加于多晶硅并蚀刻电阻器。通过CVD在400℃淀积6500埃厚的二氧化硅之后,接着在700℃退火30分钟。然后是本技术领域正常的处理流程,包括蚀刻接触孔、金属化、导体通路的光刻限定、氢气中在420℃合金化20分钟和用厚9000埃的氮化硅钝化。通过等离子体增强CVD产生氮化物。电阻器的多晶硅膜具有650-700欧姆/方块电阻器主体的电阻率。
电阻器安装于陶瓷容器内,且随后经受98℃和150℃下的老化实验和加速应力实验1000小时时间周期,在环境温度下测量0、168、500和1000小时后的电阻。从图8-11的图表中可看出电阻值,实线所画的曲线表示未添加氟的样品,即按例子1所制样品的电阻。电阻器长200μm宽20μm。电阻器未加偏压且分别在98与150℃下得到图8和10的值,而对电阻器外加30V电压且分别在98与150℃下得到图9和11的值。从图8-11的曲线可看出,掺杂氟且氟的浓度为硼浓度的两倍的电阻器的电阻增加为未掺杂氟的那些电阻器的电阻变化的约二分之一。当氟浓度增加到硼浓度的五倍时,得到更强的改善。这说明了按所述方法制造电阻器的情况下可得到稳定效果。
由于例如氢包含在由等离子体CVD所制的氮化硅钝化膜中,当其直接暴露在氢气氛下时,所得膜不改变它们的电阻率值,这一点也很重要。因此按上面不同例子所制的一些膜经受420℃下在体积百分比为10%氢气与90%氮气混合组成的氢气气氛中的加速氢气实验20分钟。氢气处理前后测量电阻,并相对于实验开始的电阻值来计算测试电阻变化。氢键合的可逆性可被随后在510℃纯氮气中的处理得到证实。
图7表示测量的电阻值,沿图表的垂直轴标绘相对电阻,而沿水平轴标绘不同情况。最左边表示的值未经受氢气处理,中间所示的值,电阻器经受过氢气与氮气混合物处理,而最右处所示的值,电阻器经受了首先气体混合物和最后纯氮气的处理。按例子1和3制造电阻器。在按例子1所制的膜中,即未有氟添加的膜中发现最大变化。这在图7的虚线“只有硼”得到说明。其它曲线表示膜的相对电阻,该膜掺杂氟浓度1.9*1019cm-3,且随后按例子3在不同温度下分别退火。观察到氢灵敏度根据退火温度连续下降。根据其它原因设定退火温度的下限,它与大体或基本良好的晶体结构的要求有关,如图4所述,参看下文讨论。
图6表示按例子1和2的多晶硅膜的相对电阻值,膜当然掺杂氟,但掺杂氟之后的退火温度高至1000-1100℃。另外,膜经受氢气与氮气的混合物和只有氮气的处理。图中的每一曲线代表(0-1.9)*1020cm-3间距的氟浓度。在此情况下对于低和很高的氟浓度来说,材料的氢灵敏度大致相同。从下文的测量和讨论中,可看出该效应取决于退火处理所用的高温造成氟原子迁移出晶界的情况。
图4表示退火对多晶硅电阻器的电阻率的影响的曲线图形,垂直轴表示所制的方块或薄层电阻。电阻值作为垂直线绘出,其中心点表示所制电阻器的电阻值的平均值,而长度表示电阻的扩展范围。因而垂直线的上端和下端分别表示最大值和最小值。按改变退火工序的各例子制造电阻器,退火工序可分别作为分离步骤(“&”表示)和联合步骤(“+”表示)完成,温度按图表下侧说明。硼以9.4*1018cm-3浓度添加。
首先注入硼,然后注入氟,且1000℃下退火,约700欧姆的电阻处得到第一点。只注入硼,随后1000℃下退火,约900欧姆的电阻处得到第二点。首先注入硼,随后1000℃下退火,之后注入氟,而且最后低温600℃下退火,大约1300欧姆以上的电阻值处得到第三点。除了最后退火操作在更高温700℃下进行外,以与第三点相同的方式得到电阻稍低于1000欧姆的第四点。最后第五点表示稍低于1000欧姆的电阻,只注入硼而且随后首先1000℃下退火,然后700℃退火。各退火步骤如上面例子进行30分钟时间周期。
从第三点可看出,直接在硼与氟各自注入之后的、包括氟原子注入之后低温退火操作的分离退火工艺,造成电阻的极大增加和电阻值的大扩展。这大概取决于注入期间所产生的多晶硅结构的损坏。然而,对于稍微更高温度的退火步骤,可使损坏很好的恢复,包括电阻值的变化小,如从第四点所见。点4与5的比较表明氟添加不影响电阻值,这是由于在这两点已进行了相同的退火步骤。对于氟注入之后恢复损坏的退火间隔优选在650℃与800℃之间,特别是650℃和750℃之间。
在图5a和5b中表示实线所绘曲线中的硼原子浓度分布和虚线所绘曲线的氟原子浓度与离多晶硅膜的电阻器主体的大表面即沿厚度方向上的距离d的函数关系,多晶硅膜基本分别按例子2和例子3所制得,其值是氟原子注入和退火的特定值,如从图表内容可看出。曲线由膜的二次离子质谱分析(SIMS)得到。比较这些图可发现,按图5a在完成硼与氟注入之后进行1000℃退火的情况下,氟如何离开膜,而按图5b在注入硼之后注入氟之前进行1000℃退火且注入氟之后进行700℃退火的情况下,氟如何保留在膜中。在第一种情况下,氟浓度从1.9*1020cm-3高浓度降到退火之后的至多1*1018cm-3,该值只有在电阻器中心厚度方向才是真实的。而低浓度在电阻器上下表面才是真实的。在第二种情况下,保持在材料的中心区域的高氟浓度,如厚度方向所见。在上下表面发生氟原子从材料扩散。假定图中多晶硅膜的上表面位于d=0处,而多晶硅膜与氧化物之间的界面位于膜下d=530nm。
如上所述的方法并不限定上面例子所指定的掺杂剂的种类,即受主硼。事实是对于通常使用的掺杂剂种类如所有的受主硼、铝、镓和铟,当它们单独使用或相互结合使用时,可得到类似结果;而对于所有施主磷、砷和锑,当它们单独使用或相互结合使用时,也可得到类似结果。类似地,上述的一个或多个受主可与上述的一个或多个施主结合。那么施主和受主以什么次序添加到材料中是不重要的。只要保持随后的处理温度较低,以致于对稳定性是最佳的氟浓度保持在已完成的电阻器中,氟原子添加到多晶硅材料的处理步骤也是不重要的。
重要的是,氟最低浓度保持足够高。在其它情况下,如大量晶粒的平均值所表示的正确浓度取决于多晶硅材料的晶粒尺寸。根据经验,对所有类型的受主和施主,表明氟浓度至少应等于在只用氟化硼掺杂的情况下具有相应电阻率的材料中所得的浓度。对于按例子3所制的材料,对应于例如约2*1019cm-3的氟浓度。
并不需要以纯元素形式使用上述各种原子,但它们应包含在化合物中,只要它们具有其化合物分子可分解的性质,在把掺杂原子添加到多晶硅材料的工艺期间掺杂原子能进入材料中。
如上所述的方法仅与薄多晶硅膜无关,但包括所有类型的具有任意电阻的多晶硅电阻器,已掺杂氟的多晶硅试图得到持久稳定性。
也可采用除各例子所示的以外其它退火工艺方法。在通过使用快速热退火、或所谓的“快速热处理(RTP)”完成加热步骤的情况下,在已完成的电阻器中也保持重要的高氟浓度。
术语多晶硅电阻器包含使用多晶硅材料于各种用途,材料导电的能力极大地受材料对电流的电阻的影响。
氟、施主和/或受主原子不仅可通过如所述例子的离子注入添加到多晶硅材料。原子也可通过扩散掺杂剂进入多晶硅材料来添加到材料中。后一方法可通过在一个或几个步骤中,以含有所要的原子的分子形式,在含有一种或多种气体的气氛下,加热多晶硅材料来完成。扩散掺杂剂进入材料的另一方法是将含有所要原子的材料涂在多晶硅材料表面,其浓度可使这些原子在同时或随后的再扩散或退火工艺中扩散进入多晶硅材料。在此文中,唯一重要的是工艺温度不许太高,使得材料中存在的氟浓度超过对已完成的电阻器持久稳定性而言最佳的最小水平。

Claims (10)

1.一种电阻器,包括多晶硅的电阻器主体和安装在电阻器主体上和/或电阻器主体内的电端子,电阻器主体包括给出电阻器电阻的电端子之间的电阻器部分,为得到所要的电阻器电阻掺杂电阻器部分的多晶硅材料,并且电阻器部分的多晶硅材料中含有氟原子,其特征在于给电阻器部分的多晶硅材料提供有氟原子,其浓度高至使晶界的未饱和键封闭到使得电阻器部分的电阻基本一直保持恒定的程度。
2.按权利要求1的电阻器,其特征在于电阻器主体的多晶硅材料具有恢复的结构。
3.按权利要求1-2中任一个的电阻器,其特征在于材料的氟原子浓度至少等于具有相同电阻率并且只用氟化硼离子掺杂的材料中所得的浓度。
4.按权利要求1-3中任一个的电阻器,其特征在于氟原子以高浓度存在于电阻器部分的多晶硅材料中,使得所有多晶硅晶界处的未饱和键基本与氟原子耦合。
5.按权利要求1-4中任一个的电阻器,其特征在于电阻器部分的多晶硅材料中的氟原子浓度至少是2*1019cm-3
6.一种制造包含多晶硅电阻器主体的电阻器的方法,包括步骤:
-产生多晶硅主体,特别是多晶硅薄膜,
-在制造多晶硅主体期间或之后,为得到电阻器所要的电阻,用至少一种掺杂剂掺杂主体材料,
-添加氟原子到主体材料,以及
-设置主体的电端子,
其特征在于
-以高浓度添加氟原子,和
-添加氟原子之后,主体材料只经受一足够低的温度,该温度低至使材料的氟原子浓度基本保持在添加操作期间得到的值,和/或
-以足够高浓度添加氟原子到主体材料,其浓度高至在已完成的电阻器主体上提供有高浓度氟原子,使得主体多晶硅材料的晶界处的其它未饱和键基本被氟原子封闭。
7.按权利要求6的方法,其特征在于添加氟原子之后作用于主体材料的温度最高是800℃,特别是最高750℃。
8.按权利要求6-7中任一个的方法,其特征在于
-通过离子注入进行至少一种掺杂剂的掺杂,并且在之后通过离子注入添加氟原子,以及
-在掺杂剂注入之后和氟原子注入之前,在第一温度进行退火操作,而且在氟原子注入之后,在第二温度进行单独的退火操作,以及
-第二温度远小于第一温度。
9.按权利要求8的方法,其特征在于第二温度最高是800℃,特别是最高为750℃,并且特别是最低是650℃。
10.按权利要求6-9中任一个的方法,其特征在于进行氟原子的添加,从而使材料的氟原子浓度高至使电阻器部分的电阻基本一直恒定,而且当使用电阻器时,足够数量硅原子的未饱和键已被氟原子耦合。
CNB971971188A 1996-06-17 1997-06-17 稳定的多晶硅电阻器和制造它的方法 Expired - Fee Related CN1134792C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE96023957 1996-06-17
SE9602395A SE511816C3 (sv) 1996-06-17 1996-06-17 Resistor innefattande en resistorkropp av polykristallint kisel samt foerfarande foer framstaellning av en saadan

Publications (2)

Publication Number Publication Date
CN1227659A true CN1227659A (zh) 1999-09-01
CN1134792C CN1134792C (zh) 2004-01-14

Family

ID=20403046

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971971188A Expired - Fee Related CN1134792C (zh) 1996-06-17 1997-06-17 稳定的多晶硅电阻器和制造它的方法

Country Status (11)

Country Link
US (2) US6140910A (zh)
EP (1) EP0932907B1 (zh)
JP (1) JP2000512807A (zh)
KR (1) KR100363667B1 (zh)
CN (1) CN1134792C (zh)
AU (1) AU3281697A (zh)
CA (1) CA2258506A1 (zh)
DE (1) DE69734456T2 (zh)
SE (1) SE511816C3 (zh)
TW (1) TW491411U (zh)
WO (1) WO1997049103A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372028C (zh) * 2003-10-24 2008-02-27 上海宏力半导体制造有限公司 半导体电阻元件及其制造方法
CN100388463C (zh) * 2005-01-27 2008-05-14 国际商业机器公司 制造精密含硅电阻器的方法
CN102110593A (zh) * 2010-12-15 2011-06-29 无锡中微晶园电子有限公司 一种提高多晶硅薄膜电阻稳定性的方法
CN103515195A (zh) * 2012-06-26 2014-01-15 台湾积体电路制造股份有限公司 衬底电阻器及其制造方法
CN104517811A (zh) * 2013-10-08 2015-04-15 英飞凌科技股份有限公司 用于生产多晶硅电阻器的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE513116C2 (sv) 1998-11-13 2000-07-10 Ericsson Telefon Ab L M Polykiselresistor och sätt att framställa sådan
JP2001060668A (ja) * 1999-07-01 2001-03-06 Intersil Corp 抵抗温度係数の小さい抵抗器(TCRL)による改善されたBiCMOSプロセス
US6532568B1 (en) * 2000-10-30 2003-03-11 Delphi Technologies, Inc. Apparatus and method for conditioning polysilicon circuit elements
KR100767540B1 (ko) * 2001-04-13 2007-10-17 후지 덴키 홀딩스 가부시끼가이샤 반도체 장치
US6732422B1 (en) * 2002-01-04 2004-05-11 Taiwan Semiconductor Manufacturing Company Method of forming resistors
JP2005217454A (ja) * 2004-01-27 2005-08-11 Sanyo Electric Co Ltd 固体撮像装置
US20070096260A1 (en) * 2005-10-28 2007-05-03 International Business Machines Corporation Reduced parasitic and high value resistor and method of manufacture
US9012313B2 (en) * 2013-03-15 2015-04-21 Globalfoundries Inc. Semiconductor device including a resistor and method for the formation thereof
DE102015206175A1 (de) * 2015-04-07 2016-10-13 Globalfoundries Inc. Halbleiterbauelement mit Dünnschicht-Widerstand
JP6939497B2 (ja) * 2017-12-13 2021-09-22 富士電機株式会社 抵抗素子
JP7267786B2 (ja) * 2019-03-13 2023-05-02 エイブリック株式会社 半導体装置の製造方法
JP7275884B2 (ja) 2019-06-13 2023-05-18 富士電機株式会社 抵抗素子及びその製造方法
US11676961B2 (en) * 2020-11-01 2023-06-13 Texas Instruments Incorporated Semiconductor device with low noise transistor and low temperature coefficient resistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740478A (en) * 1987-01-30 1988-04-26 Motorola Inc. Integrated circuit method using double implant doping
SE466078B (sv) * 1990-04-20 1991-12-09 Ericsson Telefon Ab L M Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen
JPH0555470A (ja) * 1991-08-26 1993-03-05 Ricoh Co Ltd 集積回路の製造方法
US5212108A (en) * 1991-12-13 1993-05-18 Honeywell Inc. Fabrication of stabilized polysilicon resistors for SEU control
SE504969C2 (sv) * 1995-09-14 1997-06-02 Ericsson Telefon Ab L M Polykiselresistor och förfarande för framställning av en sådan
TW319911B (en) * 1996-11-25 1997-11-11 Mos Electronics Taiwan Inc Manufacturing method of resistor by using contact hole with high aspect ratio

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372028C (zh) * 2003-10-24 2008-02-27 上海宏力半导体制造有限公司 半导体电阻元件及其制造方法
CN100388463C (zh) * 2005-01-27 2008-05-14 国际商业机器公司 制造精密含硅电阻器的方法
CN102110593A (zh) * 2010-12-15 2011-06-29 无锡中微晶园电子有限公司 一种提高多晶硅薄膜电阻稳定性的方法
CN103515195A (zh) * 2012-06-26 2014-01-15 台湾积体电路制造股份有限公司 衬底电阻器及其制造方法
CN103515195B (zh) * 2012-06-26 2016-08-31 台湾积体电路制造股份有限公司 衬底电阻器及其制造方法
CN104517811A (zh) * 2013-10-08 2015-04-15 英飞凌科技股份有限公司 用于生产多晶硅电阻器的方法
US9634081B2 (en) 2013-10-08 2017-04-25 Infineon Technologies Ag Methods for producing polysilicon resistors

Also Published As

Publication number Publication date
CA2258506A1 (en) 1997-12-24
SE511816C3 (sv) 2000-01-24
US6313728B1 (en) 2001-11-06
CN1134792C (zh) 2004-01-14
EP0932907A1 (en) 1999-08-04
SE9602395D0 (sv) 1996-06-17
JP2000512807A (ja) 2000-09-26
EP0932907B1 (en) 2005-10-26
WO1997049103A1 (en) 1997-12-24
KR20000016756A (ko) 2000-03-25
KR100363667B1 (ko) 2003-05-12
TW491411U (en) 2002-06-11
DE69734456D1 (de) 2005-12-01
SE511816C2 (sv) 1999-11-29
DE69734456T2 (de) 2006-07-06
US6140910A (en) 2000-10-31
AU3281697A (en) 1998-01-07
SE9602395L (sv) 1997-12-18

Similar Documents

Publication Publication Date Title
CN1134792C (zh) 稳定的多晶硅电阻器和制造它的方法
JP2633536B2 (ja) 接合型半導体基板の製造方法
KR910000019B1 (ko) 다결정 실리콘 저항기 제조방법
KR100391560B1 (ko) 반도체장치
US4212100A (en) Stable N-channel MOS structure
JPH06112146A (ja) 拡散型シリコン素子基板の製造方法
JPS6122455B2 (zh)
EP0239217B1 (en) Method of forming doped wells in integrated circuits and its use in the production of a bipolar transistor in such circuits
EP0219243A2 (en) Process of manufacturing a bipolar transistor
CA1038968A (en) Manufacture of complementary vertical transistors
JPH01169925A (ja) 半導体装置の製造方法
JP2841419B2 (ja) 多結晶ダイオードおよびその製造方法
JPH0368134A (ja) 半導体装置の製造方法
JP2929630B2 (ja) 半導体装置の製造方法
JPH0571131B2 (zh)
JPH0563228A (ja) フオトトランジスタの製造方法
JPS63177513A (ja) 半導体装置の製造方法
JPS6181666A (ja) 集積回路構造およびその製造方法
JPH02181931A (ja) 半導体装置の製造方法
JPS63144567A (ja) 半導体装置の製造方法
Lin et al. Enhancing circuit design flexibility with argon implanted polysilicon resistor
JPS59200416A (ja) 半導体装置の製造方法
JPS6395619A (ja) 半導体装置の製造方法
JPS63292663A (ja) 半導体装置の製造方法
JPS6175569A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD.

Effective date: 20040827

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040827

Address after: Munich, Germany

Patentee after: Infennian Technologies AG

Address before: Stockholm

Patentee before: Ericsson Telephone AB

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1021065

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee