CN1229710C - 在基于rdram的系统中实现acpi c3状态的方法和装置 - Google Patents

在基于rdram的系统中实现acpi c3状态的方法和装置 Download PDF

Info

Publication number
CN1229710C
CN1229710C CNB018071503A CN01807150A CN1229710C CN 1229710 C CN1229710 C CN 1229710C CN B018071503 A CNB018071503 A CN B018071503A CN 01807150 A CN01807150 A CN 01807150A CN 1229710 C CN1229710 C CN 1229710C
Authority
CN
China
Prior art keywords
state
clock
rambus
cpu
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018071503A
Other languages
English (en)
Other versions
CN1419666A (zh
Inventor
萨特齐特阿南德·加南
西丹耶拉达那·西丽蓬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1419666A publication Critical patent/CN1419666A/zh
Application granted granted Critical
Publication of CN1229710C publication Critical patent/CN1229710C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种用于节约功耗的方法包括以下步骤：接收用于使计算机系统从较高功耗状态进入低功耗状态的消息；中央处理单元停止其指令流；存储器控制中心使直接RambusTM时钟发生器生成用于RambusTM动态随机存取存储器的专用存储器时钟；以及所述RambusTM动态随机存取存储器进入低存储器功耗状态。

Description

在基于RDRAM的系统中实现ACPI C3状态的方法和装置
技术领域
本发明一般地涉及计算机系统领域。更具体地说，本发明涉及节约计算机系统内的功耗。
背景技术
随着更多的系统变成便携式，必然越来越依赖便携式电源，特别是电池。随着工业界致力于最大化电池寿命，降低处理器功耗变得越来越重要。即使在固定系统中，过高的功耗也会导致较高的运行成本。此外，越来越严格的政府要求和环境标准努力在可能的情况下降低计算机系统中消耗的功率。
随着每一代新的处理器时钟频率的增加，这些处理器的功耗随着时钟速率的增加而增加。因此，当处理器消耗了大量的功率时，处理器的温度升高了。当处理器温度升高时，处理器的可靠性降低了。此外，为了优化高性能处理器的输出，应该使用如储存器控制中心的高性能协处理器。结果是，使用快速处理器的高性能系统通常消耗了大量地功率。
然而，比如许多文字处理应用程序并不要求系统满功率运行，因为典型的文字处理程序不可能使用一个典型的高性能处理器所提供的所有的资源或能力。因此，没有必要保持一个高性能系统总是满功率运行，因为满功率运行不仅减短电池寿命，还影响整个系统的可靠性。
过去，高级配置与电源接口(ACPI)的方法已经被用来减少系统中的功耗。但是，ACPI还从没有在使用RDRAM的系统或类似的基于DRAM的系统中应用过。
发明内容
根据本发明的一个方面，提供了一种方法，其包括：接收用于使计算机系统从较高功耗状态进入低功耗状态的消息；CPU停止其指令流；MCH使DRCG生成用于RDRAM的专用存储器时钟；以及RDRAM进入低存储器功耗状态。
根据本发明的另一方面，提供了一种方法，其包括：接收用于使计算机系统从较低功耗状态进入高功耗状态的消息；CPU恢复其指令流；MCH放弃对DRCG的控制，以停止用于RDRAM的专用存储器时钟；以及RDRAM进入高存储器功耗状态。
根据本发明的又一方面，提供了一种方法，其包括：接收用于使计算机系统从较高功耗状态进入低功耗状态的消息；CPU废能ICH(输入/输出控制中心)判别器并读取第3级寄存器；ICH发出停止时钟信号以停止CPU指令流；CPU通过向MCH发出停止给予信号来执行停止给予周期；MCH将所述停止给予信号转发到ICH以触发C2状态；ICH返回一个消息给MCH，所述消息表示准备进入C3状态；MCH执行以下操作：清空内部序列；擦写缓冲区；废能AGP判别器；向RDRAM的存储体发出自刷新命令和电流校准命令；将RDRAM设置为待机状态；以及通过频道广播关机命令；RDRAM进入自刷新且关机状态；RAC进入睡眠模式，以刷新RAC的DLL(动态链接库)；MCH向ICH发送确认消息，表明转换到低功耗状态；ICH发出停止CPU信号，以减少CPU功率；以及MCH发出STOPB信号，以控制DRCG，所述DRCG生成用于RDRAM的专用存储器时钟。
根据本发明的再一方面，提供了一种方法，其包括：接收用于使计算机系统从较低功耗状态进入高功耗状态的消息；ICH执行以下操作：解除停止CPU信号；向MCH发送一个消息，以请求转换到所述高功耗状态；MCH解除STOPB信号，以放弃对DRCG的控制；RAC从睡眠模式转换到激活模式；RDRAM从关机状态转换到激活状态和待机状态之一；MCH执行以下操作：发出温度和电流校准命令；刷新所述RDRAM的存储体；以及恢复AGP判别器；以及ICH解除停止时钟信号。
根据本发明的另一方面，提供了一种计算机系统，其包括：时钟合成器，用于执行以下操作：在计算机系统处于激活状态时向CPU提供第一时钟信号，并在计算机系统处于时钟停止状态时暂停所述第一时钟信号；在计算机系统处于激活状态时向MCH提供第二时钟信号，并在所述计算机系统处于时钟停止状态时暂停所述第二时钟信号；以及在计算机系统处于激活状态时向高性能随机存取存储器提供第三时钟信号，并在所述计算机系统处于时钟停止状态时暂停所述第三时钟信号；耦合到所述时钟合成器的所述CPU，其响应于对所述第一时钟信号的接收而进行操作，并在未接收所述第一时钟信号时关闭；耦合到所述CPU和所述时钟合成器的所述MCH，其响应于对所述第二时钟信号的接收而进行操作，并在未接收所述第二时钟信号时关闭；以及耦合到所述MCH和所述时钟合成器的所述高性能随机存取存储器，其响应于对所述第三时钟信号的接收而进行操作，并在未接收所述第三时钟信号时关闭。
附图说明
依据下面给出的详细描述和本发明各种实施例的相应附图，可以更全面地理解本发明，但是，这不应被认为是把本发明限于特定实施例，而应仅是为了说明和理解。
图1是说明功耗状态的一个实施例的状态图。
图2是说明有四个状态的功耗状态的一个实施例的状态图。
图3是说明具有RDRAM的系统的一个实施例的框图。
图4是说明用于从C0模式切换到C3模式的过程的一个实施例的流程图。
图5是说明用于从C3状态切换到C0状态的过程的一个实施例的流程图。
图6是说明用于进入低功耗状态的过程的一个实施例的流程图。
图7是说明用于进入高功耗状态的过程的一个实施例的流程图。
图8说明了与本发明原则一致的系统的一个实施例。
图9，10和11是说明通过本发明执行的转换序列的时序图。
具体实施方式
下面描述了一种用于节约系统功耗的方法和装置。
在下面的描述中，为说明的目的，给出许多特定细节，以便给出本发明一个详尽的理解。但是，对于本领域技术人员而言，显然没有这些特定细节也能够实施本发明。在其他例子中，公知的结构和设备以框图的形式示出以避免模糊本发明。
下面的详细描述的某些部分用算法和计算机存储器内对数据位操作的符号表示的形式给出。这些算法描述和表示是数据处理领域技术人员用来向本领域其他技术人员最有效地传达他们工作内容的工具。在这里以及一般的情况下，算法被认为是一个导致期望结果的自洽步骤序列。这些步骤是那些要求物理量的物理处理的步骤。一般，虽然并非必要，这些量是能被存储、传输、合并、比较和以其他方式处理的电或磁信号。主要是为通常使用的原因，有时把这些信号称为位、值、单元、符号、字符、项、数字或类似(术语)已经被证明是方便的。
然而应该铭记，所有这些和类似术语是与恰当的物理量相关的，并且仅仅是用于这些量的方便标记。除非特别阐明，否则在下面的讨论中，贯穿本发明，采用诸如“处理”或“计算”或“运算”或“判定”或“显示”或其他类似术语的讨论，应该被理解为是指计算机系统或类似的电子计算设备的动作和处理。即，该设备是指把计算机系统内寄存器和存储器中用物理(电子)量表示的数据处理和变换成计算机系统内存储器、寄存器中用物理量类似表示的其他数据的设备，或其他这样的信息存储、传输或显示设备。
本发明还涉及用于执行此处这些操作的装置。该装置可以根据所需目的专门构建，或者它可以包含一个由存储在计算机内的计算机程序选择性地启动或重新配置的通用计算机。这样一个计算机程序可以被存储在计算机可读存储介质中，例如，但不限于，任何一种类型的盘片，包括软盘、光盘、CD-ROM和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁或光卡，或任何类型的适于存储电子指令的介质，并且每一个都被耦合到计算机系统总线。
这里给出的算法和显示并不固定地涉及任何特定计算机或其他装置。各种通用系统可以依照此处原则和程序一起使用，或者构建一个更专用的装置以完成所需方法步骤可能是更方便的。用于这些系统的所需结构将在下面的描述中看出。此外，本发明并非是依照任何特定的编程语言来描述的。应该理解，为了实现如这里描述的本发明的教导，可以使用各种编程语言。
综述
公开了一种使用多个功耗状态以节约系统功耗的方法和装置。在一个实施例中，为了节约功耗，具有多RambusTM动态随机存取存储器(RDRAM)的系统实现了高级配置与电源接口(ACPI)C3状态，其也被称为深度睡眠状态。在该实施例中，为了节约功耗，时钟合成器产生的不同的时钟频率被分配给不同部件，包括中央处理单元(CPU)和RDRAM。
在另一个实施例中，系统包括处理器，存储器和存储器控制中心(MCH)，在该系统中存储器和MCH被耦合到处理器。在该实施例中，该MCH能在至少两种功耗状态之间切换以优化功耗。在另一个实施例中，处理器能被关闭以节省功耗。例如，时钟合成器能暂停CPU时钟信号以关闭处理器。
图1是状态图100，该图说明了功耗状态的一个实施例。状态图100包含一个高功率状态102和一个低功率状态104。高功率状态102表示高时钟频率和高工作电压，而低功率状态104表示低时钟频率和低工作电压。例如，高功率状态102可以在700兆赫兹(MHz)，1.8伏特(v)的工作电压下运行，而低功率状态104在400MHz，1.3v的工作电压下运行。在一个实施例中，为了节约功耗，系统或CPU可以根据应用程序所需的计算功率在高功率状态102和低功率状态104之间动态地转换。
在另一个实施例中，系统在高功率状态102和低功率状态104之间动态地切换，而没有用户的干预。例如，在高功率状态102和低功率状态104之间的多次转换可以在击键间发生。在一个实施例中，在高功率状态102期间，CPU消耗了全功率，并能够执行全部功能。但是，在一个实施例中，在低功率状态104期间，CPU消耗较少的功率，仅能执行一些功能。注意，高功率状态102可以消耗低功率状态104两倍或三倍的功率。
功耗能够根据电压和频率计算出来。功耗的数学方程式列出如下。
P∝CV2f
其中，P表示功率而C表示一个常数。此外，V表示电压而f表示频率。例如，如果高功率状态102在700MHz、电压1.8v下运行，则高功率状态的功耗PH将为
PH∝CV2f＝C×(1.8)2×700＝2268C
如果低功率状态104在400MHz、电压1.3v下运行，则低功率状态的功耗PL将为
PL∝CV2f＝C×(1.3)2×400＝676C
这样，PH消耗了比PL的三倍还多的功率。
图2是状态图200，该图说明了具有四种状态的功耗状态的一个实施例。状态图200包含C0 202，C1 204，C2 206和C3 208状态。此外，也可以增加状态，但是它们对于理解本发明并不重要。
在一个实施例中，C0 202状态是激活功耗状态，在该状态下，CPU执行全部功能和消耗全功率。在C0 202状态期间，用于节约功率的电源管理并没有使用。在一个实施例中，C1 204状态是自动停止功耗状态，该状态中用于节约功率的高级电源管理(APM)可以被执行。运行于C1 204状态的CPU通常比运行于C2 202状态的CPU消耗更少的功率。例如，在C1204状态期间，指令通常不被执行，且指令高速缓存通常是空的。
在一个实施例中，C2 206状态是一个停止给予(stop_grant)功耗状态，在该状态下，在C2 206状态下消耗的功率比在C0 202状态或C1204状态下消耗的功率都要少。例如，在C2 206状态期间，给CPU的时钟信号可能被停止。在另一个实施例中，CPU被部分关闭。例如，CPU的主要部分被关闭而CPU的巡视(snoop)部分仍然是激活的，用于监控前端总线。
在一个实施例中，C3 208状态被称为深度睡眠状态，在该状态下，系统的一些元件，包括CPU，被关闭。在该实施例中，CPU被完全关闭以便在C3 208状态下时钟频率可以被改变。在一个实施例中，为进入C3 208状态，CPU被配置成在进入C3 208状态前先进入C2 206状态。在另一个实施例中，CPU能直接从C0 202状态切换到C3 208状态。在一个实施例中，C0 302，C1 304，C2 306和C3 308都为ACPI(高级配置及电源接口)状态。
图3是框图300，该图说明了具有RDRAM的数字处理系统的一个实施例。框图300包括时钟合成器304，CPU 302，MCH 310，高级图像处理器(AGP)330，ICH 340和至少一个RDRAM 350。此外，时钟合成器304包括时钟306和直接RambusTM时钟发生器(DRCG)308.MCH 310也包括主机接口316，AGP接口320，中心接口318，逻辑块320，两个PLL312，314和一个RambusTM存储器控制(RMC)或RambusTM基本单元(RAC)316。此外，RMC/RAC 316或RMC 316包括相校准器318。其他块也能被添加到框图300中，但是它们对理解该公开的系统并不相关。
在一个实施例中，时钟合成器304有两个状态，分别是激活状态和时钟停止状态。在激活状态期间，时钟合成器304给包括RDRAM 350的不同的部件分配不同的时钟信号。但是，在时钟停止状态期间，为节约功耗时钟合成器304暂停一些时钟信号。在另一个实施例中，时钟合成器304包含两个主要部件，即时钟发生器306和DRCG 308。
在一个实施例中，时钟发生器306是一个为CUP302提供时钟信号360和为PLL 312提供时钟信号362的时钟振荡器。时钟发生器306还为ADP330，PLL 314，和ICH 340分配时钟信号364。在一个实施例中，RDCG308接收来自时钟发生器306的时钟信号，并产生用于RDRAM 350的专门的存储时钟368。在该实施例中，时钟信号368也被称为回送(loop-back)时钟，用于在MCH 310关闭时刷新RDRAM 350。
在一个实施例中，时钟发生器306提供多个不同时钟频率的时钟信号。例如，时钟信号360可以比时钟信号362有更高的频率。在另一个实施例中，时钟信号能不同的频率下进行时钟同步(Clock)。例如，时钟信号360可以在激活状态或高功耗状态期间在700MHz的速率下进行时钟同步，时钟信号360也可以在睡眠状态或低功耗状态期间在400MHz的速率下进行时钟同步。
在一个实施例中，框图300实现了如图2所示的C0，C1，C2和C3状态，其中C3也被称为深度睡眠状态。在一个实施例中，在C3状态期间，时钟信号360和362被暂停或停止。在另一个实施例中，在C3状态期间，时钟信号360被暂停，而时钟信号362继续进行时钟同步。
在一个实施例中，CPU 302接收来自时钟合成器304的时钟信号360，并根据时钟信号360执行指令。在该实施例中，当时钟信号360停止时钟同步时，CPU 302能被关闭。例如，当时钟信号360停止时钟同步时，CPU 302停止指令执行。在一个实施例中，一旦CPU 302被关闭或暂停，当时钟信号恢复时钟同步时，CPU 302能随后恢复执行，该时钟信号可以有着与CPU 302暂停前不同的时钟频率。当处理器，如CPU 302，在较低的时钟速率或频率下运行时，消耗较低的功率。
在一个实施例中，MCH 310包含一个主机接口316，PLL 312，AGP接口320，PLL 314，中心接口318和逻辑块320和RMC 316。主机接口316负责MCH 310与CPU 302之间的通信。AGP接口320负责MCH 310与AGP330之间的通信。中心接口318负责MCH 310与ICH 340之间的接口，RMC316负责MCH 310与RDRAM 350之间的接口。
在一个实施例中，在C3状态期间，当时钟信号362被暂停时，MCH310能被关闭。在该实施例中，中心接口318和AGP接口320仍然是激活的，因为它们通过来自PLL 314的时钟信号进行时钟同步。于是，如果MCH 310的相当一部分被关闭，则在AGP和ICH之间的接口保持激活以监测I/O命令。在一个实施例中，RMC 316还包含相校准器318，该相校准器用来在来自PLL 312的时钟信号和时钟信号368之间合成信号。
在一个实施例中，RDRAM 350可以包含多个存储体(memory backs)并能工作在四个不同的状态，分别是激活状态，待机状态，睡眠状态和停机状态。激活状态消耗大量功率，而停机状态消耗最少的功率。应该理解RDRAM是高性能的存储设备，它们能够被类似的高性能DRAM所代替，而不用改变上述功能。此外，在一个实施例中，RDRAM能被高性能的SRAM替换。在一个实施例中，在激活状态或C0状态期间，AGP 330能存取RDRAM350，而不用CPU 302的干预。
AGP 330控制图形实现。ICH 340控制从处理器单元到外部设备之间的I/O接口，外部设备可以是主存储器，输入设备和系统总线。在另一个实施例中，ICH 340控制多个总线判别器，其连接多个外部总线。
图4是流程图400，该图说明了用于从C0模式切换到C3模式的过程的实施例。过程从起始块开始，前进到块402。在块402，第3级指令被提取并执行。在块402后，过程前进到块404。在块404，过程停止CPU执行。在块404后，过程前进到块406，允许CPU进入C2状态。在块406后，过程前进到块408。在块408，过程准备系统进入C3模式。系统进入C3状态的准备包括废能AGP判别器，声明内部序列，擦写缓冲区，执行温度和电流校准，广播关机消息等等。在块408后，过程前进到块410，这里发出确认(acknowledge)C3状态的信号。在块410后，过程前进到块412。在块412，处理器时钟被暂停并进入C3状态。在块412后过程结束。
图5是流程图500，该图说明了用于从C3状态切换到C0状态的过程的实施例。过程从起始块开始，前进到块502。在块502，过程接收激活C0信号。在块502后，过程前进到块504，过程允许CPU进入C0状态。在块504后，过程前进到块506。在块506，过程准备系统进入C0状态。系统进入C0状态的准备包括通知RCG系统准备进入C0状态，但不限于此。同时，RAC的状态从非激活状态转换为激活状态，RDRAM的状态从关机状态转换到待机状态或睡眠状态。此外，MCH发出温度/电流校准，存储器应该被刷新。在AGP被使能后，过程从块506前进到508。在块508，过程进入C0状态并恢复执行。在块508后，过程结束。
图6是流程图600，该图说明了用于进入低功耗状态的过程的实施例。过程开始于块602，过程接收准备进入低功耗状态的消息。在块602后，过程前进到块604。在块604，过程准备用于进入低存储器功耗状态的RDRAM。在一个实施例中，在低存储器功耗状态期间，存储器设备，如RDRAM，仅执行刷新功能。在块604后，过程前进到块606。在块606，过程暂停用于时钟同步CPU的时钟信号。在块606后，过程前进到块608。在块608，过程进入低功耗状态。在块608后，过程结束。
图7是流程图700，该图说明了用于进入高功耗状态的过程的实施例。过程开始于块702，过程接收进入高功耗状态的消息。在块702后，过程前进到块704。在块704，过程准备用于进入高存储器功耗状态的RDRAM。在一个实施例中，在高存储器功耗状态期间，存储器设备执行全部存储器功能。在块704后，过程前进到块706。在块706，过程恢复用于时钟同步CPU的时钟信号。在块706后，过程前进到块708。在块708，过程进入高功耗状态。在块708后，过程结束。
图8说明了与本发明原则一致的系统800的实施例。计算机系统800包含处理器812，时钟830，存储器804，存储器控制器850，图形控制器852和输入和输出(I/O)控制器840。图形控制器852被耦合到显示器821。I/O控制器840被耦合到键盘822，硬拷贝设备824和光标控制设备823。
处理器812包括但不限于一个微处理器，例如一个由本发明的共同受让人、加州Santa Clara英特尔公司制造的英特尔体系结构微处理器。处理器812还可能是其他处理器，例如PowerPCTM、AlpahTM等。
在一个实施例中，存储器控制器850控制存储器804并且存储器804可以是随机存取存储器(RAM)或其他用于存储信息和指令的动态存储设备。在处理器812执行指令期间，存储器804也可以被用于存储临时变量或其他中间信息。计算机系统800也可以包含只读存储器(ROM)和/或其他用于存储处理器812的静态信息和指令的静态存储设备。
图形控制器852控制用于向计算机用户显示信息的显示器821，如阴极射线管(CRT)或液晶显示器(LCD)。在一个实施例中，I/O控制器840通过存储器控制器850耦合到处理器812。I/O控制器840控制输入和输出设备，如键盘822，光标控制设备823和硬拷贝设备824。光标控制设备823可以是鼠标、轨迹球、轨迹板、指示笔或光标方向键，用于向处理器812传递方向信息和命令选择，并用于控制显示器821上光标的移动。
硬拷贝设备824可以被用于在介质，如纸张、胶片或类似类型的介质上打印指令、数据或其他信息。此外，声音记录和播放设备，如扬声器和/或麦克风可以被选择性地耦合到I/O控制器840，用于与计算机系统800进行音频接口。时钟830用于给不同元件，如处理器812、存储器控制器850等提供各种时钟信号。
在一个实施例中，处理器812、图形控制器852和存储器控制器850可以被集成到单个芯片上。在另一个实施例中，处理器812、图形控制器852、I/O控制器840和存储器控制器850可以被集成到单个芯片上。应该注意，系统800的任一或全部元件和相关硬件可以在本发明中使用。但是应该理解，计算机系统的其他配置可以包括这些设备中的一些或全部。
图9是时序图900，该图说明了用于为节约功耗而执行C0-C3-C0状态转换的转换序列。在状态902，CPU废能ICH中的判别器并读取第3级寄存器。在一个实施例中，第3级寄存器包含用于启动该转换的信息。接下来，ICH发出一个停止时钟(STPCLK)信号以停止CPU指令流。紧接着发出STPCLK后，CPU通过在CPU FSB上发出一个停止给予信号(Stop Grant)910以执行一个停止给予周期。
MCH随后将stop_grant信号910传递到ICH，该ICH触发C2状态904。于是ICH返回一个消息给MCH，表示准备进入C3状态906。MCH废能AGP判别器，清空所有的内部序列并擦写缓冲区。接下来，MCH给所有的RDRAM存储体(memory bank)发出自刷新和电流校准命令。当MCH关闭所有的页并设置RDRAM进入待机状态时，它通过一个频道广播关机命令。在一个实施例中，RDRAM处于关机自刷新模式。从C2状态904到C3状态906的转换发生。
在C3状态906，RAC被置于睡眠状态，执行RAC DLL刷新。MCH随后发出一个确认消息给ICH，以表明转换到C3状态908。在ICH接收该确认消息后，它施加用于减少CPU功率的STP_CPU信号。从C2状态904到C3状态906的转换发生。在C3状态906期间，MCH通过施加STOPB控制DRCG时钟发生器。
图10为说明从C3到C0状态的转换的时序图。当ICH检测到中断事件920时，其解除STP_CPU信号。在一个实施例中，C3状态在一个中断信号920结束。ICH给MCH发出信号，请求转换到C0状态1002。在MCH解除给DRCG的STOPB信号后，RAC将从睡眠模式转换到激活模式。一旦再次获得DRCG相，RDRAM设备将从关机状态转换到待机或激活状态，接着转换到睡眠状态。接下来，MCH发出温度和电流校准并刷新存储体。在恢复AGP判别器后，ICH解除STPCLK信号。从C3到C0的转换完成。
图11是时序图1100，该图说明了在用于节约功率的功耗状态之间的转换。在ICH检测到中断事件1120后，ICH解除STP_CPU信号。在一个实施例中，STP_CPU信号并不局限于激活和非激活。因为STP_CPU信号被连接到DRCG的STOPB管脚，它使DRCG从停止时钟模式转换到正常模式。接下来，ICH给MCH发送一条表明准备转换到C0状态的消息。
在MCH接收到该消息后，它通知RAC从关机状态转换到激活状态。一旦温度和电流校准被执行，相校准器的输出没有被控制(gate)。接下来，时钟和时钟发生器被校准。RDRAM设备随后被从关机状态切换到待机/激活状态，接着转换到睡眠状态。接着，MCH发出存储器刷新和校准命令。当AGP判别器被恢复和使能时，ICH解除停止时钟信号。从C3状态到C0状态的转换完成。
在另一个实施例中，从C0状态到C3状态的转换可从废能ICH中的判别器的步骤开始。在CPU读取启动转换的第3级寄存器后，ICH施加STPCLK信号以停止CPU指令流。紧接着施加STPCLK后，CPU通过在CPUFSB上发出stop_grant信号1110，执行停止给予周期。
MCH随后将停止给予周期传送到ICH，ICH触发C2状态1104。接着，ICH发出信号通知MCH进入C3状态1106。MCH清空所有内部序列并擦写缓冲区。MCH随后废能AGP判别器。当MCH关闭所有的页和设置RDRAM为待机状态时，它通过一个频道广播关机命令。在一个实施例中，RDRAM处于关机自刷新模式。接下来，MCH控制(gate)相校准器的输出。RAC从C2状态1104转换到C3状态1106或关机状态。
在MCH发出信号通知ICH以切换到C3状态后，ICH施加STP_CPU信号，这使得减少CPU的功耗。在一个实施例中，电压转换可以在计算机的主板上执行。在另一个实施例中，STP_CPU信号被连接到DRCG的STOPB管脚，它使DRCG处于停止时钟模式。
在上述详细的说明中，根据其中详尽的典型实施例对本发明的方法和装置进行了说明。然而，很清楚在不背离本发明的更宽的精神和范围的条件下，能对其做出各种修改和变化。因此，本详细说明和图应被视为说明性的而不是限制性的。
于是，使用多个功耗状态以节约功耗的方法和系统就已经被说明了。

Claims (29)

1.一种方法，包括：
接收用于使计算机系统从较高功耗状态进入低功耗状态的消息；
中央处理单元停止其指令流；
存储器控制中心使直接RambusTM时钟发生器生成用于RambusTM动态随机存取存储器的专用存储器时钟；以及
所述RambusTM动态随机存取存储器进入低存储器功耗状态。
2.如权利要求1所述的方法，其中RambusTM动态随机存取存储器在所述低存储器功耗状态期间仅执行刷新功能。
3.如权利要求2所述的方法，其中所述存储器控制中心还向所述RambusTM动态随机存取存储器发出自刷新命令，并且所述刷新功能是由所述RambusTM动态随机存取存储器执行的自刷新功能。
4.如权利要求2所述的方法，其中当所述存储器控制中心关闭时，由回送时钟来执行所述刷新功能。
5.如权利要求1所述的方法，其中所述存储器控制中心还执行以下操作：
废能至少一个高级图形处理器判别器；
声明至少一个内部序列；
擦写至少一个缓冲区；
执行温度和电流校准；以及
广播关机消息。
6.如权利要求1所述的方法，其中所述低功耗状态包括高级配置及电源接口中的C3状态。
7.一种方法，包括：
接收用于使计算机系统从较低功耗状态进入高功耗状态的消息；
中央处理单元恢复其指令流；
存储器控制中心放弃对直接RambusTM时钟发生器的控制，以停止用于RambusTM动态随机存取存储器的专用存储器时钟；以及
所述RambusTM动态随机存取存储器进入高存储器功耗状态。
8.如权利要求7所述的方法，其中RambusTM动态随机存取存储器在所述高存储器功耗状态期间执行全部存储器功能。
9.如权利要求7所述的方法，其中所述存储器控制中心还执行以下操作：
发出温度/电流校准命令；以及
刷新所述RambusTM动态随机存取存储器的存储体。
10.如权利要求7所述的方法，其中所述高功耗状态包括高级配置及电源接口中的C0状态。
11.一种方法，包括：
接收用于使计算机系统从较高功耗状态进入低功耗状态的消息；
中央处理单元废能输入/输出控制中心判别器并读取第3级寄存器；
所述输入/输出控制中心发出停止时钟信号以停止中央处理单元指令流；
所述中央处理单元通过向存储器控制中心发出停止给予信号来执行停止给予周期；
所述存储器控制中心将所述停止给予信号转发到所述输入/输出控制中心以触发C2状态；
所述输入/输出控制中心返回一个消息给所述存储器控制中心，所述消息表示准备进入C3状态；
所述存储器控制中心执行以下操作：
清空内部序列；
擦写缓冲区；
废能高级图形处理器判别器；
向RambusTM动态随机存取存储器的存储体发出自刷新命令和电流
校准命令；
将所述RambusTM动态随机存取存储器设置为待机状态；以及
通过频道广播关机命令；
所述RambusTM动态随机存取存储器进入自刷新且关机状态；
RambusTM专用集成电路单元进入睡眠模式，以刷新所述RambusTM专用集成电路单元的动态链接库；
所述存储器控制中心向所述输入/输出控制中心发送确认消息，表明转换到所述低功耗状态；
所述输入/输出控制中心发出停止中央处理单元信号，以减少中央处理单元功率；以及
所述存储器控制中心发出STOPB信号，以控制直接RambusTM时钟发生器，所述直接RambusTM时钟发生器生成用于所述RambusTM动态随机存取存储器的专用存储器时钟。
12.如权利要求11所述的方法，其中所述第3级寄存器包括用于发起从所述较高功耗状态到所述低功耗状态的转换的信息。
13.如权利要求11所述的方法，其中所述低功耗状态包括高级配置及电源接口中的C3状态。
14.如权利要求13所述的方法，其中所述较高功耗状态包括高级配置及电源接口中的C0状态。
15.如权利要求11所述的方法，其中所述输入/输出控制中心发出停止中央处理单元信号，以减少中央处理单元功率的步骤包括所述计算机系统的主板执行电压转换。
16.如权利要求11所述的方法，其中所述停止中央处理单元信号连接到所述直接RambusTM时钟发生器的STOPB管脚，并且其中，所述输入/输出控制中心发出停止中央处理单元信号，以减少中央处理单元功率的步骤使所述STOPB管脚将所述直接RambusTM时钟发生器置于停止时钟模式。
17.一种方法，包括：
接收用于使计算机系统从较低功耗状态进入高功耗状态的消息；
输入/输出控制中心执行以下操作：
解除停止中央处理单元信号；
向存储器控制中心发送一个消息，以请求转换到所述高功耗状态；
所述存储器控制中心解除STOPB信号，以放弃对直接RambusTM时钟发生器的控制；
RambusTM专用集成电路单元从睡眠模式转换到激活模式；
RambusTM动态随机存取存储器从关机状态转换到激活状态和待机状态之一；
所述存储器控制中心执行以下操作：
发出温度和电流校准命令；
刷新所述RambusTM动态随机存取存储器的存储体；以及
恢复高级图形处理器判别器；以及
所述输入/输出控制中心解除停止时钟信号。
18.如权利要求17所述的方法，其中所述高功耗状态包括高级配置及电源接口中的C0状态。
19.如权利要求18所述的方法，其中所述较低功耗状态包括高级配置及电源接口中的C3状态。
20.如权利要求17所述的方法，其中所述停止中央处理单元信号连接到所述直接RambusTM时钟发生器的STOPB管脚，并且其中，所述输入/输出控制中心解除停止中央处理单元信号的步骤使所述直接RambusTM时钟发生器从停止时钟模式转换到正常模式。
21.一种计算机系统，包括：
时钟合成器，用于执行以下操作：
在所述计算机系统处于激活状态时向中央处理单元提供第一时钟信号，并在所述计算机系统处于时钟停止状态时暂停所述第一时钟信号；
在所述计算机系统处于激活状态时向存储器控制中心提供第二时钟信号，并在所述计算机系统处于时钟停止状态时暂停所述第二时钟信号；以及
在所述计算机系统处于激活状态时向高性能随机存取存储器提供第三时钟信号，并在所述计算机系统处于时钟停止状态时暂停所述第三时钟信号；
耦合到所述时钟合成器的所述中央处理单元，其响应于对所述第一时钟信号的接收而进行操作，并在未接收所述第一时钟信号时关闭；
耦合到所述中央处理单元和所述时钟合成器的所述存储器控制中心，其响应于对所述第二时钟信号的接收而进行操作，并在未接收所述第二时钟信号时关闭；以及
耦合到所述存储器控制中心和所述时钟合成器的所述高性能随机存取存储器，其响应于对所述第三时钟信号的接收而进行操作，并在未接收所述第三时钟信号时关闭。
22.如权利要求21所述的系统，其中所述高性能随机存取存储器包括RambusTM动态随机存取存储器。
23.如权利要求22所述的系统，其中所述时钟合成器使用以下部件向所述RambusTM动态随机存取存储器提供所述第一时钟信号：
时钟发生器，其用于向所述中央处理单元提供所述第二时钟信号和向锁相环提供所述第三时钟信号；以及
直接RambusTM时钟发生器，其从所述时钟发生器接收所述第一时钟信号，并生成用于所述RambusTM动态随机存取存储器的专用存储器时钟。
24.如权利要求23所述的系统，还包括：
高级图形处理器，其用于控制图形实现；以及
输入/输出控制中心，其用于控制从处理器单元到外部设备之间的输入/输出接口。
25.如权利要求24所述的系统，其中所述存储器控制中心包括：
逻辑块，其用于辅助与所述存储器控制中心的通信；
主机接口，其可通信地耦合到所述中央处理单元和所述逻辑块，以辅助所述存储器控制中心和所述中央处理单元之间的通信；
高级图形处理器接口，其可通信地耦合到所述高级图形处理器和所述逻辑块，以辅助所述存储器控制中心和所述高级图形处理器之间的通信；
中心接口，其可通信地耦合到所述输入/输出控制中心和所述逻辑块，以辅助所述存储器控制中心和所述输入/输出控制中心之间的通信；
RambusTM存储器控制或RambusTM专用集成电路单元，其可通信地耦合到所述RambusTM动态随机存取存储器和所述逻辑块，以辅助所述存储器控制中心和所述RambusTM动态随机存取存储器之间的通信；
第一锁相环，其可通信地耦合到所述时钟合成器，以使用所述第二信号，向所述主机接口和所述RambusTM存储器控制或RambusTM专用集成电路单元提供时钟；以及
第二锁相环，其可通信地耦合到所述时钟合成器，以使用第四信号，向所述高级图形处理器接口和所述中心接口提供时钟。
26.如权利要求25所述的系统，其中使用了高级配置及电源接口，并且在C0状态中所述第一、第二和第三时钟信号都被提供，其中所述C0状态是激活功耗状态。
27.如权利要求26所述的系统，其中在C3状态中，所述第一和第二时钟信号被暂停，并且所述第三时钟信号被用来刷新所述RambusTM动态随机存取存储器，其中所述C3状态是深度睡眠状态。
28.如权利要求27所述的系统，其中所述中心接口和所述高级图形处理器接口是激活的，因为它们由未被暂停的第四信号提供时钟，所述接口允许所述高级图形处理器和所述输入/输出控制中心监控输入/输出命令。
29.如权利要求26所述的系统，其中在C3状态中所述第一时钟信号被暂停，并且在C3状态中所述第三时钟信号被用来刷新所述RambusTM动态随机存取存储器，其中所述C3状态是深度睡眠状态。
CNB018071503A 2000-03-24 2001-03-06 在基于rdram的系统中实现acpi c3状态的方法和装置 Expired - Fee Related CN1229710C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/534,193 US6633987B2 (en) 2000-03-24 2000-03-24 Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system
US09/534,193 2000-03-24

Publications (2)

Publication Number Publication Date
CN1419666A CN1419666A (zh) 2003-05-21
CN1229710C true CN1229710C (zh) 2005-11-30

Family

ID=24129061

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018071503A Expired - Fee Related CN1229710C (zh) 2000-03-24 2001-03-06 在基于rdram的系统中实现acpi c3状态的方法和装置

Country Status (8)

Country Link
US (1) US6633987B2 (zh)
EP (1) EP1269291A2 (zh)
CN (1) CN1229710C (zh)
AU (1) AU2001245485A1 (zh)
BR (1) BR0109414A (zh)
HK (1) HK1049531A1 (zh)
TW (1) TWI223742B (zh)
WO (1) WO2001073529A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306048A (zh) * 2005-12-30 2012-01-04 英特尔公司 用于零电压处理器休眠状态的方法和设备
CN102902345A (zh) * 2011-07-26 2013-01-30 辉达公司 图形子系统中用于进入和退出睡眠模式的系统和方法
CN103369643A (zh) * 2012-04-10 2013-10-23 中兴通讯股份有限公司 移动终端降低系统功耗的方法和装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633987B2 (en) 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system
DE60034345D1 (de) * 2000-11-03 2007-05-24 St Microelectronics Srl Abschaltprotokoll für integrierte Schaltungen
DE60034346D1 (de) * 2000-11-03 2007-05-24 St Microelectronics Srl Vorrichtung und Verfahren zur selektiven Abschaltung integrierter Schaltungsblöcke
US6988214B1 (en) * 2000-11-06 2006-01-17 Dell Products L.P. Processor power state transistions using separate logic control
US20030163745A1 (en) * 2002-02-27 2003-08-28 Kardach James P. Method to reduce power in a computer system with bus master devices
US7155618B2 (en) * 2002-03-08 2006-12-26 Freescale Semiconductor, Inc. Low power system and method for a data processing system
US7149909B2 (en) * 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
US7028200B2 (en) * 2002-05-15 2006-04-11 Broadcom Corporation Method and apparatus for adaptive power management of memory subsystem
US7200711B2 (en) * 2002-08-15 2007-04-03 Network Appliance, Inc. Apparatus and method for placing memory into self-refresh state
TWI224728B (en) * 2002-10-03 2004-12-01 Via Tech Inc Method and related apparatus for maintaining stored data of a dynamic random access memory
US6971034B2 (en) * 2003-01-09 2005-11-29 Intel Corporation Power/performance optimized memory controller considering processor power states
US7206959B1 (en) * 2003-01-24 2007-04-17 National Semiconductor Corporation Closed-loop, supply-adjusted ROM memory circuit
US7069461B1 (en) * 2003-01-24 2006-06-27 National Semiconductor Corporation Closed-loop, supply-adjusted RAM memory circuit
US7287173B2 (en) * 2003-12-19 2007-10-23 Intel Corporation Method for computing power consumption levels of instruction and recompiling the program to reduce the excess power consumption
US7698575B2 (en) 2004-03-30 2010-04-13 Intel Corporation Managing power consumption by requesting an adjustment to an operating point of a processor
US7343502B2 (en) * 2004-07-26 2008-03-11 Intel Corporation Method and apparatus for dynamic DLL powerdown and memory self-refresh
US7363523B2 (en) * 2004-08-31 2008-04-22 Intel Corporation Method and apparatus for controlling power management state transitions
US7277990B2 (en) 2004-09-30 2007-10-02 Sanjeev Jain Method and apparatus providing efficient queue descriptor memory access
US7275123B2 (en) * 2004-12-06 2007-09-25 Nvidia Corporation Method and apparatus for providing peer-to-peer data transfer within a computing environment
US7451259B2 (en) * 2004-12-06 2008-11-11 Nvidia Corporation Method and apparatus for providing peer-to-peer data transfer within a computing environment
US7418543B2 (en) 2004-12-21 2008-08-26 Intel Corporation Processor having content addressable memory with command ordering
US7555630B2 (en) 2004-12-21 2009-06-30 Intel Corporation Method and apparatus to provide efficient communication between multi-threaded processing elements in a processor unit
US7467256B2 (en) 2004-12-28 2008-12-16 Intel Corporation Processor having content addressable memory for block-based queue structures
US7529955B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Dynamic bus parking
TW200727127A (en) * 2006-01-12 2007-07-16 Via Tech Inc Central processing unit power saving method and system
KR101163812B1 (ko) * 2006-02-02 2012-07-09 엘지전자 주식회사 휴대용컴퓨터의 절전 제어 장치 및 방법
CN100380282C (zh) * 2006-03-02 2008-04-09 威盛电子股份有限公司 中央处理单元的节省电源方法及系统
JP2007264953A (ja) * 2006-03-28 2007-10-11 Toshiba Corp 情報処理装置および動作制御方法
US8314806B2 (en) * 2006-04-13 2012-11-20 Intel Corporation Low power display mode
US7689849B2 (en) * 2006-08-28 2010-03-30 Ati Technologies Ulc Reduction of power consumption by throttling processor requests
GB0715254D0 (en) * 2007-08-03 2007-09-12 Wolfson Ltd Amplifier circuit
US8214665B2 (en) * 2009-03-12 2012-07-03 Broadcom Corporation Method and system for transmit queue management for energy efficient networking
US8723357B2 (en) 2009-07-24 2014-05-13 Hewlett-Packard Development Company, L.P. Power supply having low quiescent consumption
US8942056B2 (en) 2011-02-23 2015-01-27 Rambus Inc. Protocol for memory power-mode control
US8862924B2 (en) 2011-11-15 2014-10-14 Advanced Micro Devices, Inc. Processor with power control via instruction issuance
US9207747B2 (en) * 2012-10-24 2015-12-08 Insyde Software Corp. Method and device for advanced configuration and power interface (ACPI) sleep-state support using CPU-only reset
US9575543B2 (en) * 2012-11-27 2017-02-21 Intel Corporation Providing an inter-arrival access timer in a processor
US20140240328A1 (en) * 2013-02-26 2014-08-28 Prasoonkumar Surti Techniques for low energy computation in graphics processing
JP6030987B2 (ja) * 2013-04-02 2016-11-24 ルネサスエレクトロニクス株式会社 メモリ制御回路
CN104133546A (zh) * 2014-08-13 2014-11-05 珠海全志科技股份有限公司 一种降低嵌入式系统功耗的方法
US9176636B1 (en) * 2014-10-22 2015-11-03 Cypress Semiconductor Corporation Low power capacitive sensor button

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832286A (en) 1991-12-04 1998-11-03 Sharp Kabushiki Kaisha Power control apparatus for digital electronic device
US5446695A (en) * 1994-03-22 1995-08-29 International Business Machines Corporation Memory device with programmable self-refreshing and testing methods therefore
US5815693A (en) 1995-12-15 1998-09-29 National Semiconductor Corporation Processor having a frequency modulated core clock based on the criticality of program activity
US5740454A (en) * 1995-12-20 1998-04-14 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode
US5692202A (en) * 1995-12-29 1997-11-25 Intel Corporation System, apparatus, and method for managing power in a computer system
TW329487B (en) 1996-10-29 1998-04-11 Mitsubishi Electric Corp Device for processing data and method therefor
US6125450A (en) * 1996-12-19 2000-09-26 Intel Corporation Stop clock throttling in a computer processor through disabling bus masters
WO1998044405A1 (en) 1997-03-31 1998-10-08 Intel Corporation Automatic transitioning between acpi c3 and c2 states
US6128746A (en) * 1997-08-26 2000-10-03 International Business Machines Corporation Continuously powered mainstore for large memory subsystems
JP3177207B2 (ja) * 1998-01-27 2001-06-18 インターナショナル・ビジネス・マシーンズ・コーポレ−ション リフレッシュ間隔制御装置及び方法、並びにコンピュータ
US6209088B1 (en) * 1998-09-21 2001-03-27 Microsoft Corporation Computer hibernation implemented by a computer operating system
US6378081B1 (en) * 1998-10-01 2002-04-23 Gateway, Inc. Power conservation without performance reduction in a power-managed system
US6230274B1 (en) 1998-11-03 2001-05-08 Intel Corporation Method and apparatus for restoring a memory device channel when exiting a low power state
US6442698B2 (en) * 1998-11-04 2002-08-27 Intel Corporation Method and apparatus for power management in a memory subsystem
US6480965B1 (en) * 1999-10-07 2002-11-12 Intel Corporation Power management method for a computer system having a hub interface architecture
US6571333B1 (en) 1999-11-05 2003-05-27 Intel Corporation Initializing a memory controller by executing software in second memory to wakeup a system
US6633987B2 (en) 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system
US6442697B1 (en) * 2000-03-24 2002-08-27 Intel Corporation Method and apparatus to control processor power and performance for single phase lock loop (PLL) processor systems
US6396324B1 (en) * 2000-05-08 2002-05-28 International Business Machines Corporation Clock system for an embedded semiconductor memory unit
KR100374641B1 (ko) * 2000-11-24 2003-03-04 삼성전자주식회사 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235258B2 (en) 2004-07-27 2016-01-12 Intel Corporation Method and apparatus for a zero voltage processor
US9081575B2 (en) 2004-07-27 2015-07-14 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US9141180B2 (en) 2004-07-27 2015-09-22 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US9223389B2 (en) 2004-07-27 2015-12-29 Intel Corporation Method and apparatus for a zero voltage processor
US9223390B2 (en) 2004-07-27 2015-12-29 Intel Corporation Method and apparatus for a zero voltage processor
US9841807B2 (en) 2004-07-27 2017-12-12 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US9870044B2 (en) 2004-07-27 2018-01-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US8707066B2 (en) 2005-12-30 2014-04-22 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US8707062B2 (en) 2005-12-30 2014-04-22 Intel Corporation Method and apparatus for powered off processor core mode
CN102306048A (zh) * 2005-12-30 2012-01-04 英特尔公司 用于零电压处理器休眠状态的方法和设备
CN102902345A (zh) * 2011-07-26 2013-01-30 辉达公司 图形子系统中用于进入和退出睡眠模式的系统和方法
US10817043B2 (en) 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
CN103369643A (zh) * 2012-04-10 2013-10-23 中兴通讯股份有限公司 移动终端降低系统功耗的方法和装置

Also Published As

Publication number Publication date
WO2001073529A3 (en) 2002-06-20
US20030101361A1 (en) 2003-05-29
US6633987B2 (en) 2003-10-14
WO2001073529A2 (en) 2001-10-04
CN1419666A (zh) 2003-05-21
BR0109414A (pt) 2002-12-10
TWI223742B (en) 2004-11-11
AU2001245485A1 (en) 2001-10-08
HK1049531A1 (zh) 2003-05-16
EP1269291A2 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
CN1229710C (zh) 在基于rdram的系统中实现acpi c3状态的方法和装置
CN1246752C (zh) 用于单锁相环处理器系统的控制处理器功率的方法和装置
CN100388163C (zh) 用于允许处理器的低功率模式的方法和装置
TW477928B (en) Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices
CN102163072A (zh) 用于节能的基于软件的线程重映射
DE112006002835B4 (de) Verfahren und System zum Optimieren der Latenz bei dynamischer Speichereinteilung
CN101403944B (zh) 处理核心的独立功率控制
US7869835B1 (en) Method and system for pre-loading and executing computer instructions within the cache memory
US5548765A (en) Power saving display subsystem for portable computers
CN1866230B (zh) 一种存储器仲裁器、处理器系统及存储器仲裁方法
CN1415085A (zh) 睡眠状态转换
JP2006302306A (ja) コンピュータ・システム、及び、その性能・電力消費の管理をする方法
CN101351762A (zh) 用于零电压处理器休眠状态的方法和设备
CN1530796A (zh) 一种加快操作系统的引导方法
CN103645793A (zh) 基于等待时间准则的平台功率管理
US7886177B2 (en) Method and apparatus of collecting timer ticks
CN102929381B (zh) 电子系统及其电源管理方法
CN100339828C (zh) 一种实现快速开机的方法及装置
CN101661326B (zh) 图像处理模块、可省电的计算机系统及其省电方法
Park et al. A multistep tag comparison method for a low-power L2 cache
Culbert Low power hardware for a high performance PDA
Smit et al. A survey of energy saving techniques for mobile computers
CN1318939C (zh) 改变系统模式之请求的处理方法与装置及计算机系统
JPH0916280A (ja) 低消費電力型遷移検出器を備えた自己タイミング方式のデータ処理システム
US20230315188A1 (en) Using a hardware-based controller for power state management

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051130

Termination date: 20130306