CN1230015A - 半导体器件制造设备和半导体器件制造方法 - Google Patents

半导体器件制造设备和半导体器件制造方法 Download PDF

Info

Publication number
CN1230015A
CN1230015A CN99103174A CN99103174A CN1230015A CN 1230015 A CN1230015 A CN 1230015A CN 99103174 A CN99103174 A CN 99103174A CN 99103174 A CN99103174 A CN 99103174A CN 1230015 A CN1230015 A CN 1230015A
Authority
CN
China
Prior art keywords
substrate
thin film
semiconductor device
electrode terminal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99103174A
Other languages
English (en)
Other versions
CN1144274C (zh
Inventor
上野和良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1230015A publication Critical patent/CN1230015A/zh
Application granted granted Critical
Publication of CN1144274C publication Critical patent/CN1144274C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

一种利用热CVD反应在一个基片上淀积一层薄膜的半导体器件制造设备,其包括一个具有一个与基片或沉积于其上的薄膜相接触的电极端子的圆环,一个向该圆环的此电极端子加载电流或电势的电源,及一个用于上下移动该圆环以使其电极端子与该基片或淀积于其上的薄膜保持或中断接触的活塞缸机构。

Description

半导体器件制造设备和半导体器件制造方法
本发明涉及一种制造半导体器件的设备和方法，具体地说，其涉及一种半导体器件制造设备及用于利用热CVD(化学气相淀积)方法在一个基片上淀积一层诸如铜或铝的金属层来形成一层诸如钛氧化锶层的高介电系数层，及一层诸如BST或TZT之类铁电膜的方法。
通常，在通过在一个布线图案的沟槽中埋设铜金属来加工布线(一种所谓的金属镶嵌铜布线)的过程中，要利用一种热CVD设备将铜淀积在基片上。图6所示为现有技术中的热CVD设备的全视图。
如图6所示，现有技术中的一个热CVD设备具有一个中空真空腔60，一个用于将中空真空腔60中的内部抽成真空状态的诸如涡轮分子泵的真空泵61，一个提供于中空真空腔60中用于固定基片W的基片托架62，一个用于将所要淀积在基片W上的铜雾化为原料气的雾化器63，及一个用于将原料气从雾化器63供给到中空真空腔60中的进料口64。
基片托架62具有一个能够将基片W的温度控制在100℃到400℃范围内的基片加热机构，而在淀积铜的过程中，该温度被控制为大约200℃。
接下来，将对用于利用现有技术中的热CVD设备来形成铜布线的方法进行说明。首先，在半导体基片W的氧化硅层中要形成布线的区域中形成一个沟槽。
接着，将上述基片W放在该热CVD设备的基片托架62的顶部。中空真空腔60的内部事先由真空泵61抽成真空状态。
接着，启动基片托架62的基片加热机构，以将该基片加热到一个预定的温度。与此同时，将被汽化器63汽化的Cu(hfac)(tmvs)原料气与氢载气一起供给到进料口64，从而在基片W的上淀积一层预定厚度的铜膜。
随后，利用一种CMP(化学机械抛光)方法，将所淀积的铜膜抛光，从而使铜仅存留在沟槽中，由此形成铜布线。
在日本已审查专利出版物(KOKOKU)No.1-19467及日本未审查专利出版物(KOKAI)No.2-119125及日本未审查专利出版物(KOKAI)Nos.3-97871和3-257099中，公开了一种用于在等离子体CVD设备中向固定基片的基片托架加载电压的技术。
上述铜淀积反应的主反应主要是歧化反应
          
此反应的速率是由淀积表面上的2Cu+1(hfac)分子吸收和电荷运动及反应产物的分离来决定的。
决定反应速率的驱动力是诸如相应于基片表面温度的热能和原料气数量等多种因素，很难仅利用这些因素来提高反应的速率。
就原理而论，上述歧化反应是一种可逆反应，利用各向同性加热在控制反应方向方面存在极限。
在利用现有技术的热CVD设备形成铜布线的过程中，为了提高覆盖范围，其需要降低基片的温度，这样会使铜淀积的速率变低(例如，20nm/分)。其结果是，制造半导体器件所需的时间将变得很长，从而导致了生产率的降低。
在现有技术的方法中，因为其不能控制所形成的薄膜中的晶体方向，所以很难淀积出具有良好极性对准质量的薄膜。
此外，为了提高铜布线的可靠性，需要控制铜膜中的晶粒生长。然而，利用现有技术的方法，很难对晶粒生长进行控制。
在上述日本专利出版物中所公开的等离子体CVD设备技术中，在基片上加载了一个偏置电压，并让诸如氩的离子与基片表面进行碰撞，其目的是为了使薄膜表面的纯度变不纯并逐步生成覆盖区域，以及提高薄膜表面的平面度，这与使用静电作用或电流作用的本发明技术有着本质上的不同，
因此，本发明的一个目的是为了解决上述问题，并提供一种能够加速薄膜的淀积并能够控制薄膜淀积的速率、晶体方向和晶粒生长的用于制造半导体器件的设备和方法。
为了实现上述目的，本发明具有如下所述的工艺结构。
请注意，本发明的一个方面是一种用于制造半导体器件的设备，其基本技术原理是一种利用热CVD反应在一个基片上淀积一层薄膜的半导体器件制造设备，该设备具有一个用于向基片或淀积于其上的薄膜提供电流的电源装置。
而本发明的第二个方面是一种用于利用热CVD反应在一个基片上淀积一层薄膜的半导体器件装置方法，其中该薄膜被淀积在一个基片上，而同时在该基片或淀积于其上的薄膜中加载有电流。
具体地说，根据本发明的一种用于制造半导体器件的设备是一种利用热CVD反应在一个基片上淀积一层薄膜并具有一个向基片或向该基片上所淀积的薄膜加载电流或电势的电源的半导体器件制造设备。
根据本发明的一种用于制造半导体器件的设备是一种利用热CVD反应来在基片上淀积一层薄膜的半导体器件制造设备，此设备具有一个用于承载电极端子单元的承载装置，其包括，例如，一个具有与该基片或淀积于其上的薄膜相接触的电极端子的矩形或类似环形的框架以及一个其中具有矩形或类似环形孔隙的平板，一个向该圆环的电极端子加载电流或电势的电源，及用于移动该圆环以使其与该基片或淀积于其上的薄膜相接触或分开的装置。
上述诸如圆环的电极单元承载装置，可以具有彼此面对面放置的一个加载有正电压的正电极端子及加载有负电压的负电极端子。
上述一组电极端子单元可以被面对面地放置在一个与承载装置相连的圆状物，如该圆环上，该电源向每个电极端子单元独立地加载一个电压，在一个电极端子单元上加载有正电压而在另一个与之相对的电极端子单元则加载有一个负电压，其另外还能够顺序地切换加载到相邻电极端子单元上的正电压和负电压。
根据本发明的一种半导体器件制造设备还可以具有用于监控该基片或淀积于其上的薄膜的电势，及用于根据其电势对基片的电流或电压或温度进行控制的装置。
根据本发明的一种半导体器件制造设备优选地使其能够设置基片或淀积于该基片上的薄膜的电势，如一个任意的地电势或诸如此类。
根据本发明的另一种半导体器件制造设备是一种利用热CVD反应在一个基片上淀积一层薄膜的半导体器件制造设备，此设备具有用于在该基片或淀积于其上的薄膜中产生一个电流或电势而不与该基片或淀积于其上的薄膜相接触的装置。
上述发生装置是，例如一种向该基片或淀积于其上的薄膜加载磁通的磁性发生装置。
根据本发明的一种用于制造半导体器件的方法是一种通过其利用热CVD反应在一个基片上淀积一层薄膜的半导体器件制造方法，通过其在该基片或淀积于其上的薄膜上加载有电流或电势的同时来淀积该薄膜。
根据本发明的一种用于制造半导体器件的方法是另外一种其中利用热CVD反应在一个基片上淀积一层薄膜的半导体器件制造方法，通过其在将该基片或淀积于其上的薄膜的电势设置为一个任意地电势的情况下来淀积该薄膜。
根据本发明的再一种用于制造半导体器件的方法是一种其中利用热CVD反应在一个基片上淀积一层薄膜，通过其在不与基片或淀积于其上的薄膜接触的情况下，例如加载磁通来向该基片或淀积于其上的薄膜加载电流或电势。
根据本发明的另一种用于制造半导体器件的方法具有：
(1)利用热CVD反应在一个基片上淀积一层薄膜的步骤，及
(2)在向所淀积的薄膜加载电流的情况下利用热CVD反应淀积一层薄膜的步骤。
根据本发明的另一种用于制造半导体器件的方法具有：
(1)在一个半导体基片上形成一个沟槽的步骤，
(2)为了防止沟槽内的薄膜扩散而淀积一层阻挡层的步骤，
(3)利用热CVD反应在该阻挡层上淀积一层薄膜的步骤，
(4)在向所淀积的薄膜加载电流或电势的同时利用热CVD反应淀积一层薄膜的步骤，及
(5)抛光该薄膜及阻挡层，从而留下该沟槽内的薄膜和阻挡层以形成布线的步骤。
根据本发明，通过向一个基片或淀积于其上的薄膜加载一个电流或电势，在歧化反应之外还将发生一种还原反应，从而加快了薄膜淀积的速度，由此其能够对薄膜的淀积速率、晶体方向和晶粒生长进行控制。
此外，因为本发明可以被用来将基片或淀积于其上的薄膜的电势设置为例如，地电势，其能够因静电卡盘而在其表面上产生一种均匀电势分布。
图1为以简化形式显示根据本发明第一实施例的一种半导体器件制造设备的示意图，其中(A)所示为其中圆环的电极端子与基片表面分离时的情况，而(B)所示为圆环的电极端子与该基片表面相接触时的情况。
图2所示为根据本发明的半导体器件制造方法用于淀积一层铜膜及形成一条铜布线的工序步骤的剖面图。
图3为以简化形式显示根据本发明第二实施例的半导体器件制造设备的平面图。
图4为以简化形式显示根据本发明第三实施例的半导体器件制造设备的平面图。
图5(A)和(B)为以简化形式显示根据本发明第四实施例的半导体器件制造设备的示意图。
图6所示为一种典型的常规热CVD设备的示意图。
接下来将参照与其相关的附图对本发明的多个实施例进行说明。
图1所示为根据本发明的半导体器件制造设备的基本结构的简化视图，其中设备100具有一个向基片W或淀积于其上的表面F加载电流的电源装置40。
在本发明的半导体器件制造设备中，电源装置40直接或间接地向基片W或淀积于其上的薄膜F提供电流。
在本发明的半导体器件制造设备100中，具有电源装置40，其包括一个供电电源9及一个与该供电电源9及基片W或淀积于其上的薄膜F相连的电极端子单元6。
在本发明中，电源装置40另外包括一个用于对加载到基片W或淀积于其上的薄膜F上的电流进行控制的电流控制装置10。
在本发明中，电流控制装置10可以连续地或间歇地对提供给基片W或淀积于其上的薄膜F的电流进行控制。
在本发明中，电极端子单元6可以被配置在基片W的周边区域中或基片W上用于淀积薄膜F的区域中。
另外在本发明中，电极端子单元6包括一组双电极端子单元6对，而其中每一对均包括两个电极端子单元6，一个第一电极端子单元6及一个与之面对面排列的第二电极端子单元6’，在其之间插入有基片W上用于淀积薄膜F的一个区域。
在本发明中，电流控制装置10向电极端子对中的每一个提供一个电压，以向各个电极端子对的第一电极端子单元提供具有第一极性的一个电压，而向该电极端子对中与该第一电极端子单元面对面排列的第二电极端子单元提供具有第二极性的电压。
另外在本发明中，电流控制装置10对加载到各个电极端子对的每一个电极端子单元6上的电压的极性进行控制以随时间连续地或间歇地改变其极性。
在本发明的半导体器件制造设备100中，电流控制装置10可以随时间连续地或间歇地控制加载到各个电极端子对的每一个电极端子单元6上的电压的极性，以使加载到各对中的一个电极端子单元的电压的极性与加载到与其相邻的电极端子对的电压极性不同。
电流控制装置10可以对加载到这些电极端子单元6中的至少一个上的电压进行控制以连续地或间歇地改变该电压值。
另一方面，电流控制装置10还可以对加载到这些电极端子单元6每一个上的电压的极性进行控制以改变流过基片W的电流的方向。
电流控制装置10另外还可以包括一个用于检测加载到基片W或淀积于其上的薄膜F上的电压或电流的检测装置43，由此电流控制装置10可以根据检测装置43的结果控制电流或电压。
而本发明的设备100另外还包括配备有一个用于控制电极端子单元6的温度的温度控制装置42，其中电流控制装置10还可以包括一个用于检测加载到基片W或淀积于其上的薄膜F上的电流或电压的检测装置43，通过温度控制装置42可以控制基片W和/或淀积于其上的薄膜F的温度以根据检测装置的结果改变该基片或淀积于其上的薄膜的温度。
在本发明的半导体器件制造设备100中，电源装置40另外配备有一个承载一组电极端子单元6并用于改变电极端子单元6相对于基片W或淀积于其上的薄膜F的主表面的位置的电极端子移动装置7。
在本发明的半导体器件制造设备100中，电极端子移动装置7，即一个用于承载电极端子单元的承载装置，可以控制将电极端子单元6移动到电极端子单元与基片或淀积于其上的薄膜相接触的一个第一位置上或该电极端子单元不与其相接触的一个第二位置上。
接下来，将参照图1(A)和1(B)对本发明的第一实施例进行说明。
图1(A)和图1(B)所示为根据本发明的半导体器件制造设备的第一实施例的简化视图，其中(A)所示为圆环的电极端子与基片的表面分开时的情况，而图(B)所示为圆环的电极端子与该基片表面相接触时的情况。
如图1所示，根据本发明的热CVD设备具有一个中空真空腔1，一个诸如涡轮分子泵的用于在中空真空腔1内部建立一种真空环境的真空泵2，一个配置在空真空腔1中的用于承载基片W的基片托架3，一个把所要淀积在基片上的铜汽化为原料气的汽化器4，一个用于从汽化器4向中空真空腔1内提供原料气的进料口5，一个具有一个与基片W的表面相接触的电极端子单元6的圆环7，一个上下移动该圆环的活塞缸装置8，及一个与电极端子单元6相连用于通过该电极端子单元6来改变基片W的电势或向其提供电流的供电电源9。
基片托架3具有一个能够将基片W的温度控制在100℃与400℃内的基片加热机构。在淀积铜时，该温度被控制为大约200℃。
圆环7由一种诸如氧化铝的绝缘材料制成。
活塞缸装置8的连杆8a的末端被固定在圆环7的底面上，从而使连杆8a的伸展和回缩能够引起圆环7的上升和下降，此运动的结果是圆环7的电极端子单元6保持和中断其与基片W表面的接触。
从供电电源9提供的电势和电流是可变的并可以通过改变其来对薄膜的淀积进行控制。
其还可以配备一个控制器10，用于通过圆环7的电极端子单元6对基片W表面的电势进行监控并对基片W的电流量，电势大小和温度进行监控。
在其中基片托架3利用一个静电卡盘来固定基片W的情况中，利用其上的静电感应在基片W上产生了电荷，其将导致基片电势的变化，从而有可能会对CVD反应产生影响。
在这种情况中，优选地使用控制器10将基片的电势控制为例如地电势，由此实现均匀的电势分布。
通过这样做，其能够提高该薄膜的均匀性及可重复性。
其还可以将基片W的薄膜接地或利用电源任意地设置基片电势。
汽化器4将Cu(hfac)(tmvs)和六氟乙酰基醋酸铜三甲基乙烯基硅烷汽化以用作处理的原料气。
通过进料口5将汽化的原料气提供到基片W的表面上。
图2所示为根据本发明的半导体器件制造方法用于淀积一层铜膜及形成铜布线的处理工序的剖面图。
首先，如图2(A)所示，在半导体基片W的硅氧化物膜11上要形成一条布线的位置上形成一个沟槽12。
沟槽12的形成是利用例如反应离子蚀刻来完成的。
沟槽12的宽度可以有许多种，从0.3μm到100μm，而在此情况中其为0.5μm。
沟槽12的深度取决于各自的设计，这里其取为0.5μm。
在沟槽12中形成有一个阻挡层13以防止铜扩散。用于形成该阻挡层13的材料可以是，例如，Ta，TaN，TiN，WN或WSiN，而其厚度大约为10nm。
接下来，其上形成有阻挡层13的基片W如图1所示被放置在中空真空腔1中。事先利用真空泵2在中空真空腔1中形成一个真空。
接着，启动基片托架3的基片加热机构，从而将基片W加热到预定的温度(大约180℃)。
与此同时，与氢载气一起提供作为原料气的Cu(hfac)(tmvs)，如图2(B)所示，淀积形成一层铜膜14，其厚度为100nm。
原料气的压强大约为13Torr。在进行此项操作时，因为活塞缸装置8的连杆8a伸展了，所以圆环7的电极端子单元6从基片W的表面上移开(参照图1(A))。
在上述操作完成时的铜淀积反应主要是歧化反应
          
薄膜生长的速率大约为100nm/分。
接着，活塞缸装置8的连杆8a开始回缩，从而使圆环7的电极端子单元6与淀积在基片上的铜膜14的薄膜相接触(参照图1(B))。
通过电极端子单元6将来自供电电源9的一个-20V电势加载到基片W的薄膜上。利用此电势，吸引了气相Cu(hfac)。
对于Cu(hfac)，由于其组成电子的电子亲和力的差异，所以将会出现电子集中和极化的现象。
由于静电引力的作用分子被吸引到表面上。在基片W的表面上，出现了电子供给源，于是除了歧化反应之外，还将发生还原反应
，和
从而提高了铜淀积的速度。
这些反应中的氢是作为Cu(hfac)(tmvs)的载气被提供到中空真空腔1中的。
这些情况中的淀积速率为150nm/分。电势的作用将使晶体方向与电场方向一致。
于是，如图2(C)所示，淀积出一层厚度为700nm的铜膜15。
随后，如图2(D)所示，将利用CMP(化学机械抛光)将铜膜14和15及阻挡层13抛光，从而使铜膜14和15及阻挡层13仅存留在沟槽12中，由此形成铜布线16。
在本发明的此实施例中，在不加载电流的情况下淀积铜膜的第一步骤与在加载电流的情况下淀积铜膜的步骤相分离。在第一步骤中所淀积的铜被用作一个用于提供均匀电势分布的晶种层。
其还能够从一开始便让圆环7的电极端子单元6与阻挡层13相接触以淀积形成一层铜膜，在此情况中，因为基片表面内的电势分布是由阻挡层13的电阻来决定的，所以为了实现均匀电势分布，其有必要使用具有低阻值的阻挡层13(诸如象Ta或Nb的纯金属)。
此外，从供电电源9提供的电势不必恒定，而可以是例如以固定的频率改变方向的交变电流。在加载交变电流的情况中，气相中具有一极性的Cu(hfac)分子将被吸引或排斥，或由于电场力而旋转。
通过选择合适的AC频率，其能够控制晶体方向和淀积的速率。
图3(A)和3(B)为以简化形式显示根据本发明第二实施例的半导体器件制造设备的平面图。
如图3(A)所示，在该第二实施例中，固定到圆环7上的电极端子由4个正电极端子20和4个负电极端子21构成，以彼此间隔预定的距离的方式来放置这些电极端子。
可以向正电极端子20和负电极端子21加载来自供电电源9的电流。
在本发明的第二实施例中，如图2(B)所示，在正电极端子20和负电极端子21与基片W的表面相接触及在基片W的表面中产生一个电流之后将在阻挡层13上淀积形成一层深度为100nm的铜膜14。
在此情况中，与氢气一起提供Cu(hfac)(Tmvs)，并在基片温度为180℃的情况下进行CVD工艺。
通常，与松散材料相比，被吸引到表面上的表面原子和分子更易于被引发迁移。
这是因为一种可以被称为表面淀积准稳定状态，并因为与松散材料相反，其表面上的键并不完整的原因造成的。
因此，被淀积在表面上的铜原子和Cu(hfac)将由于基片W中所流动的电流的作用而呈现出电迁移现象。
在常规的热淀积中，热振荡实际上将引发随机迁移。
然而在其中电流以固定方向流动的情况中，静电作用和通常所说的电子风力的量子力学作用将帮助该迁移现象，从而能够按照电流方向以一个给定的顺序进行淀积。
根据此原理，其能够利用电流的方向来控制薄膜生长的方向。
从供电电源9提供的电势不必恒定，其可以是，例如以固定频率改变方向的交变电流。
正电极端子20和负电极端子21的排列是任意的，也可以交错地来排列正电极端子20和负电极端子21。
正电极端子20和负电极端子21的数目也是任意的。
此外，其还能够提供一个如第一实施例中所提及的控制器的控制器10。
图3(B)所示为此实施例的另一特性，其中电极端子单元承载装置7为矩形结构，而不是图3(A)中所示的圆形结构。
请注意，如图3(B)中所示的此特性的一个控制机构与图3(A)中所示的大体相同。
图4为以简化形式显示根据本发明第三实施例的半导体器件制造设备的平面示意图。
如图4所示，在该第三实施例中，其具有以均匀间隔绕圆环7同心排列的8个电极端子单元30。
每一个电极端子单元30通过供电电源9的h独立地与电源接线端a相连，并分别加载有一个电压。
例如，如果正电压是以a→b→c→d的顺序加载的，而同时负电压是以e→f→g→h的顺序加载的，则电极端子单元30之间的电流方向将以固定的周期旋转。
通过这样做，在基片的表面中将产生一个平均电流，从而促使表面原子和所吸引的分子在平行于该基片表面的此电流的作用下发生迁移，这将产生所赋予的方向性，从而在该电流的作用下淀积形成一层受控的薄膜。
具体地说，该迁移将促使晶界上的原子发生扩散从而促使晶粒的生长。对于大晶粒，因为晶界很小，所以其在形成布线时对电迁移的抗扰性将使其可以形成高可靠性的布线。
此外，通过具有平行于基片表面的电流所赋予方向的晶粒生长中产生的薄膜在此电流应力作用下处于一种稳定的能量状态。
形成了布线之后流动的电流也是平行于该基片表面在与薄膜生长期间的电流应力所在的相同平面中流动。
如上所述，该薄膜是以一种其处于电流应力作用下的能量最稳定状态的方式淀积而成的，即使当在布线中有电流流动其仍处于一种能量稳定状态。因此将能够实现抗电流应力的薄膜。
从供电电源9提供的电势不必一直恒定，其也可以是一个以固定频率改变方向的交变电流。
电极端子单元30的数目和排列也可以是任意的，而且如第一实施例所述，也可以提供一个电流控制器10。
图5(A)和5(B)为以简化形式显示根据本发明第四实施例的半导体器件制造设备平面示意图。
鉴于在本发明的第一到第三实施例中，一个电极端子与基片W或淀积于其上的薄膜F相接触，其便是用于加载电流或电势的装置，而在第四实施例中，则提供了一种不需要与基片W或淀积于其上的薄膜F相接触便可加载电流或电势的方法。
具体地说，比如，如图5(A)所示，提供了一个沿平行于基片托架3的方向缠绕的线圈50，由电源51在该线圈50中产生一个电流，由此沿垂直于基片W的方向加载了磁通52。
通过这样做，将在基片W的表面中产生一个涡流，由此促进了表面的淀积。
通过控制所加载的磁通，能够控制表面淀积的速率、晶体方向、和晶粒生长。
如图5(B)所示，通过提供一个沿垂直于基片托架3的方向缠绕的线圈53，将由电源51在线圈53中产生一个电流，由此沿垂直于基片W的方向加载了磁通54。
根据本发明的第四实施例，因为其不需要用于移动具有电极端子的圆环的机构，所以可以简化其硬件并做得更小。
还有，因为没有必要考虑诸如电极端子和基片W之间接触与否的事情，所以其能够可靠地加载电流或电势。
如上所述，本发明的第五实施例的一个特征在于其电源装置51包括一个供电电源56及一个与供电电源56相连并用于在不与该电流供给装置直接相连的情况下向基片W或淀积于其上的薄膜F提供电流的非接触电流供给装置50。
更具体地说，此实施例的半导体器件制造设备100的非接触电流供给装置50包括一个线圈装置。
请注意，电源装置51另外可以还包括一个用于对加载到线圈50或53上的电流或电势的大小进行控制，从而控制流过基片W或淀积于其上的薄膜F的电流的电流控制装置57。
本发明并不仅局限于上述实施例，其还可以有属于本发明的权利要求中所阐述的技术范围内的多种变型。
本发明不仅可以应用于铜膜，还可以应用于诸如Al，Au，Ag，Ti和Ni等种类的金属膜，以及诸如聚对苯二甲基等具有极性的绝缘膜。
本发明还可以被应用于形成诸如钛酸锶，钛钡氧化物(titaniumoxide barium)，BST，钛酸铅等诸如此类具有极性的薄膜，其中淀积形成的薄膜的方向与电场方向一致，从而淀积出具有一致极性的薄膜。
下面将对本发明的第五实施例进行说明。
本发明的第五实施例是一种利用热CVD反应来制造半导体器件的方法。
如上所述，本发明的用于利用热CVD反应在一个基片上淀积一层薄膜的半导体器件制造方法的基本原理是，在向基片或淀积于其上的薄膜加载电流的情况下在基片上淀积一层薄膜。
在本发明的半导体器件制造方法中，该薄膜是在任意设置基片或淀积于其上的薄膜的电势的情况下淀积而成的。
另外在本发明中，薄膜是在向基片或淀积于其上的薄膜间歇地加载电流的情况下来淀积而成的。
另一方面，该薄膜还可以是在间歇地或连续地改变电流值或电压值的情况下淀积而成的。
在本发明中，该薄膜也可以是在间歇地或连续地改变流过基片或淀积于其上的薄膜的电流方向的情况下淀积而成的。
在本发明的另一个方面中，该薄膜可以是在间歇地或连续地改变该基片或淀积于其上的薄膜的温度以及电压值或电流值的情况下淀积而成的。
在本发明的另一个方面，该薄膜可以是在将基片或淀积于其上的薄膜的电势设置为地电势的情况下淀积而成的。
在本发明的一个个别方面中，是在不与基片或淀积于其上的薄膜直接接触的情况下来加载电流或电压的，更具体地说，可以通过向基片或淀积于其上的薄膜加载磁通来加载电流或电压。
本发明的基本半导体器件制造方法包括，
一个用于利用热CVD反应在一个基片上淀积一层薄膜的步骤及
一个用于在基片或所淀积的薄膜上加载有电流的情况下利用热CVD反应淀积一层薄膜的步骤。
在本发明较具体的方法中，包括一个在半导体基片上形成一个沟槽的步骤，一个为了防止沟槽内的薄膜扩散而形成一个阻挡层的步骤，一个用于利用热CVD反应在该阻挡层上淀积一层薄膜的步骤，一个用于在向基片和所淀积的薄膜中的任一个加载电流或电压的情况下利用热CVD反应淀积一层薄膜的步骤，及一个用于将该薄膜和阻挡层抛光以仅留下沟槽内的薄膜和阻挡层从而形成一条布线的步骤。
根据本发明，通过向基片或薄膜加载电流或电势，将除了歧化反应而另外发生还原反应，由此促进薄膜的淀积。
其结果是，制造半导体器件所需的时间将缩短，从而使生产率得到提高。
因为本发明能够控制所淀积薄膜中的晶体方向，所以其能够淀积形成具有高质量和一致极性的薄膜。
因为本发明能够控制薄膜晶粒的生长，所以能够提高布线的可靠性。
另外，因为本发明将基片或淀积于其上的薄膜的电势设置为地电势，所以其能够在基片的表面上实现通常受到比如静电卡盘的干扰的均匀电势分布，由此提高所淀积薄膜的均匀性和可重复性。

Claims (32)

1.一种利用热CVD反应在基片上淀积薄膜的半导体器件制造设备，其特征在于所述设备具有一个向所述基片或淀积于其上的所述薄膜提供电流的电源装置。
2.如权利要求1所述的半导体器件制造设备，其特征在于所述电源装置向所述基片或淀积于其上的薄膜直接或间接地提供所述电流。
3.如权利要求2所述的半导体器件制造设备，其特征在于所述电源装置包括供电电源及与所述供电电源和所述基片或淀积于其上的薄膜相连的电极端子。
4.如权利要求2所述的半导体器件制造设备，其特征在于所述电源装置还包括用于对提供给所述基片或淀积于其上的所述薄膜的电流进行控制的电流控制装置。
5.如权利要求1所述的半导体器件制造设备，其特征在于所述电流控制装置连续地或间歇地对提供给所述基片或淀积于其上的所述薄膜的所述电流进行控制。
6.如权利要求3所述的半导体器件制造设备，其特征在于所述电极端子被配置在所述基片的周边区域上或所述基片上淀积所述薄膜的区域上。
7.如权利要求1所述的半导体器件制造设备，其特征在于所述电极端子包括一组双电极端子单元对，所述各对电极端子单元的每一对均包括两个电极端子单元，面对面排列的第一电极端子单元和第二电极端子单元，其之间插入有用于淀积所述薄膜的所述基片上区域。
8.如权利要求7所述的半导体器件制造设备，其特征在于所述电流控制装置向所述电极端子对的每一个均提供一个电压以向各个电极端子对的所述第一电极端子单元提供具有第一极性的电压，而向与所述第一电极端子单元面对面排列的所述电极端子对的所述第二电极端子提供具有第二极性的电压。
9.如权利要求7所述的半导体器件制造设备，其特征在于所述电流控制装置对加载到所述各个电极端子对的所述电极端子单元的每一个上的所述电压的极性进行控制以使其随时间连续地或间歇地改变。
10.如权利要求7所述的半导体器件制造设备，其特征在于所述电流控制装置连续地或间歇地对加载到所述各个电极端子对的所述电极端子单元的每一个上的所述电压的极性进行控制以使加载到所述电极端子对某一个上的电压极性不同于和其相邻分离开的电极端子对上的电压的极性。
11.如权利要求4所述的半导体器件制造设备，其特征在于所述电流控制装置对加载到所述电极端子单元中的至少一个上的所述电压进行控制以随时间连续地或间歇地改变所述电压的大小。
12.如权利要求10所述的半导体器件制造设备，其特征在于所述电流控制装置对加载到所述电极端子单元上的所述电压进行控制以改变流过所述基片的所述电流的方向。
13.如权利要求4所述的半导体器件制造设备，其特征在于所述电流控制装置另外包括一个用于检测加载到所述基片或淀积于其上的所述薄膜的电流或电压的检测装置，通过其所述电流控制装置根据所述检测装置的结果控制所述电流或所述电压。
14.如权利要求4所述的半导体器件制造设备，其特征在于所述设备另外配备有用于控制所述电极端子单元的温度的温度控制装置，而其中所述电流控制装置另外包括用于检测加载到所述基片或淀积于其上的所述薄膜的电流或电压的检测装置，通过其所述电流控制装置根据所述检测装置的结果控制所述温度控制装置以改变所述基片或淀积于其上的所述薄膜的温度。
15.如权利要求1所述的半导体器件制造设备，其特征在于电源装置另外配备有电极端子单元移动装置，用于改变所述电极端子单元相对于所述基片或淀积于其上的所述薄膜的主表面的相应位置。
16.如权利要求15所述的半导体器件制造设备，其特征在于所述电极端子单元移动装置进行控制以将所述电极端子单元移动到所述电极端子单元与所述基片或淀积于其上的所述薄膜相接触的第一位置，或将其移动到所述电极端子单元不与其接触的第二位置上。
17.如权利要求15所述的半导体器件制造设备，其特征在于所述电极端子单元移动装置配备有一个用于在其上承载所述电极端子单元的承载装置。
18.如权利要求2所述的半导体器件制造设备，其特征在于所述电源装置包括供电电源和非接触电流供给装置，该装置与所述电源装置相连并在不让所述电流供给装置直接与其相连的情况下向所述基片或淀积于其上的所述表面提供所述电流。
19.如权利要求18所述的半导体器件制造设备，其特征在于所述非接触电流供给装置包括一个线圈装置。
20.如权利要求18所述的半导体器件制造设备，其特征在于所述电源装置另外包括一个用于对加载到所述非接触电流供给装置上的所述电流进行控制的电流控制装置。
21.一种用于通过热CVD反应在一个基片上淀积一层薄膜的半导体器件制造方法，其特征在于所述薄膜是在向所述基片或淀积于其上的薄膜上加载电流的情况下淀积而成的。
22.如权利要求21所述的半导体器件制造方法，其特征在于所述薄膜是在任意设置所述基片或淀积于其上的薄膜的电势的情况下淀积而成的。
23.如权利要求21所述的半导体器件制造方法，其特征在于所述薄膜是在间歇地向所述基片或淀积于其上的薄膜提供电流的情况下淀积而成的。
24.如权利要求21所述的半导体器件制造方法，其特征在于所述薄膜是在间歇地或连续地改变电压值和所述电流值之一的情况下淀积而成的。
25.如权利要求21所述的半导体器件制造方法，其特征在于所述薄膜是在间歇地或连续地改变流过所述基片或淀积于其上的所述薄膜的电流方向的情况下淀积而成的。
26.如权利要求21所述的半导体器件制造方法，其特征在于所述薄膜是在改变所述基片或淀积于其上的所述薄膜的温度的情况下淀积而成的。
27.如权利要求21所述的半导体器件制造方法，其特征在于间歇地或连续地改变所述电压值和所述电流值的任一个。
28.如权利要求11所述的半导体器件制造方法，其特征在于所述薄膜是在将所述基片或淀积于其上的所述薄膜的电势设置为地电势的情况下淀积而成的。
29.一种用于利用热CVD反应在基片上淀积薄膜的半导体器件制造方法，其特征在于在不与所述基片或淀积于其上的所述薄膜相接触的情况下向所述基片或淀积于其上的薄膜加载电流或电势。
30.如权利要求29所述的半导体器件制造方法，其特征在于向所述基片或淀积于其上的所述薄膜加载磁通。
31.一种半导体器件制造方法，其特征在于包括
用于利用热CVD反应在一个基片上淀积一层薄膜的步骤，及
用于在向所述基片和所淀积的所述薄膜之一上加载电流的情况下利用热CVD反应淀积薄膜的步骤。
32.一种半导体器件制造方法，其特征在于包括：
用于在半导体基片上形成沟槽的步骤，
为了防止所述沟槽内的薄膜扩散而淀积阻挡层的步骤，
利用热CVD反应在所述阻挡层上淀积薄膜的步骤，
在向所述基片或所淀积的所述薄膜加载电流或电压的情况下利用热CVD反应淀积薄膜的步骤，及
用于将所述薄膜和所述阻挡层抛光以在所述沟槽内留下所述薄膜和阻挡层，从而形成布线的步骤。
CNB991031741A 1998-03-24 1999-03-24 半导体器件制造设备和半导体器件制造方法 Expired - Fee Related CN1144274C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP07519598A JP3189780B2 (ja) 1998-03-24 1998-03-24 半導体装置の製造装置及びその製造方法
JP075195/1998 1998-03-24
JP075195/98 1998-03-24

Publications (2)

Publication Number Publication Date
CN1230015A true CN1230015A (zh) 1999-09-29
CN1144274C CN1144274C (zh) 2004-03-31

Family

ID=13569180

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991031741A Expired - Fee Related CN1144274C (zh) 1998-03-24 1999-03-24 半导体器件制造设备和半导体器件制造方法

Country Status (5)

Country Link
US (4) US6670270B1 (zh)
JP (1) JP3189780B2 (zh)
KR (1) KR19990078215A (zh)
CN (1) CN1144274C (zh)
TW (1) TW417170B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103540914A (zh) * 2013-09-24 2014-01-29 中国科学院苏州纳米技术与纳米仿生研究所 一种使用射频加热的桶式cvd设备反应室
CN107217240A (zh) * 2017-07-11 2017-09-29 江苏星特亮科技有限公司 一种石墨烯薄膜的制备方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189780B2 (ja) * 1998-03-24 2001-07-16 日本電気株式会社 半導体装置の製造装置及びその製造方法
JP4664054B2 (ja) * 2004-12-09 2011-04-06 富士フイルム株式会社 成膜装置
KR100966928B1 (ko) * 2005-03-23 2010-06-29 도쿄엘렉트론가부시키가이샤 성막 장치 및 성막 방법
JP2006299407A (ja) * 2005-03-23 2006-11-02 Tokyo Electron Ltd 成膜方法、成膜装置およびコンピュータ読取可能な記憶媒体
US7666787B2 (en) * 2006-02-21 2010-02-23 International Business Machines Corporation Grain growth promotion layer for semiconductor interconnect structures
US7919862B2 (en) * 2006-05-08 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US7956465B2 (en) * 2006-05-08 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US7612451B2 (en) * 2006-07-13 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures by forming an inter-layer
US8242016B2 (en) 2007-05-14 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for reducing copper line resistivity
US8283485B2 (en) 2007-06-21 2012-10-09 Air Products And Chemicals, Inc. Process for selectively depositing copper thin films on substrates with copper and ruthenium areas via vapor deposition
US20090115060A1 (en) 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
KR101039524B1 (ko) * 2010-02-19 2011-06-09 주성엔지니어링(주) 플라즈마 처리 장치
KR101651352B1 (ko) * 2015-03-12 2016-08-30 한양대학교 에리카산학협력단 증착장비
JP6487747B2 (ja) * 2015-03-26 2019-03-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置と処理ガス供給ノズル
JP7126681B2 (ja) * 2018-05-08 2022-08-29 国立大学法人東海国立大学機構 金属膜の製造方法
TWI692867B (zh) * 2018-10-04 2020-05-01 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法
CN113066755B (zh) * 2021-03-23 2023-06-13 西安微电子技术研究所 一种芯片背面金属化夹具及芯片背面金属化方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3696312A (en) * 1970-06-30 1972-10-03 Ibm Cyclotron resonance devices controllable by electric fields
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5203959A (en) * 1987-04-27 1993-04-20 Semiconductor Energy Laboratory Co., Ltd. Microwave plasma etching and deposition method employing first and second magnetic fields
JPH0672306B2 (ja) * 1987-04-27 1994-09-14 株式会社半導体エネルギー研究所 プラズマ処理装置およびプラズマ処理方法
JPS6419467A (en) 1987-07-15 1989-01-23 Toshiba Corp Medical image preserving and communicating system
US4963239A (en) * 1988-01-29 1990-10-16 Hitachi, Ltd. Sputtering process and an apparatus for carrying out the same
JPH0215174A (ja) * 1988-07-01 1990-01-18 Canon Inc マイクロ波プラズマｃｖｄ装置
JPH02119125A (ja) 1988-10-28 1990-05-07 Sumitomo Electric Ind Ltd アモルファスシリコンゲルマニウム薄膜の製造方法
JPH038333A (ja) 1989-06-06 1991-01-16 Canon Inc 堆積膜形成方法
JP2849831B2 (ja) 1989-09-07 1999-01-27 神港精機株式会社 プラズマｃｖｄ装置
JPH03257099A (ja) 1990-03-05 1991-11-15 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜形成方法
JPH04320325A (ja) 1991-04-19 1992-11-11 Hitachi Ltd 半導体製造装置
US5169676A (en) * 1991-05-16 1992-12-08 The United States Of America As Represented By The Secretary Of The Navy Control of crystallite size in diamond film chemical vapor deposition
JP3042127B2 (ja) * 1991-09-02 2000-05-15 富士電機株式会社 酸化シリコン膜の製造方法および製造装置
US5397428A (en) * 1991-12-20 1995-03-14 The University Of North Carolina At Chapel Hill Nucleation enhancement for chemical vapor deposition of diamond
US5917980A (en) * 1992-03-06 1999-06-29 Fujitsu Limited Optical circuit device, its manufacturing process and a multilayer optical circuit using said optical circuit device
JP3257099B2 (ja) 1992-12-28 2002-02-18 栗田工業株式会社 腐食のモニタリング方法
JPH06283440A (ja) 1993-03-29 1994-10-07 Kawasaki Steel Corp 半導体装置の製造方法
JP3146112B2 (ja) * 1993-12-24 2001-03-12 シャープ株式会社 プラズマｃｖｄ装置
US5776254A (en) * 1994-12-28 1998-07-07 Mitsubishi Denki Kabushiki Kaisha Apparatus for forming thin film by chemical vapor deposition
US5559428A (en) * 1995-04-10 1996-09-24 International Business Machines Corporation In-situ monitoring of the change in thickness of films
US5660672A (en) * 1995-04-10 1997-08-26 International Business Machines Corporation In-situ monitoring of conductive films on semiconductor wafers
US6077571A (en) * 1995-12-19 2000-06-20 The Research Foundation Of State University Of New York Conformal pure and doped aluminum coatings and a methodology and apparatus for their preparation
US5958510A (en) * 1996-01-08 1999-09-28 Applied Materials, Inc. Method and apparatus for forming a thin polymer layer on an integrated circuit structure
JP3400909B2 (ja) 1996-02-19 2003-04-28 松下電器産業株式会社 プラズマ処理方法及び装置
US5612098A (en) * 1996-08-14 1997-03-18 Read-Rite Corporation Method of forming a thin film magnetic structure having ferromagnetic and antiferromagnetic layers
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
JPH116071A (ja) * 1997-06-12 1999-01-12 Sony Corp プラズマｃｖｄ法及びプラズマｃｖｄ装置
JP3189780B2 (ja) * 1998-03-24 2001-07-16 日本電気株式会社 半導体装置の製造装置及びその製造方法
US6136725A (en) * 1998-04-14 2000-10-24 Cvd Systems, Inc. Method for chemical vapor deposition of a material on a substrate
US6037001A (en) * 1998-09-18 2000-03-14 Gelest, Inc. Method for the chemical vapor deposition of copper-based films
US6362115B1 (en) * 1998-12-09 2002-03-26 Applied Materials, Inc. In-situ generation of p-xylyiene from liquid precursors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103540914A (zh) * 2013-09-24 2014-01-29 中国科学院苏州纳米技术与纳米仿生研究所 一种使用射频加热的桶式cvd设备反应室
CN107217240A (zh) * 2017-07-11 2017-09-29 江苏星特亮科技有限公司 一种石墨烯薄膜的制备方法

Also Published As

Publication number Publication date
US20090258481A1 (en) 2009-10-15
US20050087138A1 (en) 2005-04-28
JP3189780B2 (ja) 2001-07-16
US7563696B2 (en) 2009-07-21
JPH11274105A (ja) 1999-10-08
US7220318B2 (en) 2007-05-22
US20070161128A1 (en) 2007-07-12
KR19990078215A (ko) 1999-10-25
US6670270B1 (en) 2003-12-30
CN1144274C (zh) 2004-03-31
TW417170B (en) 2001-01-01

Similar Documents

Publication Publication Date Title
CN1144274C (zh) 半导体器件制造设备和半导体器件制造方法
TWI469210B (zh) 具有可變功率之邊緣電極
CN106992107B (zh) 频率调制射频电源以控制等离子体不稳定性的系统和方法
CN1314834C (zh) 处理装置、处理方法及载置部件
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1806315A (zh) Ti膜及TiN膜的成膜方法、接触结构、计算机能够读取的存储介质以及计算机程序
CN1278386C (zh) 热处理装置和热处理方法
CN1106685C (zh) 杂质的导入方法及其装置和半导体器件的制造方法
CN1777694A (zh) 利用等离子体cvd的成膜方法以及装置
CN1759473A (zh) 半导体处理用的基板保持结构和等离子体处理装置
CN1788336A (zh) 隔离膜的形成方法及电极膜的形成方法
CN1842242A (zh) 等离子体处理装置和等离子体处理方法
CN1551293A (zh) 处理装置
CN1612314A (zh) 静电吸附装置、等离子体处理装置及等离子体处理方法
US10081090B2 (en) Method of manufacturing an upper electrode of a plasma processing device
JP3549188B2 (ja) 半導体基板への薄膜成膜方法
CN1309876C (zh) 用于阳极氧化的设备及方法
CN101053066A (zh) 等离子体处理方法和等离子体处理设备
CN1738922A (zh) 利用等离子体cvd的成膜方法和成膜装置
CN1679148A (zh) 等离子体处理方法及等离子体处理装置
CN1292454C (zh) 等离子体处理方法以及设备
JP2009043969A (ja) 半導体ウエハ外周部の加工方法及びその装置
CN100347830C (zh) 蚀刻方法
CN103572248B (zh) 金刚石制造方法和dc等离子体增强cvd装置
CN1497678A (zh) 等离子体掺杂方法及等离子体掺杂装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030403

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1063556

Country of ref document: HK

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040331

Termination date: 20140324