CN1231103C - 柔性布线基板的制造方法 - Google Patents

柔性布线基板的制造方法 Download PDF

Info

Publication number
CN1231103C
CN1231103C CNB028087755A CN02808775A CN1231103C CN 1231103 C CN1231103 C CN 1231103C CN B028087755 A CNB028087755 A CN B028087755A CN 02808775 A CN02808775 A CN 02808775A CN 1231103 C CN1231103 C CN 1231103C
Authority
CN
China
Prior art keywords
mentioned
conductive layer
basilar memebrane
circuit board
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028087755A
Other languages
English (en)
Other versions
CN1505916A (zh
Inventor
内藤启一
筱原敏浩
渡边正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Publication of CN1505916A publication Critical patent/CN1505916A/zh
Application granted granted Critical
Publication of CN1231103C publication Critical patent/CN1231103C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

在本发明中，在表里两面配置基准导电层和第1表面导电层(13)，在备有贯通第1表面导电层(13)的第1通路的第1基底膜(11)的表面上，使第1非电解镀层(18b)、(18c)和第1导电材料(16b)、(16c)依次生长后，刻蚀用第1非电解镀层(18b)、(18c)、第1导电材料(16b)、(16c)和第1表面导电层(13)构成的第1覆盖导电层，减薄其膜厚后，进行构图，形成第1布线层(20)。这样，由于对薄的第1覆盖导电层进行刻蚀并构图，所以即使在用湿法刻蚀等各向同性刻蚀法对第1覆盖导电层构图时，也能得到所希望的图形宽度。

Description

柔性布线基板的制造方法
技术领域
本发明涉及柔性布线基板的制造方法，特别是涉及多被用于多层布线基板的柔性布线基板的布线层的改善。
背景技术
迄今，具有在绝缘膜的表面上形成所希望的电路图形的结构的柔性布线基板多被用于各种装置。
这样的柔性布线基板即使层叠多层，其厚度也不甚厚，故特别是多被用于将分别形成了电路图形的基板层叠多层、构成多层布线基板的目的。
以下，说明这样的多层布线基板的制造工序。图66至图75是示出该工序的剖面图。
首先，将聚酰亚胺前体涂敷在铜箔等金属箔的表面上，使之半固化，形成由聚酰亚胺构成的第一基底膜。在该状态下，第一基底膜与金属箔粘结。其次，在第一基底膜的表面上放置第二片金属箔，通过一边压接，一边加热，将第一基底膜与第二片金属箔粘结起来。其结果是，成为第一基底膜被2片金属箔夹持的状态。其后，在一方的金属箔表面上贴附由PET(聚对苯二甲酸乙二醇酯)构成的载体膜。在图66上示出了该状态。图中的符号111表示第一基底膜，符号112、113分别表示2片金属箔。再有，符号114表示载体膜。
接着，对未贴附载体膜114一侧的金属箔(以下称为第1表面侧导电层)113的表面的规定位置多次照射激光。于是，在照射了激光的位置处，除去第1表面侧导电层113及第一基底膜111，将它们贯通，形成达到形成了载体膜114一侧的金属箔(以下称为背面侧导电层)112的第一通路115。在图67上示出了该状态。
接着，如果将形成了第1通路115的第一基底膜111浸渍在图中未示出的非电解镀液中，则从背面侧导电层112的表面直至在第1通路115的内部侧面露出的第1基底膜111和第1表面侧导电层113的表面，生长由铜构成的非电解镀层118。在图68上示出了该状态。
接着，如果将第1基底膜111浸渍在未图示的电解镀液中，在含铜的电解镀液与背面侧导电层112之间施加直流电压，则在非电解镀层118的表面上生长由铜构成的导电材料。由于非电解镀层118被配置在第一基底膜111的整个面上，所以通过生长导电材料充填第1通路115，同时第一基底膜111的整个面被导电材料覆盖。在第1通路115被完全充填，导电材料的表面成为平坦的状态的同时，使导电材料的生长结束。接着，在导电材料表面上涂敷抗蚀剂，构制图形，形成抗蚀剂膜190。在图69上示出了该状态，图中的符号116、190分别表示导电材料和抗蚀剂膜。
接着，以抗蚀剂膜190为掩模，通过用湿法刻蚀等的各向同性刻蚀法来刻蚀导电材料116、非电解镀层118和第1表面侧导电层113，构制所希望的图形，形成由导电材料116、非电解镀层118和第1表面侧的金属箔113构成的第1表面布线层。在图70上示出了该状态，用图中的符号120表示第1表面布线层。
这时，导电材料116充填第1通路115，而且生长至该表面成为平坦的状态，其膜厚相当厚。这样，如果用湿法刻蚀等的各向同性刻蚀法来刻蚀相当厚的导电材料116，形成第1表面布线层，则如图70所示，存在实际上形成的第1表面布线层120的图形宽度ΔW1变得比抗蚀剂膜190的图形宽度ΔW0，即所希望的图形宽度窄这样的问题。
接着，在剥离了抗蚀剂膜190后，在第1表面布线层120和第1基底膜111的表面上涂敷聚酰亚胺前体液，使之半固化，形成由聚酰亚胺构成的第2基底膜。在图71上示出了该状态，用图中的符号151表示第2基底膜。在该状态下，将第2基底膜151与第1表面布线层120和第1基底膜111粘结起来。
接着，在第2基底膜151的表面上放置第三片金属箔，通过一边压接，一边加热，将第2基底膜151与第三片金属箔(以下称为第2表面侧导电层)粘结起来。其后，对第2表面侧导电层的表面多次照射激光。于是，在照射了激光的位置处，将第2表面侧导电层与第2基底膜151贯通，形成达到第1表面侧布线层120的第2通路151。在图72上示出了该状态，用图中的符号153、155分别表示第2表面侧导电层和第2通路。
接着，如果将第一基底膜111浸渍在未图示的非电解镀液中，则从第2表面侧导电层153的表面直至在第2通路155的内部侧面露出的第2基底膜151和第1表面布线层120的表面，生长由铜构成的非电解镀层158。在图73上示出了生长后的状态。
其后，如图74所示，用电解镀法在非电解镀层158的整个表面上生长由铜构成的导电材料156，用导电材料156充填第2通路155并生长至导电材料156的表面成为平坦的状态后，如图75所示，形成由导电材料156、非电解镀层158和第2表面导电层153构成的第2表面侧布线层170。其后，通过对背面侧的金属箔112构图，形成背面侧的布线层121，完成二层的柔性布线基板101。
然而，如上所述，由于用湿法刻蚀等的各向同性刻蚀法对相当厚的导电材料116、156等构图，形成了第1、第2表面布线层120、170，所以发生了各表面布线层120、170的图形宽度变得比所希望的图形宽度窄的问题。
此外，由于加厚各表面布线层120、170，还发生了柔性布线基板101也增厚、变重的问题。这些问题由于随着柔性布线基板的多层化取得进展而更显著地出现，所以成为在推进多层化方面的很大的障碍。
发明内容
本发明是在至少具有第一基底膜和配置在上述第一基底膜的一面上的基准导电层的基板的与上述一面相反一侧的面上，形成第一导电层的柔性布线基板的制造方法，它具有：在至少是上述第一基底膜的与上述一面相反一侧的面上形成有开口的第一孔，并在上述第一孔内使上述基准导电层露出的工序；在上述第一孔内和在上述相反侧的面一侧生长第一导电材料，形成第一覆盖导电层的工序；以及减薄上述第一覆盖导电层的膜厚，形成第一导电层的工序。
再有，在本发明的柔性布线基板的制造方法中，具有对上述第一导电层构图的工序。
另外，在本发明的柔性布线基板的制造方法中，在上述第一基底膜的与上述一面相反一侧的面上，预先配置第一表面导电层，在形成上述第一孔的工序中，形成贯通上述第一表面导电层和上述第一基底膜的第一孔，在上述第一孔内和在上述相反侧的面一侧生长上述第一导电材料的工序中，在上述第一孔内和在上述第一表面导电层的表面上，生长上述第一导电材料。
另外，在本发明的柔性布线基板的制造方法中，具有：在上述第一导电层上形成第二基底膜的工序；在至少是上述第二基底膜的与上述第一导电层相反一侧的面上形成有开口的第二孔，并在上述第二孔内露出上述第一导电层的工序；在上述第二孔内和在上述第二基底膜的与上述第一导电层相反侧的面一侧生长第二导电材料，形成第二覆盖导电层的工序；以及减薄上述第二覆盖导电层的膜厚，形成第二导电层的工序。
另外，在本发明的柔性布线基板的制造方法中，具有对上述第二导电层构图的工序。
另外，在本发明的柔性布线基板的制造方法中，在上述第二基底膜的与上述第一导电层相反一侧的面上，预先配置第二表面导电层，在形成上述第二孔的工序中，形成贯通上述第二表面导电层和上述第二基底膜的第二孔，在上述第二孔内和在上述相反侧的面一侧生长上述第二导电材料的工序中，在上述第二孔内和在上述第二表面导电层的表面上，生长上述第二导电材料。
另外，在本发明的柔性布线基板的制造方法中，具有：在上述基准导电层的与配置了上述第一基底膜一侧的相反一侧的面上，形成第三基底膜的工序；在至少是上述第三基底膜的与上述基准导电层相反一侧的面上形成有开口的第三孔，并在上述第三孔内使上述基准导电层露出的工序；在上述第三孔内和在上述第三基底膜的与上述基准导电层一侧相反侧的面一侧生长第三导电材料，形成第三覆盖导电层的工序；以及减薄上述第三覆盖导电层的膜厚，形成第三导电层的工序。
另外，在本发明的柔性布线基板的制造方法中，具有对上述第三导电层构图的工序。
另外，在本发明的柔性布线基板的制造方法中，在上述第三基底膜的与上述基准导电层相反一侧的面上，预先配置第三表面导电层，在形成上述第三孔的工序中，形成贯通上述第三表面导电层和上述第三基底膜的第三孔，在上述第三孔内和在上述相反侧的面一侧生长上述第三导电材料的工序中，在上述第三孔内和在上述第三表面导电层的表面上，生长上述第三导电材料。
另外，在本发明的柔性布线基板的制造方法中，具有对上述基准导电层构图的工序。
另外，在本发明的柔性布线基板的制造方法中，在减薄上述第一覆盖导电层的工序中，用湿法刻蚀上述第一覆盖导电层。
另外，在本发明的柔性布线基板的制造方法中，在减薄上述第二覆盖导电层的工序中，用湿法刻蚀上述第二覆盖导电层。
另外，在本发明的柔性布线基板的制造方法中，在减薄上述第三覆盖导电层的工序中，用湿法刻蚀上述第三覆盖导电层。
另外，在本发明的柔性布线基板的制造方法中，上述第一覆盖导电层由铜构成。
另外，在本发明的柔性布线基板的制造方法中，上述第二覆盖导电层由铜构成。
另外，在本发明的柔性布线基板的制造方法中，上述第三覆盖导电层由铜构成。
另外，在本发明的柔性布线基板的制造方法中，形成上述第一覆盖导电层的工序至少具有：在上述第一孔的内部和上述第一基底膜上用非电解镀法生长上述第一导电材料的工序；以及在上述第一导电材料表面上用电解镀法再生长上述第一导电材料的工序。
另外，在本发明的柔性布线基板的制造方法中，形成上述第二覆盖导电层的工序至少具有：在上述第二孔的内部和上述第二基底膜上用非电解镀法生长上述第二导电材料中的某一种的工序；以及在上述第二导电材料表面上用电解镀法再生长上述第二导电材料的工序。
另外，在本发明的柔性布线基板的制造方法中，形成上述第三覆盖导电层的工序至少具有：在上述第三孔的内部和上述第三基底膜上用非电解镀法生长上述第三导电材料的工序；以及在上述第三导电材料表面上用电解镀法再生长上述第三导电材料的工序。
按照本发明的柔性布线基板的制造方法，在第一孔内和在相反侧的面一侧生长导电材料，形成第一覆盖导电层后，减薄第一覆盖导电层的膜厚，形成第一导电层。
这样，如果减薄第一覆盖导电层，形成第一导电层，则在其后例如即使用湿法刻蚀等的各向同性刻蚀法对第一导电层进行了构图时，也与刻蚀相当厚的覆盖导电层并进行了构图的现有方法不同，可得到所希望的图形宽度而不使已构图的第一导电层的图形宽度变窄。另外，即使在形成了多层柔性布线基板时，也由于第一导电层的厚度减薄，故布线基板的厚度减薄并且重量减轻。
再有，在本发明中，可构成为：在第一导电层上形成第二基底膜，在第二基底膜的与第一导电层相反一侧的面上形成有开口的第二孔，在第二孔内和在第二基底膜的与第一导电层相反侧的面一侧生长导电材料，形成第二覆盖导电层后，减薄第二覆盖导电层的膜厚，形成第二导电层。
按照如此构成，在单层的柔性布线基板的第一导电层一侧的面上，可层叠单层的柔性布线基板。如果在第一导电层一侧依次重复层叠基板，则与第一导电层相同的一侧，可层叠二层以上的多层柔性布线基板。这里，由于第二导电层的膜厚减薄，所以即使在对第二导电层构图时，也与第一导电层一样，不使已构图的第二导电层的图形宽度变窄。进而，通过减薄第一和第二导电层，也减薄布线基板的厚度。
再有，在本发明中，可构成为：在基准导电层的与第一基底膜相反一侧的面上，形成第三基底膜，在第三基底膜上形成第三孔，在第三孔内部和第三基底膜表面上生长导电材料，形成第三覆盖导电层，其后，减薄第三覆盖导电层的膜厚，形成第三导电层。
按照如此构成，在与第一导电层一侧相反一侧的第一基底膜的面上，可层叠单层的柔性布线基板。如果在与第一导电层相反一侧的面上依次重复层叠柔性布线基板，则在与第一导电层相反一侧的面上，可层叠多层柔性布线基板。
另外，即使在对第三导电层构图时，也与第一、第二导电层一样，不使已构图的第三导电层的图形宽度变窄。进而，通过减薄第一、第三导电层，也减薄布线基板的膜厚。
再有，在本发明中，可构成为：在至少减薄第一至第三覆盖导电层中的某一层的工序中，用湿法刻蚀第一至第三覆盖导电层中的至少某一层。另外，可构成为：用物理方法研磨第一至第三覆盖导电层中的至少某一层的表面，使之减薄。
另外，在本发明中，可构成为：用非电解镀法在第一基底膜表面上形成由第一导电材料构成的薄膜，其后对所形成的薄膜施加电压，用电解镀法在该薄膜的表面上再使第一导电材料析出。
按照如此构成，由于由绝缘材料构成，即使在用电解镀法未直接形成薄膜的第一基底膜表面上，也可用非电解镀法形成第一导电材料的薄膜。其后，如果用电解镀法在第一导电材料的薄膜表面上使第一导电材料析出，则由于电解镀可用电流量控制析出速度，所以通过加大电流量来提高析出速度，可在短时间内形成第一导电材料的厚膜。同样，最初用非电解镀法在第二、第三基底膜表面上形成第二、第三导电材料的薄膜后，在各自的薄膜表面上通过用电解镀法分别析出第二、第三导电材料，可在短时间内在第二、第三基底膜表面上形成第二、第三导电材料的厚膜。
本发明还包括：
一种柔性布线基板的制造方法，用来从具有基准导电层、配置在上述基准导电层上的第一基底膜和配置在上述第一基底膜上的第一表面导电层的基板来制造柔性布线基板，其特征在于，具有：
形成贯通上述第一表面导电层和上述第一基底膜，在底面上上述基准导电层露出、在内缘面上上述第一基底膜露出的第一孔的工序；
在至少是上述第一孔内露出的上述第一基底膜的表面上，用非电解镀法使第一非电解镀层析出的工序；
在上述第一非电解镀层表面上，用电解镀法使第一导电材料生长并用上述第一导电材料完全充填上述第一孔内的工序；以及
除去在上述第一表面导电层上形成的上述第一电导电材料和上述第一非电解镀层，使上述第一表面导电层露出的工序。
一种柔性布线基板的制造方法，用来从具有基准导电层、配置在上述基准导电层上的第一基底膜和配置在上述第一基底膜上的第一表面导电层的基板来制造柔性布线基板，其特征在于，具有：
形成贯通上述第一表面导电层和上述第一基底膜，在底面上上述基准导电层露出、在内缘面上上述第一基底膜露出的第一孔的工序；
在至少是露出于上述第一孔内的上述第一基底膜的表面上，用非电解镀法使第一非电解镀层析出的工序；
在上述第一非电解镀层表面上，用电解镀法使第一导电材料生长并用上述第一导电材料完全充填上述第一孔内，在上述第一表面导电层上，配置上述第一非电解镀层和上述第一导电材料，形成由上述第一非电解镀层和上述第一导电材料组成的第一覆盖导电层的工序；
通过刻蚀上述第一导电材料，减薄其厚度，以减薄上述第一基底膜上的上述第一覆盖导电层的厚度的工序；以及
通过在减薄了的上述第一覆盖导电层的表面上形成已构图的抗蚀剂膜，除去位于上述抗蚀剂膜的开口底部的上述表面覆盖层，具有对上述第一覆盖导电层构图的工序。
附图说明
图1是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第1剖面图。
图2是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第2剖面图。
图3是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第3剖面图。
图4是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第4剖面图。
图5是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第5剖面图。
图6是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第6剖面图。
图7是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第7剖面图。
图8是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第8剖面图。
图9是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第9剖面图。
图10是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第10剖面图。
图11是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第11剖面图。
图12是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第12剖面图。
图13是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第13剖面图。
图14是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第14剖面图。
图15是说明本发明的一种实施形态的单层柔性布线基板的制造方法的第15剖面图。
图16(A)是说明在本发明的一种实施形态的单层柔性布线基板中在第1表面导电层表面上配置了第1非电解镀层的结构的剖面图。
图16(B)是说明在本发明的一种实施形态的单层柔性布线基板中在第1表面导电层表面上依次配置了第1非电解镀层、第1导电材料的结构的剖面图。
图17是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第1剖面图。
图18是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第2剖面图。
图19是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第3剖面图。
图20是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第4剖面图。
图21是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第5剖面图。
图22是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第6剖面图。
图23是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第7剖面图。
图24是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第8剖面图。
图25是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第9剖面图。
图26(A)是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第10剖面图。
图26(B)是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第11剖面图。
图27是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第12剖面图。
图28是说明本发明的一种实施形态的二层柔性布线基板的制造方法的第13剖面图。
图29是说明本发明的另一实施形态的多层柔性布线基板的制造方法的第1剖面图。
图30是说明本发明的另一实施形态的多层柔性布线基板的制造方法的第2剖面图。
图31是说明本发明的另一实施形态的多层柔性布线基板的制造方法的第3剖面图。
图32是说明本发明的另一实施形态的多层柔性布线基板的制造方法的第4剖面图。
图33是说明本发明的另一实施形态的多层柔性布线基板的制造方法的第5剖面图。
图34是示出本发明的另一实施形态的多层柔性布线基板的剖面图。
图35是说明本发明的又一实施形态的柔性布线基板的制造方法的第1剖面图。
图36是说明本发明的又一实施形态的柔性布线基板的制造方法的第2剖面图。
图37是说明本发明的又一实施形态的柔性布线基板的制造方法的第3剖面图。
图38是说明本发明的又一实施形态的柔性布线基板的制造方法的第4剖面图。
图39是说明本发明的又一实施形态的柔性布线基板的制造方法的第5剖面图。
图40是说明本发明的又一实施形态的柔性布线基板的制造方法的第6剖面图。
图41是说明本发明的又一实施形态的柔性布线基板的制造方法的第7剖面图。
图42是说明本发明的又一实施形态的柔性布线基板的制造方法的第8剖面图。
图43是说明本发明的又一实施形态的柔性布线基板的制造方法的第9剖面图。
图44是说明本发明的又一实施形态的柔性布线基板的制造方法的第10剖面图。
图45是说明本发明的又一实施形态的柔性布线基板的制造方法的第11剖面图。
图46是说明本发明的又一实施形态的柔性布线基板的制造方法的第12剖面图。
图47是说明本发明的又一实施形态的柔性布线基板的制造方法的第13剖面图。
图48是说明本发明的又一实施形态的柔性布线基板的制造方法的第14剖面图。
图49是说明本发明的又一实施形态的柔性布线基板的制造方法的第15剖面图。
图50(A)是说明本发明的又一实施形态的柔性布线基板的制造方法的第16剖面图。
图50(B)是说明本发明的又一实施形态的柔性布线基板的制造方法的第17剖面图。
图51是说明本发明的又一实施形态的柔性布线基板的制造方法的第18剖面图。
图52是说明本发明的又一实施形态的柔性布线基板的制造方法的第19剖面图。
图53是说明本发明的又一实施形态的柔性布线基板的制造方法的第20剖面图。
图54是说明本发明的又一实施形态的柔性布线基板的制造方法的第21剖面图。
图55是说明本发明的又一实施形态的柔性布线基板的制造方法的第22剖面图。
图56是说明本发明的又一实施形态的柔性布线基板的制造方法的第23剖面图。
图57是说明本发明的又一实施形态的柔性布线基板的制造方法的第24剖面图。
图58是说明本发明的又一实施形态的柔性布线基板的制造方法的第25剖面图。
图59是说明本发明的又一实施形态的柔性布线基板的制造方法的第26剖面图。
图60是说明本发明的又一实施形态的柔性布线基板的制造方法的第27剖面图。
图61是说明本发明的又一实施形态的柔性布线基板的制造方法的第28剖面图。
图62是说明本发明的又一实施形态的柔性布线基板的制造方法的第29剖面图。
图63是说明本发明的又一实施形态的柔性布线基板的制造方法的第30剖面图。
图64(A)是说明本发明的又一实施形态的柔性布线基板的制造方法的第31剖面图。
图64(B)是说明本发明的又一实施形态的柔性布线基板的制造方法的第32剖面图。
图65是说明本发明的又一实施形态的柔性布线基板的制造方法的第33剖面图。
图66是说明现有的柔性布线基板的制造方法的第1图。
图67是说明现有的柔性布线基板的制造方法的第2图。
图68是说明现有的柔性布线基板的制造方法的第3图。
图69是说明现有的柔性布线基板的制造方法的第4图。
图70是说明现有的柔性布线基板的制造方法的第5图。
图71是说明现有的柔性布线基板的制造方法的第6图。
图72是说明现有的柔性布线基板的制造方法的第7图。
图73是说明现有的柔性布线基板的制造方法的第8图。
图74是说明现有的柔性布线基板的制造方法的第9图。
图75是说明现有的柔性布线基板的制造方法的第10图。
在各图中，符号1、2表示柔性布线基板。符号11表示第1基底膜。符号12表示基准导电层。符号13表示第1表面导电层。符号15表示第1通路。符号16表示第1导电材料。符号18表示第1非电解镀层。符号74表示第1表面一侧导电材料。符号20表示第1布线层。符号21表示基准布线层。符号51表示第2基底膜。符号53表示第2表面导电层。符号55表示第2通路。符号76表示第2底面一侧导电材料。符号70表示第2布线层。符号91表示第1覆盖导电层。符号92表示第1导电层。符号93表示第2覆盖导电层。符号94表示第2导电层。
具体实施方式
以下，参照附图说明本发明的实施形态。
图1至图26是说明本发明的一种实施形态的柔性布线基板的制造工序的图。
首先，在由铜构成的金属箔的表面上涂敷聚酰亚胺前体液，使之半固化，形成由聚酰亚胺构成的第1基底膜。在图1中示出该状态。在图1中，符号12表示金属箔(以下称为基准导电层)，11表示第1基底膜，在该状态下，第1基底膜11与基准导电层12紧密接触。
其次，如图2所示，在第1基底膜11的表面上放置第二片金属箔(以下称为第1表面导电层)13，通过一边加压，一边加热，将第1表面层13与第1基底膜11粘结起来。在该状态下，形成第1基底膜11被基准导电层12与第1表面导电层13夹持的状态。另外，在这里，基准导电层12、第1表面导电层13的膜厚均为30μm，第1基底膜11的膜厚为35μm。
接着，如图3所示，在基准导电层12的表面上贴附由PET(聚对苯二甲酸乙二醇酯)构成的载体膜14。在该状态下，基准导电层12的表面被载体膜14完全覆盖。
接着，对第1表面导电层13的表面的规定位置多次照射激光。于是，在激光所照射的位置处，第1表面导电层13及第1基底膜11被除去，使第1表面导电层13与第1基底膜11贯通，形成底部到达基准导电层12的第1通路。在图4中示出该状态，用符号15示出所形成的第1通路。该第1通路15是本发明的第一孔之一例，开口的直径为50μm左右，深度为35μm左右。
接着，如图5所示，使上述第1基底膜11浸渍在盛入容器36内的非电解镀液37中。
于是，从第1表面导电层13的表面直至在第1通路15的内部侧面的第1基底膜11和第1通路15的底部露出的基准导电层12的表面，生长由铜构成的第1非电解镀层。第1非电解镀层达到规定的厚度(这里为5μm)左右后，从非电解镀液37中取出第1基底膜11，使生长结束，并剥离载体膜14。在图6中示出该状态，用符号18示出所形成的第1非电解镀层。该第1非电解镀层18与基准导电层12进行电连接。
接着，如图7所示，在将新的载体膜41贴附到基准导电层12的表面后，将新的载体膜41的一部分刻蚀除去，形成开41a。
接着，如图8所示，准备直流电源30、电分解用的电极33、容器31、以及被盛入容器31的、含铜的电解镀液32，将直流电源30的负极和正极分别与从开口41a露出的基准导电层12和电极33连接，在该状态下，使第1基底膜11和电极33浸渍在电解镀液32的内部。
接着，如图9所示，如果启动直流电源30，将直流电压施加于电解镀液32与基准导电层12之间，使电解镀液32电分解，其结果是，在经基准导电层12与负极连接的第1非电解镀层18的表面上，开始生长由铜构成的第1导电材料16。由于第1非电解镀层18从第1通路15的内部至第1表面导电层13的表面全面地配置，所以如果生长第1导电材料16，则完全地充填第1通路15，同时覆盖第1基底膜11的整个表面。如图10所示，在第1导电材料16充分地生长，第1通路15的内部完全被充填，第1导电材料16的表面成为平坦的状态时，停止直流电压的施加，结束生长。这里，第1导电材料16从在第1通路15的底部露出的基准导电层12的表面生长至60μm的厚度时，结束生长。这样一来，所生长的第1导电材料16、第1非电解镀层18和第1表面导电层13的配置在靠第1基底膜11的表面的上方的部分构成本发明的第1覆盖导电层。用图中的符号91表示该第1覆盖导电层。
接着，如图11所示，从未图示的喷射器的喷嘴将双氧水与硫酸的混合液(商品名为CP750，三菱瓦斯化学公司制)等的刻蚀液喷涂到第1覆盖导电层91的表面上。于是，第1覆盖导电层91被刻蚀减薄。
预先通过实验等求得从刻蚀开始起至完全除去在第1表面导电层13的表面上所形成的第1导电材料16和第1非电解镀层18止所需的时间。如果仅以该所需时间刻蚀第1覆盖导电层91，则在刻蚀结束的时刻完全地除去第1导电材料16和第1非电解镀层18，第1表面导电层13的表面成为完全露出的状态。在图12中示出该状态。
这样的刻蚀结果是，在第1通路15的内部，保留第1导电材料16和第1非电解镀层18，在未形成第1通路15的区域的第1基底膜11表面上保留第1表面导电层13。所保留的第1导电材料16和第1非电解镀层18之中，在由第1基底膜11、基准导电层12和第1表面导电层13构成的基板的表面附近配置的第一非电解镀层18b和第1导电材料16b在构成第1表面导电层13的同时，构成本发明的第1导电层。用图中的符号92表示该第1导电层。该第1导电层92经配置于第1通路15的底部的第1导电材料16c和第1非电解镀层18c，与基准导电层12连接。
接着，如图13所示，将抗蚀剂涂敷在第1导电层92的表面上，构制成所希望的图形，形成抗蚀剂膜7。
接着，如图14所示，以抗蚀剂膜7为掩模，利用湿法刻蚀等的各向同性刻蚀，刻蚀第1导电层92。在抗蚀剂膜7的开口的底部，在第1导电层92之中只露出第1表面导电层13，如果刻蚀第1导电层92，则只有第1表面导电层13被刻蚀。
由于该第1表面导电层13很薄，不同于以往刻蚀厚的导电层，已构图的第1表面导电层13的图形宽度不会变窄。
以下将已构图的第1表面导电层13、配置在靠第1基底膜11的表面上方的部分的第1非电解镀层18b和第1导电材料16b称为第1布线层20。该第1布线层20的图形与第1表面导电层13的图形相同，第1表面导电层13的图形与抗蚀剂膜7的图形一致。
其后，如图15所示，剥离抗蚀剂膜7并剥离载体膜43后，将基准导电层12构制成所希望的图形，形成基准布线层21，从而完成图15所示那样的单层柔性布线基板1。
在本实施形态中，如上所述，在形成了第1覆盖导电层91后，如图12中说明过的那样，刻蚀减薄第1覆盖导电层91，用刻蚀法对薄的第1导电层92构图，形成第1布线层20。因此，通过对相当厚的导电材料构图，不同于图形宽度比所希望的图形宽度窄的以往的情形，第1布线层20的图形成为与作为掩模的抗蚀剂膜7大致相同的图形，可得到所希望的图形。
再有，在形成第1导电材料16的薄膜时，由于如果从最初就减薄薄膜的膜厚，则不进行刻蚀即可得到薄的第1导电层，从而也可认为，像本实施形态那样，在形成厚的第1覆盖导电层91后，无需刻蚀使之减薄。
然而，由于如果薄薄地形成第1导电材料16，则第1通路15的内部未被完全地充填，所以在形成第1通路15的部分产生了凹陷，特别是在形成多层基板时，产生了在多层之间发生接触不良等问题。
因此，在本实施形态中，在形成厚的第1导电材料16，完全地充填了第1通路15内部后，用刻蚀法减薄厚的第1导电材料16。若如此构成，则第1通路15内部必定被完全地充填。
再有，在上述实施形态中，在刻蚀减薄第1覆盖导电层91时，虽然完全地去除掉配置于第1表面导电层13上的第1导电材料16和第1非电解镀层18，但本发明却不限于此，例如在刻蚀减薄第1覆盖导电层91时，仅仅完全地去除掉配置于第1表面导电层13上的第1导电材料16，而保留配置于第1表面导电层13上的第1非电解镀层18，如图16(A)所示，可构成为在第1表面导电层13上具有配置了第1非电解镀层18的第1布线层20。
另外，在刻蚀第1覆盖导电层91使之减薄时，连配置于第1表面导电层13上的第1导电材料16都没有被完全除去，从而在第1表面导电层13上保留有第1非电解镀层18和第1导电材料16，如图16(B)所示，可构成为：在第1表面导电层13上具有配置了第1非电解镀层18和减薄了的第1导电材料16而成的第1布线层20。
再有，至上述部分说明了单层柔性布线基板的制造方法，但本发明却不限于此，也可应用于多层柔性布线基板的制造。
以下，说明多层柔性布线基板的制造方法。图17至图28是说明作为多层柔性布线基板之一例的二层柔性布线基板的制造方法的剖面图。
经图1至图12中所示的工序，得到图13所示的状态，即得到形成了第1布线层20的状态的第1基底膜11后，剥离抗蚀剂膜7，在第1基底膜11的表面和第1布线层20的表面上涂敷聚酰亚胺前体液，使之半固化，形成第2基底膜后，在第2基底膜的表面上放置金属箔，通过一边挤压，一边加热，将金属箔(以下称为第2表面导电层)与第2基底膜粘结起来。在图17上示出了粘结后的状态。图中的符号51表示第2基底膜，符号53表示第2表面导电层。
接着，如图18所示，对第2表面导电层53的表面的规定位置多次照射激光，除去第2表面导电层53和第2基底膜51，将第2表面导电层53与第2基底膜51贯通，形成其底部达到第1布线层20的表面的第2通路55。该第2通路55是本发明的第二孔之一例。
接着，如图19所示，使上述第1基底膜11浸渍在盛入容器36内的非电解镀液37中。于是，从第2通路55的内部至第2表面导电层53的表面，生长由铜构成的第2非电解镀层。在第2非电解镀层达到规定的膜厚(这里为5μm)时，从非电解镀液37中取出第1基底膜11，使生长结束，并剥离载体膜43。图20上示出了该状态，用图中的符号58表示生长后的第2非电解镀层。
接着，如图21所示，在将新的载体膜44贴附到基准导电层12的表面，将其一部分刻蚀除去，形成开口44a，使基准导电层12的一部分从开口44a露出。
接着，如图22所示，将直流电源30的负极和正极分别与从开口44a露出的基准导电层12和电极33连接，在该状态下，使第1基底膜11和电极33浸渍在被盛入容器31内的含铜的电解镀液32的内部。
接着，如图23所示，如果启动直流电源30，将直流电压施加于电解镀液32与基准导电层12之间，使电解镀液32电分解，其结果是，在经第1布线层20与负极连接的第2非电解镀层58的表面上，开始生长由铜构成的第2导电材料56。生长在进行之中，如图24所示，用第2导电材料56完全充填第2通路55，第2导电材料56的表面成为平坦的状态后，停止直流电压的施加，结束生长。这里，第2导电材料56从位于第2表面导电层53表面的第2非电解镀层58的表面生长至60μm的厚度时，结束生长。这样一来，在所生长的第2导电材料56、第2非电解镀层58和第2表面导电层53之中位于靠第2基底膜表面的上方的部分构成本发明的第2覆盖导电层。用图中的符号93表示该第2覆盖导电层。
接着，如图25所示，从未图示的喷射器的喷嘴将刻蚀液喷涂到第2覆盖导电层93的表面上。于是，第2覆盖导电层93的表面被刻蚀，第2覆盖导电层93的膜厚减薄。这里，配置在第2表面导电层53的表面上的第2导电材料56被完全除去时，结束刻蚀。
这样的刻蚀结果是，如图26(A)所示，在第2通路55内部，保留第2导电材料56和第2非电解镀层58，在第2基底膜51表面上保留第2表面导电层53。所保留的第2导电材料56和第2非电解镀层58之中，配置于靠第2基底膜51的表面上方的部分的第2非电解镀层58b和第2导电材料56b在构成第2表面导电层53的同时，构成本发明的第2导电层。用图中的符号94表示该第2导电层。该第2导电层94经配置于第2通路55的底部的第2导电材料56c和第2非电解镀层58c，与第1布线层20电连接。
接着，如图26(B)所示，将抗蚀剂涂敷在第2导电层94的表面上，构制成所希望的图形，形成抗蚀剂膜8。
接着，如图27所示，以抗蚀剂膜8为掩模，利用湿法刻蚀法刻蚀除去第2导电层94。于是，第2导电层94被构制成与抗蚀剂膜8相同的图形。其结果是，形成由第2表面导电层53和配置于靠第2基底膜51的表面上方的第2非电解镀层58b和第2导电材料56b构成的第2布线层70。
即使在该情况下，也与形成第1布线层20的情况一样，在构图时刻蚀除去的只是薄的第2表面导电层53。因此，即使在用湿法刻蚀等的各向同性刻蚀构图时，构图的结果所形成的第2布线层70的图形宽度也与抗蚀剂膜8的图形宽度大体一致。
其后，剥离抗蚀剂膜8并剥离载体膜45后，对基准导电层12构图，如图28所示，形成基准布线层21，从而完成二层柔性布线基板2。
这样，即使在制造二层柔性布线基板2的情况下，也刻蚀减薄第1、第2覆盖导电层91、93，形成由第1、第2表面导电层13、53构成的第1、第2导电层92、94，由于通过对薄的第1、第2导电层92、94构图，形成第1、第2布线层20、70，所以第1、第2布线层20、70的图形成为与刻蚀时作为掩模的抗蚀剂膜7、8的图形大致相同的图形。因此，不会像以往那样，图形宽度比所希望的宽度窄。另外，如果减薄第1、第2布线层20、70，则柔性布线基板2整体的厚度也减薄，并且柔性布线基板2的重量也减轻。
再有，这里虽然说明了二层柔性布线基板，但与上述的制造方法一样，通过在第1基底膜11的表面一侧依次进行层叠，可制造三层以上的多层柔性布线基板。
另外，在上述实施形态中，虽然只说明了在第1基底膜11的一面依次进行层叠，制造多层柔性布线基板的情况，但本发明却不限于此，通过在第1基底膜11的两面进行层叠，可制造多层柔性布线基板。
现参照图29至图34说明其制造工序的一例。
首先，在图28所示的二层柔性布线基板2的第1基底膜11的背面一侧和基准布线层21的表面上涂敷聚酰亚胺前体液，使之半固化，如图29所示，形成第3基底膜11a，在第3基底膜11a的表面上贴附铜箔，形成第1背面导电层13a后，从第1背面导电层13a的表面一侧照射激光，将第1背面导电层13a与第3基底膜11a贯通，形成其底部达到基准布线层21的第3通路15a。该第3通路15a是本发明的第三孔的一例。其后，利用非电解镀，从第3通路15a的内部直至第1背面导电层13a的表面，形成由铜构成的第3非电解镀层18a。
接着，如图30所示，利用电解镀，在第3非电解镀层18a的表面上生长第3导电材料16a。这样，所生长的第3导电材料16a、第3非电解镀层18a和第1背面导电层13a构成本发明的第3覆盖导电层。用图中的符号91a表示第3覆盖导电层。
接着，如图31所示，刻蚀第3覆盖导电层91a，直至完全除去配置在第1背面导电层13a表面的第3非电解镀层18a和第3导电材料16a，在减薄第3覆盖导电层91a，形成由第1背面导电层13a构成的第3导电层后，对第3导电层构图，形成第3布线层20a。该第3布线层20a由第1背面导电层13a和位于第3基底膜11a的表面上方的第3非电解镀层18a、第3导电材料16a构成。用图中的符号16e、18e分别表示配置在第3通路15a的底部附近的第3导电材料、第3非电解镀层18a。第3布线层20a经配置在第3通路15a的底部附近的第3导电材料16e和第3非电解镀层18e与基准布线层连接。在至此的工序中，形成在二层柔性布线基板2的背面一侧层叠单层柔性布线基板而成的3层柔性布线基板。
接着，如图32所示，在第3基底膜11a的表面和第3布线层20a上涂敷聚酰亚胺前体液，使之半固化，形成第4基底膜51a，在第4基底膜51a的表面上贴附铜箔，形成第2背面导电层53a后，从第2背面导电层53a的表面一侧照射激光，将第2背面导电层53a与第4基底膜51a贯通，形成其底部达到第3布线层20a的表面的第4通路55a，从其内部直至第2背面导电层53a的表面，形成第4非电解镀层58a。
接着，如图33所示，利用电解镀，在第4非电解镀层58a的表面上生长第4导电材料56a。这样，所生长的第4导电材料56a、第4非电解镀层58a和第2背面导电层53a构成本发明的第3覆盖导电层。用图中的符号93a表示第3覆盖导电层。
接着，刻蚀第3覆盖导电层93a，直至完全除去配置在第2背面导电层53a表面的第4非电解镀层58a和第4导电材料56a，减薄第4覆盖导电层93a，形成由第2背面导电层53a构成的第4导电层。其后，对第4导电层构图，如图34所示，形成第4布线层70a。该第4布线层70a由第2背面导电层53a和配置于第4基底膜51a的表面上方的第4非电解镀层58d、第4导电材料56d构成。用图中的符号56e、58e分别表示配置在第4通路55a的底部附近的第4导电材料和第4非电解镀层。第4布线层70a经配置在第4通路55a的底部附近的第4导电材料56e和第4非电解镀层58e与第3布线层20a连接。经过以上的工序，形成在二层柔性布线基板2的背面一侧层叠二层柔性布线基板而成的4层柔性布线基板4。
再有，在上述实施形态中，制造了在二层柔性布线基板2的背面一侧层叠二层柔性布线基板而成的4层柔性布线基板，但本发明却不限于此，也可以是在多层柔性布线基板的背面一侧层叠多层柔性布线基板而成的的结构，例如也可以成为在5层柔性布线基板的背面一侧层叠3层柔性布线基板而成的结构。
另外，在上述实施形态中，第1、第2通路15、55都是用第1、第2非电解镀层18、58和第1、第2导电材料16a、56a充填的产物，但本发明却不限于此。以下说明其一例。
最初，经图1至图3的工序，在第1基底膜11的表里两面分别形成第1表面导电层13和基准导电层12后，在基准导电层12的表面上形成载体膜46，其一部分形成开口46a，从开口46a露出基准导电层12。在图35中示出该状态。
其次，与图4中说明过的工序一样，对第1表面导电层13的表面的规定位置多次照射激光，使第1表面导电层13与第1基底膜11贯通，形成底部到达基准导电层12的第1通路。在图36中示出该状态，用符号15示出所形成的第1通路。该第1通路15的开口的直径为50μm左右，深度为35μm左右。
接着，如图37所示，将直流电源30的负极和正极分别与从开口46a露出的基准导电层12和电极33连接，放入容器31内，使第1基底膜11和电极33浸渍在含铜的电解镀液32的内部。
接着，如图38所示，如果启动直流电源30，将直流电压施加于电解镀液32与基准导电层12之间，使电解镀液电分解，其结果是，在与负极连接、从第1通路15的底部露出的基准导电层12的表面上，开始生长由铜构成的第1底面侧导电材料72。这时，由于第1表面导电层13与基准导电层处于非接触状态，不施加电压，所以在第1表面导电层13的表面上，不生长第1底面侧导电材料72。
第1底面侧导电材料72在生长到尚未与第1表面导电层13接触程度的深度时，停止直流电压的施加，结束生长。这里，从在第1通路15的底部露出的基准导电层12的表面到15μm的厚度生长第1底面侧导电材料72时，结束生长。
接着，从电解镀液32中取出第1基底膜11并清洗。在图39中示出该状态。接着，如图40所示，剥离载体膜46，将由PET构成的载体膜47新贴附到基准导电层12的表面上。在该状态下，基准导电层12的表面被载体膜47完全覆盖。
接着，如图41所示，使上述第1基底膜11浸渍在被盛入容器36内的非电解镀液37中。
于是，如图42所示，从第1表面导电层13的表面直至在第1通路15的内部侧面的第1基底膜11和第1导电材料16的表面，生长由铜构成的第1非电解镀层73。
生长后的第1非电解镀层73在形成为连接第1表面导电层13的表面和第1底面侧导电材料72的厚度(这里为5μm)时，从非电解镀液37中取出第1基底膜11，结束生长。在图43中示出生长结束了的状态。这里，在第1非电解镀层73的厚度达到15μm时，结束生长。在该状态下，第1表面导电层13的表面、在第1通路15的内部侧面露出的第1基底膜11和第1底面侧导电材料72被第1非电解镀层73完全覆盖。另一方面，由于如上所述，基准导电层12的表面被载体膜47完全覆盖，所以在基准导电层12的表面上不生长非电解镀层。
接着，如图44所示，剥离载体膜47，在将由PET新构成的载体膜48贴附到基准导电层12的表面后，将其一部分刻蚀除去，形成开口48a，使基准导电层12的表面从该开口48a的底部露出。
接着，如图45所示，将直流电源30的负极和正极分别与从开口53露出的基准导电层12和电极33连接，放入容器31内，使第1基底膜11和电极33浸渍在含铜的电解镀液32的内部。这时，由于第1非电解镀层73经第1底面侧导电材料72与基准导电层12连接，所以第1非电解镀层73与直流电源30的负极连接。
接着，如图46所示，如果启动直流电源30，将直流电压施加于电解镀液32与基准导电层12之间，则使电解镀液32电分解，在与负极连接的第1非电解镀层73的整个表面上，生长由铜构成的第1表面侧导电材料74。在第1通路15被第1表面侧导电材料74完全充填，第1表面侧导电材料74的表面成为平坦的状态时，停止直流电压的施加，结束生长。这里，第1表面侧导电材料74在从第1表面导电层13表面生长至50μm的厚度时，结束生长。其结果是，如图47所示，在第1基底膜11上形成由生长后的第1表面侧导电材料74、第1非电解镀层73、第1底面侧导电材料72和第1表面导电层13构成的第1覆盖导电层91。
第1通路15的大部分被第1底面侧导电材料72和第1非电解镀层73充填，其深度极浅。从而，在没有第1底面侧导电材料72的状态下，即使假定第1通路15有大的长宽比，此时第1通路15的长宽比也会减少，第1通路15的内部被第1表面侧导电材料74完全充填，不产生空洞。
接着，如图48所示，从没有图示的喷射器的喷嘴将刻蚀液喷涂到第1覆盖导电层91的表面上。于是，第1覆盖导电层91被刻蚀。在第1覆盖导电层91被刻蚀，位于其最上层的第1表面侧导电材料74减薄至规定的膜厚时，结束刻蚀。在图49中示出刻蚀结束了的状态。这里，在第1表面导电层13上的区域生长的第1表面侧导电材料74的厚度为5μm时，结束刻蚀。其结果是，如图49所示，形成了本发明的第1导电层92。该第1导电层92在配置了第1表面导电层13的区域由第1表面导电层13、第1非电解镀层73和第1表面侧导电材料74这三层构成；在未配置第1表面导电层13的区域由配置在靠第1基底膜11的表面上方的第1底面侧导电材料72和第1非电解镀层73与第1表面侧导电材料74这三层构成。
接着，涂敷抗蚀剂，构制成所希望的图形，如图50(A)所示，在第1导电层92的表面上形成抗蚀剂膜9。其后，如图50(B)所示，以抗蚀剂膜9为掩模，刻蚀第1导电层92。其结果是，形成第1布线层20。该第1布线层20在形成第1通路15的区域由第1底面侧导电材料72、第1非电解镀层73、第1表面侧导电材料74这三层之中位于靠第1基底膜11的表面上方的部分构成；另一方面，在未形成第1通路15的第1基底膜11的表面上由第1表面导电层13、第1非电解镀层73和第1表面侧导电材料74这三层构成。
这时，通过刻蚀减薄第1表面侧导电材料74的膜厚，由于第1底面侧导电材料72、第1非电解镀层73和第1表面侧导电材料74这三层膜厚的总和也很薄，所以即使用湿法刻蚀等各向同性刻蚀法进行刻蚀，其结果是，所得到的第1布线层20的图形宽度不会变窄，如图50(B)所示，与抗蚀剂膜9的图形大体一致。
接着，在第1基底膜11和第1布线层20的表面上涂敷聚酰亚胺前体液，使之半固化，形成第2基底膜后，在第2基底膜的表面上放置金属箔，通过一边挤压，一边加热，将金属箔与第2基底膜粘结起来。在图51中示出该状态。图中的符号51表示第2基底膜，符号53表示金属箔(以下称为第2表面导电层)。在该状态下，形成第2基底膜51被第1表面侧导电材料74和第2表面导电层53夹持的状态。
接着，对第2表面导电层53的表面的规定位置多次照射激光，除去第2表面导电层53及第2基底膜51，如图52所示，使第2表面导电层53与第2基底膜51贯通，形成底部到达第1表面侧导电材料74表面的第2通路55。
接着，如图53所示，将直流电源30的负极和正极分别与从开口48a露出的基准导电层12和电极33连接，在被盛入容器31内的电解镀液32的内部，浸渍第1基底膜11和电极33。在该状态下，如启动直流电源30，则电解镀液32被电分解，如图54所示，在从第2通路55露出的的第1表面侧导电材料74表面上，开始生长由铜构成的第2底面侧导电材料76。这时，由于第2表面导电层53与基准导电层12和第1表面侧导电材料74处于非接触的状态，不施加电压，所以在第2表面导电层53上不生长第2底面侧导电材料76。
第2底面侧导电材料76在生长至尚未与第2表面导电层53接触程度的深度时，停止直流电压的施加，结束生长。
接着，从电解镀液32中取出第1基底膜11并清洗后，剥离载体膜48，将新的载体膜贴附到基准导电层12的表面上。在图55中示出该状态，用符号49表示新贴附的载体膜49。在该状态下，基准导电层12的表面被新贴附的载体膜49完全覆盖。
接着，如图56所示，使上述第1基底膜11浸渍在被盛入容器36内的非电解镀液37中。
于是，如图57所示，从第2底面侧导电材料76的表面直至从第2通路55的内部侧面露出的第2基底膜51和第2表面导电层53的表面，生长由铜构成的第2非电解镀层78。生长第2非电解镀层78，用第2非电解镀层78与第2底面侧导电材料76和第2表面导电层53连接后，从非电解镀液37中取出第1基底膜11，结束生长。这里，在第2非电解镀层78的厚度达到15μm时，结束生长。
接着，如图58所示，从基准导电层12剥离载体膜49，在将新的载体膜54贴附到基准导电层12的表面后，将新的载体膜54的一部分刻蚀除去，形成开口54a，使基准导电层12的表面从该开口54a露出。
接着，如图59所示，将直流电源30的负极和正极分别与从开口54a露出的基准导电层12和电极33连接，使第1基底膜11和电极33浸渍在被盛入容器31内的电解镀液32的内部。
接着，如图60所示，如果启动直流电源30，将直流电压施加于电解镀液32与基准导电层12之间，则在经第1布线层20和基准导电层12与负极连接的第2非电解镀层78的整个表面上，生长由铜构成的第2表面侧导电材料79。在第2表面侧导电材料79充填第2通路55，其平面呈平坦的状态后，停止直流电压的施加，结束生长。其结果是，如图61所示，形成由第2表面侧导电材料79、第2非电解镀层78、第2底面侧导电材料76和第2表面导电层53构成的第2覆盖导电层93。即使在这种场合，第2通路55也与第1通路15一样，在无空洞的状态下被充填。
接着，如图62所示，将刻蚀液喷涂到第2表面侧导电材料79的表面上，刻蚀第2表面侧导电材料79使之减薄，在第2表面侧导电材料79从配置了第2表面导电层53的位置的第2非电解镀层78的表面完全除去之前，结束刻蚀。在图63中示出刻蚀结束了的状态。这里，在第2表面侧导电材料79的厚度为5μm时，结束刻蚀。其结果是，形成了具有第2表面侧导电材料79、第2非电解镀层78、第2底面侧导电材料76和第2表面导电层53的第2导电层94。该第2导电层94在配置了第2表面导电层53的区域由第2表面导电层53、第2非电解镀层78和第2表面侧导电材料79这三层构成；在未配置第2表面导电层53的区域由第2底面侧导电材料76、第2非电解镀层78和第2表面侧导电材料79这三层之中位于靠第2基底膜51上方的部分构成。
其后，如图64(A)所示，在第2导电层94的表面上涂敷抗蚀剂，构制成所希望的图形，形成抗蚀剂膜10。
接着，如图64(B)所示，以抗蚀剂膜10为掩模，将第2导电层94构制成所希望的图形。其结果是，形成第2布线层70。该第2布线层70在形成了第2通路55的区域由第2底面侧导电材料77、第2非电解镀层78、第2表面侧导电材料79这三层构成；另一方面，在未形成第2基底膜51的第2通路55的区域由第2表面导电层53、第2非电解镀层78和第2表面侧导电材料79这三层构成。
这时，通过刻蚀除去的是第2表面导电层53、第2非电解镀层78和第2表面侧导电材料79这三层，但由于刻蚀后第1表面侧导电材料74减薄，这三层膜厚的总和也减薄，所以即使用湿法刻蚀等各向同性刻蚀法进行刻蚀，也如图64(B)所示，所形成的第2布线层79的图形与抗蚀剂膜10的图形大体一致。
接着，剥离载体膜47，将基准导电层12构制成所希望的图形，形成基准布线层21。在图65中示出该状态。经过以上的工序完成二层柔性布线基板5。
由于即使在上述制造方法中，也用刻蚀法对薄的第1、第2导电层92、94构图，分别形成第1、第2布线层20、70，所以通过刻蚀厚的导电层，不会像以往那样，图形宽度比所希望的宽度窄，可得到所希望的图形宽度而不使第1、第2布线层20、70的图形宽度变窄。
在这样的柔性布线基板5中，第1、第2通路15、55内部分别被第1、第2底面侧导电材料72、76、第1、第2非电解镀层73、78、以及第1、第2表面侧导电材料74、79这三层充填。如上所述，由于各通路15、55的内部在未产生空洞的状态下被充填，所以不会发生源于这样的空洞的连接不良。
再有，在上述实施形态中，虽然基准导电层、覆盖导电层、非电解镀层皆由铜构成，但本发明却不限于此，只要是导电性良好的材料，用任何导电材料构成均可。
另外，虽然皆用铜构成第1、第2导电材料16、56，但本发明却不限于此，只要是导电性良好的材料，用什么样的材料均可。
另外，虽然第1、第2底面侧导电材料72、76和第1、第2表面侧导电材料74、79皆用铜构成，但本发明却不限于此，只要是导电性良好、可用电解镀法生长的材料，用什么样的材料均可。同样，第1、第2非电解镀层也不限于铜，只要是导电性良好、可用电解镀法生长的导电材料均可。
进而，在减薄第1、第2覆盖导电层91、93的工序中，虽然用湿法刻蚀减薄第1、第2覆盖导电层91、93，但本发明却不限于此，例如也可用干法刻蚀使之减薄，或者通过用物理的方法对第1、第2覆盖导电层91、93进行研磨，也可使之减薄。
工业上的可利用性
如以上说明过的那样，本发明的柔性布线基板作为各种电器的布线基板是有用的。

Claims (21)

1.一种柔性布线基板的制造方法，用来从具有基准导电层、配置在上述基准导电层上的第一基底膜和配置在上述第一基底膜上的第一表面导电层的基板来制造柔性布线基板，其特征在于，具有：
形成贯通上述第一表面导电层和上述第一基底膜，在底面上上述基准导电层露出，在内缘面上上述第一基底膜露出的第一孔的工序；
在至少是上述第一孔内露出的上述第一基底膜的表面上，用非电解镀法使第一非电解镀层析出的工序；
在上述第一非电解镀层表面上，用电解镀法使第一导电材料生长并用上述第一导电材料完全充填上述第一孔内的工序；以及
除去在上述第一表面导电层上形成的上述第一电导电材料和上述第一非电解镀层，使上述第一表面导电层露出的工序。
2.如权利要求1所述的柔性布线基板的制造方法，其特征在于：
上述第一表面导电层是金属箔，上述第一表面导电层被贴附在上述第一基底膜上。
3.如权利要求1所述的柔性布线基板的制造方法，其特征在于：
在进行上述电解镀法时，使上述基准导电层与电极接触。
4.如权利要求1所述的柔性布线基板的制造方法，其特征在于：
在形成上述第一非电解镀层前，具有在露出于上述第一孔的底部的上述基准导电层表面上用电解镀法使第一底面侧导电材料析出的工序。
5.如权利要求4所述的柔性布线基板的制造方法，其特征在于：
上述第一底面侧导电材料在到达上述第一表面导电层之前结束生长。
6.如权利要求1所述的柔性布线基板的制造方法，其特征在于：
在使上述第一表面导电层露出后，具有对上述第一表面导电层构图的工序。
7.如权利要求1所述的柔性布线基板的制造方法，其特征在于，具有：
使上述第一表面导电层构图的工序；
在已构图的上述第一表面导电层上配置第二基底膜和第二导电层的工序；
形成贯通上述第二导电层和上述第二基底膜，在底面上上述第一表面导电层露出，在内缘面上上述第二基底膜露出的第二孔的工序；
在至少是露出于上述第二孔内的上述第二基底膜的表面上，用非电解镀法使第二非电解镀层析出的工序；
在上述第二非电解镀层表面上，用电解镀法使第二导电材料生长并用上述第二导电材料完全充填上述第二孔内的工序。
8.如权利要求7所述的柔性布线基板的制造方法，其特征在于：
上述第二导电层是金属箔，上述第二导电层被贴附在上述第二基底膜上。
9.如权利要求7所述的柔性布线基板的制造方法，其特征在于：
具有对上述第二导电层构图的工序。
10.如权利要求1所述的柔性布线基板的制造方法，其特征在于，具有：
在与上述基准导电层的配置了上述第一基底膜的面相反一侧的面上，配置第三基底膜和第一背面导电层的工序；
形成贯通上述第一背面导电层和上述第三基底膜，在底面上上述基准导电层露出，在内缘面上上述第三基底膜露出的第三孔的工序；
在至少是露出于上述第三孔内的上述第三基底膜的表面上，用非电解镀法使第三非电解镀层析出的工序；
在上述第三非电解镀层表面上，用电解镀法使第三导电材料生长并用上述第三导电材料完全充填上述第三孔内的工序；以及
除去在上述第一背面导电层上形成的上述第三导电材料和上述第三非电解镀层，使上述第一背面导电层露出的工序。
11.如权利要求10所述的柔性布线基板的制造方法，其特征在于：
具有对上述第一背面导电层构图的工序。
12.一种柔性布线基板的制造方法，用来从具有基准导电层、配置在上述基准导电层上的第一基底膜和配置在上述第一基底膜上的第一表面导电层的基板来制造柔性布线基板，其特征在于，具有：
形成贯通上述第一表面导电层和上述第一基底膜，在底面上上述基准导电层露出，在内缘面上上述第一基底膜露出的第一孔的工序；
在至少是露出于上述第一孔内的上述第一基底膜的表面上，用非电解镀法使第一非电解镀层析出的工序；
在上述第一非电解镀层表面上，用电解镀法使第一导电材料生长并用上述第一导电材料完全充填上述第一孔内，在上述第一表面导电层上，配置上述第一非电解镀层和上述第一导电材料，形成由上述第一非电解镀层和上述第一导电材料组成的第一覆盖导电层的工序；
通过刻蚀上述第一导电材料，减薄其厚度，以减薄上述第一基底膜上的上述第一覆盖导电层的厚度的工序；以及
通过在减薄了的上述第一覆盖导电层的表面上形成已构图的抗蚀剂膜，除去位于上述抗蚀剂膜的开口底部的上述表面覆盖层，具有对上述第一覆盖导电层构图的工序。
13.如权利要求12所述的柔性布线基板的制造方法，其特征在于：
上述第一表面导电层是金属箔，上述第一表面导电层被贴附在上述第一基底膜上。
14.如权利要求12所述的柔性布线基板的制造方法，其特征在于：
在进行上述电解镀法时，使上述基准导电层与电极接触。
15.如权利要求12所述的柔性布线基板的制造方法，其特征在于：
在形成上述第一非电解镀层前，具有在露出于上述第一孔的底部的上述基准导电层表面上用电解镀法使第一底面侧导电材料析出的工序。
16.如权利要求15所述的柔性布线基板的制造方法，其特征在于：
上述第一底面侧导电材料在到达上述第一表面导电层之前结束生长。
17.如权利要求12所述的柔性布线基板的制造方法，其特征在于，具有：
在已构图的上述第一覆盖导电层上配置第二基底膜和第二导电层的工序；
形成贯通上述第二导电层和上述第二基底膜，在底面上上述第一覆盖导电层露出，在内缘面上上述第二基底膜露出的第二孔的工序；
在至少是露出于上述第二孔内的上述第二基底膜的表面上，用非电解镀法使第二非电解镀层析出的工序；
在上述第二非电解镀层表面上，用电解镀法使第二导电材料生长并用上述第二导电材料完全充填上述第二孔内的工序。
18.如权利要求17所述的柔性布线基板的制造方法，其特征在于：
上述第二导电层是金属箔，上述第二导电层被贴附在上述第二基底膜上。
19.如权利要求17所述的柔性布线基板的制造方法，其特征在于：
具有对上述第二导电层构图的工序。
20.如权利要求17所述的柔性布线基板的制造方法，其特征在于，具有：
在与上述基准导电层的配置了上述第一基底膜的面相反一侧的面上，配置第三基底膜和第一背面导电层的工序；
形成贯通上述第一背面导电层和上述第三基底膜，在底面上上述基准导电层露出，在内缘面上上述第三基底膜露出的第三孔的工序；
在至少是露出于上述第三孔内的上述第三基底膜的表面上，用非电解镀法使第三非电解镀层析出的工序；
在上述第三非电解镀层表面上，用电解镀法使第三导电材料生长并用上述第三导电材料完全充填上述第三孔内的工序；以及
除去在上述第一背面导电层上形成的上述第三导电材料和上述第三非电解镀层，使上述第一背面导电层露出的工序。
21.如权利要求20所述的柔性布线基板的制造方法，其特征在于：
具有对上述第一背面导电层构图的工序。
CNB028087755A 2001-02-23 2002-02-18 柔性布线基板的制造方法 Expired - Lifetime CN1231103C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP48878/2001 2001-02-23
JP2001048878A JP2002252446A (ja) 2001-02-23 2001-02-23 フレキシブル配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN1505916A CN1505916A (zh) 2004-06-16
CN1231103C true CN1231103C (zh) 2005-12-07

Family

ID=18910069

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028087755A Expired - Lifetime CN1231103C (zh) 2001-02-23 2002-02-18 柔性布线基板的制造方法

Country Status (6)

Country Link
US (2) US6912779B2 (zh)
JP (1) JP2002252446A (zh)
KR (1) KR20030080023A (zh)
CN (1) CN1231103C (zh)
TW (1) TW521360B (zh)
WO (1) WO2002071818A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105075411A (zh) * 2013-03-28 2015-11-18 日立化成株式会社 多层配线基板的制造方法
CN107079590A (zh) * 2014-10-24 2017-08-18 住友电工印刷电路株式会社 柔性印刷电路板和用于制造柔性印刷电路板的方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307549B2 (en) * 2001-11-20 2012-11-13 Touchsensor Technologies, Llc Method of making an electrical circuit
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
US7565738B2 (en) * 2004-05-31 2009-07-28 Sanyo Electric Co., Ltd. Method for manufacturing circuit device
JP2006019361A (ja) 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4876396B2 (ja) * 2005-01-05 2012-02-15 東洋紡績株式会社 プリント配線板
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
CN101657072B (zh) * 2008-08-19 2011-12-21 富葵精密组件(深圳)有限公司 电路板制作方法
KR100951940B1 (ko) * 2009-08-14 2010-04-09 (주)인터플렉스 연성인쇄회로기판의 제조방법
CN101807517B (zh) * 2010-02-25 2011-09-21 中国科学院上海微系统与信息技术研究所 形成铜互连mim电容器结构的方法
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
DE102010016780B4 (de) * 2010-05-04 2021-08-12 Cicor Management AG Verfahren zur Herstellung einer flexiblen Schaltungsanordnung
CN102905474B (zh) * 2011-07-28 2015-09-30 景硕科技股份有限公司 电路载板导电凸块的制作方法
KR101397303B1 (ko) * 2012-12-31 2014-05-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
CN103987196A (zh) * 2014-05-26 2014-08-13 蔡新民 一种免烘烤湿膜线路板的制作方法
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN104319240B (zh) * 2014-10-27 2017-06-23 京东方科技集团股份有限公司 一种柔性基板贴附方法
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
CN106163102B (zh) * 2015-04-02 2018-11-23 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
JP6499925B2 (ja) * 2015-06-02 2019-04-10 タツタ電線株式会社 フレキシブルプリント配線板、フレキシブルプリント配線板用補強部材、及びフレキシブルプリント基板
JP6700207B2 (ja) * 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法
US10332832B2 (en) * 2017-08-07 2019-06-25 General Electric Company Method of manufacturing an electronics package using device-last or device-almost last placement
US11377749B1 (en) 2017-10-17 2022-07-05 Seagate Technology Llc Electrodeposition of high damping magnetic alloys
US11152020B1 (en) 2018-05-14 2021-10-19 Seagate Technology Llc Electrodeposition of thermally stable alloys
CN108874226B (zh) * 2018-06-29 2021-06-11 信利光电股份有限公司 一种触摸屏ito膜层的刻蚀方法及触摸屏组件
KR102142803B1 (ko) * 2019-02-25 2020-08-10 (주)티에스이 폴리이미드 필름을 이용한 회로 기판의 제조 방법
KR102142802B1 (ko) * 2019-02-25 2020-08-10 (주)티에스이 후면 전극을 이용한 전기 도금 처리에 의한 회로 기판의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325780A (en) * 1980-09-16 1982-04-20 Schulz Sr Robert M Method of making a printed circuit board
JPH0368194A (ja) * 1989-08-05 1991-03-25 Nippon Mektron Ltd 可撓性回路基板に於ける両面導通部の形成法
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JPH05283865A (ja) * 1992-03-31 1993-10-29 Dainippon Printing Co Ltd 多層フレキシブルプリント配線板の製造方法
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
JPH06132630A (ja) * 1992-10-20 1994-05-13 Matsushita Electric Ind Co Ltd フレキシブル配線板の製造方法
JPH07135385A (ja) * 1993-11-09 1995-05-23 Fujikura Ltd Ｆｐｃの導体回路形成方法
US6197425B1 (en) * 1995-05-09 2001-03-06 Taiyo Ink Manufacturing Co., Ltd. Curable resin composition, multilayer printed circuit board manufactured by using the composition, and method for the production thereof
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
US6192580B1 (en) * 1996-12-05 2001-02-27 Oki Electric Industry Co., Ltd. Method of making laminate printed circuit board with leads for plating
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP3629375B2 (ja) * 1998-11-27 2005-03-16 新光電気工業株式会社 多層回路基板の製造方法
JP3790063B2 (ja) * 1999-03-08 2006-06-28 新光電気工業株式会社 多層配線基板及びその製造方法並びに半導体装置
JP4187352B2 (ja) * 1999-06-02 2008-11-26 イビデン株式会社 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105075411A (zh) * 2013-03-28 2015-11-18 日立化成株式会社 多层配线基板的制造方法
CN105075411B (zh) * 2013-03-28 2018-11-16 日立化成株式会社 多层配线基板的制造方法
CN107079590A (zh) * 2014-10-24 2017-08-18 住友电工印刷电路株式会社 柔性印刷电路板和用于制造柔性印刷电路板的方法
CN107079590B (zh) * 2014-10-24 2019-05-28 住友电工印刷电路株式会社 柔性印刷电路板和用于制造柔性印刷电路板的方法

Also Published As

Publication number Publication date
JP2002252446A (ja) 2002-09-06
US20050164492A1 (en) 2005-07-28
US7098132B2 (en) 2006-08-29
CN1505916A (zh) 2004-06-16
KR20030080023A (ko) 2003-10-10
TW521360B (en) 2003-02-21
US20040078970A1 (en) 2004-04-29
US6912779B2 (en) 2005-07-05
WO2002071818A1 (fr) 2002-09-12

Similar Documents

Publication Publication Date Title
CN1231103C (zh) 柔性布线基板的制造方法
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1190840C (zh) 半导体装置用引线框架
CN1163978C (zh) 热电元件的制造方法
CN1260814C (zh) 导线框、使用该导线框的半导体装置及其制造方法
CN101066005A (zh) 多层布线基板及其制造方法
CN1498749A (zh) 带载体的极薄铜箔及其制造方法以及印刷配线基板
CN1288947C (zh) 多层布线基片及其制造方法
CN1151542C (zh) 电子器件及其制造方法
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1222989C (zh) 多层柔性布线板及其制造方法
CN1051197C (zh) 电路板的制造方法及其制成的电路板
CN1620221A (zh) 带载体的极薄铜箔以及使用带载体的极薄铜箔的电路板
CN1374827A (zh) 带孔的组合用多层基板及其制造方法
CN101049057A (zh) 多层印刷电路板及多层印刷电路板的制造方法
CN1012236B (zh) 卷绕型固体电解电容器
CN1765161A (zh) 刚挠性电路板
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1882224A (zh) 配线基板及其制造方法
CN1949500A (zh) 配线板、半导体器件及制造配线板和半导体器件的方法
CN1351376A (zh) 半导体模块及其制造方法
CN1106977A (zh) 具有促进粘着层的金属箔
CN1694248A (zh) 半导体器件及其制造方法
CN1197150C (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20051207

CX01 Expiry of patent term