CN1233058A - 升压电路 - Google Patents

升压电路 Download PDF

Info

Publication number
CN1233058A
CN1233058A CN99105833A CN99105833A CN1233058A CN 1233058 A CN1233058 A CN 1233058A CN 99105833 A CN99105833 A CN 99105833A CN 99105833 A CN99105833 A CN 99105833A CN 1233058 A CN1233058 A CN 1233058A
Authority
CN
China
Prior art keywords
field effect
effect transistor
boosting
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99105833A
Other languages
English (en)
Inventor
长绳浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1233058A publication Critical patent/CN1233058A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

电源电压提供给升压电路的升压驱动器,当指示升压开始的升压启动信号输入时升压驱动器产生脉冲信号。当接收到脉冲信号时,升压电容器升高输出端的电压值。预充电电路在升压前等待状态给输出端提供电压。恒定电压产生电路给预充电电路提供恒定电压。

Description

升压电路
本发明涉及读取数据等操作的升压电路，尤其涉及有将升压值控制在所需范围之内功能的升压电路。
通常，当读取半导体存储器中存放的数据时，升压电路用于给字线升压。例如第6-60651号日本专利申请未决公开中所述的常规升压电路。图1是说明第6-60651号日本专利申请未决公开中所述常规升压电路的电路图。
在常规升压电路中，升压启动信号ATDBST输入到反相器505的输入端，从升压节点NDBST输出电压Vboost。反相器505的输出端接到反相器506的输入端、N-沟道MOS晶体管503的栅极和P-沟道MOS晶体管501的栅极。反相器506的输出端接到电容值为Cb的升压电容507的一端，升压电容507的另一端接到升压节点NDBST。
N-沟道MOS晶体管503的漏极接地，它的源极接到N-沟道MOS晶体管504的漏极，N-沟道MOS晶体管504的源极接到P-沟道MOS晶体管502的栅极，把连接点VX与P-沟道MOS晶体管501的一个输入/输出端连接。
电源电压VCC一直提供给N-沟道MOS晶体管504的栅极，并且N-沟道MOS晶体管一直为导通状态。进一步说，P-沟道MOS晶体管502的一个输入端接电源电压VCC，另一个输入/输出端接到升压节点NDBST。P-沟道MOS晶体管501的另一个输入/输出端也接到升压节点NDBST。
在有上述结构的常规升压电路中，当处于升压前的等待状态时，升压启动信号ATDBST以低电平输入给反相器505。反相器505将升压启动信号ATDBST的电平反相，VCC电平的信号输入给反相器506的输入端、N-沟道MOS晶体管503的栅极和P沟道MOS晶体管501的栅极。
按照上述操作，反相器506的输出信号维持低电平，并将低电平信号输入给升压电容器507。
N-沟道MOS晶体管503进入导通状态，并且升压节点NDBST和P-沟道MOS晶体管502的栅极电平(节点VX)被维持在低电平。因此，假定P-沟道MOS晶体管502为导通状态，此时P-沟道MOS晶体管501处于截止状态。由于P-沟道MOS晶体管502导通，使升压节点NDBST达到电源电压值VCC。
当从此状态开始升压时，升压启动信号ATDBST从低电平转换为高电平VCC，并输入到反相器505的输入端。
按照这个操作，反相器505的输出信号从高电平VCC转换为低电平，而反相器506的输出信号从低电平转换为高电平VCC。
因此，VCC高电平信号加到电容器507的一端，低电平信号输入给N-沟道MOS晶体管503的栅极和P-沟道MOS晶体管501的栅极。当VCC高电平信号提供给电容器507的一端时，升压节点NDBST从电源电压VCC电平升压至等式(1)所示的电压值，该值为在电容器507中由电容耦合得到的。
Vboost=(1+(Cb/(Cb+CL)))×VCC    …(1)
当升压完成时，升压启动信号ATDBST的输入电平从高电平转换为低电平，因此各节点的电压值恢复到升压启动前的状态，然后升压完成。
当从非易失半导体存储器中读取数据、把所述常规升压电路用作指定字线的升压器时，由于需要确保导通单元和关断单元读取范围，必须把升压电平控制在上限指标和下限指标之间。
然而存在这样一个问题，即最优先控制达到下限指标的同时也要达到上限指标是非常困难的。
原因是该电路的升压值依赖电源电压，如上所述，该升压值和电源电压约为等式(1)所示的两倍关系。
进一步说，在从非易失半导体存储器中读取数据时，如果常规升压电路用作为指定字线升压，当字线电压过分增加时，存储单元栅极开始升压，其漏极电平变为1伏左右，从而建立了一个伪弱写方式，因此重复进行读操作，这样就存在一个由伪弱写操作引起存储单元阈值变化的问题。
原因是该电路的升压值依赖电源电压，该升压值和电源电压约为两倍的关系。
本发明的一个目的是提供一种升压电路，即使当被升压的电位比电源电压高许多时，其也能够稳定控制升压电位，使升压指标上限不取决于电源电压。
根据本发明的一个方面，升压电路包括输出端和提供有电源电压的升压驱动器。当表示升压开始的升压启动信号输入时，升压驱动器产生脉冲信号，升压电路进一步包括：升压电容器，当接收到上述脉冲信号时，升压电容器升高所述输出端的电压值；预充电电路，在升压前等待状态给输出端提供电压；恒定电压产生电路，其给预充电电路提供恒定电压。
根据本发明的另一方面，升压电路包括输出端，和当表示升压开始的升压启动信号输入时产生脉冲信号的升压驱动器。升压电路进一步包括升压电容器，当接收到脉冲信号时该电容器升高所述输出端的电压值；提供有电源电压的预充电电路；给升压驱动器提供恒定电压的恒定电压产生电路；预充电电路在升压前的等待状态给输出端提供电压。
根据本发明特征的可能性，升压电路包括：输出端，和当表示升压开始的升压启动信号输入时产生脉冲信号的升压驱动器。升压电路一步包括接收到脉冲信号时升高输出端的电压值的升压电容器；在升压前的等待状态给输出端提供电压的预充电电路；给升压驱动器和预充电电路提供恒定电压的恒定电压产生电路。
根据本发明，可用恒定电压产生电路产生的恒定电压来控制在升压前等待状态的预充电电平和升压脉冲幅值的至少一个。因此，由于最小预充电值可以是不取决于电源电压的电平，即使优先考虑升压值下限指标，也有可能容易地达到上限指标。
结果，当从非易失性半导体存储器中读取数据时，如果本发明适合于升高字线电压值，则有可能防止由于字线电压值的升高造成的读错误，同时防止由于字线电压值的升高造成伪弱写状态。
图1是说明第6-60651号日本专利申请未决公开中所描述的常规升压电路的电路图；
图2是说明本发明第一实施例升压电路的框图；
图3是说明预充电电路105结构的电路图；
图4是说明升压驱动器102结构的电路图；
图5是说明本发明第二实施例升压电路的框图；
图6是说明预充电电路105a结构的电路图；
图7是说明升压驱动器102a结构的电路图；
下面将参考附图对本发明实施例的升压电路进行具体描述。图2是说明本发明第一实施例升压电路的框图；
在第一实施例的升压电路中，升压启动信号ATDBST输入到反相器101的输入端，从升压节点NDBST(高电压输出端)输出电压Vboost，升压驱动器102的输入端接到反相器101的输出端，升压电容器103的一端接到升压驱动器102的输出端，升压驱动器102产生升压脉冲给升压电容103，升压节点NDBST接到升压电容103的另一端，升压节点NDBST接到高电压输出端(Vboost)，接收升压脉冲的升压电容器将高电压输出端升压，升压电容器103的容值是Cb。
这里优选设置一接到高电压输出端的预充电电路105，用于在升压前的等待状态给高电压输出端(Vboost)提供电压。恒定电压Veonst作为电源输入给预充电电路105，预充电电路105的输出端接到升压节点NDBST。
进一步说，升压负载电容106可以接到升压节点NDBST，升压负载电容106的电容值是CL。
升压电路优选具备给预充电电路105提供恒定电压的恒定电压产生电路104，电源电压VCC提供给恒定电压产生电路104，而恒定电压产生电路104的输出端输出恒定电压Vconst。
下面将描述用于第一实施例升压电路的预充电电路。图3是说明预充电电路105结构的电路图。
预充电电路105可具备反相器206，升压启动信号ATDBST从反相器206的输入端输入。反相器207的输入端和N-沟道MOS晶体管204的栅极连接到反相器206的输出端，N-沟道MOS晶体管205栅极接到反相器207的输出端。
N-沟道MOS晶体管204的源极接地电位，P-沟道MOS晶体管201的漏极、P-沟道MOS晶体管202的栅极和P-沟道MOS晶体管203的栅极与N-沟道MOS晶体管204的漏极连接。
N-沟道MOS晶体管205的源极接到地电位，P-沟道MOS晶体管202的漏极和P-沟道MOS晶体管201的栅极连接到N-沟道MOS晶体管205的漏极。
P-沟道MOS晶体管203的源极接恒定电压Vconst，P-沟道MOS晶体管203的漏极接升压节点NDBST。
升压节点NDBST接到P-沟道MOS晶体管201和202的源极。
下面将描述用于第一实施例升压电路的升压驱动器102。图4是说明升压驱动器102结构的电路图。
升压驱动器102可具备P-沟道MOS晶体管301，升压启动信号的反相信号BSTIN从P-沟道MOS晶体管301的栅极输入，P-沟道MOS晶体管301的源极接到电源电压VCC，P-沟道MOS晶体管301的漏极接到升压脉冲产生节点BOOST。
升压驱动器102也可具备N-沟道MOS晶体管302，升压启动信号的反相信号BSTIN从N-沟道MOS晶体管302的栅极输入，N-沟道MOS晶体管302的源极接到地电位，N-沟道MOS晶体管302的漏极接到升压脉冲产生节点BOOST。
下面将描述上述构成的第一实施例升压电路的操作。
在升压前等待状态，升压启动信号ATDBST以低电平输入给反相器101，反相器101将升压启动信号ATDBST的电平反相，并且高电平信号VCC输入到升压驱动器102的输入端。
因此，升压驱动器102的输出信号维持低电平，这个低电平信号被输入到升压电容器103的一端。此时，恒定电压产生电路104提供的电压Vconst通过预充电电路105到达升压节点NDBST，并且电荷存入升压电容103和升压负载电容106。
当从此状态开始升压时，升压启动信号ATDBST从低电平转换为高电平VCC，并输入到反相器101的输入端。
因此，反相器101的输出信号从高电平VCC转换为低电平，升压驱动器102的输出信号从低电平转换为高电平VCC。
因此，高电平VCC信号提供给升压电容器103的一端，当高电平信号VCC提供给升压电容器103的一端时，升压节点NDBST从预充电电平Vconst升高到等式(2)所示的由升压电容103耦合的电压值。
Vboost=Vconst+(Cb/(Cb+CL))×VCC    …(2)
在等式(2)中，Vboost是从高电压输出端输出的电压，Vconst是从恒定电压产生电路104输出的恒定电压，Cb是升压电容器103的电容值，CL是升压负载电容器106的电容值，VCC是提供给恒定电压产生电路104的电源电压。
当升压完成时，升压启动信号ATDBST的输入电平从高电平转换为低电平。因此，各节点的电压值回到升压启动前的电压值，升压过程结束。
如上所述，根据第一实施例，由于在升压前等待状态的预充电电平为不取决于电源电压的恒定电压，因此容易控制升压值到达上限。
下面将描述本发明第二实施例。图5是说明本发明第二实施例升压电路的框图。
在第二实施例的升压电路中，升压启动信号ATDBST输入到反相器101的输入端，从升压节点NDBST(高电压输出端)输出电压Vboost，升压驱动器102a的输入端优选接到反相器101的输出端，升压电容器103的一端接到升压驱动器102a的输出端，从升压驱动器102a产生升压脉冲给升压电容器103，升压节点NDBST接到升压电容器103的另一端，升压节点NDBST接到高电压输出端(Vboost)，升压电容器103接收升压脉冲，将高电压输出端升压，升压电容器103的电容值是Cb。
提供的预充电电路105a接到高电压输出端，用于在升压前的等待状态给高电压输出端(Vboost)提供电压，电源电压VCC作为电源输入给预充电电路105a，预充电电路105a的输出端接到升压节点NDBST。
进一步说，升压负载电容器106接到升压节点NDBST，升压负载电容器106电容值是CL。
升压电路优选设置有恒定电压产生电路104，用于给升压驱动器102a提供恒定电压值Vconst，电源电压VCC提供给恒定电压产生电路104，从恒定电压产生电路104的输出端输出恒定电压Vconst。
下面将说明预充电电路105a和用于第二实施例升压电路的升压驱动器102a。图6是说明预充电电路105a的电路图，图7是说明升压驱动电路102a结构的电路图。在图6所示的预充电电路105a中或在图7所示的升压驱动电路102a中，与图3或图4中所示的预充电电路105a或升压驱动电路102a相似的元件用相同的参考标号表示，并省略对它们的详述。
如图6所示，在第二实施例中使用的预充电电路105a，优选设置有源极接到电源电压VCC的P-沟道MOS晶体管203a，取代源极接到恒定电压Vconst的晶体管203。
进一步说，如图7所示，在第二实施例中使用的升压电路102a优先具备源极接到恒定电压Vconst的P-沟道MOS晶体管301a，取代源极接到电源电压VCC的晶体管301。
以下将描述上述结构的第二实施例升压电路的操作。
在升压前的等待状态，升压启动信号ATDBST以低电平输入到反相器101，反相器101将升压启动信号ATDBST的电平反相，高电平VCC信号输入到升压驱动器102a输入端。
因此，升压驱动器102a的输出信号维持在低电平，并且该低电平信号被输入到升压电容器103的一端，此时，电源电压VCC通过预充电电路105a达到升压节点NDBST，并且电荷存入升压电容器103和升压负载电容器106。
当从该状态开始升压时，升压启动信号ATDBST从低电平转换为高电平VCC，并输入到反相器101的输入端。
因此，反相器101的输出信号从高电平VCC转换为低电平，升压驱动器102a的输出信号从低电平转换为高电平Vconst。
因此，高电平Vconst信号提供给升压电容103的一端，当高电平Vconst信号提供给升压电容103的一端时，升压节点NDBST从预充电电平VCC升高到等式(3)所示的由升压电容103耦合的电压值。
Vboost=VCC+(Cb/(Cb+CL))×Vconst    …(3)
在等式(3)中，Vboost是从高电压输出端输出的电压，Vconst是从恒定电压产生电路104输出的恒定电压，Cb是升压电容器103的电容值，CL是升压负载电容器106的电容值，VCC是提供给恒定电压产生电路104的电源电压。
当升压完成时，升压启动信号ATDBST的输入从高电平转换为低电平。因此，各节点的电压值回到升压启动时的电平，升压过程结束。
如上所述，根据第二实施例，由于升压脉冲幅值是不取决于电源电压的恒定电压，因此容易控制升压值达到上限。
尽管在第一实施例中恒定电压产生电路104给预充电电路105提供恒定电压，而在第二实施例中恒定电压产生电路104给升压电路102a提供恒定电压，但本发明不限于这样的结构。
例如，来自恒定电压产生电路的恒定电压可以提供给预充电电路和升压驱动器，在这种情况下，优选构成如图3所示的预充电电路，在升压前的等待状态，预充电电路给高电压输出端(Vboost)提供恒定电压，升压驱动器优选如图7所示构成，从升压驱动器产生的升压脉冲提供给升压电容。接收升压脉冲信号的升压电容器将高电压输出端升压。在这种情况下，升压前等待状态的预充电电平和升压脉冲的幅值是不取决于电源电压的恒定电压。

Claims (8)

1．一种升压器电路，其特征在于包括：
输出端；
升压驱动器，提供有电源电压，当指示升压开始的升压启动信号输入时，所述的升压驱动器产生脉冲信号；
升压电容器，当接收到所述脉冲信号时升高所述输出端的电压值；
预充电电路，在升压前的等待状态给所述输出端提供电压；
恒定电压产生电路，给所述预充电电路提供恒定电压。
2．一种升压器电路，其特征在于包括：
输出端；
升压驱动器，当指示升压开始的升压启动信号输入时，产生脉冲信号；
升压电容器，当接收到所述脉冲信号时，升高所述输出端的电压值；
预充电电路，提供有电源电压，所述预充电电路在升压前等的待状态给所述输出端提供电压；
恒定电压产生电路，它给所述升压驱动器提供恒定电压。
3．一种升压器电路，其特征在于包括：
输出端；
升压驱动器，当指示升压开始的升压启动信号输入时产生脉冲信号；
升压电容器，当接收到所述脉冲信号时，升高所述输出端的电压；
预充电电路，在升压前的等待状态给所述输出端提供电压；
恒定电压产生电路，它给所述升压驱动器和所述预充电电路提供恒定电压。
4．根据权利要求1的升压器电路，其特征在于所述预充电电路包括：
场效应晶体管，其源极接到所述恒定电压产生电路，其漏极接到所述输出端；
控制电路，与所述升压启动信号联合控制所述场效应晶体管的栅极电位。
5．根据权利要求1的升压电路，其特征在于所述升压驱动器包括：
第一场效应晶体管，其栅极输入所述升压启动信号的反相信号，所述电源电压提供给所述第一场效应晶体管的源极；
第二场效应晶体管，其源极接地，其漏极与所述第一场效应晶体管的漏极连接，所述第二场效应晶体管的栅极输入所述升压启动信号的反相信号，所述第二场效应晶体管的沟道导电类型与所述第一场效应晶体管的不同。
6．根据权利要求2的升压电路，其特征在于所述预充电电路包括：
场效应晶体管，其漏极连接到所述输出端，所述电源电压提供给所述场效应晶体管的源极；
控制电路，与所述升压启动信号联合控制所述场效应晶体管的栅极电位；
7．根据权利要求2的升压电路，其特征在于所述升压驱动器包括：
第一场效应晶体管，其源极接到所述恒定电压产生电路，所述第一场效应晶体管的栅极输入所述升压启动信号的反相信号；
第二场效应晶体管，其源极接地，其漏极与所述第一场效应晶体管的漏极连接，所述第二场效应晶体管的栅极输入所述升压启动信号的反相信号，所述第二场效应晶体管的沟道导电类型与所述第一场效应晶体管的不同。
8．根据权利要求3的升压电路，其特征在于所述预充电电路包括：
第一场效应晶体管，其源极接到所述恒定电压产生电路，其漏极与所述输出端连接；
控制电路，与所述升压启动信号联合控制所述第一场效应晶体管的栅极电位；
所述升压驱动器包括：
第二场效应晶体管，其源极接到所述恒定电压产生电路，所述第二场效应晶体管的栅极输入所述升压启动信号的反相信号；
第三场效应晶体管，其源极接地，其漏极与所述第二场效应晶体管的漏极连接，所述第三场效应晶体管的栅极输入所述升压启动信号的反相信号，所述第三场效应晶体管的沟道导电类型与所述第二场效应晶体管的不同。
CN99105833A 1998-04-20 1999-04-20 升压电路 Pending CN1233058A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP109200/98 1998-04-20
JP10920098A JPH11308855A (ja) 1998-04-20 1998-04-20 昇圧回路

Publications (1)

Publication Number Publication Date
CN1233058A true CN1233058A (zh) 1999-10-27

Family

ID=14504161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99105833A Pending CN1233058A (zh) 1998-04-20 1999-04-20 升压电路

Country Status (6)

Country Link
US (2) US6268761B1 (zh)
EP (1) EP0952662A3 (zh)
JP (1) JPH11308855A (zh)
KR (1) KR100336254B1 (zh)
CN (1) CN1233058A (zh)
TW (1) TW422981B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295536B (zh) * 2007-04-24 2011-08-17 南亚科技股份有限公司 升压电路及应用其的内存结构
CN101620886B (zh) * 2008-07-02 2012-01-25 中芯国际集成电路制造(上海)有限公司 用于闪存器件的字线增压器
CN109804326A (zh) * 2016-10-12 2019-05-24 赛普拉斯半导体公司 快速斜坡低电源电荷泵电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002032987A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
US6570434B1 (en) * 2000-09-15 2003-05-27 Infineon Technologies Ag Method to improve charge pump reliability, efficiency and size
US6404273B1 (en) * 2000-10-26 2002-06-11 Stmicroelectronics S.R.L. Voltage booster with a low output resistance
JP2003091997A (ja) * 2001-09-19 2003-03-28 Seiko Epson Corp 不揮発性半導体記憶装置
KR100425474B1 (ko) * 2001-11-21 2004-03-30 삼성전자주식회사 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로
ITVA20020017A1 (it) * 2002-02-21 2003-08-21 St Microelectronics Srl Circuito integrato elevatore di tensione a pompa di carica
US6909318B2 (en) * 2003-01-06 2005-06-21 Texas Instruments Incorporated CMOS voltage booster circuit
US7233194B2 (en) * 2003-01-06 2007-06-19 Texas Instruments Incorporated CMOS voltage booster circuits
JP4149415B2 (ja) 2004-05-31 2008-09-10 株式会社ケーヒン 昇圧電源制御装置および昇圧電源制御装置の故障部位特定判定方法
US7767844B2 (en) 2005-05-23 2010-08-03 Atomic Energy Council Method for manufacturing diethylene triamine pentaacetic acid derivative
KR100803364B1 (ko) * 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
US7847621B2 (en) * 2007-11-13 2010-12-07 Rohm Co., Ltd. Control circuit and control method for charge pump circuit
JP2011034658A (ja) 2009-08-06 2011-02-17 Fujitsu Semiconductor Ltd 半導体記憶装置、ワード線の昇圧方法、及びシステム
KR102509328B1 (ko) * 2016-08-29 2023-03-15 에스케이하이닉스 주식회사 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치
CN111262431B (zh) * 2020-03-18 2021-03-30 一汽解放汽车有限公司 一种用于车辆的升压控制电路和方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736121A (en) * 1985-09-10 1988-04-05 Sos Microelettronica S.p.A. Charge pump circuit for driving N-channel MOS transistors
JPH0697836B2 (ja) 1987-05-20 1994-11-30 松下電器産業株式会社 昇圧回路
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
JPH0660651A (ja) 1992-07-31 1994-03-04 Sony Corp 昇圧回路およびその方法
JP3190940B2 (ja) 1993-05-31 2001-07-23 松下電子工業株式会社 昇圧回路
US5629843A (en) * 1993-10-15 1997-05-13 Micron Technology, Inc. Self compensating clamp circuit and method for limiting a potential at a pump circuit node
JPH09320267A (ja) * 1996-05-28 1997-12-12 Oki Micro Design Miyazaki:Kk 昇圧回路の駆動方法および昇圧回路
KR100200721B1 (ko) * 1996-08-20 1999-06-15 윤종용 반도체 메모리장치의 내부 승압 전압 발생기
US5767729A (en) * 1996-10-31 1998-06-16 Integrated Silicon Solution Inc. Distribution charge pump for nonvolatile memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295536B (zh) * 2007-04-24 2011-08-17 南亚科技股份有限公司 升压电路及应用其的内存结构
CN101620886B (zh) * 2008-07-02 2012-01-25 中芯国际集成电路制造(上海)有限公司 用于闪存器件的字线增压器
CN109804326A (zh) * 2016-10-12 2019-05-24 赛普拉斯半导体公司 快速斜坡低电源电荷泵电路

Also Published As

Publication number Publication date
JPH11308855A (ja) 1999-11-05
EP0952662A3 (en) 2002-02-06
EP0952662A2 (en) 1999-10-27
KR19990083335A (ko) 1999-11-25
KR100336254B1 (ko) 2002-05-09
US6268761B1 (en) 2001-07-31
TW422981B (en) 2001-02-21
US20010019286A1 (en) 2001-09-06

Similar Documents

Publication Publication Date Title
CN1233058A (zh) 升压电路
CN1125467C (zh) 有闪速电可擦可编程只读存储器单元的非易失性存储设备
CN1044526C (zh) 半导体存贮装置
CN1105389C (zh) 适于低电源电压下工作的存储器及读出放大器
CN1107955C (zh) 半导体存储器件的增压电路
US5677874A (en) Nonvolatile semiconductor memory device
CN1758379A (zh) 闪存装置中的区块开关
CN1613119A (zh) 用于在测试低压非易失性存储器时提高编程速度的双模式高压电源
CN1610946A (zh) 用于非易失性存储器的升压器
CN1832040A (zh) 具有改进的擦除功能的闪存设备和控制其擦除操作的方法
CN1210341A (zh) 带有对用于选择存储单元的辅助字线的控制的半导体存储器件
CN1449566A (zh) 采用脉宽调制技术的感应升压泵的调节器设计
CN102290981B (zh) 一种电荷泵电路和采用所述电荷泵电路的闪速存储器
CN1312609A (zh) 升压器、具有该升压器的集成电路卡及电子设备
CN1229998A (zh) 半导体器件
JPS6118415B2 (zh)
KR900005230B1 (ko) 반도체 승압 신호 발생회로
CN1695291A (zh) 半导体集成电路装置
CN1838325A (zh) 非易失性存储装置的高电压开关电路
CN103107695A (zh) 电荷泵电路及存储器
JPH04287418A (ja) 半導体集積回路
CN1650522A (zh) 具有全电压摆动运行的低功率动态逻辑门电路
JPS6237472B2 (zh)
CN102280127B (zh) 时钟产生电路及电荷泵系统
US5969961A (en) Load pump type of voltage generator circuit

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030530

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030530

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication