CN1236186A - 半导体集成电路器件的制造工艺和半导体集成电路器件 - Google Patents

半导体集成电路器件的制造工艺和半导体集成电路器件 Download PDF

Info

Publication number
CN1236186A
CN1236186A CN99106677A CN99106677A CN1236186A CN 1236186 A CN1236186 A CN 1236186A CN 99106677 A CN99106677 A CN 99106677A CN 99106677 A CN99106677 A CN 99106677A CN 1236186 A CN1236186 A CN 1236186A
Authority
CN
China
Prior art keywords
film
refractory metal
polysilicon film
polysilicon
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99106677A
Other languages
English (en)
Other versions
CN1187813C (zh
Inventor
田边义和
山本直树
三谷真一郎
花冈裕子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1236186A publication Critical patent/CN1236186A/zh
Application granted granted Critical
Publication of CN1187813C publication Critical patent/CN1187813C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

轻度氧化工艺技术,在采用多晶硅及金属栅结构和双栅结构的CMOS LSI中,向半导体晶片Al的主表面提供含氢气及由氧气和氢气合成的蒸汽的混合气体,在难熔金属膜基本上不被氧化,且包含于构成栅极一部分的p型多晶硅膜中的硼不会通过栅氧化膜扩散到半导体衬底的低热负载条件下,进行热处理,以改善栅极边缘部分之下被腐蚀掉的栅绝缘膜的外形。

Description

半导体集成电路器件的制造工艺和半导体集成电路器件
本发明涉及一种制造半导体集成电路器件的工艺，特别涉及具有多晶硅金属结构的MOSFET(金属氧化物半导体场效应晶体管)的半导体集成电路器件的制造技术，所说MOSFET中栅极由含硼(B)多晶硅与难熔金属的层叠膜构成。
日本专利特许公开132136/1984(此后称之为Kobayashi1)公开了一种技术，在Si(硅)衬底上形成含有W膜或Mo膜的多晶硅金属(polymetal)结构的栅极后，在蒸汽和氢的混合气氛中进行轻度氧化，以便只选择氧化Si，而不氧化W(Mo)膜。这种技术利用了这样的特性，即氧化还原反应平衡时的蒸汽/氢分压比在W(Mo)和Si间不同，并且Si的选择氧化是以该分压比设置在一个范围内的方式实现的，在该范围内，一旦W(Mo)被氧化，便会立即被同时存在的氢还原，但Si仍被氧化。蒸汽和氢的混合气氛利用气泡法形成，其中氢气供应到装于容器中的纯水中，通过改变纯水的温度控制蒸汽/氢分压比。
另外，根据上述文献的这些发明人的其它涉及选择氧化的主要文献包括日本专利特许公开89943/1985(此后称为Kobayashi2)和日本专利特许公开150236/1986(此后称之为Iwata)。
日本专利特许公开94716/1995(此后称之为Muraoka)公开了一种技术，通过栅氧化膜在Si衬底上形成了含有如TiN等金属氮化物层和如W等金属层的多晶硅金属结构栅极后，在用氮稀释的还原气体(氢)和氧化气体(蒸汽)的气氛中进行轻度氧化。根据该文献，可以说，只有Si可以被选择氧化，而不会氧化金属层，由于通过用氮稀释蒸汽/氢混合气体，防止了金属氮化层的脱氮反应，所以还可以防止金属氮化层的氧化。
1992年11月1-2日举办的第45届半导体集成电路技术学术会议的文献丛书pp.128-133(此后称之为Nakamura)公开了一种技术，在含由不锈催化剂合成的蒸汽的强还原气氛中形成氧化膜。
在CMOS LSI中，其电路由栅长为0.18微米或更小的微细MOSFET构成，考虑采用利用包括金属层的低阻导电材料的栅加工工艺，通过减少低电压下工作时栅的延迟，来确保高工作速度。
最可能的这种低阻栅极材料是通过在多晶硅膜上层叠难熔金属膜得到的多晶硅金属。由于多晶硅金属具有约每方块2Ω的低薄层电阻，所以它不仅可以用作栅极材料，而且可用于互连材料。难熔金属用W(钨)、Mo(钼)和Ti(钛)，甚至在800℃或以下的低温处理时它们也具有良好的低阻特性，并且具有高抗电迁移性。在这些难熔金属膜直接层叠于多晶硅膜上时，它们之间的粘附强度会减小，在高温热处理工艺中在它们之间的界面上形成高阻硅化物层。因此，实际的多晶硅金属栅由三层结构构成，其中包括如TiN(氮化钛)和WN(氮化钨)等金属氮化膜的阻挡层插在多晶硅膜和难熔金属膜之间。
以下是常规栅加工工艺概述。对半导体衬底进行热氧化，以在其表面上形成栅氧化膜。一般情况下，热氧化膜的形成在干氧气氛中进行，但在形成栅氧化膜的情况下，由于可以减少膜的缺陷密度，所以可以采用湿氧化法。在湿氧化法中，采用热解(pyrogenic)法，其中氢在氧气氛中燃烧形成水，这样形成的水与氧一起提供到半导体晶片的表面上。
然而，在热解法中，由于要点燃并燃烧从固定于由石英构成的氢气体导管顶端的喷嘴排出的氢，所以可能会发生由于热熔化喷嘴形成的颗粒变成半导体晶片的污染源。所以已提出了利用催化法而不是燃烧法形成水的方法(日本专利特许公开152282/1993)。
栅极材料堆积于湿氧化法形成的栅氧化膜上后，利用光刻胶作掩模进行干法腐蚀，构图栅极材料。此后，通过灰化去掉光刻胶，并利用如氢氟酸等腐蚀液去掉残留于衬底表面上的干法腐蚀残留物和灰化残留物。
在进行上述的湿法腐蚀时，去掉了除栅极下部区域外所有区域中的栅氧化膜，同时，也各向同性地腐蚀了栅极侧壁边缘处的栅氧化膜，引起了钻蚀。因此，按现实的情况来说，发生了降低栅极的耐压性的问题。所以，为了改善已被钻蚀的栅极侧壁边缘处的外形，要进行一种处理，再对衬底进行热氧化，以在表面上形成氧化膜(此后称之为轻度氧化工艺)。
然而，由于上述难熔金属如W和Mo极易在高温氧气氛中发生氧化，所以在对具有多晶硅及金属结构的栅极进行轻度氧化工艺时，氧化了难熔金属，增大了电阻，其一部分会从衬底上剥离下来。因此，在利用多晶硅及金属的栅加工工艺中，需要在进行轻度氧化工艺时防止难熔金属氧化的措施。
在形成具有多晶硅金属结构的栅极的工艺中，在具有预定分压比的蒸汽/氢混合气体中轻度氧化对提高栅氧化膜的耐压性和防止金属膜氧化是有效的方法。
然而，在作为形成蒸汽/氢混合气体的方法提出的上述常规气泡法中，由于通过向置于容器中的纯水中供应氢气形成蒸汽/氢混合气，所以纯水中所含杂质可能会与蒸汽/氢混合气体一起传送到氧化炉中，污染半导体晶片。
另外，在气泡法中，由于通过改变纯水的的温度控制蒸汽/氢分压比，产生了以下问题：(1)分压易发生波动，很难实现高精度的最佳分压比，(2)蒸汽浓度的可控制范围窄，从百分之几到百分之几十，很难实现ppm级的蒸汽浓度。
在蒸汽浓度较高时，容易发生利用蒸汽/氢混合气体的Si和金属的氧化还原反应，如以下所述。因此，在较高蒸汽浓度下，如利用气泡法形成的蒸汽/氢混合气体中氧化硅时，由于高氧化速率，在极短时间内生长氧化膜。然而，在栅长为0.18微米或以下的微细MOSFET中，需要栅氧化膜形成得极薄，为3.5nm或以下，以保持器件的电特性。因此，利用气泡法形成的蒸汽/氢混合气体很难均匀良好控制地形成这种极薄的栅氧化膜。此外，在低温下进行氧化以减小氧化膜的生长速率时，不能得到具有高质量的氧化膜。
另外，在CMOS LSI中，其电路由栅长为0.18微米或以下的微细MOSFET构成，考虑采用所谓的双栅结构是有益的，其中为了尽可能抑制由于低电压下工作造成的阈值电压(Vth)的波动，构成n沟道MISFET的栅极的多晶硅膜的导电类型为n型，构成p沟道MISFET的栅极的多晶硅膜的导电类型为p型。因此，在由上述多晶硅及金属构成栅极的情况下，n沟道MISFET的栅极具有难熔金属膜层叠于掺杂有如磷(P)等n型杂质的n型多晶硅膜上的结构，p沟道MISFET的栅极具有难熔金属膜层叠于掺杂有如硼(B)等p型杂质的p型多晶硅膜上的结构。
然而，由于作为p型杂质的B(硼)的扩散系数大，在对具有双栅结构的CMOS进行上述轻度氧化工艺时，会发生以下问题，包含于构成p沟道MISFET的栅极一部分的p型多晶硅膜中的B(硼)，通过厚为3.5nm或以下的极薄栅氧化膜扩散到衬底侧，改变了p沟道MISFET的阈值电压(Vth)。
因此，在采用多晶硅及金属栅结构和双栅结构的CMOS LSI中，一个重要要求是开发一种在栅加工后进行轻度氧化工艺时，能够抑制难熔金属的氧化和B(硼)扩散到衬底中的技术。
本发明的目的是提供一种轻度氧化工艺技术，其中在采用多晶硅及金属栅结构和双栅结构的CMOS LSI中，可以抑制构成栅极一部分的难熔金属膜的氧化和含于构成栅极另一部分的p型多晶硅膜中的硼扩散。
本发明另一目的是提供一种适用于半导体集成电路器件的选择氧化法，所说半导体集成电路器件具有两部分，单晶硅或多晶硅构成的硅部分和主要包括难熔金属(耐高温金属)的部分。
本发明再一目的是提供一种轻度氧化工艺技术，其中在具有含掺杂有硼的多晶硅层的栅的半导体集成电路器件中，可以抑制难熔金属膜的氧化和硼从构成栅极另一部分的p型多晶硅膜通过栅氧化膜扩散。
本发明再一目的是提供一种选择氧化工艺技术，其中在具有含掺杂有硼的多晶硅层的栅的半导体集成电路器件中，可以抑制难熔金属膜的氧化和硼从构成栅极另一部分的p型多晶硅膜通过栅氧化膜扩散。
从本说明书的介绍和附图中可以更清楚本发明的上述和其它目的及新颖特点。
下面介绍本发明的实施例中具有代表性的一个。
根据本发明制造半导体集成电路器件的工艺包括以下步骤：在形成于半导体衬底主表面上的栅氧化膜上形成导电膜，该导电膜包括层叠于栅氧化膜上的含硼多晶硅膜和直接或通过阻挡层形成的难熔金属膜，并通过构图该导电膜形成MOSFET的栅极；热处理步骤，含有氢气及由氧气和氢气合成的蒸汽的混合气体与催化剂一起提供到加热到预定温度的半导体衬底的主表面或主表面附近；下一步，通过选择性氧化半导体衬底的主表面，改善在构图时被腐蚀的栅极边缘部分下的栅绝缘膜的外形，其中在难熔金属膜基本不被氧化的低热负载的条件下，进行热处理，包含于构成栅极一部分的多晶硅膜中的硼不会通过栅氧化膜扩散到半导体衬底中。
以下逐条介绍除此之外的本发明的内容。
1·一种制造半导体集成电路器件的工艺，包括以下步骤：
(a)在包含形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成掺杂有硼的多晶硅膜(本发明中，包括一个在附着了非掺杂的多晶硅膜后，利用离子注入掺入硼的实施例。即，硼掺杂的顺序没有限制。还包括在附着多晶硅膜的同时掺杂硼的实施例，此后相同)；
(b)直接或通过阻挡层在多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图多晶硅膜和难熔金属膜，从而形成栅极；及
(d)在步骤(c)后，在含氢气和蒸汽的混合气体气氛中，对硅表面和位于对应于栅极边缘部分的部分中的多晶硅膜进行热氧化处理。
2·根据第1条的制造半导体集成电路器件的工艺，其中阻挡层含氮化钨膜。
3·根据第2条的制造半导体集成电路器件的工艺，其中步骤(d)的热氧化处理在难熔金属膜和阻挡层基本不被氧化的条件下进行。
4·根据第1条的制造半导体集成电路器件的工艺，其中栅绝缘膜含有氮氧化硅膜。
5·一种制造半导体集成电路器件的工艺，包括以下步骤：
(a)在包含形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成掺杂有硼的多晶硅膜；
(b)直接或通过阻挡层在多晶硅膜上形成难熔金属膜；
(c)构图多晶硅膜和难熔金属膜，从而形成栅极；及
(d)在步骤(c)后，在含氢气和蒸汽的混合气体气氛中，对硅表面和位于对应于栅极边缘部分的部分中的多晶硅膜进行热氧化处理。
6·根据第5条的制造半导体集成电路器件的工艺，其中阻挡层插在多晶硅膜和难熔金属膜之间。
7·根据第6条的制造半导体集成电路器件的工艺，其中步骤(d)的热氧化处理在难熔金属膜和阻挡层基本上不被氧化的条件下进行。
8·一种制造半导体集成电路器件的工艺，包括以下步骤：
(a)在半导体晶片主表面的硅表面之上，形成主要包括掺杂有硼的多晶硅膜的第一导电膜；
(b)直接或通过阻挡层在第一导电膜上形成难熔金属膜；
(c)构图第一导电膜和难熔金属膜，从而形成栅极；及
(d)在步骤(c)后，在含氢气及由氧气和氢气合成的蒸汽的混合气体气氛中，对硅表面和位于对应于栅极边缘部分的部分中的多晶硅膜进行热氧化处理。
9·根据第8条的制造半导体集成电路器件的工艺，其中步骤(d)的热氧化处理在难熔金属膜基本上不被氧化的条件下进行。
10·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在包含形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成掺杂有硼的多晶硅膜；
(b)通过含氮化钨的阻挡层在多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图多晶硅膜、阻挡层和难熔金属膜，从而形成栅极；及
(d)在步骤(c)后，在含氢气和蒸汽的混合气体气氛中，对硅表面和位于对应于栅极边缘部分的部分中的多晶硅膜进行热氧化处理。
11·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在含形成于半导体晶片主表面的硅表面之上的氧化硅膜的栅绝缘膜上，形成掺杂有硼的多晶硅膜；
(b)通过含氮化钨的阻挡层在多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图多晶硅膜、阻挡层和难熔金属膜，从而形成栅极；及
(d)在步骤(c)后，在对硅和多晶硅具有氧化性质和还原性质，以便基本上不氧化难熔金属膜的混合气体气氛中，对硅表面和多晶硅膜进行热氧化处理。
12·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在含有形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成掺杂有硼的多晶硅膜；
(b)直接或通过阻挡层在多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图多晶硅膜和难熔金属膜，从而形成栅极；及
(d)在步骤(c)后，在对硅和多晶硅具有氧化性质和还原性质，以便基本上不氧化难熔金属膜的混合气体气氛中，对硅表面和多晶硅膜进行热氧化处理。
13·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在含有形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成掺杂有硼的多晶硅膜；
(b)通过含氮化钨的阻挡层在多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图多晶硅膜、阻挡层和难熔金属膜，从而形成栅极；及
(d)在步骤(c)后，在含氢气和蒸汽以便基本上不氧化难熔金属膜的混合气体气氛中，对硅表面和位于对应于栅极边缘部分的部分中的多晶硅膜进行热氧化处理，从而补偿在步骤(c)的构图过程中被腐蚀的栅极边缘部分之下的硅膜。
14·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在含有形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成掺杂有硼的多晶硅膜；
(b)通过含氮化钨的阻挡层在多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图多晶硅膜、阻挡层和难熔金属膜，从而形成栅极；及
(d)在步骤(c)后，在含氢气及由氧气和氢气合成的蒸汽以便基本上不氧化难熔金属膜的混合气体气氛中，对硅表面和位于对应于栅极边缘部分的部分中的多晶硅膜进行热氧化处理，从而补偿在步骤(c)的构图过程中被腐蚀的栅极边缘部分之下的硅膜。
15·一种制造半导体集成电路器件的工艺，包括以下步骤：
(a)在含有形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成掺杂有硼的多晶硅膜；
(b)直接或通过阻挡层在多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图多晶硅膜和难熔金属膜，从而形成栅极；及
(d)在步骤(c)后，在含氢气及由氧气和氢气合成的蒸汽的混合气体气氛中，对硅表面和位于对应于栅极边缘部分的部分中的多晶硅膜进行热氧化处理。
16·一种具有双栅CMOS的半导体集成电路，包括包含形成于半导体集成电路晶片第一主表面的硅表面上的氧化硅膜的栅绝缘膜，其上具有掺杂有硼的多晶硅膜和直接或通过阻挡层层叠于多晶硅膜上的难熔金属膜，其中栅绝缘膜形成于构成栅极一部分的多晶硅膜的边缘部分之外。
17·一种具有双栅CMOS的半导体集成电路，包括包含形成于半导体集成电路晶片第一主表面的硅表面上的热氧化膜的栅绝缘膜，其上具有掺杂有硼的多晶硅膜和直接或通过阻挡层层叠于多晶硅膜上的难熔金属膜，其中栅绝缘膜中，形成于栅极边缘部分之下的热氧化膜的厚度大于形成于栅极中心部分之下的热氧化膜的厚度。
18·一种具有双栅CMOS的半导体集成电路，包括包含形成于半导体集成电路晶片第一主表面的硅表面上的氧化硅膜的栅绝缘膜，其上具有掺杂有硼的多晶硅膜和直接或通过阻挡层层叠于多晶硅膜上的难熔金属膜，其中，形成于栅极边缘部分之下的氧化硅膜为圆形，以便防止电场的集中。
19·一种具有双栅CMOS的半导体集成电路，包括包含形成于半导体集成电路晶片第一主表面的硅表面上的氧化硅膜的栅绝缘膜，其上具有掺杂有硼的多晶硅膜和直接或通过阻挡层层叠于多晶硅膜上的难熔金属膜，其中，构成栅极一部分的多晶硅膜的边缘部分和下表面被热氧化膜覆盖。
20·根据19条的半导体集成电路器件，其中栅绝缘膜包含氮氧化硅膜。
21·一种制造半导体集成电路器件的工艺，包括以下步骤：
在半导体衬底主表面上形成的栅氧化膜上形成导电膜后，所说导电膜包括掺杂有硼且其上直接或通过阻挡层层叠有高熔点膜的多晶硅膜，通过构图所说导电膜，形成MOSFET的栅极；及通过在半导体衬底的主表面上或其附近与催化剂一起提供含有氢气及由氧气和氢气合成的蒸汽的混合气体，进行热处理工艺，以便选择性氧化半导体衬底的主表面，从而改善在构图时被腐蚀的栅极边缘部分之下的栅氧化膜的外形，其中所说热处理在难熔金属膜基本上不被氧化的条件下进行，并且包含于构成栅极一部分的多晶硅膜中的硼不会通过栅氧化膜扩散到半导体衬底中。
22·根据21条的制造半导体集成电路器件的工艺，其中难熔金属膜包括钨，阻挡层包括氮化钨。
23·根据21条的制造半导体集成电路器件的工艺，其中栅极中心部分之下的栅氧化膜的厚度为3.5nm或以下。
24·根据21条的制造半导体集成电路器件的工艺，其中栅极的栅长为0.18微米或以下。
25·根据22条的制造半导体集成电路器件的工艺，其中热处理在650-900℃的温度下进行。
26·根据22条的制造半导体集成电路器件的工艺，其中热处理在750-900℃的温度下进行。
27·根据22条的制造半导体集成电路器件的工艺，其中热处理在约850℃的温度下进行。
28·根据26条的制造半导体集成电路器件的工艺，其中混合气体具有1-50％的湿度。
29·根据27条的制造半导体集成电路器件的工艺，其中混合气体具有约50％的湿度。
30·根据22条的制造半导体集成电路器件的工艺，其中混合气体具有700乇或以下的降低的压力。
31·根据22条的制造半导体集成电路器件的工艺，其中混合气体具有700-800乇的正常压力。
32·根据22条的制造半导体集成电路器件的工艺，其中混合气体具有800乇或以上的正压力。
33·一种制造半导体集成电路器件的工艺，包括以下步骤：
(a)在半导体衬底的主表面上形成栅氧化膜后，在栅氧化膜上形成多晶硅膜；
(b)通过用含硼的p型杂质掺杂半导体衬底第一区中的多晶硅膜，形成p型多晶硅膜，通过用n型杂质掺杂半导体衬底第二区中的多晶硅膜，形成n型多晶硅膜；
(c)直接或通过阻挡层在p型和n型多晶硅膜上都形成难熔金属膜；
(d)构图p型和n型多晶硅膜及形成于它们之上的难熔金属膜，从而形成由半导体衬底第一区中的p型多晶硅膜和难熔金属膜构成的p沟道MOSFET的第一栅极，并形成由半导体衬底第二区中的n型多晶硅膜和难熔金属膜构成的n沟道MOSFET的第二栅极；及
(e)在半导体衬底的主表面上或其附近，与催化剂一起提供含有氢气及由氧气和氢气合成的蒸汽的混合气体，进行热处理，以便在基本上不氧化构成第一栅极和第二栅极中的每一个的一部分的难熔金属膜，并且包含于第一栅极的另一部分的p型多晶硅膜中的硼不会通过栅氧化膜扩散到半导体衬底中的条件下，选择性氧化半导体衬底的主表面，从而改善在构图时被腐蚀的第一栅极和第二栅极中每一个的边缘部分之下的栅氧化膜的外形。
34·根据33条的制造半导体集成电路器件的工艺，其中难熔金属膜包括钨，阻挡层包括氮化钨。
35·根据33条的制造半导体集成电路器件的工艺，其中第一栅极和第二栅极每一个的中心部分之下的栅氧化膜的厚度为3.5nm或以下。
36·根据33条的制造半导体集成电路器件的工艺，其中第一栅极和第二栅极每一个具有0.18微米或以下的栅长。
另外，下面逐条介绍另一发明的内容。
21·一种制造半导体集成电路器件的工艺，包括以下步骤；
(a)在半导体晶片的第一主表面之上的第一绝缘膜上，形成主要包括掺硼的硅的第一区；及
(b)在含氢和蒸汽的混合气体气氛中，在基本上不氧化第一主表面上的难熔金属区的条件下，对第一区进行热氧化处理。
22·根据21条的制造半导体集成电路器件的工艺，其中难熔金属区形成于第一区之上。
23·根据22条的制造半导体集成电路器件的工艺，其中混合气体气氛含氮气。
24·根据23条的制造半导体集成电路器件的工艺，其中通过向第一区进行离子注入进行硼的掺杂。
25·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在含有形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成多晶硅膜；
(b)通过阻挡层在多晶硅膜上形成难熔金属膜；
(c)构图多晶硅膜、阻挡层和难熔金属膜，从而形成栅极；及
(d)在步骤(c)后，在含氢气和蒸汽且湿度为5％到基本上不氧化难熔金属膜的最大浓度的混合气体气氛中，对多晶硅膜进行热氧化处理。
26·根据25条的制造具有双栅CMOS的半导体集成电路器件的工艺，其中混合气体气氛的湿度从8％-25％(以分压表示为8.7％-33％)。
图1是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图2是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图3是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图4是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图5是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图6是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图7是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图8是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图9A是展示用于轻度氧化工艺的单晶片处理氧化炉的平面图，图9B是沿图9A中的线B-B’取的剖面图。
图10A是展示用于轻度氧化工艺的单晶片处理氧化炉的平面图，图10B是沿图10A中的线B-B’取的剖面图。
图11是展示本发明一个实施例中所用的产生催化型蒸汽/氢混合气体的装置的示意图。
图12是展示图11所示用于产生蒸汽/氢混合气体的装置的管道系统的示图。
图13是展示利用蒸汽/氢混合气体的氧化还原反应的平衡蒸气压比与温度的关系的曲线图。
图14是展示利用蒸汽/氢混合气体的氧化处理时间与氧化硅膜厚间的关系的曲线图。
图15是展示氧化温度与氧化时间之间关系的曲线图。
图16是展示氧化温度和氧化时间的关系的曲线图。
图17是展示对栅极进行热处理时的温度与VFB间关系的曲线图。
图18是展示利用单晶片处理氧化炉的轻度氧化工艺的顺序的示图。
图19A和19B是展示轻度氧化工艺后栅氧化膜的状态的部分放大剖面图。
图20是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图21是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图22是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图23是展示本发明一个实施例的制造CMOS LSI的工艺的半导体衬底的部分剖面图。
图24是展示用于轻度氧化处理的批加工垂直氧化炉的示意剖面图。
图25是展示利用批加工垂直氧化炉的轻度氧化工艺的示图。
下面结合各附图具体介绍本发明的各实施例。在记载实施例的所有附图中，相同的符号涉及具有相同作用的部件，并省略对它们的解释。在以下的各实施例中，除非特别需要，不再重复对相同或类似部件的解释。
另外，尽管为了方便起见，将以下的各实施例分成多个部分或多个实施例进行介绍，除非其它情况下清楚地表明，它们彼此不相关，但具有一个是另一的部分或全部的改形例子、细节和附加说明的关系。在以下实施例中，在涉及要素的数值(包括数字、值、量和范围)时，除清楚地表明或理论上显示其限于特定值外，其不限于特定的值，而是可以比特定值大或小。另外，在以下各实施例中，无需说，除清楚地表明或理论上显示其是必要的外，构件(包括基本步骤)并非总是必要的。
类似地在以下各实施例中，涉及构件的形状或位置关系时，除清楚地表明或理论上显示不包括在内外，基本包括那些与之接近或类似的情形。
本发明所涉及的半导体集成电路器件不仅包括制作在硅晶片上的，而且包括制作在其它衬底上的，例如TFT液晶，除已清楚表明这些不包括在内外。
另外，无需说，本发明涉及的半导体晶片不仅包括单晶半导体，例如硅单晶晶片，或通过将直接或通过绝缘膜将导体或半导体膜形成多层结构得到的晶片，而且包括通过在绝缘材料晶片上形成半导体部分、导电膜部分和绝缘膜部分得到的晶片。
在该实施例中，本发明应用于制造CMOS LSI，其集成电路由n沟道MISFET和p沟道MISFET构成。在制造COM LSI时，如图1所示，在约850℃，对包括电阻率约为10Ωcm的单晶硅的半导体衬底1进行热处理，以在其主表面上形成膜厚约10nm的薄氧化硅膜2(衬垫氧化膜)，利用CVD(化学汽相淀积)法，在氧化硅膜上累堆膜厚约120nm的氮化硅膜3，随后，通过利用光刻胶膜作掩模进行腐蚀，去掉元件隔离区中的氮化硅膜3和氧化硅膜2。形成氧化硅膜2用于在以后步骤中致密化嵌埋于元件隔离沟槽中的氧化硅膜时释放作用于衬底上的应力。由于氮化硅膜3具有难被氧化的特点，所以用作防止其下的衬底表面(有源区)被氧化的掩模。
此后，如图2所示，通过利用氮化硅膜3作掩模进行干法腐蚀，在半导体衬底1上元件隔离区中，形成深约350nm的沟槽4a，并且为了由于该腐蚀而在沟槽侧壁上形成的损伤层，在约1000℃下对半导体衬底1进行热处理，以在沟槽4a的内壁上形成膜厚约10nm的薄氧化硅膜5。
此后，如图3所示，在半导体衬底1上堆积膜厚约380nm的氧化硅膜6，为了改善氧化硅膜6的质量，对半导体衬底1进行热处理，以致密化氧化硅膜6。然后，用氮化硅膜3作停止层，利用化学机械抛光(CMP)法，抛光氧化硅膜6，使之留在沟槽4a内，以便形成具有平坦表面4的元件隔离。在本发明涉及到晶片(衬底)的主表面(形成元件的表面)的机械平面化时，不限于利用悬浮磨料颗粒的CMP，可以包括利用固定磨料颗粒和中间形式的类似平面化。
然后，在通过利用热磷酸的湿法腐蚀去掉了残留于半导体衬底1的有源区中的氮化硅膜3后，在半导体衬底1将要形成n沟道MISFET的区域中离子注入B(硼)，形成p阱7，并在半导体衬底1将要形成p沟道MISFET的区域中离子注入P(磷)，形成n阱8，如图4所示。
然后，对P阱7进行调节n沟道MISFET的阈值电压(Vth)的B(硼)离子注入，对n阱8进行调节p沟道MISFET的阈值电压(Vth)的P(磷)离子注入。
然后，如图5所示，利用HF(氢氟酸)系列清洗液去掉在p阱7和n阱8上的氧化硅膜2，对半导体衬底1进行湿法氧化，在p阱7和n阱8的表面上形成厚约3.5nm的洁净栅氧化膜9。
尽管没有特别的限制，但形成栅氧化膜9后，在NO(一氧化氮)或N2O(一氧化二氮)气氛中，对半导体衬底1进行热处理，从而在栅氧化膜9和半导体衬底1界面处进行分凝氮的氧硝酸化(oxinitrification)处理。在将栅氧化膜9减薄到约3.5nm厚时，由于与半导体衬底1的热膨胀系数不同，在界面处形成的应力变得明显，引发了热载流子。在界面处分凝到半导体衬底1中的氮释放该应力，所以氧硝酸化处理提高了极薄栅氧化膜9的可靠性。
然后，如图6所示，在利用CVD法在半导体衬底1上堆积了膜厚约90-100nm的未掺杂多晶硅膜后，对将要形成n沟道MISFET的区域(p阱7)中的未掺杂的多晶硅膜离子注入P(磷)，从而形成n型多晶硅膜10n，对将要形成p沟道MISFET的区域(n阱8)中的未掺杂的多晶硅膜离子注入硼(B)，从而形成p型多晶硅膜10p。
然后，如图7所示，利用溅射法在n型多晶硅膜10n和p型多晶硅膜10p上堆积膜厚约5nm的WN膜11和膜厚约50nm的W膜12，并在W膜12上形成厚约200nm的氮化硅膜13后，利用形成于氮化硅膜13上的光刻胶膜14作掩模对这些膜进行干法腐蚀。因此，在p阱7的栅氧化膜9上形成包括n型多晶硅膜10n、WN膜11和W膜12的n沟道MISFET的栅极15n，在n阱8的栅氧化膜9上形成包括p型多晶硅膜10p、WN膜11和W膜12的p沟道MISFET的栅极15p。栅极15n和15p的栅长度例如为0.18微米。
如上所述，利用多晶硅及金属结构，其中n沟道MISFET的栅极15n和p沟道MISFET的栅极15p的部分由低阻金属(W)构成，其薄层电阻可以减小到每方块约2Ω，这样便可以通过控制CMOS电路的栅延迟实现高速工作。
然后，利用灰化处理，去掉用于加工栅极15n和15p的光刻胶膜14，然后，利用如氢氟酸等腐蚀液去掉残留于半导体衬底1表面上的干法腐蚀残留物和灰化残留物。进行了这种湿法腐蚀后，如图8所示，将除栅极15n(对于栅极15p来说是相同的)之下的区域外的区域中的栅氧化膜9减薄，以便其厚度减小到腐蚀前的一半，同时，栅侧壁下的栅氧化膜9也被各向同性腐蚀，形成钻蚀。因此，就现实情况来说，产生了一些问题，例如，栅极15n和15p的耐压降低。为了补偿和再形成被湿法腐蚀掉的栅氧化膜9，根据以下方法进行再氧化(轻度氧化)处理。关于轻度氧化处理，在日本专利申请9-142315(对应于1998年5月29日申请的美国申请09/086568)中有具体介绍。
图9A是展示用于轻度氧化处理的单晶片处理氧化炉的特定结构例子的示意平面图，图9B是沿图9A的线B-B’取的剖面图。
单晶片处理氧化炉100包括由多壁石英管构成的处理室101，处理室的上部和下部分别具有用于加热半导体晶片1A的加热器102a和102b。处理室101中安装有盘形的热平板环103，用于均匀散发从加热器102a和102b提供到半导体晶片1A的整个表面的热，在其上部还设置有水平支撑半导体晶片1A的基座104。热平板环103由例如石英和SiC(碳化硅)等耐热材料构成，并由从处理室101的壁伸出的支撑臂105支撑。热平板环103附近设置有测量基座104支撑的半导体晶片1A的温度的热电偶106。例如可以通过利用如图10所示的卤素灯107的RTA(快速热退火)法，及利用加热器102a和102b的加热法进行半导体晶片IA的加热。
用于向处理室101引入蒸汽/氢混合气和吹洗气的气体引入管道108的一端连接到处理室101壁的一部分。以后所述的催化型气体发生装置连接到气体引入管道108的另一端。具有数个通孔109的挡板110设置于气体引入管道108附近，引入到处理室101中的气体穿过挡板110的通孔109均匀散布于处理室101中。用于排出引入到处理室101中的气体的排气管道111的一端连接到处理室壁的另一部分。
图11是展示连接到单晶片处理氧化炉100的处理室101、用于产生催化型蒸汽/氢混合气体的装置的示图。图12是展示气体发生装置的管道系统的示图。气体发生装置140包括由耐热耐腐蚀的合金(例如已知商品名为“Hastelloy”的Ni合金)构成的反应器141，及包括例如Pt(铂)、Ni(镍)或Pd(钯)等催化金属的线圈142，加热线圈142的加热器143安装在反应器内。
包括氢和氧的处理气体及包括如氮或Ar(氩)等惰性气体的吹洗气体从气体存储箱144a、144b和144c通过管道145引入反应室141。用于控制各气体的量的质量流量控制器146a、146b和146c及转换阀147a、147b和147c设置于气体存储箱144a、144b和144c与管道145之间，用于精确控制引入到反应室141中的各气体的量和组分比。
通过与加热到约350-450℃的线圈142接触，引入到反应器141中的处理气(氢和氧)受激发，从而从氢分子形成氢原子团(H2→2H*)，从氧分子形成氧原子团(O2→2O*)。两种原子团化学性质极活泼，所以快速反应形成水(2H*+O*→H2O)。所以，通过向反应器141中引入超过形成水(蒸汽)的摩尔比的含氢处理气(氢/氧=2/1)，形成蒸汽/氢混合气体。该混合气与从图12所示的稀释管道148提供的氢混合，调整为具有要求湿度的蒸汽/氢混合气体，然后通过气体引入管道108引入到单晶片处理氧化炉100的处理室101中。混合气体可以在用如氮和氩等惰性气体稀释后引入到处理室101。混合气体的压力可以任意设置在几十乇到几个大气压的范围内。
由于催化型气体发生装置140可以精确地控制参与形成水的氢和氧的量及它们的比，所以可以将引入到处理室101中的蒸汽/氢混合气体的蒸汽浓度精确控制在从ppm量级的极低浓度到百分之几十的高浓度。由于在向反应器141引入处理气的同时形成水，所以可以实时得到具有所需蒸汽浓度的蒸汽/氢混合气体。由于利用这种方式将所含杂质抑制为最少，所以可以向处理室101中引入洁净的蒸汽/氢混合气体。
反应器141中的催化金属不限于上述金属，只要其可以由氢和氧形成原子团即可。催化金属可用于加工成线圈形，并可以加工成空心管或细纤维过滤器，处理气体可以从中通过。
图13是展示利用蒸汽/氢混合气体的氧化还原反应的平衡蒸汽压比(PH2O/PH2)与温度的关系曲线图，其中图中的曲线(a)-(e)分别表示W、Mo、Ta(钽)、Si和Ti的平衡蒸汽压比。
如该图所示，只有Si(半导体衬底1及多晶硅膜10n和10p)可以被选择地氧化，而不会氧化构成栅极15n和15p的W膜12和作为阻拦层的WN膜11，其实现的方式是，引入到单晶片处理氧化炉100的处理室101中的蒸汽/氢混合气体的蒸汽/氢分压比设置在曲线(a)和曲线(d)之间区域的范围内。另外，如该图所示，在所有金属(W、Mo、Ta、和Ti)和Si的情况下，通过增大蒸汽/氢混合气体中的蒸汽浓度，可增大氧化速率。即，通过增大蒸汽/氢混合气体中蒸汽浓度，可以在短时间内选择性氧化Si。
类似地，在栅极15n和15p的难熔金属部分由Mo膜构成时，只有Si可以被选择地氧化，而不会氧化Mo膜，其实现的方式是，蒸汽/氢分压比设置在曲线(b)和曲线(d)之间区域的范围内。在栅极15n和15p的一部分由Ta膜构成时，只有Si可以被选择地氧化，而不会氧化Ta，其实现的方式是，蒸汽/氢分压比设置在曲线(c)和曲线(d)之间区域的范围内。
另一方面，由于Ti在蒸汽/氢混合气体中具有比Si更高的氧化速率，如该图所示，所以在栅极15n和15p的金属部分由Ti膜构成，或阻挡层由TiN膜构成时，即使试图只使Si(半导体衬底1及多晶硅膜10n和10p)被选择性氧化，但Ti膜和TiN膜同时也被氧化，引起了栅极的剥离。
图14是展示利用蒸汽/氢混合气体的氧化处理时间与氧化硅膜厚度的关系曲线图。如该图所示，氧化硅膜的厚度基本上与氧化时间成正比增大，但在湿度为0％时，甚至在氧化时间增加时，膜厚也不增大。
图15和16是展示在蒸汽/氢混合气体的湿汽含量为10％和15％的情况下，得到某一氧化膜厚度(2、3、4和5nm)所用的氧化温度和氧化时间的关系曲线图。如这些图所示，得到某一氧化膜厚度所需要的氧化时间与氧化温度成正比缩短。
图17是展示对栅极进行热处理时的温度和VFB(基本等于Vth)间关系的曲线图，所说栅极是在注入能量为5keV且剂量为每平方厘米4×1015的条件下，用B(硼)掺杂形成于膜厚为3.5nm的氧化硅膜上的厚100nm的多晶硅膜形成的。如该图所示，在热处理温度超过850℃时，由于通过氧化硅膜扩散到衬底中的B(硼)量迅速增大，所以VFB迅速增大。
为了在仅选择氧化Si(半导体衬底1和多晶硅膜10n和10p)，而不氧化构成栅极15n和15p的一部分的W膜12及作为阻挡层的WN膜11，并且包含于构成栅极15p的一部分的p型多晶硅膜10p中的B(硼)不会通过栅氧化膜9扩散到衬底1(n阱8)中的低热负载条件下，进行轻度氧化处理，以补偿和再产生栅氧化膜9，半导体衬底1A的加热温度设置在不会使氧化硅膜质量退化的最低温度即650℃到900℃之间，在此温度下，半导体衬底1A的表面易发生粗糙化，较好是设置在750℃-900℃范围内，最好是设置在能够抑制B向衬底扩散的最高温度约850℃，此时蒸汽/氢混合气体的湿度设置在能够生长氧化硅膜的实际最低浓度的1％(以分压表示约为约1％，如图13所示)到湿度的上限，在此湿度下，氧化与氧化还原反应一同进行，特别是在半导体衬底1A的加热温度设置在约850℃时，湿度较好设置在约30％(以上述分压表示为43％)或更大，以使氧化还原反应速率变大，最好是设置在约50％(以分压表示为100％)，是湿度值的最大值，即在此温度条件下的热动态最大湿度(见图13)。
本发明的湿度由湿汽分压占整个大气压的百分比表示，或由在氢分压为分母，湿汽分压为分子的情况下的百分比(即分压比)，如图13所示。在利用如氩和氦等惰性元素进行稀释时，对氧化还原反应根本没有影响，或其影响小得可以忽略不计，在本发明的例子中，处理气氛中不加入除氢和湿汽外的任何气体，除非其它情况下表明应这样。
在不太高温度区中的合适湿度一定程度地偏离临界区，如图13所示，例如为了确保稳定的工艺条件，在许多情况下，偏离约5-30％(以分压表示为5.3％-43％)，最好是8-25％(以分压表示为8.7％-33％)。
即，在掺硼后在这种较高湿度下进行热处理时，与预计的相反，可以增强防止硼通过栅绝缘膜扩散到沟道区的硼泄漏的作用。
下面结合图18介绍利用单晶片处理氧化炉100进行轻度氧化工艺顺序的例子。
打开单晶片处理氧化炉100的处理室101，将已对栅极15n和15p进行处理的半导体晶片1A设置在基座104上，同时向处理室中引入吹洗气体(氮)。然后，处理室101关闭，进一步连续引入吹洗气体，彻底替换处理室101内的气体。用加热器102a和102b加热基座104(例如到约850℃)，以便快速加热半导体晶片1A。
然后，在处理室101内引入氢，以排放氮。在氮残留于处理室101中时，会发生不想有的硝酸化反应，所以在不想要栅氧化膜那么厚的情况下，优选完全排掉氮。(无需说，在以下轻度氧化工艺气氛中，可以加入如氩等惰性气体、氧和氮及氢和湿汽。)
然后，在气体发生装置140的反应器141中引入氧和过量的氢，并向处理室101中引入包含由氧和氢形成的水且具有催化作用的蒸汽/氢混合气体(例如湿度约为50％)，以氧化半导体晶片1A的表面预定时间。因此，再氧化了湿法腐蚀减薄了的栅氧化膜9，改善了已发生钻蚀的栅极15n和15p侧壁边缘部分的外形，如图19A所示。即，如放大形式的图19B所示，在栅极15n和15侧壁的边缘部分，去掉了腐蚀造成的尖利边缘，使之变圆，减轻了电场的集中。
类似地，如图19A和19B所示，在构成栅极的多晶硅电极的边缘部分和侧面部分，具有小曲率半径的一部分热氧化膜因附加的热氧化而消失，或其变为具有大曲率半径。因此，释放了不想有的栅极边缘部分处的电场集中。
在长时间进行轻度氧化时，栅极边缘部分附近的氧化膜厚度变得不必要地厚，所以在栅极边缘部分形成偏移，MOSFET的阈值电压(Vth)偏离设计值。另外，会发生包含于构成栅极15p的一部分的p型多晶硅膜10p中的一部分B(硼)容易扩散到衬底中(n阱8)的问题，及发生有效沟道长度变得比栅极15n和15p的处理后的值短的问题。
具体说，在栅长约0.18微米的微细MOSFET中，从元件设计的角度出发，应严格限制栅处理后尺寸与设计值之间可允许的减薄量。这是由于在减薄量稍有增大，阈值电压会由于短沟道效应迅速减小。在栅长约0.18微米的栅极的情况下，由于栅氧化膜的厚度约为3.5nm，所以认为不引起阈值电压迅速减小的极限是，利用轻度氧化工艺将构成栅极的多晶硅膜的侧壁的边缘部分氧化到约1nm。因此，轻度氧化生长的氧化膜的厚度的上限最好是从栅氧化膜厚度增大约50％。
然后，在处理室101中引入吹洗气体(氮)，以排出蒸汽/氢混合气体，然后打开处理室101，在向处理室引入吹洗气体的同时从基座104上取下半导体晶片1A，以便完成轻度氧化工艺。
下面将简单介绍轻度氧化工艺后的CMOS工艺，如图20所示，在p阱7中离子注入如P(磷)等n型杂质，以在栅极15n两侧上的p阱7中形成n-型半导体区16，在n阱8中离子注入如B(硼)等p型杂质，以在栅极15p两侧上的n阱8中形成p-型半导体区17，然后，利用CVD法，在半导体衬底1上堆积厚约100nm的氮化硅膜18。
然后，如图21所示，在p阱7中离子注入如As(砷，)等n型杂质，以形成n沟道MISFET的n+型半导体区20(源和漏)，在n阱8中离子注入如B(硼)等p型杂质，以形成p沟道MISFET的p+型半导体区21(源和漏)。到此步骤为止完成了双栅结构的n沟道MISFET Qn和p沟道MISFET Qp。
然后，如图22所示，利用CVD法，在半导体衬底1上堆积氧化硅膜22，利用化学机械抛光法平面化其表面后，利用光刻胶膜作掩模，进行干法腐蚀，去掉n+型半导体区20(源和漏)和p+型半导体区21(源和漏)之上的氧化硅膜22。该腐蚀在这样的条件下进行，即氧化硅膜22的腐蚀速率相对于氮化硅膜13和19来说较大，所以不去掉n+型半导体区20(源和漏)和p+型半导体区21(源和漏)上的氮化硅膜18。
然后，去掉n+型半导体区20(源和漏)和p+型半导体区21(源和漏)上的氮化硅18和栅氧化膜9，从而在n+型半导体区20(源和漏)上形成接触孔23，在p+型半导体区21(源和漏)上形成接触孔24。为了使半导体衬底1的减薄量最小，按以下方式进行腐蚀，即过腐蚀的量限于必须的最小值，并且采用相对于半导体衬底1(硅)具有很大选择性的腐蚀气体。腐蚀还可以在这样的条件下进行，即各向异性腐蚀氮化硅膜19，以便在栅极15n和15p的侧壁上保留氮化硅膜18。因此，关于栅极15n和15p分别以自匹配的方式形成接触孔23和24。
然后，如图23所示，通过构图形成于氧化硅膜22上的W膜，形成互连25-30，以完成本实施例的CMOS LSI。
尽管结合其实施例介绍了本发明人实现的发明，但本发明不构成为限于这些实施例，可以在不偏离其本质的情况下作出各种改变。
例如，如图24所示，可以利用批处理垂直氧化炉150进行栅氧化膜的轻度氧化处理，所说批处理垂直氧化炉具有与之连接的上述催化型蒸汽/氢混合气体发生装置140。在采用这种类型的批处理垂直氧化炉150时，最好是采用装有升温/降温系统的氧化炉。图25示出了利用批处理垂直氧化炉150的轻度氧化处理的工艺顺序的一个例子。
尽管采用处理具有多晶硅及金属结构的栅极的情况介绍了实施例，但本发明的轻度氧化处理可应用于具有多晶硅和硅化物结构的栅极，其中例如硅化钨等难熔金属膜层叠于掺杂有硼的多晶硅膜上。
以下简述本发明的各典型实施例的有益效果。
根据本发明，在采用多晶硅及金属栅结构和双栅结构的CMOSLSI中，可以抑制构成栅极一部分的难熔金属膜的氧化，及包括于构成栅极一部分的p型多晶硅中的硼通过栅氧化膜的扩散。因此，可以提高由具有短栅长度的微细MOSFET构成的CMOS LSI的可靠性和生产成品率。具体说，在由栅长为0.18微米或以下的微细MOSFET构成的CMOS LSI的情况下，上述效果是显著的。

Claims (26)

1·一种制造半导体集成电路器件的工艺，包括以下步骤：
(a)在包含形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成多晶硅膜；
(b)直接或通过阻挡层在所说多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图所说多晶硅膜和所说难熔金属膜，从而形成栅极；及
(d)在所说步骤(c)后，在含氢气和蒸汽的混合气体气氛中，对所说硅表面和位于对应于所说栅极边缘部分的部分中的掺有硼的所说多晶硅膜进行热氧化处理。
2·根据权利要求1的制造半导体集成电路器件的工艺，其中所说阻挡层含氮化钨膜。
3·根据权利要求2的制造半导体集成电路器件的工艺，其中所说步骤(d)的所说热氧化处理在所说难熔金属膜和所说阻挡层基本不被氧化的条件下进行。
4·根据权利要求1的制造半导体集成电路器件的工艺，其中所说栅绝缘膜含有氮氧化硅膜。
5·一种制造半导体集成电路器件的工艺，包括以下步骤：
(a)在包含形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成多晶硅膜；
(b)直接或通过阻挡层在所说多晶硅膜上形成难熔金属膜；
(c)构图所说多晶硅膜和所说难熔金属膜，从而形成栅极；及
(d)在所说步骤(c)后，在含氢气和蒸汽的混合气体气氛中，对所说硅表面和位于对应于所说栅极边缘部分的部分中的掺有硼的所说多晶硅膜进行热氧化处理。
6·根据权利要求5的制造半导体集成电路器件的工艺，其中所说阻挡层插在所说多晶硅膜和所说难熔金属膜之间。
7·根据权利要求6的制造半导体集成电路器件的工艺，其中所说步骤(d)的所说热氧化处理在所说难熔金属膜和所说阻挡层基本上不被氧化的条件下进行。
8·一种制造半导体集成电路器件的工艺，包括以下步骤：
(a)在半导体晶片主表面的硅表面之上，形成主要包括多晶硅膜的第一导电膜；
(b)直接或通过阻挡层在所说第一导电膜上形成难熔金属膜；
(c)构图所说第一导电膜和所说难熔金属膜，从而形成栅极；及
(d)在所说步骤(c)后，在含氢气及由氧气和氢气合成的蒸汽的混合气体气氛中，对所说硅表面和位于对应于所说栅极边缘部分的部分中的掺硼的所说多晶硅膜进行热氧化处理。
9·根据权利要求8的制造半导体集成电路器件的工艺，其中所说步骤(d)的所说热氧化处理在所说难熔金属膜基本上不被氧化的条件下进行。
10·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在包含形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成多晶硅膜；
(b)通过含氮化钨的阻挡层在所说多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图所说多晶硅膜、所说阻挡层和所说难熔金属膜，从而形成栅极；及
(d)在所说步骤(c)后，在含氢气和蒸汽的混合气体气氛中，对所说硅表面和位于对应于所说栅极边缘部分的部分中的掺硼的所说多晶硅膜进行热氧化处理。
11·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在含形成于半导体晶片主表面的硅表面之上的氧化硅膜的栅绝缘膜上，形成多晶硅膜；
(b)通过含氮化钨的阻挡层在所说多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图所说多晶硅膜、所说阻挡层和所说难熔金属膜，从而形成栅极；及
(d)在所说步骤(c)后，在对硅和多晶硅具有氧化性质和还原性质，以便基本上不氧化所说难熔金属膜的混合气体气氛中，对所说硅表面和掺硼的所说多晶硅膜进行热氧化处理。
12·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在含有形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成多晶硅膜；
(b)直接或通过阻挡层在所说多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图所说多晶硅膜和所说难熔金属膜，从而形成栅极；及
(d)在所说步骤(c)后，在对硅和多晶硅具有氧化性质和还原性质，以便基本上不氧化所说难熔金属膜的混合气体气氛中，对所说硅表面和掺硼的所说多晶硅膜进行热氧化处理。
13·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在含有形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成多晶硅膜；
(b)通过含氮化钨的阻挡层在所说多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图所说多晶硅膜、所说阻挡层和所说难熔金属膜，从而形成栅极；及
(d)在所说步骤(c)后，在含氢气和蒸汽以便基本上不氧化所说难熔金属膜的混合气体气氛中，对所说硅表面和位于对应于所说栅极边缘部分的部分中的掺硼的所说多晶硅膜进行热氧化处理，从而补偿在所说步骤(c)的构图过程中被腐蚀的所说栅极的所说边缘部分之下的所说硅膜。
14·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在含有形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成多晶硅膜；
(b)通过含氮化钨的阻挡层在所说多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图所说多晶硅膜、所说阻挡层和所说难熔金属膜，从而形成栅极；及
(d)在所说步骤(c)后，在含氢气及由氧气和氢气合成的蒸汽以便基本上不氧化所说难熔金属膜的混合气体气氛中，对所说硅表面和位于对应于所说栅极边缘部分的部分中的掺硼的所说多晶硅膜进行热氧化处理，从而补偿在所说步骤(c)的构图过程中被腐蚀的所说栅极的所说边缘部分之下的所说硅膜。
15·一种制造半导体集成电路器件的工艺，包括以下步骤：
(a)在含有形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成多晶硅膜；
(b)直接或通过阻挡层在所说多晶硅膜上形成主要包括钨的难熔金属膜；
(c)构图所说多晶硅膜和所说难熔金属膜，从而形成栅极；及
(d)在所说步骤(c)后，在含氢气及由氧气和氢气合成的蒸汽的混合气体气氛中，对所说硅表面和位于对应于所说栅极边缘部分的部分中的掺硼的所说多晶硅膜进行热氧化处理。
16·一种具有双栅CMOS的半导体集成电路，包括包含形成于半导体集成电路晶片第一主表面的硅表面上的氧化硅膜的栅绝缘膜，其上具有掺杂有硼的多晶硅膜和直接或通过阻挡层层叠于所说多晶硅膜上的难熔金属膜，其中所说栅绝缘膜形成于构成所说栅极一部分的所说多晶硅膜的边缘部分之外。
17·一种具有双栅CMOS的半导体集成电路，包括包含形成于半导体集成电路晶片第一主表面的硅表面上的热氧化膜的栅绝缘膜，其上具有掺杂有硼的多晶硅膜和直接或通过阻挡层层叠于所说多晶硅膜上的难熔金属膜，其中所说栅绝缘膜中，形成于所说栅极边缘部分之下的所说热氧化膜的厚度大于形成于所说栅极中心部分之下的所说热氧化膜的厚度。
18·一种具有双栅CMOS的半导体集成电路，包括包含形成于半导体集成电路晶片第一主表面的硅表面上的氧化硅膜的栅绝缘膜，其上具有掺杂有硼的多晶硅膜和直接或通过阻挡层层叠于所说多晶硅膜上的难熔金属膜，其中，形成于所说栅极边缘部分之下的所说氧化硅膜为圆形，以便防止电场的集中。
19·一种具有双栅CMOS的半导体集成电路，包括包含形成于半导体集成电路晶片第一主表面的硅表面上的氧化硅膜的栅绝缘膜，其上具有掺杂有硼的多晶硅膜和直接或通过阻挡层层叠于所说多晶硅膜上的难熔金属膜，其中，构成所说栅极一部分的所说多晶硅膜的边缘部分和下表面被所说热氧化膜覆盖。
20·根据权利要求19的半导体集成电路器件，其中所说栅绝缘膜包含氮氧化硅膜。
21·一种制造半导体集成电路器件的工艺，包括以下步骤：
(a)在半导体晶片的第一主表面之上的第一绝缘膜上，形成主要包括掺硼的硅的第一区；及
(b)在含氢和蒸汽的混合气体气氛中，在基本上不氧化所说第一主表面上的难熔金属区的条件下，对所说第一区进行热氧化处理。
22·根据权利要求21的制造半导体集成电路器件的工艺，其中所说难熔金属区形成于所说第一区之上。
23·根据权利要求22的制造半导体集成电路器件的工艺，其中所说混合气体气氛含氮气。
24·根据权利要求23的制造半导体集成电路器件的工艺，其中通过向所说第一区进行离子注入进行所说硼的掺杂。
25·一种制造具有双栅CMOS的半导体集成电路器件的工艺，包括以下步骤：
(a)在含有形成于半导体晶片主表面的硅表面上的氧化硅膜的栅绝缘膜之上，形成多晶硅膜；
(b)通过阻挡层在所说多晶硅膜上形成难熔金属膜；
(c)构图所说多晶硅膜、所说阻挡层和所说难熔金属膜，从而形成栅极；及
(d)在所说步骤(c)后，在含氢气和蒸汽且湿度为5％到基本上不氧化所说难熔金属膜的最大浓度的混合气体气氛中，对所说多晶硅膜进行热氧化处理。
26·根据权利要求25的制造具有双栅CMOS的半导体集成电路器件的工艺，其中所说混合气体气氛的湿度从8％-25％(以分压表示为8.7％-33％)。
CNB991066774A 1998-05-20 1999-05-20 半导体集成电路器件的制造方法 Expired - Fee Related CN1187813C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP138939/98 1998-05-20
JP138939/1998 1998-05-20
JP10138939A JPH11330468A (ja) 1998-05-20 1998-05-20 半導体集積回路装置の製造方法および半導体集積回路装置

Publications (2)

Publication Number Publication Date
CN1236186A true CN1236186A (zh) 1999-11-24
CN1187813C CN1187813C (zh) 2005-02-02

Family

ID=15233688

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991066774A Expired - Fee Related CN1187813C (zh) 1998-05-20 1999-05-20 半导体集成电路器件的制造方法

Country Status (8)

Country Link
US (4) US6323115B1 (zh)
EP (1) EP0964437A3 (zh)
JP (1) JPH11330468A (zh)
KR (1) KR100754087B1 (zh)
CN (1) CN1187813C (zh)
MY (1) MY133477A (zh)
SG (1) SG75953A1 (zh)
TW (1) TW494493B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100358080C (zh) * 2000-10-06 2007-12-26 兰姆研究公司 半导体衬底处理中所用的反应室气体分配系统及处理反应室中的衬底的方法
CN102157360A (zh) * 2010-02-11 2011-08-17 中芯国际集成电路制造(上海)有限公司 一种栅极制造方法
CN108598002A (zh) * 2018-05-15 2018-09-28 长江存储科技有限责任公司 Mos晶体管及其制造方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335652A (ja) 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2000349285A (ja) 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6534401B2 (en) * 2000-04-27 2003-03-18 Applied Materials, Inc. Method for selectively oxidizing a silicon/metal composite film stack
JPWO2002073697A1 (ja) 2001-03-12 2004-07-08 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
KR20050004924A (ko) * 2001-03-12 2005-01-12 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
KR100402389B1 (ko) * 2001-03-23 2003-10-17 삼성전자주식회사 금속 게이트 형성 방법
DE10123510A1 (de) * 2001-05-15 2002-11-28 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement
US7358171B2 (en) * 2001-08-30 2008-04-15 Micron Technology, Inc. Method to chemically remove metal impurities from polycide gate sidewalls
JP2003257955A (ja) * 2002-03-01 2003-09-12 Fujitsu Ltd 酸化還元反応の臨界状態を実現する方法およびその臨界状態を評価する方法ならびに強誘電体膜の製造方法および強誘電体膜の製造装置
KR100452159B1 (ko) * 2002-08-26 2004-10-12 (주) 윈테크 반도체 장치의 촉매를 이용한 세정방법 및 이를 수행하기위한시스템
KR100459725B1 (ko) 2002-09-19 2004-12-03 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법
US6709912B1 (en) 2002-10-08 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Dual Si-Ge polysilicon gate with different Ge concentrations for CMOS device optimization
US20040214417A1 (en) * 2003-03-11 2004-10-28 Paul Rich Methods of forming tungsten or tungsten containing films
JP2004319722A (ja) 2003-04-16 2004-11-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2004363214A (ja) * 2003-06-03 2004-12-24 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置
JP3965167B2 (ja) 2003-07-04 2007-08-29 東京エレクトロン株式会社 熱処理方法及び熱処理装置
KR100616498B1 (ko) * 2003-07-26 2006-08-25 주식회사 하이닉스반도체 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
JP4345410B2 (ja) 2003-08-29 2009-10-14 東京エレクトロン株式会社 酸化方法
US6951780B1 (en) * 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
JPWO2005083795A1 (ja) 2004-03-01 2008-01-17 東京エレクトロン株式会社 半導体装置の製造方法及びプラズマ酸化処理方法
US7030431B2 (en) * 2004-03-19 2006-04-18 Nanya Technology Corp. Metal gate with composite film stack
US20050282338A1 (en) * 2004-06-17 2005-12-22 Yoo Jong-Ryeol Methods of forming gate patterns using isotropic etching of gate insulating layers
KR100549014B1 (ko) * 2004-07-21 2006-02-02 삼성전자주식회사 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들
KR100586020B1 (ko) * 2004-11-19 2006-06-01 삼성전자주식회사 반도체 장치의 게이트 형성 방법
US7442319B2 (en) * 2005-06-28 2008-10-28 Micron Technology, Inc. Poly etch without separate oxide decap
KR100654358B1 (ko) * 2005-08-10 2006-12-08 삼성전자주식회사 반도체 집적 회로 장치와 그 제조 방법
US7786505B1 (en) * 2005-12-16 2010-08-31 T-Ram Semiconductor, Inc. Reduction of charge leakage from a thyristor-based memory cell
KR101221951B1 (ko) 2005-12-28 2013-01-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US8710510B2 (en) * 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
JP4983159B2 (ja) * 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US7378713B2 (en) * 2006-10-25 2008-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with dual-metal gate structures and fabrication methods thereof
KR100810638B1 (ko) * 2006-12-06 2008-03-07 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
US7812414B2 (en) * 2007-01-23 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid process for forming metal gates
JP2008205012A (ja) * 2007-02-16 2008-09-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8350335B2 (en) * 2007-04-18 2013-01-08 Sony Corporation Semiconductor device including off-set spacers formed as a portion of the sidewall
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
KR100917617B1 (ko) 2007-11-01 2009-09-17 주식회사 하이닉스반도체 듀얼 폴리게이트를 갖는 반도체 소자 및 그의 제조방법
US8536660B2 (en) * 2008-03-12 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid process for forming metal gates of MOS devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5125762B2 (ja) * 2008-05-26 2013-01-23 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置
KR101191000B1 (ko) * 2008-07-01 2012-10-16 가부시키가이샤 리코 화상 형성용 토너, 화상 형성 장치, 화상 형성 방법 및 프로세스 카트리지
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US9127340B2 (en) 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8304783B2 (en) * 2009-06-03 2012-11-06 Cree, Inc. Schottky diodes including polysilicon having low barrier heights and methods of fabricating the same
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US7985649B1 (en) * 2010-01-07 2011-07-26 Freescale Semiconductor, Inc. Method of making a semiconductor structure useful in making a split gate non-volatile memory cell
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
JP2018148142A (ja) 2017-03-08 2018-09-20 東芝メモリ株式会社 半導体装置の製造方法
WO2019183512A1 (en) 2018-03-23 2019-09-26 Medtronic, Inc. Vfa cardiac resynchronization therapy
US11213676B2 (en) 2019-04-01 2022-01-04 Medtronic, Inc. Delivery systems for VfA cardiac therapy

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931052A (ja) 1982-08-13 1984-02-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPS59132136A (ja) 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JPS6089943A (ja) 1983-10-24 1985-05-20 Hitachi Ltd 半導体装置の製造方法
JPH0671076B2 (ja) 1984-12-24 1994-09-07 株式会社日立製作所 半導体装置
JP2950555B2 (ja) * 1989-10-02 1999-09-20 株式会社東芝 半導体装置の製造方法
JP3129338B2 (ja) * 1991-11-29 2001-01-29 忠弘 大見 酸化膜形成装置
JP3331636B2 (ja) 1992-10-05 2002-10-07 忠弘 大見 水分発生方法
JP3207943B2 (ja) 1992-11-17 2001-09-10 忠弘 大見 低温酸化膜形成装置および低温酸化膜形成方法
JP3310386B2 (ja) * 1993-05-25 2002-08-05 忠弘 大見 絶縁酸化膜の形成方法及び半導体装置
JPH0710935U (ja) 1993-07-24 1995-02-14 ヤマハ株式会社 縦型熱処理炉
JPH0786271A (ja) 1993-09-17 1995-03-31 Fujitsu Ltd シリコン酸化膜の作製方法
JP3277043B2 (ja) * 1993-09-22 2002-04-22 株式会社東芝 半導体装置の製造方法
KR0179677B1 (ko) 1993-12-28 1999-04-15 사토 후미오 반도체장치 및 그 제조방법
JP3351635B2 (ja) * 1993-12-28 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JP3655013B2 (ja) * 1995-08-25 2005-06-02 株式会社東芝 半導体装置の製造方法
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
EP1911723A2 (en) 1996-01-29 2008-04-16 FUJIKIN Inc. Method for generating moisture, reactor for generating moisture, method for controlling temperature of reactor generating moisture, and method for forming platinium-coated catalyst layer
JPH10223900A (ja) 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JPH11354516A (ja) 1998-06-08 1999-12-24 Sony Corp シリコン酸化膜形成装置及びシリコン酸化膜形成方法
US6214683B1 (en) 1999-04-12 2001-04-10 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device component using lateral metal oxidation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100358080C (zh) * 2000-10-06 2007-12-26 兰姆研究公司 半导体衬底处理中所用的反应室气体分配系统及处理反应室中的衬底的方法
CN102157360A (zh) * 2010-02-11 2011-08-17 中芯国际集成电路制造(上海)有限公司 一种栅极制造方法
CN102157360B (zh) * 2010-02-11 2012-12-12 中芯国际集成电路制造(上海)有限公司 一种栅极制造方法
CN108598002A (zh) * 2018-05-15 2018-09-28 长江存储科技有限责任公司 Mos晶体管及其制造方法
CN108598002B (zh) * 2018-05-15 2019-06-28 长江存储科技有限责任公司 Mos晶体管及其制造方法

Also Published As

Publication number Publication date
JPH11330468A (ja) 1999-11-30
KR19990088385A (ko) 1999-12-27
US6784038B2 (en) 2004-08-31
KR100754087B1 (ko) 2007-08-31
MY133477A (en) 2007-11-30
EP0964437A3 (en) 2002-11-27
CN1187813C (zh) 2005-02-02
US20020004263A1 (en) 2002-01-10
EP0964437A2 (en) 1999-12-15
US20070184618A1 (en) 2007-08-09
SG75953A1 (en) 2000-10-24
US6323115B1 (en) 2001-11-27
US20040259339A1 (en) 2004-12-23
TW494493B (en) 2002-07-11

Similar Documents

Publication Publication Date Title
CN1236186A (zh) 半导体集成电路器件的制造工艺和半导体集成电路器件
CN1290197C (zh) 用于制造半导体集成电路器件的方法
CN1317744C (zh) 半导体集成电路器件的制造方法
CN1146955C (zh) 半导体器件的制造方法
CN1879209A (zh) 半导体装置及其制造方法
CN1052110C (zh) 制造半导体器件的方法
CN1263133C (zh) 半导体装置
CN1516900A (zh) 半导体集成电路器件和用于制造半导体集成电路器件的方法
CN1905213A (zh) 非易失性半导体存储器、半导体器件和非易失性半导体存储器的制造方法
CN1126151C (zh) 有硅化物层的半导体器件的制造方法
CN1933158A (zh) 半导体装置及其制造方法
CN1485891A (zh) 半导体存储器件及其制造方法
CN1860596A (zh) 电子器件材料的制造方法
CN1599961A (zh) 半导体装置及其制造方法
CN1319252A (zh) 半导体衬底及其制造方法、和使用它的半导体器件及其制造方法
CN1666319A (zh) Ⅲ族氮化物半导体衬底及其生产工艺
CN1842904A (zh) 半导体装置及其制造方法
CN1870271A (zh) 具有凹沟道结构单元晶体管的半导体器件及其制造方法
CN1663045A (zh) 半导体器件及其制造方法
CN1783437A (zh) 半导体器件及其制造方法
CN1787177A (zh) 半导体器件及其制造方法
CN1545135A (zh) 薄膜半导体器件的制造方法
CN1700478A (zh) 半导体器件及其制造方法
JP2006313920A (ja) 半導体集積回路装置の製造方法
CN1855375A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI LTD.

Effective date: 20121030

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121030

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Patentee before: Hitachi Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050202

Termination date: 20150520

EXPY Termination of patent right or utility model