CN1241025A - 在液晶显示器中形成薄膜晶体管的方法 - Google Patents

在液晶显示器中形成薄膜晶体管的方法 Download PDF

Info

Publication number
CN1241025A
CN1241025A CN99109464A CN99109464A CN1241025A CN 1241025 A CN1241025 A CN 1241025A CN 99109464 A CN99109464 A CN 99109464A CN 99109464 A CN99109464 A CN 99109464A CN 1241025 A CN1241025 A CN 1241025A
Authority
CN
China
Prior art keywords
film transistor
grid
grid pattern
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99109464A
Other languages
English (en)
Other versions
CN1157772C (zh
Inventor
李柱亨
洪雯杓
尹灿宙
郑柄厚
黄长元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980019760A external-priority patent/KR100543436B1/ko
Priority claimed from KR1019980048365A external-priority patent/KR100330165B1/ko
Priority claimed from KR1019980053796A external-priority patent/KR100645035B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1241025A publication Critical patent/CN1241025A/zh
Application granted granted Critical
Publication of CN1157772C publication Critical patent/CN1157772C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

利用具有P－沟道薄膜晶体管和N－沟道薄膜晶体管的聚硅型薄膜晶体管液晶显示器中上栅极层与下栅极层之间蚀刻率的不同,可以形成带下凹之下栅极层的双栅极层。通过在N+离子注入过程中用上栅极层作为离子注入掩膜,可以很容易形成LDD结构。由上栅极层与下栅极层之间扭曲的大小确定LDD的尺寸。可以省去为了掩膜离子注入所需的额外光刻步骤。

Description

在液晶显示器中形成薄膜晶体管的方法
本发明一般涉及在LCD(液晶显示器)中制作薄膜晶体管(TFT)的工艺，所述薄膜晶体管为具有补偿区域LDD(轻掺杂漏极)结构的聚硅薄膜晶体管。受两块基板约束的液晶的分布可由加给形成于基板表面内侧的各电极的电压控制。此外，可由所分布的液晶与偏振片间的关系控制光的透过和遮挡。LCD是一种利用液晶材料这些方面特性的显示系统。像阻滞膜、反射板和滤色片等新元件已被用于LCD，以改善作为显示装置的功能和用途，此外，为了同样的目的，可将像偏振片、调准层、研磨工艺、电极组合以及玻璃基板等现有元件的改进用于LCD。
像素电路，即LCD的显示单元受玻璃基板上的半导体薄膜制成的晶体管的控制。根据半导体薄膜的特点，可将薄膜晶体管LCD分为两类，它们是非晶硅型薄膜晶体管和聚硅型薄膜晶体管。非晶硅型薄膜晶体管的优点在于低温成形，但有载流子迁移率方面的缺点。非晶硅型薄膜晶体管通常被用于像素电路的开关晶体管。这意味着驱动电路需要较高的载流子迁移率，应该采用分离的多个步骤制作，于是，成本会提高。聚硅具有驱动电路所需的较高载流子迁移率，所以如果高温不是问题，则既可用于驱动电路，又可用于像素电路，还可使能耗及成本降低。可以通过激光煅烧非晶硅很容易地形成聚硅，但由于载流子迁移率较高而有断路电流的缺点。
图1表示现有技术薄膜晶体管的纵断面。隔离层100作为过渡层覆盖于基板10上面。半导体膜，如形成有源区200的硅，它覆盖于隔离层上，栅极隔离层300覆盖于有源区上。有源区中心内的栅极410覆盖在栅极隔离层上。用栅极作为注入掩膜，源极和漏极区211、213形成于有源区内。晶体管导通时，电流从漏极流向源极，将显示信号加给与源极相连的像素电路，但由于在晶体管断开时因较高载流子迁移率而流过的断路电路的缘故，可以不维持显示信号。常将LDD(轻掺杂漏极)或非掺杂补偿区用为沟道与源极(或漏极)间的载流子结构，以抑制断路电流。
就聚硅型薄膜晶体管的成形而言，它在同一个玻璃基板上有驱动电路和像素电路，下面的技术问题应予清楚地说明：
1.N沟道薄膜晶体管中载流子结构的形成；
2.P，N注入的掩膜制造方法；
3.使过程步骤最少的办法。
有关载流子结构的形成，可以采用下面的方法：1)用光致抗蚀图形作为离子注入掩膜；2)用隔离层包围栅极作为离子注入掩膜；3)在边缘处使栅极金属氧化，形成补偿区。用光致抗蚀图形作为离子注入掩膜的缺点是难于对准、无成本效果，以及在离子注入过程中温度上升的弱点。隔离层的形成需要CVD(化学蒸汽相淀积)层的附加淀积和内蚀刻，而且在各向异性的固体蚀刻过程中，可使装置受到局部的损伤，而对于氧化法来说，将需要附加的氧化层及掩膜，因为应避免覆盖载流子结构之外区域的氧化。
本发明的目的在于提供一种改进的方法，用于在聚硅型薄膜晶体管中形成LDD或补偿区。
本发明的另一目的在于提供一种改进的方法，它具有最少的用于在聚硅型薄膜晶体管中形成LDD或补偿区的过程步骤。
按照第一方面，通过LDD或补偿区结构达到本发明的上述和其它目的及优点，所述的结构防止截止电流并达到减少光掩膜步骤的数目。按照这种情况，提供一玻璃基板，其上有硅层。通过对Si层构图形成有源区，再在该有源区上形成栅极隔离层。为盖住栅极隔离层，形成上栅极层和下栅极层，再用上栅极图样作为刻蚀掩膜，形成凹下的栅极图样。用上栅极图样作为注入掩膜，注入源极区和漏极区，然后再去掉上栅极图样。
在注入过程中，由上下栅极图样间扭曲的大小在有源区内形成补偿区。由于电阻率的增大，补偿区总是受到限制。在去掉上栅极层之后，以低成本注入形成LDD。这种LDD可起载流子结构的作用，充服截止电流，并有避免补偿区高电阻率问题的优点。相对于下栅极的材料使用具有较高选择率的潮湿蚀刻剂，可以形成下栅极的下凹，而且，为了更为精确的扭曲控制，对每一种栅极材料来说，都可将蚀刻的步骤分成两步。应该很容易地使蚀刻速度受到控制，以便在下栅极层内形成适当扭曲的下凹。
按照第二方面，利用LDD结构达到本发明的上述和其它目的及优点，所述LDD结构避免截止电流，并很好地对掺杂区起作用。按照这种情况，在玻璃基板上形成被构成图样的聚硅有源区。下面各步，即在所述有源区上形成绝缘层，在所述绝缘区上形成下栅极层和上栅极层，在有源区的中心形成所述的上栅极区和下凹栅极区，都与本发明的第一方面类似。但是，在离子注入的各步中，使用所述上栅极图样为注入掩膜的低浓度离子注入是优先的。于是，我们形成光阻挡层图样，它比所述上栅极图样宽，并用该光阻挡层图样在整个源极和漏极上作为注入掩膜注入高浓度离子。去掉所述光阻挡层图样和所述上栅极图样之后，通过激光韧化(anneal)，得到离子注入区。
按照第三方面，通过在同一基板上形成聚硅N-沟道和P-沟道薄膜晶体管达到本发明的上述和其它目的及优点。按照这种情况，提供一块其上有硅层的玻璃基板。通过对硅层构图形成一个有源区，栅极隔离层覆盖这个有源区，形成下栅极层，覆盖该栅极隔离层，再对该栅极层构图，留下N-沟道薄膜晶体管区和P-沟道栅极区，再用下栅极图样作为注入掩膜注入P-型杂质。用留有N-沟道薄膜晶体管区和P-沟道栅极区的光掩膜，淀积并蚀刻上栅极层，然后再在N-沟道薄膜晶体管区用该上栅极层刻蚀下栅极层，再注入N-型杂质，在离子注入之后，去掉上栅极图样。
在本实施例中，如果附加低能N-型注入步骤，则形成LDD，并且对栅极层的蚀刻相对于下栅极材料应有较高的选择率。按照第二实施例，通过自调整方法形成N-沟道晶体管的补偿结构，以致其优点在于减少光学步骤并易于图形的对准，另外，无需附加的注入掩膜。P-沟道和N-沟道晶体管的保护没有附加的步骤，在注入过程中，光阻挡层的损耗是一个重要的问题，而第二实施例相对于离子注入提供保护，而不附加步骤和光阻挡层的损耗。
图1表示现有技术薄膜晶体管的纵断面图；
图2a-2h表示本发明第一方面之第一实施例的过程程序；
图3a-3i表示本发明第一方面之第二实施例的过程程序；
图4表示用激光扩散栅极图样周围，得到无源区；
图5a-5b表示为解决扩散问题的附加过程；
图6a-6e表示本发明第二方面实施例的过程程序；
图7a-7e表示本发明第三方面实施例的过程程序。
以下说明本发明的几个具体实施例，作为本发明第一方面的第一实施例说明具有补偿区的聚硅型薄膜晶体管的第一种结构。图2表示横断面，在透明基板10上形成SiO2隔离过渡层100(图2a)，再用非晶硅500-800i200覆盖该隔离过渡层(图2b)。使非晶硅200多晶化并形成有源区210图案(图2c)。淀积1000i的SiO2膜，形成栅极隔离层300(图2d)，再分别淀积200-300i的上栅极层400和下栅极层40。二栅极层可由高选择率材料，如Al/Cr，Cr/Al以及Cr/ITO，或者相对于铝蚀刻剂及ITO蚀刻剂有较低选择率的低选择率材料形成(图2c)。在栅极层上形成光阻挡层图样520，用以潮湿蚀刻上下栅极层400和40，并形成具有上栅极图样和被凹蚀之下栅极图样的栅极电极410和41。首先以光阻挡层为蚀刻掩膜，利用对于上栅极层有较高蚀刻率的蚀刻剂形成上栅极图样41，而且，如果两个栅极层具有较高的选择率，则再以上栅极图样为蚀刻掩膜，利用对于下栅极层有较高刻蚀率和对于上栅极层有较低刻蚀率的另一种蚀刻剂形成下栅极图样410。在使用相对于铝蚀刻剂具有极低选择率之材料的情况下，所述铝蚀刻剂对于对两个栅极层来说是磷酸、硝酸和醋酸溶液，可以按照喷雾法和酸洗法通过使用具有相对于两种栅极材料刻蚀特性的蚀刻剂进行两个栅极层的刻蚀。在上栅极蚀刻几乎被完成之后，下栅极层开始被蚀刻，然后下栅极层的蚀刻占优势并通过各向同性的蚀刻形成凹蚀。从整个蚀刻的时间、蚀刻剂的成分及刻蚀类型可以使凹蚀的尺寸受到控制(图2f)。
在把光阻挡层图样520除去之后继续两种注入过程。由于上栅极图样被用于注入掩膜，所述上栅极图样41外侧的有源区被注入。补偿区214是不被注入并且未被下栅极图样410覆盖的有源区(图2g)。如果需要，可以使用下栅极图样410作为注入掩膜，通过低能注入，在补偿区内形成LDD 215(图2h)。
以下将详细描述在像素电路中形成N沟道晶体管并在驱动电路中形成P沟道晶体管的第一方面的第二实施例。
图3a-3j所表示的是薄膜晶体管形成的过程程序截面图。
通过在玻璃基板10上淀积SiO2形成第一过渡层100，再形成聚硅有源区210，220和230，它们将成为像素电路的N-沟道薄膜晶体管和驱动电路的N-沟道薄膜晶体管及P-沟道薄膜晶体管。通过淀积低温VCD非晶硅，使这个有源区200形成于过渡层100上，再通过激光韧化使之多晶化，再以掩膜手段使之构图。
继续所述过程，形成由SiO2制成的栅极隔离层300(图3a)，再淀积上、下栅极400和40(图3b)。应使用相对于用以蚀刻上栅极40的蚀刻剂有较高选择率的材料作为下栅极材料400。通过在P-沟道薄膜晶体管区510和N-沟道薄膜晶体管的栅极区520、530上使用光阻挡层掩膜作为蚀刻掩膜进行蚀刻，形成N-沟道上栅极图样41，42(图3c)。在上栅极图样下面形成下栅极图样410、420，它比上栅极41、42下凹并且更窄些，因为下栅极材料相对于蚀刻剂有较高的选择率。特别是在源极-漏极的注入步骤中，下栅极材料起晶体管栅极的作用，而上栅极材料为注入掩膜。LDD和补偿区的尺寸与上、下栅极图样间的扭曲相配合。在补偿区的情况下，这种扭曲在0.2-0.8μm范围内，而在LDD情况下它在0.5-1.5μm范围。精确尺寸的限定必须全面考虑所用电压、其它元件的尺寸及晶体管的特性。
在N-沟道薄膜晶体管栅极蚀刻之后，除去上栅极层上的光阻挡层500和光阻挡图样520、530，然后遍及整个玻璃基板注入N-型杂质离子，上栅极图样41、42和P-沟道上栅极层起掩膜层的作用，从而不需要对P-沟道薄膜晶体管的附加掩膜。在离子注入之后，在N-沟道薄膜晶体管内形成源极和漏极211；221及213；223，以及沟道212，222(图3d)。继续所述过程，除去上栅极层40和下栅极图样41，42然后注入低能N-型杂质。由于对于LDD的写入而下栅极图样410、420起掩膜层的作用，在上栅极图样与下栅极图样之间的扭曲区内形成LDD 215，225。LDD可以解决截止电流问题和补偿区的高电阻率问题。如果略去LDD离子注入步骤，则代之以形成补偿区。在LDD离子注入过程中，由下栅极层400保护P-型薄膜晶体管区。为了形成P-沟道薄膜晶体管，在N-沟道晶体管600和P-沟道晶体管610的栅极区上面形成光阻挡层(图3f)。用光阻挡层600，610作为蚀刻掩膜，使P-沟道栅极图样430受到蚀刻，再在光阻挡层图样610下方形成下凹。以下栅极图样为掩膜通过P-型离子注入，形成P-沟道晶体管的源极、漏极231，233和沟道232，而且，在这种离子注入步骤过程中，以光阻挡层盖住N-沟道晶体管区域。在以光阻挡层盖住N-沟道晶体管区域并且把P-沟道晶体管的栅极区去掉之后，继续淀积隔离层、形成源极和漏极、形成钝化层和像素电极。
如果载流子结构适合于LDD而不需要补偿区，则可通过在N-沟道上面注入高能的离子注入，形成栅极和漏极212，222，232。在这种N-型高能注入过程中，应以材料层700盖住P-沟道。
在淀积隔离层之前，可以利用激光韧化，达到被注入离子的扩散和被损耗的有源区的韧化。利用这种激光韧化的激发步骤，可以使聚硅的电阻率降低，但由于扩散，因而电阻率较高，所以栅极图样附近的有源区不被激发，并且LDD中的高电阻率还能引起晶体管的误动作。图4表示由于栅极图样在LDD区内这种扩散的影响。在激光扩散源极、漏极211，213和LDD区215的过程中，使激光在栅极图样边缘410扩散，以使栅极图样附近的有源区(这是沟道附近的LDD区)不被L的大小激发，而且这可引起晶体管的误动作。这个问题可以通过附加的处理步骤得到解决，所述附加步骤包括形成比栅极图样410，420，430小的掩膜图样710，720，730，再刻蚀栅极图样并激发韧化LDD区(图5b)，然后可通过激光扩散，激发LDD区，因为LDD区不在扩散区域附近。
图6a-6e是本发明第二方面实施例的纵断面顺序图。在薄膜晶体管的有源区内形成光阻挡图样520，530，540(图6a)，以形成栅极图样(图2a，b)，然后再以光阻挡图样作为蚀刻掩膜形成栅极图样41；42；43，410；420；430。下栅极图样要比上栅极图样窄，并有下凹。过程继续以低能注入N-型杂质进行(图6b)。未被上栅极图样掩盖的有源区211，213，221，223，231，233被注入，而在上栅极图样下的有源区212，222，232不被注入。除去光阻挡层之后，通过光阻挡层溅射和在驱动电路的P-型薄膜晶体管及N-型薄膜晶体管的栅极41，410上面显影，形成新的光阻挡层600。处于像素电路中栅极41，410上面的栅极光阻挡层应当宽于有源区200中的沟道区212，以形成LDD区215。通过用光阻挡图样600作为注入掩膜高能注入N-型杂质，形成源极和漏极211；221，213；223。在像素电路的N-型薄膜晶体管中的沟道212与源极(或漏极)211、213之间形成LDD区，因为较宽的光阻挡图样保护了在LDD区215上面的离子注入。在除去光阻挡图样600之后，形成新的光阻挡图样700(图6d)。形成光阻挡图样，以使驱动电路中的P-型薄膜晶体管区曝光。通过注入P-型杂质，在有源区230内形成源极和漏极231，233，再于去掉光阻挡层之后使上栅极图样41，42，43受到蚀刻。通过随后的激光韧化，使被注入有源区能的离子受到激发。类似于隔离层淀积、源极和漏极的形成、钝化以及像素电极等一般的过程完成了所述工艺。
图7a-7e表示第三方面实施例的纵断面次序。在玻璃基板10上形成第一有源区210，230和栅极隔离层。通过以激光使由在玻璃基板上的CVD过程所淀积的非晶硅的结晶韧化，继而以有源区图形的光刻过程形成有源区。还可在玻璃基板上形成过渡层作为隔离层，在N-沟道薄膜晶体管区和P-沟道中的栅极区上形成下栅极图样400，430，然后以下栅极图样400，430作为注入掩膜注入P-杂质。通过蚀刻上栅极层，在P-沟道薄膜晶体管区和N-沟道内的栅极区上面形成上栅极图样40，41(图7c)。于是，由上栅极层40将下栅极图样430包覆于P-沟道薄膜晶体管区内，同时使上栅极图样41形成在盖住整个N-沟道薄膜晶体管区的下栅极图样400上面。
继续进行所述过程，通过以上栅极为蚀刻掩膜蚀刻下栅极图样形成栅极，再注入N-型杂质。作为N-型注入的结果，形成源极213、漏极211、沟道212和栅极410。不使沟道与源极、漏极之间的补偿区214被注入。使在P-沟道薄膜晶体管内以上栅极图样盖住的下栅极图样关于蚀刻受到保护，并且不使注入N-杂质。以上栅极图样作为蚀刻掩膜，通过各向同性的蚀刻形成下凹的下栅极图样。这一步骤为自调整步骤，使得可以省去对补偿区额外的光刻步骤以及不相符合的问题。在除去上栅极图样之后，可以进行低能N-型注入，则图7d中的补偿区214成为LDD区215(图7d)。
按照本发明，通过使用双栅极层工艺和各向同性的下凹特征，可以很容易地在聚硅型薄膜晶体管内形成像补偿区和LDD区这样的载流子结构，并且能够以最少的过程步骤在同一基板上形成像素电路和驱动电路。尤其是按照第二实施例，不需要额外的注入掩膜，使我们可以减少过程步骤，并能摆脱在附加的注入步骤过程中所可能发生的多种附带的问题。

Claims (11)

1.一种在液晶显示器中形成薄膜晶体管的方法，包括以下步骤：
在玻璃基板上形成硅层；
通过对所述硅层构图形成有源区；
形成栅极隔离层，覆盖所述有源区；
形成上、下栅极层，覆盖所述栅极隔离层；
在所述上、下栅极层内形成上栅极图样和具有下凹的下栅极图样，用上栅极图样作为蚀刻掩膜；
用上栅极图样作为注入掩膜进行注入；
去掉上栅极图样。
2.一种如权利要求1所述的在液晶显示器中形成薄膜晶体管的方法，还包括：
在去掉所述上栅极图样之后，通过低能注入N-杂质，形成LDD区。
3.一种如权利要求2所述的在液晶显示器中形成薄膜晶体管的方法，其中形成上、下栅极图样包括以相对于所述下栅极材料为高选择率的蚀刻剂继续蚀刻所述上、下栅极层。
4.一种如权利要求1、2所述的在液晶显示器中形成薄膜晶体管的方法，还包括：
形成覆盖N-沟道薄膜晶体管区和P-沟道薄膜晶体管区内栅极区的光阻挡层图样，作为蚀刻掩膜；
形成覆盖所述N-沟道薄膜晶体管区和所述P-沟道薄膜晶体管内栅极区的光阻挡层图样，作为对所述下栅极图样蚀刻的掩膜，并在去掉所述上栅极图样之后，进行P-型离子注入。
5.一种如权利要求4所述的在液晶显示器中形成薄膜晶体管的方法，还包括：
在所述P-型离子注入之后，部分地去掉光阻挡层图样，使其比所述下栅极图样窄。
6.一种如权利要求4所述的在液晶显示器中形成薄膜晶体管的方法，还包括：
形成比所述下栅极图样窄的光阻挡层图样，覆盖所述下栅极图样；
利用所述光阻挡层图样蚀刻所述下栅极图样；
通过激光韧化，激发注入到所述有源层的离子。
7.一种在液晶显示器中形成薄膜晶体管的方法，包括以下步骤：
对玻璃基板上的聚硅有源区构图；
在所述有源区形成隔离层；
在所述隔离层上形成下栅极层和上栅极层；
在有源区的中心形成所述上栅极图样和下凹的下栅极图样；
用所述上栅极图样作为注入掩膜，进行离子注入；
形成光阻挡层图样，它比所述上栅极图样宽；
用覆盖源极和漏极的所述光阻挡层图样作为注入掩膜，进行离子注入；
去掉所述光阻挡层图样和所述上栅极图样；
通过激光韧化，激发离子注入的区域。
8.一种在液晶显示器中的一块玻璃基板上形成聚硅P-沟道和N-沟道薄膜晶体管的方法，包括以下步骤：
形成硅层；
通过对所述硅层构图形成有源区；
形成栅极隔离层，覆盖所述有源层；
形成下栅极层，覆盖所述栅极隔离层；
利用光掩膜和蚀刻过程，形成下栅极图样，覆盖N-沟道薄膜晶体管和P-沟道薄膜晶体管内的栅极区；
用所述下栅极图样作为注入掩膜，注入P-型离子；
利用光掩膜和蚀刻过程，形成上栅极图样，覆盖P-沟道薄膜晶体管区和N-沟道薄膜晶体管内的栅极区；
用所述上栅极图样作为蚀刻掩膜，蚀刻所述N-沟道薄膜晶体管区内的下栅极图样；
注入N-型杂质；
去掉上栅极图样。
9.一种如权利要求8所述的在液晶显示器中的一块玻璃基板上形成聚硅P-沟道和N-沟道薄膜晶体管的方法，还包括：
在去掉所述上栅极图样之后，低能注入N-杂质。
10.一种如权利要求8所述的在液晶显示器中的一块玻璃基板上形成聚硅P-沟道和N-沟道薄膜晶体管的方法，其中栅极层的蚀刻剂相对于所述下栅极材料具有高的选择率。
11.一种如权利要求8、9所述的在液晶显示器中的一块玻璃基板上形成聚硅P-沟道和N-沟道薄膜晶体管的方法，还包括：
激发所述有源区内的离子注入区。
CNB991094646A 1998-05-29 1999-05-28 在液晶显示器中形成薄膜晶体管的方法 Expired - Fee Related CN1157772C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR1019980019760A KR100543436B1 (ko) 1998-05-29 1998-05-29 액정 표시 장치의 제조 방법
KR19760/98 1998-05-29
KR19760/1998 1998-05-29
KR48365/1998 1998-11-12
KR48365/98 1998-11-12
KR1019980048365A KR100330165B1 (ko) 1998-11-12 1998-11-12 박막 트랜지스터 액정 표시 장치의 제조 방법
KR1019980053796A KR100645035B1 (ko) 1998-12-08 1998-12-08 액정표시장치용 박막트랜지스터의 제조방법
KR53796/98 1998-12-08
KR53796/1998 1998-12-08

Publications (2)

Publication Number Publication Date
CN1241025A true CN1241025A (zh) 2000-01-12
CN1157772C CN1157772C (zh) 2004-07-14

Family

ID=27349745

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991094646A Expired - Fee Related CN1157772C (zh) 1998-05-29 1999-05-28 在液晶显示器中形成薄膜晶体管的方法

Country Status (4)

Country Link
US (2) US6225150B1 (zh)
JP (2) JP3377184B2 (zh)
CN (1) CN1157772C (zh)
TW (1) TW418539B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112817B2 (en) 2000-03-06 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Electronic appliance including transistor having LDD region
US7218361B2 (en) 2000-03-27 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
CN103021820A (zh) * 2011-09-20 2013-04-03 乐金显示有限公司 制造薄膜晶体管的方法和制造有机发光显示设备的方法
CN105977158A (zh) * 2015-03-11 2016-09-28 株式会社日本显示器 半导体装置的制造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4076648B2 (ja) * 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4074018B2 (ja) * 1998-12-22 2008-04-09 東芝松下ディスプレイテクノロジー株式会社 薄膜のパターニング方法
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US6506635B1 (en) 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP5020428B2 (ja) * 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
JP2001168343A (ja) * 1999-12-13 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100778835B1 (ko) * 2000-12-28 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100776505B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치의 화소전극 제조 방법
KR100543061B1 (ko) * 2001-06-01 2006-01-20 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 어레이 기판의 제조방법
KR100438523B1 (ko) * 2001-10-08 2004-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
JP4021194B2 (ja) 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
TWI273637B (en) 2002-05-17 2007-02-11 Semiconductor Energy Lab Manufacturing method of semiconductor device
JP4638115B2 (ja) * 2002-07-05 2011-02-23 シャープ株式会社 薄膜トランジスタ装置の製造方法
KR100685953B1 (ko) * 2002-08-20 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치용 배선의 형성방법
TWI301669B (en) * 2002-09-12 2008-10-01 Au Optronics Corp Method of forming lightly doped drains
TWI222227B (en) * 2003-05-15 2004-10-11 Au Optronics Corp Method for forming LDD of semiconductor devices
US7064021B2 (en) * 2003-07-02 2006-06-20 Au Optronics Corp. Method for fomring a self-aligned LTPS TFT
US20060207967A1 (en) * 2003-07-03 2006-09-21 Bocko Peter L Porous processing carrier for flexible substrates
US20050001201A1 (en) * 2003-07-03 2005-01-06 Bocko Peter L. Glass product for use in ultra-thin glass display applications
JP4537029B2 (ja) * 2003-09-30 2010-09-01 シャープ株式会社 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置
JP4683833B2 (ja) * 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
KR101026808B1 (ko) 2004-04-30 2011-04-04 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US20060024870A1 (en) * 2004-07-27 2006-02-02 Wen-Chun Wang Manufacturing method for low temperature polycrystalline silicon cell
KR101086487B1 (ko) * 2004-12-24 2011-11-25 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
JP4876548B2 (ja) 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法
DE102006060734B4 (de) * 2006-06-30 2014-03-06 Lg Display Co., Ltd. Flüssigkristalldisplay und Verfahren zu dessen Herstellung
US7888742B2 (en) * 2007-01-10 2011-02-15 International Business Machines Corporation Self-aligned metal-semiconductor alloy and metallization for sub-lithographic source and drain contacts
KR20080078164A (ko) * 2007-02-22 2008-08-27 삼성전자주식회사 액정 표시 장치의 제조 방법
JP5168959B2 (ja) * 2007-03-14 2013-03-27 住友電気工業株式会社 イオン注入マスク、イオン注入方法および半導体装置の製造方法
TW200913269A (en) * 2007-09-03 2009-03-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
KR101338994B1 (ko) 2007-12-31 2013-12-09 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
US8541296B2 (en) * 2011-09-01 2013-09-24 The Institute of Microelectronics Chinese Academy of Science Method of manufacturing dummy gates in gate last process
JP6020079B2 (ja) * 2012-11-19 2016-11-02 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
CN103681776B (zh) * 2013-12-24 2017-11-07 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
KR102442615B1 (ko) 2015-07-09 2022-09-14 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조방법
JP6851166B2 (ja) * 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN108807422B (zh) * 2018-06-12 2020-08-04 武汉华星光电技术有限公司 阵列基板制作方法及阵列基板、显示面板
CN109920856B (zh) * 2019-02-27 2021-03-19 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197369A (en) * 1975-02-21 1976-08-26 Handotaisoshino denkyokuno seizohoho
JPH0293081A (ja) * 1988-09-28 1990-04-03 Hitachi Ltd 多層膜のエッチング法
JPH02226727A (ja) * 1989-02-28 1990-09-10 Oki Electric Ind Co Ltd Ｌｄｄ型ｍｏｓ半導体装置の製造方法
JPH06104241A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd アルミニウム電極のパターニング方法
JP3163822B2 (ja) * 1993-02-23 2001-05-08 セイコーエプソン株式会社 トランジスタ及びその製造方法
JP3474604B2 (ja) * 1993-05-25 2003-12-08 三菱電機株式会社 薄膜トランジスタおよびその製法
JPH07176745A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 半導体素子
JP3377853B2 (ja) * 1994-03-23 2003-02-17 ティーディーケイ株式会社 薄膜トランジスタの作製方法
JPH07307549A (ja) * 1994-05-11 1995-11-21 Toshiba Corp 薄膜配線パターンの形成方法および薄膜配線基板の製造方法
JPH07321329A (ja) * 1994-05-27 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および液晶表示装置
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH08116065A (ja) * 1994-10-12 1996-05-07 Sony Corp 薄膜半導体装置
JPH08254680A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 半導体装置およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112817B2 (en) 2000-03-06 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Electronic appliance including transistor having LDD region
US8124973B2 (en) 2000-03-06 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Electronic appliance including transistor having LDD region
US8772778B2 (en) 2000-03-06 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9601515B2 (en) 2000-03-06 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7218361B2 (en) 2000-03-27 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US7486344B2 (en) 2000-03-27 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
CN103021820A (zh) * 2011-09-20 2013-04-03 乐金显示有限公司 制造薄膜晶体管的方法和制造有机发光显示设备的方法
CN103021820B (zh) * 2011-09-20 2015-10-28 乐金显示有限公司 制造薄膜晶体管的方法和制造有机发光显示设备的方法
CN105977158A (zh) * 2015-03-11 2016-09-28 株式会社日本显示器 半导体装置的制造方法
CN105977158B (zh) * 2015-03-11 2019-03-15 株式会社日本显示器 半导体装置的制造方法

Also Published As

Publication number Publication date
US20010008781A1 (en) 2001-07-19
TW418539B (en) 2001-01-11
JP3564455B2 (ja) 2004-09-08
JP3377184B2 (ja) 2003-02-17
US6403406B2 (en) 2002-06-11
JP2000031496A (ja) 2000-01-28
CN1157772C (zh) 2004-07-14
JP2002252231A (ja) 2002-09-06
US6225150B1 (en) 2001-05-01

Similar Documents

Publication Publication Date Title
CN1157772C (zh) 在液晶显示器中形成薄膜晶体管的方法
KR100349562B1 (ko) 식각 방법, 박막 트랜지스터 매트릭스 기판 및 그 제조 방법
KR970002004B1 (ko) 반도체장치와 그 제작방법
KR100292922B1 (ko) 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치
EP0217406A2 (en) Thin-film transistor and method of fabricating the same
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
KR20020032580A (ko) 박막트랜지스터 및 그 제조방법
TWI322446B (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
KR101051594B1 (ko) 표시 장치 및 표시 장치의 제조 방법
KR0173692B1 (ko) 박막트랜지스터의 제조방법
KR100350112B1 (ko) 반도체장치의 제조방법
JP2001168343A (ja) 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
JP2001168346A (ja) 薄膜トランジスタ及びその製造方法
KR20020050085A (ko) 박막 트랜지스터
KR100336779B1 (ko) 반도체 소자의 게이트 절연막 형성방법
KR100675168B1 (ko) 박막트랜지스터 및 그 제조방법, 그것을 사용한 액정장치
US20050148119A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
KR100587363B1 (ko) 다결정 실리콘 박막트랜지스터의 제조방법
KR100765135B1 (ko) 액정표시장치 및 이의 제조 방법
EP0662706A2 (en) Manufacture of thin-film transistors having self-aligned plural gates
JPH06175154A (ja) 液晶表示装置の製造方法
KR100544115B1 (ko) 박막트랜지스터 제조방법
KR960008133B1 (ko) 반도체장치와 그 제작방법
JPH08181319A (ja) 薄膜トランジスタとその製造方法
KR100488063B1 (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121102

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040714

Termination date: 20170528

CF01 Termination of patent right due to non-payment of annual fee