CN1241263C - 高耐压半导体装置 - Google Patents
高耐压半导体装置 Download PDFInfo
- Publication number
- CN1241263C CN1241263C CNB02103320XA CN02103320A CN1241263C CN 1241263 C CN1241263 C CN 1241263C CN B02103320X A CNB02103320X A CN B02103320XA CN 02103320 A CN02103320 A CN 02103320A CN 1241263 C CN1241263 C CN 1241263C
- Authority
- CN
- China
- Prior art keywords
- field
- electrode
- voltage
- board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 249
- 239000002184 metal Substances 0.000 claims abstract description 185
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 238000007667 floating Methods 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims description 133
- 239000000758 substrate Substances 0.000 claims description 41
- 229920005989 resin Polymers 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 21
- 238000007789 sealing Methods 0.000 claims description 21
- 239000012528 membrane Substances 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 15
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 15
- 238000000926 separation method Methods 0.000 claims description 11
- 230000001002 morphogenetic effect Effects 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 52
- 230000003071 parasitic effect Effects 0.000 description 40
- 238000012360 testing method Methods 0.000 description 25
- 230000007423 decrease Effects 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 15
- 230000005684 electric field Effects 0.000 description 15
- 229920001296 polysiloxane Polymers 0.000 description 15
- 230000002950 deficient Effects 0.000 description 14
- 239000012535 impurity Substances 0.000 description 10
- 239000012141 concentrate Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000005286 illumination Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000001771 impaired effect Effects 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000003292 diminished effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 150000002576 ketones Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000004843 novolac epoxy resin Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
高耐压半导体装置具有：半导体领域2、接触用扩散领域6，分散扩散领域4，场绝缘膜16，与接触用N型扩散领域6相连并导通的金属电极25、在浮动状态下形成的多个板式电极18a、19a。金属电极25的一部分(25-1、25-2)延伸到位于板式电极18a、19a的正上方的层间绝缘膜34上，板式电极18a、19a和金属电极25-1、25-2彼此电容耦合。在接触用N型扩散领域6所包围的半导体领域2上，设置了CMOS晶体管(7～11等)、电阻(13等)、电容(12等)。提供一种即使在高温下使用，耐压也不会下降的高耐压半导体装置。
Description
技术领域
本发明涉及一种高耐压半导体装置。特别是涉及到变压器控制用高耐压半导体装置。
背景技术
图16所示的照明用变压器控制系统作为以往使用的变压器控制用高耐压半导体装置的例子。图16表示了照明用变压器控制系统的简要结构。
图16所示的照明用变压器控制系统包含：含有荧光灯100的LC谐振电路，用于为荧光灯100供电的高耐压功率NchMOSFET101、102，用于驱动高耐压功率NchMOSFET101的高压一侧驱动电路105，用于驱动高耐压功率MOSFET102的低压一侧驱动电路106。高压一侧驱动电路105由变压器控制用高耐压半导体装置构成。另外，高耐压功率NchMOSFET101、102是分立型元件。照明用变压器控制系统还包含：用于提供高压一侧驱动电路用电源电压V2的高耐压二极管104和电容器103，荧光灯驱动用高压电源端子110、低压一侧驱动电路用电源端子107，用于驱动荧光灯的输出端子109。
外加在荧光灯驱动用高压电源端子110上的V1是把交流电源整流后得到的支流电压，最大为600V左右的高压。一方面，外加在低压一侧驱动电路用电源端子107上的V3是低压一侧驱动电路的电源电压，通常为15V左右的低压。而外加在高压一侧驱动电路用电源端子108上的V2是由低压一侧驱动电路电压V3、高耐压二极管104和高耐压功率NchMOSFET101、102决定的电压，随着高耐压功率NchMOSFET101、102的导通/断开动作，从V3的电压15V左右的电压到(V1+V3)的高电压，即615V左右的范围内变动。
下面，说明照明用变压器控制系统的动作概要。
首先，在V3＝15V，V1＝600V的初始状态下，通常把荧光灯驱动用输出端子电压V4设置为近于GND电位。因此，在该状态下，通过高耐压二极管104的正向动作对电容器103充电，V2设置为从V3＝15V减去高耐压二极管104的正向电压部分后得到的值。
接着，由低压一侧控制信号把高耐压功率NchMOSFET102设置为断开状态，并且，由高压一侧控制信号把高耐压功率MOSFET101设置为导通状态。由此，对含有荧光灯100的LC谐振电路电容器充电。这时，通过使高耐压功率MOSFET101为导通状态，使荧光灯驱动用输出端子电压V4从GND电位附近上升到V1＝600V左右的电位(从V1减去高耐压功率NchMOSFET101的导通电压后得到的电压)。这时，因为对电容器103进行了充电，所以变为高压一侧驱动电路的实质电源电压的V2和V4的电位差能保持在初始电压V3＝15V左右的电位(从V3减去高耐压二极管104的正向电压后得到的电压)。这样，V2从V3＝15V左右的电位上升到(V1+V3)＝615V左右的电位。
之后，由高压一侧控制信号，把高耐压功率NchMOSFET101设置为断开状态，并且，由低压一侧控制信号把高耐压功率MOSFET102设置为导通状态，使荧光灯100放电。这时，通过使高耐压功率MOSFET102为导通状态，使荧光灯驱动用输出端子电压V4从V1＝600V左右的电位(从V1减去高耐压功率NchMOSFET101的导通电压后得到的电位)，下降到GND电位附近(从GND电位加上高耐压功率NchMOSFET102的导通电压后得到得电位)。这时，因为对电容器103进行了充电，所以变为高压一侧驱动电路的实质电源电压的V2和V4的电位差能保持在V3＝15V左右的电位(从V3减去高耐压二极管104的正向电压后得到的电压)。这样，V2从(V1+V3)＝615V左右的电位下降到V3＝15V左右的电位。上述的动作是含有荧光灯的LC谐振电路在充电/放电时的一个周期的动作。
近年来，把在照明领域使用的变压器控制系统的低压一侧驱动电路(图16中的符号106)和高压一侧驱动电路(图16中的符号105)和其它的控制电路集成化的课题进行了研究。此种高压一侧驱动电路(图16中的符号105)，一般是被称为浮动模块的电路模块，电源端子108不偏置为固定电位，而是处于浮动状态。图17表示了把该浮动模块集成化时的截面结构。
图17所示的浮动模块包含：P型半导体衬底1、在衬底上形成的含有低浓度的N型杂质的半导体领域2、N型嵌入扩散领域3、把元件间在电上分离的P型分离扩散领域4、用于给半导体领域2提供电源端子108的电位的高浓度接触用N型扩散领域6、用于给半导体领域2提供电位的金属电极25、用于给分离扩散领域4和P型半导体衬底1提供电位的金属电极33。
在分离扩散领域4和N型扩散领域6之间，形成了薄的氧化膜15和厚的氧化膜16，在氧化膜15和16上，形成了与金属电极33设置为等电位的聚硅酮制的板式电极17b、电浮动的聚硅酮制的板式电极18b、与金属电极25连接在一起的聚硅酮制的板式电极19b。在板式电极17b、18b和19b上，形成了层间绝缘膜34，在层间绝缘膜34上，形成了电浮动的金属电极40和金属电极41。然后，在金属电极40、41上形成了表面保护膜35，还形成了密封用树脂36。
在图17所示的结构中，在接触用N型扩散领域6所围起的领域中，形成了构成高压一侧驱动电路的CMOS、电容、电阻等元件。把形成该元件的领域叫做“高压一侧驱动电路用元件领域”。
在图17所示的高压一侧驱动电路用元件领域内，形成了构成高压一侧驱动电路一部分的NchMOS的P型主体扩散领域7、在P型主体扩散领域7内形成了NchMOS的N型源扩散领域8和漏扩散领域9、NchMOS的聚硅酮栅极22。在N型源扩散领域8和漏扩散领域9分别与源金属电极26和漏金属电极27连接。另外，还形成了构成高压一侧驱动电路一部分的P型源扩散领域10和漏扩散领域11、PchMOS的聚硅酮电极23、PchMOS的源金属电极28和漏金属电极29。由此，形成了CMOS晶体管元件。
另外，形成了成为电容元件的一个电极的P型源扩散领域12、与P型源扩散领域12连接在一起的金属电极30、成为电容元件的另一个电极的聚硅酮制电极24，由这些形成了电容元件。进而，还形成了构成高压一侧驱动电路一部分的P型扩散电阻13、P型扩散电阻13的金属电极31和32。由这些形成了电阻元件。
在图17所示的结构中，在金属电极25上外加图16所示的高压一侧驱动电路的电源电压V2，然后，使与分散扩散领域4连接在一起的金属电极33上付给GND电位。另外，构成CMOS的NchMOS的P型主体扩散领域7是高压一侧驱动电路的V4的电位。
为了便于通过说明理解上述的照明用变压器控制系统的动作，使外加了电压V2的金属电极25、聚硅酮制的板式电极19b和接触用N型扩散领域6，从15V左右的低电压到615V左右的高电压变化。一方面，因为图16中的V4的电位在图17中变成了NchMOS的P型主体扩散领域7的电位，所以P型主体扩散领域7的电位从GND电位附近到V1＝600V的范围内变化。这时，金属电极25、聚硅酮制的板式电极19b、高浓度扩散领域6与NchMOS的P型主体扩散领域7的电位差保持为15V左右的电位差。
因此，P型半导体衬底1和P型分散扩散领域4与低浓度N型半导体领域2之间的PN结上，外加了615V左右的高压。在图17所示的结构中，板式电极17b、18b、19b是场板的一种，通过与其上形成的房间绝缘膜34上进一步形成的浮动金属电极40、41的电容耦合，把从金属电极25到板式电极17b的电位分压，起到使半导体领域2的电位分布不集中在局部的作用。
图18是图17所示的浮动模块的平面结构。为了使看图更容易，只表示了聚硅酮制的板式电极17b、18b、19b和金属电极25、33、41和接触用N型扩散领域6。
聚硅酮制的板式电极17b、18b、19b有所定的宽度，并且是角部具有圆弧形状的近长方形环状的形状。位于板式电极17b、18b、19b的上层的金属电极25、33、40、41的形状，是有所定的宽度，并且是角部具有圆弧形状的近长方形环状的形状。但是，其中一部分被去掉了。去掉的部分上配置了用于传播高电压一侧控制信号的金属配线49。然后，在金属电极25和接触用N型扩散领域6所围成的领域中配置了高压一侧驱动电路用的元件。
下面，说明通过图17和图18所示的结构是如何实现高耐压半导体装置的。图19表示了图17所示结构中的寄生电容。一方面，图20表示了对图17所示的结构的高耐压半导体装置中，外加高压(600V)时的电位分布。在图20中，用虚线表示各电位的等电位线。
如图19所示，板式电极17b和浮动金属电极40之间存在寄生电容C1，浮动金属电极40和板式电极18b之间存在寄生电容C2，板式电极18b和浮动金属电极41之间存在寄生电容C3，而浮动金属电极41和板式电极19b之间存在寄生电容C4。通过基于这些寄生电容C1～C4的串联电路的分压作用，设置板式电极18b的电位，给半导体领域2提供适当的电位分布。这样，通过提供适当的电位分布，就实现了高耐压半导体装置。另外，与图19中的密封用树脂36之间产生的寄生电容C5和C6通常被认为是不存在的，这将在后面加以说明。
下面，参考图20。图20是用来说明常温时以往的高耐压半导体装置的电位分布概念的模拟图。另外，本发明者确认了图20所示的电位分布和本发明者进行的模拟的结果，表示了同样的倾向。
图20所示的电位分布，是使P型半导体衬底1、P型分离扩散领域3、板式电极17b和金属电极33为0V，使N型扩散领域6、板式电极19b和金属电极25为600V时的例子。为了便于通过图20进行理解，如果给板式电极19b提供了与N型扩散领域6同样600V高电位时，在板式电极18b上的电位为600V和0V中间的电位。由此，表示了半导体领域2内的电位分布的等电位线成为垂直方向，且几乎是等间隔的。结果，能缓和半导体领域2内的电场集中，能维持高耐压的特性。
可是，如果在金属电极25上外加500V以上的高压，例如600V，使其在周围温度150℃的高温状态下工作，就会发生金属电极25和金属电极33间的耐压(在图16中，外加V2的端子108和GND之间的耐压)下降的现象。该现象能用叫做高温偏压试验的寿命试验再现，在高温偏压试验中，如果金属电极25的外加电压变大，耐压下降就变得显著，如果外加电压下降，耐压下降就变小。
对于高温偏压试验中金属电极25和GND之间的耐压下降，我们还不明白它得机理，无法做出推论。可是，能做出以下的推论。
一般，半导体芯片用密封用树脂封装，使水分不渗透到树脂封装中。可是，一般作为密封用树脂，使用的酚醛环氧树脂中含有0.9～1.6％的氢氧基OH，该氢氧基OH在高温时产生活化作用，一般被认为是绝缘物质的密封用树脂36变为半绝缘状态(高电阻、导通的状态)。
通常，高耐压半导体装置，用密封用树脂36把半导体芯片(图中未显示)封装，多个外部端子(图中未显示)和半导体芯片上的多个垫(图中未显示)之间分别由金属线(图中未显示)连接。在这些金属线上分别外加接地电位即0V、600V的电源电压、以及控制信号，由于上述理由，如果密封用树脂36变为半绝缘状态，就推测出在表面保护膜35的表面上提供的电位是600V和0V中间的电位。由半导体芯片的设计所支配，例如，在半导体芯片上的绝缘栅型晶体管一侧设置了接地垫(图中未显示)，当把电源垫(图中未显示)设置在远离接地垫的位置时，绝缘栅型晶体管上的密封用树脂36应该具有大约100V的中间电位。综上所述，假设高温偏压试验时，半导体芯片的表面保护膜35和密封用树脂36的界面具有100V的电位，本发明者研讨了这时的电位分布是怎样的。
下面，参考图21，说明高温偏压试验时的电位分布。图21是在与图20中说明的相同的偏压条件下，正在进行高温状态下的高温偏压试验时的电位分布。在图21中，用虚线表示等电位线。
在图21所示的状态下，浮动金属电极40除了带有上述的寄生电容C1、C2，还在与密封用树脂36之间形成了寄生电容C5(参考图19)。并且，关于浮动金属电极41，它除了带有上述的寄生电容C3、C4，还在与密封用树脂36之间形成了寄生电容C6。因此，当寄生电容C5、C6对于C1～C4具有同程度的电容值时，在高温偏压试验中，密封用树脂36变为半绝缘状态，密封用树脂36中的浮动金属电极40、41上的地方如果变为100V，在室温下约为450V的浮动金属电极41的电位，由于寄生电容C6的影响，约下降到300V。与此相同，在室温下约为150V的浮动金属电极40的电位，由于寄生电容C5的影响，约下降到130V。与此相应，板式电极18b的电位从室温时的约300V左右下降到200V左右。结果，如图21所示，在横切了半导体领域2和氧化膜16的界面的等电位线中，200V以上的部分向N型扩散领域6的方向倾斜，而且，该界面中氧化膜16一侧的电位对于N型半导体领域2为负电位。
另外，有报告显示，在N型半导体领域2和氧化膜16的界面中，如果氧化膜16一侧在高温环境下变为负电位，该界面的Si-H、Si-OH等的结合就被破坏，产生正的固定电荷(日科技连出版社发行的著作“半导体装置的可靠性技术”)。如果发生这样的现象，在半导体领域2和氧化膜16的界面上产生正的固定电荷，在氧化膜16中也会产生负的可动电荷。这样，随着时间的推移，氧化膜16中负的可动电荷被金属电极25的正的高电位吸引过来，在氧化膜16中靠近金属电极25的地方产生分布了很多负电荷的领域，而在原来产生负电荷的地方产生分布了很多固定正电荷的领域。即因为在靠近金属电极25的氧化膜16中的界面上存在很多负电荷，所以半导体领域2中的空穴被吸引过来，N型半导体领域2的表面转变为P型，成为P型反型层43。另外，在残留了正的固定电荷的领域中，半导体领域2中的电子被吸引过来，半导体领域2中的电子密度在局部升高，在半导体领域2的表面附近，产生N型积累层42。
这样，当半导体领域2的表面上形成了图21所示的P型反型层43和N型积累层42时，P型反型层43中靠近N型扩散领域6的部分发生电场集中。这样的电场集中被认为随着时间的推移会使高耐压半导体装置的耐压下降。
下面，参考图22和图23，对作为第二个以往的例子的高耐压半导体装置加以说明。图22表示了第二个以往的例子的高耐压半导体装置的主要部分的截面，图23表示了图22所示的结构中的寄生电容。另外，在图22、图23中的部位中，对于与第一个以往的例子相同的部位使用了相同的符号，省略了说明。
在图22所示的高耐压半导体装置，通过设置P型护环领域44、45，谋求半导体装置的高耐压化。图22所示的第二个以往的例子与图17所示的第一个以往的例子的不同之处在于：在第二个以往的例子中，未设置浮动金属电极(图17中的40、41)，以及在N型半导体领域2内形成了P型护环领域44、45。
如图23所示，在以往的半导体装置中，板式电极17b和护环领域44之间存在寄生电容C7，护环领域44和板式电极18b之间存在寄生电容C8，板式电极18b和护环领域45之间存在寄生电容C9，护环领域45和板式电极19b之间存在寄生电容C10。通过基于这些电容的串联电路，把外加在金属电极25和金属电极33之间的电压分压，设置了护环领域44、45和板式电极18b的电位。至少，在室温状态下，这样考虑是没有问题的。
在这样的结构中，如果与第一个以往的例子一样，进行偏压试验，密封用树脂36变为半绝缘状态，结果，表面保护膜35的表面变为具有600V和0V的中间电位。如果该中间电位大约为100V的低电位，因为密封用树脂36和板式电极18b之间存在寄生电容C11，例如，在室温下约为300V的板式电极18b的电位下降为200V。这样，如图22所示，在护环领域44、45之间产生P型反型层43，护环领域44、45之间导通，高耐压半导体装置的耐压下降。
发明内容
本发明是鉴于以上各点而产生的，它的主要目的在于提供一种即使在高温下使用也不会发生耐压下降的、可靠性高的高耐压半导体装置。
基于本发明的半导体装置，包括在第一导电型半导体衬底上形成的第二导电型半导体领域；在所述半导体领域上形成的第二导电型接触用扩散领域；与所述接触用扩散领域分开，在所述半导体领域内形成的第一导电型分离扩散领域，它包围了所述接触用扩散领域；在位于所述分离扩散领域和所述接触用扩散领域之间的所述半导体领域上形成的场绝缘膜；与所述接触用扩散领域连接在一起的多个金属电极；与所述接触用扩散领域分开，并在所述场绝缘膜上以浮动状态形成的多个板式电极，且从衬底法线方向观察，它们包围了所述接触用扩散领域；在所述场绝缘膜和所述多个板式电极上形成的层间绝缘膜；而所述金属电极的一部分延伸到位于所述多个板式电极上的层间绝缘膜上，并且和所述多个板式电极彼此电容耦合，在所述第二导电型接触用扩散领域所包围的所述第二导电型半导体领域中，设置电阻和电容中的一个或双方、以及CMOS晶体管。
在某一优选实施例中，所述高耐压半导体装置是含有高压一侧驱动电路的变压器控制用高耐压半导体装置，所述高压一侧驱动电路包含电阻和电容中的一个或双方、以及CMOS晶体管。
在某一优选实施例中，与接触用扩散领域连接的所述多个金属电极中的至少一个，具有比与该金属电极电容耦合的板式电极窄的横向宽度。
在某一优选实施例中，所述金属电极具有隔着所述层间绝缘膜，覆盖了所述多个板式电极中离所述接触用扩散领域最近的板式电极的整个上表面的部分。
在某一优选实施例中，所述多个金属电极的各横向宽度，离所述接触用扩散领域越远，变得越窄。
在某一优选实施例中，在位于所述多个板式电极之下的所述半导体领域的上部形成了第一导电型的多个护环领域。
在某一优选实施例中，在所述第一导电型半导体衬底和所述第二导电型半导体领域之间的与高压一侧驱动电路用元件领域对应的位置上，形成第二导电型的嵌入领域。
根据本发明的其它高耐压半导体装置，包括在第一导电型半导体衬底上形成的绝缘层；配置在所述绝缘层上的第二导电型半导体领域；在所述半导体领域上形成的第二导电型接触用扩散领域；与所述接触用扩散领域分开，在所述半导体领域内形成的分离用绝缘领域，它包围了所述接触用扩散领域；在位于所述分离用绝缘领域和所述接触用扩散领域之间的所述半导体领域上形成的场绝缘膜；与所述接触用扩散领域连接并导通的多个环状金属电极；与所述接触用扩散领域分开，在所述场绝缘膜上以浮动状态形成的多个板式电极，且从衬底法线方向观察，它们包围了所述接触用扩散领域；在所述场绝缘膜和所述多个板式电极上形成的层间绝缘膜；而所述金属电极的一部分延伸到位于所述多个板式电极上的层间绝缘膜上，并且和所述多个板式电极彼此电容耦合，在所述第二导电型接触用扩散领域所包围的所述第二导电型半导体领域中，设置电阻和电容中的一个或双方、以及CMOS晶体管。
在某一优选实施例中，所述高耐压半导体装置是含有高压一侧驱动电路的变压器控制用高耐压半导体装置，所述高压一侧驱动电路含有所述电阻和所述电容中的一个或双方、以及所述CMOS晶体管。
在某一优选实施例中，所述多个环状金属电极中的至少一个具有比与该金属电极电容耦合的板式电极窄的横向宽度。
在某一优选实施例中，所述金属电极具有隔着所述层间绝缘膜，覆盖了所述多个板式电极中离所述接触用扩散领域最近的板式电极的整个上表面的部分。
在某一优选实施例中，所述多个环状金属电极的各横向宽度，离所述漏扩散领域越远，变得越窄。
在某一优选实施例中，在位于所述多个板式电极之下的所述半导体领域的上部形成了第一导电型的多个护环领域。
在某一优选实施例中，进而具有在所述金属电极和所述层间绝缘膜上还形成的表面保护膜，在所述表面保护膜上形成的密封树脂部。
根据本发明的高耐压半导体装置，金属电极的一部分，延伸到场绝缘膜上以浮动状态形成的多个板式电极上的层间绝缘膜上，该金属电极的一部分和多个板式电极彼此电容耦合。因此，通过由该电容耦合构成的电容串联电路，把板式电极的正下方的半导体领域部分的电位和位于板式电极之上的层间绝缘膜上的金属电极的电位分压，能为浮动状态的板式电极提供合适的偏压。结果，因为能抑制容易在半导体领域的表面上发生的P型反型层，所以能在高温时也确保含有电阻和电容中的一个或双方的高耐压半导体装置的耐压，从而得到可靠性高的高耐压半导体装置。
在多个板式电极中，当在电位最高一侧的板式电极，隔着层间绝缘膜，被金属电极覆盖了整体时，即使容易受到应力的表面保护膜发生绝缘不良，对于下层的半导体领域，也能提供稳定的电位。因此，不只能防止高温时的耐压下降，还能防止表面保护膜的绝缘不良引起的耐压不良。
附图说明
下面简要说明附图。
图1是表示实施例1中的高耐压半导体装置的主要部分截面结构的主要部分截面图。
图2是表示实施例1中的高耐压半导体装置的主要部分的平面结构主要部分平面图。
图3是用来说明实施例1中的高耐压半导体装置的寄生电容的截面图。
图4是用来说明实施例1中的高耐压半导体装置的电位分布的截面图。
图5是表示实施例2中的高耐压半导体装置的主要部分截面结构和电位分布的主要部分截面图。
图6是表示实施例3中的高耐压半导体装置的主要部分截面结构的主要部分截面图。
图7是表示实施例3的变形例的主要部分截面结构的主要部分截面图。
图8是表示实施例3的变形例的主要部分截面结构的主要部分截面图。
图9是表示实施例3的变形例的平面结构的平面图。
图10是表示实施例3的变形例的平面结构的平面图。
图11是表示实施例3的变形例的平面结构的平面图。
图12是表示实施例4中高耐压半导体装置的主要部分截面结构的主要部分截面图。
图13是表示实施例5中高耐压半导体装置的主要部分截面结构的主要部分截面图。
图14是表示实施例5的变形例的主要部分截面结构的主要部分截面图。
图15是表示实施例5的变形例的主要部分截面结构的主要部分截面图。
图16是变压器控制系统的一个例子，即照明用变压器控制系统的简要结构图。
图17是表示第一个以往的例子的主要部分截面结构的主要部分截面图。
图18是表示第一个以往的例子的主要部分平面结构的主要部分平面图。
图19是用来说明第一个以往的例子的寄生电容的截面图。
图20是用来说明第一个以往的例子中常温时的电位分布的截面图。
图21是用来说明第一个以往的例子中高温偏压试验时的耐压下降的截面图。
图22是用来说明作为第二个以往的例子的高耐压半导体装置的耐压下降的截面图。
图23是用来说明作为第二个以往的例子的高耐压半导体装置的寄生电容的截面图。
附图中的符号说明
1-P型半导体衬底，2-N型半导体领域，3-N型嵌入扩散领域，4-P型分离扩散领域，6-N型高浓度扩散领域，7-高压一侧驱动电路用NchMOS的主体扩散领域，8-高压一侧驱动电路用NchMOS的源扩散领域、9-高压一侧驱动电路用NchMOS的漏扩散领域、10-高压一侧驱动电路用PchMOS的源扩散领域，11-高压一侧驱动电路用PchMOS的漏扩散领域，12-高压一侧驱动电路用MOS电容的电极用P型扩散领域，13-高压一侧驱动电路用P型扩散电阻，15-薄氧化膜，16-厚氧化膜，18a、18b、19a、20a、21a-浮动状态的板式电极，17a、17b、19b-板式电极，22-高压一侧驱动电路用NchMOS的栅极，23-高压一侧驱动电路用PchMOS的栅极，24-高压一侧驱动电路用MOS电容的电极，25-用于给N型半导体领域2提供电位的金属电极，25-1、25-2-连接在25上的金属电极，25-3-用于连接金属电极、25-1、25-2的连接部，25-4-延长后覆盖板式电极19a的，用于给半导体领域2提供电位的金属电极，26-高压一侧驱动电路用NchMOS的源金属电极，27-高压一侧驱动电路用NchMOS的漏金属电极，28-高压一侧驱动电路用PchMOS的源金属电极，29-高压一侧驱动电路用PchMOS的漏金属电极，30-高压一侧驱动电路用MOS电容的金属电极，31、32-高压一侧驱动电路用电阻的金属电极，33-用于给P型分离扩散领域和P型衬底提供电位的金属电极，34-层间绝缘膜，35-表面保护膜，36-密封用树脂，37-粘合用氧化膜，38-分离用氧化膜，39-聚硅酮层，40、41-浮动金属电极，42-N型积累层，43-P型反型层，44、45、46、47-P型护环扩散领域，48-N型半导体领域，49-高压一侧控制信号用的金属配线，101、102-高耐压Nch功率MOS晶体管，103-电容器，104-高耐压二极管，105-高压一侧驱动电路模块(浮动模块)，106-低压一侧驱动电路模块，107-低压一侧驱动电路用电源端子，108-高压一侧驱动电路用电源端子，109-荧光灯驱动用输出端子，110-荧光灯驱动用高压端子。
具体实施方式
下面，参考附图说明基于本发明的实施例。在以下的附图中，为了说明上的简洁，对实质上具有同一功能的构成要素用同样的参考符号表示。在以下的实施例中，以具有100V以上(例如，500～800V)耐压的高耐压半导体装置为重点进行说明。另外，本发明并不局限于以下的实施例。
实施例1
下面，参考图1至图3，说明实施例1中的高耐压半导体装置。图1模拟地表示了本实施例的高耐压半导体装置的截面结构，图2模拟地表示了本实施例的高耐压半导体装置的平面结构。在图2中，为使看图容易，只表示了聚硅酮制的板式电极、金属电极、接触用N型扩散领域。
图1所示的高耐压半导体装置，通过板式电极18a、19a和隔着位于它们之上的层间绝缘膜34设置的金属电极的一部分(25-1、25-2)彼此电容耦合，防止高温时的耐压下降。关于防止高温时的耐压下降的原理将在后面加以说明。本实施例的高耐压半导体装置是使用PN结分离技术构成的，在位于板式电极18a、19a和金属电极25的一部分(25-1、25-2)的内侧(中央部分)的高压一侧驱动电路用元件领域内，形成了由CMOS晶体管、电阻和电容中的一个或双方构成的高压一侧驱动电路。如图2所示，高压一侧驱动电路用元件领域内的高压一侧驱动电路，能通过金属配线49，由高压一侧控制信号控制。该高压一侧驱动电路与变压器控制系统的低压一侧驱动电路组合，能构成变压器控制系统。含有该高压一侧驱动电路的变压器控制系统能应用于照明、PDP、电机等使用变压器控制电路的各种用途中。
另外，在本实施例中，在PN结分离用金属配线33的外侧领域，形成变压器控制系统的低压一侧驱动电路(图16中的106)，高压一侧驱动电路和低压一侧驱动电路都包含在一个芯片的集成电路中。可是，并不局限于该结构，也可以分别构成高压一侧驱动电路和低压一侧驱动电路。
下面，进一步说明本实施例的高耐压半导体装置的结构。本实施例的高耐压半导体装置包含：P型半导体衬底1、在半导体衬底1上通过导入低浓度N型杂质后形成的半导体领域2。在靠近半导体领域2的中央的表面上，形成了导入了高浓度N型杂质的接触用扩散领域6，在半导体衬底1和半导体领域2的界面的中央部分，形成N型嵌入领域。另外，在半导体领域2上，形成导入了P型杂质的分离用扩散领域4，它与N型扩散领域6分开，且包围了N型扩散领域6。在高浓度N型扩散领域6所包围的低浓度N型半导体领域2内，配置了CMOS、电容、电阻等高压一侧驱动电路用元件。
在分离扩散领域4上，形成厚的氧化膜15，在氧化膜15上形成了由掺杂聚硅酮构成的板式电极17a。在位于分离扩散领域4和高浓度N型扩散领域6之间的半导体领域2上形成了厚度厚的氧化膜16(场绝缘膜)。在场绝缘膜16上，与N型扩散领域分开，形成了多个板式电极18a、19a，并且从衬底的法线方向观察，它们包围了所述N型扩散领域6。板式电极18a、19a在电上处于浮动状态，由掺杂聚硅酮构成。另外，在氧化膜15、16和板式电极17a、18a、19a上，形成了由氧化膜或氮化膜等构成的层间绝缘膜34。
在分离扩散领域4上，连接了分离用金属电极33。另外，在接触用N型扩散领域6上，连接了金属电极25。金属电极25的一部分(25-1、25-2)延伸到板式电极上的层间绝缘膜34上，而金属电极25的一部分(25-1、25-2)和板式电极18a、19a分别相互耦合。
另外，金属电极25的一部分25-1、25-2，通过连接部25-3和金属电极主体(25)，连接到接触用N型扩散领域6上。在层间绝缘膜34上又形成了表面保护膜35，它覆盖了金属电极25(25-1～25-3)、金属电极26～33，而在它的上面形成了用于封装的密封用树脂36。
本实施例中的半导体领域2是通过导入低浓度N型杂质后构成的，在P型半导体衬底1和N型半导体领域2的界面上，存在N型嵌入扩散层3。由于该N型嵌入扩散层3的存在，在局部设置的嵌入扩散层3和N型半导体领域2的PN结上引起击穿现象，能限制外加在绝缘栅型晶体管的漏极上的外加电压，从而能提高对于静电、电源波动、雷击等导致的电涌的耐压。另外，从与P型半导体衬底1的接合面向N型半导体领域2内扩展的耗尽层，如果到达构成高压一侧驱动电路的P型扩散层(例如7、12、13)，由于所谓的穿通现象，就会发生从P型扩散层(例如7、12、13)向P型半导体衬底1泄漏电流的问题。但是，N型嵌入扩散层3起到了防止该现象的作用。
可是，在本实施例中，虽然表示了有N型嵌入扩散层3时的结构，但是也可以没有N型嵌入扩散层3。这时，可以采用在P型半导体衬底1上使晶体取向接长层生长的结构，在P型半导体衬底1上有选择地形成N型井，可以把该N型井作为半导体领域2使用。当采用在P型半导体衬底1上使N型晶体取向接长层生长的结构时，使N型晶体取向接长层的厚度较厚，使从P型半导体衬底1和N型晶体取向接长层的接合面向N型晶体取向接长层内扩展的耗尽层不到达P型扩散层(例如7、12、13)就可以了。另外，当在在P型半导体衬底1上有选择地形成N型井时，使形成的N型井较深，使从P型半导体衬底1和N型井的接合面向N型井内扩展的耗尽层不到达P型扩散层(例如7、12、13)就可以了。
以上说明的耐压主要是涉及到高耐压半导体装置的初始耐压。下面，就即使在高温偏压状态下的寿命试验中也能维持该初始耐压的动作原理加以说明。
如图3所示，板式电极18a和半导体领域2之间存在寄生电容Ca1，板式电极19a和半导体领域2之间存在寄生电容Ca2。另外，板式电极18a和金属电极25-1之间存在寄生电容Cb1，板式电极19a和金属电极25-2之间存在寄生电容Cb2。而金属电极25-1和密封用树脂36之间存在寄生电容Cc1，金属电极25-2和密封用树脂36之间存在寄生电容Cc2。另外，因为在金属电极25-1、25-2上外加了金属电极25的外加电压V2＝600V，所以寄生电容Cc1、Cc2不会影响到板式电极18a、19a。因此，可以只考虑Ca1、Ca2、Cb1、Cb2的影响。
板式电极18a的电位，是位于它的正下方的半导体领域2的电位和金属电极25的电压V2＝600V的电位差，经过Ca1和Cb1的串联电路分压后得到的电位。另外，板式电极19a的电位，是位于它的正下方的半导体领域2的电位和金属电极25的电压600V的电位差经过Ca2和Cb2的串联电路分压后得到的电位。下面，以此为前提继续说明。
在本实施例的高耐压半导体装置中，在分离扩散领域4和接触用N型扩散领域6之间的领域中，在没有N型嵌入扩散领域3的部分中，充分利用叫做储备的技术，确保初始耐压。在下面说明其原理。
通常，在分离扩散领域4和半导体衬底1为0V的状态下，为金属电极25提供高压一侧驱动电路用电压V2。如果使该外加电压V2从0V开始慢慢上升，在该V2还低的时候，P型分离扩散领域4和N型半导体领域2的PN结导致的耗尽层，从分离扩散领域4向着N型半导体领域2，向接触用N型扩散领域6的方向延伸。与此同时，耗尽层也从N型半导体领域2和半导体衬底1的PN结延伸出去。
如果升高电压，N型半导体领域2中没有N型嵌入扩散领域的部分由耗尽层占满，成为所谓的完全耗尽状态。在完全耗尽状态下，因为耗尽层的形状导致的电场集中得到缓和，所以电势分布变得均匀，从而提高了耐压。这样，通过使半导体领域内耗尽，从而缓和电场、确保半导体装置的耐压的技术称作储备技术。根据该技术，如果在横向上取长距离，则单位距离上的电位差变小，电场强度变小，因此能得到更高的耐压特性。
在图1至图3所示的结构中，采取了确保分离扩散领域4和接触用N型扩散领域6的距离的高耐压装置设计，即使在金属电极25上外加V2＝600V的电压，图1中接触用N型扩散领域6的附近也不被耗尽。而且，在该结构中，在耗尽层中，电位随着离开PN结的距离的变化而变化，未被耗尽的部分为等电位。
由上述说明可知，在图1至图3所示的结构中，在位于离接触用N型扩散领域6最近的板式电极19a的正下方的半导体领域2的电位比漏电压还低一些，约为500V。另外，分离扩散领域4和接触用N型扩散领域6之间靠近分离扩散领域4的板式电极18a的正下方的半导体领域2的电位是比V2外加电压600V的一半小一些的电位，约为240V。
基于这些，如果验证板式电极18a的电位，因为该电位为板式电极18a的正下方的半导体领域2部分的电位(约240V)与金属电极25-1的电压600V的电位差被Ca1、Cb1的串联电路分压后得到的电位，所以约为420V。另外，如果验证板式电极19a的电位，因为该电位为板式电极19a的正下方的半导体领域2部分的电位(约500V)与金属电极25-2的电压600V的电位差被Ca2、Cb2的串联电路分压后得到的电位，所以约为550V。图4表示了与此采用相同条件得到的电位分布概念图。图4表示了在金属电极25上外加了600V时的电势分布，用虚线表示0V、100V、200V、300V、400V、500V、600V的等电位线。另外，图4所示的电位分布表示了与本发明者进行的模拟的结果相同的倾向。
如图21所时，在以往的结构中，如果在金属电极25上外加了500V以上的高压(例如600V)时，使其在周围温度为150℃的高温状态下工作，就会发生金属电极25和金属电极33之间的耐压(在图16中，是外加了V2的端子108和GND之间的耐压)下降的现象。
可是，在本实施例的高耐压半导体装置中，如果同样在金属电极25上外加了500V以上的高压(例如600V)时，即使使其在周围温度为150℃的高温状态下工作，也能维持图4所示的电位分布，在金属电极25和金属电极33之间不会发生耐压下降。其理由在于：在本实施例中，使金属电极25延伸到多个板式电极(18a、19a)的正上方的层间绝缘膜34上，因为板式电极(18a、19a)和金属电极(25-1、25-2)的电容耦合，所以几乎不受表面保护膜35以上的上层的影响。
由图4可知，在氧化膜16和半导体领域2的界面上，在半导体领域2的几乎整个领域中，氧化膜16一侧为高电位。因此，即使进行高温偏压试验，也不会象以往的例子那样产生负的可动电荷。因此，能防止P型反型层的产生，从而能防止高温偏压试验中的初始耐压下降。
总之，在本实施例的高耐压半导体装置中，使金属电极25延伸到多个板式电极(18a、19a)各自的正上方的层间绝缘膜34上，因为板式电极(18a、19a)和金属电极(25-1、25-2)的电容耦合，所以通过板式电极(18a、19a)和其正上方的金属电极(25-1、25-2)之间的寄生电容、板式电极(18a、19a)和其正下方的半导体领域2之间的寄生电容的串联电路分压后的电压能决定该板式电极(18a、19a)的电位，几乎不受表面保护膜35以上的上层的影响。结果，能为浮动状态的各板式电极(18a、19a)提供比半导体领域2还高的稳定电位，能得到即使进行高温偏压可靠性试验，金属电极25和金属电极33之间的耐压(在图16中，是外加了V2的端子108和GND之间的耐压)也不下降的高耐压半导体装置。
在上述的本实施例的结构中，板式电极18a、19a的横向宽度和金属电极25-1、25-2的横向宽度相等。在该结构中，因为通过Ca1和Cb1的串联电路进行了几乎为1/2的分压，所以板式电极18a的电位和位于其正下方部分的半导体领域2的电位之差约为180V。根据场合，因为该差电压大，所以靠近板式电极17a的板式电极18a端部附近，电场集中变大，可能无法充分确保初始耐压。为了回避该问题，可以通过实施例2中的改变，使板式电极和半导体领域的电位差变小。
实施例2
图5模拟地表示了实施例2中的高耐压半导体装置的截面结构。在本实施例中，与所述实施例不同，金属电极25-1、25-2的横向宽度为板式电极18a、19a的1/2。
如果对实施例2的高耐压半导体装置进行与实施例1同样的验证，在本实施例的结构中，因为板式电极18a的正下方的半导体领域2部分的电位(约240V)与金属电极25-1的电压600V的电位差被Ca1、Cb1的串联电路分压后得到的电位为板式电极18a和半导体领域2的电位差(约120V)，所以板式电极18a约为360V。另外，如果验证板式电极19a的电位，该电位约为530V。这是因为，该电位为板式电极19a的正下方的半导体领域2部分的电位(约500V)与金属电极25-2的电压600V的电位差被Ca2、Cb2的串联电路分压后得到的电位。
图5中表示了在与此相同的条件下的电位分布概念图。图5中的虚线表示等电位线。另外，图5所示的电位分布表示了与本发明者进行的模拟试验的结果相同的倾向。
由图5可知，在氧化膜16和半导体领域2的界面上，在半导体领域2的几乎整个领域，氧化膜16一侧是高电位。其结果，能防止P型反型层的产生，能防止高能偏压试验中的耐压下降。而且，与金属电极25-1、25-2的横向宽度等于板式电极18a、19a的所述实施例1的实验结果相比，从金属电极25-1、25-2的横向宽度为板式电极18a、19a的横向宽度的1/2的本实施例的实验结果可知，能缓和板式电极18a的靠近板式电极17a的端部的电场集中。具体而言，用本实施例的结构能得到比所述实施例1的例子约高200V的初始电压，初始电压约为700V。
在本实施例中，因为能使板式电极18a、19a和半导体领域2的电容耦合变大，所以能使板式电极18a、19a和其正下方的半导体领域2的电位差变小，从而能缓和板式电极18a的靠近板式电极17a的端部的电场集中，能充分确保初始耐压。并且，即使在高温偏压试验中，该耐压也不下降。
在实施例1和2中，本发明者在实验中使用的条件如下：P型半导体衬底1采用电阻率为50Ω·cm的；N型半导体领域2采用电阻率为50Ω·cm，厚度为15μm的；N型嵌入扩散领域3采用杂质浓度的峰值为1×1015(cm-3)，深度方向约为8μm的；厚氧化膜(场氧化膜)16的厚度为2μm；层间绝缘膜34的结构为厚1.2μm的CVD膜和含8.5wt％的磷的厚度为1.8μm的CVD膜叠层后的二层结构；另外，表面保护膜35的结构为含4.0wt％的磷的厚度为0.5μm的CVD膜和1.0μm的氮化膜叠层的二层结构。通过在这样的条件下进行的实验，能得到在高温偏压试验中，金属电极25和金属电极33之间的耐压(在图16中，是外加了V2的端子108和GND之间的耐压)不下降的良好结果。
另外，在实施例2中，金属电极25-1，25-2，是在位于其正下方的极式电极18a，19a的1/2的横向宽度，但在半导体装置中所要求的耐压低时(例如500V(左右)稍粗(例如2/3)的横向宽度为好，相反，要求高的耐压时，则设定为稍细(例如，1/4)的横向宽度为好。
上述的实施例2的结构，是以在任何情况下都能确保表面保护膜35的绝缘性为前提的，使金属电极25-1、25-2相对于板式电极18a、19a一律(1/2)变窄。可是，采用该结构时，如果表面保护膜35产生缺陷，绝缘性受损时，高电位一侧的板式电极19a很容易受其影响。为了回避该问题，可以采用以下的实施例3中的改变。
实施例3
图6模拟地表示了实施例3中的高耐压半导体装置的主要部分的截面结构。在本实施例中，与所述实施例2不同，采用了使板式电极、金属电极的电容耦合和板式电极、半导体领域2的电容耦合的比例对每个板式电极不同的结构。根据该结构，即使表面保护膜35的绝缘性受损，也能减小对高电位一侧的板式电极19a的影响。
在图6所示的结构中，环状的金属电极25-1的横向宽度为板式电极18a的1/2，并且，使环状的金属电极25-2的横向宽度变宽。总之，使环状的金属电极25-2的横向宽度变宽，使其隔着层间绝缘膜34，覆盖了最靠近N型扩散领域6的板式电极19a的全部上表面。因为在其它方面，都与所述实施例1和2相同，所以省略说明。
在本实施例中，因为即使使环状的金属电极25-2的横向宽度比位于下层部的板式电极19a的横向宽度还宽，板式电极19a和金属电极25-2之间的寄生电容Cb2的值也几乎不变，所以实质上能得到与所述实施例同样的作用和效果。
另外，即使把图6中的金属电极25-2的横向宽度进一步加宽，使它和漏金属电极25成为一体，得到图7所示的金属电极25-4，也能得到与所述实施例同样的作用和效果。另外，图7是图6所示的结构的变形例，除了设置了金属电极25-4和P型护环领域44、45以外，其余采用了与图6相同的结构。关于P型护环领域44、45的动作将在后面加以说明。另外，在图7中，也能采用不设置P型护环领域44、45的结构。
在图7所示的结构中，因为金属电极25-4完全覆盖了浮动状态的板式电极19a的上层，所以，即使表面保护膜35产生缺陷，变为绝缘不良的状态，由于在金属电极25-4上外加了漏电压，所以金属电极25-4遮断了绝缘不良的影响，不会对位于下层部分的板式电极19a和位于其正下方的半导体领域2的部分造成坏的影响。
一方面，在分离扩散领域4附近形成的浮动状态的板式电极18a，由基于其与半导体领域2之间的寄生电容Ca1和其与金属电极25-1之间的寄生电容Cb1的串联电路的分压决定电位。而且，因为金属电极25-1的横向宽度为板式电极的横向宽度的1/2，所以Ca1/Cb1是约2倍的状态，板式电极18a的电位比其正下方的半导体领域2部分的电位还稍高。因此，在半导体领域2的表面不会产生反型层，即使进行高温偏压试验那样的寿命试验，也不会发生耐压下降。另外，因为半导体领域2表面的电位通过金属电极25-1、25-2(或25-4)呈阶梯性下降，所以避免了局部的电场集中，从而能得到高的初始耐压。
另外，即使表面保护膜35中产生缺陷，因为金属电极25-1连接在金属电极25上，所以不受绝缘不良的影响，能维持外加电位。另外，由于绝缘不良，使金属电极25-1的周边部具有导电性，该具有导电性的部分与金属电极25-1具有相同的电位，从而导致寄生电容Cb1等价地变大，使板式电极18a稍微变高。也就是说，即使容易受应力影响的表面保护膜35发生绝缘不良，如果该绝缘不良的程度小，就能得到对可靠性几乎无影响的高可靠性的高耐压半导体装置。
在上述的实施例(图1～图7等)中，虽然用使用了两个浮动状态的板式电极(18a、19a)进行了说明，但是并不局限于此。例如，能使板式电极的数量增加为三个、四个，在其上层分别设置金属电极。图8为图7所示的实施例的变形例，其中把板式电极的数量增加为五个，把P型护环领域增加为四个。用该结构进行试验时，能得到在高温偏压试验中金属电极25和金属电极33之间的耐压(图16中的端子108和GND之间的耐压)不下降的良好结果。
以下列举了图8所示结构的条件。P型半导体衬底1采用电阻率为50Ω·cm的；N型半导体领域2采用电阻率为50Ω·cm，厚度为20μm的；N型嵌入扩散领域3采用杂质浓度的峰值为1×1015(cm-3)，深度方向宽度约为8μm的；P型护环领域44、45、46、47具有5×1016(cm-3)的杂质表面浓度，连结深度为5μm。并且，在没有配置P型护环领域的结构中，设定N型半导体领域2的电阻率为50Ω·cm，厚度为15μm，厚度变薄，需要考虑使半导体领域2的周边部分容易耗尽，从而能充分利用储备技术。
厚氧化膜(场氧化膜)16的厚度为2μm。层间绝缘膜34的结构为厚1.2μm的CVD膜和含8.5wt％的磷的厚度为1.8μm的CVD膜叠层后的二层结构。另外，表面保护膜35使用了含4.0wt％的磷的厚度为0.5μm的CVD膜和1.0μm的氮化膜叠层的二层结构。板式电极17a、18a、19a、20a、21a使用了掺杂磷的N型聚硅酮电极。图8所示的截面中各板式电极的厚度为0.5μm，横向宽度为18μm。另外，各板式电极的间隔市3μm。金属电极25-1、25-2、25-4使用添加了1％的硅的Al电极，厚度为1.2μm。金属电极25-1、25-2的横向宽度为7μm，金属电极25-4与板式电极20a的重叠部分为6μm。图8所示的本实施例的结构，是本发明者认为最适合确保耐压的结构，所述条件是本发明者认为最好的条件。另外，在说明原理时简化的图4和图5的结构条件，与所述的尺寸稍有不同。
另外，还能进行以下的改变。例如，如果使多个金属电极的横向宽度，随着离开接触用N型扩散领域6越远，阶梯地变窄，就能进一步缓和电场集中，除了能确保高的初始耐压，还能使其更不易受表面保护膜的绝缘不良造成的影响。总之，采用这样的结构时，因为离开接触用N型扩散领域6越远，板式电极和半导体领域2的电容耦合越大，所以板式电极和半导体领域的电位差变小。因此，在整个半导体领域中，都能缓解电场集中，从而能提高初始耐压。并且，即使在高温偏压试验中，该耐压也不下降。
在所述实施例中，虽然金属电极25的一部分(25-1等)采用了近长方形圆环，但是，也可以采用图9所示的结构，使高压一侧驱动电路用元件领域为近圆形，从衬底法线方向观察，金属电极25的一部分呈放射状。即金属电极25的一部分与板式电极18a、19a交叉也可以。即使使用该结构，也能和所述实施例一样，防止高温偏压试验时产生负的可动电荷，从而能抑制耐压的下降。另外，如图10所示，如果使呈放射状延伸的金属电极25的一部分的根部变粗，即使表面保护膜35的绝缘性受损，也能降低对高电位一侧的板式电极的影响。
当高压一侧驱动电路用元件领域呈近长方形时，如图11所示，金属电极25的一部分也能采用放射状结构。在该结构中，为了在表面保护膜35的绝缘性受损时，也能降低对高电位一侧的板式电极的影响，最好能加粗呈放射状延伸的金属电极25的一部分的根部。
实施例4
下面，参考图12，说明实施例4中的高耐压半导体装置。图12模拟地表示了本实施例中的高耐压半导体装置的主要部分的截面结构。在本实施例中，在具有介质隔离结构这一点上与具有PN结分离结构的所述实施例不同。为了简化说明，对于同样的地方就省略了说明。
本实施例的高耐压半导体装置的结构为：使用介质隔离法，用绝缘物把半导体领域2的周边完全包围。即在P型半导体衬底1上形成的粘合用氧化膜37之上形成半导体领域2，在半导体领域2的周边形成沟道，在沟道内埋设了分离用氧化膜38和聚硅酮层39。
下面，说明该结构的动作。通常，使板式电极17a、半导体衬底1、N型半导体领域48为接地电位，在金属电极25上外加高压一侧驱动电路用电源电压V2。
在图12的结构中，如果使金属电极25的电压V2慢慢上升，耗尽层分离用氧化膜38向着N型扩散领域6，沿着横向扩展，一方面，耗尽层从粘合用氧化膜37向上扩展。耗尽层的范围随着金属电极25的电压V2的大小的变化而变化，从而维持了高耐压半导体装置的耐压。该耗尽层如果碰到N型扩散领域6那样的高浓度N型杂质领域，电场强度上升，就会引起击穿现象。
这样，即使使用对半导体领域2的分离方法进行了变更的本实施例的结构，也能和上述的实施例1的结构一样，使用储备技术。另外，如果使半导体领域2上的结构与所述实施例2或3相同，就能进一步提高在耐压方面的可靠性(特别是基于高温偏压的寿命试验)。当采用本实施例的介质隔离结构时，因为能使半导体领域2和半导体衬底1之间的寄生电容变得极小，所以非常有助于得到满足高频特性或同时满足高速开关特性和高耐压特性的半导体装置。
实施例5
下面，参考图13，说明实施例5中的高耐压半导体装置。图13模拟地表示了本实施例中的高耐压半导体装置的主要部分的截面结构。本实施例的高耐压半导体装置的结构为：在图5所示的实施例2的结构中位于板式电极18a、19a的正下方的半导体领域2上，附加了护环领域44和45。对于其它部分，采用与实施例2相同的结构，为了简化说明，对于同样的地方就省略了说明。
在本实施例的结构中，通过使P型杂质扩散到分离扩散领域4和接触用N型扩散领域6之间的半导体领域2内，形成护环领域44和45。护环领域44位于板式电极18a的正下方，而护环领域45位于板式电极19a的正下方。
当在分离扩散领域4和接触用N型扩散领域6之间形成护环领域44和45时，在P型分离扩散领域4和N导体领域2的PN结产生的耗尽层向横向扩展时，与从护环领域44和45扩展开来的耗尽层相遇，能提高耗尽层整体的曲率，从而能缓和电场集中，大幅度提高初始电压。
在本实施例中，因为通过板式电极18a、19a和金属电极25之间的寄生电容Cb1、Cb2与板式电极18a、19a和护环领域44、45表面之间的寄生电容Ca1、Ca2的串联电路，决定板式电极18a、19a的电位，所以能把板式电极18a、19a的电位设置为高于护环领域44、45的表面电位和半导体领域2的表面电位。结果，能使氧化膜16一侧的电位高于半导体领域2的表面电位，从而能防止高温偏压试验时，在N型半导体领域2的表面产生P型反型层。由此，能得到使初始电压不下降的可靠性。
另外，对于图13所示的结构，还能进行如下改变。图14表示了图13所示的结构的变形例，它具有对半导体领域2进行介质隔离的结构。具体而言，在图14所示的高耐压半导体装置中，在P型半导体衬底1上形成粘合氧化膜37，并且，在其上使用配置了N型半导体领域2的SOI衬底。在该SOI衬底上形成隔离沟，在隔离沟中埋设了分离用氧化膜38和聚硅酮层39。因为除了半导体领域2被介质隔离开这一点以外，其它的部分与图11所示的结构基本相同，所以对于同样的地方就省略了说明。
当采用介质隔离结构时，能与PN结分离构造一样充分利用储备技术的理由，在所述实施例4中已说明了，图14所示的耐压特性与图13所示的结构的耐压特性几乎相同。因此，通过采用介质隔离结构，能得到同时满足高耐压特性的可靠性和高频特性的高耐压半导体装置。
图14所示的结构还能变为图15所示的结构。图15所示的结构是图14中的离N型扩散领域6最近的金属电极25-2与金属电极25成为一体的结构。
如果采用这样的结构，金属电极25-4完全覆盖了离N型扩散领域6最近的板式电极19a，能使板式电极19a的电位接近漏电压。结果，即使表面保护膜35发生绝缘不良，也能阻止对其下层部分的不良影响。另外，因为位于板式电极18a的上层的环状金属电极25-1的横向宽度是靠近分离扩散领域4的板式电极18a的横向宽度的1/2，所以与正下方的半导体领域2的电容耦合变大。结果，能使与该半导体领域2部分电位差不会过度上升，能避免局部的电场集中，从而能提高初始耐压。即使表面保护膜35发生绝缘不良，金属电极25-1的周边部分变为导电的，因为寄生电容也等价地升高，能把板式电极18a的电位设置得稍高，所以高耐压方面的可靠性几乎不受损害。
根据本发明的高耐压半导体装置，因为所述金属电极的一部分，延伸到位于场绝缘膜上以浮动状态形成的多个板式电极上的层间绝缘膜上，金属电极的一部分和所述多个板式电极彼此电容耦合，所以，能提供一种即使在高温下使用，其耐压也不下降的可靠性高的高耐压半导体装置。本发明的高耐压半导体装置，在含有高压一侧驱动电路的变压器控制用高耐压半导体装置的场合，能构成在高温下使用也具有高度可靠性的变压器控制系统。
Claims (14)
1.一种高耐压半导体装置，包括：在第一导电型半导体衬底上形成的第二导电型半导体领域；
在所述半导体领域上形成的第二导电型接触用扩散领域；
与所述接触用扩散领域分开，在所述半导体领域内形成的，包围了所述接触用扩散领域的第一导电型分离扩散领域；
在位于所述分离扩散领域和所述接触用扩散领域之间的所述半导体领域上形成的场绝缘膜；
与所述接触用扩散领域连接并导通的多个金属电极；
与所述接触用扩散领域分开，在所述场绝缘膜上以浮动状态形成的多个板式电极，且从衬底法线方向观察，它们包围了所述接触用扩散领域；
在所述场绝缘膜和所述多个板式电极上形成的层间绝缘膜；
所述金属电极的一部分，延伸到位于所述多个板式电极上的所述层间绝缘膜上，并且和所述多个板式电极彼此电容耦合；
在所述第二导电型接触用扩散领域所包围的所述第二导电型半导体领域中，设置电阻和电容中的一个或双方、以及CMOS晶体管。
2.根据权利要求1所述的高耐压半导体装置，其中所述高耐压半导体装置是包含高压一侧驱动电路的变压器控制用高耐压半导体装置，所述高压一侧驱动电路包含所述电阻和所述电容中的一个或双方、以及所述CMOS晶体管。
3.根据权利要求1所述的高耐压半导体装置，其中与接触用扩散领域连接的所述多个金属电极中的至少一个，具有比与该金属电极电容耦合的板式电极窄的横向宽度。
4.根据权利要求1所述的高耐压半导体装置，其中所述金属电极具有隔着所述层间绝缘膜，覆盖了所述多个板式电极中离所述接触用扩散领域最近的板式电极的整个上表面的部分。
5.根据权利要求1所述的高耐压半导体装置，其中所述多个金属电极的各横向宽度，离所述接触用扩散领域越远，变得越窄。
6.根据权利要求1所述的高耐压半导体装置，其中在位于所述多个板式电极之下的所述半导体领域的上部形成了第一导电型的多个护环领域。
7.根据权利要求1所述的高耐压半导体装置，其中在所述第一导电型半导体衬底和所述第二导电型半导体领域之间的与高压一侧驱动电路用元件领域对应的位置上，形成第二导电型的嵌入领域。
8.一种高耐压半导体装置，包括：在第一导电型半导体衬底上形成的绝缘层；
配置在所述绝缘层上的第二导电型半导体领域；
在所述半导体领域上形成的第二导电型接触用扩散领域；
与所述接触用扩散领域分开，而且在所述半导体领域内形成的包围了所述接触用扩散领域的分离用绝缘领域；
在位于所述分离用绝缘领域和所述接触用扩散领域之间的所述半导体领域上形成的场绝缘膜；
与所述接触用扩散领域连接并导通的多个环状金属电极；
与所述接触用扩散领域分开，并在所述场绝缘膜上以浮动状态形成的多个板式电极，且从衬底法线方向观察，它们包围了所述接触用扩散领域；
在所述场绝缘膜和所述多个板式电极上形成的层间绝缘膜；
所述金属电极的一部分，延伸到分别位于所述多个板式电极上的层间绝缘膜上，并且和所述多个板式电极彼此电容耦合，在所述第二导电型接触用扩散领域所包围的所述第二导电型半导体领域中，设置电阻和电容中的一个或双方、以及CMOS晶体管。
9.权利要求8所述的高耐压半导体装置，其中所述高耐压半导体装置是含有高压一侧驱动电路的变压器控制用高耐压半导体装置，所述高压一侧驱动电路含有所述电阻和所述电容中的一个或双方、以及所述CMOS晶体管。
10.根据权利要求8所述的高耐压半导体装置，其中所述多个环状金属电极中的至少一个，具有比与该金属电极电容耦合的板式电极窄的横向宽度。
11.根据权利要求8所述的高耐压半导体装置，其中所述金属电极具有隔着所述层间绝缘膜，覆盖了所述多个板式电极中离所述漏极用扩散领域最近的板式电极的整个上表面的部分。
12.根据权利要求8所述的高耐压半导体装置，其中所述多个环状金属电极的各横向宽度，离所述漏扩散领域越远，变得越窄。
13.根据权利要求8所述的高耐压半导体装置，其中在位于所述多个板式电极之下的所述半导体领域的上部形成了第一导电型的多个护环领域。
14.根据权利要求1～13中的任意一项所述的高耐压半导体装置，其中还具有：在所述金属电极和所述层间绝缘膜上形成的表面保护膜和在所述表面保护膜上形成的密封树脂部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168746 | 2001-06-04 | ||
| JP2001168746 | 2001-06-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1389918A CN1389918A (zh) | 2003-01-08 |
| CN1241263C true CN1241263C (zh) | 2006-02-08 |
Family
ID=19010927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB02103320XA Expired - Fee Related CN1241263C (zh) | 2001-06-04 | 2002-01-30 | 高耐压半导体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6989566B2 (zh) |
| EP (1) | EP1265285B1 (zh) |
| KR (1) | KR100535062B1 (zh) |
| CN (1) | CN1241263C (zh) |
| DE (1) | DE60232480D1 (zh) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005443A (ja) * | 2003-06-11 | 2005-01-06 | Toshiba Corp | 高耐圧半導体装置 |
| JP3998647B2 (ja) * | 2004-02-12 | 2007-10-31 | 株式会社東芝 | 半導体チップおよび半導体チップのテスト方法 |
| US7183626B2 (en) * | 2004-11-17 | 2007-02-27 | International Rectifier Corporation | Passivation structure with voltage equalizing loops |
| US7955943B2 (en) * | 2005-01-25 | 2011-06-07 | Semiconductor Components Industries, Llc | High voltage sensor device and method therefor |
| US7306999B2 (en) * | 2005-01-25 | 2007-12-11 | Semiconductor Components Industries, L.L.C. | High voltage sensor device and method therefor |
| JP4906281B2 (ja) | 2005-03-30 | 2012-03-28 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| JP4629490B2 (ja) * | 2005-05-09 | 2011-02-09 | 三菱電機株式会社 | 誘電体分離型半導体装置 |
| US20060255401A1 (en) * | 2005-05-11 | 2006-11-16 | Yang Robert K | Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures |
| US7535057B2 (en) * | 2005-05-24 | 2009-05-19 | Robert Kuo-Chang Yang | DMOS transistor with a poly-filled deep trench for improved performance |
| US20070012983A1 (en) * | 2005-07-15 | 2007-01-18 | Yang Robert K | Terminations for semiconductor devices with floating vertical series capacitive structures |
| JP4791113B2 (ja) * | 2005-09-12 | 2011-10-12 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| JP4884830B2 (ja) * | 2006-05-11 | 2012-02-29 | 三菱電機株式会社 | 半導体装置 |
| US8080848B2 (en) | 2006-05-11 | 2011-12-20 | Fairchild Semiconductor Corporation | High voltage semiconductor device with lateral series capacitive structure |
| KR101109601B1 (ko) * | 2006-12-27 | 2012-01-31 | 삼성전자주식회사 | 적외선 송신 모듈 및 그 모듈을 구비한 시스템 온 칩 |
| US20080296636A1 (en) * | 2007-05-31 | 2008-12-04 | Darwish Mohamed N | Devices and integrated circuits including lateral floating capacitively coupled structures |
| KR100885495B1 (ko) * | 2007-07-03 | 2009-02-24 | 삼성전자주식회사 | 고전력 어드레스 드라이버 및 이를 채택하는 디스플레이장치 |
| EP2208229A4 (en) | 2007-09-21 | 2011-03-16 | Fairchild Semiconductor | SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES |
| US20100220050A1 (en) * | 2007-10-23 | 2010-09-02 | Sharp Kabushiki Kaisha | Backlight device and display device provided with the same |
| US8207607B2 (en) * | 2007-12-14 | 2012-06-26 | Denso Corporation | Semiconductor device with resin mold |
| US8193565B2 (en) | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8106487B2 (en) * | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
| JP5535490B2 (ja) * | 2009-01-30 | 2014-07-02 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| JP5376365B2 (ja) * | 2009-04-16 | 2013-12-25 | 三菱電機株式会社 | 半導体装置 |
| JP2011029466A (ja) * | 2009-07-28 | 2011-02-10 | Hitachi Ltd | 半導体装置 |
| KR101049446B1 (ko) * | 2009-11-13 | 2011-07-15 | (주) 트리노테크놀로지 | 전력 반도체 소자 |
| US8624302B2 (en) * | 2010-02-05 | 2014-01-07 | Fairchild Semiconductor Corporation | Structure and method for post oxidation silicon trench bottom shaping |
| CN102064094B (zh) * | 2010-11-10 | 2012-07-18 | 嘉兴斯达半导体股份有限公司 | 大厚度氧化层场板结构及其制造方法 |
| CN102244100B (zh) * | 2011-06-28 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | Mos功率半导体器件 |
| US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
| US8786021B2 (en) * | 2012-09-04 | 2014-07-22 | Macronix International Co., Ltd. | Semiconductor structure having an active device and method for manufacturing and manipulating the same |
| CN103811402B (zh) * | 2012-11-15 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 一种超高压bcd工艺的隔离结构制作工艺方法 |
| JP6089733B2 (ja) * | 2013-01-30 | 2017-03-08 | 富士電機株式会社 | 半導体装置 |
| US9299697B2 (en) * | 2014-05-15 | 2016-03-29 | Texas Instruments Incorporated | High breakdown voltage microelectronic device isolation structure with improved reliability |
| US10147784B2 (en) | 2014-05-15 | 2018-12-04 | Texas Instruments Incorporated | High voltage galvanic isolation device |
| CN105448987B (zh) * | 2014-08-21 | 2018-07-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| US9806148B2 (en) | 2015-04-07 | 2017-10-31 | Texas Instruments Incorporated | Device isolator with reduced parasitic capacitance |
| US10892360B2 (en) * | 2017-11-27 | 2021-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with high voltage device |
| US11222945B2 (en) | 2017-12-29 | 2022-01-11 | Texas Instruments Incorporated | High voltage isolation structure and method |
| WO2019202760A1 (ja) | 2018-04-16 | 2019-10-24 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| US11355460B1 (en) * | 2020-12-07 | 2022-06-07 | Infineon Technologies Ag | Molded semiconductor package with high voltage isolation |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290077A (en) | 1979-05-30 | 1981-09-15 | Xerox Corporation | High voltage MOSFET with inter-device isolation structure |
| DE3046749C2 (de) | 1979-12-10 | 1986-01-16 | Sharp K.K., Osaka | MOS-Transistor für hohe Betriebsspannungen |
| JPS5683076A (en) | 1979-12-10 | 1981-07-07 | Sharp Corp | High tension mos field-effect transistor |
| JPS58127361A (ja) | 1982-01-25 | 1983-07-29 | Hitachi Ltd | 半導体装置 |
| JPS61168253A (ja) | 1985-01-19 | 1986-07-29 | Sharp Corp | 高耐圧ｍｏｓ電界効果半導体装置 |
| US4811075A (en) | 1987-04-24 | 1989-03-07 | Power Integrations, Inc. | High voltage MOS transistors |
| JP2556172B2 (ja) | 1990-05-31 | 1996-11-20 | 日本電気株式会社 | 多方向多重通信装置 |
| KR950004674B1 (ko) | 1992-05-28 | 1995-05-04 | 아시아자동차공업주식회사 | 이동식 액체용기의 에어브리더용 액체누출 방지장치 |
| US5508540A (en) * | 1993-02-19 | 1996-04-16 | Hitachi, Ltd. | Semiconductor integrated circuit device and process of manufacturing the same |
| US5500387A (en) * | 1994-02-16 | 1996-03-19 | Texas Instruments Incorporated | Method of making high performance capacitors and/or resistors for integrated circuits |
| JP3547884B2 (ja) | 1995-12-30 | 2004-07-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| DE19701189B4 (de) * | 1996-01-18 | 2005-06-30 | International Rectifier Corp., El Segundo | Halbleiterbauteil |
| KR0175277B1 (ko) * | 1996-02-29 | 1999-02-01 | 김광호 | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 |
| DE19616151A1 (de) | 1996-04-23 | 1997-10-30 | Boehringer Mannheim Gmbh | Videosystem zur Auswertung analytischer Testelemente |
| JPH10163489A (ja) | 1996-11-29 | 1998-06-19 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
| JP3425057B2 (ja) | 1997-03-24 | 2003-07-07 | ブラザー工業株式会社 | パターン縫い作業データ処理装置 |
| JPH11186419A (ja) | 1997-12-25 | 1999-07-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP4158219B2 (ja) * | 1998-02-27 | 2008-10-01 | 株式会社デンソー | 半導体装置の製造方法 |
| JP3016762B2 (ja) | 1998-06-25 | 2000-03-06 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| US6534829B2 (en) | 1998-06-25 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP4960540B2 (ja) | 1998-11-05 | 2012-06-27 | 富士電機株式会社 | 半導体装置 |
| EP1011275A1 (de) | 1998-12-17 | 2000-06-21 | Telefonaktiebolaget Lm Ericsson | Verfahren und Vorrichtung zur Ermittlung einer Signalisierungsadresse einer Mobilfunkvermittlungsstelle in einem zellularen Kommunikationssystem |
| EP1032046A1 (en) | 1999-02-01 | 2000-08-30 | Fuji Electric Co., Ltd. | Semiconductor device having a thin film field-shaping structure |
| JP3796998B2 (ja) * | 1999-02-19 | 2006-07-12 | 松下電器産業株式会社 | 高耐圧半導体装置 |
| US6376691B1 (en) | 1999-09-01 | 2002-04-23 | Symetrix Corporation | Metal organic precursors for transparent metal oxide thin films and method of making same |
| US6236100B1 (en) * | 2000-01-28 | 2001-05-22 | General Electronics Applications, Inc. | Semiconductor with high-voltage components and low-voltage components on a shared die |
| JP4024990B2 (ja) * | 2000-04-28 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2002
- 2002-01-16 KR KR10-2002-0002439A patent/KR100535062B1/ko not_active IP Right Cessation
- 2002-01-30 CN CNB02103320XA patent/CN1241263C/zh not_active Expired - Fee Related
- 2002-06-04 EP EP02012325A patent/EP1265285B1/en not_active Expired - Lifetime
- 2002-06-04 DE DE60232480T patent/DE60232480D1/de not_active Expired - Lifetime
- 2002-06-04 US US10/160,118 patent/US6989566B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1265285A2 (en) | 2002-12-11 |
| EP1265285A3 (en) | 2005-07-13 |
| KR100535062B1 (ko) | 2005-12-07 |
| KR20020092782A (ko) | 2002-12-12 |
| EP1265285B1 (en) | 2009-06-03 |
| CN1389918A (zh) | 2003-01-08 |
| US6989566B2 (en) | 2006-01-24 |
| DE60232480D1 (de) | 2009-07-16 |
| US20020179974A1 (en) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1241263C (zh) | 高耐压半导体装置 | |
| CN1207791C (zh) | 耐高压半导体器件 | |
| CN1231977C (zh) | 高耐压半导体器件 | |
| CN1276516C (zh) | 场效应晶体管及其应用器件 | |
| CN1521840A (zh) | 绝缘体上硅衬底和半导体集成电路器件 | |
| CN1181548C (zh) | 半导体集成电路 | |
| CN1302556C (zh) | 半导体存储器件及半导体集成电路 | |
| KR100726898B1 (ko) | 유전체 분리형 반도체 장치 | |
| CN1776911A (zh) | 半导体装置 | |
| CN1897278A (zh) | 半导体器件及其制造方法 | |
| CN1913174A (zh) | 半导体装置及高压p型金属氧化物半导体装置 | |
| CN1913148A (zh) | 静电放电防护架构以及半导体晶片 | |
| JP2010157636A (ja) | 半導体装置およびその製造方法 | |
| KR102227666B1 (ko) | 고전압 반도체 소자 | |
| CN1331495A (zh) | 横向半导体器件 | |
| JP5460279B2 (ja) | 半導体装置およびその製造方法 | |
| CN1409400A (zh) | 互补金属氧化物半导体器件 | |
| CN1871705A (zh) | 半导体装置 | |
| CN102623488A (zh) | 使用漂浮导体的hv互连解决方案 | |
| CN1898801A (zh) | 纵型栅极半导体装置及其制造方法 | |
| CN1459870A (zh) | 半导体装置及其制造方法 | |
| CN1822395A (zh) | 半导体器件、驱动电路以及半导体器件的制造方法 | |
| CN101064305A (zh) | 半导体装置及其制造方法 | |
| CN1399348A (zh) | 用高介电系数膜的表面(横向)耐压结构 | |
| CN1677692A (zh) | 超级结半导体元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060208 Termination date: 20130130 |