CN1242467C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1242467C
CN1242467C CNB031381227A CN03138122A CN1242467C CN 1242467 C CN1242467 C CN 1242467C CN B031381227 A CNB031381227 A CN B031381227A CN 03138122 A CN03138122 A CN 03138122A CN 1242467 C CN1242467 C CN 1242467C
Authority
CN
China
Prior art keywords
mentioned
sensing element
dielectric film
forms
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031381227A
Other languages
English (en)
Other versions
CN1463037A (zh
Inventor
下石坂望
戒能宪幸
中村嘉文
三木启司
渡濑和美
佐原隆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1463037A publication Critical patent/CN1463037A/zh
Application granted granted Critical
Publication of CN1242467C publication Critical patent/CN1242467C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

本发明是在半导体集成电路部分的绝缘性树脂膜上设置了感应元件的WL-CSP型半导体装置中，介于感应元件的绝缘性树脂膜降低泄漏损失。其解决方法是采用具有覆盖半导体晶片(11)的主面的同时，在各缓冲电极(21)上设置了具有复数个接触孔(13)的第1绝缘性树脂膜(12)；该绝缘性树脂膜(12)中形成在感应元件形成区域12a上的，其两端子介于接触孔(13)的各自与缓冲电极(21)连接的感应元件(17)。第1绝缘性树脂膜(12)上的感应元件形成区域(12a)的膜厚，制成大于接触孔(13)的形成部分的膜厚。

Description

半导体器件及其制造方法
                     技术领域
本发明涉及在保护半导体芯片中制成的集成电路部分的同时，用芯片状态确保这个集成电路部分和外部装置的电连接，且可能高密度实际安装的半导体器件及其制造方法。
                     背景技术
近年，半导体器件(半导体标准部件(package))随着电子机器的小型化及高性能化，就要求了标准部件自身的小型化和高密度化，而做为具有小型和多端子的标准部件，各种各样的芯片规模的标准部件(CSP)被开发出来。
特别是，在形成了复数个集成电路部分的半导体芯片全表面上，形成绝缘性树脂膜，再在形成了绝缘性树脂膜上介于接触孔形成集成电路的焊垫电极和凸起等的与外部端子电连接的配线，再在最终工序中，将半导体晶片分割所形成的芯片级别的标准部件(CSP)(WL-CSP)的做法，做为实现与裸芯片同等的极小型标准部件的可能的技术近年引起关注。
再加上，发表了将以前是与半导体芯片成为分体式的，即所谓的插装部件的感应元件，利用WL-CSP型半导体器件中绝缘性树脂膜上的与外部端子配线材料形成的半导体标准部件。包含这个感应元件的WL-CSP型半导体器件，被期待做为适用于从便携式机器或者是无线线装置等的数百MHz到几GHz频率范围的应用(application)的超小型半导体标准部件。
下面，参照图面说明以前的具有在覆盖集成电路部分的绝缘性树脂膜上形成了感应元件的WL-CSP型半导体器件。
图7是以前的WL-CSP型半导体器件的立体图，表示为露出感应体元件及一部分配线而部分切开外部绝缘膜部分。
如图7所示，在主面上形成了集成电路的半导体芯片101的主面上，介于钝化膜，形成了膜厚为4μm～6μm程度的第1绝缘性树脂膜102。在第1绝缘性树脂膜102上，形成了露出集成电路的焊垫电极(图中未示)的复数个接触孔103。
在第1绝缘性树脂膜102上，形成了平面圆形状的岛状部分104。还有，形成了各自的一端与各接触孔103连接，另一端与各岛状部分104连接的配线105。再有，在复数个岛状部分104稀疏的区域上，形成了两端子各自介于接触孔103与焊垫电极连接的感应元件106。在此，岛状部分104、配线105及感应元件106以蚀刻图案为掩膜通过铜(Cu)的电镀法制成图案。
在第1绝缘性树脂膜102上，覆盖了配线105及感应元件106的同时，形成了具有露出各岛状部分104的复数个开口部分107a的第2绝缘性树脂膜107。在各个开口部分107a上，形成了用印刷法的由半田浆湖材料制成的外部端子108。
(发明所要解决的课题)
一般的讲，感应元件的特性用Q值表示。Q值是输入感应元件的输入能被这个感应元件的损失能去除所得的值。因此，Q值越大，感应元件的损失能就越小。
上述以前的WL-CSP型半导体器件中，感应元件106的损失能，为这个感应元件106的电阻成分的热损失、第1绝缘性树脂膜102及第2绝缘性树脂膜107等的感应损失和从感应元件106介于第1绝缘性树脂膜102向半导体集成电路部分101发送的信号泄漏引起的损失(以下称其为泄漏损失)的和。
热损失，由感应元件106的材料种类和尺寸大小基本可以决定。感应损失，由第1绝缘性树脂膜102和第2绝缘性树脂膜107的各材料种类也基本可以决定。还有，为了降低泄漏损失，增大第1绝缘性树脂膜102的厚度即可。在此，图8中所表示的是以第1绝缘性树脂膜102的膜厚做为参数的感应体元件106中的Q值对频率的依存性的计算结果的一个例子。如图8所示那样，第1绝缘性树脂膜102的膜厚制成4μm～10μm，可知Q值会上升。
然而，上述从前的WL-CSP型半导体器件，在第1绝缘性树脂膜102中使用了感光性树脂材料，对于这个第1绝缘性树脂膜102在形成接触孔103时，因其膜厚受到曝光时解像度的限制，所以4μm～6μm程度就成为上限值。由这个上限值所决定的第1绝缘性树脂膜102的膜厚不能充分降低感应元件106的泄漏损失，所以，从感应元件106介于第1绝缘性树脂膜102向半导体集成电路部分101传输的高频信号产生泄漏。由于这个高频信号的泄漏，感应元件106的泄漏损失到了无法忽略的大小，所以若是使用图7所示的WL-CSP型半导体器件适用于高频装置的话，就会出现高频特性大幅度降低的问题。
                         发明内容
本发明是以解决上述以前的问题，在半导体芯片的绝缘性树脂膜上设置了感应元件的WL-CSP型半导体器件中介于感应元件的绝缘性树脂膜降低泄漏损失为目的。
(为解决课题的方法)
为了达成上述的目的，本发明采用在半导体器件上面覆盖的绝缘性树脂膜中使感应元件形成区域的膜厚大于其他区域的构成。还有，本发明的半导体器件的制造方法，采用了通过掩膜加厚了的绝缘性树脂膜中的感应元件形成区域并除去周边区域的上部，在加厚了的绝缘性树脂膜中降低接触孔的形成部分膜厚面构成。
具体地讲，本发明所涉及的半导体器件包括，在主面上形成了集成电路部分及在主面上形成的，且和集成电路部分部分电连接的具有复数个焊垫电极的半导体芯片；形成在半导体芯片主面上的，具有覆盖集成电路部分的同时在焊垫电极上设置了复数个接触孔的由绝缘性树脂材料制成的第1绝缘膜；形成在第1绝缘膜中的感应元件形成区域上的，其两端介于接触孔各自与焊垫电极连接的感应元件；其特征为第1绝缘膜中感应元件形成区域的厚度，形成为大于接触孔的周边区域的厚度。
根据本发明的半导体器件，因为第1绝缘膜中的感应元件形成区域的厚度大于接触孔周边区域形成部分的厚度，所以可以降低由高频信号从感应元件介于第1绝缘膜传给半导体芯片的泄漏而引起的泄漏损失。相反，第1绝缘膜中接触孔的周边区域形成部分，因为其厚度小于感应元件形成区域的厚度，在形成接触孔时，即便是第1绝缘膜由感光性树脂材料制成的情况下，也不会影响这个接触孔的解像度的上限值，所以可以确实形成接触孔。
在本发明的半导体器件中，最好的是感应元件形成区域的厚度在5μm以上且在50μm以下，而接触孔的周边区域形成部分的厚度在4μm以上且在6μm以下。
在本发明的半导体器件中，最好的是还包括形成在第1绝缘膜上的岛状部分和一端介于接触孔与焊垫电极连接，另一端和岛状部分连接的配线。
本发明的半导体器件，最好的是还包括形成在岛状部分上面的凸起电极。
本发明的半导体器件，最好的是还包括形成在第1绝缘膜上的，由覆盖感应元件及配线的绝缘性树脂材料制成的第2绝缘膜。
本发明所涉及的半导体器件的制造方法包括，准备具有形成在主面上的复数个集成电路部分，及形成在主面上且各自与复数个集成电路部分电连接的复数个焊垫电极的半导体晶片的工序；在所述半导体晶片的上述主面上，形成包含各焊垫电极全表面的第1绝缘膜的第1工序；掩膜上述第1绝缘膜的感应元件形成区域，除去第1绝缘膜中感应元件形成区域以外的区域的上部的第2工序；在有选择的除去了第1绝缘膜中形成在各个焊垫电极上侧部分露出焊垫电极的复数个接触孔的第3工序；在第1绝缘膜的感应元件形成区域上，形成其两端子介于接触孔各自与焊垫电极连接的感应元件的第4工序。
根据本发明的半导体器件的制造方法，在半导体晶片的主面上形成第1绝缘膜的膜，其后，掩膜第1绝缘膜的感应元件形成区域，除去第1绝缘膜中感应元件形成区域以外区域的上部。接下来，在上部被有选择地除去了的第1绝缘膜中各焊垫电极的上侧部分形成露出焊垫电极的复数个接触孔。其结果，因为第1绝缘膜中感应元件形成区域的厚度大于接触孔形成部分的厚度，所以确实可以得到本发明所涉及的半导体器件。
在本发明的半导体器件的制造方法中，第1绝缘膜最好的是由正型感光性树脂材料制成。这样做，因为正型感光性树脂材料只在曝光部分通过显象过程除去，所以，即便是在第1绝缘膜中掩膜以外的部分(接触孔形成部分)，只要仅在其上部曝光，在显象时第1绝缘膜中接触孔形成部分也可保留下来。
在这种情况下，最好的是，第2工序包含将感光性树脂材料中感应元件形成区域掩盖起来对上述感光性树脂材料曝光后，通过显象过程除去感光性树脂材料的曝光部分的工序；第3工序包含通过显象过程有选择地除去了其上部的感光性树脂材料中再有选择地曝光各焊垫电极的上侧部分，通过显象过程除去其曝光部分的工序。
在这种情况下，最好的是，将第2工序中的感光性树脂材料的曝光部分的厚度设定为在感光性树脂材料的下部可以得到焊垫电极的上侧部分所规定的解像度的厚度。
本发明的半导体器件的制造方法中，最好的是，第2工序包含将焦点对到感光性树脂材料的表面的近旁的工序；第3工序包含将焦点对到选择除去了上部的感光性树脂材料的表面的近旁的工序。
还有，在本发明的半导体器件的制造方法中，最好的是感光性树脂材料在第3工序后使其硬化。
本发明的半导体器件的制造方法中，最好的是，第4工序包含：在第1绝缘膜上包括接触孔在内的全表面上形成电镀底层的工序；在电镀底层中的感应元件形成区域上形成感应元件的元件图案，和在电镀底层中感应元件形成区域以外的区域上形成具有岛状部分和配线的各图案的蚀刻图案的工序；以蚀刻图案为掩膜在电镀底层上用电镀法形成金属膜的工序；除去蚀刻图案后，通过以金属膜做为掩膜由蚀刻电镀底层去除的方法，由金属膜制成感应元件，岛状部分及配线的工序。
这种情况下，最好的是还包括：在第4工序以后，在第1绝缘膜上包括感应元件，岛状部分及配线的全表面上形成第2绝缘层的工序；在第2绝缘膜中的岛状部分的上侧部分形成开口部分以后，在开口部分形成与岛状部分连接且其上部凸出第2绝缘膜的凸起电极的工序。
本发明的半导体器件的制造方法，最好的是，还包括设置了将半导体晶片相互分割成复数个半导体集成电路部分的分割线，而且在第4工序以后，由分割线分割半导体晶片形成复数个半导体芯片的工序。
                      附图说明
图1表示本发明的实施方式所相关的半导体器件，感应体(inductor)元件及为露出一部分配线而部分切开的立体图。
图2(a)及图2(b)表示本发明一实施方式所涉及的半导体器件，图2(a)是一部分放大的剖面立体图，图2(b)表示图2(a)的IIb-IIb线构成剖面图。
图3表示本实施方式所涉及的半导体器件中，以感应元件形成区域的膜厚为参数的感应元件的频率依存性和以前的例子的比较的曲线图。
图4(a)～图4(d)表示本发明的实施方式所涉及的半导体器件制造方法的工序剖面构成。
图5(a)～图5(d)表示本发明的实施方式所涉及的半导体器件制造方法的工序剖面构成。
图6(a)～图6(d)表示本发明的实施方式所涉及的半导体器件制造方法的工序剖面构成。
图7是表示以前的WL-CSP型半导体器件，露出感应体元件及一部分配线而部分切开的外部绝缘部分的立体图。
图8是表示WL-CSP型半导体器件中以感应元件形成区域的膜厚做为参数的感应体元件中Q值对频率依存性的曲线图。
(符号说明)
11半导体晶片；11A半导体器芯片；11b分割线；12第1绝缘性树脂膜(第1绝缘膜)；12a感应元件形成区域；12A第1感光部分；12B第2感光部分；13接触孔；14球形凸起(凸起电极)；15岛状部分；16配线；17感应元件；18第2绝缘性树脂膜(第2绝缘膜)；18a开口部分；20钝化膜；21焊垫电极；31阻挡层；32电镀底层；33本体层；51第1抗蚀膜；52第2抗蚀膜；53刻蚀图形。
                      具体实施方式
参照图面说明本发明的实施方式。
图1是表示本发明的实施方式所相关的WL-CSP型半导体器件的立体图，表示着为露出感应体(inductor)元件及一部分配线而部分切开的外部绝缘部分。
图2(a)是图1中包含半导体器件左端的放大立体图，图2(b)表示图2(a)IIb-IIb线剖面构成。
如图1、图2(a)及图2(b)所示，在主面形成了集成电路的半导体晶片11的主面上，介于钝化(passivation)膜20形成了膜厚为4μm～6μm的第1绝缘性树脂膜12。在第1绝缘性树脂膜上，形成了露出集成电路部分的缓冲(pad)电极(半导体元件电极)的复数个接触孔13。
第1绝缘性树脂膜12上，形成了在各自的上面设置了成为外部端子的球形凸起(凸起电极)14的几乎是平面圆形状的复数个岛状部分15。各个岛状部分15，由配线16和各个接触孔13连接。还有，第1绝缘性树脂膜12中复数个岛状部分15相对舒散的区域上，由其周边区域形成了膜厚较厚的感应元件形成区域12a。在这个感应元件形成区域12a上，形成了两端子介于各自的接触孔13与焊垫电极21连接的感应元件17。
如图1所示的那样，在第1绝缘性树脂膜12上覆盖着配线16和感应元件17的同时，并形成了为设置具有与各个岛状部分15电连接的球形凸起14的复数个开口部分18a的，做为外部绝缘膜的第2绝缘性树脂膜。
还有，如图2(b)所示的一样，岛状部分15、配线16及感应元件17中的任何一个都是从焊垫电极21一侧按顺序形成，如由含10％程度钛(Ti)的钨合金(TiW)制成的阻挡层31、由铜(Cu)制成的电镀底层32和由铜制成的本体层33构成。
这样，本实施方式所涉及的半导体器件，因通过将第1绝缘性树脂膜12中的感应元件形成区域12a的膜厚制的比其周围的区域，也就是比球形凸起13、岛状部分15及配线16的各形成区域都厚，就可以介于第1绝缘性树脂膜12控制从感应元件17传给半导体集成电路部分11的高频信号的泄漏，所以通过感应元件17可以降低(高频信号的)损失。
图3表示本实施方式所涉及的，以感应元件形成区域12a的膜厚为参数的感应元件17中的频率依存性和以前的例子的比较。如图3所示那样，可知道，特别是频率在数GHz以上的频带区域中，感应元件形成区域12a的膜厚越大，Q值也会变得越大。
下面，参照图面说明如上述那样构成的半导体器件的制造方法。
图4(a)～图4(d)到图6(a)～图6(d)表示本发明的实施方式所涉及的半导体器件制造方法的工序剖面构成。
如图4(a)所示的那样，首先准备，在那个主面上形成了沉积集成电路部分(图中未示)、和对这个集成电路部分输出入用的复数个焊垫电极21、在除去各个焊垫电极21的剩余表面沉积的，由氮化硅(Si3N4)等制成的钝化膜20的半导体芯片11A。在此，焊垫电极21是使用如铝(Al)和硅(Si)的合金(Al-Si合金)，或者是铝(Al)、硅(Si)和铜(Cu)的合金(Al-Si-Cu合金)。接下来，在半导体芯片11A上包括钝化膜20及焊垫电极21的全表面，涂抹一层正型感光树脂的，如由聚苯并氧唑(PBO)树脂制成的第1绝缘性树脂膜12。
下面，如图4(b)所示，准备具有将感应元件形成区域12a掩膜的掩膜图案的第1掩膜51，通过对第1绝缘性树脂膜12用紫光进行第一次曝光，在第1绝缘性树脂膜12上形成第1感光部分12A。
下面，如图4(c)所示，通过第一次显象过程除去第1感光部分12A，然后在第1绝缘性树脂膜12上形成感应元件形成区域12a。
下面，如图4(d)所示，准备具有在与各个焊垫电极21相对的位置上的接触孔开口图案的第2掩膜52，对由第一次显象过程除去了其上部的第1绝缘性树脂膜12用紫光进行第二次曝光，由此，在第1绝缘性树脂膜12中的接触孔形成区域内形成第2感光部分12B。
下面，如图5(a)所示，通过第二次显象过程除去第2感光部分12B，在第1绝缘性树脂膜12上形成暴露各个焊垫电极21的接触孔13。因此，通过这些两次曝光及显象过程，第1绝缘性树脂膜12的膜厚在感应元件形成区域12中由于感应元件可以做到控制泄漏损失程度的厚度，另一方面，在接触孔13的形成部分中，可以使接触孔13按照所希望的解像度确实可以形成的薄度。
在此，图4(b)所示的第一次曝光工序中，将曝光光线的焦点对到第1绝缘性树脂膜12的表面的近旁，图4(d)所示的第二次曝光工序中，将曝光光线的焦点对到上部被选择除去了的第1绝缘性树脂膜12的表面的近旁。
还有，第1绝缘性树脂膜12中的接触孔13的形成部分的膜厚，由其绝缘性决定其下限值。对此，感应元件形成区域12的膜厚的上限值，由接触孔13的曝光处理和显象处理是否确实进行而决定。本实施方式中，最好的是设定第1绝缘性树脂膜12的膜厚的下限制为4μm～6μm程度，5μm程度尤其好。还有，如图3所示那样，感应元件形成区域12a的膜厚越厚Q值就越大，但是，考虑到涂抹是膜厚的均匀性和确实进行曝光处理及显象处理方面，设定为5μm～50μm最好，而设定为10μm尤其好。且，在设定感应元件形成区域12a的膜厚为5μm的情况下，不需说接触孔13的形成部分的膜厚小于5μm。还有，本实施方式中的第1绝缘性树脂膜12的膜厚值，是加热这个树脂膜12使其硬化的后硬化(后烘烤)的膜厚。
还有，第1绝缘性树脂膜12的显象液，是使用在显象过程时不溶解焊垫电极21材料的弱碱性或者是有机物显象液。
接下来，如图5(b)所示的那样，对第1绝缘性树脂膜12进行了所规定的烘烤处理后，如通过溅射法，在半导体芯片11A上的包含第1绝缘性树脂膜12、钝化膜20及从接触孔13露出的焊垫电极21的全表面，堆积由钨化钛制成的阻挡层31及铜制成的电镀底层32。
在此，在堆积阻挡层31和电镀底层32之前，对第1绝缘性树脂膜12表面进行等离子处理，通过使其表面成为极细微的粗糙面状态，在提高第1绝缘性树脂膜12与阻挡层31的粘结性的同时，通过除去残留在焊垫电极21上的第1绝缘性树脂膜12的显象残渣及这个焊垫电极21的表面的氧化膜，降低焊垫电极21和阻挡层31的接续阻抗。且，等离子处理，对于焊垫电极21及钝化膜20的蚀刻量，如能选择蚀刻第1绝缘性树脂膜12为好。如，进行使用了氧气(O2)，氧气和四氟化碳(CF4)的混合气体，或者是氧气和氩(Ar)气的混合气体的反应型离子蚀刻为好。
还有，阻挡层31，和第1绝缘性树脂膜12、钝化膜20及焊垫电极21之间的粘结性高，且，对于蚀刻电镀底层32的蚀刻液，最好的是具有缓冲性(耐性)金属，在此是使用钛钨合金(10％Ti-90％W)。阻挡层31的厚度，考虑电镀底层32的蚀刻溶液的阻挡性，最好的是在0.2μm～0.5μm程度。
电镀底层32，是用电解电镀法形成配线16及感应元件17的本体层33时的颗粒层，为了达到颗粒层的效果最好的是低电阻的金属，在此用的是铜。电镀底层32的厚度，在考虑了电阻和析出应力以及堆积后的蚀刻的难易程度的基础上，最好的是0.3μm～0.5μm程度。
接下来，如图(5)所示那样，通过光刻方法，在电镀底层32上形成有配线16和感应元件17的设计图案的蚀刻图案53。在此，蚀刻图案53，在第1绝缘性树脂膜12中的感应元件形成区域12a的上面形成具有8μm～10μm程度的厚度。其后，用氧气进行等离子处理除去由于蚀刻图像53显象后的残渣。
接下来，如图5(d)所示的那样，通过电解电镀法，用蚀刻图案53做为掩膜在电镀底层32上形成用铜制成的配线等的本体层33。本体层33的厚度，在考虑了电阻和机械强度后最好的是10μm～14μm程度。
接下来，如图6(a)所示那样，除去蚀刻图案53后，通过用氧气等离子处理，除去蚀刻图案53的残渣。
接下来，如图6(b)所示那样，用对阻挡层31蚀刻选择比高的蚀刻溶液，如过硫酸钠(Na2S2O3)溶液蚀刻各自由铜制成的本体层33及电镀底层32。在此，因为电镀底层32的厚度小于本体层33的厚度，从本体层33露出的电镀底层32露出部分先被除去，在这些部分露出阻挡层31。接下来，以本体层33为掩膜，用过氧化氢(H2O2)进行蚀刻，通过除去阻挡层31，在第1绝缘性树脂膜12中的感应元件形成区域12a上，形成了两端子介于接触孔13连接在焊垫电极21的并具有所希望设计图案的感应元件17。于此同时，在除掉第1绝缘性树脂膜12上的感应元件形成区域12a的上部，形成了岛状部分15、一端于这个岛状部分15相连接，另一端介于接触孔13与焊垫电极21相连接的配线16。在此，岛状部分15、配线16及感应元件17，它们的每一个都是从下向上，由阻挡层31、电镀底层32及本体层33构成。
接下来、如图6(c)所示那样，在第1绝缘性树脂膜12上形成的图案包括感应元件17及岛状部分15的全表面涂抹由感光性树脂制成的第2绝缘性树脂膜18，接下来，通过光刻的方法，在成膜了的第2绝缘性树脂膜18上形成露出岛状部分15的开口部分18a。第2绝缘性树脂膜18的膜厚，在涂抹时保持其平坦性的同时，为了能确实进行曝光处理及显象处理，最好的是5μm～10μm程度。
接下来，如图6(d)所示那样，在从第2绝缘性树脂膜18露出的岛状部分15上，如由印刷法而附着了焊锡浆湖材料，再由加热溶解使其上部近似成为半球状，由此形成了成为半导体器件的外部端子的球形电极14。且，球形电极14，并不只限于印刷法(印刷溶解法)，将焊锡球形材料放置开口部分18a上后，通过加热溶解形成亦可。接下来，半导体芯片11A由分割层切断分割线11b，分割复数个半导体晶片11制成。
如以上的说明，由本实施方式所涉及的制造方法，在覆盖半导体芯片11A的集成电路部分的第1绝缘性树脂膜12上形成感应元件17之前，将第1绝缘性树脂膜12中的感应元件形成区域12a的膜厚，以做为增大其比接触孔13的形成部分大的方法，在第1绝缘性树脂膜12中使用正型感光性树脂材料的同时，制图第一次曝光及显象工序中的感应元件形成区域12a，也制图第二次曝光及显象工序中露出焊垫电极21的接触孔13。其后，为一次性热硬化(后硬化)第1绝缘性树脂膜12，可以简化制造工序，所以可以实现更低成本的半导体器件。
还有，在第一次曝光时，将曝光光线焦点对到第1绝缘性树脂膜12表面的近旁。在第二次曝光时，通过将焦点对到由感应元件形成区域12a的蚀刻在其上部选择除去了的低1绝缘性树脂膜12的表面近旁，对于感应元件形成区域12a和接触孔13的任何一个，都可以进行精细加工。其结果，接触孔13，在形成它的曝光及显象工序中第1绝缘性树脂膜12的成膜厚度的限制不再存在。在这基础上，第1绝缘性树脂膜12的感应元件形成区域12a的膜厚，就能够做得充分控制感应元件17的泄漏损失的厚度。
且，在本实施方式中，将感应元件形成区域12a和第1绝缘性树脂膜12形成为了一体，但是并不是一定要这样，如，通过在具有同样膜厚的第1绝缘性树脂膜的感应元件形成区域另外再设置绝缘膜，将感应元件形成区域的膜厚做成比周边部分的膜厚厚亦可。
还有，在此是用了电镀法形成的岛状部分15、配线16及感应元件17，但并不限制于此，用溅射法形成亦可。
(发明效果)
根据本发明所涉及的半导体器件及其制造方法，因为第1绝缘性树脂膜中的感应元件形成区域的厚度大于接触孔形成部分的厚度，所以，可以降低高频信号从感应元件介于第1绝缘膜向半导体芯片时的泄漏损失。相反，又因为第1绝缘膜中接触孔形成部分的厚度小于感应元件形成区域的厚度，在形成接触孔的时候，即便是第1绝缘膜为感光性树脂材料制成的情况，也不会受这个接触孔的解像度的上限影响，可以确实形成接触孔。其结果，为了实现具有高Q值的感应元件，确实提高了做为高频半导体器件的动作特性。

Claims (14)

1.一种半导体器件，包括：
具有形成在主面上的集成电路部分，以及在形成上述主面上且和上述集成电路部分电连接的复数个焊垫电极的半导体芯片；
形成在半导体芯片主面上的，具有覆盖上述集成电路部分的同时在焊垫电极上部设置了复数个接触孔的由绝缘性树脂层制成的第1绝缘膜；
形成在上述第1绝缘膜中的感应元件形成区域上的，其两端介于上述接触孔各自与上述焊垫电极连接的感应元件；
其特征为：
使上述第1绝缘膜中上述感应元件形成区域的厚度大于上述接触孔周边区域的厚度。
2.根据权利要求第1项所述的半导体器件，其特征为：
上述感应元件形成区域的厚度在5μm以上且在50μm以下，而上述接触孔周边区域的形成部分的厚度在4μm以上且在6μm以下。
3.根据权利要求第1项所述的半导体器件，其特征为：
还包括，
形成在上述第1绝缘膜上的岛状部分；
一端介于上述接触孔与上述焊垫电极连接，另一端和上述岛状部分连接的配线。
4.根据权利要求第3项所述的半导体器件，其特征为：
还包括形成在上述岛状部分上的凸起电极。
5.根据权利要求第3项所述的半导体器件，其特征为：
还包括由形成在上述第1绝缘膜上的覆盖上述感应元件及上述配线的，且由绝缘性树脂层制成的第2绝缘膜。
6.一种半导体器件的制造方法，其特征为：
包括，
准备具有形成在主面上的复数个集成电路部分及形成在上述主面上且各自与上述复数个集成电路部分电连接的复数个焊垫电极的半导体晶片的工序；在所述半导体晶片的上述主面上，形成包括上述各焊垫电极全表面的第1绝缘膜的第1工序；
掩膜上述第1绝缘膜的感应元件形成区域，除去上述第1绝缘膜中上述感应元件形成区域以外的区域的上部的第2工序；
在有选择地除去了上部的上述第1绝缘膜中上述各个焊垫电极的上侧部分形成露出上述焊垫电极的复数个接触孔的第3工序；
在上述第1绝缘膜的上述感应元件形成区域上，形成其两端子介于上述接触孔各自与上述焊垫电极连接的感应元件的第4工序。
7.根据权利要求第6项所述的半导体器件的制造方法，其特征为：
上述第1绝缘膜由正型感光性树脂层制成。
8.根据权利要求第7项所述的半导体器件的制造方法，其特征为：
上述第2工序，包含将上述感光性树脂层中上述感应元件形成区域掩盖起来对上述感光性树脂层曝光后，再通过显象处理除去上述感光性树脂层的曝光部分的工序；
上述第3工序，包含在通过显象过程有选择地除去了上部的上述感光性树脂层中有选择地曝光上述各焊垫电极的上侧部分，然后再通过显象处理除去其曝光部分的工序。
9.根据权利要求第8项所述的半导体器件的制造方法，其特征为：
将上述第2工序中的上述感光性树脂层的曝光部分的厚度，设定为在上述感光性树脂层的下部可以得到上述焊垫电极的上侧部分所规定的解像度的厚度。
10.根据权利要求第7项～第9项中的任何一项所述的半导体器件的制造方法，其特征为：
上述第2工序中包含将焦点对到上述感光性树脂层的表面的附近的工序；
上述第3工序中包含将焦点对到选择除去了上部的上述感光性树脂层的表面的附近的工序。
11.根据权利要求第7项～第9项中的任何一项所述的半导体器件的制造方法，其特征为：
上述感光性树脂层在上述第3工序后使其硬化。
12.根据权利要求第6项所述的半导体器件的制造方法，其特征为：
上述第4工序中包括，
形成具有上述第1绝缘膜上包含上述接触孔在内的全表面上的电镀底层的工序；
在上述电镀底层中的上述感应元件形成区域上形成上述感应元件的元件图案、在上述电镀底层中上述感应元件形成区域以外的区域上形成的岛状部分和配线的各图案的光阻图案的工序；
以上述光阻图案为掩膜在上述电镀底层上用电镀法形成金属膜的工序；
除去上述光阻图案后，以上述金属膜做为掩膜通过蚀刻上述电镀底层，而用上述金属膜制成上述感应元件、岛状部分及配线的工序。
13.根据权利要求第12项所述的半导体器件的制造方法，其特征为：
还包括在上述第4工序以后，
在上述第1绝缘膜上包括上述感应元件、岛状部分及配线的全表面上形成第2绝缘膜的工序；
在上述第2绝缘膜中的上述岛状部分的上侧部分形成开口部分以后，再在所形成的开口部分形成与上述岛状部分连接且其上部凸出上述第2绝缘膜的凸起电极的工序。
14.根据权利要求第6项～第9项，第12项及第13项中的任何一项所述的半导体器件的制造方法，其特征为：
还包括，
上述半导体晶片上形成了将上述复数个半导体集成电路部分相互分割的分割线；
在第4工序以后，顺着上述分割线切割上述半导体集成电路部分形成复数个半导体芯片的工序。
CNB031381227A 2002-05-27 2003-05-27 半导体器件及其制造方法 Expired - Fee Related CN1242467C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002152822A JP3871609B2 (ja) 2002-05-27 2002-05-27 半導体装置及びその製造方法
JP2002152822 2002-05-27

Publications (2)

Publication Number Publication Date
CN1463037A CN1463037A (zh) 2003-12-24
CN1242467C true CN1242467C (zh) 2006-02-15

Family

ID=29545412

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031381227A Expired - Fee Related CN1242467C (zh) 2002-05-27 2003-05-27 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US6914331B2 (zh)
JP (1) JP3871609B2 (zh)
KR (1) KR100500010B1 (zh)
CN (1) CN1242467C (zh)
TW (1) TW594949B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US6869870B2 (en) 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP2005268249A (ja) * 2004-03-16 2005-09-29 Philtech Inc 半導体装置およびその製造方法
US7091562B2 (en) * 2004-08-13 2006-08-15 Himax Technologies, Inc. CMOS power sensor
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
JP2006186037A (ja) * 2004-12-27 2006-07-13 Oki Electric Ind Co Ltd インダクタチップ、その製造方法及び実装方法
JP2006222232A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 半導体装置およびその製造方法
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
TWI330863B (en) 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
JP4572759B2 (ja) 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
JP4235834B2 (ja) * 2005-07-12 2009-03-11 セイコーエプソン株式会社 半導体装置の製造方法
CN1901161B (zh) * 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
JP4251164B2 (ja) * 2005-08-03 2009-04-08 セイコーエプソン株式会社 半導体装置および半導体チップ
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
JP4692314B2 (ja) * 2006-02-14 2011-06-01 住友電気工業株式会社 半導体デバイスの製造方法
JP4544181B2 (ja) 2006-03-03 2010-09-15 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
JP4572343B2 (ja) * 2006-03-03 2010-11-04 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
JP2008016502A (ja) * 2006-07-03 2008-01-24 Sharp Corp Ｒｆ集積回路及びその製造方法
US8860178B2 (en) * 2006-07-03 2014-10-14 Renesas Electronics Corporation Semiconductor device having an inductor
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
US20090230389A1 (en) * 2008-03-17 2009-09-17 Zhizhang Chen Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor
JP5414219B2 (ja) * 2008-08-21 2014-02-12 ラピスセミコンダクタ株式会社 ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン
JP2010186969A (ja) * 2009-02-13 2010-08-26 Seiko Epson Corp 半導体装置とその製造方法
JP2010232230A (ja) 2009-03-25 2010-10-14 Casio Computer Co Ltd 半導体装置およびその製造方法
US8569878B2 (en) * 2009-10-22 2013-10-29 Headway Technologies, Inc. Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
JP2011188255A (ja) * 2010-03-09 2011-09-22 Panasonic Corp 弾性波素子
KR101718011B1 (ko) * 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP2012190854A (ja) * 2011-03-08 2012-10-04 Toshiba Corp 半導体装置及びその配線の形成方法
TWI524488B (zh) * 2013-03-26 2016-03-01 南茂科技股份有限公司 晶片結構及其製作方法
US9245940B2 (en) * 2014-02-12 2016-01-26 Qualcomm Incorporated Inductor design on floating UBM balls for wafer level package (WLP)
KR101897653B1 (ko) 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법
US11342256B2 (en) * 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
CN111883551A (zh) * 2020-07-31 2020-11-03 京东方科技集团股份有限公司 基板、其制作方法、显示面板及显示装置
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN113394165A (zh) * 2021-05-21 2021-09-14 上海朕芯微电子科技有限公司 一种半导体器件及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238846A (ja) 1990-02-15 1991-10-24 Nec Corp 多層配線型半導体装置
JPH08172161A (ja) 1994-12-16 1996-07-02 Hitachi Ltd インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子
US6162652A (en) * 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
JP2000022085A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 半導体装置及びその製造方法
JP3065039B2 (ja) * 1998-10-29 2000-07-12 アプライド マテリアルズ インコーポレイテッド 成膜方法及び装置
JP3916348B2 (ja) * 1999-09-20 2007-05-16 松下電器産業株式会社 半導体装置及びその製造方法
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3996315B2 (ja) * 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法
US6847066B2 (en) * 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
JP3540729B2 (ja) 2000-08-11 2004-07-07 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP3526548B2 (ja) * 2000-11-29 2004-05-17 松下電器産業株式会社 半導体装置及びその製造方法
JP2002217377A (ja) * 2001-01-18 2002-08-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100895549B1 (ko) * 2001-02-08 2009-04-29 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치 및 그 제조방법
JP3639265B2 (ja) * 2002-05-28 2005-04-20 松下電器産業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20050199979A1 (en) 2005-09-15
JP2003347410A (ja) 2003-12-05
US6914331B2 (en) 2005-07-05
CN1463037A (zh) 2003-12-24
US20030218247A1 (en) 2003-11-27
TW200401412A (en) 2004-01-16
KR20040014180A (ko) 2004-02-14
JP3871609B2 (ja) 2007-01-24
US7279357B2 (en) 2007-10-09
TW594949B (en) 2004-06-21
KR100500010B1 (ko) 2005-07-12

Similar Documents

Publication Publication Date Title
CN1242467C (zh) 半导体器件及其制造方法
CN1320646C (zh) 半导体器件
US6936923B2 (en) Method to form very a fine pitch solder bump using methods of electroplating
US7692314B2 (en) Wafer level chip scale package and method for manufacturing the same
CN102047418B (zh) 具有带凹槽的环状通孔的裸片堆叠
CN1581483A (zh) 半导体装置及其制造方法、电路基板及电子机器
CN1828883A (zh) 半导体装置及其制造方法
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
TWI729964B (zh) 封裝結構及其製造方法
CN102543766A (zh) 一种柱状凸点封装工艺
TW201539687A (zh) 半導體結構及其形成方法
CN1639859A (zh) 半导体装置的制造方法
EP4064342A1 (en) Integrated circuit package redistribution layers with metal-insulator-metal (mim) capacitors
JP4425707B2 (ja) 半導体装置およびその製造方法
KR100752106B1 (ko) 반도체 장치 및 그 제조 방법
CN100338817C (zh) 具有微带线结构的衬底及其制作方法和具有微带线结构的半导体器件
CN1257549C (zh) 半导体装置及其制造方法
CN101308829B (zh) 半导体器件和用于制造boac/coa的方法
TWI813935B (zh) 凸塊結構及其製造方法
US20050142859A1 (en) Method for forming contact hole for dual damascene interconnection in semiconductor device
KR102549855B1 (ko) 범프 구조체 및 그 제조 방법
US20220320096A1 (en) Capacitor array structure and preparation method thereof and semiconductor memory device
JP4453705B2 (ja) 薄膜コンデンサ及びその製造方法並びに電子部品
US7307018B2 (en) Method of fabricating conductive lines
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060215

Termination date: 20170527

CF01 Termination of patent right due to non-payment of annual fee