CN1248128C - 通信总线中差分选通的方法和装置 - Google Patents

通信总线中差分选通的方法和装置 Download PDF

Info

Publication number
CN1248128C
CN1248128C CNB00818030XA CN00818030A CN1248128C CN 1248128 C CN1248128 C CN 1248128C CN B00818030X A CNB00818030X A CN B00818030XA CN 00818030 A CN00818030 A CN 00818030A CN 1248128 C CN1248128 C CN 1248128C
Authority
CN
China
Prior art keywords
data
bus
signal
gating
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB00818030XA
Other languages
English (en)
Other versions
CN1494685A (zh
Inventor
P·M·罗德里格兹
A·伊尔克巴哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1494685A publication Critical patent/CN1494685A/zh
Application granted granted Critical
Publication of CN1248128C publication Critical patent/CN1248128C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol

Abstract

一种用于在微处理器系统中确保在第一次数据传送和第二次数据传送之间适当选通预激励和后激励的方法。该方法包括；产生第一选通信号和第二选通信号；在第一次数据传送之前预激励所述第一和第二选通信号之一；后激励所述预激励的信号；确定所述第一和第二选通信号中哪一个将被后激励；以及在第二次数据传送之前预激励所述第一和第二选通信号之一。

Description

通信总线中差分选通的方法和装置
技术领域
本发明总的涉及通信总线中的数据传输。更具体的说，本发明涉及通信总线上主转换期间的选通相位跟踪机制。
背景技术
多处理器系统由于多个处理器的并行运行增强了系统的性能。典型的多处理器系统在总线上带有多个处理器。虽然每个处理器每次只能单独利用总线，但已开发出一些协议来优化总线的利用率。
在这种多处理器系统中，通信总线的一部分、即数据总线、是最重要的资源之一，因为所有信息交换都在所述总线上进行。因此数据总线的有效利用是十分重要的。在多处理器系统中，根据预定的定时方案将数据从一个处理器传送到另一处理器。系统总线时钟通常对发送处理器输出的数据和输入到接收处理器的数据计时。因此，将数据从一个处理器传送到另一处理器需要系统总线时钟的一个完整的时钟周期。数据可用源同步方式传送以提高数据传输的速度。在源同步传输中，数据的传送通常由两个移相的差分选通信号来计时，使得所述两个选通脉冲提供的有效边沿对应于通常短于系统总线时钟周期的快速传送时钟。这些选通脉冲由接收处理器用来锁存数据。
差分选通信号是指既利用有效低又利用有效高选通脉冲。这在有效低总线中引入了复杂性，因为要求选通脉冲之一从稳态逻辑1值预激励出来，再后激励至稳态逻辑1值。此外，在接收处理器侧也需考虑选通脉冲的预激励和后激励，以确保适当的数据捕获并决定在下一次的数据传送中哪个选通脉冲需被预激励。此差分多处理器方法的一个主要问题在于数据连续传送同时总线的所有权不断在改变，即：另一个处理器成为发送处理器或“主处理器”并占用了数据总线。
因此，需要有一种具有选通脉冲相位跟踪机制的技术，以确保适当的选通脉冲预激励和后激励以及精确地捕获数据。
发明内容
本发明的实施例针对在计算系统中确保第一次数据传送和第二次数据传送之间适当的选通脉冲预激励和后激励的方法和装置。所述方法包括：产生第一选通信号和第二选通信号；在第一次数据传送之前预激励所述第一和第二选通信号之一；确定所述第一和第二选通信号中哪一个将被后激励；以及在第二次数据传送之前预激励所述第一和第二选通信号之一。
附图说明
对于本专业的普通技术人员而言，通过参阅以下详细描述及附图本发明的优点将显而易见，附图中：
图1示出计算系统的典型方框图。
图2是图1的计算系统的典型定时图。
图3是图解说明根据本发明实施例的定时的定时图。
图4是根据本发明实施例的处理器的方框图。
图5是根据本发明实施例的总线控制器的方框图。
具体实施方式
下文是选通相位跟踪机制的一些实施例，用于确定通信总线上主切换期间哪个选通脉冲预激励和后激励。选通相位跟踪机制使得可以确定能在通信总线上提供有效传输的适当的选通脉冲。
在以下的说明中，为了解释清楚，提出了许多细节以便对本发明有透彻的理解。但对本专业的技术人员来说很显然为了实现本发明这些具体细节并不需要。在其它实例中，已知的电路结构和电路图都以方框图表示，以免不必要地混淆了对本发明的说明。
图1是可以用于本发明实施例的多处理器计算机系统的方框图。计算机系统100包括处理器-存储器总线101，用于连接到总线101的不同处理器之间的通信。连接到处理器-存储器总线101上的还有诸如总线桥接器、存储器、外围设备等代理装置。处理器-存储器总线101包括仲裁、地址、数据和控制总线(未示出)。在一个实施例中，每个处理器102，103，104和105都包括小型的极其快速的内部高速缓冲存储器(未示出)，通常称为一级(L1)高速缓冲存储器，在同一个集成电路上暂时存储数据和指令作为其关联处理器。此外，较大的二级(L2)高速缓冲存储器106连接到处理器105上，暂时存储数据和指令供处理器105使用。在其它实施例中，如存储器106这样的(L2)高速缓冲存储器可以连接到处理器102-105中任一处理器上。
处理器-存储器总线101提供对存储器和输入/输出子系统的接入。存储控制器122连接到处理器-存储器总线101上，用于控制对随机存取存储器(RAM)或为处理器102-105存储信息和指令的其他动态存储装置121(通常称作主存储器)的存取。显示装置132、键盘装置133、光标控制装置134、硬盘复制装置135以及大容量存储装置136都通过桥接器124连接到系统I/O总线131和处理器-存储器总线101上。桥接器124连接到处理器-存储器总线101和系统I/O总线131上，为处理器-存储器总线101上或I/O总线131上的装置提供对其他总线上的各种装置的访问或在它们之间传送数据的通信通路或网关。桥接器124是系统I/O总线131和处理器-存储器总线101之间的接口。I/O总线131在外围设备132-136之间传输信息。
处理器102-105、总线桥接器124以及大容量存储装置125，每个都具有总线控制器138。当处理器或包含该处理器代理者控制了处理器-存储器总线101时，总线控制器138控制经由处理器-存储器总线101的通信。
图2是定时图，表明在通常的时钟事务过程中总线上发生了什么。在所述定时图中，方形符号表示信号被激励，圆形符号表示信号被取样(锁存或捕获)，三角符号表示信号被接收，或被观察。在此，术语“被确定”(asserted)意思是信号被激励至其有效电平，而“再确定”(deasserted)意思是信号被激励至其无效逻辑电平。
总线时钟信号BCLK在其上升沿有效。时钟周期T1开始时，总线上信号A被确定。T2开始时，BCLK锁存信号A。T3开始时，对信号A的锁存作出响应，信号B被确定。信号A在T2改变其状态为原来的无效状态。从图2可见，信号B在信号A被确定的两个BCLK周期后对信号A作出响应而被确定。
图3是图解说明根据本发明一个实施例的源同步数据传输的定时图。INTCLK信号是处理器内部的代表时钟，用来同步其他信号并对数据总线上的数据计时。图中示出INTCLK以便图解说明各信号之间的关系。BCLK信号就是在总线上看见的时钟，并且通常以某种方式与INTCLK信号同步。在所述实施例中，INTCLK信号比BCLK信号快一倍。DATA信号就是在总线上看见的数据。在图3所示的实施例中，DATA信号的传送速率是正常传送速率的两倍。当数据未被任何总线代理者激励时，它变为高阻抗并保持逻辑1值，如图3中INTCLK 1A，3B，4A，7B，8A和8B所示。
STBp和STBn是两个选通信号，用来把数据激励到总线上去。STBp和STBn信号用来同步数据传送。任何接收总线代理者或处理器都可使用STBp和STBn信号来锁存数据。用两个选通信号(而不是一个)来选通数据消除了伴随单选通方法而产生的抖动问题。用两个选通信号的另一优点是减少了共模信号的噪声问题。而且，只用一个选通信号也难于以两倍于总线时钟的速率对总线上的数据计时。
STBp和STBn信号彼此移相，虽然移相并不在所有时钟上发生。通过移动相位，即，把一个信号的边沿移动相当于半个BCLK信号的量，接收器就可检验STBp和STBn二者来获得数据。相位移的后果是当STBp和STBn两者都存在转变时DATA有效。至于STBp和STBn中哪一个是正向或负向则没有关系。
有了这样一种互补的边沿特性，数据选通信号之一在数据实际被选通之前就已被确定。通常，这种确定是在选通脉冲第一次通过之前的半个总线时钟之时，所述选通脉冲的第一次通过发生在数据有效窗口的中心，如图3所示。这种早期确定被称“预激励”，如图中STBp的INTCLK信号1A和STBn的INTCLK信号4A所示。然后，在下一个时钟，在预激励数据选通脉冲触发的一瞬间另一数据选通脉冲被确定。有了这种预激励特性，两个数据选通脉冲在数据本身可用时形成一对互补边沿。此后，这两个数据选通脉冲在对应于数据的正常处理过程中轮转(togglc)。
这样，通过提供具有预激励的边沿互补数据选通脉冲，就可获得更快的传送速率。在图3中，内部时钟比总线时钟快一倍。在预激励双数据选通脉冲的情况下，数据能以正常速率的两倍传送：在一个总线时钟内有两个数据可用。按照本发明的实施例，每一次数据传送结束时选通信号之一必须后激励(即：预激励，传送，后激励)。转换的定义是另一处理器或代理者控制了总线。而且转换还进一步定义为这样的时间帧，即，一个处理器的后激励处于另一处理器的预激励的同一总线时钟时的时间帧。
如图3所示，内部信号、选通启动A1和选通启动A2表示发送处理器的内部状态以及它如何影响外部信号。按照本发明，这些信号告诉发送处理器的输出选通缓冲器或代理者激励该缓冲器中的选通脉冲。DBSY信号是数据总线忙信号。所述信号被发送处理器或代理者确定，表明它正在使用或即将使用或已经使用数据总线。SBSY信号是选通忙信号。所述信号被发送处理器或代理者确定，表明正在使用或即将使用总线的选通线。
图3中，两个选通信号STBp和STBn以两倍于BCLK的速率对数据计时。在BCLK1的后半时或在INTCLK 1B期间可以获得数据。STBp在BCLK 1被预激励。在BCLK1，STBp走高而STBn被激励至低电平。STBp和STBn各自继续以总线时钟速率翻转。
在BCLK3，由STBp发起的数据传送终止。下一次数据传送发生在包括BCLK3和BCLK4的一次无信号时钟(对于数据传输)之后。按照本发明，发生了一序列事件，其结果是正确的选通脉冲被预激励，而被不正确地锁存的输入数据被忽略不计。在发送处理器的事务结束时，发送处理器完成所述事务并后激励所述正确选通脉冲。如图3所示，现在STBn在BCLK4预激励数据。然后，STBn将在BCLK4在STBp于时钟4翻转的同一时刻翻转，开始在下一次数据传送中对数据计时。
图4是按本发明一个实施例的处理器或代理者的更详细的方框图。代理者102包括内部控制和数据通路逻辑407、总线控制器138、数据缓冲器401和402以及选通缓冲器403-406。
如下所述，当包括总线控制器138的处理器或代理者控制了总线时，所述总线控制器138就控制了经由总线101的通信。内部控制和数据通路逻辑407起处理器的核心的作用。代理者102还可以包括一组数据缓冲器401和402。数据缓冲器401可作为输入缓冲器，数据缓冲器402可作为输出缓冲器。但是，另外的实施例可包括更多或更少的数据缓冲器，或包括既作输入也作输出的数据缓冲器，而不用两套不同的缓冲器。
数据缓冲器402暂时存储正在通过总线101的数据线(101a)的从处理器120传送到另一处理器的数据。数据缓冲器401暂时存储正在通过总线101的从另一处理器传送到处理器120的数据。
选通缓冲器403-406包括STBp的输入和输出缓冲器403和404以及STBn的输入和输出缓冲器405和406。选通缓冲器接收来自控制器138的信号以输出正确的选通脉冲。另外，选通缓冲器输入和接收来自总线101的选通线(101c)的选通信号。控制器138还接收和发送来自总线101的控制线(101b)的DBSY和SBSY信号，表明处理器何时即将使用数据总线和总线的选通线。
图5是总线控制器138特性的方框图。总线控制器138包括总线状态跟踪装置500、数据队列选择器501、选通相位跟踪装置502、事务类型跟踪装置503、处理器状态跟踪装置504和激励启动计算器505。如图5所示，当处理器102接收信息时，总线状态跟踪装置500、数据队列选择器501、和选通相位跟踪装置502工作；而当处理器102发送信息时，总线状态跟踪装置500、事务类型跟踪装置503、处理器状态跟踪装置504和激励启动计算器505工作。
当工作在发送方式时，处理器102确定DBSY和SBSY信号。总线状态跟踪装置500监控总线并测定这些信号已被确定。如图3所示，这些信号通常是在数据开始被激励之前的一个总线时钟时被确定的，并在停止激励数据前的一个总线时钟时结束。虽然DBSY和SBSY信号以图3中所示的来代表，但在不背离本发明的精神和范围的情况下可以采取多种不同的波形。不论这些信号采取什么波形，这些波形应是系统的每个处理器和代理者能认知的。按照本发明的另一实施例，在不背离本发明的精神和范围的情况下，也可使用多于或少于两种信号。
来自总线状态跟踪装置的输出包括对数据队列选择器501的输出、对选通相位跟踪装置502的输出、对事务类型跟踪装置503的输出、以及对数据和选通缓冲器的输出。对于数据队列选择器501，来自总线状态跟踪装置的一种输入是接收到的数据、增量选择器信号。所述信号向输入数据缓冲器的锁存器提供一种指示、以便将数据发送到接受处理器的核心。当信号被确定时，已可保证数据处在接收代理者处。
对于数据队列选择器501的另一种输入是源同步/共时钟选择信号。所述信号表示时钟正在运行的速度。例如，总线时钟可以运行在源同步方式或共时钟方式。
总线状态跟踪装置还向选通相位跟踪装置502发送信号。所述信号提供后激励下周期信号，以便抢先改变正被跟踪的选通相位。按照本发明的一个实施例，选通相位跟踪装置抢先假设或推测主转换发生在每次写入事务结束时。这是基于总线状态而决定的。后来，如果主转换没有发生，则相位就被复位。这是可能作到的，因为如果没有转换，总线就是闲置的，允许有转换所需的时间。选通相位跟踪装置的输出发送到选通输出缓冲器，通过倒相器506使一个信号是另一信号的反信号。这允许STBp和STBn的输出缓冲器相同。
总线状态跟踪装置500还输出迟复位信号和早复位信号。迟复位信号将数据输入缓冲器以及STBp和STBn的输入和输出缓冲器复位。而且，迟复位确保在第二次闲置总线时钟上接收到选通的后激励边沿之后才发生复位，如图3所示。早复位信号将处理器102中其他任何组件复位。在处理器可能需在第二个总线闲置周期上预激励的情况下，早复位信号用来将输出缓冲器初始化。当处理器确定将有两个连续的总线周期时，迟复位信号和早复位信号二者均被触发。
对于起发送处理器作用的处理器102，事务类型跟踪装置503接收来自总线状态跟踪装置以及监控处理器状态的处理器状态跟踪装置504的输入。来自事务类型跟踪装置的输出(所述输出决定是发送部分数据或还是全部数据)发送给可停止激励处理器状态跟踪装置所确定的选通的激励启动计算器505。来自激励启动计算器505的输出发送给选通输出缓冲器，而来自处理器状态跟踪装置的输出发送给数据输出缓冲器。
虽然以及描述了一些示范的实施例作了说明并将其示于附图中，但是，显然，这些实施例只是为了对本发明作说明，而决非对本发明作限制，本发明不限于所示和所描述的具体结构和安排，因为对于本专业的普通技术人员来说可以作出各种其他的修改。

Claims (23)

1.一种用于确保在第一次数据传送和第二次数据传送之间适当选通预激励和后激励的方法，所述方法包括：
产生第一选通信号和第二选通信号；
在所述第一次数据传送之前预激励所述第一和第二选通信号之一；
确定所述第一和第二选通信号中哪一个将被后激励；以及
在所述第二次数据传送之前预激励所述第一和第二选通信号之一。
2.如权利要求1所述的方法，其特征在于还包括预测在所述第一次数据传送结束时发生主转换。
3.如权利要求1所述的方法，其特征在于：所述确定所述第一和第二选通信号中哪一个将被后激励是由总线状态决定的。
4.如权利要求2所述的方法，其特征在于还包括在所述第二次数据传送之前预激励所述第一和第二选通信号中的另一个。
5.如权利要求2所述的方法，其特征在于还包括在所述第二次数据传送之前，后激励所述第一和第二选通信号中所述的一个。
6.如权利要求1所述的方法，其特征在于：所述第一次数据传送是由第一代理者请求的。
7.如权利要求1所述的方法，其特征在于：所述第二次数据传送是由第二代理者请求的。
8.如权利要求1所述的方法，其特征在于包括利用选通相位跟踪装置确定所述第一和第二选通信号中哪一个将被后激励。
9.如权利要求1所述的方法，其特征在于还包括产生表示即将发送选通信号的信号。
10.如权利要求1所述的方法，其特征在于还包括产生表示即将发送数据的信号。
11.一种用于在计算机系统中传送数据的装置，它包括：
连接到多个代理者的总线；
所述多个代理者各自包括在涉及所述多个代理者的某些数据传送期间控制所述总线的总线控制器，其中，所述总线控制器产生第一选通信号和第二选通信号、在第一次数据传送之前预激励所述第一和第二选通信号之一、确定所述第一和第二选通信号中哪一个将被后激励、并且在第二次数据传送之前预激励所述第一和第二选通信号之一。
12.如权利要求11所述的装置，其特征在于：所述总线控制器预测在所述第一次数据传送结束时发生主转换。
13.如权利要求11所述的装置，其特征在于：所述总线控制器根据总线状态确定所述第一和第二选通信号中哪一个将被后激励。
14.如权利要求12所述的装置，其特征在于：所述总线控制器在所述第二次数据传送之前预激励所述第一和第二选通信号中的另一个。
15.如权利要求12所述的装置，其特征在于：所述总线控制器在所述第二次数据传送之前，后激励所述第一和第二选通信号中的所述的一个。
16.如权利要求11所述的装置，其特征在于：所述第一次数据传送是由第一代理者请求的。
17.如权利要求11所述的装置，其特征在于：所述第二次数据传送是由第二代理者请求的。
18.如权利要求11所述的装置，其特征在于：所述总线控制器包括确定所述第一和第二选通信号中哪一个将被后激励的选通相位跟踪装置。
19.如权利要求11所述的装置，其特征在于：所述总线控制器产生表示即将发送选通信号的信号。
20.如权利要求11所述的装置，其特征在于：所述总线控制器产生表示即将传送数据的信号。
21.如权利要求11所述的装置，其特征在于：所述总线控制器接收表示即将发送选通信号的信号。
22.如权利要求11所述的装置，其特征在于：所述总线控制器接收表示即将发送数据的信号。
23.一种计算机系统，它包括：
具有总线时钟的总线，所述总线包括数据总线；
连接到所述总线的第一代理者，它包括第一总线控制器；以及
连接到所述总线的第二代理者，它包括第二总线控制器，所述第一和第二总线控制器之一产生第一选通信号和第二选通信号、后者为第一次和第二次数据传送中的数据提供时钟信号，所述第一次数据传送由所述第一和第二选通信号之一预激励、而所述第二次数据传送由所述第一和第二选通信号中的另一个预激励，所述第一和第二总线控制器之一还确定所述第一和第二选通信号中哪一个将被后激励。
CNB00818030XA 1999-12-30 2000-11-16 通信总线中差分选通的方法和装置 Expired - Fee Related CN1248128C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/475,985 US6453373B1 (en) 1999-12-30 1999-12-30 Method and apparatus for differential strobing
US09/475,985 1999-12-30

Publications (2)

Publication Number Publication Date
CN1494685A CN1494685A (zh) 2004-05-05
CN1248128C true CN1248128C (zh) 2006-03-29

Family

ID=23890021

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00818030XA Expired - Fee Related CN1248128C (zh) 1999-12-30 2000-11-16 通信总线中差分选通的方法和装置

Country Status (8)

Country Link
US (1) US6453373B1 (zh)
EP (1) EP1242897B1 (zh)
KR (1) KR100593787B1 (zh)
CN (1) CN1248128C (zh)
AU (1) AU1611101A (zh)
HK (1) HK1065867A1 (zh)
RU (1) RU2256949C2 (zh)
WO (1) WO2001050286A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934789B2 (en) * 1999-11-24 2005-08-23 Via Technologies, Inc. Interface, structure and method for transmitting data of PCI bus which uses bus request signal for judging whether a device supporting dual transmission mode
US10775833B2 (en) * 2017-03-03 2020-09-15 Texas Instruments Incorporated Meeting setup/hold times for a repetitive signal relative to a clock

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1222664B (it) 1987-09-16 1990-09-12 Honeywell Bull Italiana S P A Circuito di pilotaggio di bus e di decodifica
JPH077376B2 (ja) 1989-04-14 1995-01-30 シャープ株式会社 システムバス制御方法
DE68916945T2 (de) 1989-04-28 1995-03-16 Ibm Synchronisierschaltung für Datenüberträge zwischen zwei mit unterschiedlicher Geschwindigkeit arbeitenden Geräten.
JP3001342B2 (ja) 1993-02-10 2000-01-24 日本電気株式会社 記憶装置
US5748914A (en) 1995-10-19 1998-05-05 Rambus, Inc. Protocol for communication with dynamic memory
US5964856A (en) * 1997-09-30 1999-10-12 Intel Corporation Mechanism for data strobe pre-driving during master changeover on a parallel bus
US6092212A (en) * 1997-12-22 2000-07-18 Intel Corporation Method and apparatus for driving a strobe signal
US6317801B1 (en) * 1998-07-27 2001-11-13 Intel Corporation System for post-driving and pre-driving bus agents on a terminated data bus

Also Published As

Publication number Publication date
RU2002120186A (ru) 2004-03-10
RU2256949C2 (ru) 2005-07-20
CN1494685A (zh) 2004-05-05
AU1611101A (en) 2001-07-16
US6453373B1 (en) 2002-09-17
EP1242897A1 (en) 2002-09-25
HK1065867A1 (en) 2005-03-04
KR20020069012A (ko) 2002-08-28
KR100593787B1 (ko) 2006-06-28
EP1242897B1 (en) 2012-07-11
WO2001050286A1 (en) 2001-07-12

Similar Documents

Publication Publication Date Title
CN100375075C (zh) 四重抽吸总线体系结构和协议
US6336159B1 (en) Method and apparatus for transferring data in source-synchronous protocol and transferring signals in common clock protocol in multiple agent processing system
US5440751A (en) Burst data transfer to single cycle data transfer conversion and strobe signal conversion
US5586286A (en) Memory controller having flip-flops for synchronously generating DRAM address and control signals from a single chip
EP1032880B1 (en) Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple agent processing system
EP0664031B1 (en) Prioritization of microprocessors in multiprocessor computer systems
CA1225749A (en) Data processing system with a plurality of processors accessing a common bus to interleaved storage
CN1127026C (zh) 将异步总线适配于同步电路的方法与装置
US5388223A (en) 1-bit token ring arbitration architecture
US5469547A (en) Asynchronous bus interface for generating individual handshake signal for each data transfer based on associated propagation delay within a transaction
US6611893B1 (en) Data bus method and apparatus providing variable data rates using a smart bus arbiter
US5625847A (en) High-speed ISA bus control system for changing command cycle execution speed by selectively using ISA bus controller and high-speed bus controller
US6085261A (en) Method and apparatus for burst protocol in a data processing system
US7007121B1 (en) Method and apparatus for synchronized buses
US5418930A (en) Circuit for interfacing asynchronous to synchronous communications
CN1248128C (zh) 通信总线中差分选通的方法和装置
JPH0677248B2 (ja) ピン数の少ない高性能バスインターフェイス
CN1666186A (zh) 局部同步电路之间的信息交换
US5548767A (en) Method and apparatus for streamlined handshaking between state machines
US5671370A (en) Alternating data valid control signals for high performance data transfer
KR0142289B1 (ko) 다중 프로세스 시스템에 있어서 시스템버스 전송제어장치
JPH07182271A (ja) データ処理システムおよびロングワード・アドレスをサイクルする方法
CN1174317C (zh) 访问存储器的方法
KR930001586B1 (ko) 다중 버스 마이크로 컴퓨터 시스템
KR970012191A (ko) 멀티프로세서 시스템에 있어서의 버스 프로토콜 제어기와 데이타 전송방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1065867

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060329

Termination date: 20101116