CN1248499C - 内插设备和包括内插设备的视频信号处理设备 - Google Patents

内插设备和包括内插设备的视频信号处理设备 Download PDF

Info

Publication number
CN1248499C
CN1248499C CNB01145203XA CN01145203A CN1248499C CN 1248499 C CN1248499 C CN 1248499C CN B01145203X A CNB01145203X A CN B01145203XA CN 01145203 A CN01145203 A CN 01145203A CN 1248499 C CN1248499 C CN 1248499C
Authority
CN
China
Prior art keywords
pixel
difference
value
signal
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01145203XA
Other languages
English (en)
Other versions
CN1360437A (zh
Inventor
五反田力
中东秀人
石川雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1360437A publication Critical patent/CN1360437A/zh
Application granted granted Critical
Publication of CN1248499C publication Critical patent/CN1248499C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Abstract

提供了一种生成内插像素值的内插设备，内插像素值是将隔行扫描的输入视频数据转换成逐行扫描的视频数据所必需的。从输入视频数据的一个场内相邻两个扫描线上的像素中选择多个候选像素对，并计算每一个被选的像素对的像素值之间的差值，其中每个像素对包括相对于要内插的像素对称的两个像素。根据算得的差值中的最小差值和第二最小差值，来确定用于生成内插像素值的一个像素对。根据所确定的像素对的像素值，来生成要内插的像素的内插像素值。

Description

内插设备和包括内插设备的视频信号处理设备
技术领域
本发明涉及内插设备和包括该内插设备的视频信号处理设备，所述内插设备生成用于将隔行扫描的输入视频数据转换成逐行扫描的视频数据所需的内插像素值。具体地说，本发明涉及到内插处理的改进。
背景技术
用于将隔行扫描的输入视频信号转换成逐行扫描的视频信号的扫描线转换技术可大致归类为两种类型：“场间内插”和“场内内插”。场间内插使用前面场的视频信号生成内插扫描线，而场内内插使用当前场内的视频信号生成内插扫描线。场内内插由于其简单的内插处理而更常得到使用。
I/P转换电路传统地作为实现场内内插的技术，图1示出它的一个示例。
如图所示，I/P转换电路110包括输入端子100、行存储器101、像素差检测电路102、相关方向检测电路103、内插像素生成电路104及时轴转换电路105。
隔行视频信号(X1)输入到输入端子100。输入视频信号(X1)被传送到行存储器101、像素差检测电路102及内插像素生成电路104。
行存储器101将从输入端子100传送的视频信号(X1)延迟对应于一个扫描线(一行)的时段，并将延迟的视频信号作为一行延迟信号(X2)输出到像素差检测电路102和时轴转换电路105。
上述处理使隔行视频信号一个场内的相邻两行可输入到像素差检测电路102。
像素差检测电路102从相邻两行的像素中选择多个像素对，每个像素对包括分别在相邻两行上的并且相对于要内插的像素(以下将“要内插的像素”称为“内插像素”)位置对称的两个像素。像素差检测电路102计算每个选定像素对中两个像素之间亮度的差值(以下称为“亮度差”)。像素差检测电路102随后将每个计算的亮度差作为内插像素的像素差检测信号(X3)输出。
相关方向检测电路103使用从像素差检测电路102输出的像素差检测信号来选择具有最小亮度差的像素对。相关方向检测电路103随后检测链接选定对中两个像素的直线方向，并将表示检测方向的信号作为相关方向信号(X4)输出。
内插像素生成电路104使用视频信号(X1)、一行延迟信号(X2)和相关方向信号(X4)来确定分别在两行上的并且在具有最小亮度差的方向上的两个像素。内插像素生成电路104对确定的两个像素的亮度求平均，并将平均值设为内插像素的内插值。
由于以下原因，内插值是通过将位于具有最小亮度差这样的方向上的两个像素的亮度求平均而生成。
具有类似亮度的像素序列最可能以链接具有最小亮度差的两个像素的直线方向延伸。由于处在链接了两个像素的直线上，即处在具有类似亮度的像素序列上，内插像素一定与具小亮度差的两个像素有最高相关性。因此，根据这两个像素的亮度来生成内插值被认为是最适当的。相对于内插像素，具有最小亮度差的像素对所处的方向以下称为“相关方向”。
像素差检测电路102、相关方向检测电路103及内插像素生成电路104对要内插的每个像素顺序地执行上述处理，并输出表示内插像素的生成内插值的内插信号(X5)。
时轴转换电路105接收一行延迟信号(X2)和内插信号(X5)，并顺序地使一行延迟信号(X2)和内插信号(X5)经时间压缩集成处理，以输出逐行扫描视频信号(X6)。
上述处理使得可以使用视频信号(X1)和一行延迟信号(X5)来生成内插信号，并使内插行可插入到内插行位置。
根据上述内插法，可依据像素某些来生成内插像素，所述某些像素处在与该内插像素具有最高相关性这样的方向上，与用同内插像素不相关的像素来生成内插像素相比，这提高了图象质量。
然而，由于具有最小亮度差的方向始终设为相关方向，此内插法可能具有缺陷。例如，在检测为具有最小亮度差的相关方向的方向上的一个像素的亮度受到噪音影响时，问题便会出现。这种情况下，完全错误的方向被设为相关方向。如果出现这种情况，则内插像素是依据与内插像素不相关的像素生成的，从而使所述内插反而恶化了图象质量。
此外，对于静止图象区域，实际上可使用包括内插像素的当前场前面的一个场的输入视频信号来重建内插行。然而，尽管存在这一事实，传统上仍执行上述内插而不管内插像素是在静止图象区域还是在具有大量运动(high motion)的活动图象区域。即使内插像素位于静止图象区域，由于执行的内插伴随噪音影响，这使得图象质量出现了不必要的恶化的可能性。
发明内容
鉴于上述问题，本发明的第一个目的是提供一种内插设备，该内插设备可使有关内插的噪音影响而造成的图象质量恶化最小化。
本发明的第二个目的是提供一种视频信号处理设备，通过在其中结合所述入内插设备，该信号处理设备可使活动图象区域中对内插的噪音影响造成的图象质量恶化最小，并几乎可以消除静止图象区域中对内插的噪音影响造成的图象质量恶化。
因此，本发明提供了一种一种生成内插像素值的内插设备，所述内插像素值用于将隔行扫描的输入视频数据转换成逐行扫描的视频数据，所述内插设备包括：选择装置，用于从输入视频数据的一个场中相邻两个扫描线上的像素中选择多个候选像素对，其中每个像素对包括相对于要内插的像素的位置对称的两个像素；计算装置，用于计算每个选定的候选像素对的像素值之间的差值；以及生成装置，用于：(a)根据所述算得的差值中的最小差值和第二最小差值，从所述选定的候选像素对中确定一个像素对，所述一个像素对要被用来生成要内插的所述像素的内插像素值；以及(b)根据所述确定的像素对的像素值来生成所述内插像素值；其中，当所述最小差值小于第一阈值并且所述第二最小差值大于比所述第一阈值大的第二阈值时，所述生成装置将具有所述最小差值的像素对确定为要使用的所述像素对，所述第一阈值是预先确定的用于发现是否将被内插值的像素具有相关性的阈值，所述第二阈值比第一阈值大且是预先确定的用于发现是否将被内插值的像素具有相关性的阈值。
其中，所述第一阈值是不大于为每个像素对中两个像素的像素值之间的差值而预先确定的最大差值的10％的值。
所述第一阈值与所述第二阈值之间的差值是不小于所述最大差值的5％的值。
当所述最小差值不小于所述第一阈值时或者当所述第二最小差值不大于所述第二阈值时，所述生成装置将预定方向上的像素对确定为要使用的所述像素对。所述预定方向是与要内插的扫描线正交的方向。
本发明还提供了一种生成内插像素值的内插设备，所述内插像素值用于将隔行扫描的输入视频数据转换成逐行扫描的视频数据，所述内插设备包括：选择装置，用于从输入视频数据的一个场中相邻两个扫描线上的像素中选择多个候选像素对，其中每个像素对包括相对于要内插的像素的位置对称的两个像素；计算装置，用于计算每个选定的候选像素对的像素值之间的差值；以及生成装置，用于：(a)根据所述算得的差值中的最小差值和第二最小差值，从所述选定的候选像素对中确定一个像素对，所述一个像素对要被用来生成要内插的所述像素的内插像素值；以及(b)根据所述确定的像素对的像素值来生成所述内插像素值；其中，当所述最小差值小于预定阈值并且所述最小差值与所述第二最小差值之间的差值大于预定值时，所述生成装置将具有所述最小差值的像素对作为要使用的所述像素对；所述预定阈值是预先确定的、当所述最小差值和将被内插值的像素之间具有相关性时所述最小差值和第二最小差值之间的最小差别的一个值。
其中，当所述最小差值与所述第二最小差值之间的差值不大于所述预定值时，所述生成装置将在预定方向上的像素对确定为要使用的所述像素对。所述预定方向是与要内插的扫描线正交的方向。
其中，通过进一步参照(a)链接具有所述最小差值的两个像素的直线方向的第一方向和(b)链接具有所述第二最小差值的两个像素的直线方向的第二方向，所述生成装置确定要用于生成所述内插像素值的所述像素对。当所述最小差值小于第一阈值，所述第一方向和所述第二方向相邻，并且所述算得的差值中的第三最小差值大于比所述第一阈值大的第二阈值时，所述生成装置将具有所述最小差值的像素对确定为要使用的所述像素对，所述第一阈值是预先确定的用于发现是否将被内插值的像素具有相关性的阈值，所述第二阈值比第一阈值大且是预先确定的用于发现是否将被内插值的像素具有相关性的阈值。
所述第一阈值是不大于为每个像素对中两个像素的像素值之间的差值而预先确定的最大差值的10％的值。
所述第一阈值与所述第二阈值之间的差值是不小于所述最大差值的5％的值。
当所述最小差值不小于所述第一阈值时，当所述第一方向和所述第二方向不相邻时，或者当所述第三最小差值不大于所述第二阈值时，所述生成装置将预定方向上的像素对确定为要使用的所述像素对。所述预定方向是与要内插的扫描线正交的方向。
所述像素值是亮度值。
所述生成装置包括：检测单元，用于根据所述最小差值和所述第二最小差值，将某个方向检测为相关方向，所述某个方向对应于与要内插的所述像素具有最高相关性的像素对；以及生成单元，用于(a)将对应于所述检测的相关方向的所述像素对确定为要使用的所述像素对；以及(b)根据所述确定的像素对的像素值，生成所述内插像素值。
采用这种结构，根据最小差值与第二最小差值之间的差值来生成内插值。通过预先设置这样范围的最小差值和第二最小差值，其中处于具有最小差值的方向上的像素的像素值极有可能已受到噪音影响，这样，在最小差值和第二最小差值分别位于设置范围时，可防止基于具有最小差值的方向上的像素的内插。相应地，可以降低对内插的噪音影响，由此降低图象质量恶化。
根据本发明，可根据图象中的变化，选择(a)由第一生成单元生成的像素值和(b)第二生成单元生成的像素值中的一个用于内插。例如，当内插像素是在静止图象区域时，选择第二生成单元生成的像素值用于内插。这使得在静止图象区域可以不受噪音影响执行内插。因此可以提高图象质量。
附图说明
结合说明本发明特定实施例的附图，通过以下描述，本发明的这些和其它目的、优点和特性将变得明显。附图中：
图1示出结合在传统电视机中的I/P转换设备的示例结构；
图2示出与本发明第一实施例相关的包含在电视机的视频信号处理电路中的内插电路的示例结构；
图3是一个示意图，用于详细解释内插电路中像素差检测电路执行的示例处理；
图4是一个框图，它示出像素差检测电路中相关方向检测电路的电路结构；
图5示出相对于内插像素“H5”在“a”到“g”方向上像素亮度差的示例；
图6显示相关方向检测电路中L1/L2确定单元的结构；
图7示出L1/L2确定单元中比较单元的电路结构；
图8示出L1/L2确定单元中另一比较单元的电路结构；
图9示出本发明第二实施例中相关方向检测电路的电路结构；
图10示出相对于内插像素“H5”在“a”到“g”方向上像素亮度差的示例；
图11示出本发明第三实施例中I/P转换电路的结构；以及
图12示出对角校正电路的结构。
具体实施方式
下面参照附图来描述与本发明相关的内插设备和视频信号处理设备的最佳实施例。
(第一实施例)
图2示出电视机的视频信号处理设备中包括的内插设备(以下称为“内插电路”)的示例结构。
如图所示，内插电路1包括输入端子10、行存储器11、像素差检测电路12、相关方向检测电路13及内插像素生成电路14。内插电路1是用于通过场内内插来生成内插信号的电路。内插电路1的特征在于相关方向检测电路13的结构。其它组件，如输入端子10及像素差检测电路12等，基本与本说明书相关技术中所述的那些组件具有相同的功能。
隔行视频信号(X1)输入到输入端子10。该输入视频信号(X1)被传送到行存储器11、像素差检测电路12及内插像素生成电路14。
行存储器11将从输入端子10传送的视频信号(X1)延迟对应于一行的时段，并将延迟的视频信号作为一行延迟信号(X2)输出到像素差检测电路12和内插像素生成电路14。输出的一行延迟信号(X2)与视频信号(X1)同步，因此，每个像素的1行延迟信号与对应像素的视频信号(X1)同步地被顺序输出。
上述处理使相邻两行上像素的隔行视频信号可被顺序地输入到像素差检测电路12。
像素差检测电路12从相邻两行的像素中选择多个像素对，每个像素对包括分别在相邻两行上的并且相对于内插像素的位置是对称的两个像素。像素差检测电路12在此计算每个选定对中两个像素之间亮度的差值(亮度差)。像素差检测电路12随后将每个计算的亮度差作为内插像素的像素差检测信号(Y3)输出。
图3是一个示意图，用于详细解释像素差检测电路12执行的示例处理。
在图中，相邻两行分别称为当前视频信号(X1)表示的第一行和一行延迟信号(X2)表示的第二行。第一行上的像素称为像素“A1”到“A9”，第二行上的像素称为像素“B1”到“B9”。内插行是在第一行和第二行之间要内插的缺少行，内插行上的像素称为内插像素“H1”到“H9”。图中，每个像素对包括分别在第二行和第一行上的并且相对于内插像素“H5”的位置是对称的两个像素，像素对是指：“B2”和“A8”像素；“B3”和“A7”像素；“B4”和“A6”像素；“B5”和“A5”像素；“B6”和“A4”像素；“B7”和“A3”像素；以及“BS”和“A2”像素。链接上述像素对中每两个像素的直线方向分别称为方向“a”到“g”。此处，给有相同数字值的像素假定为具有相同的水平位置。
像素差检测电路12在方向“a”到“g”上选择位于第一和第二行上的像素对。像素差检测电路12随后计算每个选定对的亮度差。例如，方向“a”上像素对的亮度差是以像素“B2”的亮度绝对值减去像素“A8”的亮度绝对值计算得出。同样，方向“b”上像素对的亮度差是以像素“B3”的亮度绝对值减去像素“A7”的亮度绝对值计算得出。
像素差检测电路12将信号“Y3a”到“Y3g”作为内插像素“H5”的像素差检测信号(Y3)输出，每个信号将计算得出的亮度差与其方向相关联。例如，信号“Y3a”包括表示在方向“a”上计算得出的亮度差的信号和表示方向“a”的信号。
再参照图2，相关方向检测电路13接收像素差检测信号(Y3)，并在接收的像素差检测信号(Y3)表示的亮度差中检测最小差值(以下称为“L1”值)和第二最小差值(以下称为“L2”值)。相关方向检测电路13随后依据检测的最小和第二最小差值，检测对应于要用来生成内插像素“H5”的像素对的一个方向作为相关方向。相关方向检测电路13随后将表示所检测的方向的信号(相关方向信号(Y4))输出到内插像素生成电路14。相关方向检测电路13的结构在后面描述。
内插像素生成电路14确定位于相关方向信号(Y4)表示的方向上的(a)第一行上的像素和(b)第二行上的像素。内插像素生成电路14随后对确定的两个像素的亮度求平均，并将平均值设为内插值。例如，在相关方向信号(Y4)表示方向“b”时，内插像素生成电路14将像素“B3”和“A7”的平均亮度设为内插值。在相关方向信号(Y4)表示方向“d”时，内插像素生成电路14将像素“B5”和“A5”的平均亮度设为内插值。
像素差检测电路12、相关方向检测电路13和内插像素生成电路14顺序地对每个内插像素(即图中的内插像素“H1”到“H9”)执行上述处理。此处理使内插像素可接连地被生成，并可作为内插信号(Y5)从内插像素生成电路14输出。
图4是一个框图，它示出相关方向检测电路13的电路结构。
如图所示，相关方向检测电路13包括L1/L2确定单元131、SH1输出单元132、SH2输出单元133、比较器134和135、“与”电路136、方向“d”信号输出单元137及选择器138。
L1/L2确定单元131使用像素差检测信号(Y3)来确定“L1”值和“L2”值。L1/L2确定单元131随后依据其确定结果将表示对应于“L1”值的方向的信号(方向信号“L1”)输出到选择器138。同样，L1/L2确定设备131将表示“L1”值的信号(信号“L1”)输出到比较器134，并将表示值“L2”的信号(信号“L2”)输出到比较器135。
在图5所示的亮度差示例中(其中“Y3a”到“Y3g”是分别对应于方向“a”到“g”的亮度差)，“Y3b”确定为“L1”值，并且“Y3f”确定为“L2”值。相应地，方向信号“L1”表示方向“b”，信号“L1”表示对应于方向“b”的亮度差，并且信号“L2”表示对应于方向“f”的亮度差。
下面参照图6到图8来描述了L1/L2确定单元131的结构。
图6是一个方框图，它示出L1/L2确定单元131的电路结构。
如图所示，L1/L2确定单元131包括比较单元1310、比较单元1321到1325及输出单元1330。比较单元1321到1325共有相同的基本结构。
图7示出比较单元1310的电路结构。
如图所示，比较单元1310包括比较器1311、选择器1312和1313及反相器1314。反相器1314对信号电平进行反相。
在像素差检测信号(Y3)中，信号“Y3a”和信号“Y3b”输入到比较单元1310。如上所述，信号“Y3a”包括表示对应于方向“a”的亮度差的信号和表示方向“a”的信号，而“Y3b”包括表示对应于方向“b”的亮度差的信号和表示方向“b”的信号。
比较器1311比较(a)对应于方向“a”的亮度差(差值“a”)和(b)对应于方向“b”的亮度差(差值“b”)。比较器1311在判断差值“b”大于差值“a”时，输出“1”，在判断差值“b”小于或等于差值“a”时，输出“0”。
选择器1312和1313是用于按照比较器1311输出信号的值而在输入到该选择器的两个信号中选择并输出一个信号的电路。
当比较器1311输出的值是“0”时，选择器1312输出信号“Y3b”，并且选择器1313输出信号“Y3a”。当比较器1311输出的值是“1”时，选择器1312输出信号“Y3a”，并且选择器1313输出信号“Y3b”。这表示具有更小亮度差值的信号从选择器1312输出，而具有更大亮度差的信号从选择器1313输出。这便可以判断方向“a”或“b”上哪个像素的亮度差更大。在图5所示示例的情况下，信号“Y3b”从选择器1312输出，并且信号“Y3a”从选择器1313输出。为便于此处解释，从选择器1312输出的信号称为信号“Ls1”，并且从选择器1313输出的信号称为“Ls2”。
图8示出比较单元1321的电路结构。
如图所示，比较单元1321包括比较器13211与13212及选择器13213、13214与13215。
从比较单元1310输出的信号“Ls2”与“Ls1”及信号“Y3c”被输入到比较单元1321。
比较器13211比较(a)对应于方向“c”的亮度差(差值“c”)和(b)包括在信号“Ls2”中的亮度差(差值“Ls2”)。比较器13211在判断差值“c”大于差值“Ls2”时，输出“1”，在判断差值“c”小于或等于差值“Ls2”时，输出“0”。
比较器13212比较(a)差值“c”和(b)包括在信号“Ls1”中的亮度差(差值“Ls1”)。比较器13212在判断差值“c”大于差值“Ls1”时，输出“1”，在判断差值“c”小于或等于差值“Ls1”时，输出“0”。
当比较器13211输出的值是“0”时，选择器13213原样输出信号“Y3c”，而当比较器13211输出的值是“1”时，原样输出信号“Ls2”。
当比较器13212输出的值是“0”时，选择器13214将信号“Y3c”输出到比较单元1322，而当比较器13212输出的值是“1”时，将信号“Ls1”输出到比较单元1322。
当比较器13212输出的值是“0”时，选择器13215将信号“Ls1”输出到比较单元1322，而当比较器13212输出的值是“1”时，将选择器13213的输出信号输出到比较单元1322。
通过按上述方式将“Ls1”与“Ls2”每一个与差值“c”比较，可以将方向“a”、“b”与“c”中具有最小值的方向输出为信号“Ls1”，而将具有第二最小值的方向输出为信号“Ls2”。
再参照图6，信号“Y3d”和比较单元1321输出的信号“Ls1”、“Ls2”(图5示例中的信号“Y3b”与“Y3a”)均输入到比较单元1322。这些信号中，对应于具有最小值的方向的信号和对应于具有第二最小值的方向的信号作为新信号“Ls1”与“Ls2”(图5示例中的信号“Y3b”与“Y3a”)输出到比较单元1323。
通过比较单元1323、1324与1325顺序地执行上述处理，对应于具有信号“Y3a”到“Y3g”中最小值的方向的信号作为信号“Ls1”输出，而对应于具有第二最小值的方向的信号作为信号“Ls2”输出。在图5的示例中，信号“Y3b”作为信号“Ls1”输出，并且信号“Y3f”作为“Ls2”输出。
输出单元1330将表示信号“Ls1”亮度差的信号作为信号“L1”输出，将表示信号“Ls1”的方向的信号作为方向信号“L1”输出，并且将表示信号“Ls2”亮度差的信号作为信号“L2”输出。
再参照图4，SH1输出单元132将表示预先设置的第一阈值(SH1)的信号作为信号“SH1”输出到比较器134。此处，第一阈值(SH1)对应于图5中的“SH1”。
比较器134将(a)信号“L1”表示的值“L1”与(b)第一阈值“SH1”进行比较。比较器134在判断L1小于SH1时向“与”电路136输出“1”，在判断L1大于或等于SH1时向“与”电路136输出“0”。在图5所示示例中，如果Y3b(它等于L1)小于SH1，则比较器134输出“1”。
SH2输出单元133将表示预先设置的第二阈值(SH2，其中SH1小于SH2)的信号作为信号“SH2”输出到比较器135。此处，第二阈值“SH2”对应于图5中的“SH2”。
比较器135将(a)信号“L2”表示的值“L2”与(b)第二阈值“SH2”进行比较。比较器135在判断L2大于SH2时向“与”电路136输出“1”，在判断L2小于或等于SH2时向“与”电路136输出“0”。在图5所示示例中，如果Y3f(它等于L2)大于SH2，则比较器135输出“1”。
在比较器134与135输出“1”时，“与”电路136向选择器138输出“1”，并且在其它情况下向选择器138输出“0”。在图5的所示示例中，与电路136输出“1”。
方向“d”信号输出单元137将表示上述方向“a”到“g”中的方向“d”(方向“d”信号)的信号输出到选择器138。
在“与”电路136输出的信号是“1”时，选择器138将方向信号“L1”作为相关方向信号“Y4”输出。这种情况下，具有最小亮度差的方向设为相关方向。
另一方面，“与”电路136输出的信号是“0”时(在(1)L1大于或等于SH1、(2)L2小于或等于SH2或(3)L1大于或等于SH1并且L2小于或等于SH2的任一情况下)，选择器138将方向“d”输出单元137输出的方向“d”信号作为相关方向信号(Y4)输出。这种情况下，方向“d”设为相关方向。在图5的示例中，“与”电路136输出值“1”时，方向“b”设为相关方向。
更具体地说，在满足下列条件1时，具有最小亮度值的方向(以下称为方向“L1”)设为相关方向。在条件1未满足时(在上述(1)L1大于或等于SH1、(2)L2小于或等于SH2或(3)L1大于或等于SH1并且L2小于或等于SH2的任一情况下)，方向“d”始终设为相关方向。
条件1
L1小于SH1；以及
L2小于SH2
视是否满足条件1而定，要设置为相关方向的方向会改变，以便最小化对生成内插信号的噪音影响。下面内容更详细地描述了这样的原因。
(1)在算得相对于内插像素的多个方向(本实施例中为7个方向)上像素对的亮度差后，结果值具有以下趋势。除了内插像素是在象白色图象一样具有几乎相同亮度的图象区域中外，一个方向上的亮度差通常比其它方向上的亮度差小得多。这表示两个不同的方向不可能作为相关方向的候选方向。特别是在内插像素位于图象的边缘部分时，这种趋势会增加。现在参照图3，假设像素“B3”到“B9”及像素“A7”到“A9”均为黑色，并且像素“B1”、“B2”及像素“A1”到“A6”均为白色(边缘在方向“b”上扩展)。这种情况下，内插像素“H5”在黑色图象的边缘部分。假定白色图象的亮度为“200”，并且黑色像素的亮度为“0”，则算得方向“b”上的两个像素之间的亮度差(像素“B3”的亮度值减去像素“A7”的亮度值)为“0”。可是，算得其它方向上的亮度差为“200”。这样，一个方向上的亮度差一般比其它方向上的亮度差小得多。
(2)本申请的发明者注意到了这种趋势并发现了下述现象。在两个方向上的亮度差相当小，而其它方向上的亮度差相对大时，如方向“b”和“g”上的亮度差相当小，但方向“a”、“c”、“d”、“e”和“f”上的亮度差相对大时，极有可能是在两个方向“b”和“g”上像素“B3”、“A7”、“B8”及“A2”中的至少一个的亮度受到了噪音的影响，并且与所假定的不同。
传统上，即使像素极可能已受噪音影响时，即在像素可能实际上与内插像素不相关时，方向“L1”始终设置为相关方向，并且依据该相关方向上的像素生成了内插像素。因此，在一些情况下执行了不精确的内插，该内插反而恶化了图象质量。
如果不是垂直方向而是对角方向，具体地说就是方向“a”、“b”、“f”和“g”错误地设置为相关方向，则依据与内插像素“H5”有相当大距离的像素生成内插信号。像素与内插像素“H5”有相当大距离，而这些像素实际上与内插像素(H5)不相关时，这些像素常意味着像素的亮度跟实际上与内插像素“H5”相关的像素的亮度有极大差别。如果内插信号依据与内插像素“H5”不相关的此类像素生成，则生成的信号跟依据与内插像素相关的像素生成的信号有极大差别。这大大增加了图象质量的恶化。
如上所述，虽然在准确地执行时使用对角方向上的像素的内插可以提高图象质量，但如果不准确地执行，此类内插反而会使图象质量恶化到较深程度。
(3)考虑到上述现象，本申请的发明者已对相关方向的确定采用了如下所述的预定限制(此处指上述条件1的限制)。在来满足条件1时，认为获得的相关方向不可靠，因此，链接与内插像素“H5”最近的像素“B5”和“A5”的直线方向是垂直方向，该直线方向被检测为相关方向。换句话说，通过防止使用相对于内插像素为对角方向上的其亮度极可能已受噪音影响的像素进行内插，本发明者试图使图象质量的恶化最小化。在满足条件1时，认为相关方向可靠，并且依据位于此相关方向上的像素生成内插信号。这样，确保准确的内插，并可进一步提高图象质量。
(4)要使用上述方法确定相关方向，重点在于阈值“SH1”和“SH2”的值以及这些值之间的差。如果阈值“SH1”太低，或阈值“SH2”太高，则仅在对角方向上的像素的亮度差非常大时才使用对角方向上的像素执行内插(以下称为“对角内插”)，就象上述黑白图象示例中图象内的亮度差异很大那样。也就是说，执行对角内插的情况太受限制。此外，阈值“SH1”与阈值“SH2”之间的差值太大意味着阈值“SH2”太高，从而产生相同的问题。相反，阈值“SH1”与阈值“SH2”之间的差值太小时，即使在“L1”值与“L2”值之间仅仅是细微的差值时也会执行对角内插。这意味着在噪音影响的可能性高的情况下执行对角内插。
(5)本申请的发明者已检验了阈值“SH1”和阈值“SH2”的适当值及阈值“SH1”与“SH2”之间差值，以便允许在没有过多限制且受噪音影响更少的情况下执行对角内插。为了获得上述的适当值，本发明者已使用阈值“SH1”和“SH2”的不同值并使用各种各样的图案图象进行了若干实验。
实验结果得出了下述结论。最好是将阈值“SH1”设置为产生最大亮度差(称为“最大差值”，例如在亮度表示为256个灰度级时为“256”)的值的百分几到10％之间，并将阈值“SH1”和阈值“SH2”之间的差值设置在最大差值的百分之几到10％之间。更好是将阈值“SH1”设置在最大差值的5％到10％的范围，并且阈值“SH1”与阈值“SH2”之间的差值设置在最大差值的5％或更大。此处，阈值“SH1”设置在大约10％，并且阈值“SH1”与阈值“SH2”之间的差值设置在大约5％。
注意在内插像素“H5”位于如白色图象中具有几乎相同亮度的图象区域时，每个方向上的亮度差很小且经常类似。这种情况下，垂直方向被检测为相关方向。
如上所述，在本实施例中，依据是否满足条件1来确定相关方向。因此，内插信号的生成较少可能受到噪音的影响，从而防止了图象质量的恶化。
注意，对于一个内插像素，本实施例涉及到以下处理：(1)计算分别在每个方向上的第一行和第二行上的两个像素之间的亮度差；(2)检测具有最小亮度差的方向作为相关方向；(3)确定位于检测的相关方向上第一行和第二行上的像素；以及(4)依据确定的像素来生成内插像素的内插值。然而，本发明便不应限于此，只要可以确定用于生成内插值的一对像素。例如，可以构建电路来执行以下处理：(1)计算每个方向上两个像素之间的亮度差；(2)在满足上述条件1时，确定具有最小亮度差的像素对作为用于生成内插值的像素对，并在未满足上述条件1时，确定位于方向“d”的像素对作为用于生成内插值的像素对；以及(3)依据确定的像素对生成内插值(此处理不包括上述相关方向检测)。
同样，毫无疑问，相关方向检测电路13和其它部件的电路结构不限于上述的那些结构，只要它们具有相同的功能。这些同样适用于以下实施例。
(第二实施例)
在第一实施例中，满足条件1(L1小于SH1，L2小于SH2)时，对应于“L1”值的方向设置为相关方向。然而，在第二实施例中，在(1)L1小于SH1，(2)对应于“L1”值的方向和对应于“L2”值的方向相邻，以及(3)第三最小亮度差(L3)大于SH2时，可执行对角内插。这是第一和第二实施例的唯一差别。由于与第一实施例的差别仅在于相关方向检测电路的结构，第二实施例的描述集中于相关方向检测电路的结构。与第一实施例相同的其它部件在此不做描述。
图9示出本实施例中相关方向检测电路20的电路结构。
如图所示，相关方向检测电路20包括L1/L2/L3确定单元201、SH1输出单元202、SH2输出单元203、方向检测单元204、比较器205、206和207、“与”电路208和209、“或”电路210、方向“d”信号输出单元211及选择器212。
此处，SH1输出单元202、SH2输出单元203及方向“d”信号输出单元211分别与第一实施例中的SH1输出单元132、SH2输出单元133及方向“d”信号输出单元137相同。
L1/L2/L3确定单元201输出信号“L1”、信号“L2”、信号“L3”、方向信号“L1”及方向信号“L2”。此处，信号“L1”、信号“L2”和方向信号“L1”与第一实施例中相同，并且这些信号使用图6、7和8中所示的电路生成。同样，方向信号“L2”表示具有第二最小亮度差的方向。此处，方向信号“L2”设置如下。在图6中，输出单元1330输出表示具有第二最小亮度差的方向的信号，该信号包括在比较单元1325输出的信号“Ls2”中。输出的信号随后设置为方向信号“L2”。由方向信号“L2”表示的方向以下称为方向“L2”。至于相对于图10中内插像素“H5”的方向“a”到“g”上的亮度差(“Y3a”到“Y3g”)，“Y3b”确定为“L1”值，“Y3c”确定为“L2”值，因此，方向“L1”是方向“b”，并且方向“L2”是方向“c”。
另一方面，信号“L3”表示第三最小亮度差。此处未示出生成信号“L3”的电路，但它是用于实现下述处理而构造的逻辑电路。首先，比较信号“Y3a”、“Y3b”与“Y3c”表示的每两个亮度差。下一步，信号“Y3d”表示的亮度差顺序地与已比较得出的信号“Y3a”、“Y3b”与“Y3c”表示的差值相比较。
通过此比较，确定具有第三最小亮度差的方向，并且输出确定的方向的值。例如，通过修改图8所示的电路，可容易地实现此电路。更具体地说，比较器和选择器的数量和安排应以这样的方式更改：将四个值输入电路，并且从中输出四个值的最小值、第二最小值和第三最小值。在图10的示例中，表示方向“g”的亮度差的信号输出为信号“L3”。
方向检测单元204从L1/L2/L3确定单元201接收方向信号“L1”和方向信号“L2”，并判断方向“L1”和方向“L2”是否相邻。此处“方向相邻”术语意指多个方向中的两个方向位置彼此相邻。图3中，相邻的两个方向为：方向“a”和“b”，方向“b”和“c”…及方向“f”和“g”。作为一个示例，此判断可以按如下所述执行。例如，在每个方向上设置一个预定值，设置方向“a”值为“10”，方向“b”值为“11”…及方向“g”值为“17”，可算得表示方向信号“L1”的设置值与表示方向“L2”的设置值之间的差值。差值(绝对值)为“1”时，判断两个方向相邻。差值不为“1”时，判断两个方向不相邻。通过构建一个逻辑电路来计算上述差值，便可实现此判断。
在图10所示的示例中，方向“L1”是方向“b”，并且方向“L2”是方向“c”。根据上述描述，这两个方向是相邻的。在判断方向“L1”和方向“L2”是相邻时，方向检测单元204输出表示“1”的信号，并且在判断两个方向不相邻时，输出表示“0”的信号。
由SH1输出单元202、SH2输出单元203和比较器205与206构建的电路单元的操作与第一实施例中的相同。
比较器207将信号“L3”表示的“L3”值与信号“SH2”表示的“SH2”值进行比较。在L3大于SH2时，比较器207输出“1”，在L3小于或等于SH2时，输出“0”。
在此电路结构中，当“与”电路208输出的信号为“1”(即在L1小于SH1，方向“L1”和“L2”相邻，并且L3大于SH2)时，“或”电路210向选择器212输出“1”。
当“与”电路208输出的信号为“0”(即在L1大于或等于SH1，方向“L1”和“L2”不相邻，或L3小于或等于SH2)时，“或”电路210向选择器212输出跟“与”电路209输出的信号相同的信号。这种情况下，执行与第一实施例中相同的操作。也就是说，在满足条件1时，“或”电路210输出表示“1”的信号，并且在未满足条件1时，输出表示“0”的信号。
当从“或”电路210接收表示“1”的信号时，选择器212将方向信号“L1”输出为相关方向信号“Y4”。当从“或”电路210接收表示“0”的信号时，选择器212将方向“d”信号输出为相关方向信号“Y4”。在图10的示例中，选择器212输出表示方向“b”的信号。
如上所述，在本实施例中，仅在满足下述条件2时，方向“L1”设置为相关方向。
条件2
L1小于SH1；
方向“L1”和“L2”相邻；以及
L3大于SH2
由于实验结果的下述发现，在本实施例中采用了此条件。实验发现为：当方向“L1”和“L2”相邻并且在实际图象中“L3”值大于阈值“SH2”时，方向“L1”上的像素极可能与内插像素更密切相关。在满足条件2时，方向“L1”(图10中的方向“b”)极可能是正确的相关方向。因此，在这种情况下，消除了噪音影响的可能性，并且方向“L1”设置为相关方向。在本实施例中，由于甚至对于这样的图象也设置方向“L1”为相关方向，因而通过内插可以进一步提高图象质量。
本实施例也描述这种情况：与第一实施例中一样，确定相关方向，并且所确定的相关方向上的像素被确定为用于生成内插像素的像素。然而，本发明不限于此。例如，对于一个内插像素，可构建电路执行以下处理：(1)计算每个方向上的两个像素之间的亮度差；(2)确定作为用于生成内插像素的内插值的一个像素对是(i)在满足上述条件2时具有最小亮度差的像素对、(ii)在未满足上述条件2但满足上述条件1时具有最小亮度差的像素对、或(iii)在上述条件2和上述条件1均未满足时，位于方向“d”上的像素对；以及(3)依据确定的像素来生成内插值。
这种情况下，当链接方向“L1”上两个像素的线和链接方向“L2”上两个像素的线相邻时，可判断这两个方向相邻。例如，可以判断方向“L1”上第一行上的像素与方向“L2”上第一行上的像素是否相邻。
(第三实施例)
本实施例描述I/P转换设备的示例，该设备是包括与第一实施例相关的内插电路1的视频信号处理设备。
图11示出与本实施例相关的I/P转换设备5的结构。
如图所示，I/P转换设备5包括输入端子50、场存储器51和52、运动检测电路53、运动信号生成电路54、活动视频信号生成电路54、静止/活动图象混合电路55、对角校正电路及时轴转换电路57。应该指出，场存储器51和52、运动检测电路53、活动视频信号生成电路54、静止/活动图象混合电路55及时轴转换电路57是众所周知的(例如，参阅日本公布的未审查的申请H1-150708等)，因此，这些电路在此仅作简单描述。
隔行视频信号(Z1)输入到输入端子50。输入视频信号(Z1)随后被传送到场存储器51和运动检测电路53。
场存储器51将视频信号(Z1)延迟一个场时段，并且输出延迟的信号。输出视频信号(Z2)与输入视频信号同步，因此，每个像素的1行延迟信号与对应像素的视频信号(X1)同步地顺序输出。像素的视频信号(Z2)按输出顺序被顺序地传送到场存储器52、活动视频信号生成电路54、对角校正电路56及时轴转换电路57。
场存储器52具有与场存储器51相同的结构，并将输入视频信号(Z2)延迟另一个一场时段，且输出延迟的信号。假定场存储器51输出的视频信号(Z2)为第n个场的视频信号，输入到输入端子50的视频信号是第(n+1)个场的视频信号，并且场存储器52输出的视频信号(Z10)是第(n-1)个场的视频信号。这里注意，“n”是一个正整数，还注意假定内插像素“H5”是在第n个场。
运动检测电路53检测分别在第(n-1)个场与第(n+1)个场中的、与第n个场的内插像素“H5”处于相同位置的两个像素之间的运动。运动检测电路53将表示检测的运动程度的信号作为运动检测信号(Z3)输出到静止/活动图象混合电路55。此运动检测信号(Z3)是表示在多个运动级中的某一运动级的信号。作为一个示例，可以设置五个级来说明图象中的运动程度，范围从“完全静止图象”到“大量运动的活动图象”。
此处，运动检测电路53按检测的运动程度来判断内插像素“H5”是处于(1)静止图象区域或(2)活动图象区域。运动检测电路53在判断像素处于静止图象区域时，将表示“0”的信号作为对角控制运动检测信号(Z4)输出，并且在判断像素处于活动图象区域时，将表示“1”的信号输出到对角校正电路56。
活动视频信号生成电路54对像素“B5”和“A5”的亮度求平均，这两个像素分别在第一和第二行上，内插像素“H5”夹在中间，并且相对于内插像素“H5”，像素“B5”和“A5”在垂直方向上。活动视频信号生成电路54随后将平均值作为活动视频信号(Z5)输出到静止/活动图象混合电路55。
静止/活动图象混合电路55按照运动检测信号(Z3)的值将视频信号(Z10)和活动视频信号(Z5)以某一比率混合，并且将结果信号作为内插信号(Z8)输出到对角校正电路56。
具体地说，执行以下步骤1到4。
1.从视频信号(Z10)得到在第(n-1)个场中的与内插像素“H5”在相同位置的像素的亮度(P)。
2.从活动视频信号(Z5)得到相对于内插像素“H5”在垂直方向上的像素“B5”和“A5”的亮度的平均值(Q)。
3.根据运动检测信号(Z3)的值来得到因子“k”和“m”(k+m＝1)，步骤1和2中获得的每个值要与其相乘。作为一个示例，在运动检测信号(Z3)表示完全静止图象时，得到K＝1和m＝0。
4.使用等式“Z8＝(k*P)+(m*Q)”来得到内插像素“H5”的内插信号(Z8)并且输出得到的值。
如图12所示，对角校正电路56包括切换电路70和内插电路71。
内插电路71与第一实施例中的内插电路1相同。内插电路71生成第n个场内的内插像素“H5”的内插信号，并且输出生成的内插信号(Z9)。
切换电路70根据对角控制运动检测信号(Z4)的值来切换输出信号。更具体地说，切换电路70在对角控制运动检测信号(Z4)为“1”时，将内插电路71的内插信号作为内插信号(Z6)输出，并且在对角控制运动检测信号(Z4)为“0”时，将静止/活动图象混合电路55的内插信号(Z8)输出到时轴转换电路57。
如上所述，判断内插像素“H5”在静止图象区域，从静止/活动图象混合电路55输出内插信号(Z8)。因此，作为一个示例，当判断内插像素“H5”在完全静止图象中时，上述因子的值为k＝1和m＝0，使用在第(n-1)个场中的与内插像素“H5”在相同位置的像素，可以几乎完美的方式重构静止图象。
传统上，使用内插电路71的内插信号(Z9)执行内插，而不管内插像素是在静止图象区域还是在活动图象区域。相应地，如果有噪音影响，噪音影响已使图象质量恶化。本实施例提供了一种解决方案来防止由于在静止图象区域的噪音影响而出现的这样的图象质量恶化。
再参照图11，时轴转换电路57使第n个场的视频信号(Z2)和第n个场的内插信号(Z6)经时间压缩集成处理，并且将结果信号作为第n个场的逐行扫描视频信号(Z7)输出。
如上所述，在本实施例中，使用第(n-1)个场中的与内插像素在相同位置的像素，而不是使用判断第n个场中的内插像素在静止图象区域时内插电路生成的内插信号，来生成内插像素。这防止了静止图象区域的图象质量恶化。
(修改)
虽然根据上述实施例描述了本发明，然而本发明不限于此。例如，可进行下述修正。
(1)虽然第一实施例描述的情况是在满足条件1时方向“L1”被设置为相关方向，但可以使用下列条件3而不使用条件1。
条件3
L1小于SH1；并且
D小于L2与L1之差
此处“D”表示在方向“L1”被设置为相关方向时预先确定的“L1”与“L2”值之间的最小差值。采用此条件3，可以根据“L1”与“L2”值之间的实际差值来确定相关方向。相应地，当未满足条件1，但“L1”与“L2”值之间的差值相对较大(上述趋势)时，象在L1小于SH1，“L1”值相当小，L2小于SH2，并且“L2”值类似于阈值“SH2”时那样，存在方向“L1”被检测为相关方向的情况。这使得可以更准确判断对角内插是否适当。
(2)虽然上述实施例描述了将亮度差作为像素值之间的差值来计算的情况，然而也可以采用其它方法。例如，可以使用色差信号将色差作为像素值之间的差值来计算。
虽然参照附图以示例方式充分描述了本发明，然而应该指出，本领域的技术人员明白可进行各种各样的改变和修改。因此，除非这样的改变和修改脱离本发明的范围，否则应将它们视为包含在本发明中。

Claims (16)

1.一种生成内插像素值的内插设备，所述内插像素值用于将隔行扫描的输入视频数据转换成逐行扫描的视频数据，所述内插设备包括：
选择装置，用于从输入视频数据的一个场中相邻两个扫描线上的像素中选择多个候选像素对，其中每个像素对包括相对于要内插的像素的位置对称的两个像素；
计算装置，用于计算每个选定的候选像素对的像素值之间的差值；以及
生成装置，用于
(a)根据所述算得的差值中的最小差值和第二最小差值，从所述选定的候选像素对中确定一个像素对，所述一个像素对要被用来生成要内插的所述像素的内插像素值；以及
(b)根据所述确定的像素对的像素值来生成所述内插像素值；
其中，当所述最小差值小于第一阈值并且所述第二最小差值大于比所述第一阈值大的第二阈值时，所述生成装置将具有所述最小差值的像素对确定为要使用的所述像素对，所述第一阈值是预先确定的用于发现是否将被内插值的像素具有相关性的阈值，所述第二阈值比第一阈值大且是预先确定的用于发现是否将被内插值的像素具有相关性的阈值。
2.如权利要求1所述的内插设备，其特征在于：
所述第一阈值是不大于为每个像素对中两个像素的像素值之间的差值而预先确定的最大差值的10％的值。
3.如权利要求2所述的内插设备，其特征在于：
所述第一阈值与所述第二阈值之间的差值是不小于所述最大差值的5％的值。
4.如权利要求1所述的内插设备，其特征在于：
当所述最小差值不小于所述第一阈值时或者当所述第二最小差值不大于所述第二阈值时，所述生成装置将预定方向上的像素对确定为要使用的所述像素对。
5.如权利要求4所述的内插设备，其特征在于：
所述预定方向是与要内插的扫描线正交的方向。
6.一种生成内插像素值的内插设备，所述内插像素值用于将隔行扫描的输入视频数据转换成逐行扫描的视频数据，所述内插设备包括：
选择装置，用于从输入视频数据的一个场中相邻两个扫描线上的像素中选择多个候选像素对，其中每个像素对包括相对于要内插的像素的位置对称的两个像素；
计算装置，用于计算每个选定的候选像素对的像素值之间的差值；以及
生成装置，用于
(a)根据所述算得的差值中的最小差值和第二最小差值，从所述选定的候选像素对中确定一个像素对，所述一个像素对要被用来生成要内插的所述像素的内插像素值；以及
(b)根据所述确定的像素对的像素值来生成所述内插像素值；
其中，当所述最小差值小于预定阈值并且所述最小差值与所述第二最小差值之间的差值大于预定值时，所述生成装置将具有所述最小差值的像素对作为要使用的所述像素对；
所述预定阈值是预先确定的、当所述最小差值和将被内插值的像素之间具有相关性时所述最小差值和第二最小差值之间的最小差别的一个值。
7.如权利要求6所述的内插设备，其特征在于：
当所述最小差值与所述第二最小差值之间的差值不大于所述预定值时，所述生成装置将在预定方向上的像素对确定为要使用的所述像素对。
8.如权利要求7所述的内插设备，其特征在于：
所述预定方向是与要内插的扫描线正交的方向。
9.如权利要求6所述的内插设备，其特征在于：
通过进一步参照(a)链接具有所述最小差值的两个像素的直线方向的第一方向和(b)链接具有所述第二最小差值的两个像素的直线方向的第二方向，所述生成装置确定要用于生成所述内插像素值的所述像素对。
10.如权利要求9所述的内插设备，其特征在于：
当所述最小差值小于第一阈值，所述第一方向和所述第二方向相邻，并且所述算得的差值中的第三最小差值大于比所述第一阈值大的第二阈值时，所述生成装置将具有所述最小差值的像素对确定为要使用的所述像素对，所述第一阈值是预先确定的用于发现是否将被内插值的像素具有相关性的阈值，所述第二阈值比第一阈值大且是预先确定的用于发现是否将被内插值的像素具有相关性的阈值。
11.如权利要求10所述的内插设备，其特征在于：
所述第一阈值是不大于为每个像素对中两个像素的像素值之间的差值而预先确定的最大差值的10％的值。
12.如权利要求11所述的内插设备，其特征在于：
所述第一阈值与所述第二阈值之间的差值是不小于所述最大差值的5％的值。
13.如权利要求9所述的内插设备，其特征在于：
当所述最小差值不小于所述第一阈值时，当所述第一方向和所述第二方向不相邻时，或者当所述第三最小差值不大于所述第二阈值时，所述生成装置将预定方向上的像素对确定为要使用的所述像素对。
14.如权利要求13所述的内插设备，其特征在于：
所述预定方向是与要内插的扫描线正交的方向。
15.如权利要求6所述的内插设备，其特征在于：
所述像素值是亮度值。
16.如权利要求6所述的内插设备，其特征在于所述生成装置包括：
检测单元，用于根据所述最小差值和所述第二最小差值，将某个方向检测为相关方向，所述某个方向对应于与要内插的所述像素具有最高相关性的像素对；以及
生成单元，用于
(a)将对应于所述检测的相关方向的所述像素对确定为要使用的所述像素对；以及
(b)根据所述确定的像素对的像素值，生成所述内插像素值。
CNB01145203XA 2000-12-22 2001-12-24 内插设备和包括内插设备的视频信号处理设备 Expired - Fee Related CN1248499C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000390074 2000-12-22
JP390074/00 2000-12-22

Publications (2)

Publication Number Publication Date
CN1360437A CN1360437A (zh) 2002-07-24
CN1248499C true CN1248499C (zh) 2006-03-29

Family

ID=18856501

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01145203XA Expired - Fee Related CN1248499C (zh) 2000-12-22 2001-12-24 内插设备和包括内插设备的视频信号处理设备

Country Status (6)

Country Link
US (1) US6795123B2 (zh)
JP (1) JP2002252834A (zh)
KR (1) KR100751646B1 (zh)
CN (1) CN1248499C (zh)
GB (1) GB2372394B (zh)
MY (1) MY126905A (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095445B2 (en) * 2000-12-20 2006-08-22 Samsung Electronics Co., Ltd. Method of detecting motion in an interlaced video sequence based on logical operation on linearly scaled motion information and motion detection apparatus
GB2372394B (en) * 2000-12-22 2004-09-22 Matsushita Electric Ind Co Ltd Interpolation apparatus and video signal processing apparatus including the same
US7129988B2 (en) * 2002-02-25 2006-10-31 Chrontel, Inc. Adaptive median filters for de-interlacing
US7453518B2 (en) * 2002-04-01 2008-11-18 Panasonic Corporation Field interpolation method determination device
US7218354B2 (en) * 2002-08-19 2007-05-15 Sony Corporation Image processing device and method, video display device, and recorded information reproduction device
US7091944B2 (en) * 2002-11-03 2006-08-15 Lsi Logic Corporation Display controller
JP3789442B2 (ja) * 2002-12-25 2006-06-21 三菱電機株式会社 走査線補間装置、画像処理装置、画像表示装置及び走査線補間方法
US7088351B2 (en) * 2003-03-09 2006-08-08 Lsi Logic Corporation Real time image enhancement with adaptive noise reduction and edge detection
JP4261970B2 (ja) * 2003-04-24 2009-05-13 キヤノン株式会社 映像情報処理装置及び映像情報処理方法
GB2402288B (en) * 2003-05-01 2005-12-28 Imagination Tech Ltd De-Interlacing of video data
KR100601638B1 (ko) * 2003-06-18 2006-07-14 삼성전자주식회사 디-인터레이싱 방법, 그 장치, 그 비디오 디코더 및 그재생 장치
KR100568105B1 (ko) * 2003-10-02 2006-04-05 삼성전자주식회사 에지 기반의 영상 적응형 디인터레이싱 방법
US7362376B2 (en) * 2003-12-23 2008-04-22 Lsi Logic Corporation Method and apparatus for video deinterlacing and format conversion
JP4641438B2 (ja) * 2004-03-16 2011-03-02 キヤノン株式会社 画素補間装置及び画素補間方法
JP2005333254A (ja) * 2004-05-18 2005-12-02 Sony Corp 画像処理装置および画像処理方法
JP4358055B2 (ja) * 2004-07-21 2009-11-04 株式会社東芝 補間画素生成回路
CN100410985C (zh) * 2004-09-22 2008-08-13 索尼株式会社 图像显示单元与校正图像显示单元中的亮度的方法
US8780957B2 (en) 2005-01-14 2014-07-15 Qualcomm Incorporated Optimal weights for MMSE space-time equalizer of multicode CDMA system
US7542095B2 (en) * 2005-01-20 2009-06-02 Samsung Electronics Co., Ltd. Method and system of noise-adaptive motion detection in an interlaced video sequence
RU2402885C2 (ru) 2005-03-10 2010-10-27 Квэлкомм Инкорпорейтед Классификация контента для обработки мультимедийных данных
US7522214B1 (en) 2005-06-27 2009-04-21 Magnum Semiconductor, Inc. Circuits and methods for deinterlacing video display data and systems using the same
US7450184B1 (en) 2005-06-27 2008-11-11 Magnum Semiconductor, Inc. Circuits and methods for detecting 2:2 encoded video and systems utilizing the same
US7414671B1 (en) * 2005-06-30 2008-08-19 Magnum Semiconductor, Inc. Systems and methods for display object edge detection and pixel data interpolation in video processing systems
US7538824B1 (en) 2005-08-18 2009-05-26 Magnum Semiconductor, Inc. Systems and methods for reducing noise during video deinterlacing
JP4655218B2 (ja) * 2005-09-16 2011-03-23 ソニー株式会社 信号処理装置および方法、プログラム、並びに記録媒体
US9113147B2 (en) 2005-09-27 2015-08-18 Qualcomm Incorporated Scalability techniques based on content information
US8654848B2 (en) 2005-10-17 2014-02-18 Qualcomm Incorporated Method and apparatus for shot detection in video streaming
US20070206117A1 (en) * 2005-10-17 2007-09-06 Qualcomm Incorporated Motion and apparatus for spatio-temporal deinterlacing aided by motion compensation for field-based video
US8948260B2 (en) 2005-10-17 2015-02-03 Qualcomm Incorporated Adaptive GOP structure in video streaming
US7924345B2 (en) * 2005-10-20 2011-04-12 Broadcom Corp. Method and system for deinterlacing using polarity change count
US9131164B2 (en) 2006-04-04 2015-09-08 Qualcomm Incorporated Preprocessor method and apparatus
JP4891103B2 (ja) * 2007-01-25 2012-03-07 キヤノン株式会社 動き量検出装置及びそれを利用した画像処理装置、並びにそれらの制御方法
CN101106688B (zh) * 2007-08-31 2010-06-02 威盛电子股份有限公司 去交错转换方法及装置
WO2009116595A1 (ja) * 2008-03-21 2009-09-24 日本電気株式会社 画像処理方法、画像処理装置及び画像処理プログラム
JP2010035157A (ja) * 2008-06-27 2010-02-12 Panasonic Corp 画像処理装置
TWI394457B (zh) * 2009-04-30 2013-04-21 Novatek Microelectronics Corp 文字保護裝置及動態適應性去交錯裝置
US8068173B2 (en) * 2009-09-30 2011-11-29 Kabushiki Kaisha Toshiba Color difference signal format conversion device and method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276388A (ja) * 1989-01-13 1990-11-13 Sanyo Electric Co Ltd データ補間方法
US5124794A (en) * 1990-07-09 1992-06-23 Zenith Electronics Corporation Adaptive peaking circuit
JPH04364685A (ja) * 1991-06-12 1992-12-17 Toshiba Corp 走査線補間装置
JPH06153169A (ja) * 1992-11-09 1994-05-31 Nippon Hoso Kyokai <Nhk> 順次走査変換方法
US5886745A (en) * 1994-12-09 1999-03-23 Matsushita Electric Industrial Co., Ltd. Progressive scanning conversion apparatus
JPH0937214A (ja) * 1995-07-14 1997-02-07 Matsushita Electric Ind Co Ltd 順次走査変換方法及び順次走査変換装置
US5532751A (en) * 1995-07-31 1996-07-02 Lui; Sam Edge-based interlaced to progressive video conversion system
KR0183149B1 (ko) * 1995-12-30 1999-05-01 김광호 동화상 검출방법
US6141056A (en) * 1997-08-08 2000-10-31 Sharp Laboratories Of America, Inc. System for conversion of interlaced video to progressive video using horizontal displacement
US6262773B1 (en) * 1997-09-15 2001-07-17 Sharp Laboratories Of America, Inc. System for conversion of interlaced video to progressive video using edge correlation
US6295091B1 (en) * 1997-11-07 2001-09-25 Intel Corporation Method and apparatus for de-interlacing video fields for superior edge preservation
JP4194183B2 (ja) * 1999-08-26 2008-12-10 キヤノン株式会社 走査変換装置
KR100631497B1 (ko) * 2000-01-13 2006-10-09 엘지전자 주식회사 디인터레이싱 방법 및 장치
GB2372394B (en) * 2000-12-22 2004-09-22 Matsushita Electric Ind Co Ltd Interpolation apparatus and video signal processing apparatus including the same

Also Published As

Publication number Publication date
US20020080269A1 (en) 2002-06-27
GB2372394A (en) 2002-08-21
KR20020051855A (ko) 2002-06-29
JP2002252834A (ja) 2002-09-06
KR100751646B1 (ko) 2007-08-22
US6795123B2 (en) 2004-09-21
GB0130231D0 (en) 2002-02-06
CN1360437A (zh) 2002-07-24
GB2372394B (en) 2004-09-22
MY126905A (en) 2006-10-31

Similar Documents

Publication Publication Date Title
CN1248499C (zh) 内插设备和包括内插设备的视频信号处理设备
CN1168052A (zh) 图象数据内插设备
CN1192614C (zh) 静止判断装置及方法和扫描线插补装置及方法
CN1252999C (zh) 用于隔行至渐进式变换的高级边缘自适应插值方法和系统
CN100351868C (zh) 利用多帧图像的静止图像的生成
CN1280772C (zh) 图像处理设备
CN1078420C (zh) 电视信号的帧格式转换装置
CN1273742A (zh) 视频显示装置和视频显示方法
CN1166177C (zh) 电视电影视频信号检测装置
CN1401185A (zh) 扫描线插补装置
CN1671203A (zh) 像素内插装置、像素内插方法、程序和记录介质
CN1536531A (zh) 图像处理装置和图像处理方法以及图像处理程序
CN1638447A (zh) 基于边缘的图像自适应去除隔行扫描的方法和设备
CN1917578A (zh) 数据处理设备、数据处理方法及程序
CN1992789A (zh) 运动估计器和运动估计方法
CN1228965C (zh) 图像处理系统、投影仪及黑白扩展处理法
CN1816154A (zh) 用于运动估计的方法和装置
CN1310513C (zh) 图像处理装置和方法、视频显示装置及记录信息重现装置
CN1738404A (zh) 图场内内插的方法与相关装置
CN1136718C (zh) 图像处理装置及方法
CN1647522A (zh) 场内插方法判定装置
CN1163057C (zh) 画质补正电路
CN1358028A (zh) 图像编码/解码方法,图像编码装置和图像解码装置
CN1748241A (zh) 显示装置中的色空间补偿电路
CN1578474A (zh) 图像处理装置及使用它的图像显示装置、图像处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060329

Termination date: 20101224