CN1248757A - 一种有源阵列显示装置 - Google Patents

一种有源阵列显示装置 Download PDF

Info

Publication number
CN1248757A
CN1248757A CN99117796A CN99117796A CN1248757A CN 1248757 A CN1248757 A CN 1248757A CN 99117796 A CN99117796 A CN 99117796A CN 99117796 A CN99117796 A CN 99117796A CN 1248757 A CN1248757 A CN 1248757A
Authority
CN
China
Prior art keywords
display device
active array
array display
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99117796A
Other languages
English (en)
Other versions
CN1196089C (zh
Inventor
木谷久
宫永昭治
竹山顺一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1248757A publication Critical patent/CN1248757A/zh
Application granted granted Critical
Publication of CN1196089C publication Critical patent/CN1196089C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/016Catalyst
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/918Special or nonstandard dopant

Abstract

一种具有结晶半导体层的半导体器件制造方法,包括在相对低的温度下加热使非晶硅半导体层晶化的各步骤,这是由于使用促进晶化材料,诸如Ni、Pd、Pt、Cu、Ag、Au、In、Sn、Pb、P、As和Sb。该促进晶化的材料是由把它混入用来形成氧化硅的液体前体物内,并且将此先驱物涂在非晶硅膜上而导入的。于是,就可以将促晶化材料以最低浓度加入到非晶硅膜里。

Description

一种有源阵列显示装置
本申请是申请号为94112772.9、申请日为1994年12月2日、发明名称为“一种制造半导体器件的方法”的发明专利申请的分案申请。
本发明涉及一种制造具有晶态半导体的半导体器件的工艺。本发明还涉及用于集成电路,尤其是,用于电光装置中的有源阵列电路的开关元件或者与有源阵列电路形成在同一衬底的驱动电路的薄膜晶体管。
非晶硅膜很容易用作TFT的薄膜半导体。然而,非晶硅膜的电特性要比晶态薄膜半导体,例如,多晶硅、单晶硅、以及微晶硅差得多。而晶态硅膜可以通过先形成非晶硅膜,再加热处理晶化所获得薄膜来制成。
晶化非晶硅膜的热处理要求将该膜在温度600℃或更高下加热为期10小时或更长。这样的热处理有害于玻璃衬底。举例来说,一种常用于有源阵列液晶显示器衬底的Corning 7059玻璃,玻璃形变点为593℃,因而就不合乎要经受600℃温度或更高的加热温度的大面积衬底使用。
根据本发明人的研究,发现由于采取在非晶硅膜表面供给微量镍或钯、或其他元素诸如铅,将该膜在550℃加热,时间为4小时,就可以有效地晶化非晶硅膜。
上述各元素(此后称为"能促进非晶硅膜晶化的催化剂元素",或简称为"催化元素")可以用等离子处理法或汽相淀积法导入非晶硅膜表面,或者用离子注入法,将元素导入。等离子处理法是一种加工方法其中催化元素是通过在平行板型或阳极光柱型等离子CVD设备中,使用含催化元素的电极,在气氛诸如氢气或氮气中产生等离子体而加入非晶硅膜。
但是,半导体内出现大量催化元素是不好的,因用这种半导体会大大损害用了这种半导体的器件的可靠性和电稳定性。
这就是说,虽然晶化非晶硅膜时需要催化元素,但最好别掺入晶化了的硅中太多。为满足此要求,这就需要选择一种元素,在晶态硅中成为不活泼的元素作为催化元素,还要使加入硅膜的元素量减到最小。为此目的,一定得高精度控制待掺入膜内的催化元素量。
详细研究了用镍晶化的工艺过程。结果得到下面的结论:
(1)将镍用等离子处理法掺入的非晶硅膜的情况,发现在薄膜经受热处理之前,镍能挤入薄膜到非晶硅膜相当的深度。
(2)最初成核发生在加镍处的表面。
(3)当采用汽相淀积在非晶硅膜上形成镍层时,非晶硅膜的晶化发生与进行等离子处理情况相同。
(4)当将很大量的镍掺入非晶硅膜时,如果使激光辐照非晶硅膜用以晶化或在加热晶化后将其辐照,则镍就会在薄膜表面分凝,结果,此薄膜就不能用作有源半导体层。
由上所述,可以假设不是所有的由等离子处理法导入的镍都起促进晶化硅的作用。就是说,如果导入大量镍,会存在不起促进晶化的过量镍。因此,发明人认为,正是镍与硅接触的点或面,在低温下起到了促进硅晶化的作用。亦即,可以假定镍必须以原子方式微细地分散在硅中。亦即,可以假定,镍必须以原子方式分散在非晶硅表面附近,而镍浓度应尽可能低,但应在能促进低温晶化的足够高的浓度范围内。
微量镍,即,可使硅晶化加速的催化元素可以用例如汽相淀积法,掺入非晶硅膜表面附近。但是,汽相淀积就薄膜的可控性来说是不利的,因而不宜用来精确控制待掺入非晶硅膜的催化元素量。
鉴于上述情况,本发明的主要特征是利用促进硅膜晶化的催化元素,在低于若不用催化元素所需的晶化温度下,获得结晶硅膜。特别是,最高的处理温度应当为600℃或以下。本发明的另一个目的是控制(和减至最低)结晶硅膜中的催化元素浓度以及提高生产率。
本发明的又一个目的是制造有结晶硅半导体的半导体器件,例如,薄膜晶体管、二极管、光传感器等等,其中至少形成一个电子结,如PN、PI或NI结。
为达到本发明的上述目的,根据本发明的最基本的观点,本发明的主要特征,是将含有催化元素或其化合物的薄膜安排与硅膜接触,借助于扩散到硅膜中的催化元素,使硅晶化。
提供催化剂的薄膜的典型例子是用旋涂法之类由溶液形成的氧化硅膜。氧化硅膜最适用作半导体器件的介电膜。这就是说,将催化剂材料加入其中含氧化硅的溶液中,接着,将该溶液涂敷在表面,形成加有少量催化元素的氧化硅膜。
参照附图,通过本发明的最佳实施例,将进一步说明本发明的上述特点和其他特点,其中:
图1A~1C表示根据本发明的实施例1,为获得结晶硅膜的工艺过程;
图2A~2C表示根据本发明的实施例2,为获得结晶硅膜的工艺过程;
图3A和3B表示根据本发明的实施例3,为获得结晶硅膜的工艺过程;
图4A~4D表示根据本发明的实施例4,为获得结晶硅膜的工艺过程;
图5A~5E表示根据本发明的实施例5,制造TFT的工艺过程;
图6A~6F表示根据本发明的实施例6,制造TFT的工艺过程;
图7A~7D表示根据本发明的实施例7,制造TFT的工艺过程;
图8是一个用于有源阵列液晶器件的集成电路衬底实施例。
根据本发明,将含原子形态或化合物形态催化剂的氧化硅膜,安排与硅膜相接触,特别是配置在非晶硅膜上,通过热退火,使硅膜在其与氧化硅膜接触中被晶化。热退火时,催化元素从氧化硅膜扩散进入非晶硅膜,促其晶化。
在本发明的最佳实施例中,此含催化元素的氧化硅膜是用形成氧化硅膜的溶液形成的。该催化元素或其化合物以预定浓度含在溶液中。采用氧化硅膜是有利的,因为易用涂覆法形成,加热晶化时还能耐高温。
上述本发明的方法有以下优点:
(a)溶液中催化剂浓度可以精确控制;
(b)如果溶液与硅膜表面接触,则待掺入硅膜的催化元素量可以由该溶液中催化元素的浓度决定。
(c)被非晶硅膜表面吸收的催化元素主要起催化作用,促进晶化,因此,硅中催化剂的量应尽可能少。
制作含催化元素的二氧化硅膜的一种最典型溶液实例是TokyoOhka Co.Ltd.制造的OCD(Ohka扩散源(Diffusion Source))溶液。该OCD包括溶解在有机溶剂,诸如醇或酮的硅醇系单体或低聚物。该OCD还含适量添加剂,如有机粘合剂。还可以使用其他溶液,其中将氧化硅细颗粒溶入或分散在有机溶剂中。举例说,由NissanKaga Ku Kogyo Kabushikigaisha命名的商品NT-L6008、NHCAT-732、NHC AT-741R、以及NHCCT~3301都可以用作氧化硅膜制造的原料。
例如,当用OCD液,镍为催化元素时,就可以应用下列方法。
(1)直接把镍化合物加进OCD液,或者
(2)把镍化合物溶在溶剂里,再将该溶剂加入OCD液。
按上述方法(1)时,镍化合物必须被溶解在OCD的溶剂中。例如,可以用乙酰丙酮镍或2-乙基已酸镍。
按上述方法(2)时,能用来溶解镍化合物的溶剂,例如是水、醇、酯类、或酮。但是,最好还是用与OCD液组分相同的溶剂。
可以用乙醇作溶剂的镍化合物例是溴化镍、乙酸镍、草酸镍、氯化镍、碘化镍、硝酸镍、硫酸镍、甲酸镍、乙酰丙酮镍以及4-环己基丁酸镍。
还有,可以把界面活化剂加入含催化剂的溶液中。此外,为增加其间的粘着力,可以将粘合力增强剂,诸如HMDS(六甲基硅氮烷),例如Tokyo Ohka Kogyo生产的OAP施加到待用含催化剂元素溶液涂敷的表面上。
以上各例,镍化合物都能完全溶于溶液中。然而,还可以用诸如乳剂这样的溶液,其中元素镍或镍化合物被均匀地分散,再将此溶液加入OCD。
镍以外的其他催化元素也可按上述说明的相同方法加以应用。
待加入溶液的催化剂量虽然与要用的溶液种类有关,但对含二氧化硅浓度2.0wt%的OCD液,应当约为20-5000ppm,最好为200~2000ppm。
还有,可以通过将含催化元素的OCD液施加于硅膜的选定部分,有选择地进行非晶硅膜晶化。尤其是,此晶化作用从其上形成了氧化硅膜的区域,推进到其上未加氧化硅膜的区域。此时,晶体大致与硅膜表面平行地生长,本发明的发明人以下把此区域叫做横向生长区。
晶膜的横向生长区与其上直接提供含催化剂的氧化硅的区域比较,倾向于含低浓催化元素。所以,这种横向生长区更有利于作半导体器件有源区,因为有源区的杂质浓度往往应低些。于是,用横向生长区做器件的有源区来制造半导体器件是有利的。
本发明已披露了镍,作为最佳催化元素。然而,应知道,其他催化元素也可以以类似的方法加以使用。这些元素的例子是Pd.Pt.Cu、Ag、Au、In、Sn、Pb、P、As和Sb。还可以选用选自日本元素周期表的VIII、IIIb、IVb和Vb族的一种或更多的元素。
用Fe的情况下,可以使用铁盐,例如,FeBr26H2O、FeBr36H2O、Fe(C2H3O2)3×H2O、FeCl24H2O、FeCI36H2O、FeF33H2O、Fe(NO3)9H2O、Fe3(PO4)8H2O以及FePO42H2O。
用Co的情况下,可以使用钴盐,例如,CoBr6H2O、Co(C2H3O2)24H2O、CoCl26H2O、CoF2×H2O以及Co(NO3)26H2O。
用Ru的情况下,可以使用钌盐,例如,RuCl3H2O。
用Rh的情况下,可以使用铑盐,例如,RhCl33H2O。
用Pd的情况下,可以使用钯盐,例如,PdCL22H2O。
用Os的情况下,可以使用锇盐,例如,OsCL3
用Ir的情况下,可以使用铱盐,例如,IrCL33H2O和IrCL4
用Pt的情况下,可以使用铂盐,例如,PtCI45H2O。
用Cu的情况下,可以使用铜化合物,诸如Cu(CH3COO)2、CuCl22H2O、以及Cu(NO3)23H2O。
用Au的情况下,可以使用金化合物,诸如AuCL3×H2O、AuHCL44H2O,以及AuNaCL42H2O。
含在形成在非晶硅膜上的氧化硅膜中的催化元素经热处理,扩散到非晶硅膜内,结果,促使硅膜晶化。应当注意到,氧化硅膜内的催化元素的扩散系数比非晶硅膜内的扩散系数小得多。由于此缘故,实际起促进晶化作用的催化元素仅只是存在于氧化硅膜与非晶硅膜附近的一部分催化元素。换言之,只有存在于氧化硅膜与硅膜接触的界面区的催化剂材料才扩散到硅膜中。因此,利用氧化硅膜的优点在于,即使氧化硅膜的厚度不匀,要掺入硅膜催化剂的量也能均匀。
还有,可以通过控制加热时间或其温度而控制催化剂材料扩散进入非晶硅膜的量。
[实施例1]
本实施例中,将其中含催化剂材料的OCD溶液涂敷在非晶硅膜上,形成氧化硅,然后进行晶化处理。
参照图1A,衬底11是尺寸为100mm×100mm的Corning 7059玻璃。最初,采用公知的等离子CVD或LPCVD法,形成非晶硅膜12,厚度为100~1500,例如,1000。
为除去沾污或其上自然形成的氧化物,用氢氟酸处理所形成的非晶硅膜12。随后,待形成的含镍作为催化元素的氧化膜13,按下列方式制作。
首先,准备OCD液(Tokyo Ohka产OCD 2型si 59000)。此外,将乙酰丙酮镍(II)溶在乙酸甲酯中。以这种方式混合这些溶液,使SiO2浓度控制在2.0wt%,而Ni浓度为200~2000ppm。这意味着,薄膜中镍对氧化硅的比例为1∶0.1到1∶0.01。
将10ml的上述混合液滴到非晶硅膜12表面,此后,借助于旋涂器15进行旋涂,使衬底以2000rpm旋转15秒。然后,为获得厚1300含镍的氧化硅膜13,在250℃经30分钟预烘。预烘温度可以根据所用镍化合物分解温度来决定。还有,该氧化硅膜厚度可以通过控制旋涂的转速或氧化硅对溶液的浓度随意确定。本发明人从各实验认为,厚度为200~1300是合适的。
随后,在氮气氛中,550℃的炉中,加热上述结构4小时。结果,在衬底11上得到结晶性的硅膜12。此热处理温度优选的是450℃或更高。要是低于450℃,热处理时间要延长,就不能提高生产率。此外,当温度高于550℃时,就得注意有关玻璃衬底的耐热性。
应知道,也可以在非晶硅膜底下形成含催化元素的氧化硅膜。此时,要将溶液滴在衬底上,以便形成氧化硅膜,此后,其上形成非晶硅膜。这种情况下,玻璃衬底上的氧化硅膜就会有阻挡层的功能。
还有,OCD液的镍浓度应随该溶液中SiO2浓度来决定。应该考虑到,从氧化硅膜扩散到硅中的镍量会受热退火的时间及温度影响。[实施例2]
本实施例,含镍的氧化硅膜选择地形成在非晶硅膜上。
参照图2A,用10厘米见方的Corning 7059玻璃做衬底21。非晶硅膜22则是通过公知的等离子CVD法,形成在衬底21上,厚为1000。
用氢氟酸处理非晶硅膜22,除去沾污或其上自然形成的氧化物后,按下列方式,使含镍的氧化硅膜23形成在薄膜的选定部分。
首先,将乙酰丙酮镍(II)直接混合在OCD液(Tokyo Ohka产OCD2型 Si 20000)。OCD液中的镍元素浓度要控制在200~2000ppm。
将10ml上述溶液滴在非晶硅膜22表面,此后,用旋涂器以2000rpm进行15秒旋涂。经250℃,30分钟预烘,形成了300厚含镍的氧化硅膜23。该预烘温度事实上是由完全分解乙酰丙酮镍(II)的温度约为235℃来决定。但是,如果预烘温度太高,预烘时镍元素会扩散到非晶硅膜中去。
接着,将氧化硅膜23通过公知的光刻工艺,刻成所要求的图形。用1/100HF刻成图形是容易办到的,因为由OCD液形成的氧化硅膜23的腐蚀速率快到每秒几十埃。所以,该氧化硅膜能够刻成图形,而不会危及非晶硅膜22。结果,将氧化硅膜23的图形形成在要导入镍的选择的非晶硅膜部分,如图2B所示。此外,如想要获得更优良的图形,还可采用于法刻蚀法。
接着,将用于上述刻图的光刻胶(未示出)除去,再用极稀的氢氟酸溶液(低于1/100)漂一下表面。该氢氟酸溶液的浓度必须足够稀,以不危及氧化硅膜23为度。
接着,为使硅膜22晶化,按与实施例1相同的方法,在氮气氛中、550℃中,使上述结构经4小时的炉退火。但是,本实施例的晶体生长不同于实施例1,是在于晶体自区域24横向长到区域25,如图2C箭头所示。该区域24表明的是镍直接从其上形成的氧化硅膜导入的区域。而区域25表示镍不是直接导入的一个区域。横向生长区的晶体生长方向基本上与[111]晶轴一致。
区域24里的镍浓度,通过控制溶液浓度、热处理温度及时间,可以控制在1×1016~1×1019原子/cm3范围内。区域25里的镍浓度则小于上述浓度。此外,应当注意到,如果氧化硅膜的厚度大于一定值,则硅膜中的镍浓度很难受氧化硅膜厚影响。这是由于氧化硅内的镍扩散系数很小,以致只有与硅膜22的界面附近几十埃范围的氧化膜部分中的镍,可以成为催化剂扩散到硅膜中。
这样获得的结晶硅膜比之通过等离子处理法导入镍的情况,具有更高的耐氢氟酸性。例如,当需要将盖在结晶硅膜上形成的氧化硅膜,作为层间绝缘物或栅绝缘物,刻成图形而形成接触孔时,往往用缓冲氢氟酸作为刻蚀剂。如果结晶硅膜没有足够耐氢氟酸能力,就难以选择地只除去氧化硅膜而不危害硅膜。然而,在本发明的情况,能够达到大的选择比(即,氧化硅膜和结晶硅膜刻蚀速率的差异),为的是只除去氧化硅膜。
如上所述,晶体横向生长区有着较小的催化元素浓度,有优越的结晶性。因此,这种区域可以用作半导体器件,诸如薄膜晶体管之类器件的有源区。[实施例3]
本实施例将介绍选择性地导入催化元素的另一个实施例。参照图3A,通过公知等离子CVD法,在玻璃衬底31上,形成厚度为1000非晶硅膜32。接着,再形成氧化硅膜33,厚度为1000,此后,将它刻成图形,构成掩模。
用氢氟酸从表面除去沾污或自然氧化物之后,按下述方式形成含镍作为催化剂的氧化硅膜34。
首先,将2-乙基己酸镍溶液以此方式混入OCD液(Tokyo Ohka产OCD 2型 Si 59000),使该溶液中SiO2的浓度为4.0wt%,而Ni为200~2000ppm。
将上述溶液,量为10ml,滴到非晶硅膜32表面,此后,用旋涂器以2000rpm旋涂15秒。结果,由掩模33台阶造成的台阶就几乎从表面消去。接着,为形成含镍的氧化硅膜34,要在350℃下进行预烘60分钟。预烘时,镍便从区域35扩散进入非晶硅膜32。所以,扩到硅膜的镍量可以通过改变预烘时间与温度来控制。
前述预烘之后,如需留下硅膜部分35,就除去氧化硅膜34,如图3B所示。还有,该区35含镍浓度很高。由OCD液形成的氧化硅膜34,如上所述,能够容易地除去。
接着,将非晶硅膜32,在氮气氛中,550℃下加热4小时,进行晶化。此时,晶体从区域36生长到区域37,如图中箭头所示。区域36是直接导入镍的区域,而区域37则是未直接导入镍的区域。
  结晶硅膜的区域37表面为{111}晶面。这是由于晶体生长发生在其表面盖着氧化硅膜的区域37的缘故。另一方面,实施例2的横向生长区25就没有{111}晶面。这是由于晶体生长发生在其现面没有覆盖,亦即此表面为一自由表面的区域25中的缘故。[实施例4]
本实施例中,根据本发明形成的晶化硅膜,进一步用激光辐照以改进结晶度。参照图4A,用公知的等离子CVD法,在10cm2的Corning 7059玻璃衬底41上,形成厚为1000的非晶硅膜42。
用氢氟酸除去其上的沾污或自然形成的氧化物,处理了非晶硅膜42之后,按下列方式,在薄膜的选定部位,形成含镍的氧化硅膜43。
首先,将乙酰丙酮镍(II)直接混入OCD液(Tokyo Ohka产OCD 2型Si 20000)。OCD液的镍元素浓度控制在200~2000ppm范围。
将上述量为10ml的溶液,滴到非晶硅膜42的表面上,此后,用旋涂器,以2000rpm进行15秒旋涂。通过在250℃预烘30分钟,形成厚1300的含镍氧化硅膜43。预烘温度的决定,是基于使乙酰丙酮镍(II)完全的分解的温度约为235℃。但是,若预烘温度太高,则预烘时,该镍元素会扩到非晶硅膜内。
接着,将氧化硅膜43,通过公知的光刻工艺,刻制成所需要的图形。使用1/100HF容易刻成图形,因为OCD液所形成的氧化硅膜43的刻蚀速率快到每秒几十埃。所以,能将氧化硅膜刻成图形,而不至损害非晶硅膜42。结果,使氧化硅膜43的图形,形成在要导入镍的所选择的非晶硅膜部位,如图4B所示。
接着,除去上述刻制图形步骤用的光刻胶,再用很稀氢氟酸溶液(稀于1/100)漂洗该表面。氢氟酸溶液的浓度应足够稀,以不致损害氧化硅膜43为度。
接着,为使硅膜42晶化,在550℃的炉中,氮气氛下,将上述结构退火4小时。晶体从区域44横向生长到区域45,如图4C箭头所示。该区域44表示由其上形成的氧化硅膜直接导入镍的区域,而区域45表示未直接导入镍的区域。横向生长区的晶体生长方向,基本上与[111]晶轴对准。
区域44的镍浓度,通过控制溶液浓度,热处理温度和时间,就可以控制在1×1016~1×1019原子/cm3范围。区域45的镍浓度能使之低于上述浓度。还有,应当注意到,如果膜厚大于一定值,硅膜中的镍浓度就很难受氧化硅膜厚度的影响。
在本实施例中,如此获得的晶化了的整个硅膜表面还用激光46辐照,如图4D所示,以便进一步提高结晶度。举例说,使用KrF准分子激光器(波长:248nm),能量密度为200mJ/cm2到350mJ/cm2,例如350mJ/cm2
此辐照下,因直接导入镍的区域44耐激光辐照方面比区域45差得多,所以,氧化硅膜43起阻挡激光层的作用。
此外,在其上形成有氧化硅膜的情况下进行激光辐照时,就不需要加热衬底温度太高,以防止镍从氧化硅膜43扩到硅膜中。举例来说,衬底应保持在不高于300℃的温度。反之,如果在激光辐照之前先除去氧化硅膜43,该衬底受激光辐照时则可以加热至较高的温度。然而,激光束的强度却必须加以控制,以便不致损伤区域44。
这样,与仅用激光辐照用于晶化的情况比较,还可以提高硅膜的结晶度。
还有,除激光外,也可以使用其他强光源诸如闪光灯,特别是,红外线辐射。由于红外线为玻璃衬底所吸收不多,所以能够只加热硅膜。此辐照法通常称之为快速热退火(RTA)或快速热处理(RTP)。[实施例5]
此实施例,将描述根据本发明制造TFT,作为象素TFT的例子。此TFT可用作开关元件,供有源阵列液晶装置的每个象素使用。此外,此种TFT也可以用于所谓薄膜集成电路中。
参照图5A,先制备具有2000氧化硅层(未示出)作为杂质阻挡层的玻璃衬底11。在该衬底之上,用公知的等离子CVD法,形成1000厚的非晶硅膜104。再在非晶硅膜104上,按实施例1所述的方式,形成含镍的氧化硅膜100。
将其上形成了氧化硅膜100的非晶硅膜104加热退火晶化。晶化之后,用缓冲氢氟酸除去氧化硅膜100,此后,将结晶硅膜刻制成硅岛106,如图5B所示。源、漏和沟道区都待形成在硅岛之内。
接着,参照图5B,形成氧化硅膜105,厚度为200~1500,例如1000作为栅绝缘膜。该氧化硅膜105用TEOS(四乙氧硅烷),借助于RF等离子CVD工艺来淀积。这就是说,与氧一起,衬底温度在150~600℃下,较好在300~450℃范围,使TEOS分解而后淀积成氧化硅膜。TEOS与O2的气压比为1∶1至1∶3,而总气压为0.05至0.5Torr。RF功率为100至250W。另一种方法,使用TEOS与臭氧一起作为原料气体,用减压CVD或常压CVD法,也可形成氧化硅膜,而衬底温度保持在350至600℃范围,较好在400至550℃范围。这样淀积的膜,要在氧中或在臭氧下,温度在400~600℃范围,期间为30至60分钟,予以退火。
接着,随意地选用,KrF准分子激光(波长248nm,脉宽20nsec)或与其等效的强光来辐照,以便改善结晶度。特别是,用红外辐射的RTA(快速热退火)是很有效的,因为能选择性地加热硅膜而不会使玻璃衬底变热。况且,RTA在制造绝缘栅场效应半导体器件中尤其有利,因为RTA减小硅层与氧化硅膜之间的界面态密度。
随后,通过电子束蒸发,淀积厚度为2000至1μm的铝膜,并刻成图形,形成栅电极106。该铝膜可含钪0.15~0.2wt%。然后将该衬底浸入PH调到约7的含1到3%酒石酸的乙二醇溶液,用铂做阴极而铝栅电极为阳极,进行阳极氧化。进行阳极氧化时,先以恒定速率把电压升到220V,把电压在220V维持1小时,以完成阳极氧化。维持恒定电流条件下,该电压以2~5伏/分的速率上升为好。所形成的阳极氧化膜109厚度为1500~3500,例如2000。
接着,参照图5C,将磷离子导入硅岛的一部分,这是利用栅电极部分为栅模,以自对准方式,由离子掺杂法(也称为等离子掺杂法)导入的。磷化氢(PH3)用作掺杂气体。剂量为1~4×1015原子/cm2。另外,为恢复由于离子掺杂损伤了的结晶度,用KrF准分子激光(波长248nm,脉宽20nsec)辐照掺杂区。激光的能量密度为150~400mJ/cm2,优选为200~250mJ/cm2。这样,就形成了n-型掺杂区108和109。这些区的表面电阻是200-800欧姆/平方。
此激光退火步骤可用RTA工艺,亦即用闪光灯,它包括迅速将硅膜温度升至1000~1200℃范围(根据硅监测到的)的快速热退火工艺来代替。
参照图5D,此后,用TEOS与氧借助于等离子CVD法,或用TEOS与臭氧借助于减压CVD或常压CVD法淀积厚3000的氧化硅膜,作为中间绝缘层110。这时的衬底温度在250~450℃范围,例如,350℃。经过将所得氧化硅膜机械抛光之后,就获得平滑的表面。其上溅射淀积ITO涂层,再刻成图形,提供象素电极111。
刻蚀该中间绝缘层110,形成源/漏区的接触孔,如图5E所示,采用铬或氮化钛形成互连线112和113,将互连线113连到象素电极111。
由于本发明所形成的结晶硅膜具有足够的耐氢氟酸能力,所以就可以用10ppm的氢氟酸水溶液来形成可靠性好的接触孔。
最后,在氢气中,温度在300~400℃范围内进行0.1至2小时,使该结构退火,让硅膜氢化。于是,制成了TFT。为了形成液晶装置的有源阵列电路,就要同时在同一衬底上形成相同结构的多个TFT。图5E所示TFT有源区108,漏区109以及沟区114。此外,标号115表示NI结。
根据本实施例,有源层所含的镍浓度范围为1×1016~3×1018原子/cm3。[实施例6]
本实施例中,利用晶体横向生长(即平行于衬底表面)的结晶硅膜区,来形成半导体器件的有源区。通过利用这种区域,能够降低有源区的催化元素浓度。于是,可以改善器件的电特性和可靠性。
本实施例特别针对制造用于控制有源阵列器件的象素TFT。图6A-6F是用来表示根据本实施例制造的TFT的剖面图。
参照图6A,先冲洗衬底201,再在其表面制备氧化硅膜202。该氧化硅膜202是以氧和四乙氧硅烷为原料气体,通过等离子CVD法形成的。氧化硅膜厚度例如是2000。接着,在氧化硅膜202上形成本征型、厚500~1500,例如1000的非晶硅膜203,此后继续在非晶硅膜上形成氧化硅膜205,厚500~2000,例如1000。另外,为形成窗口206以露出此处的非晶硅膜,对氧化硅膜205进行选择性刻蚀。
接着,按实施例3相同的方式,形成促进硅晶化的含镍氧化硅膜207。
在如实施例3讨论的预烘之后,除去氧化硅膜207,再让衬底在氮气氛中,500-620℃下退火4小时,使硅膜203晶化。晶化从窗口206下与含镍氧化硅直接接触的硅膜的区域开始,再沿与衬底平行的方向推进。图中的标号204表示直接加镍的并被晶化的硅膜区,而标号203是表示晶体沿横向生长的部分。横向生长的晶体长度约为25μm。另外,晶体生长的方向大致沿[111]晶轴。
晶化之后,除去氧化硅膜205。此时,窗口206内硅膜上存在的氧化膜也同时被除去。还有,用干法刻蚀,将硅膜刻成图形,形成岛状有源层208,如图6B所示。应当注意的是,硅膜内含镍,不仅直接加镍的窗口下的,而且晶体端部的硅膜都存在高浓镍。硅膜刻成图形应这样做,所刻成图形的硅膜208不应包括高浓含镍的这种区域。
参照图6B,随后,将刻成图形的有源层208曝露于10个大气压,含100%水蒸汽的气氛中,在500-600℃一般为550℃下,经过1小时,使其表面氧化,于是形成1000的氧化硅膜209。氧化后,将衬底保持在400℃的氨气氛(1atm,100%)内。在此条件下,用光强峰波长为0.6~4μm范围例如,0.8~1.4μm的红外光照射该氧化硅膜209,经30~180秒,使氧化硅膜209氮化。可以将0.1~10%HCL加到气氛中。也可用卤素灯作为红外光光源。应控制IR光光强,以便使监控单晶硅圆片的表面上温度处于900~1200℃之间。更具体地说,借助于插入单晶硅圆片中的热电偶来监控温度,再回送给IR光源(反馈)。在本实施例中,升温速率在50~200℃/sec范围内,保持不变,而且自然冷却衬底速率为20~100℃/sec。由于IR光能够有选择地加热硅膜,就可以使对玻璃衬底的加热减至最小。
参照图6C,用溅射法形成铝膜,厚度为3000~8000,例如6000而后刻制成栅电极210。该铝膜可含0.01~0.2%钪。
接着,如图6D所示,使铝电极表面阳极氧化,形成阳极氧化膜211。此阳极氧化在含酒石酸1~5%的乙二醇溶液中进行。阳极氧化膜厚度为2000。该阳极氧化膜厚度将决定栅区偏移的厚度,讨论如下。
参照图6E,利用栅电极及其周围的阳极氧化膜作为掩模,把N-型导电杂质(此处为磷),用离子掺杂法,以自对准方式导入有源层,以便形成杂质区212和213。采用磷化氢(PH3)为掺杂剂气体。加速电压是60-90kv,例如,80kv。剂量是1×1015~8×1015cm-2,例如,4×1015cm-2。由附图可以知道,该杂质区212和213偏离栅电极为距离"X"。此结构对减小给栅极加反偏压(即,对NTFT的情形为负电压)时产生的漏电流(截止电流)是有利的。特别是,为了获得优良的显示器,由于要求存储在象素电极内的电荷必须保持不会泄漏,所以,当将TFT用于开关有源阵列象素时,这种偏移结构是特别有用的,这也正是本实施例的情况。
此后,用激光辐射进行退火。可以用激光,如KrF准分子激光(波长:248nm,脉宽:20nsec)或其它激光。激光辐射的条件,对KrF准分子激光的情况是:能量密度是200~400mJ/cm2,例如,250mJ/cm2,投射次数是每一位置2~10次,例如,2次。较优的是,将衬底加热到200~450℃,以增强辐照的效果。
参照图6F,通过等离子CVD法,形成厚度6000氧化硅的中间绝缘膜214。另外,用旋涂法形成透明的聚酰亚胺膜215,以达到平整的表面。接着,用溅射法,在平整的表面上形成例如由氧化铟锡制成的透明导电膜,厚度为800,再刻成象素电极216。
中间绝缘膜214和215设有贯通的接触孔,经过各接触孔形成与TFT杂质区接触的电极/布线217和218。该电极/布线217和218由金属材料,例如,多层的氮化钛和铝构成。最后,在1atm的氢气氛中,350℃下,进行30分钟退火,便完成TFT有源阵列电路的象素电路。[实施例7]
本实施例是指制造TFT,并参照图7A~7D将予以说明。
参照图7A,首先用溅射法,将氧化硅底膜502形成在Corning 7059衬底501上,其厚度为2000。该衬底较好地是在比衬底变形点还高的温度下进行退火,然后,以0.1~1.0℃/min速率使玻璃冷却至低于变形点温度。从而,能够减小因此后要加热(例如,热氧化、热退火)产生的衬底收缩,结果是会使掩模对准工艺简便了。此步骤可在底膜502形成前或过后进行,或者在底膜502形成前后都进行退火。用Corning 7059衬底时,衬底加热到620~660℃,经1~4小时,此后,以每分钟0.1~0.3℃加以冷却,温度降到400~500℃时从炉中取出。
接着,通过公知的等离子CVD法,形成本征(I-型)非晶硅膜,厚500~1500,例如1000。按实施例1相同的方式,使非晶硅膜晶化。因此,省去冗长的说明。晶化之后,将硅膜刻成10~1000μm2的岛状。于是,形成岛状的结晶硅膜503,作为TFT的有源层,如图7A所示。
参照图7B,使硅膜表面氧化,是将该表面曝露于氧化气氛而形成氧化膜504。氧化气氛含有70~90%的水蒸汽。压力和气温各为1atm和500~750℃,一般为600℃。该气氛是由氧和氢气以氢/氧比为1.5~1.9的生热反应产生的。使硅膜曝露于这样形成的气氛中3~5小时。结果,形成了厚500~1500例如,1000的氧化膜504。由于氧化,使硅膜表面减薄了(吃进)50A以上,硅膜顶面沾污的影响就不会伸延到硅/氧化硅界面。换言之,经过氧化,可以获得洁净的硅/氧化硅界面。另外,由于氧化硅膜的厚度是被氧化了的硅膜部分厚度的两倍,当硅膜原来为1000厚,而所得的氧化硅膜为1000厚时,则氧化后留下来的硅膜厚度是500。
一般来说,氧化硅膜(栅绝缘膜)和有源层越薄,迁移率就越高而截止电流越小。另一方面,当非晶硅膜较厚时,初步晶化较容易。所以,晶化工艺和电特性在有源层厚度方面有矛盾。本实施例就是解决此问题。这就是说,最初要形成较厚的非晶硅膜,以便能够获得较好的结晶硅膜,随后,通过氧化将硅膜厚度减薄,结果提高了有TFT有源层的特性。况且,结晶硅膜所含的非晶元胞或晶粒界在热氧化时会被氧化,结果,减少了有源层所含的复合中心。总之,也能提高产品成品率。
经热氧化形成硅氧化膜504后,将衬底在100%一氧化二氮气氛中,1atm和600℃下,退火2小时。
参照图7C,采用低压CVD淀积含0.01~0.2%磷的硅,厚度为3000~8000,例如,6000,再刻制成栅电极505。另外,用栅电极505为掩模,用离子掺杂法以自对准方式将N-型导电杂质加入到有源层部位内。用磷化氢作为掺杂剂气体。加速电压是60~90kv,例如,80kv。剂量是1×1015原子~8×1015原子/cm2,例如,5×1015cm-2。于是,形成N-型杂质区506和507。还有,同时由自对准方法形成沟道区511。
此后,用KrF准分子激光(波长248mm,脉宽20nsec)进行退火。该激光退火也可由近红外线灯退火取代。近红外线为结晶硅所吸收,比非晶硅更有效。所以,应用近红外线可以与1000℃或更高的热退火相当。另一方面,可以防止玻璃衬底受加热损害,因为近红线不会被玻璃衬底吸收太多。就是说,虽然远红外线会被玻璃衬底吸收,但可见或近红外线波长在0.5~4μm范围不会被吸收太多。所以,可以短时间给硅膜退火,而不会加热玻璃衬底和引起收缩。
参照图7D,用等离子CVD法形成厚6000的氧化硅中间绝缘膜508。还可以用聚酰亚胺代替氧化硅。此外,形成穿透绝缘膜的接触孔。用氮化钛和铝的多层膜,经过接触孔形成电极/布线509和510。最后,在氢气氛中,在1atn和350℃下进行30分钟退火。从而制成TFT。
如此形成的TFT的迁移率是110~150cm2/VS。该S值为0.2~0.5V/数位。另外,对将硼掺入源和漏区形成P-沟型TFT的情形,迁移率则为90~120cm2/VS,而S值为0.4~0.6V/数位。与公知PVD或CVD法形成栅绝缘膜的情形比较,根据本实施例的迁移率可以增大20%以上,而S值可以减小20%以上。
另外,根据本实施例的TFT的可靠性却与通过高至1000℃温度热氧化生产的TFT可靠性相当。[实施例8]
图8表示根据本实施例的有源阵列型液晶装置的一个实例。
图中,标号61表示玻璃衬底,而63表示象素区,该区有阵列形的几百×几百的许多象素,每个阵列都用TFT作为开关元件制成。标号62表示外围驱动器区域,其中用TFT形成驱动电路和译码电路,用来驱动象素区的TFT。该象素区63和驱动器区62结合在同一衬底61上。
制作在驱动器区62的TFT必须有高迁移率,以便让大量电流流过。另外,制作在象素区63的TFT必须具有较低漏电流特性,以便增大象素电极的电荷保存能力。举例来说,用于外围区的驱动电路的TFT可以按本发明来制造,而象素区的TFT就不强调加催化剂。亦即,最初在整个衬底表面上形成非晶硅膜。接着,只把镍这样的催化剂有选择地导入根据本发明的外围区半导体层。加热晶化后,主要只使外围区半导体层晶化,而象素区半导体层未被晶化。然而,有一些镍从外围区扩散到象素区,但此扩散量不大。接着,用激光辐照整个半导体层区,以增加结晶度,继此,将半导体层刻制成各自的硅岛以形成各晶体管。从而,能在一个衬底上制造驱动电路用的有较高结晶度的TFT以及有源阵列电路用的低结晶度的TFT。[实施例9]
本实施例涉及改进形成薄膜的方法,使该薄膜能更均匀地把催化剂添加到非晶硅膜上。本发明人察觉到一个问题,就是当将含例如镍或镍化合物作为催化剂的溶液施于非晶硅时,有一种趋势,非晶硅膜的表面推斥溶液,以致涂层的均匀性不怎么好。本发明人发现,当非晶硅膜上有一层很薄氧化膜时,就能改善表面的沾润性,因此,溶液可以涂敷得更均匀。该氧化膜应当足够薄,使镍能穿透氧化膜。适当的厚度是,例如10。此外,该氧化膜可以由UV氧化或热氧化形成。
举例说,对UV氧化的情形,使非晶硅膜表面在氧气中,曝露于UV光下,经3~5分钟。衬底的温度可以是室温。但是,也可能需要加热衬底至臭氧开始分解,形成氧游离基的温度,亦即约200℃。此种情况下,氧化所需的时间就短于室温的情况,约为1分钟。
另一个办法,通过将其上已形成了非晶硅的衬底浸渍入过氧化氢溶液,在70℃下经5分钟,也可以形成氧化膜。较好的是,为净化表面起见,过氧化氢溶液中混以氨。还可以加硫酸或盐酸而不用氨。
总之,通过薄氧化膜措施提高了硅膜的沾润性。此方法不仅可应用于用溶液来形成氧化硅,诸如OCD,如实施例1到7公开的方法,而且也可应用于其他方法,其中将镍或镍化合物用溶剂,诸如水或乙醇溶解,再将此溶液加到非晶硅膜上。
虽然所披露的氧化硅膜是用作其中保持催化元素的最佳实施例,但是其它材料也可以用来替换氧化硅,只要它们能耐高温,例如,可以用氧化铝,通过将氧化铝细颗粒溶解在有机溶剂中,形成氧化铝膜,来代替氧化硅膜。此外,也可以用有机膜,例如光刻胶材料,而将催化元素悬浮其中。此外,虽然各实施例只是针对制造共平面型TFT,应知道,其他公知型晶体管,例如倒置栅型晶体管根据本发明也可以制造。

Claims (44)

1.一种有源阵列显示装置,它包含:
一种半导体层,它具有至少第一和第二杂质区和在一绝缘表面上形成的沟道形成区;
与所述沟道形成区相邻的栅绝缘膜;
与所述栅绝缘膜相邻的栅电极;
一种绝缘膜,它包含在所述半导体层、所述栅绝缘膜和所述栅电极上形成的有机树脂;
在所述绝缘膜上形成的象素电极,它电连接到所述第一和第二杂质区之一;和
在所述绝缘膜上形成的传导层,它与第一和第二杂质区的另一个电连接。
2.按照权利要求1的有源阵列显示装置,其特征在于,所述有源阵列显示装置是液晶显示装置。
3.按照权利要求1的有源阵列显示装置,其特征在于,所述半导体层包含结晶硅。
4.按照权利要求1的有源阵列显示装置,其特征在于,所述栅绝缘膜掺杂有磷。
5.按照权利要求1的有源阵列显示装置,其特征在于,所述栅绝缘膜位于所述沟道形成区上,而且所述栅电极位于所述栅绝缘膜上。
6.按照权利要求5的有源阵列显示装置,其特征在于,所述有源阵列显示装置是液晶显示装置。
7.按照权利要求5的有源阵列显示装置,其特征在于,所述半导体层包含结晶硅。
8.按照权利要求5的有源阵列显示装置,其特征在于,所述栅绝缘膜掺杂有磷。
9.按照权利要求1的有源阵列显示装置,其特征在于,所述象素电极是透明的。
10.按照权利要求9的有源阵列显示装置,其特征在于,所述有源阵列显示装置是液晶显示装置。
11.按照权利要求9的有源阵列显示装置,其特征在于所述半导体层包含结晶硅。
12.按照权利要求9的有源阵列显示装置,其特征在于,所述栅绝缘膜掺杂有磷。
13.按照权利要求9的有源阵列显示装置,其特征在于,所述象素电极包含氧化铟锡。
14.按照权利要求1的有源阵列显示装置,其特征在于,所述栅绝缘膜位于所述沟道形成区上,所述栅电极位于所述栅绝缘膜上,而且所述象素电极是透明的。
15.按照权利要求14的有源阵列显示装置,其特征在于,所述有源阵列显示装置是液晶显示装置。
16.按照权利要求14的有源阵列显示装置,其特征在于,所述半导体层包含结晶硅。
17.按照权利要求14的有源阵列显示装置,其特征在于,所述栅绝缘膜掺杂有磷。
18.按照权利要求14的有源阵列显示装置,其特征在于,所述象素电极包含氧化铟锡。
19.一种有源阵列显示装置,它包含:
一种玻璃衬底;
一种阻挡膜,它包含氧化硅,而且形成在所述的玻璃衬底上;
一种半导体层,它具有至少第一和第二杂质区和在阻挡膜上形成的沟道形成区;
一种栅绝缘膜,它形成在所述沟道形成区上;
一种栅电极,它形成在所述栅绝缘膜上;
一种绝缘膜,它包含在所述半导体层、所述栅绝缘膜和所述栅电极上形成的有机树脂;
在所述绝缘膜上形成的象素电极,它电连接到所述第一和第二杂质区之一;和
在所述绝缘膜上形成的传导层,它与第一和第二杂质区的另一个电连接。
20.按照权利要求19的有源阵列显示装置,其特征在于,所述有源阵列显示装置是液晶显示装置。
21.按照权利要求19的有源阵列显示装置,其特征在于,所述半导体层包含结晶硅。
22.按照权利要求19的有源阵列显示装置,其特征在于,所述栅绝缘膜掺杂有磷。
23.按照权利要求19的有源阵列显示装置,其特征在于,所述象素电极是透明的。
24.按照权利要求23的有源阵列显示装置,其特征在于,所述有源阵列显示装置是液晶显示装置。
25.按照权利要求23的有源阵列显示装置,其特征在于,所述半导体层包含结晶硅。
26.按照权利要求23的有源阵列显示装置,其特征在于,所述栅绝缘膜掺杂有磷。
27.按照权利要求23的有源阵列显示装置,其特征在于,所述象素电极包含氧化铟锡。
28.按照权利要求23的有源阵列显示装置,其特征在于,所述半导体层构成一个薄膜晶体管。
29.一种有源阵列显示装置,它包含:
一种半导体层,它具有至少第一和第二杂质区和在一绝缘表面上形成的沟道形成区;
与所述沟道形成区相邻的栅绝缘膜;
与所述栅绝缘膜相邻的栅电极;
一种绝缘膜,它包含在所述半导体层、所述栅绝缘膜和所述栅电极上形成的有机树脂;
在所述绝缘膜上形成的金属电极,它连接到所述第一和第二杂质区之一;
在所述绝缘膜上形成的象素电极,它通过所述金属电极电连接到所述第一和第二杂质区之一;和
在所述绝缘膜上形成的传导层,它与第一和第二杂质区的另一个连接,其中所述金属电极包含一种同样的物质作为所述传导层。
30.按照权利要求29的有源阵列显示装置,其特征在于,所述有源阵列显示装置是液晶显示装置。
31.按照权利要求29的有源阵列显示装置,其特征在于,所述半导体层包含结晶硅。
32.按照权利要求29的有源阵列显示装置,其特征在于,所述栅绝缘膜掺杂有磷。
33.按照权利要求29的有源阵列显示装置,其特征在于,所述金属电极和所述传导层包含铬。
34.按照权利要求29的有源阵列显示装置,其特征在于,所述象素电极是透明的。
35.按照权利要求34的有源阵列显示装置,其特征在于,所述有源阵列显示装置是液晶显示装置。
36.按照权利要求34的有源阵列显示装置,其特征在于,所述半导体层包含结晶硅。
37.按照权利要求34的有源阵列显示装置,其特征在于,所述栅绝缘膜掺杂有磷。
38.按照权利要求34的有源阵列显示装置,其特征在于,所述金属电极和所述传导层包含铬。
39.按照权利要求34的有源阵列显示装置,其特征在于,所述透明的象素电极包含氧化铟锡。
40.按照权利要求29的有源阵列显示装置,其特征在于,所述象素电极是透明的,而且所述透明的象素电极的一部分位于所述金属电极的一部分之下。
41.按照权利要求40的有源阵列显示装置,其特征在于,所述有源阵列显示装置是液晶显示装置。
42.按照权利要求40的有源阵列显示装置,其特征在于,所述半导体层包含结晶硅。
43.按照权利要求40的有源阵列显示装置,其特征在于,所述栅绝缘膜掺杂有磷。
44.按照权利要求40的有源阵列显示装置,其特征在于,所述透明的象素电极包含氧化铟锡。
CNB991177967A 1993-12-02 1994-12-02 一种有源阵列显示装置 Expired - Fee Related CN1196089C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP339397/1993 1993-12-02
JP5339397A JP2860869B2 (ja) 1993-12-02 1993-12-02 半導体装置およびその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN94112772A Division CN1052565C (zh) 1993-12-02 1994-12-02 一种制造半导体器件的方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100091618A Division CN100521222C (zh) 1993-12-02 1994-12-02 一种有源阵列显示装置

Publications (2)

Publication Number Publication Date
CN1248757A true CN1248757A (zh) 2000-03-29
CN1196089C CN1196089C (zh) 2005-04-06

Family

ID=18327095

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB2005100091618A Expired - Fee Related CN100521222C (zh) 1993-12-02 1994-12-02 一种有源阵列显示装置
CNB991177967A Expired - Fee Related CN1196089C (zh) 1993-12-02 1994-12-02 一种有源阵列显示装置
CN94112772A Expired - Fee Related CN1052565C (zh) 1993-12-02 1994-12-02 一种制造半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005100091618A Expired - Fee Related CN100521222C (zh) 1993-12-02 1994-12-02 一种有源阵列显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN94112772A Expired - Fee Related CN1052565C (zh) 1993-12-02 1994-12-02 一种制造半导体器件的方法

Country Status (7)

Country Link
US (1) US5585291A (zh)
EP (2) EP0984317A3 (zh)
JP (1) JP2860869B2 (zh)
KR (1) KR100303110B1 (zh)
CN (3) CN100521222C (zh)
DE (1) DE69425632T2 (zh)
TW (1) TW260831B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303647C (zh) * 2003-09-30 2007-03-07 佳能株式会社 加热方法、加热装置、以及图像显示装置的制造方法
CN100459049C (zh) * 2006-04-28 2009-02-04 台湾薄膜电晶体液晶显示器产业协会 运用金属-硫系元素化合物的先驱物溶液制作主动层薄膜的方法

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483651C (zh) * 1992-08-27 2009-04-29 株式会社半导体能源研究所 半导体器件的制造方法
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR0171923B1 (ko) * 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US6798023B1 (en) * 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
CN1156918C (zh) 1993-12-02 2004-07-07 株式会社半导体能源研究所 半导体器件
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JPH0869967A (ja) 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US6127279A (en) * 1994-09-26 2000-10-03 Semiconductor Energy Laboratory Co., Ltd. Solution applying method
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
TW297950B (zh) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
US6331475B1 (en) 1995-01-12 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Method and manufacturing semiconductor device
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW529773U (en) 1995-06-01 2003-04-21 Semiconductor Energy L B Semiconductor device
US6902616B1 (en) 1995-07-19 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) * 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW319912B (zh) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3725169B2 (ja) 1996-05-15 2005-12-07 セイコーエプソン株式会社 塗布膜を有する薄膜デバイスの製造方法
US6133119A (en) * 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
CN1882206A (zh) 1996-09-19 2006-12-20 精工爱普生株式会社 矩阵式显示元件及其制造方法
KR100297498B1 (ko) 1996-11-20 2001-10-24 윤덕용 마이크로파를이용한다결정박막의제조방법
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機el表示装置の製造方法
JPH10228248A (ja) * 1996-12-09 1998-08-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその作製方法
JPH10199807A (ja) * 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JP3973723B2 (ja) * 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5994164A (en) * 1997-03-18 1999-11-30 The Penn State Research Foundation Nanostructure tailoring of material properties using controlled crystallization
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
US6241817B1 (en) * 1997-05-24 2001-06-05 Jin Jang Method for crystallizing amorphous layer
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100340124B1 (ko) 1998-02-10 2003-01-29 주승기 박막트랜지스터 제조방법
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO1999067813A1 (en) 1998-06-25 1999-12-29 The Penn State Research Foundation Electrostatic printing of a metallic toner to produce a polycrystalline semiconductor from an amorphous semiconductor
US6818059B2 (en) * 1998-07-10 2004-11-16 Lg. Philips Lcd Co., Ltd. Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP2002083974A (ja) 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
DE10197002B3 (de) * 2000-12-04 2017-11-23 Mattson Technology Inc. Verfahren und System zur Wärmebehandlung
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003273016A (ja) * 2002-01-11 2003-09-26 Sharp Corp 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
JP3937892B2 (ja) * 2002-04-01 2007-06-27 日本電気株式会社 薄膜形成方法および半導体装置の製造方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US20060212644A1 (en) * 2005-03-21 2006-09-21 Acton John D Non-volatile backup for data cache
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
DE102008051520A1 (de) 2008-10-13 2010-04-22 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Erzeugung einer (001)-texturierten Kristallschicht aus einem photoaktiven Schichtgitter-Halbleiter auf einer metallisch leitfähigen Schicht unter Beteiligung eines Metallpromoters
KR101199301B1 (ko) 2008-12-05 2012-11-09 한국전자통신연구원 확산 영역을 포함하는 화합물 반도체 소자의 형성 방법
TWI401635B (zh) * 2009-04-13 2013-07-11 Innolux Corp 顯示面板及應用該顯示面板的影像顯示系統
TWI420438B (zh) * 2010-05-14 2013-12-21 Kinpo Elect Inc 防靜電放電的顯示器
CN102751200B (zh) * 2012-06-29 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法
CN106548926B (zh) * 2016-10-27 2018-04-10 京东方科技集团股份有限公司 多晶硅层的制备方法、薄膜晶体管、阵列基板及显示装置
CN107516663A (zh) * 2017-08-24 2017-12-26 京东方科技集团股份有限公司 一种阵列基板、显示面板及其制备方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3108914A (en) * 1959-06-30 1963-10-29 Fairchild Camera Instr Co Transistor manufacturing process
US3389024A (en) * 1964-05-12 1968-06-18 Licentia Gmbh Method of forming a semiconductor by diffusion through the use of a cobalt salt
US3886569A (en) * 1970-01-22 1975-05-27 Ibm Simultaneous double diffusion into a semiconductor substrate
US3873384A (en) * 1970-04-21 1975-03-25 Chang Chun Yen Method of stabilizing a silicon base mos device with zinc
US3783049A (en) * 1971-03-31 1974-01-01 Trw Inc Method of platinum diffusion
US3988762A (en) * 1974-05-28 1976-10-26 General Electric Company Minority carrier isolation barriers for semiconductor devices
US4110488A (en) * 1976-04-09 1978-08-29 Rca Corporation Method for making schottky barrier diodes
US4091527A (en) * 1977-03-07 1978-05-30 Rca Corporation Method for adjusting the leakage current of silicon-on-sapphire insulated gate field effect transistors
US4090915A (en) * 1977-08-12 1978-05-23 Rca Corporation Forming patterned polycrystalline silicon
JPS5559762A (en) * 1978-10-30 1980-05-06 Toshiba Corp Method of fabricating semiconductor device
JPS55121653A (en) * 1979-03-14 1980-09-18 Fujitsu Ltd Method of treating surface of semiconductor substrate
JPS5868923A (ja) * 1981-10-19 1983-04-25 Nippon Telegr & Teleph Corp <Ntt> 結晶薄膜の製造方法
US4534820A (en) * 1981-10-19 1985-08-13 Nippon Telegraph & Telephone Public Corporation Method for manufacturing crystalline film
US4619719A (en) * 1982-01-28 1986-10-28 Owens-Illinois, Inc. Process for forming a doped oxide film and composite article
US5153702A (en) * 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
JPH07114184B2 (ja) * 1987-07-27 1995-12-06 日本電信電話株式会社 薄膜形シリコン半導体装置およびその製造方法
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPH01156725A (ja) * 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
JP2730900B2 (ja) * 1988-02-15 1998-03-25 三洋電機株式会社 半導体装置の製造方法
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH0760807B2 (ja) * 1990-03-29 1995-06-28 株式会社ジーティシー 半導体薄膜の製造方法
GB9014723D0 (en) * 1990-07-03 1990-08-22 Marconi Gec Ltd Crystallisation process
US5037622A (en) * 1990-07-13 1991-08-06 Mobil Solar Energy Corporation Wet-tip die for EFG crystal growth apparatus
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2840434B2 (ja) * 1990-11-15 1998-12-24 キヤノン株式会社 結晶の形成方法
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP3055237B2 (ja) * 1991-08-29 2000-06-26 セイコーエプソン株式会社 液晶表示パネル及びその製造方法
JPH0582442A (ja) * 1991-09-18 1993-04-02 Sony Corp 多結晶半導体薄膜の製造方法
SG81187A1 (en) * 1991-11-29 2001-06-19 Seiko Epson Corp Liquid crystal display device and manufacturing method therefor
EP0554060A3 (en) * 1992-01-31 1993-12-01 Canon Kk Liquid crystal display apparatus
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
KR0171923B1 (ko) * 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW295703B (zh) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JPH0766195A (ja) * 1993-06-29 1995-03-10 Sumitomo Sitix Corp シリコンウェーハの表面酸化膜形成方法
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303647C (zh) * 2003-09-30 2007-03-07 佳能株式会社 加热方法、加热装置、以及图像显示装置的制造方法
CN100459049C (zh) * 2006-04-28 2009-02-04 台湾薄膜电晶体液晶显示器产业协会 运用金属-硫系元素化合物的先驱物溶液制作主动层薄膜的方法

Also Published As

Publication number Publication date
CN1109211A (zh) 1995-09-27
EP0984317A3 (en) 2001-03-21
KR100303110B1 (ko) 2001-12-15
JPH07161635A (ja) 1995-06-23
CN1052565C (zh) 2000-05-17
CN100521222C (zh) 2009-07-29
EP0656644A1 (en) 1995-06-07
EP0656644B1 (en) 2000-08-23
CN1645621A (zh) 2005-07-27
JP2860869B2 (ja) 1999-02-24
DE69425632T2 (de) 2000-12-28
CN1196089C (zh) 2005-04-06
DE69425632D1 (de) 2000-09-28
US5585291A (en) 1996-12-17
TW260831B (zh) 1995-10-21
EP0984317A2 (en) 2000-03-08

Similar Documents

Publication Publication Date Title
CN1196089C (zh) 一种有源阵列显示装置
CN1052572C (zh) 制造半导体器件的方法
CN1054943C (zh) 制造半导体器件的方法
CN1160759C (zh) 半导体器件及其制造方法
CN1051877C (zh) 半导体器件及其制造方法
US6184068B1 (en) Process for fabricating semiconductor device
CN1094652C (zh) 制造具有结晶半导体膜的半导体器件的方法
CN1156918C (zh) 半导体器件
US20040005742A1 (en) Process for fabricating semiconductor device
CN1109213A (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1638034A (zh) 用于制造半导体器件的方法
CN1097298C (zh) 制造结晶硅半导体和薄膜晶体管的方法
CN1051640C (zh) 半导体器件及其制造方法
CN1149631C (zh) 制备具有结晶性的半导体膜的设备和方法
JP3973960B2 (ja) 半導体装置の作製方法
CN1146038C (zh) 半导体器件及其制造方法
JP4125387B2 (ja) 半導体装置作製方法
JP3950307B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050406

Termination date: 20131202