CN1252529C - 增加透明导电层电导率的方法 - Google Patents

增加透明导电层电导率的方法 Download PDF

Info

Publication number
CN1252529C
CN1252529C CNB018043062A CN01804306A CN1252529C CN 1252529 C CN1252529 C CN 1252529C CN B018043062 A CNB018043062 A CN B018043062A CN 01804306 A CN01804306 A CN 01804306A CN 1252529 C CN1252529 C CN 1252529C
Authority
CN
China
Prior art keywords
layer
transparency conducting
conducting layer
photoresist layer
electric conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018043062A
Other languages
English (en)
Other versions
CN1451102A (zh
Inventor
I·D·弗伦奇
P·J·范德扎阿格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1451102A publication Critical patent/CN1451102A/zh
Application granted granted Critical
Publication of CN1252529C publication Critical patent/CN1252529C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

一种增加透明导电层电导率的方法，其中对透明层构图的光阻材料层具有带锥度的边缘并被部分刻蚀。部分刻蚀使被选择性地覆盖的下面的透明导电体的边缘区域露出。本方法有一个对透明层单独构图的阶段，但使用对有锥度的光阻层的部分刻蚀，以便露出透明层的小边缘区域，用导电层(可以是不透明的)覆盖。

Description

增加透明导电层电导率的方法
技术领域
本发明涉及一种增加透明层导电率的方法，特别是用在像素设备，如有源矩阵液晶显示器的制造中。本发明也涉及在这样的显示器制造中使用的晶体管衬底，被称为有源板。
背景技术
典型情况下，液晶显示器包括一个有源板和一个无源板极，将液晶材料夹在其中。该有源板包括一个晶体管开关设备阵列，典型的做法是一个晶体管与显示器的每个像素关联。每个像素也与有源板上的一个像素电极关联，将信号施加在上面用以控制各个像素的亮度。可将液晶显示器安排成能透射的或反射的设备。
图1示出制成一种已知的LCD有源板的例子中的像素的电气元件。将这些像素安排成行和列。将像素的行导体10连到TFT 12的栅极。将列电极14连到源极。在像素上所提供的液晶材料有效地限定在晶体管12的漏极和公共接地面18之间延伸的一个液晶单元16。一个可选的像素存储电容器20被连接在晶体管12的漏极和与像素相邻的行关联的行导体10之间。
大面积的有源板至少是部分透明的，这是需要的，因为典型情况下显示器被背光照亮。在通常的显示设备中，像素电极必须是透明的，而将行和列导体形成为金属的不透明线。金属层，如铬，钼，铝，合金或多层结构由于高的导电率被用于行和列导体，以改进设备的性能。像素驱动信号所施加的线的导电率(通常是列线)在大显示器中特别重要，因为相当大的压降出现在线的长度上，使它不可能均匀地沿着线(列)驱动所有的像素。
使用金属列导体的一个问题是，为了形成列导体和像素电极需要分离的沉积和光刻步骤，像素电极必须是透明的，典型情况下是由一种透明的导电氧化物膜组成，众所周知，在制造过程中光刻步骤对于制造过程的费用来说是主要的影响因素。每个光刻步骤可被认为是减少过程的产量及增加成本。
通常用于LCD有源板的制造过程是一个5掩模的工序。参考图2中所示的底栅TFT LCD源板极，每步需要一个分离的掩模定义，该方法的步骤如下：
(i)规定衬底21上的栅极22(它是行导体的部分)；
(ii)规定无定形的硅岛(安放在覆盖整个结构的栅极电介质23上)，包括一个下本征层24和一个上涂料接触层26；
(iii)规定金属源极28，漏极30和列电极32；
(iv)规定在覆盖整个衬底的钝化层36中的一个接触孔34；和
(v)规定透明的像素电极38，通过孔34与漏极10接触。
通过提供一个像素电极与相邻行的行/栅极导体的一部分的重迭面积可以简单地从栅极电介质形成图1中所示的电容器。
为了降低成本和增加产量，已经有各种各样减少制造过程中光刻步骤的数目，从而减少掩膜数的建议。
例如，已经提议，从相同的透明导电氧化物膜作为像素电极来形成列导体，使得这些像素结构的组分可在一起被沉积和构图。另一种措施可导致一个两掩模的工序，参考图3中所示的底栅TFT LCD有源板对此进行解释。每步需要一个分离的掩膜定义，该方法的步骤是：
(i)规定栅极22(和行导体)；和
(ii)规定透明列电极32(也形成TFT源极28)和像素电极38(也形成TFT漏极30)。
通过利用栅极22的自调准过程，例如，利用UV通过衬底曝光，可以达到对半导体岛24，26的限定。当然，利用一个第三掩模步骤(在以上的步骤(i)和(ii)之间)可以同样形成半导体。在阵列的周围，将栅极电介质23利用一种低精度的步骤刻蚀掉，使得在显示器的周围能够接触栅极线。
在这种结构中，用于列线的透明导电氧化物膜的高阻抗妨碍了这种结构在大(TV尺寸)显示器或较高分辨率显示器，例如VGA以上中的使用。
由于这个原因，有另一些提议来对付该层的列导体部分，以便增加导电率而不影响像素电极的透明度。例如，文章“CondnetivityEnhancement of Transparent Electrode by Side-Wall CopperElectroplating”，J.Liu et al，SID 93 Digest，Page 554公开了一种通过将铜制总线电镀到金属氧化物列线的边上来增强电导率的方法。该方法包含一种不完全的刻蚀过程，以便留下起着使铜增长的晶粒作用的金属氧化物残渣。这种过程是复杂的并难以控制。另外，铜制总线将在源和漏电极的周围，存在着由于形成总线时快速的侧向的铜增长引起的源极和漏极之间短路的风险。在源和漏电极周围的铜制总线也影响TFT的沟道长度，因而使TFT特性不可预测。
WO 99/59024公开了一种通过提供与透明电极相邻的构图的金属层来增强透明电极电导率的方法。
对于一种简单的用于增加透明的金属氧化物层如ITO电导率，而没有剧烈地增加过程复杂性的方法仍然有需要。这样一种方法将在有源矩阵LCD制造中得到应用，但对于可实施掩模数减少的其他技术也是有用的，如果透明导电层可被制成更加导电而没有损失透明度的话。这对于聚合物LED和大面积图象传感器可能是有益的。
发明内容
依据本发明的第一方面，提供一种增加透明导电层电导率的方法，包括：
在透明导电层上沉积光阻材料层，并且将该光阻材料层构图为与透明导电层所希望的图案对应的形状；
利用光阻材料层来构图透明导电层，其中光阻材料层的边缘区域有锥度；以及
将光阻材料层部分刻蚀，使得至少部分边缘区域被完全除去，从而露出下面的透明导电层；
其中所述方法还包括至少激活所述透明导电层的露出的部分，来用于随后的无电电镀；以及
使用无电电镀方法利用金属层对透明导电层的露出部分进行有选择地电镀。
这种方法有一个单独的构图阶段，但是利用对锥形阻抗层的部分刻蚀，以便露出透明层的小的边缘区域，以便用导电层覆盖(可以是不透明的)。
可以通过光阻材料再流通技术提供锥形边缘区域。这并不需要任何掩模步骤，可以利用升温烘烤过程来实现。
选择性喷镀的步骤可以包括：
激活透明导电层的露出部分；
除去部分刻蚀的光阻层；
对透明导电层被激活的区域实施无电喷镀。
除去光阻可以替换成在喷镀操作以后进行。
金属层最好包括铜或银，该透明导体层包括导电氧化物，例如ITO。
增加电导率的透明导电层可被用在液晶显示器制造中。为此目的，依据本发明的第二方面，在此提供一种形成用于液晶显示器的有源板的方法，包括：
将栅极导电层沉积在绝缘衬底上，并且对于所述栅极导电层进行构图；
将栅极绝缘层沉积在已构图的栅极导电层上；
将硅层沉积在栅极绝缘层上；
将透明导电层沉积在硅层上；
将光阻材料层沉积和构图在透明层上，具有限定源极和漏极区域、像素电极区域和与源极或漏极导电体关联的线导电体区域的形状；和
利用光阻材料层将透明导电层构图，其中光阻材料层的边缘区域有一个锥度；以及
将光阻材料层部分地刻蚀，使得至少部分边缘区域被完全地除去，从而露出下面的透明导电层；
其中所述方法还包括至少激活所述透明导电层的露出的部分，来用于随后的无电电镀；以及
使用无电电镀方法利用金属层对透明导电层的露出部分进行有选择地电镀。
这种方法可以使一个两掩模过程能够被使用，其中栅极导电体被利用一个第一光刻方法沉积和构图，光阻层被利用一个第二光刻方法沉积和构图，硅层被自调准与栅极导电体成一线。
依据本发明的第三方面，在此提供一种用于液晶显示器的有源板，包括：
栅极导电层，栅极绝缘层，以及硅层，它们一起限定像素晶体管；
透明导电层，限定用于像素晶体管的源极和漏极导电体，还限定列导电体，每个列导电体连接到一个关联晶体管的源极和漏极之一，并且还限定像素电极，其中每个源极和漏极导电体、列导电体和像素电极都包括具有外部边缘的图案；以及
金属层，仅仅覆盖由透明导电层形成的源极和漏极导电体、列导电体和像素电极的外部边缘。
另一种方案是，每个列导电体可以包括一种栅格形状，栅格的所有边缘具有覆盖的金属层。
附图说明
现在将参考附图详细描述本发明的例子，其中：
图1示出一种有源板的像素组分；
图2示出一种利用底栅TFT的通常的有源板，并利用一个5掩模过程制造成；
图3示出一种利用底栅TFT和利用一个两掩模过程制成的所提议的有源板；
图4被用于解释本发明背后的原理；
图5示出用于制造LCD显示器的有源板的本发明制造过程；
图6示出另一种列方案；和
图7示出一种完整的液晶显示器结构。
应该指出，这些图是图解用的，并未按比例画出。在图中为了简单和方便起见，这些图的相对尺寸和部件的比例在尺寸上已被夸大或缩小表示出。
具体实施方式
参考图4解释本发明后面的原理。本发明包含利用一种标准刻蚀过程，例如利用一种聚合物抗蚀剂的型式，如光阻材料，使透明导电线40，如ITO构图。抗蚀剂必须留在ITO上，并使在线的边缘41a上比中心部分41b薄，如图4A所示。这可利用光阻剂的回流来实现。然后抗蚀剂在一种等离子过程中通过部分刻蚀(或烧成灰烬)被变薄，以便可控地留下被露出的ITO的区域43，如图4B中所示。图4简要地示出具有直线锥度的光阻材料。例如，具有大约26°的角θ的锥度边缘的2μm光阻材料被用于对ITO构图。然后，如果刻蚀过程被用于除去1μm厚度的光阻材料，而不刻蚀下面的层，则2μm的ITO43将被露出在线的边缘上。
然后被露出的ITO有选择地用高导电金属，如银或铜，通过电解作用或无电喷涂过程覆盖。任何玻璃或其他的下面的层必须保持未被覆盖。电解镀方法需要对ITO线完成电连接，然后给于衬底一种适当的电镀工序。另一方案是，可以实施对被露出的ITO进行有选择的无电喷涂。为了这么做，被露出的ITO43被浸泡在适当的无电镀溶液中以前必须被敏化和/或激活。光阻材料可以在衬底被浸泡在无电镀溶液中以前或以后被除去。最好，在光阻材料被除去以前进行电镀，因为这层可被用于避免金属附着到未被处理的ITO表面的可能性。其结果是无电覆盖的金属将只沉积在光阻材料已被部分刻蚀过程除去的ITO区域上。计算表明，将铜无电覆盖在ITO列两侧的2μm宽的带上，750nm的厚度将允许驱动45英寸对角线，SXGA分辨率的显示器。正如以下将进一步解释的那样，通过安排列增加边缘区域，所需的金属厚度可被减少，或显示器尺寸或分辨率可以增加。
现在将参考图5描述本发明对一种用于制造有源矩阵液晶显示器的有源板的低掩模数过程的应用。过程的第一步与已知的2-掩模过程是共同的。
图5A是一种低掩模数过程第一阶段的简图。栅极金属45已被沉积和限定在衬底46上，一种标准的背沟道刻蚀TFT堆栈沉积已被实施。这提供一个硅氮化物栅极绝缘层47，一个无定形的硅层48和一个加添加剂的硅层49，起着一个接触面的作用。图5A右面的区域将被用于形成开关晶体管(图1中的12)，而图5A的左面将形成行引入区域，在此驱动信号可被施加到行导电体。典型情况下，SiN栅极绝缘体47是400nm厚，本征无定形硅48是160nm厚，加添加剂的无定形硅是40nm厚，虽然可以使用其他厚度的层。加添加剂的硅层49可以是微晶质硅，以便对硅触点提供良好质量的ITO。
TFT堆必须从行引入区域刻蚀掉。这只需要粗略的调整而不是刻蚀精细的形状。这种掩模步骤可通过在刻蚀前将一塑料薄片印刷，层压在阵列区域上实现，或利用粗略调准的印制的光阻材料50实现，如图5B中所示。在图5C中，TFT堆已被从行引入区域刻蚀掉，一种正的光阻材料51被应用到整个板极。
后部照明被使用，以便使正的光阻材料构图成具有与栅极线相同的形状，如图5D中所示。其余的光阻材料层被用于使两个硅层构图，以便留下图5E中的晶体管沟道区域52，然后，透明导电层53，例如喷涂的ITO，被应用在整个板极上。光阻材料54被应用和构图，以便限定源极和漏极区域55，56，像素电极区域57和行引入线形状58。这些步骤被示于图5F和5G。
在图5A到5G中的步骤以前已被提出。为了实施用于改进透明层53电导率的本发明的方法，光阻材料应该经受一种回流的过程以产生锥度。事实上，在标准的显影过程和在110℃烧烤以后，光阻材料可以具有小的锥度。为了部分地刻蚀以便留下足够宽(例如大于1μm宽)的未覆盖的带，锥度的角度必须较小。这可通过较高温度的烧烤，使光阻材料回流来实现。光阻材料的回流是一种标准的处理技术，被用于产生下面层的锥形刻蚀。已回流过的光阻材料层被示于图5A中。
图5I示出回流过的光阻材料已被用于将透明导电层53构图以后的衬底。这可通过一种湿的或干的刻蚀过程来完成，但是为了使对ITO的欠刻蚀为最小，干刻蚀可能是优选的。
回流的锥形光阻材料过去已被用于产生锥形层。通常，衬底是一个被利用一种以类似速率将光阻材料和下面的层刻蚀的过程刻蚀的等离子体。这就将光阻材料的锥形形状转移到该层。在本发明的过程中，下面层的锥度并不需要，所以利用一种并不刻蚀下面层的等离子体过程使光阻材料变薄。
因此，对光阻材料的部分刻蚀是在并不浸蚀任何下面的ITO，a-Si，或SiN层的条件下进行的。这可以在一种氧等离子体中完成，或许添加其他的气体，如SF6或CF4，以便改进对过程的控制。图5J示出部分刻蚀的效果，在被构图的透明导电体53的每个区域的任一侧上留下薄的被露出的带59。
然后，这些被露出的带59被激活(在图5K中用60作简要地表示)，用于通过浸渍在含钯的溶液中进行无电沉积。然后光阻材料被除去，铜或银61被通过无电沉积有选择地沉积在被激活的区域，如图6L中所示，图上也示出通过标准的刻蚀过程从TFT沟道区域除去的加添加剂的硅层49的一个区域。
在过程结束时，列导电体和像素在靠近边缘处有一个铜带。这就保证光可以通过像素，而列导电体下的铜给出高的电导率，以便对大的，高分辨率显示器寻址。
在以上所描述的过程的例子中，在将抗蚀剂回流和部分刻蚀以后，需要将ITO被露出的带59激活的步骤，这是在无电镀以前通过浸渍在钯溶液中实现的，其他被露出的区域可能有风险，例如，硅氮化物层47的区域，成为沾染钯，从而影响电镀的自选择方式。为了避免这种情况，使用一种替代的过程可能是优选的，在其中ITO材料在处理的较早阶段被适当地激活。在这种修改的方法中，紧接着在图5F中所示的阶段上将透明导电材料(ITO)层53喷涂以后，未从沉积设备中除去结构，通过喷涂在层53的表面施加适当的激活材料薄层。这意味着在后继的将抗蚀剂回流和刻蚀的阶段(图5J)以后，层53的被露出区域59已经被适当地激活，钯对结构其他区域粘附的可能性被消除。在这种情况下，当进行电镀时，当然必须将抗蚀剂留在位置中。
在ITO被喷涂的方法步骤的上一阶段中，为了通过应用钯层电镀激活ITO也有这样的优点，即由于处理步骤数量减少，过程被简化到一定的程度，鉴于钯被沉积在与TIO相同的喷涂设备中，避免了对清理步骤的需要。而且，钯粘附到ITO可能比通过一个湿的化学沉积层实现好得多。喷涂被沉积的激活层最好顶多只有大约几毫微米的厚度。因此并不过分影响像素电极区域38上ITO的透明度。铂可被用来代替钯作为激活材料使用并同样被沉积。
在这个修改方法的变更中，双层堆Ti/pd，Cr/Pd或Mo/Pd(或合金)可被用于在ITO上沉积的激活层。在这些堆中，Ti，Cr或Mo层作为粘附层起作用，这一层形成得非常薄，典型情况下小于5nm，所以并不吸收任何可见光，只是稍稍将它散射。
为了增强对于较大显示器的电导率，或者减少所需的电镀金属厚度，列导电体可被分成两个或更多，这需要用交叉束连接几次，以保证电流传送到两个列上。
图6A示出两个被电镀的列62，64以便使电导率加倍、每个列导电体在两个边缘上有一个金属层65，两个列导电体被通过许多桥接部分66连接在一起，它们被金属层完全覆盖，这是通过提供桥接部分达到的，桥接部分的宽度小于光阻材料从边缘拉回的距离的两倍。
图6B示出一种方案，其中每个列导电体包括一种栅格配置，栅格的所有边缘有覆盖的金属层。在这种情况下，电导率几乎是单个列的导电率的三倍。
当利用低掩模数技术使用增强电导率列时，如以上实施方案中所示的那样，放在行上的无定形硅引入寄生TFT，这将影响显示器的驱动，这些影响可在驱动方案中进行协调，可以通过小心的设计将它们减至最小。
图7示出整个液晶显示器的结构。液晶材料层70被提供在包括上述结构的有源板72上。进一步的衬底73覆盖液晶材料层。这种进一步的衬底73可被与一种彩色滤波器74和限定公共电极18(图1中所示)的板极的装置一起提供在一个面上。一种极化板极76也被提供在衬底72的相对边上。
因为本发明专门涉及晶体管衬底，液晶显示器的操作和结构将不作任何更详细的描述，因为这对于本领域的技术人员将是明显的。
所描述的特定的例子在ITO透明电极上提供铜，或银的镀层。可以使用其他的导电氧化物透明电极，可以电镀其他的金属。这些可能性归入本发明的范围。
可以对所描述的那些提供附加层，有各种各样可选方案，这对于本领域的技术人员将是明显的。在本申请中没有详细描述具体的处理参数和材料，因为本发明是基于已知的各种处理步骤和材料。这些步骤，和可能的方案的范围，对于本领域的技术人员将是明显的。
以上特定的例子在LCD的有源板中使用无定形的硅TFT，但其他的半导体装置是可能的，如多晶质或微晶质。
在所描述的特定的例子中，使用底栅极晶体管，但也可以使用顶栅极晶体管。事实上，本发明可应用到需要透明像素电极的任何像素设备中，在其中将对限定像素电极的层的沉积与线(行或列)导电体组合可能是有益的。

Claims (23)

1.一种增加透明导电层电导率的方法，包括：
在透明导电层上沉积光阻材料层，并且将该光阻材料层构图为与透明导电层所希望的图案对应的形状；
利用光阻材料层来构图透明导电层，其中光阻材料层的边缘区域有锥度；以及
将光阻材料层部分刻蚀，使得至少部分边缘区域被完全除去，从而露出下面的透明导电层；
其中所述方法还包括至少激活所述透明导电层的露出的部分，来用于随后的无电电镀；以及
使用无电电镀方法利用金属层对透明导电层的露出部分进行有选择地电镀。
2.一种依据权利要求1的方法，其中在利用光阻材料层对透明导电层进行构图之前，所述光阻材料层的边缘区域配置有锥度。
3.一种依据权利要求1的方法，其中通过光阻材料回流技术来提供有锥度的边缘区域。
4.一种依据前述任一项的方法，其中在部分刻蚀步骤之后执行激活透明导电层的露出部分的步骤，其中在激活步骤之后除去了在部分刻蚀后所剩余的光阻材料层，在除去该剩余的光阻材料层之后执行无电电镀步骤。
5.一种依据权利要求1到3中任一项的方法，其中激活透明导电层的露出部分的步骤包括，在沉积和构图所述光阻材料层步骤之前使用钯来激活该全部透明导电层，并且其中在无电电镀步骤之后除去了在部分刻蚀后所剩余的光阻材料层。
6.一种依据权利要求5的方法，其中钯层被沉积在透明导电层的表面上。
7.一种依据权利要求1、2或3的方法，其中金属层包括铜或银。
8.一种依据权利要求1、2或3的方法，其中透明导电层包括导电氧化物。
9.一种如权利要求8的方法，其中氧化物包括ITO。
10.一种形成用于液晶显示器的有源板的方法，包括：
将栅极导电层沉积在绝缘衬底上，并且对于所述栅极导电层进行构图；
将栅极绝缘层沉积在已构图的栅极导电层上；
将硅层沉积在栅极绝缘层上；
将透明导电层沉积在硅层上；
将光阻材料层沉积和构图在透明层上，具有限定源极和漏极区域、像素电极区域和与源极或漏极导电体关联的线导电体区域的形状；和
利用光阻材料层将透明导电层构图，其中光阻材料层的边缘区域有一个锥度；以及
将光阻材料层部分地刻蚀，使得至少部分边缘区域被完全地除去，从而露出下面的透明导电层；
其中所述方法还包括至少激活所述透明导电层的露出的部分，来用于随后的无电电镀；以及
使用无电电镀方法利用金属层对透明导电层的露出部分进行有选择地电镀。
11.一种依据权利要求10的方法，其中在利用光阻材料层对透明导电层构图以前提供光阻材料层边缘区域锥度。
12.一种依据权利要求10的方法，其中通过光阻材料回流技术提供有锥度的边缘区域。
13.一种依据权利要求10，11或12的方法，其中在部分刻蚀步骤之后执行激活透明导电层的露出部分的步骤，其中在激活步骤之后除去了在部分刻蚀后所剩余的光阻材料层，在除去该剩余的光阻材料层之后执行无电电镀步骤。
14.一种依据权利要求10，11或12的方法，其中激活透明导电层的露出部分的步骤包括，在沉积和构图所述光阻材料层步骤之前使用钯来激活该全部透明导电层，并且其中在无电电镀步骤之后除去了在部分刻蚀后所剩余的光阻材料层。
15.一种依据权利要求14的方法，其中钯层被沉积在透明导电层表面上。
16.一种依据权利要求10、11或12的方法，其中金属层包括铜或银。
17.一种依据权利要求10、11或12的方法，其中透明导电层包括导电的氧化物。
18.一种如权利要求17的方法，其中该氧化物包括I TO。
19.一种依据权利要求10、11或12的方法，其中利用第一光刻过程来沉积和构图栅极导电体，利用第二光刻过程来沉积和构图光阻材料层，硅层与栅极导电体对准。
20.一种用于液晶显示器的有源板，包括：
栅极导电层，栅极绝缘层，以及硅层，它们一起限定像素晶体管；
透明导电层，限定用于像素晶体管的源极和漏极导电体，还限定列导电体，每个列导电体连接到一个关联晶体管的源极和漏极之一，并且还限定像素电极，其中每个源极和漏极导电体、列导电体和像素电极都包括具有外部边缘的图案；以及
金属层，仅仅覆盖由透明导电层形成的源极和漏极导电体、列导电体和像素电极的外部边缘。
21.一种依据权利要求20的有源板，其中每个像素与至少两个列导电体关联，每个列导电体有一个覆盖两个边缘的金属层，两个列导电体通过桥接部分连接在一起。
22.一种依据权利要求21的有源板，其中桥接部分完全被金属层覆盖。
23.一种依据权利要求20的有源板，其中每个列导电体包括一种栅格配置，栅格的所有边缘具有覆盖的金属层。
CNB018043062A 2000-12-01 2001-11-29 增加透明导电层电导率的方法 Expired - Fee Related CN1252529C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0029315.9A GB0029315D0 (en) 2000-12-01 2000-12-01 Method of increasing the conductivity of a transparent conductive layer
GB0029315.9 2000-12-01

Publications (2)

Publication Number Publication Date
CN1451102A CN1451102A (zh) 2003-10-22
CN1252529C true CN1252529C (zh) 2006-04-19

Family

ID=9904244

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018043062A Expired - Fee Related CN1252529C (zh) 2000-12-01 2001-11-29 增加透明导电层电导率的方法

Country Status (7)

Country Link
US (2) US6498087B2 (zh)
EP (1) EP1337894A2 (zh)
JP (1) JP2004515045A (zh)
KR (1) KR20020077402A (zh)
CN (1) CN1252529C (zh)
GB (1) GB0029315D0 (zh)
WO (1) WO2002044805A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6647270B1 (en) * 1999-09-10 2003-11-11 Richard B. Himmelstein Vehicletalk
GB0029427D0 (en) * 2000-12-02 2001-01-17 Koninkl Philips Electronics Nv Pixellated devices such as active matrix liquid crystal displays
GB0102167D0 (en) * 2001-01-27 2001-03-14 Koninl Philips Electronics Nv Pixellated devices such as active matrix liquid crystal displys and methods of manufacturing such
GB0102756D0 (en) * 2001-02-03 2001-03-21 Koninkl Philips Electronics Nv Method of improving the conductivity of transparent conductor lines
JP4969001B2 (ja) * 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
SG106070A1 (en) * 2002-04-23 2004-09-30 Agency Science Tech & Res Method for elelctroless deposition of a metal layer on selected portions of a substrate
US7049163B1 (en) * 2005-03-16 2006-05-23 Chunghwa Picture Tubes, Ltd. Manufacture method of pixel structure
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
FR2890236B1 (fr) * 2005-08-30 2007-11-30 Commissariat Energie Atomique Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7341948B2 (en) * 2006-01-17 2008-03-11 International Business Machines Corporation Method of making a semiconductor structure with a plating enhancement layer
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
TWI299573B (en) 2006-05-02 2008-08-01 Au Optronics Corp Liquid crystal display array substrate and its manufacturing method
KR101261214B1 (ko) * 2006-05-18 2013-05-06 서울옵토디바이스주식회사 발광 다이오드 제조방법
US7602001B2 (en) * 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
CN101939698B (zh) * 2007-12-14 2014-09-17 3M创新有限公司 制备电子器件的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6019608B2 (ja) * 1978-10-03 1985-05-17 シャープ株式会社 電極パタ−ン形成方法
JPH0634349B2 (ja) * 1983-11-30 1994-05-02 株式会社日立製作所 磁気バブルメモリ素子の製造方法
JPS60198517A (ja) * 1984-03-22 1985-10-08 Seiko Epson Corp 液晶パネルの部分メツキ方法
JPS61138285A (ja) * 1984-12-10 1986-06-25 ホシデン株式会社 液晶表示素子
JPH0685032B2 (ja) * 1985-10-17 1994-10-26 キヤノン株式会社 カイラルスメクティック液晶素子
JPH0691252B2 (ja) * 1986-11-27 1994-11-14 日本電気株式会社 薄膜トランジスタアレイ
US5000545A (en) * 1987-05-28 1991-03-19 Canon Kabushiki Kaisha Liquid crystal device with metal electrode partially overlying transparent electrode
JPH01179915A (ja) * 1988-01-11 1989-07-18 Canon Inc 液晶素子
US5187601A (en) * 1988-03-07 1993-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for making a high contrast liquid crystal display including laser scribing opaque and transparent conductive strips simultaneously
JP2575052B2 (ja) * 1988-12-07 1997-01-22 ホシデン株式会社 液晶表示素子
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JP2673460B2 (ja) * 1990-02-26 1997-11-05 キヤノン株式会社 液晶表示素子
JP2900662B2 (ja) * 1991-10-18 1999-06-02 三菱電機株式会社 薄膜トランジスタアレイ
US5467209A (en) * 1992-01-24 1995-11-14 Canon Kabushiki Kaisha Ferroelectric liquid crystal device with particular layer thicknesses at non-pixel portions and pixel portions
JPH05307997A (ja) * 1992-04-30 1993-11-19 Pioneer Electron Corp 有機エレクトロルミネッセンス素子
JPH06148661A (ja) * 1992-11-12 1994-05-27 Matsushita Electric Ind Co Ltd 表示装置用基板の製法
JPH08122823A (ja) * 1994-10-28 1996-05-17 Fujitsu Ltd 薄膜トランジスタ基板及びその製造方法
EP0740184A3 (en) * 1995-04-28 1998-07-29 Canon Kabushiki Kaisha Liquid crystal device, process for producing same and liquid crystal apparatus
US5646480A (en) * 1995-06-19 1997-07-08 Northrop Grumman Corporation Metal assist structure for an electroluminescent display
JP3418653B2 (ja) * 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
JPH09236826A (ja) * 1995-09-28 1997-09-09 Sharp Corp 液晶表示素子およびその製造方法
GB2313226A (en) * 1996-05-17 1997-11-19 Sharp Kk Addressable matrix arrays
US6057038A (en) * 1996-08-02 2000-05-02 Sharp Kabushiki Kaisha Substrate for use in display element, method of manufacturing the same, and apparatus for manufacturing the same
JP2798066B2 (ja) * 1996-08-05 1998-09-17 日本電気株式会社 薄膜トランジスター、その製造方法および表示装置
US6337520B1 (en) * 1997-02-26 2002-01-08 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
JP2000082588A (ja) * 1997-09-22 2000-03-21 Fuji Electric Co Ltd 有機発光素子およびその製造方法
US6037005A (en) * 1998-05-12 2000-03-14 3M Innovative Properties Company Display substrate electrodes with auxiliary metal layers for enhanced conductivity

Also Published As

Publication number Publication date
US6498087B2 (en) 2002-12-24
US20020048834A1 (en) 2002-04-25
KR20020077402A (ko) 2002-10-11
WO2002044805A3 (en) 2002-11-28
CN1451102A (zh) 2003-10-22
EP1337894A2 (en) 2003-08-27
US20030034525A1 (en) 2003-02-20
US6885425B2 (en) 2005-04-26
GB0029315D0 (en) 2001-01-17
WO2002044805A2 (en) 2002-06-06
JP2004515045A (ja) 2004-05-20

Similar Documents

Publication Publication Date Title
CN1252529C (zh) 增加透明导电层电导率的方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN1267780C (zh) 用于液晶显示器的阵列基板及其制造方法
CN1280665C (zh) 液晶显示装置的阵列衬底及其制造方法
CN1244953C (zh) 薄膜晶体管阵列基板及其制造方法
CN1237373C (zh) 液晶显示器件及其制造方法
CN1794048A (zh) 液晶显示面板及其制造方法
CN1605918A (zh) 薄膜晶体管阵列基板及其制造方法
CN101078843A (zh) 一种tft lcd阵列基板结构及其制造方法
CN1530721A (zh) 用于显示器的面板及其制造方法以及包括该面板的液晶显示器
CN1614742A (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN103560114B (zh) 一种tft阵列基板及其制造方法、显示装置
CN1975544A (zh) 液晶显示装置基板的制造方法
CN101038925A (zh) 薄膜晶体管面板及其制造方法
CN1585088A (zh) 薄膜晶体管阵列基板的制造方法
CN1270388C (zh) 薄膜晶体管阵列面板及其制造方法
CN1614492A (zh) 利用水平电场的薄膜晶体管基板及其制造方法
CN1740882A (zh) 液晶显示器的阵列基板及其制造方法
CN1901169A (zh) 制造薄膜晶体管基板的方法
CN1377020A (zh) 液晶显示器及其装配方法
CN1295556C (zh) 制造有源板的方法
CN1825596A (zh) 薄膜晶体管阵列面板及其制造方法
JP2004514950A (ja) アクティブマトリックス液晶ディスプレイのようなピクセル化装置
CN1905166A (zh) 薄膜晶体管阵列基板及其制作方法
CN1881051A (zh) 液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee