CN1254426A - 向总线桥中的多个总线节点分配周期时钟的方法和装置 - Google Patents

向总线桥中的多个总线节点分配周期时钟的方法和装置 Download PDF

Info

Publication number
CN1254426A
CN1254426A CN98804652A CN98804652A CN1254426A CN 1254426 A CN1254426 A CN 1254426A CN 98804652 A CN98804652 A CN 98804652A CN 98804652 A CN98804652 A CN 98804652A CN 1254426 A CN1254426 A CN 1254426A
Authority
CN
China
Prior art keywords
bus
bridge
cycle
subsystem
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98804652A
Other languages
English (en)
Other versions
CN1143221C (zh
Inventor
S·N·胡雅卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1254426A publication Critical patent/CN1254426A/zh
Application granted granted Critical
Publication of CN1143221C publication Critical patent/CN1143221C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40058Isochronous transmission
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0652Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40091Bus bridging
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012High speed serial bus, e.g. IEEE P1394

Abstract

一种用于互连多个总线(30)的总线桥(20),包括多个桥入口(22)和多个开关子系统(80,100,122,140,或150),每个桥入口(22)与一个相应的总线(30)相连,每个开关子系统与一个相应的桥入口(22)相连。多个开关子系统(80,100,122,140,或150)共同构成一个将多个桥入口(22)互连的开关系统(24)。总线桥(20)还包括多个周期时钟子系统(83,103,或123),每个周期时钟子系统可操作地与一个相应的桥入口(22)和与其相连的相应开关子系统(80,100,122,140,或150)相联系。每个周期时钟子系统(83,103或123)包括一个产生周期时钟的周期时钟发生器(92或110)和一个周期计数器(90,112,或121),周期计数器(90,112,或121)在其复位输入接收周期时钟,并产生一个周期计数器输出,所述周期计数器输出构成相应开关子系统(80,100,122,140,或150)和相应桥入口(22)的一个公共时序基准。总线桥(22)最好是IEEE1394串行总线桥。这里公开了开关子系统和桥入口的各个特定实施例。

Description

向总线桥中的多个总线节点分配周期时钟的方法和装置
发明背景
本发明一般地涉及总线桥,尤其涉及向一个将多个IEEE串行局域总线互连的IEEE 1394串行总线桥的多个串行总线节点(桥入口(portal))分配周期时钟的方法和装置。
IEEE 1394标准(此后有时将其简称为“IEEE 1394”)定义了一种用于互连用户电子设备和计算机产品、例如数字TV、PC、数字VCR、数字便携式摄像机、打印机、传真机等的串行总线技术。IEEE 1394(有时被称作“火线”)由于其低成本、灵活并且容易使用,是当前最广泛接受的用于连接用户电子设备和计算机产品的高速数字互连技术。基本的IEEE 1394标准定义了100Mbps、200Mbps和400Mbps的串行数据率。新的IEEE 1394子组(通称为“IEEE p1394.b”)目前工作在反向兼容直至3.2Gbps的串行数据率上。IEEE 1394可以支持异步和同步数据,从而理想地适合于多媒体应用。在1997年4月出版的IEEE spectrum中指出,“当信息高速公路变为采用多种媒体时,专家预测1394将铺设高速公路的头3米和最后3米”。
IEEE 1394当前定义了最大连线距离或长度为4.5米。于是,IEEE1394串行总线固有地只能用于互连邻近放置的部件。这种邻近放置的互连部件的系统通常被称作为“组件(cluster)”。居住环境中的组件的一个例子是“多媒体岛”,例如家庭娱乐组件、家庭计算组件、卧室组件等等。
如图1所示,可以通过有线或无线连接来互连组件。目前,有两种主要方法来在有线基础结构中延伸IEEE 1394串行总线。一种当前在IEEE p1394.b子组的考虑下的方法是采用塑料光纤(POF)或无屏蔽双绞线(UTP类别5)传输线延伸IEEE 1394串行总线来实现有线长距离IEEE 1394串行总线延伸。这种类型的延伸可以达到50-100米的距离。另一种当前在IEEE p1394.1子组的考虑下的方法是通过在两个不同的IEEE 1394串行总线部分或组件之间生成一个有线IEEE 1394“桥”来延伸IEEE 1394串行总线。
继续参考图1,另一种延伸IEEE 1394串行总线的方法是在IEEE1394组件之间生成一个无线IEEE 1394“桥”。这种无线IEEE 1394桥保证了与IEEE 1394网络有关的容易使用及灵活性。一般来说,可以预期,有线IEEE 1394桥在新住宅建筑中将为主导方法,在这里IEEE 1394“出口”可以安装在每个房间中。然而,在现有住宅中改装这种有线IEEE 1394桥由于需要大量的重新布线,对于许多住宅来说可能花费是非常高的。此外,预期延伸IEEE 1394串行总线的有线和无线解决办法在住宅环境中将以互补的方式并存。
应该注意,无线桥具有其固有的缺陷。即,无线桥由于实施高速无线连接所固有的复杂性,命令比有线桥低得多的数据传输速率。此外,无线桥同有线桥相比在升级到较高数据速率时是不经济的。这主要是因为无线频谱是遵守关于其使用的FCC规则的共享商品。例如,将2.4GHz频带的使用限制为扩展频谱通信,因此将可用数据速率限制为2-4Mbps(IEEE 802.11)。采用无线异步传输模式(WATM)技术可以进行更高的数据速率(大约25-5-Mbps)传输。然而,这种采用WATM技术的较高数据速率传输必须使用在5.15-5.35和5.725-5.825GHz之间的NII频带,由于这些频率的RF技术还不成熟,实施起来就更加特别昂贵。
从上面可以得知,无线IEEE 1394桥可以使用多种数据速率,从而需要无线IEEE 1394桥能够支持多个数据速率。
现在参考图2,说明IEEE 1394桥的总体结构。更特别地,IEEE 1394桥20包括两个或多个桥入口22、一个实施专用开关结构24、以及一个周期时钟26。每个桥入口22是单个的串行总线节点,对应于来自与其相连的各个本地IEEE 1394串行总线30的串行总线读、写和锁定请求,如1995年11月21日的文件P1394、草案8.0v4所描述的,该文件在这里作为参考。每个桥入口22监视所有的、包括异步的和同步的串行总线分组(packet),以便确定哪些分组(如果有的话)要通过开关结构24发送到另一个桥入口22。与桥入口22互连的开关结构24能够使用有线和/或无线数据传输装置从一个桥入口2向另一个桥入口22传输任何串行总线分组。在一个本地IEEE 1394串行总线内,需要将一个公共周期时钟分配给这个总线上的所有节点。需要这个同步的主要原因是允许对源处的实时数据进行时间标记,从而这个时间标记可用于显著减少由网络不总是可用于传输(因为它是共享的)这个事实所引起的定时抖动。
在一个本地IEEE 1394串行总线中,周期主管(或“根节点”)执行这个功能。周期主管负责将与本地总线相连的所有节点同步到一个125μs的周期时钟。在每个周期的开始,周期主管向每个节点发送一个专用异步分组,称为“周期_开始分组”。每个周期_开始分组包含当前的总线_时间,并写入每个节点的一个周期时间寄存器(CTR)。因为通信信道在周期主管试图发送周期_开始分组时可能为“忙”(例如,一些用户/节点在该特定时间可能正传输某些数据),因此周期_开始分组的传输会被延迟,周期主管必须等到阻塞的传输结束、通信信道变得可用时才传输。因为周期主管对所有其他节点具有优先权,这种不可避免的延迟将被减至最小。接收周期_开始分组的每个节点必须立即复位其计数器,以便所有节点都同步到同一周期。
这个周期时钟现在必须通过IEEE 1394桥传输,如上所述,IEEE1394桥可以采用以多个可能的数据速率传输的有线或无线装置来实现。当前,IEEE p1394.1子组不考虑将周期时钟的传输作为其工作的一部分,因此,关于如果传播这个周期时钟当前没有文件可用。
如上所述,在IEEE 1394桥中,所有桥入口都是各个本地IEEE 1394串行总线上的节点。在与串行总线桥相连的所有IEEE 1394串行总线中的一个是“周期巨人(monster)”,是周期时钟从其传播到所有IEEE 1394串行总线的节点。应该指出的是,周期巨人不一定必须是个桥入口。一般来说,以周期巨人与IEEE 1394串行总线相连的桥入口被称为“周期巨人入口”。应该指出,除了可能是周期巨人入口的所有桥入口都是周期主管。
为了使IEEE 1394桥支持实时数据的同步路由,IEEE 1394串行总线桥中的所有桥入口必须都同步到一个公共周期时钟。因此,所需要的是一种分配周期时钟来符合这个同步需求而同时还使由使用不同的有线或无线开关结构(这些开关结构是实施专用的,从而也是变化的)造成的定时抖动最小的方法。本发明满足了这些需求。
发明概述
本发明在一个方面包含一个用于互连多个总线的总线桥和多个开关子系统,总线桥包括多个桥入口,每个桥入口耦合到各相应的总线,每个开关子系统耦合到一个相应的桥入口。多个开关子系统共同构成一个互连多个桥入口的开关系统。总线桥还包括多个周期时钟子系统,每个周期时钟子系统操作性地与一个相应的桥入口和与其相连的相应开关子系统相联系。每个周期时钟子系统包括一个产生周期时钟的周期时钟发生器和一个周期计数器,周期计数器在其复位输入接收周期时钟,并产生一个周期计数器输出,该周期计数器输出构成相应开关子系统和相应桥入口的公共时序基准。总线桥最好是IEEE1394串行总线桥。开关系统可以是使用帧同步协议的有线或无线开关系统。这里公开了开关子系统和桥入口的各种专用实施形式。
本发明在另一个方面包括一种用于在总线桥中分配周期时钟的方法,总线桥包括多个桥入口和多个开关子系统,每个桥入口耦合到各相应的总线;每个开关子系统耦合到一个相应的桥入口,其中,多个开关子系统共同构成一个互连多个桥入口的开关系统。所述方法包括如下步骤:在每个桥入口产生一个周期时钟;在每个桥入口采用一个周期计数器产生一个周期计数器输出;以及,采用周期计数器输出产生桥入口和与其相连的相应开关子系统的一个公共时序基准。
附图简要说明
从下面结合附图的详细说明,本发明的这些和其他特征、目的和优点将变得更加明显,其中:
图1是显示IEEE 1394组件的有线和无线互连的方框图;
图2是显示IEEE 1394串行总线桥的总体结构的方框图;
图3是用于在IEEE 1394串行本地总线的一个根节点产生一个周期_开始分组的周期时钟子系统的方框图;
图4是用于在IEEE 1394串行本地总线的一个接收机节点处理一个周期_开始分组的子系统的方框图;
图5是依据本发明的第一个最佳实施例的周期巨人入口、无线开关子系统和周期时钟子系统的方框图;
图6是依据本发明的第二个最佳实施例的周期巨人入口、无线开关子系统和周期时钟子系统的方框图;
图7是依据本发明的其他桥入口、无线开关子系统和周期时钟子系统的方框图;
图8是依据本发明的另一个实施例的周期巨人入口、无线开关子系统和周期时钟子系统的方框图;
图9是依据本发明的另一个实施例的其他桥入口、无线开关子系统和周期时钟子系统的方框图。
发明详细说明
现在参考图3,可以看到一个用于在IEEE 1394串行总线的根节点产生周期_开始分组的周期时钟子系统40。周期时钟子系统40包括一个晶体42,晶体42运行在24.576MHz的主时钟频率,并向周期计数器44传送其24.576MHz的时钟输出,该时钟输出用于根据IEC1883标准对IEEE 1394数据分组进行时间标记。目标是以这样一种使在与本地IEEE 1394串行总线相连的所有节点内的周期计数器同步的方式将周期时钟分配到与本地IEEE 1394串行总线相连的所有节点。这个目标是以下列方式实现的。
将周期计数器44的输出通过一个模125μs方框46,其中方框46每125μs向状态机48发送一个定时信号。在接收到模125μs方框46的输出后,状态机48向1394物理(PHY)层50发送一个信道请求信号。一旦信道变得可用,1394PHY层50就向状态机48发送回一个信道可用信号。在接收到信道可用信号之后,状态机48为周期_开始分组准备分组标题,还向寄存器52发送一个使能信号,寄存器52在适当时刻锁定周期计数器的内容,以产生总线_时间。通过适当地延迟使能信号到寄存器52的传送,可以很容易考虑处理中的某些延迟。
在接收周期_开始分组(其中既包含分组标题又包含由根节点发送的总线_时间部分)的每个节点,必须根据接收的周期_开始分组将在该接收机节点内的周期计数器设置到正确的总线_时间。这种总线_时间复位技术如图4所示。从图4中可以看出,接收机节点的1394 PHY层60接收由根节点发送的周期_开始分组,然后将其发送给链接层。接收机节点然后对周期_开始分组的分组标题进行译码(在方框62),以便确保该接收的分组确实是周期_开始分组。同时,将总线_时间值加载进接收机节点的寄存器64。根据(译码操作或将总线_时间值加载进寄存器64的)处理延迟,确定适当的处理延迟(在方框66)。将确定的处理延迟由加法器68加到寄存器64的输出上,由延迟单元70将译码周期_开始标题方框62的输出延迟所确定的处理延迟。延迟单元70的输出构成了一个加到接收机节点的周期计数器72上的加载信号。加载信号允许将加法器68的求和输出加载进周期计数器72。周期计数器72每125μs由接收机节点的24.576MHz晶体75的时钟输出复位。周期计数器72每125μs的复位确保从不同节点的不同晶体获得的时钟不会彼此显著漂移。这个机构将MPEG视频上的定时抖动限制到3个总线时钟周期或大约120ns。
如上所述,为了使IEEE 1394桥支持实时数据的同步路由,IEEE1394串行总线桥中的所有桥入口必须同步到一个公共周期时钟。因此,所需要的是一种分配周期时钟来符合这个同步需求而同时还使由使用不同的有线或无线开关结构(这些开关结构是实施专用的,从而也是变化的)造成的定时抖动最小的方法。
在使用无线开关结构来互连IEEE 1394桥入口时,将会遇到下列问题:
(1)有可能不能每125μs发送周期_开始分组,因为周期_开始分组的额外开销对于低数据速率传输来说是很重要的;
(2)无线通信信道在周期_开始分组需要被发送的那一时刻可能不可用。通信信道不可使用的时间相对于有线开关结构来说非常大;
(3)可能时钟巨人入口不是根节点;以及,
(4)虽然大多数标准具有在不同无线节点之间同步的帧定时的概念,但所有当前的无线传输标准不是在帧的基础上操作的。
此后将变得显而易见的是,本发明的周期时钟分配方法解决了上述的每个问题。首先,假设所有被认为与IEEE 1394兼容的无线标准支持帧同步机构。在这方面,IEEE 802.11使用周期性隔开的信标作为帧同步机构。对于无线ATM(WATM)提出了一个使用时间标志的类似的方法,在欧洲被称作为“HIPERLAN 2”。诸如GSM、DECT、IS-95、IS-54和IS-136的无线蜂窝标准也使用基于帧的定时。或许一个不使用基于帧的定时的主要无线标准是HIPERLAN 1。然而,假设基于这个标准的小部分设备,很可能HIPERLAN 1永远不会得到广泛的接受。因此,对于本发明只有那些支持帧同步机构的无线标准被认为是与IEEE 1394兼容的这个前提(假设)不是过于严格的。
现在参考图5,下面说明依据本发明的第一个最佳实施例在采用无线开关结构的IEEE 1394串行总线桥中的周期巨人入口分配周期时钟的方法。图5中的“无线部分”80指的是与无线IEEE 1394串行总线桥的周期巨人入口相连的无线开关子系统。“1394部分”82指的是无线IEEE 1394串行总线桥的周期巨人入口的通信接口部分。在图5所示的系统中,假设周期巨人入口不是周期主管。应该指出的是,依据本发明,IEEE 1394串行总线桥中的每个桥入口(包括周期巨人入口和所有“其他”桥入口)将与一个相应的无线(或有线)开关子系统相连,这在后面将变得明显。此外,可以认识到,与相应的桥入口相连的多个开关子系统共同构成了IEEE 1394串行总线桥的开关系统(即,开关结构)。
可以认识到,除了以模Wμs方框46’代替了模125μs方框46之外,无线部分80实际上与图3所示的前述周期时钟子系统40是相同的,其中“W”是无线部分80的周期_时间,或更普遍地说,是由无线部分80采用的无线通信标准的帧时间。1394部分82实际上与图4中所示的接收机节点处理子系统是相同的。依据本发明,无线部分80和1394部分82都可操作地与一个公共周期时钟子系统83相连,其中公共周期时钟子系统83包括一个周期计数器90和一个24.576MHz的晶体92。
于是,无线部分80和1394部分82实质上都受控于同一周期时钟。以这种方式,无线部分80内的任何附加的定时抖动都可以被减至仅仅是在无线开关结构的时钟之间的漂移,该漂移是参数“W”的函数。
相关领域的普通技术人员应该理解,这个周期时钟分配技术还可以在一个有线IEEE 1394串行总线桥中采用,即采用有线开关结构的IEEE 1394串行总线桥,从而无线子系统变成有线子系统。
现在参考图6,说明依据本发明的第二个最佳实施例在采用无线开关结构的IEEE 1394串行总线桥中的周期巨人入口分配周期时钟的方法。图6中的“无线部分”100指的还是与无线IEEE 1394串行总线桥的周期巨人入口相连的无线开关子系统。“1394部分”102指的是无线IEEE 1394串行总线桥的周期巨人入口的通信接口部分。在图6所示的系统中,假设周期巨人入口是周期主管。可以认识到,无线部分100与图5所示的无线部分80是相同的,1394部分102实质上与图3中所示的周期时钟子系统40是相同的。无线部分100和1394部分102都可操作地与一个公共周期时钟子系统103相连,其中公共周期时钟子系统103包括一个24.576MHz的晶体110和一个周期计数器112。
现在参考图7,说明依据本发明的当前最佳实施例在IEEE 1394串行总线桥中的其他桥入口(即除了周期巨人入口的桥入口)分配周期时钟的方法。1394部分120指的是无线IEEE 1394串行总线桥中的各个“其他”桥入口的通信接口部分,无线部分122指的是与其可操作地相连的无线子系统。总体来说,图7中所示结构与图5中所示的是相同的,除了1394和无线部分120、122分别是以合适的1394/无线物理层颠倒的。在这种情况下,无线部分122一旦接收到一个新的周期_开始分组,就更新相应周期时钟子系统123的周期计数器121。如上所述,有可能周期_开始分组是由无线部分122以与1394部分120不同的速率接收的。由于IEEE 1394串行总线桥中的所有桥入口都是周期主管(周期巨人入口可能是例外),所以每个“其他”桥入口的有线1394部分120总是在合适的125μs周期产生周期_开始分组。然而,应该清楚地明白,每个桥入口是其相应的本地串行总线的周期主管并不是实现本发明所必须的。
无线/互连标准还有可能不支持基于24.576MHz时钟的周期计数器的完全精度。例如,IEEE 802.11支持精度仅为1μs的时钟,即,不可能发送一个具有足够的位数以完全精度来表示24.576MHz时钟的总线_时间。然而,依据本发明的另一个方面,即使当无线/互连标准不支持基于24.576MHz时钟的周期计数器的完全精度时,也可以确保每个相应周期时钟子系统的周期计数器的完全精度。更特别地,依据本发明的这个方面,周期计数器继续基于24.576MHz时钟更新其自身,将这个时钟的不能通过无线信道传送的最低有效位与一预设值、例如全零进行比较。只有当周期计数器输出的最低有效位等于预设值时,才在无线信道上发送总线_时间。在接收机,与给定的总线_时间一起将预设值加载进周期计数器内,从而确保周期计数器的完全精度。
图8显示了一个当周期计数器的完全精度不能由依据本发明的上述方面的无线部分发送时用于在周期巨人入口产生无线周期_开始分组的(IEEE 1394串行总线桥的)子系统的方框图;图9显示了一个当周期计数器的完全精度不能由依据本发明的上述方面的无线部分发送时用于在(IEEE 1394串行总线桥的)其他桥入口接收无线周期_开始分组的(IEEE 1394串行总线桥的)子系统的方框图。
除了无线部分140包括一个附加处理方框142之外,图8中所示的子系统的无线部分140与图6中所示的无线部分100是相同的,附加处理方框142用于确定周期计数器输出的最低有效位何时等于预设值,以及当检测到相等时用于产生一个触发信号来由状态机启动周期_开始分组的发送。同样,除了无线部分122包括一个用于将预设值与从接收的周期_开始分组提取出的总线_时间一起加载进周期计数器的附加处理方框152之外,图9中所示的子系统的无线部分150与图7中所示的无线部分122相同。图8中所示的子系统的1394部分141可以与图5或6中所示的一个相同,这取决于周期巨人入口是否是一个周期主管。图9中所示的子系统的1394部分151可以与图7中所示的一个相同。
根据上述说明,相关领域的普通技术人员应该理解,本发明的周期时钟分配方法并不只限于无线IEEE 1394串行总线桥,还可以更普遍地应用于开关结构的所有可能的实施形式,唯一的限制是开关结构支持基于帧的同步。此外,应该理解,本发明的上述周期时钟分配方法与目前的技术相比提供了下列优点:
(1)它能支持多个物理层标准;
(2)它能支持有线或无线开关结构;
(3)它能支持不同的数据速率;
(4)它的实施形式简单且普通;以及,
(5)它显著地使定时抖动最小。
虽然上面已经说明了本发明,应该理解,这里所给出的基本发明思想的许多变化和/或修改对相关领域的普通技术人员是显而易见的,都落入所附的权利要求所限定的本发明的精神和范围内。

Claims (17)

1.一种用于互连多个总线(30)的总线桥(20),包括:
多个桥入口(22),每个桥入口(22)与一个相应的总线(30)相连;
多个开关子系统(80,100,122,140,或150),每个开关子系统与一个相应的桥入口(22)相连,其中,多个开关子系统共同构成一个与多个桥入口(22)互连的开关系统(24);
多个周期时钟子系统(83,103,或123),每个周期时钟子系统可操作地与一个相应的桥入口(22)和与其相连的相应开关子系统相联系,其中,每个周期时钟子系统包括:
一个周期时钟发生器(92或110),产生一个周期时钟;以及
一个周期计数器(90,112,或121),在其复位输入接收周期时钟,并产生一个周期计数器输出,所述周期计数器输出构成相应开关子系统和相应桥入口的一个公共时序基准。
2.如权利要求1所述的总线桥,其中,每个开关子系统(80,100,122,140,或150)是一个无线开关子系统,开关系统(24)是一个无线开关系统。
3.如权利要求1所述的总线桥,其中,每个开关子系统(80,100,122,140,或150)是一个有线子系统,开关系统(24)是一个有线开关系统。
4.如权利要求1所述的总线桥,其中:
总线桥(20)是一个串行总线桥;
每个总线(30)是一个串行本地总线;以及
每个桥入口(22)是在其相应串行本地总线(30)上的一个节点。
5.如权利要求1所述的总线桥,其中:
总线桥(20)是一个IEEE 1394串行总线桥;
每个总线(30)是一个IEEE 1394串行本地总线;以及
每个桥入口(22)是一个IEEE 1394串行总线桥入口。
6.如权利要求1所述的总线桥,其中,桥入口(22)中的所选定一个是周期巨人入口(82,102,141)。
7.如权利要求6所述的总线桥,其中,周期巨人入口(82,102,141)是一个周期主管。
8.如权利要求6所述的总线桥,其中,周期巨人入口(82,102,141)不是一个周期主管。
9.如权利要求1所述的总线桥,其中,开关系统(24)使用帧同步协议。
10.如权利要求9所述的总线桥,其中,与周期巨人入口(82)相连的开关子系统(80)包括:
一个模Wμs计数器(46’),接收相应周期时钟子系统(83)的周期计数器输出,并响应该输出每Wμs产生一个定时信号,其中W是由帧同步协议规定的帧时间;
一个状态机(48),响应定时信号产生一个使能信号;以及,
一个寄存器(52),具有接收相应周期时钟子系统(83)的周期计数器输出的第一输入和接收使能信号的第二输入,从而寄存器(52)响应于使能信号输出一个总线_时间数据块,总线_时间数据块表示当前总线时间。
11.如权利要求10所述的总线桥,其中,周期巨人入口(82)包括:
一个物理层(60),接收来自其相应开关子系统(80)的周期_开始分组;
一个译码部分(62),对周期_开始分组的分组标题进行译码,并输出一个表示接收到周期_开始分组的译码信号;
一个处理延迟部分(66),确定译码周期_开始分组所需的处理时间,并输出一个表示所确定的处理时间的处理延迟时间输出;
一个延迟单元(70),将译码信号延迟一个处理的时间,并输出一个加载信号;
一个寄存器(64),接收总线_时间数据块,并产生一个表示当前总线_时间的寄存器输出;
一个加法器(68),将处理延迟时间输出与寄存器输出相加,并输出总和;以及
其中,相应周期时钟子系统(83)的周期计数器(90)接收加载信号,响应加载信号将总和加载进相应周期时钟子系统(83)的周期计数器(90)。
12.如权利要求10所述的总线桥,其中,周期巨人入口(102)包括:
一个模Nμs计数器(46),接收相应周期时钟子系统(103)的周期计数器输出,并响应该输出每Nμs产生第二定时信号,其中N是由一个规定的总线协议指定的值;
一个第二状态机(48’),响应第二定时信号产生第二使能信号;以及
一个第二寄存器(52’),具有接收相应周期时钟子系统(103)的周期计数器输出的第一输入和接收第二使能信号的第二输入,从而第二寄存器(52’)响应第二使能信号输出第二总线_时间数据块,第二总线_时间数据块表示当前的总线时间。
13.如权利要求10所述的总线桥,其中,除了周期巨人入口(82或102)的每个桥入口(120或151)包括:
一个模Nμs计数器(46”),接收相应周期时钟子系统(123)的周期计数器输出,并响应该输出每Nμs产生一个定时信号,其中N是由一个规定的总线协议指定的值;
一个状态机(48”),响应定时信号产生一个信道请求信号;
一个物理层(50”),接收信道请求信号,并响应该信道请求信号在确定了由无线开关系统(24)使用的无线通信信道可用之后产生一个信道可用信号,其中,状态机(48”)接收信道可用信号,并响应信道可用信号产生一个分组标题和一个使能信号;
一个寄存器(52”),具有接收相应周期时钟子系统(123)的周期计数器输出的第一输入和接收使能信号的第二输入,从而寄存器(52”)响应使能信号输出一总线_时间数据块,所述总线_时间数据块表示当前的总线时间;以及
其中,分组标题和总线_时间数据块一起组成由相应无线开关子系统(122)发送的周期_开始分组。
14.如权利要求10所述的总线桥,其中,每个与除了周期巨人入口(82,102,或141)的桥入口(120或151)相连的无线开关子系统(122或150)包括:
一个无线物理层(60”),从其相应的桥入口(120或151)接收一个周期_开始分组;
一个译码部分(62”),对周期_开始分组的分组标题进行译码,并输出一个表示接收到周期_开始分组的译码信号;
一个处理延迟部分(66”),确定译码周期_开始分组所需的处理时间,并输出一个表示所确定的处理时间的处理延迟时间输出,
一个延迟单元(70”),将译码信号延迟处理延迟时间,并输出一个加载信号;
一个寄存器(64”),接收总线_时间数据块,并产生一个表示当前总线_时间的寄存器输出;
一个加法器(68”),对处理延迟时间和寄存器输出求和,并输出该总和;以及
其中,相应周期时钟子系统(123)的周期计数器接收加载信号,并响应该加载信号将总和加载进相应周期时钟子系统(123)的周期计数器(121)。
15.如权利要求9所述的总线桥,其中,与周期巨人入口(102)相连的开关子系统(100)包括:
一个模Wμs计数器(46’),接收相应周期时钟子系统(103)的周期计数器输出,并每Wμs产生一个第一定时信号,其中W是由帧同步协议指定的帧时间;
一个状态机(48),响应定时信号产生一个信道请求信号;
一个物理层(50),接收第一信道请求信号,并响应第一信道请求信号在确定了由开关系统(24)使用的通信信道可用之后产生一第一信道可用信号,其中,状态机(48)接收信道可用信号,并响应信道可用信号产生一个分组标题和一个使能信号;
一个寄存器(52),具有接收相应周期时钟子系统(103)的周期计数器输出的第一输入和接收第一使能信号的第二输入,从而寄存器(52)响应第一使能信号输出一第一总线_时间数据块,所述第一总线_时间数据块表示当前的总线时间;以及
其中,分组标题和总线_时间数据块一起组成由开关子系统(100)发送的周期_开始分组。
16.如权利要求9所述的总线桥,其中,与周期巨人入口(141)相连的无线开关子系统(140)包括:
一个模Wμs计数器(46’),接收相应周期时钟子系统(83)的周期计数器输出,并每Wμs产生一个定时信号,其中W是由帧同步协议指定的帧时间;
一个状态机(48),响应定时信号产生一个信道请求信号;
一个比较电路(142),将相应周期时钟子系统(83)的周期计数器输出的规定的较低有效位与一预设值进行比较,并在检测到相等之后输出一个触发信号;
一个无线物理层(50),接收信道请求信号,并响应信道请求信号在确定了由无线开关系统(24)使用的无线通信信道可用之后产生一个信道可用信号,
其中,状态机(48)接收信道可用信号,并响应于接收到信道可用信号和触发信号产生一个分组标题和一个使能信号;
一个寄存器(52),具有接收相应周期时钟子系统(83)的周期计数器输出的第一输入和接收所述使能信号的第二输入,
从而寄存器(52)响应所述使能信号输出一个总线_时间数据块,所述总线_时间数据块表示当前的总线时间;以及
其中,分组标题和总线_时间数据块一起组成由相应的无线开关子系统(140)发送的周期_开始分组。
17.一种用于在总线桥(20)中分配周期时钟的方法,总线桥(20)包括多个桥入口(22)和多个开关子系统(80,100,122,140,或150),每个桥入口与一个相应总线(30)相连;每个开关子系统与一个相应的桥入口(22)相连,其中,多个开关子系统(80,100,122,140,或150)共同构成一个将多个桥入口(22)互连的开关系统(24),所述方法包括下列步骤:
在每个桥入口(22),产生一个周期时钟;
在每个桥入口(22),采用一个周期计数器(90,112,121)产生一个周期计数器输出;以及
采用周期计数器输出为桥入口(20)和与其相连的相应开关子系统产生一个公共时序基准。
CNB988046520A 1997-12-30 1998-10-08 向总线桥中的多个总线节点分配周期时钟的方法和装置 Expired - Fee Related CN1143221C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/000,672 US6032261A (en) 1997-12-30 1997-12-30 Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof
US09/000672 1997-12-30

Publications (2)

Publication Number Publication Date
CN1254426A true CN1254426A (zh) 2000-05-24
CN1143221C CN1143221C (zh) 2004-03-24

Family

ID=21692544

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988046520A Expired - Fee Related CN1143221C (zh) 1997-12-30 1998-10-08 向总线桥中的多个总线节点分配周期时钟的方法和装置

Country Status (8)

Country Link
US (1) US6032261A (zh)
EP (1) EP0961977B1 (zh)
JP (1) JP2001515682A (zh)
KR (1) KR100646122B1 (zh)
CN (1) CN1143221C (zh)
DE (1) DE69835807T2 (zh)
TW (1) TW417050B (zh)
WO (1) WO1999035587A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320470C (zh) * 2001-12-27 2007-06-06 皇家飞利浦电子股份有限公司 减少源总线和目的总线的节点之间获取远程事务的超时值所需事务时间的方法和设备
CN100395740C (zh) * 2004-11-03 2008-06-18 明基电通股份有限公司 通用型串行传输系统、打印机及其控制方法
WO2020024199A1 (en) * 2018-08-02 2020-02-06 Texas Instruments Incorporated High speed flexled digital interface

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10254827A (ja) * 1997-03-06 1998-09-25 Canon Inc 拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JP3397124B2 (ja) * 1998-03-12 2003-04-14 ソニー株式会社 同期方法及びブリッジ
US6252886B1 (en) * 1998-07-06 2001-06-26 Sony Corporation Bandwidth reservation
JP3815063B2 (ja) * 1998-07-14 2006-08-30 ソニー株式会社 バスネットワークの同期通信設定の解除方法およびそれを利用するバスネットワーク、並びに情報提供媒体
JP2000032030A (ja) * 1998-07-14 2000-01-28 Sony Corp バスネットワークの同期通信設定方法およびそれを利用するバスネットワーク、並びに情報提供媒体
EP0986248A1 (en) * 1998-09-07 2000-03-15 Deutsche Thomson-Brandt Gmbh Method and apparatus for timestamping a bitstream to be recorded
JP2000124914A (ja) * 1998-10-19 2000-04-28 Sony Corp 情報処理装置および方法、並びに提供媒体
US6418494B1 (en) * 1998-10-30 2002-07-09 Cybex Computer Products Corporation Split computer architecture to separate user and processor while retaining original user interface
JP3175826B2 (ja) * 1998-11-24 2001-06-11 日本電気株式会社 ネットワーク構成方法およびネットワーク管理ノード
US6510150B1 (en) * 1998-12-21 2003-01-21 Koninklijke Philips Electronics N.V. Method of MAC synchronization in TDMA-based wireless networks
JP2000216800A (ja) * 1999-01-27 2000-08-04 Sony Corp デ―タ中継装置および方法、並びに提供媒体
US6598084B1 (en) * 1999-02-16 2003-07-22 Sony Corporation Methods and apparatus for processing, transmitting, and receiving data from a modular electronic medical device
US6377782B1 (en) * 1999-03-01 2002-04-23 Mediacell, Inc. Method and apparatus for communicating between a client device and a linear broadband network
US6389547B1 (en) * 1999-03-19 2002-05-14 Sony Corporation Method and apparatus to synchronize a bus bridge to a master clock
JP3353824B2 (ja) 1999-04-22 2002-12-03 日本電気株式会社 ネットワーク同期システム及びネットワーク同期方法
WO2000065781A1 (en) 1999-04-23 2000-11-02 Sony Electronics Inc. Method of and apparatus for implementing and sending an asynchronous control mechanism packet
US6366805B1 (en) * 1999-05-26 2002-04-02 Viasys Healthcare Inc. Time frame synchronization of medical monitoring signals
US6628607B1 (en) 1999-07-09 2003-09-30 Apple Computer, Inc. Method and apparatus for loop breaking on a serial bus
US6633943B1 (en) * 1999-09-21 2003-10-14 Sony Corporation Method and system for the simplification of leaf-limited bridges
WO2001022659A2 (en) * 1999-09-23 2001-03-29 Digital Harmony Technologies, Inc. Method and apparatus for distributed synchronization signal
JP3424620B2 (ja) * 1999-09-24 2003-07-07 日本電気株式会社 アイソクロナスパケット転送方法,該転送用制御プログラムの記録媒体,ブリッジ及びパケット転送制御lsi
JP3843667B2 (ja) * 1999-10-15 2006-11-08 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US6691096B1 (en) 1999-10-28 2004-02-10 Apple Computer, Inc. General purpose data container method and apparatus for implementing AV/C descriptors
US6671768B1 (en) 1999-11-01 2003-12-30 Apple Computer, Inc. System and method for providing dynamic configuration ROM using double image buffers for use with serial bus devices
US6618750B1 (en) 1999-11-02 2003-09-09 Apple Computer, Inc. Method and apparatus for determining communication paths
US6813663B1 (en) 1999-11-02 2004-11-02 Apple Computer, Inc. Method and apparatus for supporting and presenting multiple serial bus nodes using distinct configuration ROM images
US6587904B1 (en) 1999-11-05 2003-07-01 Apple Computer, Inc. Method and apparatus for preventing loops in a full-duplex bus
US6636914B1 (en) 1999-11-05 2003-10-21 Apple Computer, Inc. Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases
US6457086B1 (en) * 1999-11-16 2002-09-24 Apple Computers, Inc. Method and apparatus for accelerating detection of serial bus device speed signals
US6751697B1 (en) * 1999-11-29 2004-06-15 Sony Corporation Method and system for a multi-phase net refresh on a bus bridge interconnect
GB9930849D0 (en) * 1999-12-24 2000-02-16 Koninkl Philips Electronics Nv Data communications
JP3454217B2 (ja) * 1999-12-28 2003-10-06 日本電気株式会社 通信経路制御方法、機器制御装置、及びブリッジ
DE69940781D1 (de) * 1999-12-30 2009-06-04 Sony Deutschland Gmbh Schnittstellenverbindungsschicht- Einrichtung zum Aufbau eines verteilten Netzwerks
US6639918B1 (en) 2000-01-18 2003-10-28 Apple Computer, Inc. Method and apparatus for border node behavior on a full-duplex bus
US7266617B1 (en) 2000-01-18 2007-09-04 Apple Inc. Method and apparatus for border node behavior on a full-duplex bus
JP2001230821A (ja) * 2000-02-16 2001-08-24 Sony Corp データ中継装置および方法、並びに提供媒体
US7050453B1 (en) * 2000-02-17 2006-05-23 Apple Computer, Inc. Method and apparatus for ensuring compatibility on a high performance serial bus
ATE428233T1 (de) * 2000-02-18 2009-04-15 Bridgeco Ag Verteilung einer zeitreferenz uber ein netzwerk
US6895009B1 (en) * 2000-04-07 2005-05-17 Omneon Video Networks Method of generating timestamps for isochronous data
US6718497B1 (en) * 2000-04-21 2004-04-06 Apple Computer, Inc. Method and apparatus for generating jitter test patterns on a high performance serial bus
US6618785B1 (en) * 2000-04-21 2003-09-09 Apple Computer, Inc. Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus
JP2001313646A (ja) * 2000-04-27 2001-11-09 Sony Corp 電子機器およびその物理層回路のステート制御方法
AU2001256635A1 (en) * 2000-05-11 2001-11-20 Firemedia Communications (Israel) Ltd. Three-dimensional switch providing packet routing between multiple multimedia buses
US20020018477A1 (en) * 2000-05-18 2002-02-14 Firemedia Communications (Israel) Ltd. Bandwidth and path allocation method for a switched fabric connecting multiple multimedia buses
US6822946B1 (en) * 2000-08-24 2004-11-23 Motorola, Inc Wireless bridge for a broadband network
EP1198085B1 (en) * 2000-10-10 2011-06-08 Sony Deutschland GmbH Cycle synchronization between interconnected sub-networks
EP1199840A1 (en) * 2000-10-19 2002-04-24 THOMSON multimedia Method for connecting an IEEE1394 remote device to a cluster of IEEE1394 devices through a wireless link
DE60131765T2 (de) 2000-10-19 2008-11-20 Thomson Licensing Verfahren zur verbindung mehrerer kommunikationsbusse mit drahtlosen verbindungen
EP1199839A1 (en) * 2000-10-19 2002-04-24 THOMSON multimedia Method for making bridge aware nodes communicate over hiperlan 2 bridges
JP4097891B2 (ja) * 2000-11-27 2008-06-11 三菱電機株式会社 Ieee1394を用いた同期システム
WO2002075563A1 (de) * 2001-03-15 2002-09-26 Robert Bosch Gmbh Bussystem aus wenigstens zwei datenbussen
US6975653B2 (en) * 2001-06-12 2005-12-13 Agilent Technologies, Inc. Synchronizing clocks across sub-nets
US7269137B2 (en) * 2001-08-24 2007-09-11 Canon Kabushiki Kaisha Method for setting up an isochronous data stream connection, with the application of a predetermined, total isochronous delay on one or more routing paths
US6898658B2 (en) * 2001-12-27 2005-05-24 Koninklijke Philips Electronics N.V. Method to prevent net update oscillation
AU2003229090A1 (en) * 2002-05-31 2003-12-19 Acs State And Local Solutions, Inc. Systems and methods for collecting information at an emergency vehicle
US7321623B2 (en) * 2002-10-01 2008-01-22 Avocent Corporation Video compression system
TW200501071A (en) * 2003-05-09 2005-01-01 Lg Electronics Inc Recording medium having data structure for managing at least a data area of the recording medium and recording and reproducing methods and apparatuses
US7353284B2 (en) * 2003-06-13 2008-04-01 Apple Inc. Synchronized transmission of audio and video data from a computer to a client via an interface
US20040255338A1 (en) * 2003-06-13 2004-12-16 Apple Computer, Inc. Interface for sending synchronized audio and video data
US7668099B2 (en) * 2003-06-13 2010-02-23 Apple Inc. Synthesis of vertical blanking signal
US8275910B1 (en) 2003-07-02 2012-09-25 Apple Inc. Source packet bridge
US9560371B2 (en) * 2003-07-30 2017-01-31 Avocent Corporation Video compression system
US7788567B1 (en) * 2003-11-18 2010-08-31 Apple Inc. Symbol encoding for tolerance to single byte errors
US7995606B1 (en) 2003-12-03 2011-08-09 Apple Inc. Fly-by and ack-accelerated arbitration for broadcast packets
US7308517B1 (en) * 2003-12-29 2007-12-11 Apple Inc. Gap count analysis for a high speed serialized bus
US7237135B1 (en) 2003-12-29 2007-06-26 Apple Inc. Cyclemaster synchronization in a distributed bridge
US7802085B2 (en) 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US7457461B2 (en) * 2004-06-25 2008-11-25 Avocent Corporation Video compression noise immunity
US7792303B2 (en) * 2004-07-14 2010-09-07 Intel Corporation Method of delivering direct proof private keys to devices using a distribution CD
US7693286B2 (en) * 2004-07-14 2010-04-06 Intel Corporation Method of delivering direct proof private keys in signed groups to devices using a distribution CD
US7697691B2 (en) * 2004-07-14 2010-04-13 Intel Corporation Method of delivering Direct Proof private keys to devices using an on-line service
US8924728B2 (en) * 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
KR100597436B1 (ko) * 2004-12-15 2006-07-10 한국전자통신연구원 무선 1394 시스템의 사이클 타임 동기화 장치 및 그 방법
US20080214153A1 (en) * 2005-09-14 2008-09-04 Jorey Ramer Mobile User Profile Creation based on User Browse Behaviors
KR100652013B1 (ko) * 2005-11-17 2006-12-01 한국전자통신연구원 무선 ieee1394 프로토콜을 사용하는 이종 네트워크환경에서의 시간 동기화 방법
US7783820B2 (en) * 2005-12-30 2010-08-24 Avocent Corporation Packet-switched split computer having disassociated peripheral controller and plural data buses
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets
US7782961B2 (en) * 2006-04-28 2010-08-24 Avocent Corporation DVC delta commands
JP2019175309A (ja) * 2018-03-29 2019-10-10 セイコーエプソン株式会社 回路装置、電子機器及びケーブルハーネス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2266033B (en) * 1992-03-09 1995-07-12 Racal Datacom Ltd Communications bus and controller
US5799207A (en) * 1995-03-28 1998-08-25 Industrial Technology Research Institute Non-blocking peripheral access architecture having a register configure to indicate a path selection for data transfer between a master, memory, and an I/O device
US5883621A (en) * 1996-06-21 1999-03-16 Sony Corporation Device control with topology map in a digital network
US5848367A (en) * 1996-09-13 1998-12-08 Sony Corporation System and method for sharing a non-volatile memory element as a boot device
US5838876A (en) * 1996-09-24 1998-11-17 Sony Corporation Frame-accurate edit and playback in digital stream recording
JP3719789B2 (ja) * 1996-10-04 2005-11-24 株式会社東芝 通信端末装置及び中継装置
JPH10178438A (ja) * 1996-12-18 1998-06-30 Sony Corp データ通信システム、データ通信装置および方法
US5940608A (en) * 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5831805A (en) * 1997-02-13 1998-11-03 Sony Corporation Local power failure detection and clock disabling circuit
US5909559A (en) * 1997-04-04 1999-06-01 Texas Instruments Incorporated Bus bridge device including data bus of first width for a first processor, memory controller, arbiter circuit and second processor having a different second data width

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320470C (zh) * 2001-12-27 2007-06-06 皇家飞利浦电子股份有限公司 减少源总线和目的总线的节点之间获取远程事务的超时值所需事务时间的方法和设备
CN100395740C (zh) * 2004-11-03 2008-06-18 明基电通股份有限公司 通用型串行传输系统、打印机及其控制方法
WO2020024199A1 (en) * 2018-08-02 2020-02-06 Texas Instruments Incorporated High speed flexled digital interface
US11048291B2 (en) 2018-08-02 2021-06-29 Texas Instruments Incorporated High speed FlexLED digital interface

Also Published As

Publication number Publication date
DE69835807T2 (de) 2007-04-12
CN1143221C (zh) 2004-03-24
EP0961977B1 (en) 2006-09-06
DE69835807D1 (de) 2006-10-19
US6032261A (en) 2000-02-29
WO1999035587A1 (en) 1999-07-15
KR100646122B1 (ko) 2006-11-17
TW417050B (en) 2001-01-01
JP2001515682A (ja) 2001-09-18
KR20000075817A (ko) 2000-12-26
EP0961977A1 (en) 1999-12-08

Similar Documents

Publication Publication Date Title
CN1143221C (zh) 向总线桥中的多个总线节点分配周期时钟的方法和装置
US7778554B2 (en) System and method for transmitting data on return path of a cable television system
JP5111591B2 (ja) 複数ギガビットイーサネット(登録商標)アーキテクチャの方法および装置
US6157645A (en) ATM communication system and ATM communication method
AU713048B2 (en) Media access control for digital data
JP2970685B2 (ja) マルチチャネル伝送リング用のアクセス制御システム
EP0596651A1 (en) Network for data communication with isochronous capability
US7940812B2 (en) Ethernet access device and Ethernet access method
US9674117B2 (en) Cell based data transfer with dynamic multi-path routing in a full mesh network without central control
JPS62108639A (ja) 確率時分割多重方式
US6631138B1 (en) Reduced pin-count 10Base-T MAC to transceiver interface
CN1443403A (zh) 异步数字家庭网络中的多媒体抖动消除
CN109951750B (zh) 基于FlexE一层交叉架构的数据处理方法及系统
US7701979B2 (en) Residential ethernet node apparatus for maintaining starting point of superframe and method for processing same
JPH0695677B2 (ja) 複数チヤネルを有するネツトワークの伝送方式
KR20010102399A (ko) 데이터 통신
CN1425236A (zh) 使用单环数据总线连接配置的公用存储器的装置和方法
Ofek Integration of voice communication on a synchronous optical hypergraph
US6529512B1 (en) Statistical method of data compression and decompression
Goyal et al. Network algorithms and protocol for multimedia servers
CN1663202A (zh) 用于串行通信总线的数据链路层设备
US20070025385A1 (en) Residential ethernet node device for transmitting synchronous data using counter and synchronous data transmitting method thereof
FI120225B (fi) Menetelmä ja järjestelmä tiedonsiirtämiseksi asynkronisesti tiedonsiirtoverkossa
EP2220831A1 (en) Method and system for transmitting data asynchronously in a data transmission network
CN1498470A (zh) 资料对准之方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee