CN1257304A - 供液晶显示器用薄膜晶体管阵列面板及其制造方法 - Google Patents

供液晶显示器用薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN1257304A
CN1257304A CN99124817.1A CN99124817A CN1257304A CN 1257304 A CN1257304 A CN 1257304A CN 99124817 A CN99124817 A CN 99124817A CN 1257304 A CN1257304 A CN 1257304A
Authority
CN
China
Prior art keywords
layer
pattern
ohmic contact
grid
layer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99124817.1A
Other languages
English (en)
Other versions
CN1165970C (zh
Inventor
宋俊昊
朴云用
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980054583A external-priority patent/KR100315914B1/ko
Priority claimed from KR10-1998-0063913A external-priority patent/KR100333978B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1257304A publication Critical patent/CN1257304A/zh
Application granted granted Critical
Publication of CN1165970C publication Critical patent/CN1165970C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

利用第一光刻步骤,在基板上形成栅线,并连续淀积栅绝缘层和半导体层。淀积可硅化的金属层,从而在半导体层上形成硅化物层,清除剩下的金属层或淀积细微结晶化的经掺杂的非晶硅层,从而形成欧姆接触层。利用第二光刻步骤,将欧姆接触层、半导体层及栅绝缘层图案化。此时在栅连接区上形成暴露栅连接区的接触孔。连续淀积ITO层和金属层后,利用第三光刻步骤将其图案化,从而形成数据线路、像素电极及冗余栅连接区。之后,清除没有被ITO层或金属层覆盖的欧姆接触层部分。淀积钝化层,再利用第四光刻步骤将其图案化,然后,清除没以被钝化层覆盖的像素电极、冗余栅连接区及数据连接区的金属层和半导体层,从而分离相邻两数据线下部的半导体层。

Description

供液晶显示器用薄膜晶体管阵列面板及其制造方法
本发明涉及一种用于液晶显示器(LCD)的薄膜晶体管(TFT)阵列面板及其制造方法。
液晶显示器是目前最为广泛使用的平板显示装置，它是由具有产生电场的两种类型的电极的两个面板和介于两面板之间的液晶层构成。入射光线的透过率是由施加于液晶层的电场强度所控制。
产生电场的电极是设于两个或任一个面板上，且其中一面板至少具有一种电极，其具有切换元件如薄膜晶体管(TFT)。
大体上，一LCD的TFT阵列面板包括多个像素电极及TFTs，用以控制供给至像素电极的信号。TFT阵列面板是利用多个光掩模，以光刻法制成。完成一TFT阵列面板需要五或六个光刻步骤。由于光刻工艺成本昂贵且耗费时间，希望减少光光刻步骤。
传统的利用四次光刻法制造TFT阵列面板的方法，可见于《以新光刻法利用四个光刻步骤制成的TFT》(A TFT Manufactured By 4 Masks Processwith New Photolithography)，(即，Chang Wook Han等人在98年第18届国际显示器研讨会亚洲展会议记录中，第1109-1112页，日期为1998年9月28日至10月1日)。但是，Han等人并未揭述有关连接区(pad)的技术。
另一方面，一贮存电容器用于维持施加于一像素的电压，其通常设置在TFT阵列面板中，所述贮存电容器包括一贮存电极、一部分像素电极以及一介于其间的钝化层。贮存电极是由与栅线路相同的层所制成。像素电极形成在钝化层上。贮存电极被一栅绝缘层、一半导体层及一钝化层所覆盖，且大部分的像素电极直接形成于基板上，如Han等人所述，因此像素电极为了覆盖贮存电极，应阶梯式地覆在栅绝缘层、半导体层及钝化层等三层上，但是，这有可能造成接近高阶处的像素电极断接。
Han等人的问题在于其难以在大的区域内制成，即使能够制成，也难以在栅条区域下方有均匀的蚀刻深度。
美国专利，第4,231,811号、第5,618,643号、第4,415,262号及日本专利公开，昭和61-181130号等，也揭示了与Han等人相似的方法，但也都存在与Han等人相似的问题。
因此，本发明的目的是提供一种新的薄膜晶体管面板制造方法。
本发明的另一目的是简化用于LCD的TFT阵列面板的制造方法，从而减少制造成本及增加产量。
本发明的另一目的是防止用于LCD的TFT阵列面板的漏电。
为了达成上述目的，在本发明中，把具有暴露栅连接区的接触孔的栅绝缘层图案与半导体层图案及欧姆接触层图案同时图案化，蚀刻没有被形成在其上的具有双层结构的导体图案，象素电极以及数据线覆盖的欧姆接触层，以及对没有被钝化层覆盖的导体图案的上部导体层进行蚀刻。
在本发明的一制造方法中，首先利用第一光掩模在绝缘基板上形成栅线路，利用第二光掩模，形成覆盖上述栅线路的，包括栅绝缘层图案、半导体层图案及欧姆接触层图案的三重层。然后，利用第三光掩模，形成由下部导体层与上部导体层二重层结构的导体图案，且蚀除没有被导体图案覆盖的欧姆接触层图案。最后，利用第四光掩模形成钝化层，然后对没有被钝化层覆盖的导体图案的上部导体层进行蚀刻。
在此，欧姆接触层图案可由硅化物、微结晶硅或掺杂的非晶质硅制成。
栅绝缘层图案、半导体层图案及欧姆接触层图案可具有相同的形状。
在另一方法中，依次淀积栅绝缘层及半导体层，及淀积一可硅化的金属层于半导体层上，以形成一硅化物的欧姆接触层，并清除金属层。然后利用第三光掩模使欧姆接触层、半导体层及栅绝缘层图案化，从而形成欧姆接触层图案、半导体层图案及栅绝缘层图案。
在另一方法中，依次淀积栅绝缘层及半导体层，并利用第三光掩模使栅绝缘层及半导体层图案化，以形成半导体层图案及栅绝缘层图案。然后，淀积一可硅化的金属层于半导体层上，形成硅化物的欧姆接触层图案，并清除金属层。在此，栅线路可由两层构成，下部层可由铝或铝合金制成，而上部层可由钼或钼合金制成，金属层可由铬制成。另外，下部层可由铬制成，上部层可由铝或铝合金制成，而金属层可由钼或钼合金制成。
在另一方法中，依次淀积栅绝缘层及半导体层，在半导体层上，淀积经掺杂的非晶质硅并使其微结晶化，以形成欧姆接触层。然后，利用第三光掩模使欧姆接触层、半导体层及栅绝缘层图案化，从而形成欧姆接触层图案、半导体层图案及栅绝缘层图案。
另外，在形成三重层的步骤中，栅绝缘层图案、半导体层图案及欧姆接触层图案可具有互不相同的形状。
在此方法中，依次沉积一栅绝缘层、一半导体层及一欧姆接触层，然后在欧姆接触层上涂覆光致抗蚀层并显影，从而形成光致抗蚀层图案。光致抗蚀层图案至少包括一第一部分、一比第一部分厚的第二部分及一比第二部分厚的第三部分。然后，第一部分下部的欧姆接触层、半导体层及栅绝缘层被图案化而形成栅绝缘层图案，并且第二部分下部的欧姆接触层及半导体层被图案化而形成欧姆接触层图案和半导体层图案。
在此，通过使用包括至少分别具有不同的透过率并分别与第一部分，第二部分和第三部分相对应的第一区，第二区和第三区的第二光掩模曝光并显影光致抗蚀层。光致抗蚀层最好为一正光致抗蚀剂，且第二区的透过率小于第一区而大于第三区。
第二光掩模包括，一光掩模基材及形成于光掩模基材上的至少一个以上的光掩模层，并且，第二区和第三区的透过率差异，可通过形成不同透过率的光掩模层或调整光掩模层的厚度而控制。此外，第二光掩模层的光线的透过率差异，可通过形成一长缝或格栅图案而控制，格栅小于曝光步骤中所用曝光设备的解析度。光掩模可包括至少两片基材，且至少具有两区。
下部导体层，较佳地是由铟锡氧化物(ITO)形成。
在此，栅线路包括一栅线、一做为栅线分支的栅极及一连接于栅线且自一外部电路传送一扫描信号至栅线的栅连接区。导体图案包括一数据线及一像素电极，且三层及钝化层具有分别使栅连接区与外部电路电气连接的接触孔及第一开口部。
另外，导体图案进一步包括一通过接触孔与栅连接区连接的冗余栅连接区，且该冗余连接区的下部导体层通过第一开口部而暴露。
在此，欧姆接触层图案具有相互分离的两个部分，数据线路包括一相交于栅线的数据线、一连接于数据线且形成于欧姆接触层图案一部分上的源极、一形成在关于栅极与源极相对的欧姆接触层图案的另一部分上，且与源极相分离的漏极，及一连接于数据线且自一外部电路传送一图像信号至数据线的数据连接区。像素电极与漏极相连接，钝化层具有暴露像素电极下部导体层图案的第二开口部及暴露数据连接区下部导体层图案的第三开口部。此时，钝化层可具有一第四开口部，用以暴露相邻数据线之间栅线上的栅绝缘层图案部分，较佳地是，将未被钝化层覆盖的半导体层图案除去。
在本发明的另一制造方法中，利用第一光掩模，通过光刻，在一绝缘基板上形成包括一栅线、一栅极及栅连接区的栅线路。然后，在栅线路上依次淀积栅绝缘层、半导体层及欧姆接触层，并利用第二光掩模，通过光刻，与栅绝缘层一起使半导体层及欧姆接触层图案化，从而形成具有暴露栅连接区的接触孔的栅绝缘层图案、半导体层图案及欧姆接触层图案。然后形成具有由下部导体层及上部导体层构成的双层结构的导体层，并利用第三光掩模，通过光刻使导体层图案化，从而形成包括数据线、源极、漏极及数据连接区的数据线路，与漏极相连的象素电极以及包括经接触孔与栅连接区相连接的冗余栅连接区。然后，暴露的欧姆接触层图案被蚀刻，并且在基板的上部淀积钝化层，并利用第四光掩模，通过光刻图案化钝化层，从而分别形成具有暴露冗余栅连接区、数据连接区及像素电极的第一至第三开口部的钝化层图案，且蚀刻没有被钝化层所覆盖的上部导体层。
在此，所形成的第三开口部，最好是大于像素电极，且欧姆接触层由硅化物、微结晶硅或非晶质硅制成。
另外，在形成三重层的步骤中，可以使栅绝缘层图案、半导体层图案及欧姆接触层图案具有相互不同的形状。
在本发明的另一制造方法中，在绝缘基板上形成包括栅线、栅极及栅连接区的栅线路，在其上依次形成栅绝缘层图案、半导体层图案、欧姆接触层图案以及包括数据线，源极，漏极和数据连接区的数据线路。再形成钝化层，并且形成连接到漏极上的象素电极。此时，栅绝缘层图案是利用根据不同的部位具有不同厚度的作为蚀刻掩模的光致抗蚀层图案，与半导体层图案及欧姆接触层图案一起图案化而成。
在此，光致抗蚀层图案具有一第一部分、一比第一部分厚的第二部分及比第二部分厚的第三部分，并且光致抗蚀层图案，是通过利用光掩模的光刻而形成，光掩模的透过率互不相同，具有一与第一部分相对应的第一区、一与第二部分相对应的第二区及一与第三部分相对应的第三区。
光致抗蚀层图案最好为正光致抗蚀层，且第三区的透过率应小于第一区而大于第二区。
光掩模包括一光掩模基材及至少一个形成于光掩模基材上的光掩模层，且第二及第三区之间的透过率差异，是通过形成不同透过率的光掩模层或通过调整光掩模层的厚度而控制。
另外，光掩模的透过率差异可通过形成一长缝或一格栅图案而控制，格栅小于曝光步骤中所用光线的解析度。
在本发明的另一制造方法中，在一绝缘基板上形成一包括一栅线、一栅极及栅连接区的栅线路以及一包括一共同信号线及一共同电极的共同线路。然后，在栅线路及共同线路上依次淀积栅绝缘层、半导体层及欧姆接触层，在欧姆接触层上涂覆光致抗蚀层，并经过曝光及显影而按部位形成不同厚度的光致抗蚀层图案。然后，利用光致抗蚀层图案使欧姆接触层及其下部的半导体层图案化，从而形成一半导体层图案，一第一欧姆接触层图案，以及一暴露栅连接区的接触孔。然后，淀积导体层，并于第一欧姆接触层图案一起图案化，以形成包括数据线、源极、漏极、数据连接区及像素电极的数据线路，及其下部的第二欧姆接触层图案。然后，淀积钝化层，并使其图案化，从而暴露栅连接区及数据连接区。
在根据本发明的用于液晶显示器的薄膜晶体管阵列面板中，在绝缘基板上形成有包括一栅线、一连接于栅线的栅极及一连接于栅线末端的栅连接区的栅线路，并被栅绝缘层所覆盖，该栅绝缘层上具有暴露栅连接区的接触孔。在栅绝缘层上形成有半导体层，半导体层上形成有具有由下部导体层及上部导体层组成的双层结构的数据线路，其包括一相交于栅线的数据线、一与数据线相连的源极、一关于栅极与源极相对并与源极相分离的漏极，以及连接于数据线的并主要以下部导体层构成的数据连接区。一通过接触孔覆盖栅连接区且主要由下部导体层构成的冗余栅连接区被形成。一与漏极相连接且主要由下部导体层构成的像素电极被形成。一钝化层形成于数据线路，半导体层、栅绝缘层及基板上并具有第一至第四开口，用以暴露像素电极、相邻数据线之间栅线上的栅绝缘层、冗余栅连接区及数据连接区。在此，只有上部导体层介于钝化层与下部导体层之间。
半导体层的边界，最好重合于栅绝缘层与钝化层重叠处的边界，并且相邻数据线下方的半导体层图案为分离状。
下部导体层，最好由铟锡氧化物或透明导体材料制成，欧姆接触层图案由硅化物或微结晶经掺杂的非晶质硅制成，以减少半导体层与上部导体层之间的接触电阻，且其形成于半导体层与上部导体层之间，欧姆接触层的边界重合于半导体层与数据线路重叠处的边界。
图1是为了按照本发明实施例制造液晶显示器用薄膜晶体管阵列面板而分区的基板的平面图；
图2是根据本发明实施例的液晶显示器用薄膜晶体管阵列面板配置图；
图3是根据本发明第一实施例的液晶显示器用薄膜晶体管阵列面板配置图，是对图2中的主要包括一个像素和连接区的部分的放大图；
图4、图5分别是沿着图1中的IV-IV’及V-V’线的截面图；
图6A是根据本发明第一实施例的第一制造步骤中的TFT阵列面板配置图；
图6B、图6C分别是沿着图6A中的VIB-VIB’及VIC-VIC’线的截面图；
图7A是图6A至图6C之后的制造步骤中的TFT阵列面板配置图；
图7B、图7C分别是沿着图7A中的VIIB-VIIB’及VIIC-VIIC’线的截面图；
图8A是图7A至图7C之后的制造步骤中的TFT阵列面板配置图；
图8B、图8C分别是沿着图8A中的VIIIB-VIIIB’及VIIIC-VIIIC’线的截面图；
图9是根据本发明第二实施例的液晶显示器用薄膜晶体管阵列面板配置图；
图10是根据本发明第三实施例的液晶显示器用薄膜晶体管阵列面板配置图；
图11、图12分别是沿着图10中的XI-XI’及XII-XII’线的截面图；
图13A是根据本发明第三实施例的第一制造步骤中的TFT阵列面板配置图；
图13B、图13C分别是沿着图13A中的XIIIB-XIIIB’及XIIIC-XIIIC’线的截面图；
图14A是图13A至图13C之后的制造步骤中的TFT阵列面板配置图；
图14B、图14C分别是沿着图14A中的XIVB-XIVB’及XIVC-XIVC’线的截面图；
图15A、15B、16A、16B、17分别是图14A至图14C的制造步骤中使用的光掩模截面图；
图18A、图18B分别是沿着图14A中的XIVB-XIVB’及XIVC-XIVC’线所取，在图14B、图14C之后的制造步骤中的截面图；
图19A是图18A至图18B之后的制造步骤中的TFT阵列面板配置图；
图19B、图19C分别是沿着图19A中的XIXB-XIXB’及XIXC-XIXC’线的截面图；
图20是根据本发明第四实施例的液晶显示器用薄膜晶体管阵列面板配置图；
图21、图22分别是沿着图20中的XXI-XXI’及XXII-XXII’线的截面图；
图23A是根据本发明第三实施例的第一制造步骤中的TFT阵列面板配置图；
图23B、图23C分别是沿着图23A中的XXIIIB-XXIIIB’及XXIIIC-XXIIIC’线的截面图；
图24A是图23A至图23C之后的制造步骤中的TFT阵列面板配置图；
图24B、图24C分别是沿着图24A中的XXIVB-XXIVB’及XXIVC-XXIVC’线的截面图；
图25A是图24A至图24C之后的制造步骤中的TFT阵列面板配置图；及
图25B、图25C分别是沿着图25A中的XXVB-XXVB’及XXVC-XXVC’线的截面图。
参照附图对本发明的详细说明如下。图中表示了本发明的优选实施例，本发明可用多种不同的方法实施，并不局限于本文所例举的实施例。在附图中，为了清晰起见，对各层及区域的厚度都做了放大，图中相同的编号是指相同的元件。应当理解，当诸如层，区域或基板等元素被称为在另一元素“之上”时，它可以直接位于另一元素之上，也可以存在有中介元素。相反，当一种元素被称为在另一元素“直接之上”时，不存在中介元素。
本发明中，具有暴露栅连接区的接触孔的栅绝缘层图案，与半导体层图案及欧姆接触层图案一起蚀刻而成，形成具有数据线路及像素电极的两层式导体图案，并清除未被两层式导体图案覆盖的欧姆接触层图案部分。然后形成钝化层，并蚀刻未被钝化层覆盖的两层式导体图案的上层部分。
下面参照图1至图5说明本发明实施例的TFT阵列面板结构。
如图1所示，在一个绝缘基板10上，同时形成多个面板区域。如图1所示，在玻璃板10上，形成四个面板区域110、120、130、140，当面板为TFT阵列面板时，面板区域110、120、130、140分别包括由多个像素构成的图像显示区域111、121、131、141以及周边区域112、122、132、142。在图像显示区域111，121，131，141上，以矩阵方式重复排列有TFTs、线路及像素电极等，而周边区域112、122、132、142上，形成有待连接至外部电路的连接区及静电放电防护电路。
大体上，面板区域110、120、130、140中的元件是利用步进器这样一种曝光设备通过光刻形成。使用步进器时，显示区域111、121、131、141及周边区域112，122，132，142分割成多个区域，使用一个或多个光掩模逐段地对涂敷在板10上的薄膜上的光致抗蚀层进行曝光，然后，使光致抗蚀层显影，蚀刻光致抗蚀层下面的薄膜从而制成薄膜图案。通过重复上述图案化步骤获得完成的液晶显示器面板。
图2是图1中根据本发明实施例的薄膜晶体管阵列面板配置图。
如图2所示，由虚线1围绕着的图像显示区域中，形成有多个薄膜晶体管，多个与各薄膜晶体管连接的像素电极以及多个包括栅线22及数据线62的线路。在周边区中，形成有分别与栅线22及数据线62相连接的栅连接区24和数据连接区64，以及栅短路汇流排4和数据短路汇流排5`。栅短路汇流排4及数据短路汇流排5分别连接于全部栅线22与全部数据线62，且经由一接头6而相互电连接，以使其处于相同的电位，从而避免装置中的元件产生静电放电缺陷。短路汇流排4、5，通过沿着切割线2切割面板而被去除，编号7表示形成于绝缘层(图中未示)中的接触孔，且其介置于接头6与短路汇流排4、5之间，接头6即经由接触孔7而接至短路汇流排4和5。
图3至图5是图2所示的根据本发明实施例的TFT阵列面板放大图，图3是配置图，图4、图5是沿着图3的IV-IV’及V-V’线的截面图。
首先，在绝缘基板10上，由如铝或铝合金，钼或钼钨合金，铬或钽等金属导电材料形成栅线路。栅线路包括：在水平方向延伸的多个栅线(扫描信号线)22；连接于各栅线22的端部，从外部电路传送扫描信号给栅线22的多个栅连接区24；和做为栅线22支线的多个薄膜晶体管的栅极26。
栅线路22，24，26可以是以是多层结构，也可以是单一层结构，当栅线路22，24，26具有单一层结构时，其厚度大约为1000埃至3000埃。当以二重层结构形成栅线路22，24，26时，最好下面层由电阻小的铝(Al)和铝-钕(Al-Nd)合金，以1000埃至2000埃的厚度制成，上面层由与别的材料接触性好的诸如钼-钨(MoW)合金，以500埃至1000埃的厚度制成。当然，铬、钼或钼合金等可用作单一层结构，也可与铝或铝合金形成为二重层结构。
在栅线路22，24，26上，由氮化硅(SiNx)等材料，形成厚度为2500埃至3000埃的栅绝缘层图案30将其覆盖。
栅绝缘层图案30上，由氢化非晶质硅(hydrogenAted Amorphous siliCon)等半导体物质，形成厚度为1000埃至2000埃的半导体层图案42，47。半导体层图案42，47，由相互分离的多个第一部分42和第二部分47构成。第一部分42处于栅极26附近，起薄膜晶体管的通道层作用，多个第二部分47处于栅线22的上方，并相互孤立。第二部分47延伸至栅连接区24。
半导体层图案42，47上，形成厚度为数埃至数十埃的欧姆接触层图案55，56，57，58，欧姆接触层图案55，56，57，58具有一掺杂微结晶非晶质硅或钼或铬的硅化物的单一层结构，或掺杂微结晶非晶质硅与其上形成铬或钼硅化物的二重层结构。欧姆接触层图案具有分离的四个部分，其中的两个部分55，56关于栅极26呈对立状，部分58处于栅连接区24的周边，剩下的部分57处于半导体层图案47与像素电极或数据线的重叠处，关于这一点，将在后面详述。
栅绝缘层图案30、半导体层图案47及欧姆接触层图案58具有暴露栅连接区24的接触孔31。
欧姆接触层图案55，56，57，58及基板10上，形成有导体图案，该导体图案为二重层结构，其包括：由ITO(indium tin oxide)或IZOC(indiumzinc oxide)等透明导体材料组成的厚度为300埃至1000埃的下部导体层62，63，64，65，66，67和钼-钨合金或铬，铝或铝合金以及钽等导体物质组成的厚度为1000埃至3500埃的上部导体层72，74，75，76和77。
数据线路具有多个纵向延伸的数据线62，72；多个与数据线62，72的一端相连接，并从外电路传递图像信号到数据线62，72的数据连接区64，74；和多个做为数据线62，72的支线，位于欧姆接触层图案的一部分55上的TFTs源极65，75。数据线路还具有多个漏极66，76，其形成于欧姆接触层图案的一部分56上。多个像素电极63形成于像素区域中，且由栅线22与数据线62，72围绕，数据连接区64，74与像素电极63的主要部分，分别只包括下部导体层64，63，且其边缘部分具有二重层式结构。但是，像素电极63也可以只包括下部导体层63。像素电极63经由栅绝缘层30而重叠于栅线22而形成贮存电容器。多个冗余栅连接区67，77形成于栅连接区24上，且连接于栅连接区24，冗余栅连接区67，77用以保护栅连接区24及补充外部电路与栅连接区24之间的电气接触。大部分的冗余栅连接区67，77只包括下部导体层63，但是边缘除外。
在此实施例中，下部导体层采用了透明导体材料，当为反射型液晶显示器时，可使用不透明导体材料。
欧姆接触层图案55，56，57，58，位于半导体层图案42，47与下部导体层62，63，64，65，66，67相重叠处，位于其间起一种减少半导体层图案42，47与下部导体层62，63，64，65，66，67之间的接触电阻的作用。
最后，在整个表面上，以氮化硅等绝缘材料，形成厚度为1500埃至4000埃的钝化层80。钝化层80及上部导体层72，74，75，76，77上，具有暴露象素电极63的下部导体层63，67及64，冗余栅连接区67和数据连接区64的开孔81，82，83，和暴露位于栅线22之上的栅绝缘层图案30的两个开孔84，85。开孔84，85把半导体层图案分隔成两部分42，47，以防止如图1、3所示的，栅线22为栅极、数据线62，72为源极，及像素电极63为漏极的寄生式晶体管。在象素电极63覆盖先前的栅线22的先前的栅类型中，寄生式晶体管可能会引起问题。半导体层图案的分离不仅对于先前的栅类型的液晶显示器，对于其他形式的液晶显示器也是必须的。也就是说，当施加栅电压时，半导体层可能会形成通道。若两相邻的数据线经由半导体层而相互连接，则施加于两个数据线的图像信号可能会受到干扰。因此，必须将两相邻数据线之间的半导体层部分予以分离，此时，若开孔81大于像素电极63，像素电极63可只由上述的下部导体层形成。
下面参照附图6A至图8C以及图3至图5说明根据本发明的第一实施例的薄膜晶体管阵列面板的制造方法。
图6A是根据本发明第一实施例的第一制造步骤中的TFT阵列面板配置图。图6B、图6C分别是沿着图6A中的VIB-VIB’及VIC-VIC’线的截面图。图7A是图6A至图6C之后的制造步骤中的TFT阵列面板配置图，图7B、图7C分别是沿着图7A中的VIIB-VIIB’及VIIC-VIIC’线的截面图。图8A是图7A至图7C之后的制造步骤中的TFT阵列面板配置图，图8B、图8C分别是沿着图8A中的VIIIB-VIIIB’及VIIIC-VIIIC’线的截面图。
首先，如图6A至6C所示，利用第一光刻形成横向的包括多个栅线22、多个栅极连接区24以及多个栅极26的栅线。如前所述，栅线22，24，26可具有铝-钕合金层及钼-钨合金层的二重层结构并由干式蚀刻法形成。或者，栅线22，24，26也可具有铬层及铝-钕合金层的二重层结构并由湿式蚀刻法形成。
其次，如图7A，图7C所示，以化学气体淀积法(CVD)，把栅绝缘层30及半导体层40依次淀积，然后把能够形成硅化物的铬或钼等耐火性金属构成的金属层(未图示)淀积到半导体层40上，从而在半导体层40与金属层之间形成金属硅化物层50作为欧姆接触层。之后，把金属层清除掉，再利用第二光刻，通过等离子蚀刻，把由栅绝缘层30、半导体层40及金属硅化物层50同时图案化。此时，半导体层40的蚀刻率最好是大于栅绝缘层30的蚀刻率，例如3∶1，形成倾斜角。图案30，40和50沿着栅线22，24，26延伸并覆盖它们，如图7A中所示。与此同时，也形成了暴露栅连接区24的接触孔31。
制造步骤也可以改变，例如，首先使半导体层40及栅绝缘层30图案化，然后淀积耐火性金属层而形成硅化物层50，再清除剩余的金属。在这种情况下，由于金属层直接通过接触孔31而淀积于栅连接区24上，栅连接区24的结构可依栅连接区24的材质而改变。例如，栅线22，24，26为二重层结构，上部层用铝或铝合金形成，下部层用铬形成，而金属层用钼或钼合金制成，且以铝为蚀刻剂，此时，由于钼或钼合金已蚀除，因此当金属层在金属硅化物50形成后，以铝为蚀刻剂蚀除时，铝或铝合金的上部层被蚀除而暴露下部层。因下部层是铬层，所以与ITO的接触性更好。另一例是，栅线22，24，26为二重层结构，上部层由钼或钼合金构成，下部层可由铝或铝合金构成，而金属层由铬制成，此时，当清除金属层时，钼或钼合金的上部并不被蚀除。
此时，可用微结晶的非晶质硅层更替硅化物层50。淀积栅绝缘层30、半导体层40及掺杂以N型的微结晶非晶质硅层依次被淀积并图案化。
一掺杂的非晶质硅层和一硅化物层被一起使用作为一欧姆接触层。
其次，如图8A至图8C所示，淀积ITO层的下导体层及诸如钼-钨合金层或铬层的上导体层并使之图案化，从而形成二重层结构的导体图案，其包括多个数据线62，72、多个数据连接区64，74、多个源极65，75、多个漏极66，76、多个像素电极63，73及多个冗余栅连接区67，77，清除没有被导体层图案覆盖的硅化物层50部分，从而形成欧姆接触层图案55，56，57，58。
如图3至图5所示，淀积由氮化硅形成的钝化层80，并以干式蚀刻法，利用第四光刻步骤使其图案化，从而形成开孔81，82，83，84，85。其次，蚀除钝化层80没有覆盖的像素电极63，73、冗余栅连接区67，77以及数据连接区64，74等的上部层部分。此时，半导体层40没有被钝化层80覆盖的部分被除去。相应地，像素电极63，73、冗余栅连接区67，77以及数据连接区64，74，几乎只由下部层63，67，64构成，而半导体层则分离成两个部分42，47，通过开孔84和85暴露栅绝缘层30。这时，钝化层80和半导体层40可利用干式蚀刻法而连续地蚀刻，其可采用(CF4)/O蚀刻气体，具有10∶1的氮化硅对非晶质硅蚀刻率。
图9中揭示了TFT阵列面板的一种变化结构。
图9是根据本发明第二实施例LCD的TFT阵列面板配置图。
如图9所示，像素电极63具有缝隙形状的开孔68，以利于扩大视角，形成于开孔68边缘处的弧形边区构成多个区域，此处液晶层的分子轴线平均方向与在一像素区中的有差异，由此扩大视角。像素中的开孔数可大于1。
根据本发明，不仅可利用四个光刻步骤就能制造液晶显示装置用薄膜晶体管阵列面板，而且还能充分地保护栅连接区以及有效地降低液晶显示装置的电流泄漏。
下面，在栅绝缘层，半导体层及欧姆接触层的图案化步骤中，使用根据部位具有不同光线透过率的光掩模，以减少光刻的步骤。
本发明实施例中，在图案化栅绝缘层形成暴露栅连接区的接触孔时，半导体层及欧姆接触层一起图案化，此时，显示区域中的一部分栅绝缘层仍然保留，但是在周边区中的栅绝缘层则被完全清除。
图10是根据本发明第三实施例LCD的TFT阵列面板配置图，图11及图12分别是沿着图10中的XI-XI’线和XII-XII’线的截面图。
首先，在绝缘基板10上，由铝或铝合金，钼或钼-钨合金，铬及钽等金属或导体形成栅线路。栅线路包括：以水平方向延伸的多个栅线(扫描信号线)22、与各栅线22的末端相连接，从外部电路传递扫描信号到栅线22的多个栅连接区24，及为栅线22支线的多个薄膜晶体管栅极26。
栅线22，24，26可以是单一层结构，也可以是多层结构。当栅线22，24，26具有多层结构时，一层最好是由电阻小的材料构成，而另一层最好是由可良好地接触于其他材料的材料制成。例如，铬/铝(或Al合金)或铝/钼的二重层。
在栅线22，24，26上，由氮化硅等形成栅绝缘层30，并覆盖栅线22，24，26。
栅绝缘层30上，由氢化非结晶硅(hydrogenated amorphous silicon)等半导体材料形成半导体图案42，48，在半导体层图案42，48上，由诸如重掺杂的掺杂非结晶硅和硅化物等形成欧姆接触层图案55，56，57，59。
此时，半导体层图案42，48及欧姆接触层图案55，56，57，59形成于栅线路22，24，26与数据线路相重叠处，周边区域的半导体层图案42，48及欧姆接触层图案55，56，57，59则形成于整个表面上，在此，栅连接区24上的欧姆接触层图案55，56，57，59、半导体层图案42，48及栅绝缘层30都具有暴露栅连接区24的接触孔31。
欧姆接触层图案55，56，58上，由ITO等的透明导电材料或不透明导电材料形成第一数据层图案62，63，64，65，66，67。在第一数据层图案62，63，64，65，66，67上，由钼或钼钨合金、铬、铝或铝合金或钽等的导电材料形成第二数据层图案72，74，75，76，77。数据线路具有多个纵向排列的数据线62，72；多个与数据线62，72的一端相连接，从外部电路传送图像信号到数据线62，72的数据连接区64，74；和多个为数据线62，72支线的薄膜晶体管的源极65，75。数据线路还具有多个与数据线分离的，关于各栅极26与各源极相对的薄膜晶体管的漏极66，76；多个与漏极66，76连接的像素电极63；和多个形成于栅连接区24上，且通过接触孔31连接至栅连接区24的冗余栅连接区66，77。在此，数据线62，72、源极65，75及漏极66，76具有二重层结构。冗余栅连接区67，77及数据连接区64，74只有一部分是二重层结构，而剩下的冗余栅连接区67，77及数据连接区64，74由第一数据层图案67，64构成。象素电极63具有第一数据层图案67，64的单一层结构。
第二数据层图案72，74，75，76，78与栅线路22，24，26相同，也具有单一层结构。当然，当数据线路具有多层结构时，最好是其中一层以电阻小的材料构成，而另一层应由与别的材料的接触性好的材料构成。
欧姆接触层图案55，56，58起一种降低半导体层图案42，48与第一数据层图案62，63，64，65，66，67之间的接触电阻的作用，并只形成于半导体层图案42，48与第一数据层图案62，63，64，65，66，67之间。
没有被第二数据层图案72，74，75，76，77和半导体层图案42，48，被钝化层80覆盖，钝化层80至少起一种保护源极75与漏极76之间的半导体42通道部分的作用。钝化层80可由如氮化硅或丙烯酸等有机绝缘材料构成。
在此实施例中，透明的ITO可作为像素电极63的材料的例子，但在反射型液晶显示器时，也可使用不透明的导体材料。
以下，参照图13A至图19C以及图10至图12，详细说明根据本发明实施例的薄膜晶体管阵列面板的制造方法。
首先，如图13A至图13C所示，把如金属等的导体层，用溅射等方法以1000埃至3000埃的厚度淀积到基板10上，并利用第一光刻步骤以干式或湿式法进行蚀刻，从而在面板10上形成包括多个栅线22、多个栅连接区24及多个栅极26的栅线路。
其次，如图14A至图14C所示，把栅绝缘层30及半导体层40通过化学蒸汽淀积法(CVD)，分别以1500埃至5000埃以及500埃至1500埃的厚度依次淀积。然后，把可硅化的物质，如铬、钼等的耐火性金属用溅射等方法在半导体层40上淀积金属层(未图示)，从而形成厚度为300埃至600埃的金属硅化物层50作为欧姆接触层并清除剩余金属层。然后，使用第二光刻使金属硅化物层50、半导体层40及栅绝缘层30图案化，从而形成半导体层图案42，48、硅化物图案52，58及接触孔31(参阅图18A及18B)。这时，清除周边区P中栅连接区24上的硅化物层50、半导体层40及栅绝缘层30。但是，在图像显示区中，栅绝缘层30应当保留。除了位于半导体层图案42和48，硅化物图案52和58下面的部分，清除半导体层40和硅化物层50。为此，应根据各部位形成不同厚度的光致抗蚀剂(PR)图案，然后做为蚀刻掩模把光致抗蚀剂下部层以干式蚀刻法进行蚀刻，对这一点参照图14B至图18B做详细说明。
首先，在硅化物层50上，涂覆PR，最好是正PR，其厚度为5000埃至30000埃，然后，通过一个或多个光掩模300，410，420进行曝光。如图14B及图14C所示，PR层在图像显示区D与周边区P中各不相同。具体地说，在图像显示区D中，PR层曝光的部分C中的聚合物，从表面到一定深度被分解，而其下面部分保持原状。而在周边区P，曝光的部位B中的聚合物从表面一直到下部，全部发生了分解。部位C，B中的硅化物层50被清除。
为此，用于图像显示区D的光掩模300具有不同于周边区P所用的光掩模410，420的结构，将参照图15A至图17说明三个这种例子。
第一、第二例子利用二个光掩模，以用于显示区D及周边区P。
如图15A及图15B所示，光掩模300，400包括：掩模基板310，410、设于其上如铬等形成的不透明图案层320，420；及分别覆盖在不透明图案层320，420和基板310，410上暴露的部分的薄膜330，430。使用在图像显示区D的掩模300的薄膜330的光透过率比使用在周边区P的光掩模400的薄膜430的透过率低。薄膜330的光透过率较佳地为薄膜430的10％至80％，最好为20％至60％。
其次，如图16A及图16B所示，在图像显示区D光掩模300的基板310上，形成100埃至300埃厚度的铬层350，以利于降低光的透过率，而在周边区P的光掩模400中，则没有这种铬层。光掩模300的薄膜340可具有与光掩模400的薄膜430相同的光透过率。
在此，可以把上述两种结构混合使用。
上述两个例子可用于使用步进器进行步进-重复曝光法中，因为图像显示区D的光掩模300及周边区P的光掩模400都是由分离件构成，此时PR层的厚度可通过调整曝光时间而控制。
图像显示区D和周边区P可通过一个光掩模而曝光，此一光掩模的结构将参照图17做详细说明。
如图17所示，在光掩模500的基板510上，形成透过率控制层550，在透过率控制层550上，形成图案层520。在图像显示区D中，透过率控制层550不仅形成于图案层520的下部，而且形成于整个区域上；而在周边区P中，则只形成于图案层520的下部。因此，在基板510上，具有至少两个图案，一个是透过率控制层550，另一个是图案层520与透过率控制层550的双重层，具有不同的厚度。
可使周边区P也具有透过率控制层，此时，周边区P的透过率控制层的透过率，应大于图像显示区D的透过率控制层550的透过率。
为了制造具有这种透过率控制层550的光掩模500，在基板500上，依次淀积透过率控制层550和具有一蚀刻率不同于透过率控制层550的图案层520。在图案层520上涂敷PR(未图示)，经曝光、显影后，以PR层为蚀刻掩模蚀刻图案层520。清除剩余PR后，形成暴露出周边区对应于接触孔部分的透过率控制层的新PR图案(未图示)，随后再利用新PR层为蚀刻掩模蚀刻透过率控制层550而完成光掩模500。
另外，透过率可利用一光掩模依位置而改变，光掩模具有小于曝光设备的解析度的缝隙或一栅形图案。
据此，可使用一个在图像显示区和周边区没有分别的光掩模时，所述光掩模可区别地控制与接触孔31相对的第一领域、与半导体层图案42和48相对的第二领域及与不含第一领域和第二领域的其余领域相对的第三领域的透过率。然后，如图14B所示，PR图案形成的具有一第一部分B，并且此处的光致抗蚀剂被全部清除或极少、一具有第一厚度的第二部分A，及具有比第一厚度薄的第二厚度的第三部分C。
其时，在金属层图案如栅线路22，24，26上方具有高反射率的PR层部分，此时会曝光的较其他部分高。为了防止此问题，可放置阻断下层反射光的层或使用一有色PR。
用这种方法使图14B及图14C所示的PR层曝光及显影，则可获得如图18A及图18B中所示的PR。具体地说，在栅连接区24的一部分上没有形成PR，A区PR图案的较厚部分位于除栅连接区24以外的周边区P以及图像显示区D中半导体层图案部位的硅化物层50的上部。C区PR图案的较薄部分位于图像显示区D的其余部分中。
这时，较薄部分的厚度，较佳为初期厚度的1/4至1/7，即，350埃至10000埃，最好为1000埃至6000埃。例如，当PR层的初期厚度为25000埃至30000埃时，则设定显示区D的透过率为30％，较薄部分的厚度为3000埃至7000埃。但是，由于PR图案的厚度应由干式蚀刻条件而决定，所以薄膜的透过率、铬层的厚度、透过率控制层的透过率以及曝光时间等应根据蚀刻条件控制。
PR图案的较薄部分，可使用一正常曝光及一正常显影后，利用再流动而形成。
接着，通过干式蚀刻法对PR及其下部的膜，即硅化物层50、半导体层40及栅绝缘层30进行蚀刻。
如上所述，此时，区域A中的PR图案部分应仍保留，但是区域B中的硅化物层50、半导体层40及栅绝缘层30部分应清除，区域C中的硅化物层50及半导体层40部分应清除，而区域C中的栅绝缘层30部分应保留。
为此，最好使用可同时蚀刻光致抗蚀层图案(PR)及下部层的干式蚀刻法。如图18A及图18B所示，如果使用干式蚀刻法，能够同时蚀除区域B中的三层，即硅化物层50、半导体层40及栅绝缘层30以及区域C中的三层，即PR图案的较薄部分、硅化物层50、半导体层40等部分。这时，区域A中的PR图案较厚部分也被蚀刻到一定的深度。
根据上述方法，可通过一次光刻步骤，在图像显示区D中，只清除硅化物层50和半导体层40而形成硅化物层图案52，58以及半导体层图案42，48，在周边区P中，清除硅化物层50、半导体层40及栅绝缘层30而形成接触孔31。
其次，如图19A及19B所示，A部分的剩余PR图案被剥离，用溅射法等淀积400埃至500埃厚度的ITO层以及1500埃至3000埃厚度的导体如金属层。接着，利用第三光刻步骤使导体层、ITO层及其下面的硅化物图案52，58图案化，最终形成如图19A至图19C所示的数据线路及欧姆接触层图案55，56，57，59。这时，数据线路没有完全形成，所以，二层具有相同的形状。
接着，如图10至图12所示，利用氮化硅的CVD法或有机绝缘物质旋涂法，形成具有3000埃以上厚度的钝化层80，然后利用第四光刻步骤使钝化层80图案化以暴露第二数据层图案73，77，74的覆盖像素电极63，冗余栅连接区67及数据连接区64的各部分。
最后，清除第二数据层图案73，77，74中暴露的部分，从而形成薄膜晶体管阵列面板。
此处用于暴露像素电极63的开孔可如图3所示制成，此时像素电极63的边缘可透过开孔而暴露，并把透过开孔而暴露的栅绝缘层图案30蚀除。
在本实施例中，对暴露栅连接区24的接触孔31，使用一个光掩模同时形成半导体图案42，48以及硅化物图案52，58，相应地就减少了光掩模的个数。
虽然，在此实施例中，像素电极是以较宽宽度的面状制成的，但也可以制成线状，并且沿着象素电极驱动液晶分子的共同极也可如象素电极一样形成于同一基板上。
下面参照图20至图25C，通过第四实施例对这种情况做详细说明。
图20是根据本发明第四实施例的液晶显示器用薄膜晶体管阵列面板的配置图，图21及图22分别是沿着图20中的XXI-XXI’线及XXII-XXII’线的截面图。
首先，在绝缘基板10上，由铝(A1)或铝合金，钼(Mo)或钼-钨(MoW)合金，铬(Cr)及钽(TA)等金属或导体材料形成栅线路。栅线路包括：一水平方向延伸的栅线(扫描信号线)22、一与栅线22的末端相连接，从外部电路传送扫描信号给栅线22的栅连接区24及一做为薄膜晶体管一部分的栅极26。
另外，在绝缘基板10上，有与栅线路22，24，26相同材料形成的共同线路。共同线路包括：以水平方向延伸且平行于栅线22的共同电极线27及做为共同电极线27横向支线的共同电极28。共同线路可包括，一连接于共同电极线27的一端，且自外部电路传送一共同信号至共同电极27的共同连接区(未图示)，并具有几乎相同于栅连接区24的形状。
在栅线路22，24，26及共同线路27，28上，由诸如氮化硅(SiNx)等，形成厚度为2500至3000埃的栅绝缘层图案30，并覆盖栅线22，24，26及共同线路27，28。
在栅绝缘层图案30上，由诸如氢化非结晶硅等半导体形成半导体层图案42，44，48，在半导体层图案42，44，48上，形成有由例如N型杂质重掺杂非结晶硅和硅化物制成的欧姆接触层图案54，55，56，59。
此时，显示区的半导体层图案42，44，48形成于栅线路22，24，26与共同线路27，28在数据线路上的相重叠处，对此容后详述。半导体层图案形成于整个周边区。然而，半导体层图案42，44，48及栅连接区24上的栅极绝缘层30则具有暴露栅连接区24的接触孔31。
在欧姆接触层图案55，56，58上，由诸如钼(Mo)或钼-钨(MoW)合金，铬(Cr)，铝(Al)或铝合金(AlAlloy)及钽(Ta)等导体材料，形成数据线路72，74，75，76，77，78，79。数据线路包括一数据线部分，数据线部分包括：一延伸于垂直方向的数据线72、一与数据线72的一端相连接，从外部电路传递图像信号到数据线72的数据连接区74及一做为数据线72支线的薄膜晶体管的源极75；数据线还具有一薄膜晶体管的漏极76，其与数据线部分72，74，75相分离，关于栅极26与源极75相对，一与漏极76相连接，并与共同极线27平行的像素电极线79及与像素电极线79相连接，并与共同电极28平行的像素电极78。共同电极28及像素电极78交错地定位，以施加近乎平行的电极场于基板10上。另外，像素电极线79与共同电极线27相重叠的地方形成贮存电容器。
数据线路72，74，75，76，77，78，79，也可以跟栅线路22，24，26及共同线路27，28一样，具有多层结构。当然，当数据线路具有多层式结构时，最好一层由低电阻材料制成，而另一层由跟别的材料接触性好的材料构成。
欧姆接触层图案54，55，56，59起一种降低半导体层图案42，44，48与其上部的数据线路72，74，75，76，77，78，79之间的接触电阻的作用，并且只存在于半导体层图案42，44，48与数据线路72，74，75，76，77，78，79之间。
数据线路72，74，75，76，77，78，79和半导体层图案42，44，48，被一钝化层80所覆盖，钝化层分别具有暴露栅连接区24以及数据连接区74的接触孔82，83。钝化层80至少起一种覆盖并保护位于源极75与漏极76之间的半导体42的通道部分的作用，其可由绝缘材料制成，例如氮化硅或丙烯酸有机材料。
下面参照图23A至图25C和图20至图22，对根据本发明实施例的液薄膜晶体管阵列面板的制造方法做详细说明。
首先，如图23A至图23C所示，把诸如金属的导体层，用溅射法等，以1000埃至3000埃的厚度淀积于基板10上，并通过干式或湿式蚀刻使用第一掩模形成包括栅线22、栅连接区24及栅极26的栅线路22，及包括共同电极线27、共同连接区(未图示)及共同电极28的共同线路。
然后，如图24A至图24C所示，利用化学蒸汽淀积法(CVD)分别以1500埃至5000埃，500埃至1500埃，300埃至600埃的厚度，依次淀积栅绝缘层30、半导体层40及经掺杂的非结晶硅欧姆接触层50。然后，利用第二光掩模使欧姆接触层50、半导体层40以及栅绝缘层30同时图案化，从而形成半导体层图案42，44，48、欧姆接触层图案52，54，58及接触孔31。这时，周边区P中的栅连接区24上的欧姆接触层50，半导体层40及栅绝缘层30被清除掉，但是，应只清除某些部分的欧姆接触层50及半导体层40，以形成半导体层图案42，44，48、欧姆接触层图案52，54，58及栅绝缘层30。
为此目的，根据各不同的部位，形成不同厚度的光致抗蚀层图案，如第三实施例所述，把此图案当做蚀刻掩模对下部各层进行干式蚀刻。在形成这种光致抗蚀层图案时，使用根据不同的部位具有不同透过率的光掩模。
接着，把诸如金属等的导体层，用溅射法，以1500埃至3000埃的厚度进行淀积。之后，使用第三掩模使导体层及其下面的欧姆接触层图案52，54，58图案化，从而形成图25A至图25C所示的数据线路72，74，75，76，77，78，79及其下部的欧姆接触层图案54，55，56，59。
最后，如图20至图22所示，用CVD方法淀积氮化硅或以旋涂法把有机绝缘物质涂覆成具有3000埃以上厚度的钝化层80，之后，利用第四掩模使其图案化，从而形成暴露栅连接区24、共同电极线连接区以及数据连接区74的接触孔82，83，最终完成薄膜晶体管阵列面板。
当然，即使在第一实施例中，如果使用根据位置不同而具有不同透过率的第三光掩模，那么，在除了暴露栅连接区24的接触孔31以外的部分中，可以保留栅绝缘膜30，仅有薄膜晶体管的半导体层图案42被形成。
在本实施例中，暴露栅连接区24的接触孔31与半导体层图案42，44，48以及欧姆接触层图案52，54，58利用一个光掩模一起形成，所以，可减少光掩模数目。
根据本发明，通过减少了制造步骤简化了制造方法，从而降低了制造成本，增加了产量。再者，能够同时蚀刻根据不同的部位具有不同厚度的层，还能蚀刻出很均一的深度。
在附图和说明书中，描述了本发明典型的优选实施例，并且，尽管使用了特殊的术语，它们仅是在一般和描述意义上使用，并不作为限制的目的，本发明的范围由所附的权利要求书限定。

Claims (49)

1.一种供液晶显示器用薄膜晶体管阵列面板的制造方法，包括如下步骤：
利用第一光刻过程在绝缘基板上形成栅线路；
利用第二光刻过程形成包括位于栅线路上的一栅绝缘层图案、一半导体层图案和一欧姆接触层图案的层图案；
利用第三光刻过程形成具有包括一下部导体层及一上部导体层的二重层结构的导体图案；
蚀除没有被导体层图案覆盖的欧姆接触层图案部分；
利用第四光刻过程形成钝化层；和
蚀除没有被钝化层覆盖的导体图案的上部导体层部分。
2.按照权利要求1所述的方法，其特征在于，所述欧姆接触层图案是由硅化物制成。
3.按照权利要求1所述的方法，其特征在于，所述欧姆接触层图案是由微结晶硅制成。
4.按照权利要求1所述的方法，其特征在于，在形成所述层图案的阶段，所述栅绝缘层图案、半导体层图案及欧姆接触层图案以相同的形状形成。
5.按照权利要求4所述的方法，其特征在于，形成所述层图案，包括如下步骤：
依次淀积一栅绝缘层及一半导体层；
在半导体层上淀积一可硅化的金属层，从而形成一硅化物欧姆接触层；
清除金属层；及
利用第二光刻过程将所述欧姆接触层、半导体层及栅绝缘层图案化，从而形成欧姆接触层图案、半导体层图案及栅绝缘层图案。
6.按照权利要求4所述的方法，其特征在于，形成所述层图案，包括如下步骤：
依次淀积一栅绝缘层及一半导体层；
利用第二光刻过程将所述半导体层及栅绝缘层图案化，从而形成半导体层图案及栅绝缘层图案；
在半导体层图案上淀积一可硅化的金属层，从而形成一硅化物欧姆接触层图案；及
清除金属层。
7.按照权利要求6所述的方法，其特征在于，所述栅线路包括一下部层及其上的上部层。
8.按照权利要求7所述的方法，其特征在于，栅线路的下部层是由铝或铝合金制成，而栅线路的上部层是由钼或钼合金制成，及金属层是由铬制成。
9.按照权利要求7所述的方法，其特征在于，栅线路的下部层是由铬制成，栅线路的上部层是由铝或铝合金制成，及金属层是由钼或钼合金制成。
10.按照权利要求4所述的方法，其特征在于，形成所述层图案，包括如下步骤：
依次淀积一栅绝缘层及一非结晶硅的半导体层；
在半导体层上淀积一经掺杂的非结晶硅层，从而形成一欧姆接触层；
微结晶欧姆接触层；及
利用第二光刻过程将所述欧姆接触层、半导体层及栅绝缘层图案化，从而形成欧姆接触层图案、半导体层图案及栅绝缘层图案。
11.按照权利要求1所述的方法，其特征在于，所述层图案是这样形成，使得在形成所述层图案的步骤中，至少所述栅绝缘层图案、半导体层图案及欧姆接触层图案之一具有不同于其他的形状。
12.按照权利要求11所述的方法，其特征在于，形成所述层图案包括如下步骤：
依次淀积一栅绝缘层、一半导体层及一欧姆接触层；
在欧姆接触层上涂覆一光致抗蚀层；
将光致抗蚀层曝光及显影，形成一具有第一部分、比第一部分厚的第二部分及比第二部分厚的第三部分的光致抗蚀图案；及
蚀刻第一部分下部的欧姆接触层、半导体层及栅绝缘层部分，以及第二部分下部的欧姆接触层及半导体层部分，从而形成欧姆接触层图案、半导体层图案及栅绝缘层图案。
13.按照权利要求12所述的方法，其特征在于，所述光致抗蚀图案，是通过使用一光掩模而形成，光掩模至少包括一第一区、一第二区及一第三区，其分别对应于第一部分、第二部分及第三部分，且分别具有不同的透过率。
14.按照权利要求13所述的方法，其特征在于，所述光致抗蚀图案是用一正光致抗蚀剂制成，且所述第二区的透过率小于第一区的透过率而大于第三区的透过率。
15.按照权利要求14所述的方法，其特征在于，所述光掩模包括一光掩模基材及至少一设于光掩模基材上的光掩模层，且第二区及第三区的透过率差，是通过形成部分光掩模层于不同透过率的第二、第三区中而取得。
16.按照权利要求14所述的方法，其特征在于，所述光掩模包括一光掩模基材及至少一设于光掩模基材上的光掩模层，且第二区及第三区的透过率差异，是通过使第二、第三区中的光掩模层部分厚度不同而取得。
17.按照权利要求14所述的方法，其特征在于，所述光掩模具有小于曝光设备的解析度的一缝隙或一栅条图案。
18.按照权利要求14所述的方法，其特征在于，所述光掩模至少包括两片，其在第一至第三区中至少具有两个区。
19.按照权利要求1所述的方法，其特征在于，所述下部导体层是由透明导体材料制成。
20.按照权利要求1所述的方法，其特征在于，所述栅线路包括多个栅线、多个做为栅线支线的栅极及多个连接于栅线且自外部电路传送扫描信号到栅线的栅连接区，
导体图案包括一数据线路及多个像素电极，及
所述层图案与钝化层分别具有多个接触孔及多个第一开孔，用于将栅连接区电连接到外部电路。
21.按照权利要求20所述的方法，其特征在于，所述导体图案进一步包括多个通过接触孔而与所述栅连接区连接的冗余栅连接区，及通过所述第一开孔暴露所述冗余栅连接区的下部导体层。
22.按照权利要求21所述的方法，其中：
所述欧姆接触层图案包括多个相分离的两部分；
数据线路包括相交于栅线的多个数据线、多个连接于数据线且形成于欧姆接触层图案一部分上的源极、多个形成于关于栅极处于所述源极对面的欧姆接触层图案另一部分上且与所述源极相分离的漏极，以及多个连接于数据线且自一外部电路传送图像信号至数据线的数据连接区；
像素电极与漏极相连接；及
钝化层具有多个暴露像素电极下部导体层的第二开孔及多个暴露数据连接区下部导体层的第三开孔。
23.按照权利要求22所述的方法，其特征在于，所述钝化层具有多个暴露相邻数据线之间栅线上的栅绝缘层图案部分的第四开孔；及
进一步包括清除半导体层图案中未被钝化层覆盖部分的步骤。
24.按照权利要求23所述的方法，其特征在于，所述像素电极与相邻的栅线相重叠，且处于像素电极与栅线之间的半导体层图案部分为孤立状。
25.一种供液晶显示器用薄膜晶体管阵列面板的制造方法，包括如下步骤：
以第一光刻过程，在一绝缘基板上形成一栅线路，栅线路包括一栅线、一栅极及一栅连接区；
在栅线路上依次淀积栅绝缘层、半导体层及欧姆接触层；
以第二光刻过程，将所述半导体层及所述欧姆接触层与所述栅绝缘层一起图案化，从而形成一具有暴露栅连接区的接触孔的栅绝缘层图案、一半导体层图案及一欧姆接触层图案；
形成具有包括下部导体层和上部导体层的双重层结构的导体层图案；
以第三光刻过程，将所述导体层图案化，从而形成一包括数据线、源极、漏极及数据连接区的数据线路，以及一连接于漏极的像素电极、及一通过接触孔连接于栅连接区的冗余栅连接区；
蚀刻未被数据线路、像素电极及冗余栅连接区覆盖的欧姆接触层图案的一部分；
在基板上淀积一钝化层；
以第四光刻过程，蚀刻钝化层，从而形成一具有分别暴露所述冗余栅连接区、数据连接区及像素电极的第一至第三开孔的钝化层图案；及
清除未被钝化层覆盖的上部导体层。
26.按照权利要求25所述的方法，其特征在于，所述像素电极的一边缘是通过第三开孔而暴露，及进一步包括将接近于像素电极边缘的栅绝缘层一部分清除的步骤。
27.按照权利要求25所述的方法，其特征在于，所述欧姆接触层是由硅化物、微结晶硅或经掺杂的非结晶硅制成。
28.按照权利要求25所述的方法，其特征在于，在形成所述层图案的步骤中，所述栅绝缘层图案、半导体层图案及欧姆接触层图案形成的具有互不相同的形状。
29.按照权利要求28所述的方法，其中与所述栅绝缘层一起图案化所述半导体层及欧姆接触层图案的步骤包括：
在欧姆接触层上涂覆一光致抗蚀层；
将所述光致抗蚀层曝光及显影，从而形成一具有一第一部分、一比第一部分厚的第二部分及比第二部分厚的第三部分的光致抗蚀图案；
蚀刻所述第一部分下部的所述欧姆接触层、半导体层及栅绝缘层部分及蚀刻所述第二部分下部的所述欧姆接触层、半导体层部分，从而形成欧姆接触层图案，半导体层图案及栅绝缘层图案。
30.按照权利要求29所述的方法，其特征在于，所述光致抗蚀图案是通过使用一个光掩模而形成，光掩模至少包括一第一区、一第二区及一第三区，其分别对应于第一部分、第二部分及第三部分，且具有不同的透过率。
31.按照权利要求30所述的方法，其特征在于，所述光掩模包括一光掩模基材及至少一设于光掩模基材上的光掩模层，且第二区与第三区之间的透过率差，是通过形成部分光掩模层于不同透过率的第二、第三区中而取得。
32.按照权利要求30所述的方法，其特征在于，所述光掩模包括一光掩模基材及至少一设于光掩模基材上的光掩模层，且第二区与第三区之间的透过率差，是通过使第二、第三区中的光掩模层部分厚度不同而取得。
33.按照权利要求30所述的方法，其特征在于，所述光掩模具有小于曝光设备的解析度的一缝隙或一栅条图案。
34.按照权利要求30所述的方法，其特征在于，所述光掩模至少包括两片，其在第一至第三区中，具有至少两区。
35.按照权利要求29所述的方法，其特征在于，所述第一及第三部分，分别位于接触孔及半导体层图案上部。
36.按照权利要求28所述的方法，其中与所述栅绝缘层一起图案化半导体层及欧姆接触层图案的步骤包括：
在欧姆接触层上涂覆一光致抗蚀层；
将所述光致抗蚀层曝光及显影，从而形成一具有一第一部分、一比第一部分厚的第二部分及一比第二部分厚的第三部分的光致抗蚀图案；
蚀刻所述第一部分下部的所述欧姆接触层、半导体层及栅绝缘层部分；
通过灰化而清除第二部分的光致抗蚀图案；及
通过使用第三部分的光致抗蚀图案做为蚀刻掩模，蚀刻欧姆接触层及半导体层。
37.一种供液晶显示器用薄膜晶体管阵列面板的制造方法，包括以下步骤：
在绝缘基板上形成一栅线路，栅线路包括一栅线、一栅极及栅连接区；
在栅线路上形成一栅绝缘层图案；
在栅绝缘层图案上形成一半导体层图案；
在半导体层图案上形成一欧姆接触层图案；
形成一数据线路，数据线路包括一数据线、一源极、一漏极及一数据连接区；
形成一钝化层；及
形成一与漏极相连接的像素电极，
其中，所述栅绝缘层图案是利用按部位具有不同厚度的一光致抗蚀图案，与所述半导体层图案及所述欧姆接触层图案至少之一通过一单一的光刻过程一起蚀刻而成。
38.按照权利要求37所述的方法，其中光致抗蚀图案具有一第一部分、一比第一部分厚的第二部分及一比第一部分厚且比第二部分薄的第三部分。
39.按照权利要求38所述的方法，其中光致抗蚀图案是利用一光掩模而形成，光掩模包括至少一第一、一第二和一第三区，各区分别对应于第一、二、三部分，且具有不同透过率。
40.按照权利要求39所述的方法，其中光致抗蚀图案是由一正光致抗蚀层制成，并且
第三区的透过率小于第一区的透过率且大于第二区的透过率。
41.按照权利要求39所述的方法，其中光掩模包括一光掩模基材及至少一设于光掩模基材上的光掩模层，且第二区与第三区之间的透过率差是通过形成部分光掩模层于不同透过率的第二、三区中而取得。
42.按照权利要求40所述的方法，其中光掩模包括一光掩模基材及至少一设于光掩模基材上的光掩模层，且第二区与第三区之间的透过率差是通过使第二、三区中的光掩模层部分厚度不同而取得。
43.按照权利要求40所述的方法，其中光掩模具有小于曝光设备的解析度的一缝隙或一栅条图案。
44.一种供液晶显示器用薄膜晶体管阵列面板的制造方法，包括以下步骤：
在绝缘基板上，形成一包括栅线、栅极和栅连接区的栅线路及一包括共同信号线和一共同电极的共同线路；
在栅线路及共同线路上，依次淀积栅绝缘层、半导体层及欧姆接触层；
在欧姆接触层上涂覆一光致抗蚀层；
将光致抗蚀层曝光及显影，从而形成按部位具有不同厚度的光致抗蚀图案；
利用所述光致抗蚀图案，将所述半导体层及欧姆接触层图案化，从而形成一半导体层图案，一第一欧姆接触层图案及暴露栅连接区的接触孔；
淀积一导体层；
将导体层及第一欧姆接触层图案化，从而形成包括数据线、源极、漏极、数据连接区及像素电极的数据线路，以及数据线路下部的第二欧姆接触层图案；
淀积一钝化层；及
蚀除钝化层，从而暴露栅连接区及数据连接区。
45.一种供液晶显示器用的薄膜晶体管阵列面板，其包括：
一绝缘基板；
一栅线路，其形成于绝缘基板上，且包括多个栅线、多个连接于栅线的栅极及多个连接于栅线末端的栅连接区；
一栅绝缘层，其覆盖栅线路并具有暴露所述栅连接区的接触孔；
一半导体层，其形成于栅绝缘层上；
一数据线路，其具有一两重层结构，包括一下部导体层及一上部导体层，且包括多个相交于栅线的数据线、多个连接于数据线的源极、多个关于所述栅极与所述源极相对且相分离的漏极及多个连接于数据线且具有一部分没有被上部导体层所覆盖的下部导体层的数据连接区；
多个冗余栅连接区，其通过接触孔覆盖栅连接区，且具有一部分没有上部导体层覆盖的下部导体层；
多个像素电极，其连接于漏极且具有一部分没有上部导体层覆盖的下部导体层；及
一钝化层，形成于数据线路、半导体层、栅绝缘层及基板上，且具有多个第一至第四开孔，用以分别暴露像素电极、相邻数据线之间栅线上的栅绝缘层部分、冗余栅连接区及数据连接区，
其中，上部导体层只形成于钝化层与下部导体层之间。
46.按照权利要求45所述的薄膜晶体管阵列面板，其中半导体层的边界重合于栅绝缘层与钝化层相重叠处部分的边界。
47.按照权利要求46所述的薄膜晶体管阵列面板，其中下部导体层是由透明导体材料制成。
48.按照权利要求47所述的薄膜晶体管阵列面板，进一步包括一欧姆接触层图案，其介于半导体层与上部导体层之间，且是由硅化物或微结晶的经掺杂非结晶硅制成，用以降低半导体层与下部导体层之间的接触电阻。
49.按照权利要求48所述的薄膜晶体管阵列面板，其中欧姆接触层的边界重合于半导体层与数据线路相重叠部分的边界。
CNB991248171A 1998-12-12 1999-11-18 供液晶显示器用薄膜晶体管阵列面板及其制造方法 Expired - Lifetime CN1165970C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019980054583A KR100315914B1 (ko) 1998-12-12 1998-12-12 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR54583/1998 1998-12-12
KR10-1998-0063913A KR100333978B1 (ko) 1998-12-28 1998-12-28 액정표시장치용박막트랜지스터기판의제조방법
KR63913/1998 1998-12-28

Publications (2)

Publication Number Publication Date
CN1257304A true CN1257304A (zh) 2000-06-21
CN1165970C CN1165970C (zh) 2004-09-08

Family

ID=26634431

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991248171A Expired - Lifetime CN1165970C (zh) 1998-12-12 1999-11-18 供液晶显示器用薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (2) US6531392B2 (zh)
JP (1) JP4801828B2 (zh)
CN (1) CN1165970C (zh)
TW (1) TW413949B (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020313A1 (fr) * 2003-08-21 2005-03-03 Quanta Display Inc. Substrat a transistors en couches minces et son procede de production
US7138304B2 (en) 2003-05-16 2006-11-21 Seiko Epson Corporation Method for forming thin film pattern, device and production method therefor, electro-optical apparatus and electronic apparatus, and production method for active matrix substrate
CN1296762C (zh) * 2004-07-22 2007-01-24 友达光电股份有限公司 显示面板及其制造方法
US7170571B2 (en) 2001-03-21 2007-01-30 Lg.Philips Lcd Co., Ltd. Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
CN1306333C (zh) * 2001-10-19 2007-03-21 三星电子株式会社 显示基板及具有该基板的液晶显示器
CN1331191C (zh) * 2003-05-16 2007-08-08 精工爱普生株式会社 图案的形成方法及其装置、器件的制造方法、电光学装置
CN100371814C (zh) * 2005-01-26 2008-02-27 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素电极接触点的制造方法
CN100399134C (zh) * 2005-04-22 2008-07-02 友达光电股份有限公司 阵列基板与薄膜晶体管阵列面板的制造方法
US7427540B2 (en) 2005-04-08 2008-09-23 Au Optronics Corp. Methods for fabricating array substrates
CN100426108C (zh) * 2000-09-20 2008-10-15 株式会社日立制作所 液晶显示器
CN100444007C (zh) * 2005-12-29 2008-12-17 友达光电股份有限公司 薄膜晶体管矩阵基板制造方法
US7491557B2 (en) 2004-11-05 2009-02-17 Lg Display Co., Ltd. Thin film etching method and method of fabricating liquid crystal display device using the same
US7586131B2 (en) 2002-03-25 2009-09-08 Sharp Kabushiki Kaisha Transistor array and active-matrix substrate
CN102097370A (zh) * 2010-12-10 2011-06-15 华映视讯（吴江）有限公司 精密图案的制程方法
CN102096534A (zh) * 2010-12-31 2011-06-15 晟光科技股份有限公司 一种电容触摸屏电极制作方法
CN102347274A (zh) * 2010-07-30 2012-02-08 三星电子株式会社 制造薄膜晶体管阵列面板的方法及减少杂质缺陷的方法
CN103676377A (zh) * 2013-12-10 2014-03-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103839950A (zh) * 2014-02-12 2014-06-04 南京中电熊猫液晶显示科技有限公司 Tft-lcd阵列基板及其制造方法
CN105280263A (zh) * 2014-07-24 2016-01-27 佳能株式会社 结构体、其制造方法和塔尔博干涉仪
CN107785309A (zh) * 2012-03-08 2018-03-09 三星显示有限公司 制造薄膜晶体管的方法、制造显示基板的方法及显示基板

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6759281B1 (en) * 1999-04-26 2004-07-06 Samsung Electronics Co., Ltd. Method of making a display switch having a contact hole through a passivation layer and a color filter
US6885064B2 (en) * 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100759965B1 (ko) * 2000-10-27 2007-09-18 삼성전자주식회사 액정 표시 장치
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
TW466773B (en) * 2000-12-15 2001-12-01 Acer Display Tech Inc Manufacturing method of thin film transistor liquid crystal display
KR20020052562A (ko) * 2000-12-26 2002-07-04 구본준, 론 위라하디락사 횡전계방식 액정표시장치 및 그 제조방법
KR100606963B1 (ko) * 2000-12-27 2006-08-01 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그의 제조방법
KR100777596B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100750872B1 (ko) 2001-01-18 2007-08-22 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
KR100766494B1 (ko) * 2001-03-02 2007-10-15 삼성전자주식회사 다결정 실리콘 박막 트랜지스터 액정표시장치 및 그 제조방법
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
KR100829785B1 (ko) * 2001-12-11 2008-05-16 엘지디스플레이 주식회사 횡전계형 액정표시장치
JP4302347B2 (ja) * 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP2003295207A (ja) * 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
JP4463493B2 (ja) * 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
TW535296B (en) * 2002-05-31 2003-06-01 Chunghwa Picture Tubes Ltd Method for producing thin film transistor
KR20030094452A (ko) * 2002-06-04 2003-12-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100828513B1 (ko) * 2002-07-05 2008-05-13 삼성전자주식회사 유기전계발광 패널과 이를 갖는 유기전계발광 장치
CN1267780C (zh) 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
US20040197964A1 (en) * 2003-04-01 2004-10-07 Yu-Chou Lee Method for fabricating thin film transistor for liquid crystal display device
KR100560401B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US6972819B2 (en) * 2003-04-17 2005-12-06 Hannstar Display Corporation Method of manufacturing IPS-LCD using 4-mask process
TWI225705B (en) * 2003-05-02 2004-12-21 Toppoly Optoelectronics Corp Electrostatic discharge protection device and manufacturing method thereof
TW586223B (en) * 2003-06-26 2004-05-01 Au Optronics Corp Thin film transistor array panel and fabricating method thereof
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
KR100556701B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
TWI234043B (en) * 2003-11-26 2005-06-11 Hannstar Display Corp Method of manufacturing liquid crystal display
EP1566838A3 (en) * 2004-02-20 2010-09-01 LG Electronics, Inc. Organic electro-luminescence display device and fabricating method thereof
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
US7033870B1 (en) * 2004-11-29 2006-04-25 International Business Machines Corporation Semiconductor transistors with reduced gate-source/drain capacitances
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100726090B1 (ko) * 2004-12-30 2007-06-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR101107251B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101085451B1 (ko) * 2005-02-11 2011-11-21 삼성전자주식회사 표시장치용 박막트랜지스터 기판과 그 제조방법
JP4805587B2 (ja) * 2005-02-24 2011-11-02 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
TWI261360B (en) * 2005-08-17 2006-09-01 Au Optronics Corp A method of manufacturing a thin film transistor matrix substrate
KR100643404B1 (ko) * 2005-09-22 2006-11-10 삼성전자주식회사 디스플레이장치 및 그 제조방법
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
KR101209057B1 (ko) * 2005-10-28 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR101222952B1 (ko) * 2005-11-18 2013-01-17 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101226661B1 (ko) * 2006-01-26 2013-01-25 삼성디스플레이 주식회사 표시 기판의 제조 방법
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
KR100978263B1 (ko) * 2006-05-12 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101226594B1 (ko) * 2006-05-15 2013-01-28 삼성디스플레이 주식회사 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법
CN100483232C (zh) * 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
JP4187757B2 (ja) * 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板
US7633101B2 (en) * 2006-07-11 2009-12-15 Dsm Solutions, Inc. Oxide isolated metal silicon-gate JFET
US8592262B2 (en) * 2006-11-16 2013-11-26 Au Optronics Corporation Residue isolation process in TFT LCD fabrication
KR100978264B1 (ko) * 2006-12-26 2010-08-26 엘지디스플레이 주식회사 반사투과형 액정표시장치 및 그 제조방법
KR100920483B1 (ko) 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101393636B1 (ko) * 2007-07-24 2014-05-09 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조방법
KR101473839B1 (ko) * 2007-10-17 2014-12-18 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
TWI360886B (en) * 2007-10-30 2012-03-21 Chunghwa Picture Tubes Ltd A method for manufacturing a flat panel display
CN101504499B (zh) * 2008-02-04 2011-08-31 北京京东方光电科技有限公司 Tft-lcd的数据线引线区的结构及其制作方法
TWI339410B (en) * 2008-07-09 2011-03-21 Au Optronics Corp Mask and fabricating method of a polysilicon layer using the same
KR101782872B1 (ko) * 2010-12-15 2017-09-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US9140614B2 (en) * 2012-11-12 2015-09-22 Paul Lecat Conductive cloth sensor
CN103022031B (zh) * 2012-11-21 2015-03-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103325840B (zh) * 2013-04-15 2016-05-18 北京大学深圳研究生院 薄膜晶体管及其制作方法
TWI676279B (zh) * 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
TWI551926B (zh) * 2014-01-27 2016-10-01 友達光電股份有限公司 畫素結構
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
CN111524859B (zh) * 2020-04-23 2022-04-26 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
JPS57121226A (en) 1981-01-21 1982-07-28 Hitachi Ltd Photo mask
JPH0627981B2 (ja) * 1984-12-14 1994-04-13 株式会社東芝 アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法
JPS61181130A (ja) 1985-02-06 1986-08-13 Fujitsu Ltd パタ−ン形成方法
JPS62285464A (ja) * 1986-06-03 1987-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
JPH0359540A (ja) * 1989-07-28 1991-03-14 Hitachi Ltd 液晶表示装置の製造方法
JPH03122620A (ja) * 1989-10-05 1991-05-24 Sharp Corp 表示電極基板
NL194848C (nl) * 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
JPH0643487A (ja) * 1992-07-24 1994-02-18 Fujitsu Ltd 液晶表示装置及びその製造方法
JP3387981B2 (ja) * 1992-10-09 2003-03-17 富士通株式会社 薄膜トランジスタマトリクス装置の製造方法
KR950010858B1 (ko) * 1992-10-20 1995-09-25 현대전자산업주식회사 반도체 소자의 금속콘택 형성방법
JP3573778B2 (ja) * 1993-03-12 2004-10-06 株式会社東芝 液晶表示装置
US5821622A (en) * 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH07162006A (ja) * 1993-12-09 1995-06-23 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH07199150A (ja) * 1993-12-28 1995-08-04 Canon Inc 液晶表示装置
JP2755376B2 (ja) * 1994-06-03 1998-05-20 株式会社フロンテック 電気光学素子の製造方法
JPH08262493A (ja) * 1995-03-27 1996-10-11 Toshiba Corp 液晶表示装置およびその製造方法
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JPH09107106A (ja) * 1995-10-12 1997-04-22 Toshiba Corp 薄膜トランジスタ
JPH09127707A (ja) * 1995-10-30 1997-05-16 Casio Comput Co Ltd レジストパターンの形成方法
KR0171980B1 (ko) 1995-11-20 1999-03-20 김주용 액정 표시 소자의 제조방법
US5618643A (en) 1995-12-15 1997-04-08 Intel Corporation Embedded phase shifting mask with improved relative attenuated film transmission
US5895266A (en) * 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
US5986729A (en) * 1996-07-10 1999-11-16 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and method of manufacturing the same
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
JP3513371B2 (ja) * 1996-10-18 2004-03-31 キヤノン株式会社 マトリクス基板と液晶装置とこれらを用いた表示装置
JP3410617B2 (ja) * 1996-11-29 2003-05-26 シャープ株式会社 薄膜のパターニング方法
JPH10313118A (ja) * 1997-05-13 1998-11-24 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6133977A (en) * 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
US6372535B1 (en) * 1998-02-02 2002-04-16 Samsung Electronics Co., Ltd. Manufacturing method of a thin film transistor
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6258715B1 (en) * 1999-01-11 2001-07-10 Taiwan Semiconductor Manufacturing Company Process for low-k dielectric with dummy plugs
CN1163964C (zh) * 1999-11-05 2004-08-25 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列面板

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426108C (zh) * 2000-09-20 2008-10-15 株式会社日立制作所 液晶显示器
US7863120B2 (en) 2001-03-21 2011-01-04 Lg Display Co., Ltd. Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
US7170571B2 (en) 2001-03-21 2007-01-30 Lg.Philips Lcd Co., Ltd. Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
CN1306333C (zh) * 2001-10-19 2007-03-21 三星电子株式会社 显示基板及具有该基板的液晶显示器
US7586131B2 (en) 2002-03-25 2009-09-08 Sharp Kabushiki Kaisha Transistor array and active-matrix substrate
CN1331191C (zh) * 2003-05-16 2007-08-08 精工爱普生株式会社 图案的形成方法及其装置、器件的制造方法、电光学装置
US7138304B2 (en) 2003-05-16 2006-11-21 Seiko Epson Corporation Method for forming thin film pattern, device and production method therefor, electro-optical apparatus and electronic apparatus, and production method for active matrix substrate
WO2005020313A1 (fr) * 2003-08-21 2005-03-03 Quanta Display Inc. Substrat a transistors en couches minces et son procede de production
CN1296762C (zh) * 2004-07-22 2007-01-24 友达光电股份有限公司 显示面板及其制造方法
US7491557B2 (en) 2004-11-05 2009-02-17 Lg Display Co., Ltd. Thin film etching method and method of fabricating liquid crystal display device using the same
CN100371814C (zh) * 2005-01-26 2008-02-27 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素电极接触点的制造方法
US7427540B2 (en) 2005-04-08 2008-09-23 Au Optronics Corp. Methods for fabricating array substrates
CN100399134C (zh) * 2005-04-22 2008-07-02 友达光电股份有限公司 阵列基板与薄膜晶体管阵列面板的制造方法
CN100444007C (zh) * 2005-12-29 2008-12-17 友达光电股份有限公司 薄膜晶体管矩阵基板制造方法
CN102347274A (zh) * 2010-07-30 2012-02-08 三星电子株式会社 制造薄膜晶体管阵列面板的方法及减少杂质缺陷的方法
CN102347274B (zh) * 2010-07-30 2015-03-04 三星显示有限公司 制造薄膜晶体管阵列面板的方法及减少杂质缺陷的方法
CN102097370A (zh) * 2010-12-10 2011-06-15 华映视讯（吴江）有限公司 精密图案的制程方法
CN102097370B (zh) * 2010-12-10 2013-06-05 华映视讯（吴江）有限公司 精密图案的制程方法
CN102096534A (zh) * 2010-12-31 2011-06-15 晟光科技股份有限公司 一种电容触摸屏电极制作方法
CN107785309A (zh) * 2012-03-08 2018-03-09 三星显示有限公司 制造薄膜晶体管的方法、制造显示基板的方法及显示基板
CN103676377A (zh) * 2013-12-10 2014-03-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2015085733A1 (zh) * 2013-12-10 2015-06-18 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103676377B (zh) * 2013-12-10 2016-02-10 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103839950A (zh) * 2014-02-12 2014-06-04 南京中电熊猫液晶显示科技有限公司 Tft-lcd阵列基板及其制造方法
CN103839950B (zh) * 2014-02-12 2017-04-19 南京中电熊猫液晶显示科技有限公司 Tft‑lcd阵列基板及其制造方法
CN105280263A (zh) * 2014-07-24 2016-01-27 佳能株式会社 结构体、其制造方法和塔尔博干涉仪
US10045753B2 (en) 2014-07-24 2018-08-14 Canon Kabushiki Kaisha Structure, method for manufacturing the same, and talbot interferometer
CN105280263B (zh) * 2014-07-24 2019-03-26 佳能株式会社 结构体、其制造方法和塔尔博干涉仪

Also Published As

Publication number Publication date
JP4801828B2 (ja) 2011-10-26
US20030090604A1 (en) 2003-05-15
JP2000180898A (ja) 2000-06-30
US6531392B2 (en) 2003-03-11
CN1165970C (zh) 2004-09-08
TW413949B (en) 2000-12-01
US20020130324A1 (en) 2002-09-19
US6649934B2 (en) 2003-11-18

Similar Documents

Publication Publication Date Title
CN1165970C (zh) 供液晶显示器用薄膜晶体管阵列面板及其制造方法
CN1155058C (zh) 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法
CN1152420C (zh) 薄膜晶体管阵列面板及其制造方法
CN1139837C (zh) 液晶显示器用薄膜晶体管阵列基板及其制造方法
CN1258117C (zh) 用于液晶显示器的薄膜晶体管及其制造方法
CN1258115C (zh) 液晶显示装置及其制造方法
CN1670909A (zh) 薄膜晶体管阵列面板及其制造方法
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN1610859A (zh) 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
CN1495478A (zh) 触点结构及制造方法，薄膜晶体管阵列面板及制造方法
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
CN1727976A (zh) 液晶显示器的阵列基板及其制造方法
TW586223B (en) Thin film transistor array panel and fabricating method thereof
CN1519955A (zh) 薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜
CN1501153A (zh) 薄膜晶体管阵列面板及其制造方法
CN1752852A (zh) 用于剥离光刻胶的组合物及薄膜晶体管阵列面板制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1495851A (zh) 薄膜晶体管阵列板及其制造方法
CN1808719A (zh) 薄膜晶体管阵列面板及其制造方法
CN1623117A (zh) 用于显示装置的薄膜晶体管阵列板的制造方法
CN1575525A (zh) 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
JP2000206571A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
CN1892385A (zh) 液晶显示器及其制造方法
CN1885549A (zh) 电光显示装置及其制造方法
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121102

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CX01 Expiry of patent term

Granted publication date: 20040908

CX01 Expiry of patent term