CN1258230C - 液晶显示器的多晶硅薄膜晶体管及其制造方法 - Google Patents

液晶显示器的多晶硅薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1258230C
CN1258230C CNB011331186A CN01133118A CN1258230C CN 1258230 C CN1258230 C CN 1258230C CN B011331186 A CNB011331186 A CN B011331186A CN 01133118 A CN01133118 A CN 01133118A CN 1258230 C CN1258230 C CN 1258230C
Authority
CN
China
Prior art keywords
intermediate layer
insulating intermediate
layer
contact hole
impurity range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011331186A
Other languages
English (en)
Other versions
CN1383214A (zh
Inventor
黄长元
郑宇席
朴泰炯
金县裁
文奎善
姜淑映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1383214A publication Critical patent/CN1383214A/zh
Application granted granted Critical
Publication of CN1258230C publication Critical patent/CN1258230C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

本发明公开了一种用于LCD的多晶硅TFT及其制造方法。TFT包括成型在基板上的有效构图，成型在包括有效构图的基板上的栅绝缘层，成型在栅绝缘层上而横穿该有效构图且包括用于确定第一杂质区、第二杂质区和沟道区的栅电极的栅线，成型在包括栅线的栅绝缘层上的绝缘中间层，成型在绝缘中间层上且通过第一接触孔与第二杂质区相连的数据线，以及形成在绝缘中间层上、由与数据线相同的材料成型且通过第二接触孔与第一杂质区相连的象素电极，其中第一接触孔通过栅绝缘层和绝缘中间层成型在第二杂质区上，第二接触孔通过栅绝缘层和绝缘中间层成型在第一杂质区上。掩膜的数量可以减少到5或6张，因而简化了生产工艺。

Description

液晶显示器的多晶硅薄膜晶体管及其制造方法
                       技术领域
本发明涉及薄膜晶体管及其制造方法，更具体地，涉及用于LCD(液晶显示器)的具有p型和晶体管以形成用于驱动电路的CMOS(补偿型金属氧化物半导体)结构的多晶硅薄膜晶体管，及其制造方法。
                       背景技术
在信息导向社会的现在，电子显示器的作用越来越重要。所有种类的电子显示器均被广泛用于各种工业领域。
通常，电子显示器是用于向人视觉传送信息的装置。即，来自不同电子装置的电信息信号输出在电子显示器中被转换成视觉可辨的光学信息信号。于是，电子显示器用作连接人和电子装置的桥梁。
电子显示器分为通过光辐射方法显示光信息信号的发射型显示器，和通过诸如光反射、散射和干涉现象等光学调制方法显示光信息信号的非发射型显示器。例如，作为有源显示器的发射型显示器，有CRT(阴极射线管)、PDP(等离子体显示板)、LED(光发射二极管)和ELD(电致发光显示器)等。作为无源显示器的非发射型显示器，有LCD(液晶显示器)、ECD(电化学显示器)和EPID(电泳图像显示器)等。
在显示质量和经济效益方面，用于诸如电视接收机和监视器等的图像显示器的CRT具有最大的市场份额，但是也有许多缺点，如重量大、体积大和功耗高。
同时，由于半导体技术的快速发展，各种各样的电子装置用低电压和低功率驱动，于是电子装置变得更小更轻。因此，根据新环境，要求具有更小更轻特性以及低驱动电压和低功耗特性的平板型显示器。
在各种开发出的平板型显示器中，LCD比其它任何显示器都小而轻得多，且具有低驱动电压和低功耗，也具有与CRT相似的显示质量。因此，LCD被广泛用在各种电子设备中。
LCD包括两个分别具有电极的基板和设置在两个基板之间的液晶层。在LCD中，电压被加载在电极上以重排液晶分子并控制透过分子传输的光量。
现在主要使用的一种LCD提供有形成在两个基板每一个上的电极和用于开关提供给每个电极的电源的薄膜晶体管。通常，薄膜晶体管(以下称作TFT)成型在两个基板的一侧。
这种采用了成型在象素部分的TFT的LCD分为非晶型TFT-LCD和多晶型TFT-LCD。多晶型TFT-LCD具有一个优点，即LCD以高速度和低功耗驱动，且象素部分的TFT可以与用于驱动电路的半导体装置一起同时成型。此外，LCD的驱动电路一般具有CMOS(补偿型金属氧化物半导体)结构，其中，补偿作用在不同的传导晶体管之间获得，以提高电路性能。
然而，与形成有一个信号沟道晶体管的非晶型TFT-LCD的制造方法相比，因为n沟道晶体管和p沟道晶体管均一起形成在同一基板上，所以多晶TFT-LCD的制造方法非常复杂和困难。一般地，LCD的TFT通过使用掩膜的光刻工艺成型在基板上。当前，使用7至9张掩膜以制造非晶型TFT-LCD。
图1A和图1B是成型有TFT的基板的象素部分的横截面视图，并示出了使用7张掩膜制造具有顶栅结构(top-gate structure)的多晶TFT的传统方法。
参照图1A，阻挡层12成型在透明基板10的整个表面上，该基板由玻璃、石英或蓝宝石构成。阻挡层防止基板10中的杂质在后续工艺中非晶硅层的晶化过程中渗透进硅层中。
在阻挡层12上沉积非晶硅层后，通过激光退火炉退火，非晶硅层转变成多晶硅层。然后，用光刻工艺构图多晶硅层以形成有效构图(anactive pattern)14(使用第一掩膜)。
在有效构图14和阻挡层12上，沉积有栅绝缘层16和栅导电层。P型TFT区域中的栅导电层用光刻工艺进行刻蚀，以形成p型TFT的栅电极(未示出)(使用第二掩膜)。然后，离子注入p型杂质以形成源极/漏极区15S、15D。n型TFT区域中的栅导电层使用光刻工艺刻蚀以形成n型TFT的栅电极18(使用第三掩膜)。离子注入n型杂质以形成源极/漏极区15S、15D。在离子注入工艺中，栅电极18阻挡杂质离子被注入到下面的有效构图14内，因而允许在有效构图14处确定沟道区15C。此处，形成p型TFT的工艺顺序，并且n型TFT的栅极及源极/漏极可以改变。
随后，为了激活掺杂离子并保护半导体层不受损坏，退火工艺用激光束等进行。在栅电极18和栅绝缘层16上，形成有用有机绝缘材料或诸如SiO2和SiNx的无机绝缘材料制造的绝缘中间层20。用光刻工艺部分地刻蚀绝缘中间层20以形成用于显露源极区15S的第一接触孔22a和显露有效构图14的漏极区15D的第二接触孔22b(使用第四掩膜)。
在第一接触孔22a和第二接触孔22b和绝缘中间层20上沉积有金属层。使用光刻工艺构图金属层，因而形成源/漏电极26a、26b和数据线16c(使用第五掩膜)。
参照图1B，在源/漏电极26a、26b、数据线26c和绝缘中间层20上，成型有由有机绝缘材料和无机绝缘层制造的钝化层28。通过光刻工艺部分地刻蚀钝化层28以形成显露源电极26a的通孔30(使用第六掩膜)。
然后，在透明导电层或反射导电层在通孔30和钝化层28上沉积后，用光刻工艺构图导电层，以形成通过通孔30而连接到源电极26a上的象素电极32(使用第七掩膜)。
根据传统TFT-LCD，为了制作顶栅结构，需要光刻工艺以构图有效构图的第七层、p型TFT的栅电极、n型TFT的栅电极、接触孔、数据线、通孔和象素电极。因此，总共需要七张掩膜。
光刻工艺次数增加越多，则生产成本和工艺偏差的可能性增加越多。因为多晶TFT的生产成本也增加，所以需要一种减少掩膜数量的技术。
                       发明内容
因此，本发明的第一个目的是提供一种用于LCD的多晶TFT，其中，在相同层上形成有由相同材料制造的多个层以减少掩膜数量。
本发明的第二个目的是提供一种生产用于LCD的多晶TFT的方法，其中，在相同层上形成有由相同材料制造的多个层以减少掩膜数量。
本发明的第三个目的是提供一种用于LCD的多晶TFT，其中，接触孔和通孔同时成型以减少掩膜数量。
本发明的第四个目的是提供一种生产用于LCD的多晶TFT的方法，其中，接触孔和通孔同时成型以减少掩膜数量。
为了实现本发明的第一个目的，提供一种用于LCD的多晶硅TFT。TFT包括形成在基板上的有效构图。栅绝缘层形成在包括有效构图的基板上。栅线形成在栅绝缘层上以横穿有效构图，并包括用以确定第一杂质区、第二杂质区和有效构图的沟道区的栅电极。绝缘中间层成型在包括栅线的栅绝缘层上。数据线成型在绝缘中间层上，并通过第一接触孔连接到第二杂质区上，该接触孔通过栅绝缘层和绝缘中间层成型在第二杂质区上。通过构图与数据线相同的导电层在绝缘中间层上用与数据线相同的材料成型象素电极，并且象素电极通过第二接触孔将其连接到第一杂质区，该第二接触孔通过栅绝缘层和绝缘中间层成型在第一杂质区。
为了实现本发明的第二目的，提供一种制造用于LCD的多晶硅TFT的方法。在上述方法中，有效构图成型在基板上，然后栅绝缘层成型在包括有效构图的基板上。然后，栅层形成在栅绝缘层上，于是栅层被构图以形成栅线。进行离子注入工艺以在有效构图上形成第一杂质区和第二杂质区。绝缘中间层成型在栅绝缘层和栅线上。部分地刻蚀绝缘中间层和栅绝缘层以形成显露第二杂质区的第一接触孔和显露第一杂质区的第二接触孔。导电层成型在包括第一和第二接触孔的绝缘中间层上，然后构图导电层以同时形成通过第一接触孔连接到第二杂质区的数据线，以及通过第二接触孔连接到第一杂质区的象素电极。
为了实现本发明的第三个目的，提供一种用于LCD的多晶硅TFT。TFT具有形成在基板上的有效构图。栅绝缘层成型在包括有效构图的基板上。栅线形成在栅绝缘层上以横穿有效构图，并包括用以确定第一杂质区、第二杂质区和有效构图的沟道区的栅电极。第一绝缘中间层成型在栅绝缘层和栅线上。数据线成型在第一绝缘中间层上，而第二绝缘中间层成型在第一绝缘中间层和数据线上。象素电极成型在第二绝缘中间层上，并且通过第二接触孔同第一杂质区相连，该第二接触孔通过栅绝缘层、第一绝缘中间层和第二绝缘中间层成型在第一杂质区上。通过构图与象素电极相同的导电层而在第二绝缘中间层上形成一电极。该电极通过第一接触孔和第三接触孔连接到数据线和第二杂质区上，第一接触孔通过栅绝缘层和第一及第二绝缘中间层成型在第二杂质区上，第三接触孔形成在数据线上的第二绝缘中间层上。
为了实现本发明的第四个目的，提供了一种生产用于LCD的多晶硅TFT的方法，它包括下述步骤：
有效构图成型在基板上，而栅绝缘层成型在包括有效构图的基板上。栅层成型在栅绝缘层上，然后构图以形成栅线。进行离子注入工艺以形成有效构图的第一杂质区和第二杂质区。第一绝缘中间层成型在包括栅线的栅绝缘层上，然后数据线成型在第一绝缘中间层上。第二绝缘中间层成型在第一绝缘中间层和数据线上。部分地刻蚀第二绝缘中间层、第一绝缘中间层或栅绝缘层以形成显露第二杂质区的第一接触孔、显露第一杂质区的第二接触孔和显露数据线的第三接触孔。导电层成型在第二绝缘中间层上，然后被构图以形成通过第一和第三接触孔连接数据线和第二杂质区的电极，以及通过第二接触孔连接到第一杂质区的象素电极。
根据本发明的第一实施例，能够用相同材料制造的数据线和象素电极由相同层形成。分别将数据线和象素电极连接到有效构图的源极区和漏极区的接触孔同时成型。因此，所使用的掩膜数量从7张减少到5张，因而简化了制造方法。
根据本发明的第二实施例，为了防止如第一实施例所述的由相同层成型的数据线和象素电极暴露在外，钝化层成型在数据线和象素电极上。此时，因为焊点区(a pad region)的钝化层被除去，与第一实施例相比较，还需要用于构图钝化层的掩膜。掩膜数量为6张。
根据本发明的第三实施例，在绝缘中间层表面未被光致抗蚀剂构图暴露的状态下，因为栅绝缘层被刻蚀以形成接触孔，所以可以防止绝缘中间层的表面损伤。
根据本发明的第四实施例，在形成数据线后，接触孔同时成型。与象素电极和数据线连接的电极由相同层成型。即，加载在数据线上的图像信号通过由与象素电极中相同层形成的漏电极而传送到TFT的漏极区。此外，象素电极直接连接到TFT的源极区，而没有分隔的源电极。因此，所用掩膜的数量由7张减少到6张。
根据本发明的第五实施例，在用于将数据线和象素电极绝缘的第二绝缘中间层由光敏有机材料制造的情况下，在没有单独的刻蚀工艺情况下，通过曝光工艺中的显影工艺而构图第二绝缘中间层之后，显露数据线和源极/漏极区的接触孔通过单独的光刻工艺而成型，此光刻工艺利用了使用氟基气体的干法刻蚀工艺中氧化物层(或氮化物层)与金属层之间的刻蚀性能的差别。
根据本发明第六实施例，可以使用狭缝掩膜或网目掩膜(half-tonemask)同时形成具有不同深度的接触孔。
因此，根据本发明的LCD的TFT的生产方法，掩膜数量与传统方法相比有所减少，因而简化了生产工艺。
                       附图说明
通过结合附图的对优选实施例的详细描述，本发明的上述目的和其它优点将更清晰，其中：
图1A和图1B是使用七张掩膜生产用于LCD的多晶TFT的传统方法的横截面视图；
图2是根据本发明第一实施例的多晶硅TFT的横截面视图；
图3是可用于本发明第一实施例的多晶硅TFT的平面图；
图4是沿图3的B-B′线截取的横截面视图；
图5A至图5E是沿图3的线A-A′截取的示出制造多晶硅TFT的方法的横截面视图；
图6是根据本发明第二实施例的多晶硅TFT的横截面视图；
图7A至图7D是说明生产根据本发明第三实施例的多晶硅TFT的方法的横截面视图；
图8是根据本发明第四实施例的多晶硅TFT的横截面视图；
图9是可以应用于本发明第四实施例的多晶硅TFT的横截面视图；
图10A至图10E是沿图9的线C-C′截取的示出制造多晶硅TFT的方法的横截面视图；
图11A和图11B是说明生产根据本发明第五实施例的多晶硅TFT的方法的横截面视图；以及
图12A至图12D是说明生产根据本发明第六实施例的多晶硅TFT的方法的横截面视图。
                       具体实施方式
现在将参照附图对本发明的优选实施例进行详细描述。
实施例1
图2示出根据本发明第一实施例的多晶硅TFT的横截面视图。
参照图2，在由诸如玻璃、石英或蓝宝石的透明绝缘材料制造的透明基板100上，成型有阻挡层102。在阻挡层102上成型有多晶硅有效构图104。有效构图104包括与有效构图整体成型的下电极105T。
在有效构图104和阻挡层102上，形成有由氮化硅或氧化硅制造的栅绝缘层106。在栅绝缘层106上成型有横穿有效构图104的栅电极108a以确定源极/栅极区105S和105D。即，被栅电极108a重叠的一部分有效构图104的一部分用作TFT的沟道区105C，而相对于位于中心的沟道区105C被分割的有效构图104的一侧用作源极区105S，另一侧用作漏极区105D。此时，源极区105S和漏极区105D的位置可以相互互换。
此外，电容器导线(即，电容器的上电极)108b和用于接收来自外部IC(未示出)的扫描信号的栅极焊点108c由与栅电极108a相同的层成型。此时，为了增加存储电容，有效构图104的源极区105S形成得更宽，以被电容器导线108b重叠。
在栅电极108a、电容导线108b、栅极焊点108c和栅绝缘层106上，成型有由有机绝缘材料和诸如SiO2、SiNx的无机绝缘材料制造的绝缘中间层110。
数据线114a、象素电板114b和用于与栅极焊点108c连接的导电构图114c在绝缘中间层110上用相同层成型。数据线114a通过第一接触孔112a与漏极区105D连接，第一接触孔112a通过栅绝缘层106和绝缘中间层110成型在漏极区105D上。数据线114a传送图像信号至漏极区105D。
象素电极114b通过第二接触孔112b与源极区105S直接相连，第二接触孔112b通过栅绝缘层106和绝缘中间层110成型在源极区105S上。象素电极114b接收来自TFT的图像信号以产生与上基板的电极一起的电场。象素电极114b接收来自TFT的源极区105S的图像信号。
导电构图114c通过形成在栅极焊点108c上部的绝缘中间层110上的第四接触孔112c与栅极焊点108c连接。
根据本发明第一实施例，绝缘中间层110被刻蚀以同时形成第一接触孔112a和第二接触孔112b。然后，沉积和构图导电层以同时形成数据线114a和象素电极114b。
图3是可应用于本发明第一实施例的多晶硅TFT的平面图，而图4是沿图3的线B-B′截取的横截面视图。此处，图2是沿图3的线A-A′截取的横截面视图。
参照图3和图4，在透明基板上成型有由单层铝或诸如AlNd的含铝金属合金、或者在铝上成型有Cr或Mo合金的多层结构制造的栅线。栅线包括：在平行于电容器导线108b的第一方向(即，横向)上延伸的栅线108、连接到栅线108的一端以接收来自外部的扫描信号并传输该信号到栅线108的栅极焊点(图2中的108c)、作为栅线108的一部分的栅电极(图2中的108a)。
在栅线108上，成型有沿第二方向(即，纵向)延伸的数据线114a。成型有效构图104以部分重叠数据线114a。作为栅线108一部分的栅电极横穿有效构图104。电容器导线108b的大部分被横穿有栅电极的有效构图104的下部区域(即，源极区)重叠。有效构图104的被数据线114a重叠的部分用作漏极区105D。即，数据线114a通过成型在漏极区105D上的第一接触孔112a与漏极区105D直接相连。第二接触孔112b形成在有效构图104的源极区105S上。由与数据线114a相同的层形成的象素电极114b通过第二接触孔112b与源极区直接相连。
此外，信号传输线108d沿垂直于栅线108的第二方向成型，且距栅线108一所需间距。在构图用于栅线的栅膜的同时成型信号传输线108d。信号传输线108d通过漏极区114a与TFT的漏极区105D相连，以传输图像信号到漏极区105D。在这种情况中，数据线114a通过形成在漏极区105D上的第一接触孔112a和形成在信号传输线108d处的第三接触孔112d连接信号传输线108d和漏极区105D。
图5A至图5E是说明制造多晶硅TFT以示出基板上的象素部分的方法的横截面视图，基板上成型有TFT。
图5A示出成型有效构图104的步骤。在由诸如玻璃、石英和蓝宝石的绝缘材料制造的透明基板100上沉积氧化硅至1000的厚度，以形成阻挡层102。阻挡层102可以省略。然而，优选的是采用阻挡层以防止基板100中的各种杂质在非晶硅层的晶化过程中渗透到硅层里。
在通过化学气相沉积将非晶硅层沉积到阻挡区102上至约500的厚度之后，进行激光退火工艺或炉退火工艺以将非晶硅层晶化成多晶硅层。然后，多晶硅层被构图以形成有效构图104(使用第一掩膜)。
图5B示出形成栅线的工艺。在有效构图104和阻挡层102上，氧化硅或氮化硅通过化学气相沉积而沉积以形成栅绝缘层106。在栅导电层沉积到栅绝缘层106上后，构图栅导电层以形成栅线和电容器导线108b。此时，信号传输线(图3中的108d)可以成型为垂直于栅线延伸，且以一所需间距与栅线分开。在后续工艺中将信号传输线与数据线连接，以具有将图像信号传输到漏极区105D的功能。
栅线包括形成在显示区中的栅线(图3中的108)、作为栅线一部分的栅电极108a和形成在位于显示区之外的焊点区处的栅极焊点108c。栅极焊点108c接收来自外界的扫描信号并传送该信号给栅线108。
栅导电层由单层铝或诸如AlNd的单层含铝金属合金、或在铝上堆叠有Cr或Mo合金的多层结构制成。
现在，详细描述栅构图工艺。
在使用光刻工艺刻蚀p型TFT区的栅导电层以形成p型TFT的栅电极(未示出)后(用第二掩膜)，离子注入p型杂质以形成源极/漏极区。接着，使用光刻工艺刻蚀n型TFT区的栅导电层以形成n型TFT的栅电极108a(使用第三掩膜)。然后，离子注入n型杂质以形成源极/漏极区(105S、105D)。在离子注入工艺中栅电极108a阻挡杂质以确定有效构图104的沟道区105C，它位于栅电极108a的下部。此处，成型栅和p型TFT的源极/漏极的工艺顺序没有什么关系，而n型TFT相反。此外，n型TFT的源极/漏极可以成型以具有LDD结构。
为了成型具有CMOS结构的驱动电路，虽然没有示出在象素部分，但在驱动电路部分进行用于p型TFT的栅电极的构图和源极/漏极的离子注入的掩蔽工艺、以及用于n型TFT的栅电极的构图和源极/漏极的离子注入的其它掩蔽工艺。例如，在关于n型TFT区的掩膜工艺中，栅极的构图与源极/漏极的离子注入一起进行。
图5C示出形成绝缘中间层110的工艺。如上所述，在完成栅电极构图和源极/漏极离子注入后，进行使用激光束等的退火工艺以激活掺杂离子并使半导体层的损伤恢复。然后，在栅线、电容器导线108b和栅绝缘层106上，成型绝缘中间层110至几千的厚度。绝缘中间层110可以由氧化硅、氮化硅或其混合物的无机绝缘材料制成，或由丙烯酸的光敏有机绝缘材料制成。在采用光敏有机层的情形中，通过曝光工艺后的显影工艺实现构图，而不需要单独的刻蚀工艺。此外，在绝缘中间层110的上表面，通过部分控制光量的曝光工艺形成凸出部分(每个均具透镜形状的凸起部分)。然后，由反射材料制造的象素电极在其上形成，因而散射通过液晶由凸出部分传送的光，并增加视角。
图5D示出形成接触孔的工艺。使用光刻工艺部分地刻蚀绝缘中间层110和栅绝缘层106，以形成显露有效构图104的漏极区105D的第一接触孔112a、显露源极区105S的第二接触孔112b、显露信号传输焊点(图3中的108d)的第三接触孔112d和显露栅极焊点(108c)的第四接触孔112c(使用第四掩膜)。
图5E示出在第一至第三接触孔112a、112b、112d和绝缘中间层110上沉积导电层114的工艺。在此实施例中，因为导电层114被构图以形成数据线114a和象素电极114b，所以在反射型LCD的情形下，诸如Al的具有高反射率的金属用于导电层114。在背光型LCD的情形下，使用诸如ITO(铟锡氧化物)层或IZO(铟锌氧化物)层的透明导电层。
然后，使用光刻工艺刻蚀导电层114以形成如图2所示的数据线114a、象素电极114b和用于连接栅极焊点的导电构图114c(使用第五掩膜)。数据线114a通过第一接触孔112a连接到漏极区105D，第一接触孔112a通过栅绝缘层106和绝缘中间层110成型在漏极区105D上。另外，通过成型在漏极区105D上的第一接触孔112a和成型在信号传输线(图3中的108d)上的第三接触孔(图3中的112d)，数据线114b连接信号传输线108d和漏极区105D。
象素电极114b通过第二接触孔112b直接连接在源极区105S上，第二接触孔112b通过栅绝缘层106和绝缘中间层110成型在源极区105S上。导电构图114c通过成型在栅极焊点108c上部的绝缘中间层110处的第三接触孔112c连接在栅极焊点108c上。
实施例2
图6示出根据本发明第二实施例的多晶硅TFT的横截面视图。
参照图6，在以实施例1中的相同方式形成数据线114a、象素电极114b和用于连接栅极焊点的导电构图114c(使用第五掩膜)后，诸如氮化硅(SiNx)的无机绝缘材料沉积在合成材料的整个表面上，以形成钝化层116。然后，使用光刻工艺刻蚀导电构图114c上的钝化层116以显露导电构图114c(使用第六掩膜)。
如果钝化层如上所述成型，与实施例1相比，掩膜数量增加到6张。然而，这有利于防止数据线114a和象素电极114b被污染，并保护构图。优选地，钝化层116具有所需厚度，使得可以防止象素电极与其上部基板的电极之间产生电场。
实施例3
图7A至图7D是说明制造根据本发明第三实施例的多晶硅TFT的方法的横截面视图。
参照图7A，在透明基板100上，以与实施例1中相似的方式，成型有阻挡层102、有效构图104、栅绝缘层106、栅线和电容器导线108b。栅线包括形成在显示区中的栅线、作为栅线一部分的栅电极108a和形成在位于显示区外的焊点区的栅极焊点108c。在栅线的形成过程中，与栅线间隔一预设距离且在垂直于栅线的方向上延伸的信号传输线(未示出)也同栅线一起成型。
然后，有机绝缘材料沉积在栅线、电容器导线108b和栅绝缘层110上至几千的厚度，以形成绝缘中间层110。在绝缘中间层110上，涂覆有光致抗蚀剂膜111。
参照图7B，显露光致抗蚀剂膜并使之曝光，以形成确定接触孔区的光致抗蚀剂构图111a。
参照图7C，将光致抗蚀剂构图用作掩膜来显影经曝光的绝缘中间层110。从而，除去与接触孔区相应的经曝光的绝缘中间层110。
参照图7D，然后将光致抗蚀剂构图用作掩膜来干法刻蚀经曝光的绝缘中间层110。作为结果，同时成型了用于显露有效构图104的漏极区105D的第一接触孔112a、用于显露源极区105S的第二接触孔112b、用于显露信号传输线的第三接触孔(未示出)和用于显露栅极焊点108c的第四接触孔112c(使用第四掩膜)。
随后，虽然图中没有示出，但是通过抛光和剥离工艺除去光致抗蚀剂构图111a。然后，将导电膜沉积在接触孔和绝缘中间层110上，然后用光刻工艺构图以同时形成数据线、象素电极和栅极焊点导电构图。
实施例4
图8示出根据本发明第四实施例的多晶硅TFT的横截面视图。
参照图8，由氧化硅制成的阻挡层302成型在由诸如玻璃、石英和蓝宝石的绝缘材料制造的透明基板300上。在阻挡层302上成型有多晶硅有效构图304。电容器的下电极305T整体成型在有效构图304处。
在有效构图304和阻挡层302上，成型有由氮化硅或氧化硅制成的栅绝缘层306。在栅绝缘层306上形成有横穿有效构图304以确定源极/漏极区305S、305D的栅电极308a。即，被栅电极308a重叠的有效构图304的一部分用作TFT的沟道区305C，而相对于位于中心的沟道区305C被分隔的有效构图304的一侧用作源极区305S，另一侧用作漏极区305D。此时，源极区305S和漏极区305D的位置可以相互交换。
此外，电容器导线(即，电容器的上电极)308b和用于接收来自外部IC(未示出)的扫描信号的栅极焊点用与栅电极308a中相同的层成型。此时，为了增加存储电容，有效构图304的源极区305S成型得更宽以被电容器导线308b重叠。
在栅电极308a、电容器导线308b和栅绝缘层306上，成型有由诸如SiO2和SiNx的无机材料或丙烯酸光敏有机材料制造的第一绝缘中间层310。
在第一绝缘中间层310上形成有数据线312，它由单层铝或诸如AlNd的单层含铝金属合金制成，或在铝上堆叠有Cr或Mo合金的多层结构制造。数据线312将图象信号传送到漏极区305D。因此，优选地数据线312由具有高导电率的金属制造，以减少传送图像信号时图像信号的损失。
在数据线312和第一绝缘中间层310上成型有由诸如SiO2和SiNx的无机材料或丙烯酸光敏有机材料制造的第二绝缘中间层314。在第二绝缘中间层314上，形成有通过第二接触孔316b与源极区305S直接相连的象素电极318b，第二接触孔316b通过栅绝缘层306、第一绝缘中间层310和第二绝缘中间层314成型在源极区305S上。在第二绝缘中间层314上，成型有通过第一接触孔316a和第三接触孔316c与数据线312和漏极区305D相连的漏电极318a，第一接触孔316a通过栅绝缘层306、第一绝缘中间层310和第二绝缘中间层314成型在漏极区305D上，第三接触孔316c成型在数据线312上第二绝缘中间层314处。漏电极318a和象素电极318b由相同层成型。当源极区305S和漏极区305D的位置互换时，连接至数据线312的电极用作源电极。象素电极318b直接连接至漏极区305D。
象素电极318b具有从TFT接收图像信号以产生与上部基板的电极(未示出)一起的电场，并从源极区305S接收图像信号的功能。
根据本发明的实施例，同时成型用于连接数据线312和漏极区305D的第一接触孔316a和第三接触孔316c，以及用于将象素电极318b连接到源极区305S的第二接触孔，因而将掩膜数量由七张减少到六张。
图9示出可以根据本发明的这个实施例制造的多晶硅TFT的平面图。
参照图9，在透明基板上成型有由单层铝或诸如AlNd的单层含铝金属合金、或在铝上堆叠有Cr或Mo合金的多层结构所制造的栅线。该栅线包括：在平行于电容器导线308b的第一方向(即，横向)上延伸的栅线308、连接到栅线308的一端以接收来自外部的扫描信号并传送该信号到栅线308的栅极焊点(未示出)、作为栅线108一部分的TFT的栅电极(图9中的308a)。
在栅线上，成型有在垂直于第一方向的第二方向(即，纵向)上延伸的数据线312。成型有效构图304以距数据线312一所需间距。从栅线308上分出的栅电极横穿有效构图304。电容器导线308b的大部分被栅电极横穿的有效构图304的下部区域(即，源极区)重叠。栅电极横穿的有效构图304的上部区域(即，漏极区)被漏电极316c连接到数据线312。对于该连接，第一接触孔316a成型在漏极区，而第三接触孔316b成型在数据线312的所需部分。
第二接触孔316b成型在有效构图304的漏极区。用与漏电极316c中相同的层成型的象素电极316b直接通过第二接触孔316b连接到源极区。
图10A到图10E示出沿图9的线C-C′截取的横截面视图以描述生产多晶硅TFT的方法。
图10A示出形成有效构图304的一个步骤。在由诸如玻璃、石英和蓝宝石的绝缘材料制造的透明基板300上沉积氧化硅至1000厚以形成阻挡层302。阻挡层302可以忽略。然而，优选的是采用阻挡层以防止基板300内的各种杂质在非晶硅层的晶化过程中渗透进硅层内。
在通过化学气相沉积将非晶硅层沉积到阻挡层302上至厚度约500后，进行激光退火工艺或炉退火工艺以将非晶硅层晶化成多晶硅层。然后，用光刻工艺构图多晶硅层以形成有效构图304(使用第一掩膜)。
图10B示出形成栅线的工艺。在有效构图304和阻挡层302上通过化学气相沉积沉积氧化硅或氮化硅以形成栅绝缘层306。在将栅导电层沉积到栅绝缘层306上后，p型和n型TFT的栅导电层通过光刻工艺构图而形成栅线。在p型和n型源极/漏极处进行离子注入工艺(使用第二和第三掩膜)。此时，电容器导线308b同时成型为与栅线平行。
栅线包括成型在显示区中的栅线(图3中的308)、作为栅线一部分的栅电极308a和形成在位于显示区外的焊点区的栅极焊点(未示出)。栅极焊点从外部接收扫描信号并传送该信号到栅线308上。栅导电层由单层铝或诸如AlNd的单层含铝金属合金、或在铝上堆叠有Cr或Mo合金的多层结构制造。
图10C示出形成第一绝缘中间层310、数据线312和第二绝缘中间层314的工艺。如上所述，在完成栅电极构图和源极/漏极离子注入后，使用激光束等的退火工艺以激活掺杂离子并使半导体层的损伤恢复。然后，在栅线、电容器导线308b和栅绝缘层306上，将第一绝缘中间层310沉积至几千厚。第一绝缘中间层310可以由氧化硅、氮化硅或其结合物的无机绝缘材料、或丙烯酸光敏有机材料制造。在采用光敏有机层的情形中，通过曝光工艺中的显影工艺实现构图，而不使用独立的刻蚀工艺。
此外，在第一绝缘中间层310上，成型导电层至约2000厚。导电层用光刻工艺刻蚀以形成数据线312(使用第四掩膜)。优选地，数据线312由具有高导电率的金属制造，以减少传送图像信号时图像信号的损失。因此，数据线312由单层铝或诸如AlNd的单层含铝金属合金、或在铝上堆叠有Cr或Mo合金的多层结构制造。
在数据线312和第一绝缘中间层310上，成型第二绝缘中间层314至几千的厚度。优选地，第二绝缘中间层314由诸如氧化硅、氮化硅或其结合物的无机绝缘材料制造。
图10D示出形成接触孔的步骤。通过光刻工艺部分地刻蚀第二绝缘中间层314、第一绝缘中间层310和栅绝缘层306，以形成显露有效构图304的漏极区305D的第一接触孔316a、显露源极区305S的第二接触孔316b和显露数据线312的第三接触孔316c(使用第五掩膜)。另外，显露栅极焊点的第四接触孔(未示出)也同第一接触孔316a、第二接触孔316b和第三接触孔316c一起成型。
此处，应当刻蚀第二绝缘中间层314、第一绝缘中间层310和栅绝缘层306以形成第一接触孔316a和第二接触孔316b。应当刻蚀第二绝缘中间层314以形成第三接触孔316c。此外，应当刻蚀第二中间层接触孔314和第一中间层接触孔310以形成第四接触孔。因此，因为需刻蚀层的数量各不相同，存在有接触孔不同时形成的问题。
在此实施例中，为了解决上述问题，通过使用氟基气体的干法刻蚀方法完成刻蚀工艺。连续刻蚀形成绝缘中间层和栅绝缘层的氧化物层和氮化物层，同时产生挥发性副产物。然而，另一方面，形成数据线的金属层与氟基气体反应而产生非挥发性的副产物。因为金属层的表面是钝化的，所以金属层不再被刻蚀，或刻蚀速率明显降低。因此，分别具有不同深度的第一至第四接触孔可以利用此类性质同时成型。
此外，各自具有不同深度的接触孔可以使用掩膜成型，该掩膜具有连同用以降低曝光度的狭缝构图的全曝光构图(full-exposure pattern)。
图10E示出在第一至第三接触孔316a、316b、316c和第二绝缘中间层314上沉积导电层318的工艺。在此实施例中，因为导电层318被构图以形成象素电极，所以在反射型LCD的情形下，诸如Al的具有高反射率的金属用作导电层318。在背光型LCD的情形下，使用诸如ITO(铟锡氧化物)或IZO(铟锌氧化物)的透明导电层。
然后，使用光刻工艺构图导电层318以形成漏电极318a和象素电极318b(使用第六掩膜)，如图9所示。漏电极318a通过第一接触孔316a和第三接触孔316c连接漏极区305D和数据线312，第一接触孔316a通过栅绝缘层306、第一绝缘中间层310和第二绝缘中间层314成型在漏极区305D上，而第三接触孔316c通过第二绝缘中间层314成型在数据线312的上部。
象素电极318b通过第二接触孔直接连接在源极区305S上，第二接触孔通过栅绝缘层306、第一绝缘中间层和第二绝缘中间层成型在源极区305S的上部。
此外，虽然在图中没有示出，但是，当构图导电层318时，栅极焊点导电构图成型在栅极焊点区。通过经第一绝缘中间层310和第二绝缘中间层314成型在栅极焊点上部的第四接触孔，栅极焊点导电构图与栅极焊点连接。
实施例5
图11A和图11B示出说明生产根据本发明第五实施例的多晶硅TFT的方法的横截面视图。
参照图11A，在按与本发明第五实施例相同的方法形成电容器导线308b以及包括栅电极308a、栅线和栅极焊点的栅线后，氧化物(SiO2)、氮化物(SiNx)及其结合物的无机绝缘材料沉积其上以形成第一绝缘中间层310。
金属数据线312成型在第一绝缘中间层310上。然后，在第一绝缘中间层310和数据线312上，成型有由丙烯酸光敏有机材料制造的第二绝缘中间层315。
如果第二绝缘中间层315用掩膜进行曝光和显影，则在数据线312上部的第三接触区除去第二绝缘中间层315以形成显露数据线312的第三接触孔316c。另外，第一绝缘中间层310和栅绝缘层306保留在源极/漏极区305S、305D上部的第二接触区和第一接触区上。此外，在栅极焊点上部的第四接触区上，保留了第一绝缘中间层310。
参照图11B，如果在形成第三接触孔316c的情形中使用氟基气体完成干法刻蚀工艺，则金属数据线312的表面被钝化，使得数据线312不再被刻蚀或刻蚀工艺缓慢进行。同时，连续刻蚀氧化物或氮化物的第一绝缘中间层310和栅绝缘层306。因此，第一、第二、第三和第四接触区完全打开以形成第一接触孔316a、第二接触孔316b和第四接触孔(未示出)。
因此，在第二绝缘中间层315由光敏有机绝缘材料制造的情形下，各自具有不同深度的接触孔用单一的光刻工艺成型。
此处，在由光敏有机材料制造的第二绝缘中间层315的上表面上，通过部分地控制光量的曝光工艺形成凸出部。反射材料的象素电极在其上成型。此凸出部用作微距镜，因而提供了诸如视角等图像质量得以提高的反射型LCD。
实施例6
图12A至图12D是说明制造根据本发明第六实施例的多晶硅TFT的方法的横截面视图。
参照图12A，在透明基板300上，以与第四实施例中相同的方式成型包括栅电极308a、栅线及栅极焊点的栅线和电容器导线。在栅线、电容器导线和栅绝缘层106上，沉积由二氧化硅(SiO2)、氮化硅(SiNx)或其结合物制造的无机绝缘材料，并且因而成型了第一绝缘中间层310。然后，在第一绝缘中间层310和数据线312上形成由有机绝缘材料或无机绝缘材料制造的第二绝缘中间层316。
在第二绝缘中间层316上涂覆了光致抗蚀剂膜后，使用具有狭缝构图和全曝光构图的掩膜400及网目掩膜来曝光和显影光致抗蚀剂膜，以降低通过折射的曝光度。于是，形成第一光致抗蚀剂构图320，它在数据线312上的第三接触区具有第一厚度，在第二接触区和第一接触区处于被完全去除的状态，而在其余的区域则具有比第一厚度大的第二厚度。
参照图12B，将第一光致抗蚀剂构图320用作刻蚀掩膜来刻蚀第二绝缘中间层316。然后，在第一接触区和第二接触区上完全除去第二绝缘中间层316，但在第三接触区保留下来。
参照图12C，第一光致抗蚀剂构图320被回刻以形成具有均匀厚度的第二光致抗蚀剂构图320。
参照图12D，将第二光致抗蚀剂构图320a用作刻蚀掩膜来干法刻蚀曝光过的第二绝缘中间层316、第一绝缘中间层310和栅绝缘层306。然后，同时形成用以显露有效构图304的漏极区305D的第一接触孔316a、用以显露源极区305S的第二接触孔316b和用以显露数据线312的第三接触孔316c。
随后，虽然图中未示出，但第二光致抗蚀剂构图320a用抛光和剥离工艺除去。然后，导电膜沉积在接触孔316a、316b和316c以及第二绝缘中间层316上，然后用光刻工艺构图以形成漏电极318a和象素电极318b，如图9所示。
根据本发明第一实施例，可以用相同材料制造的数据线和象素电极由相同的层形成。分别将数据线和象素电极连接至有效构图的源极区和漏极区的接触孔同时形成。即，图像信号通过由与象素电极相同的层形成的数据线传送至漏极区。此外，象素电极直接连接至TFT的源极区，而不需要单独的源电极。因此，所用掩膜的数量从7张减少到5张，因而简化了生产工艺。
根据本发明的第二实施例，为了防止如第一实施例所述的由相同层形成的数据线和象素电极暴露在外，在数据线和象素电极上成型钝化层。此时，因为焊点区的钝化层被去除，所以，当与第一实施例相比时，进一步需要用以构图钝化层的掩膜。
根据本发明的第三实施例，在显影由有机绝缘材料制造的绝缘层后，通过光致抗蚀剂构图保护绝缘中间层的表面，以防止由在干法刻蚀栅绝缘层的过程中产生的高强度等离子体导致的绝缘中间层的表面损伤。即，因为栅绝缘层在绝缘中间层的表面未显露的状态下被刻蚀，所以绝缘中间层的表面损伤可以防止。
根据本发明的第四实施例，在形成栅线后，同时形成接触孔。与象素电极和数据线相连的电极由相同的层形成。即，施加在数据线上的图像信号通过由与象素电极中相同层形成的漏电极传送到TFT的漏极区。此外，象素电极直接连接到TFT的源极区，而无需单独的源电极。因此，所用的掩膜数量从7张减少到6张。
根据本发明的第五实施例，在用于绝缘数据线和象素电极的第二绝缘中间层由丙烯酸光敏有机材料制造的情况下，在没有单独的刻蚀工艺而通过曝光工艺过程中的显影工艺构图第二绝缘中间层后，通过单独的光刻工艺形成显露数据线和源极/漏极区的接触孔，该光刻工艺利用了使用氟基气体的干法刻蚀工艺中氧化物层(或氮化物层)和金属层之间的刻蚀性能的差异。
根据本发明的第六实施例，使用狭缝掩膜或网目掩膜可以同时形成具有不同深度的接触孔。
因此，根据本发明的制造用于LCD的TFT的方法，掩膜的数量与传统方法相比得以减少，因而简化了生产工艺。
虽然本发明已得以详细说明，但应当知道，在不偏离所附权利要求书所定义的本发明的精髓和范围的情况下，可以作出各种改变、替换和改造。

Claims (28)

1.一种用于LCD的多晶硅TFT，包括：
一成型在基板上的有效构图；
一栅绝缘层，成型在包括有效构图的基板上；
一栅线，成型在栅绝缘层上而横穿该有效构图，所述栅线包括用于确定第一杂质区、第二杂质区和沟道区的栅电极；
一绝缘中间层，成型在包括栅线的栅绝缘层上；
一数据线，成型在绝缘中间层上且通过第一接触孔与第二杂质区相连，第一接触孔通过栅绝缘层和绝缘中间层成型在第二杂质区上；以及
一象素电极，在绝缘中间层上、由与数据线相同的材料成型且通过第二接触孔与第一杂质区相连，第二接触孔通过栅绝缘层和绝缘中间层成型在第一杂质区上。
2.根据权利要求1所述的TFT，其特征在于，还包括电容器导线，它由与栅线相同的层形成，电容器导线被第一杂质区重叠且平行于栅线。
3.根据权利要求1所述的TFT，其特征在于，还包括信号传输线，它由与栅线相同的层形成，信号传输线在垂直于栅线的方向上延伸并与栅线隔开一所需间距，且
其中，数据线通过形成在信号传输线上绝缘中间层处的第一接触孔和第三接触孔连接信号传输线和第二杂质区。
4.根据权利要求1所述的TFT，其特征在于，还包括形成在基板和有效构图之间的阻挡层。
5.根据权利要求1所述的TFT，其特征在于，还包括形成在绝缘中间层、数据线和象素电极上的钝化层。
6.根据权利要求1所述的TFT，其特征在于，绝缘中间层包括无机绝缘材料。
7.根据权利要求1所述的TFT，其特征在于，绝缘中间层包括有机绝缘材料。
8.根据权利要求7所述的TFT，其特征在于，绝缘中间层具有凸起的表面。
9.一种用于LCD的多晶硅TFT，包括：
一成型在基板上的有效构图；
一栅绝缘层，成型在包括有效构图的基板上；
一栅线，成型在栅绝缘层上而横穿该有效构图，所述栅线包括用于确定第一杂质区、第二杂质区和沟道区的栅电极；
一第一绝缘中间层，成型在包括栅线的栅绝缘层上；
一数据线，成型在第一绝缘中间层上；
一第二绝缘中间层，成型在包括数据线的第一绝缘中间层上；
一象素电极，成型在第二绝缘中间层处且通过第二接触孔与第一杂质区相连，第二接触孔通过栅绝缘层、第一绝缘中间层和第二绝缘中间层成型在第一杂质区上；以及
一电极，形成在第二绝缘中间层上并由与象素电极中相同的层形成，该电极通过第一接触孔和第三接触孔与数据线和第二杂质区相连，第一接触孔通过栅绝缘层、第一和第二绝缘中间层成型在第二杂质区上，第三接触孔成型在数据线上第二绝缘中间层处。
10.根据权利要求9所述的TFT，其特征在于，还包括电容器导线，它成型在栅绝缘层上且由与栅线中相同的层形成，电容器导线被第一杂质区重叠且平行于栅线。
11.根据权利要求9所述的TFT，其特征在于，第一和第二绝缘中间层包括无机绝缘材料。
12.根据权利要求9所述的TFT，其特征在于，第一和第二绝缘中间层包括丙烯酸光敏有机绝缘材料。
13.根据权利要求12所述的TFT，其特征在于，第二绝缘中间层具有凸起的表面。
14.一种制造用于LCD的多晶硅TFT的方法，包括步骤：
在基板上形成一有效构图；
在包括有效构图的基板上形成一栅绝缘层；
在栅绝缘层上形成一栅层；
构图栅层以形成栅线，并进行离子注入工艺以在有效构图处形成第一杂质区和第二杂质区；
在栅绝缘层和栅线上形成绝缘中间层；
部分地刻蚀绝缘中间层和栅绝缘层以形成用于显露第二杂质区的第一接触孔和用于显露第一杂质区的第二接触孔；
在包括第一和第二接触孔的绝缘中间层上形成导电层；以及
构图导电层以形成通过第一接触孔连接到第二杂质区的数据线和通过第二接触孔连接到第一杂质区的象素电极，所述数据线和所述像素电极同时形成。
15.根据权利要求14所述的方法，其特征在于，还包括在形成有效构图的步骤前在基板的整个表面上形成阻挡层的步骤。
16.根据权利要求14所述的方法，其特征在于，形成栅线和进行离子注入工艺的步骤包括步骤：
在第一导电类型晶体管区上形成第一栅电极，然后注入第一导电类型杂质离子；以及
在第二导电类型晶体管区上形成第二栅电极，然后注入第二导电类型杂质离子。
17.根据权利要求14所述的方法，其特征在于，还包括在构图栅层以形成栅线的步骤中随栅线一起成型信号传输线的步骤，该信号传输线在垂直于栅线的方向上延伸，同时距离栅线一所需间距。
18.根据权利要求17所述的方法，其特征在于，还包括在刻蚀绝缘中间层和栅绝缘层以形成第一和第二接触孔的步骤中，随第一和第二接触孔一起形成用于显露信号传输线的第三接触孔的步骤。
19.根据权利要求18所述的方法，其特征在于，数据线通过第一和第三接触孔连接信号传输线和第二杂质区。
20.根据权利要求15所述的方法，其特征在于，形成第一和第二接触孔的步骤包括步骤：
形成用于在绝缘中间层上确定接触孔区的光致抗蚀剂构图；
将光致抗蚀剂构图用作掩膜来显影绝缘中间层，以去除接触孔区的绝缘中间层；
将光致抗蚀剂构图用作刻蚀掩膜来刻蚀栅绝缘层，以形成第一接触孔和第二接触孔；以及
除去光致抗蚀剂构图。
21.根据权利要求14所述的方法，其特征在于，绝缘中间层包括有机绝缘材料或无机绝缘材料。
22.根据权利要求21所述的方法，其特征在于，还包括在形成有机绝缘材料的绝缘中间层的步骤中进行曝光和显影工艺以在绝缘中间层的表面上形成凸出部分的步骤。
23.一种制造用于LCD的多晶硅TFT的方法，包括步骤：
在基板上形成一有效构图；
在包括有效构图的基板上形成一栅绝缘层；
在栅绝缘层上形成一栅层；
构图栅层以形成栅线，并完成离子注入工艺以在有效构图处形成第一杂质区和第二杂质区；
在包括栅线的栅绝缘层上形成第一绝缘中间层；
在第一绝缘中间层上形成数据线；
在包括数据线的第一绝缘中间层上形成第二绝缘中间层；
部分地刻蚀第二绝缘中间层、第一绝缘中间层或栅绝缘层，以形成用于显露第二杂质区的第一接触孔、用于显露第一杂质区的第二接触孔和用于显露数据线的第三接触孔；
在第二绝缘中间层上形成导电层；以及
构图导电层以形成通过第一和第三接触孔连接数据线和第二杂质区的电极，和通过第二接触孔连接第一杂质区的象素电极。
24.根据权利要求23所述的方法，其特征在于，形成第一、第二和第三接触孔的步骤通过使用氟基气体的干法刻蚀工艺进行。
25.根据权利要求23所述的方法，其特征在于，形成第一、第二和第三接触孔的步骤使用狭缝掩膜或网目掩膜进行。
26.根据权利要求25所述的方法，其特征在于，形成第一、第二和第三接触孔的步骤包括步骤：
在第二绝缘中间层上涂覆光致抗蚀剂膜；
用具有全曝光构图和狭缝构图的掩膜曝光和显影光致抗蚀剂膜以形成第一光致抗蚀剂构图，所述第一光致抗蚀剂构图在第三接触区具有第一厚度，处于所述第一光致抗蚀剂构图在第一接触区和第二接触区被完全去除的状态，且在其余的区域具有比第一厚度大的第二厚度；
使用第一光致抗蚀剂构图刻蚀第二绝缘中间层；
回刻第一光致抗蚀剂构图以形成具有均匀厚度的第二光致抗蚀剂构图；
使用第二光致抗蚀剂构图刻蚀第二绝缘中间层、第一绝缘中间层和栅绝缘层以形成第一、第二和第三接触孔；以及
除去第二光致抗蚀剂构图。
27.根据权利要求23所述的方法，其特征在于，第二绝缘中间层包括丙烯酸光敏有机绝缘材料。
28.根据权利要求27所述的方法，其特征在于，还包括在形成第二绝缘中间层的步骤中进行曝光和显影工艺以在第二绝缘中间层的表面上形成凸起部分的步骤。
CNB011331186A 2001-04-26 2001-09-14 液晶显示器的多晶硅薄膜晶体管及其制造方法 Expired - Lifetime CN1258230C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20010022536 2001-04-26
KR22536/01 2001-04-26
KR1020010044295A KR100752600B1 (ko) 2001-04-26 2001-07-23 액정표시장치용 다결정실리콘 박막 트랜지스터 및 그제조방법
KR44295/01 2001-07-23

Publications (2)

Publication Number Publication Date
CN1383214A CN1383214A (zh) 2002-12-04
CN1258230C true CN1258230C (zh) 2006-05-31

Family

ID=26639023

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011331186A Expired - Lifetime CN1258230C (zh) 2001-04-26 2001-09-14 液晶显示器的多晶硅薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (1) US6822703B2 (zh)
JP (1) JP4798906B2 (zh)
KR (1) KR100752600B1 (zh)
CN (1) CN1258230C (zh)
TW (1) TW490858B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785440A (zh) * 2017-10-27 2018-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853220B1 (ko) * 2002-04-04 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR100653264B1 (ko) * 2002-10-16 2006-12-01 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법
KR100900542B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR100980009B1 (ko) * 2002-11-22 2010-09-03 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100905473B1 (ko) * 2002-12-03 2009-07-02 삼성전자주식회사 유기 이엘 표시판 및 그 제조 방법
US7920220B2 (en) * 2002-12-09 2011-04-05 Samsung Electronics Co., Ltd. Display pixel, display apparatus having an image pixel and method of manufacturing display device
KR100926309B1 (ko) * 2002-12-09 2009-11-12 삼성전자주식회사 액정표시장치 및 이의 제조 방법
KR100916108B1 (ko) * 2003-02-24 2009-09-08 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101027255B1 (ko) * 2003-06-04 2011-04-06 티피오 홍콩 홀딩 리미티드 액정 디스플레이 장치 및 그 제조 방법
CN1324540C (zh) 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
US7714820B2 (en) 2003-06-27 2010-05-11 Samsung Electronics Co., Ltd. Contact structure of conductive films and thin film transistor array panel including the same
KR100980019B1 (ko) * 2003-08-11 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7190000B2 (en) 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
CN100368904C (zh) * 2003-08-29 2008-02-13 友达光电股份有限公司 薄膜晶体管液晶显示器基板
WO2005027187A2 (en) 2003-09-18 2005-03-24 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR101018757B1 (ko) * 2003-09-18 2011-03-04 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
DE602004031959D1 (de) * 2003-09-22 2011-05-05 Tpo Hong Kong Holding Ltd Zeigebauelements
KR100659532B1 (ko) * 2003-11-28 2006-12-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100617031B1 (ko) * 2003-12-30 2006-08-30 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
JP4791974B2 (ja) * 2004-01-05 2011-10-12 ティーピーオー ホンコン ホールディング リミテッド Ｅｓｄ保護回路を有する液晶表示装置及びその製造方法
JP2005209696A (ja) * 2004-01-20 2005-08-04 Seiko Epson Corp 半導体装置の製造方法
KR101026808B1 (ko) * 2004-04-30 2011-04-04 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101112537B1 (ko) * 2004-06-03 2012-02-29 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101048903B1 (ko) * 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101046927B1 (ko) * 2004-09-03 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판
US7033902B2 (en) * 2004-09-23 2006-04-25 Toppoly Optoelectronics Corp. Method for making thin film transistors with lightly doped regions
KR101090250B1 (ko) 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
US7041540B1 (en) * 2005-02-01 2006-05-09 Chunghwa Picture Tubes, Ltd. Thin film transistor and method for fabricating the same
KR100683791B1 (ko) 2005-07-30 2007-02-20 삼성에스디아이 주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치
KR100742376B1 (ko) * 2005-09-30 2007-07-24 삼성에스디아이 주식회사 패드부 및 그 제조 방법
KR20070049742A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
CN100399574C (zh) * 2006-01-24 2008-07-02 友达光电股份有限公司 有机发光二极管显示面板及其多晶硅通道层的形成方法
TWI297548B (en) * 2006-06-19 2008-06-01 Au Optronics Corp Pixel structure for flat panel display and method for fabricating the same
KR101331803B1 (ko) * 2006-06-30 2013-11-25 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5026019B2 (ja) * 2006-08-08 2012-09-12 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
KR100805154B1 (ko) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100836472B1 (ko) 2007-03-22 2008-06-09 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
JP5324758B2 (ja) * 2007-06-05 2013-10-23 三菱電機株式会社 薄膜トランジスタ、表示装置、およびその製造方法
JP5295529B2 (ja) * 2007-08-13 2013-09-18 株式会社ジャパンディスプレイ 半導体装置
JP2009122342A (ja) * 2007-11-14 2009-06-04 Mitsubishi Electric Corp 液晶表示装置、及びその製造方法
KR101450803B1 (ko) * 2007-12-28 2014-10-15 삼성디스플레이 주식회사 어레이 기판 및 어레이 기판의 제조방법
TWI387109B (zh) * 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
KR101600803B1 (ko) * 2009-08-13 2016-03-08 엘지이노텍 주식회사 터치형 키입력바
KR20220070577A (ko) * 2010-02-05 2022-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR20120053295A (ko) 2010-11-17 2012-05-25 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치, 그리고 그 제조 방법
KR101876819B1 (ko) * 2011-02-01 2018-08-10 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
US9012993B2 (en) * 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101390106B1 (ko) * 2011-12-29 2014-04-29 하이디스 테크놀로지 주식회사 액정표시장치 및 그 리페어방법
US8486740B1 (en) * 2012-03-11 2013-07-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing array substrate of transflective liquid crystal display
KR101896377B1 (ko) * 2012-10-12 2018-09-07 엘지디스플레이 주식회사 베젤이 최소화된 액정표시소자
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR200479326Y1 (ko) * 2014-06-03 2016-01-14 제이 터치 코퍼레이션 터치패널 장치와 색상 조화층을 구비한 전극구조
US10083990B2 (en) 2014-08-29 2018-09-25 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
JP6485024B2 (ja) * 2014-12-10 2019-03-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
CN104681627B (zh) * 2015-03-10 2019-09-06 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN104952934B (zh) * 2015-06-25 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板
CN105260076A (zh) * 2015-11-25 2016-01-20 深圳市华星光电技术有限公司 触控面板及其驱动方法、触控显示器
CN105428313A (zh) * 2016-01-05 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN107247376B (zh) * 2017-06-26 2019-12-24 深圳市华星光电半导体显示技术有限公司 Tft基板的制作方法及液晶显示装置的制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0589478B1 (en) * 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
JP3343160B2 (ja) * 1992-09-25 2002-11-11 ソニー株式会社 液晶表示装置
JPH06267912A (ja) * 1993-03-15 1994-09-22 Matsushita Electric Ind Co Ltd 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US5604358A (en) * 1995-01-20 1997-02-18 Goldstar Co., Ltd. Device of thin film transistor liquid crystal display
JPH08201851A (ja) * 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
KR100226494B1 (ko) * 1997-02-20 1999-10-15 김영환 액정표시장치 및 그 제조방법
KR100316269B1 (ko) * 1997-07-04 2003-01-06 엘지.필립스 엘시디 주식회사 박막트랜지스터,액정표시장치및그제조방법
WO2000059040A1 (en) * 1999-03-30 2000-10-05 Seiko Epson Corporation Method of manufacturing thin-film transistor
KR100313125B1 (ko) * 1999-12-08 2001-11-07 김순택 박막 트랜지스터의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785440A (zh) * 2017-10-27 2018-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
CN107785440B (zh) * 2017-10-27 2020-07-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板

Also Published As

Publication number Publication date
US6822703B2 (en) 2004-11-23
JP4798906B2 (ja) 2011-10-19
JP2002333641A (ja) 2002-11-22
KR20020083401A (ko) 2002-11-02
TW490858B (en) 2002-06-11
KR100752600B1 (ko) 2007-08-29
US20020158995A1 (en) 2002-10-31
CN1383214A (zh) 2002-12-04

Similar Documents

Publication Publication Date Title
CN1258230C (zh) 液晶显示器的多晶硅薄膜晶体管及其制造方法
CN1258117C (zh) 用于液晶显示器的薄膜晶体管及其制造方法
CN1268968C (zh) 液晶显示装置及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1276508C (zh) 半导体器件、显示器件和发光器件
CN101079429A (zh) 薄膜晶体管阵列基板及其制造方法
CN1442732A (zh) 液晶显示装置
CN1495477A (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
CN1677207A (zh) 液晶显示器及其制造方法
CN1877448A (zh) 蚀刻剂及使用蚀刻剂制造布线及薄膜晶体管基板的方法
CN1897270A (zh) 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法
CN1462481A (zh) 薄膜晶体管及有源矩阵型显示装置及其制造方法
CN1773341A (zh) 制造柔性显示装置的方法
CN1575525A (zh) 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
CN1992291A (zh) 薄膜晶体管基板及其制造方法
CN1485808A (zh) 显示装置
CN1353329A (zh) 薄膜晶体管阵列及其制造方法和使用它的显示板
CN1862804A (zh) 半导体器件及其制造方法
CN1992237A (zh) 薄膜晶体管基板的制造方法
CN1878438A (zh) 有机电致发光显示装置及其制造方法
CN1760738A (zh) 液晶显示装置及其制造方法
CN1489217A (zh) 薄膜晶体管阵列面板
CN1917202A (zh) 布线结构、布线制造方法、薄膜晶体管基板及其制造方法
CN1885549A (zh) 电光显示装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20060531

CX01 Expiry of patent term