CN1272961A - 电源电路和半导体芯片的设计方法 - Google Patents

电源电路和半导体芯片的设计方法 Download PDF

Info

Publication number
CN1272961A
CN1272961A CN99801001A CN99801001A CN1272961A CN 1272961 A CN1272961 A CN 1272961A CN 99801001 A CN99801001 A CN 99801001A CN 99801001 A CN99801001 A CN 99801001A CN 1272961 A CN1272961 A CN 1272961A
Authority
CN
China
Prior art keywords
semiconductor chip
circuit
power
output transistor
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99801001A
Other languages
English (en)
Inventor
山本明
崎山史朗
中平博幸
木下雅善
里见胜治
梶原准
山本真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1272961A publication Critical patent/CN1272961A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种根据本发明的电源电路是形成于一半导体芯片上的电源电路,它包括:输出一电源电压的输出晶体管部分;和用来控制输出晶体管部分的控制电路。输出晶体管部分设置在半导体芯片的外部输入/输出端附近。

Description

电源电路和半导体芯片的设计方法
本发明涉及一种电源电路和半导体集成电路(半导体芯片)的设计方法。
近来，对降低半导体集成电路(半导体芯片)功耗的需要一直在增长。为了降低功耗，有效的办法是减小电压。目前业已采用了仅仅减小内部电路电压的方法，该方法不减小整个半导体集成电路的电压，以便保持外部接口的兼容性。这需要有多个电源：一个用于外部接口，另一个用于内部电路。但是，使用多个电源提高了成本。为了降低成本，有效的办法是采用一种芯片内电源，其中有一电源电路(下文称为DC/DC转换电路)，其输入是外部接口的电压，其输出是内部电路的电压，该电源构建于一半导体集成电路内。象这样的DC/DC转换电路、三端调节器、开关调节器等等都是公知的。
如果将一DC/DC转换电路安装在半导体芯片上，那么用户(设计者)无需在板上设置一专用线来提供一外部电源电压。但是，这有如下两个问题：
1)生产一种高性能DC/DC转换电路，该电路与设计者的设计能力无关。
当将一DC/DC转换电路安装到半导体芯片上时，如果一位设计者新近设计了一种DC/DC转换电路，那么半导体电路中的线路电阻很高，并且难以提高功率转换效率。此外，对于一开关调节器来说，从转换效率和开关电路所产生的噪声考虑，并不总是能够生产一种高性能DC/DC转换电路，其所产生的噪声因其结构而具有基本的开关噪声且可能影响芯片的内部电路。
当采用一种DC/DC转换电路的大元件(macro cell)时，甚至当采用一种高性能大元件时，如果将DC/DC转换电路设置在设有各种I/O元件区域(即，其中设有内部电路的区域)以外的区域中，那么DC/DC转换电路与电源焊盘之间的距离会增大，从而因此增大了线路电阻。所以，DC/DC转换电路的转换效率将很低。
总之，将一种高性能DC/DC转换电路安装到芯片上很大程度上取决于设计者的设计能力。因此，很难保证能生产一种高性能的DC/DC转换电路而不依赖于设计者的设计能力(例如，不考虑设计者是否了解芯片内电源)。
2)生产一种柔性高性能DC/DC转换电路，该电路满足对系统LSI内部结构的要求而不会使设计者有负担。
当将一DC/DC转换电路安装到芯片上时，要求有一种柔性方案，这种方案满足构成系统LSI的多个功能块的要求。例如，当利用一功率调节电路PMC(功率调节电路)使多个功能块(IP)配备有与每个功能块的工作状态相对应的最优功率调节时，需要把与功能块相同数目的DC/DC转换电路安装到一芯片上。这种情况下，相对于一个功能块设置一个DC/DC转换电路。如上所述，将一DC/DC转换电路设置在芯片上可以降低该DC/DC转换电路的转换效率。很难在不增加设计步骤数目的情况下确定DC/DC转换电路的适当位置。
本发明的发明人已经依下列各项解决了上述问题。把具有DC/DC转换功能的DC/DC电源电路元件制作为一种I/O元件，以便当确定半导体芯片上设置DC/DC电源电路元件的位置时，能够以一种类似其他I/O元件的方式处理DC/DC电源电路元件。如这里所采用的一种I/O元件是指提供用作半导体芯片内部电路的元件，它用来向一功能块发出信号/从一功能块接受信号。考虑到转换效率和噪声，可优选的是预先生产一种具有高性能DC/DC转换功能的DC/DC电源电路元件。在确定了DC/DC电源电路元件以类似其他I/O元件的方式设置在半导体芯片上的位置之后，利用一种自动I/O元件排列工具把包括DC/DC电源电路元件的各种I/O元件排列在半导体芯片上。这解决了上述问题(1)和(2)。
本发明的一个目的是提供一种高效DC/DC转换电路。
本发明的另一个目的是提供一种半导体芯片的设计方法，该半导体芯片满足半导体芯片内部结构的要求，该方法不必使设计者有负担。
根据本发明的一种电源电路形成于一半导体芯片上，该电源电路包括：一输出晶体管部分，它输出一电源电压；和一控制电路，它用来控制输出晶体管部分。输出晶体管部分设置在半导体芯片的外部输入/输出端附近，从而将实现上述目的。
输出晶体管部分可以有一浪涌保护功能。
输出晶体管部分可以包括一网式晶体管(mesh typetransistor)。
电源电路可以沿半导体芯片除其四角以外的周边设置。
电源电路包括作为外部输入/输出端的以下各端：用来输出电源电压的输出端；用来将一电源电压输入给输出晶体管部分的电源端；和用来将一地电压输入给输出晶体管部分的接地端。电源端和接地端可以设置在输出端附近。
电源电路包括作为外部输入/输出端的以下各端：多个输出端，用来输出电源电压；多个电源端，用来将一电源电压输入给输出晶体管部分；和多个接地端，用来将一地电压输入给输出晶体管部分。多个输出端、多个电源端和多个接地端可以覆有一种相同的金属。
半导体芯片可以设置得使接合线最短，该接合线将输出晶体管部分与一封装件连接在一起，该封装件密封半导体芯片。
输出晶体管部分和控制电路可以设置在I/O元件排列区域中。
根据本发明的半导体芯片设计方法包括以下步骤：确定一半导体芯片上多个I/O元件所要排列的位置，这多个I/O元件包括至少一个第一种I/O元件和至少一个第二种I/O元件，第一种I/O元件具有将第一电源电压转换为第二电源电压的电源电压转换功能，而第二种I/O元件具有与第一种I/O元件不同的功能；根据所确定的半导体芯片上的位置排列这多个I/O元件，以便实现上述目的。
至少一个第二种I/O元件包括一个用来输入电源电压的输入电源焊盘元件(pad cell)。从第一种I/O元件中输出的第二电源电压可以受到一平滑电路的平滑处理，该平滑电路设置在半导体芯片的外部。该平滑电路所产生的电源电压可以通过输入电源焊盘元件输入给半导体芯片。
输入电源焊盘元件可以设置在被供给平滑电路所产生电源电压的功能块附近。
第一I/O元件可以有一控制端，该控制端用来输入一控制信号，该控制信号表示要从多个电源电压中产生的一个电源电压。
第一I/O元件可以有一控制端，该控制端用来输入一控制信号，该控制信号控制是执行还是停止电源电压转换功能。
半导体芯片的这种设计方法还包括将至少一个功能块设置为半导体芯片的一个内部电路的步骤。这至少一个功能块可以包括一功率调节电路，该功率调节电路根据一预定功能块的工作状态改变与该功能块相对应的第一种I/O元件电源电压转换功能的模式。
第一种I/O元件可以包括一输出晶体管部分和一控制部分，输出晶体管部分用来将第一电源电压转换成第二电源电压，而控制部分用来控制输出晶体管部分。
第一种I/O元件的输出晶体管部分可以有一浪涌保护功能。
第一种I/O元件的输出晶体管部分可以包括一网式晶体管。
图1是示出一种系统LSI结构的图，在该结构上安装有根据本发明的DC/DC电源电路元件。
图2是示出根据本发明的DC/DC电源电路元件各电路方框结构的图。
图3是示出根据本发明的DC/DC电源电路元件各电路方框安排的图。
图4是示出一LSI布局的推荐实例，其上安装有根据本发明的DC/DC电源电路元件。
图5是一电路方框图，根据本发明的示出用到一PRML读取通道(Read channel)LSI时的DC/DC电源电路元件。
图6示出用来确定各种I/O元件所要设置位置的过程流程。
图7是示出内部电路设置区域和I/O元件排列区域的图。
图8A是示出第一种I/O元件的电路图。
图8B是示出第二种I/O元件的电路图。
图9是明确示出图8A所示第一种I/O元件中线路电阻的图。
图10是示出第二种I/O元件中输出晶体管部分一个典型布局的图。
图11是示出第二种I/O元件中输出晶体管部分另一典型布局的图。
图12A和12B每个都是示出图8B所示第二种I/O元件的一个变化的图。
图13A和13B每个都是示出图8B所示第二种I/O元件的另一变化的图。
图14是示出将半导体集成电路(芯片)设置在偏离封装件中央的位置处的方法图。
图15是示出作为一DC/DC转换电路用到一种三端调节型电路时的本发明的图。
现在描述在一半导体芯片上排列DC/DC电源电路元件的方法，这些元件的每个都有一电源电压转换功能。DC/DC电源电路元件是一种I/O元件。这里所用的I/O元件是指作为半导体的内部电路用来将一信号发给一功能块或从该功能块接收信号的元件。以一种类似用于其他I/O元件的方式确定DC/DC电源电路元件在半导体芯片上所要设置的位置。因此，可以利用一种市场上可买到的自动I/O元件排列工具将DC/DC电源电路元件排列在一半导体芯片上。
图1示出系统LSI1的结构。系统LSI1形成于单独一个半导体芯片10上。系统LSI1包括DC/DC电源电路元件11-14。这些DC/DC电源电路元件11-14是本发明电源电路的实施例。图1中，将每个DC/DC电源电路元件11-14标为“DC/DC”。
系统LSI1还包括一功率调节电路PMC(功率调节电路)21和作为内部电路的IP(内部IP芯)31-35。PMC21是执行控制系统LSI1中功耗功能的功能块。IP31-35每一个都是执行预定功能的功能块。
3.3V的电源通过输入电源焊盘元件41从半导体芯片10的外部供给PMC21。PMC21能够把从安装在DC/DC电源电路元件11-13每一个上的DC/DC转换电路中输出的电源电压设定到2.53V或1.65V。通过输入电源焊盘元件42-44，把从DC/DC转换电路中输出的电源电压分别供给功能块31-33每一个。
PMC21将控制信号Dcon、控制信号VoREQ和控制信号SYNC输出给DC/DC电源电路元件11-13每一个。为了图1简单起见，未示出控制信号SYNC。
控制信号Dcon用来控制是执行还是停止DC/DC电源电路元件中的电源电压转换操作。如果控制信号Dcon的电平为H(高)电平，那么DC/DC电源电路元件处于执行DC/DC操作的状态(激活状态)。如果控制信号Dcon的电平为L(低)电平，那么DC/DC电源电路元件处于停止DC/DC操作的状态(非激活状态)。
控制信号VoREQ用来在许多(这种情况下的两)种电源电压中选择一个电源电压，该电源电压是要从安装在DC/DC电源电路元件上DC/DC转换电路中输出的电源电压。如果控制信号VoREQ的电平为L电平，那么输出电压为2.53V。如果控制信号VoREQ的电平为H电平，那么输出电压为1.65V。
PMC21将控制信号Dcon(H电平)和控制信号VoREQ(L电平)输出给DC/DC电源电路元件11。这用来令DC/DC电源电路元件11将2.53V的电源电压输出给功能块IP31。
PMC21将控制信号Dcon(H电平)和控制信号VoREQ(H电平)输出给DC/DC电源电路元件12和13每一个。这用来令DC/DC电源电路元件12将1.65V的电源电压输出给功能块IP32，而令DC/DC电源电路元件13将1.65V的电源电压输出给功能块IP33。
PMC21根据功能块IP31-33每一个的温度和工作频率改变控制信号VoREQ的逻辑值，以便能够把与温度和工作频率相适合的电源电压提供给功能块IP31-33每一个。这是因为从安装在各个DC/DC电源电路元件11-13上的DC/DC转换电路中把与控制信号VoREQ的逻辑值相对应的电源电压输出给各个功能块IP31-33。例如，当功能块IP的工作频率为高时，PMC21控制DC/DC工作以便从DC/DC转换电路中输出的电源电压为高；当功能块IP的工作频率为低时，PMC21控制DC/DC工作以便从DC/DC转换电路中输出的电源电压为低。这样，通过根据功能块IP的性能(如温度和工作频率)使功能块IP的工作电压最优，可以使每个功能块IP的工作电压最小。所以，可以降低整个系统LSI的功耗。
当未采用一个特定功能块IP的功能(例如处于睡眠模式)时，PMC21可以通过使控制信号Dcon的电平为L电平而切断该特定功能块IP的电源。这样一种控制尤其在用于该特定功能块IP中的MOS晶体管阈值为低时有效。这是因为通过切断电源，可以切断一静态漏电流，这种静态漏电流可能产生于低阈值的MOS晶体管中。
图1中所示的功能块IP34和35并不受PMC21的控制。提供DC/DC电源电路元件14以对应于功能块IP34和35。
通过电源电压焊盘元件45，从安装在DC/DC电源电路元件14上的DC/DC转换电路中把1.65V电源电压提供给功能块IP34。通过电源电压焊盘元件46，从安装在DC/DC电源电路元件14上的DC/DC转换电路中把1.65V电源电压提供给功能块IP35。这样，当把一公共电源电压供给多个功能块时，通常可以在多个功能块中设置DC/DC电源电路元件。
DC/DC电源电路元件14可以具有与DC/DC电源电路元件11-13相似的结构。可是，由于并未将功能块IP34和35置于PMC21的控制之下，所以控制信号Dcon的电平、控制信号VoREQ的电平和控制信号SYNC的电平可以固定到各个预定值。在图1所示的实例中，DC/DC电源电路控制元件51用来将控制信号Dcon的电平固定在H电平，DC/DC电源电路控制元件52用来将控制信号VoREQ的电平固定在H电平。DC/DC电源电路控制元件51和52每一个都是一种I/O元件。
这些I/O元件每一个都被用作半导体芯片的内部电路用以将一信号发给一功能块/从一功能块中接收一信号，这些I/O元件包括DC/DC电源电路元件11-14、输入电源焊盘元件41-46、DC/DC电源电路控制元件51和52以及其他元件如输入信号焊盘元件61和输出信号焊盘元件71。输入焊盘元件61是用来将一信号输入给一功能块的I/O元件。输出焊盘元件71是用来从一功能块中输出一信号的I/O元件。
根据本发明，DC/DC转换电路安装在各个DC/DC电源电路元件上。当DC/DC电源电路元件设置在一个半导体芯片上时，把每个DC/DC电源电路元件作为一个I/O元件。所以，以类似用于各种其他I/O元件(例如输入电源焊盘元件41-46、输入信号焊盘元件61、输出信号焊盘元件71)的方式确定DC/DC电源电路元件在半导体芯片上的位置。这考虑到使人能以类似用于I/O元件的方式利用市场上可买到的I/O元件排列工具在半导体电路元件上排列DC/DC电源电路元件。
可以沿半导体芯片的周边将一I/O元件设置在一I/O元件排列区域中的任意位置处，包括四角。DC/DC电源电路元件是一种I/O元件。因此，DC/DC电源电路元件可以设置在I/O元件排列区域中的适当位置处，以满足关于来自一功能块的工作电源电压的要求，该功能块包括在系统LSI的内部电路中。这里，关于来自一功能块的工作电源电压的要求可以是这样一种要求，即它能够根据该功能块的工作状态提供最优工作电源电压，或者提供预定工作电源电压。当系统LSI的内部电路包括多个功能块时，多个DC/DC电源电路元件可以排列在I/O元件排列区域中，以便分别对应于多个功能块。
当要提供多个I/O元件如DC/DC电源电路元件或者一个用来将一工作电压提供给一功能块(IP块)的输入电源焊盘元件时，一旦把来自DC/DC电源电路元件的输出电压输出到半导体芯片外部，该输出电压就经过设置在半导体外部的LC电路(平滑电路)，然后再次从一输入电源焊盘输入给半导体芯片。来自DC/DC电源电路元件的输出电压受到该LC电路(平滑电路)的平滑处理。图1中，LC电路(平滑电路)标为“LC”。
这里，重要之处在于，将输入电源焊盘元件设置在提供工作电压的功能块附近。这样，可以使输入电源焊盘元件与相应功能块之间的金属线路电阻所损失的功率量最小。
图2示出图1所示DC/DC电源电路元件11的电路方框结构。图1所示的DC/DC电源电路元件12-14每一个都具有类似于DC/DC电源电路元件11的结构。
DC/DC电源电路元件11具有用来将一电源电压转换为另一电源电压的电源电压转换功能。在图2所示的实例中，把一种PMW时钟同步式自激振荡法用作电源电压转换方法。可是，本发明并不受电源电压转换方法的限制。DC/DC电源电路元件11可以具有根据任何电源电压转换方法的电源电压转换功能。
DC/DC电源电路元件11包括电压转换部分110和微调部分112。电压转换部分110接至内部信号插脚114和外部焊盘116。
电压转换部分110包括参考电压发生电路(BGR：带隙参考电路)110a、用来控制电源电压转换模式的控制部分110b和具有浪涌(ESD：静电放电)保护功能的输出晶体管部分110c。
从BGR 110a输出的参考电压(Vref，Vref_out)可能受到加工偏差(process variation)的绝对精度差的影响，这样参考电压(Vref，Vref_out)可能有波动。微调部分112用来抑制参考电压(Vref，Vref_out)的波动。
对于内部信号插脚114，DC/DC电源电路元件11包括：插脚114a，它用来输入控制信号Dcon；插脚114b，它用来输入控制信号VoREQ；插脚114c，它用来输入控制信号SYNC。
对于外部焊盘116，DC/DC电源电路元件11包括：焊盘116a，它根据控制信号VoREQ的逻辑值输出电源电压LX；焊盘116b，它用来输入DC/DC开关电源Vdd_dc(3.3V)；焊盘116c，它用来输入DC/DC地电源Vss_dc(0V)。这些焊盘接至输出晶体管部分110c。至于外部焊盘116，DC/DC电源电路元件11还包括：焊盘116d，它用来输入模拟式电源VddH(3.3V)。该焊盘作为BGR 110a的电源插脚接至BGR 110a。
BGR 110a根据控制信号VoREQ的逻辑值改变从BGR 110a输出的参考电压Vref。响应于参考信号Vref，控制部分110b改变从输出晶体管部分110c中输出的电源电压LX的值。通过外部焊盘116将电源电压LX输出到DC/DC电源电路元件11的外部。
图3示出DC/DC电源电路元件11的电路方框结构。
把三个焊盘用作输出电源电压LX的焊盘116a。类似地，把三个焊盘用作焊盘116b，把三个焊盘用作焊盘116c。用于相同电压的三个焊盘覆有一种相同的金属。这样，可以使用于相同电压的三个焊盘的电阻分量最小。利用用于相同电压(信号)的两个或更多焊盘可得到类似效果。
图4示出LSI2布局的推荐实例，LSI2上安装有DC/DC电源电路元件11。在图4所示的实例中，DC/DC电源元件11排列在半导体芯片10a上。通过焊盘116a从DC/DC电源电路元件输出的电源电压LX经过LC电路117，以供给总线118作为电源电压Vout。LC电路117和总线118设置在半导体芯片10a的外部。电源电压Vout通过输入电源焊盘元件121-124作为电源电压Vin再次输入给半导体芯片10a。
通过多个输入电源焊盘元件121-124把电源电压VIN输入给半导体芯片10a有两个主要原因。
第一个原因是，尽可能缩短输入电源焊盘元件与内部电路中设有电源电压Vin的功能块之间的距离。用来将输入电源焊盘元件同内部电路功能块连接在一起的金属线路电阻分量，按输入电源焊盘元件与内部电路中设有电源电压Vin的功能块之间的距离成比例增大。如果金属线路的电阻分量增大，那么经过该金属线路的电流所引起的电压降就增大。为了抑制电压降，优选将输入电源焊盘元件设置得尽可能靠近内部电路中设有电源电压Vin的功能块。为此，提供多个输入电源焊盘元件。与形成于半导体芯片10a中的金属线路所引起的电压降相比，总线118所引起的电压降可以忽略不计。因此，为了使电源电压Vin的电压降最小，优选使形成于半导体芯片10a中的金属线路长度最小。
第二个原因是，防止超出输入电源焊盘元件的输出电流上限值。考虑到可靠性，为输入电源焊盘元件预定输入电源焊盘元件的上限值，例如以防线路的寿命因EM(电迁移)而缩短。例如，图4所示的实例假定了这样一种情况，即其中四个输入电源焊盘元件121-124每一个都能够输出高达80mA的电流，且其中内部电路中设有电源电压Vin的功能块需要例如300mA的电流。
图5示出一PRML读取通道LSI3的结构，其中根据本发明的DC/DC电源电路元件211-215用于PRML读取通道LSI3。PRML读取通道LSI3形成于单独一个半导体芯片10b上。
图5所示的DC/DC电源电路元件211-215具有比图1所示的DC/DC电源电路元件11-14性能更高的性能。这意味着，DC/DC电源电路元件211-215具有根据一个四位控制信号VoREQ输出十三个不同电源电压中的一个的功能。例如，十三个不同电源电压范围可以为1.8V～3.0V，间隔为0.1V。
参见图5，描述PRML读取通道LSI3中的信号流程。
把从记录介质如一磁盘中得到的再生波形信号从一输入信号焊盘元件261输入给半导体芯片10b。VGA(可变增益放大器)281放大所输入再生波形信号。LPF(低通滤波器)282截去VGA 281输出中的高频分量。ADC(模数转换器)283把LPF 282的输出(模拟信号)转换为一数字信号。PREQ(部分响应均衡器)284将ADC 283的输出均衡至1、0、-1。VITERBI 285根据PREQ 284的输出执行最大相似解码操作(maximum likelihood decoding operation)。在对数据编码之后将其写入记录介质如一磁盘中。DECODER 286对VETERBI 285的输出进行解码，用以存储原始数据。LEVEL SHIFTER287转换从DECODER 286中输出的信号电平。这是因为输出到半导体芯片10b外部的信号为3.3V，而从DECODER 286输出的信号为1.8V。其电平已由LEVEL SHIFTER 287转换的信号通过输出信号焊盘元件271作为再生数据输出到半导体芯片10b的外部。
PLL(锁相环)288从ADC 283的输出信号或者PREQ 284的输出信号中提取一时钟信号。LMS(最小均方)289适当更新包括在PREQ 284中的FIR滤波器的抽头系数(tap coefficient)。
下面，将描述如何控制PRML读取通道LSI3的电源电压。
VGA 281、LPF 282和ADC 283是用来处理模拟信号的模拟块(功能块)。将3.0V的工作电压提供给这些模拟块。工作电压(3.0V)是通过利用DC/DC电源电路元件211转换半导体芯片10b外部所提供的电源电压(3.3V)得到的。已经受到安装在DC/DC电源电路元件211上的DC/DC转换电路转换的电源电压一旦输出到半导体芯片10b外部，然后就受到半导体芯片10b外部所提供的LC电路217a的平滑处理。平滑处理后的电源电压通过输入电源焊盘元件241再次输入给半导体芯片10b，然后提供给VGA 281、LPF 282和ADC 283。
PLL 288也是一模拟块(功能块)。将3.0V工作电压提供给PLL288。该工作电压(3.0V)是通过利用DC/DC电源电路元件212转换半导体芯片10b外部所提供的电源电压(3.3V)得到的。
PREQ 284和VITERBI 285是其他用来处理数字信号的数字块中需要高速操作的功能块。把可以在2.0V～2.5V范围内变化的工作电压提供给PREQ 284和VITERBI 285。这是因为希望尽可能降低PREQ284于VITERBI 285中的功耗。提供给PREQ 284和VITERBI 285的工作电压(2.0V-2.5V)是通过DC/DC电源电路元件214根据从PMC(功率调节电路)290中输出的控制信号VoREQ执行一DC/DC操作而得到的。PMC 290检测PREQ 284和VITERBI 285可工作的最小电压，并且控制DC/DC电源电路元件214输出最小电压。
DECODER 286是在其他数字块中工作速度较低的一种功能块。把1.8V的工作电压提供给DECODER 286。该工作电压(1.8V)是通过利用DC/DC电源电路元件215转换半导体芯片10b外部所提供的电源电压(3.3V)得到的。
LEVEL SHIFTER 287本来需要两种不同的工作电压1.8V和3.3V。1.8V工作电压是由DC/DC电源电路元件215提供的。3.3V工作电压是由半导体芯片10b外部提供的。
LMS 289是工作速度较低的一种功能块。把1.8V工作电压提供给LMS 289。该工作电压(1.8V)是通过利用DC/DC电源电路元件213转换半导体芯片10b外部所提供的电源电压(3.3V)得到的。当FIR滤波器的抽头系数已经收敛并且不再需要适应性更新该抽头系数时，LMS 289将控制信号Dcon的电平设定为L电平。然后，切断来自DC/DC电源电路元件213的电源，这样可以降低LMS 289中的功耗。
虽然在以上描述中把PRML读取通道LSI3用作系统LSI，可是也可以将PRML读取通道LSI3另外用作不同系统LSI中的一个IP。
图6示出用来确定各种I/O元件所要设置的位置的过程流程。参见图6，现在将对图5所示PRML读取通道LSI3的情况来描述如何确定各种I/O元件所要设置的位置。
步骤ST1确定安装在系统LSI上多个功能块要在半导体芯片上设置的位置。在PRLM引导通道LSI3的情况下，确定以下各种功能块要在半导体芯片10b上设置的位置：VGA 281；LPF 282；ADC 283；PREQ 284；VITERBI 285；DECODER 286；LEVEL SHIFTER 287；PLL 288；LMS 289；PMC 290。
在步骤ST2中，选择安装在系统LSI上的多个功能块中的一个。例如，选择功能块PLL 288。
在步骤ST3中，确定所选的功能块是否需要一个外部电源电压(Vdd，Vss)以外的电压。如果结果是“是”，那么该过程进至步骤ST4，而如果结果是“否”，那么该过程转至步骤ST5。在功能块PLL288的情况下，确定需要3.0V电压作为外部电源电压(Vdd，Vss)以外的电压。
在步骤ST4中，把一DC/DC电源电路元件和一输入电源焊盘元件等结合在一起，并且确定它们要在半导体芯片上设置的位置。在功能块PLL 288的情况下，DC/DC电源电路元件212和输入电源焊盘元件242需要将3.0V电压提供给PLL 288。因此，步骤ST4确定DC/DC电源电路元件212和输入电源焊盘元件242要在半导体芯片上设置的位置。这里，优选的是，将输入电源焊盘元件242设置得尽可能靠近PLL 288。这是因为输入电源焊盘元件242与PLL 288之间的距离越短，所需的附加内部电源线数目就越少，因而抑制了因这些内部电源线引起的电压降。
步骤ST5确定是否已经选择了所有要安装到系统LSI上的功能块。如果结果是“是”，那么该过程进至步骤ST6，而如果结果是“否”，那么该过程返回步骤ST2。这样，对所有要安装到系统LSI上的功能块执行步骤ST2和步骤ST3(必要时还有步骤ST4)。
步骤ST6确定外部电源电压(Vdd，Vss)的输入电源焊盘元件要在半导体芯片上设置的位置。在PRML读取通道LSI3的情况下，该步骤例如确定3.0V电源电压的输入电源焊盘元件246要在半导体芯片上设置的位置。
步骤ST7确定输入信号的输入信号焊盘元件和输出信号的输出信号焊盘元件要在半导体芯片上设置的位置。输入信号包括例如时钟信号。在PRML读取通道LSI3的情况下，该步骤例如确定输入一再生波形信号的输入信号焊盘元件261和输出再生信号的输出信号焊盘元件271所要在半导体芯片上设置的位置。
图6所示的流程可以由人或者特殊机器(或计算机)来执行。优选的是，通过人(操作员)与一台特殊机器(或计算机)之间的人机对话交互式执行图6所示的流程。
在如上所述确定功能块和I/O元件要在半导体芯片上设置的位置之后(即在完成通常所说的平面布置之后)，进行利用市场上可买到的自动排列和布线工具排列功能块和I/O元件(即用自动I/O阵列设备进行布局)，并且用导线将每个功能块与另一个功能块或I/O元件连接。
如上所述，根据本发明的半导体芯片设计方法，当确定一个DC/DC电源电路元件要在半导体芯片上设置的位置时，将该DC/DC电源电路元件作为一I/O元件。如果待安装到系统LSI上的多个功能块包括需要外部电源电压(Vdd，Vss)以外一个电压的任意功能块，那么把用来将该电压提供给该功能块的DC/DC电源电路元件和输入电源焊盘元件类似地作为一I/O元件，以确定该DC/DC电源电路元件和输入电源焊盘元件要在半导体芯片上设置的位置。这样，利用一种市场上可买到的I/O元件排列与布线工具在半导体芯片上排列DC/DC电源电路元件和输入电源焊盘元件并对它们进行布线。这样，可以将一DC/DC转换电路安装到一系统LSI上。
根据本发明的半导体芯片设计方法具有以下效果(1)-(5)。
(1)对于不同的设计者来说，DC/DC转换电路的性能不会变化。当确定包括DC/DC转换电路的DC/DC电源电路元件在半导体芯片上的位置时，把该DC/DC电源电路元件作为一I/O元件。这样，可以总是确定DC/DC转换电路有一不变的性能，而不会增加设计步骤，也不必考虑设计者在芯片内电源方面的知识。
(2)当一设计者新近设计一种DC/DC转换电路或者采用一种DC/DC转换电路的大元件(macro cell)时，如果设计者在各种I/O元件排列区域(即内部电路排列区域)以外的区域中设置该DC/DC转换电路，那么该DC/DC转换电路与输入电源焊盘之间的距离将大于采用本发明DC/DC电源电路元件时所得到的距离，从而其转换效率低于本发明DC/DC电源电路元件的转换效率。
(3)如果将一DC/DC电源电路元件设计成其高度低于或等于其他I/O元件的高度，那么就不会减小有效区域。因此，不必改变内部电路的布局。图7示出一内部电路设置区域320和一I/O元件排列区域310，在区域320中设置有图1所示的PMC 21和功能块IP31等等，在区域310中排列有一组将一电源电压提供给功能块IP31的DC/DC电源电路元件11和输入电源焊盘元件42。这里，将DC/DC电源电路元件11的高度H2设置得低于其他I/O元件(例如输入电源焊盘元件42)的高度H1。因而H2＜H1。通过将DC/DC电源电路元件的高度H2设置得低于或等于其他I/O元件的高度H1，不再需要改变要设置在内部电路设置区域310中功能块的布局。
(4)只要采用根据本发明的DC/DC电源电路元件，就不必在设计一系统LSI时新近设计一DC/DC转换电路。因而，可能降低设计一系统LSI的步骤数。
(5)一组用来将一电源电压供给一功能块的DC/DC电源电路元件和输入电源焊盘元件可以排列在I/O元件排列区域中的任何位置，包括半导体芯片的四角。因此，可能根据半导体芯片内部电路的需要排列多组DC/DC电源电路元件和输入电源焊盘元件。
在上述根据本发明的半导体芯片设计方法中，有如下两种I/O元件，它们具有一电源电压转换功能以便将一电源电压转换为另一电源电压。第一种I/O元件是包括一浪涌保护二极管和一输出晶体管部分的I/O元件。第二种I/O元件是包括一输出晶体管部分的I/O元件，该输出晶体管部分具有浪涌保护功能。虽然理想的DC/DC电源电路元件是一种可能实现高效、低噪声芯片内DC/DC转换器的元件，不过只要上述第一种和第二种I/O元件采用了本发明的半导体芯片设计方法，它们就能够具有如上所述的效果。
图8A是第一种I/O元件105a的电路图。在第一种I/O元件105a中，输出晶体管部分102a不具有浪涌保护功能。这样一种输出晶体管部分102a是普通型的。
第一种I/O元件105a包括：控制电路101，它用来控制电源电压转换的模式；输出晶体管部分102a，它用来输出一电源电压；浪涌保护二极管106，它用来保护半导体集成电路(芯片)的内部电路不受浪涌如静电放电的损坏；外部输入/输出端焊盘。将控制电路101构造成包括例如图2所示的BGR 110a、控制部分110b和微调部分112。
控制电路101输出一控制信号pctrl和控制信号nctrl。控制信号pctrl用来控制包括在输出晶体管部分102a中P沟道输出晶体管ptr的导通/截止。控制信号nctrl用来控制包括在输出晶体管部分102a中N沟道输出晶体管ntr的导通/截止。输入电压Vin受到输出晶体管部分102a的斩波，然后由一LC电路107进行平滑处理。由此，得到输出电压Vout。
这样，第一种I/O元件105a起一DC/DC转换电路的作用，该电路将输入电压Vin转换为输出电压Vout。
更具体地说，第一种I/O元件105a起一开关调节型的DC/DC转换电路作用。开关调节器是一种将输入电压Vin(例如3.3V)转换为与输入电压Vin不同的输出电压Vout(例如2.5V)的电路。控制电路101通过以下措施对输入电压Vin作斩波处理：把具有正相脉冲波形的控制信号Pctrl输出给P沟道输出晶体管ptr的栅极，而把具有负相脉冲波形的控制信号Nctrl输出给N沟道输出晶体管ntr的栅极。斩波后的输入电压Vin受到LC电路107的平滑处理。由此，得到输出电压Vout。理想的是，当脉冲波形的占空比为50时，输出电压Vout是输入电压Vin的一半。可以通过改变脉冲波形的占空比来改变输出电压Vout。
当P沟道输出晶体管ptr导通时，N沟道输出晶体管ntr截止。这种情况下，电流从用来输入输入电压Vin的输入端流出，经P沟道输出晶体管ptr和电感L流至电容C和一内部电路(图中未示)，该内部电路接至用来输出输出电压Vout的输出端。
另一方面，当P沟道输出晶体管ptr截止时，N沟道输出晶体管ntr导通。这种情况下，电流从接地端流出，经N沟道输出晶体管ntr和电感L流至电容C和一内部电路(图中未示)，该内部电路接至用来输出输出电压Vout的输出端。电感L和电容C作为外部元件设置在第一种I/O元件105a的外部。
对于第一种I/O元件来说，铝线路电阻的增大是必然的，由此难以得到一高效DC/DC转换电路。下面将对此进行说明。
一种由0.35μm之后的工艺所产生的半导体集成电路具有高达约0.1Ω/□的铝线路电阻。这样，对于构建在半导体集成电路内的DC/DC转换电路来说，铝线路电阻已成为使其性能恶化的因素。
图9明确示出存在于图8A所示第一种I/O元件105a电路中的线路电阻。
当P沟道输出晶体管ptr导通且N沟道输出晶体管ntr截止时，电流从用来输入输入电压Vin的输入端流至用来输出输出电压Vout的输出端。在输入端与输出端之间，电流流过接合线600、焊盘部分103(外部输入/输出端焊盘→浪涌保护二极管106上的铝线602)、输出晶体管部分102a(铝线601→P沟道输出晶体管ptr→铝线601)、焊盘部分103(铝线602→外部输入/输出端焊盘)、接合线600和电感L。存在于输入端与输出端之间的总线路电阻累积至高达2.55Ω的值。这里，线路电阻分段(breakdown)如下：接合线600具有约0.1Ω的电阻；浪涌保护二极管106上的铝线602具有约0.5Ω的电阻；输出晶体管部分102a的铝线601具有约0.6Ω的电阻；P沟道输出晶体管部分ptr的导通电阻约为0.15Ω。应指出的是，电感L的线路电阻忽略不计。
三端线性调节器和开关调节器的最大电流Imax可以由(表达式1)得到。
Imax＝(Vin-Vout)/Ro…(表达式1)
这里，Ro是用来输入输入电压Vin的输入端与用来输出输出电压Vout的输出端之间的线路电阻。由于Imax需要充分大于负载所需的电流，所以Ro应足够小。特别是，随着输入电压Vin的值靠近输出电压Vout的值，Ro的作用增大。
此外，开关调节器的功耗Ploss可以由(表达式2)表示。
Ploss＝Ro*Io^2…(表达式2)
这里，Io是负载电流。
另外，DC/DC转换电路的效率η由(表达式3)表示。
η＝Vout*Io(Ploss+Vout*Io)…(表达式3)
减小值Ploss是提高DC/DC转换电路效率的唯一途径，而减小线路电阻Ro是减小值Ploss的唯一途径。
假定输出电压Vout为2.5V，负载电流Io为100mA，且线路电阻Ro为2.55Ω，则DC/DC转换电路的效率至多仅为90.7％。如果线路电阻Ro的值可减小到约为原值的一半——1.2Ω，则最大效率将高达95.4％。此外，如果该值可进一步减小到前一个值的一半——0.6Ω，则最大效率将高达97.7％。如上所述，在第一种I/O元件105a中，浪涌保护二极管106设置在外部输入/输出端焊盘附近。因此，线路电阻从第二种I/O元件105b电阻的增大是必然的，由此无法实现DC/DC转换。第二种I/O元件将在下面描述。
图8B是第二种I/O元件105b的电路图。第二种I/O元件105b实现了比第一种I/O元件105a具有更高效率的DC/DC转换。
第二种I/O元件105b包括：控制电路101，它用来控制输出晶体管部分102b；输出晶体管部分102，它具有浪涌保护功能；和外部输入/输出端焊盘。在第二种I/O元件105b中，输出晶体管部分102b设置在半导体芯片外部输入/输出端焊盘的附近。这是因为在第二种I/I元件105b中，不必在输出晶体管部分102b与外部输入/输出端焊盘之间设置一个浪涌保护二极管，由此可能将输出晶体管部分102b设置得与第一种I/O元件105a相比更靠近外部输入/输出端焊盘。
图10示出第二种输出晶体管部分102b的典型布局结构。参考符号ptr和ntr分别表示一P沟道输出晶体管和一N沟道输出晶体管，这些晶体管每一个都具有浪涌保护功能。控制信号pctrl接至P沟道输出晶体管ptr的栅极，而控制信号nctrl接至N沟道输出晶体管ntr的栅极。此外，输入电压Vin接至P沟道输出晶体管ptr的源极，而接地端GND接至N沟道输出晶体管ntr的源极。P沟道输出晶体管ptr的漏极和N沟道输出晶体管ntr的漏极接至输出电压Vout’。
如果采用一种通过折叠(folding back)输出晶体管部分102b的栅极形成的折叠型晶体管(folded type transistor)，可以生产大型输出晶体管部分102b，同时抑制其区域的增大。
现在，将描述输出晶体管部分102b也具有浪涌保护功能的原因。
浪涌保护具有以下两个目的：防止大电流击穿(breakdown)和高电压击穿。大电流击穿是指结部分(PN结部分)的击穿，该击穿发生于流过一晶体管的电流密度(每单位栅极宽度的电流量)超过其上限的时候。高电压击穿是指栅极与衬底之间短路引起的击穿，该短路归因于主要施加于栅极部分上的强电场。因此，使输出晶体管具有浪涌保护功能的重要因素是：(a)改善高电压击穿下扩散区的电容值；和(b)改善大电流击穿下将浪涌电荷(surge charge)释放到电源和地的电流通路。
(a)关于扩散电容值的改善
如果在漏极扩散电容增大的同时增大浪涌保护晶体管的栅极宽度，那么可能在施加浪涌电荷时减小施加给内部电路中晶体管栅极部分的电压。这有效地防止了高电压击穿。甚至与传统的保护二极管相比，本发明的输出晶体管部分102b也具有足够大的尺寸，以通过一外部电路如IC电路向内部电路提供电流。因此，在采用本发明的输出晶体管部分102b的情况下，改善扩散电容值不是问题。
(b)关于电流通路的改善
为了降低电流密度，有效的方法是，通过在晶体管的漏极和其栅极之下的沟道之间插入一个电阻增大晶体管的栅极宽度或者减小电流值。插入电阻的一个具体方法是增大栅极与触点之间的距离。本实施例中，把栅极与触点CW之间的距离设定得可与保护二极管相匹配，以便将栅极与触点CW(扩散区与第一金属层之间的触点)之间的电阻值设定到理想值或更大。
根据这些因素，可以使本发明的输出晶体管部分102b具有浪涌保护功能。
如上所述，参照图9，在第一种I/O元件105a中，用来输入输入电压Vin的输入端与用来输出输出电压Vout的输出端之间的线路电阻Ro为2.55Ω。利用一个也具有浪涌保护功能的输出晶体管部分102b，可以去除铝线107。由此，把线路电阻Ro从2.55Ω减小到1.55Ω。因此，根据(表达式1)，流过第二种I/O元件105b的最大电流约为流过第一种I/O元件105a的最大电流的1.65倍。
此外，当把一开关调节器用作DC/DC转换电路时，根据(表达式3)，效率η从第一种I/O元件105a的90.7％提高到94.4％。这样，也具有浪涌保护功能的输出晶体管部分102b在改善DC/DC转换性能方面具有很大作用。
如上所述，在第二种I/O元件105b中，去除了浪涌保护二极管，不过采用了也具有浪涌保护功能的输出晶体管102b。这样，可以消除浪涌保护二极管上的铝线路电阻。由此，实现了高效DC/DC转换。
图11示出第二种I/O元件105b中输出晶体管部分102b的另一典型布局。为了改善电路通路，必需将栅极与触点CW相互间充分间隔开。在0.35μm工艺的情况下，其间的距离将约为设计规则下所限定最小距离的七倍大。因此，也具有浪涌保护功能的输出晶体管部分102b的面积约为具有设计规则最小距离的布局中面积的差不多四倍。
采用一种如图11所示的网式栅极晶体管，用以抑制也具有浪涌保护功能的输出晶体管102b面积的增大。尽管图10所示的晶体管其栅极相互平行排列在扩散区上，不过这些栅极也可以排列在如图11中所示的格式图案(lattice pattern)内，由此可以实现具有传统晶体管一半面积且具有与传统晶体管相同栅极宽度的晶体管。由于输出晶体管102b具有较大尺寸，所以减小该面积的网式栅极所起的作用很显著。
此外，在输出晶体管部分102b中，图11中所示的格栅(latticegate)可以进一步延伸以得到格状栅极(lattice-like gate)所分割的扩散区。可以将源极区的四个邻近区(vicinities)用作漏极区，或者将漏极区的四个邻近区用作源极区。这种情况下，可以生产大型的输出晶体管部分102b，同时抑制其区域的增大。
在把本发明的DC/DC转换电路与一现有半导体集成电路(半导体芯片)相结合使用的情况下，如果也具有浪涌保护二极管功能的输出晶体管部分仅设置在已经按常规设置有一保护二极管的区域中，那么就可抑制该面积的增大。就一种网式栅极输出晶体管来说，也具有浪涌保护二极管功能的输出晶体管部分能够易于只设置在保护二极管区域中。因此，当希望仅降低内部电路的电压而保持传统半导体集成电路中外部接口电压的兼容性时，利用本发明的DC/DC转换电路能够易于实现这种电压降低，而不会增大其面积。
此外，由于在扩散区和衬底之间存在电容和电阻，所以每次源极区和漏极区中的电势改变，衬底电阻都会耗费功率。由于该功耗与扩散区的面积成比例，所以可以通过利用网式栅极减小其面积而减小一半因扩散区电容产生的功耗量。图11所示的网式栅极晶体管不但具有减小该面积的作用，而且具有减小功耗的作用。
图12A和12B每个都示出图8B所示第二种I/O元件105b的变化。图12A中，由于用来输出输出电压Vout’的输出端、用来输入输入电压Vin的输入端以及接至接地端GND的端相互间隔开，所以存在铝线400的电阻。为了减小该电阻，如图12B所示，把用来输入输入电压Vin的输入端和接至接地端GND的端设置在用来输出输出电压Vout’的输出端附近也是有效的。
图13A示出图8B所示第二种I/O元件105b的另一变化。图13A中，参考数字500是覆盖用来输入输入电压Vin的多个输入端的金属，501是覆盖用来输出输出电压Vout’的多个输出端的金属，502是覆盖接至接地端GND的多个端的金属。为了进一步减小第二种I/O元件105b中的线路电阻，用同一种金属覆盖多个端也是有效的。此外，通过为每个输入电压Vin、输出电压Vout和接地端GND提供多个端来减小接合线的线路电阻。
图13B示出：与第一种I/O元件105a(图9)相比，就图13A所示的结构来说，线路电阻减小了多少。利用经多个接合线输入输入电压Vin可以将接合线600的线路电阻减小得比利用经单独一个接合线输入输入电压Vin时减小得多。在图13B所示的实例中，为输入电压Vin、输出电压Vout’和接地端GND中的每一个提供三个端。因此，把接合线600的线路电阻从已有技术中的0.1Ω减小到0.03Ω。此外，通过用同一种金属覆盖多个与同一电压相对应的端子而把多个端部分每一个的电阻减小到0.03Ω。
在图13B所示的第二种I/O元件105b中，去除在图9所示第一种I/O元件105中的浪涌保护二极管106上具有0.5Ω电阻的铝线602。因此，这样一种铝线所产生的电阻未示于图13B中。通过为每个公共电压提供多个端以及将电源端和接地端设置得邻近输出端，把输出晶体管部分102b中铝线所产生的电阻从第一种I/O元件105a的0.6Ω减小到0.2Ω(铝线601的电阻)和0.1Ω(铝线603的电阻)。
总之，在第二种I/O元件105b中把用来输入输入电压Vin的输入端与用来输出输出电压Vout的输出端之间的线路电阻Ro降低到0.57Ω，尽管在第一种I/O元件105a中为2.55V。
因此，根据(表达式1)，最大电流Imax是已有技术中最大电流的4.5倍大，而根据(表达式3)，在输出电压Vout为2.5V且负载电流Io为100mA的条件下，最大效率从第一种I/O元件105a中的90.7％提高到98％。这样，图13A和13B中所示的第二种I/O元件105b在改善DC/DC性能方面有很大贡献。
图14是示出将半导体集成电路(半导体芯片)封装后其结构的图。
由于DC/DC转换电路的线路电阻包括接合线电阻和铝线电阻，所以通过使接合线电阻最小和使铝线电阻最小，可以进一步改善DC/DC转换电路的性能。
每条接合线600是外部输入/输出端焊盘与一封装件700之间的一条线，外部输入/输出端焊盘沿半导体集成电路的周边接至输出晶体管部分102b的源/漏极，而封装件700密封半导体集成电路100。关于接合线600的长度，通常，使半导体集成电路四角中一个角上的外部输入/输出端接至封装件700的接合线600最长，从半导体集成电路的一侧中点延伸的接合线600最短。因此，如果I/O元件105b沿半导体电路除其四角之外的周边设置，那么就减小了接合线600的电阻，从而改善了DC/DC转换性能。尽管半导体集成电路通常设置在封装件的中央，可是为了进一步减小接合线600的电阻，把半导体集成电路设置在偏离封装件中央的位置也是有效的，如图14所示，这使得把I/O元件105b的外部输入/输出端焊盘与封装件700相连接的接合线600最短。
以上把第一种I/O元件105a和第二种I/O元件105b每一个都描述为包括控制电路101。但是，这些I/O元件可以另外构造成不带控制电路101。此外，以上把第一种I/O元件105a和第二种I/O元件105b每一个都描述为包括外部输入/输出端焊盘。但是，这些I/O元件可以另外构造成不带外部输入/输出端焊盘。如果I/O元件是包括外部输入/输出端焊盘的类型，那么有利之处在于，可以同时处理外部输入/输出端焊盘和DC/DC转换电路。
此外，虽然以上把I/O元件排列区域描述为沿着芯片周边，但是它也可以另外设置在一个不同的位置，例如设置在芯片的中央部分中。
虽然以上把一开关调节器型电路描述为第一种I/O元件105a和第二种I/O元件105b的典型DC/DC转换电路，不过本发明也可用于如图15所示的三端调节器型电路。三端调节器是一种用来将一输入电压Vin转换为具有不同值的输出电压Vout的电路。用一电压比较器比较参考电压和一电压Vr，电压Vr是通过用电阻R分压一输出电压Vout得到的。如果Vr比参考电压高，那么通过使输出晶体管ptr截止而减小输出电压Vout，而如果Vr比参考电压低，那么通过使输出晶体管ptr导通而增大输出电压Vout。通过这一操作，把输出电压Vout调整到所需的电压。此外，也可以另外通过改变电阻R的分压比(division ratio)来改变输出电压Vout。
当输出晶体管ptr导通时，一股电流通过输出晶体管ptr从用来输入输入电压Vin的输入端流向电容C且流向内部电路104。添加电容C以便于使输出电压Vout的波动保持在可为内部电路104接受的范围内。由于电容C具有一个大电容值，所以它常从外部设置。
根据本发明的电源电路，通过把输出晶体管部分设置在半导体芯片的外部输入/输出端附近，将电源电路中的线路电阻减到最少。这样，改善了电源电路的DC/DC转换性能。
另外，通过去除将按常规设置一保护二极管的区域的一部分面积，并且通过用一网式晶体管构成输出晶体管部分，减小了其上形成有电源电路的半导体芯片的区域。
此外，根据本发明半导体芯片的设计方法，当确定半导体芯片上要设置一DC/DC电源电路元件的位置时，可以以一种类似用于其他I/O元件的方式处理具有电源电压转换功能的该DC/DC电源电路元件。这样，可以生产一种高性能DC/DC转换电路，这种高性能与设计者的设计能力无关。此外，可以生产一种柔性、高性能DC/DC转换电路，该电路满足系统LSI内部结构的要求而不会使设计者有负担。

Claims (17)

1.一种形成于半导体芯片上的电源电路，包括：
一输出晶体管部分，它输出一电源电压；和
一控制电路，它用来控制输出晶体管部分，其中
输出晶体管部分设置在该半导体芯片的外部输入/输出端附近。
2.根据权利要求1的电源电路，其中输出晶体管部分有一浪涌保护功能。
3.根据权利要求1或2的电源电路，其中输出晶体管部分包括一网式晶体管。
4.根据权利要求1的电源电路，其中该电源电路沿半导体芯片除其四角以外的周边设置。
5.根据权利要求1的电源电路，其中：该电源电路包括作为外部输入/输出端的以下各端：用来输出电源电压的输出端，用来将一电源电压输入给输出晶体管部分的电源端，和用来将一地电压输入给输出晶体管部分的接地端；电源端和接地端设置在输出端附近。
6.根据权利要求1的电源电路，其中：该电源电路包括作为外部输入/输出端的以下各端：用来输出电源电压的多个输出端，用来将一电源电压输入给输出晶体管部分的多个电源端，和用来将一地电压输入给输出晶体管部分的多个接地端；多个输出端、多个电源端和多个接地端可以覆有同一种金属。
7.根据权利要求1的电源电路，其中该半导体芯片可以设置得使一接合线最短，该接合线将输出晶体管部分与一封装件连接在一起，该封装件密封半导体芯片。
8.根据权利要求1的电源电路，其中输出晶体管部分和控制电路设置在一I/O元件排列区域中。
9.一种半导体芯片设计方法，包括以下步骤：
确定一半导体芯片上多个I/O元件所要排列的位置，这多个I/O元件包括至少一个第一种I/O元件和至少一个第二种I/O元件，第一种I/O元件具有将第一电源电压转换为第二电源电压的电源电压转换功能，而第二种I/O元件具有与第一种I/O元件不同的功能；和
根据所确定的半导体芯片上的位置排列这多个I/O元件。
10.根据权利要求9的半导体芯片设计方法，其中：至少一个第二种I/O元件包括一个用来输入电源电压的输入电源焊盘元件；从第一I/O元件中输出的第二电源电压受到一平滑电路的平滑处理，该平滑电路设置在半导体芯片的外部；该平滑电路所产生的电源电压可以通过输入电源焊盘元件输入给半导体芯片。
11.根据权利要求9的半导体芯片设计方法，其中输入电源焊盘元件设置在被供给平滑电路所产生电源电压的功能块附近。
12.根据权利要求9的半导体芯片设计方法，其中第一I/O元件具有一控制端，该控制端用来输入一控制信号，该控制信号表示要从多个电源电压中产生的一个电源电压。
13.根据权利要求9的半导体芯片设计方法，其中第一I/O元件具有一控制端，该控制端用来输入一控制信号，该控制信号控制是执行还是停止电源电压转换功能。
14.根据权利要求9的半导体芯片设计方法，其中：
该半导体芯片设计方法还包括将至少一个功能块设置为半导体芯片的一个内部电路的步骤；和
所述至少一个功能块包括一功率调节电路，该功率调节电路根据一预定功能块的工作状态改变与该功能块相对应的第一I/O元件电源电压转换功能的模式。
15.根据权利要求9的半导体芯片设计方法，其中第一I/O元件包括一输出晶体管部分和一控制部分，输出晶体管部分用来将第一电源电压转换成第二电源电压，而控制部分用来控制输出晶体管部分。
16.根据权利要求15的半导体芯片设计方法，其中第一I/O元件的输出晶体管部分具有一浪涌保护功能。
17.根据权利要求15或16的半导体芯片设计方法，其中第一I/O元件的输出晶体管部分包括一网式晶体管。
CN99801001A 1998-04-23 1999-02-10 电源电路和半导体芯片的设计方法 Pending CN1272961A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP113142/1998 1998-04-23
JP11314298 1998-04-23

Publications (1)

Publication Number Publication Date
CN1272961A true CN1272961A (zh) 2000-11-08

Family

ID=14604642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99801001A Pending CN1272961A (zh) 1998-04-23 1999-02-10 电源电路和半导体芯片的设计方法

Country Status (7)

Country Link
US (2) US6460168B1 (zh)
EP (1) EP0997945A4 (zh)
KR (1) KR100351019B1 (zh)
CN (1) CN1272961A (zh)
AU (1) AU2439999A (zh)
TW (1) TW439367B (zh)
WO (1) WO1999054937A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522405A (zh) * 2008-07-01 2012-06-27 瑞萨电子株式会社 半导体装置
CN112953499A (zh) * 2021-05-14 2021-06-11 上海芯龙半导体技术股份有限公司南京分公司 用于通讯芯片的内置编码电路和通讯芯片

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3372918B2 (ja) * 1999-12-21 2003-02-04 日本電気株式会社 設計支援システム及びセル配置方法
JP4963144B2 (ja) 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
JP3888070B2 (ja) * 2001-02-23 2007-02-28 株式会社ルネサステクノロジ 消費電力制御インタフェースを有する論理回路モジュール及び該モジュールを記憶した記憶媒体
JP3847147B2 (ja) * 2001-11-22 2006-11-15 富士通株式会社 マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法
JP2003197750A (ja) * 2001-12-21 2003-07-11 Mitsubishi Electric Corp 半導体装置
US6809678B2 (en) * 2002-10-16 2004-10-26 Perkinelmer Inc. Data processor controlled DC to DC converter system and method of operation
JP4499985B2 (ja) * 2002-12-13 2010-07-14 株式会社リコー 電源用ｉｃ及びその電源用ｉｃを使用した通信装置
US7076757B2 (en) * 2003-02-27 2006-07-11 Nec Electronics Corporation Semiconductor integrated device and apparatus for designing the same
JP2005086662A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 半導体装置
JP2005086931A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp スイッチング電源装置とそれに用いられる半導体集積回路
US7138698B2 (en) 2003-12-18 2006-11-21 Kabushiki Kaisha Toshiba Semiconductor device including power MOS field-effect transistor and driver circuit driving thereof
DE102004017313A1 (de) * 2004-04-06 2005-07-28 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Aussenkontakten und Verfahren zum Anordnen derartiger Aussenkontakte
JP4662235B2 (ja) * 2004-07-14 2011-03-30 株式会社リコー 論理シミュレーション装置およびその方法
JP4408082B2 (ja) * 2005-01-14 2010-02-03 シャープ株式会社 集積回路パッケージの設計方法および製造方法
JP4787592B2 (ja) * 2005-10-14 2011-10-05 パナソニック株式会社 システムｌｓｉ
US7635956B2 (en) * 2006-01-06 2009-12-22 Active-Semi, Inc. Primary side constant output voltage controller
US7365584B2 (en) * 2006-06-02 2008-04-29 Freescale Semiconductor, Inc. Slew-rate control apparatus and methods for a power transistor to reduce voltage transients during inductive flyback
JP4929857B2 (ja) * 2006-06-12 2012-05-09 株式会社日立製作所 半導体装置
US20080203998A1 (en) * 2007-02-28 2008-08-28 International Business Machines Corporation On-chip power supply monitor using latch delay sensor
KR100894254B1 (ko) * 2007-11-06 2009-04-21 주식회사 실리콘웍스 전압강하가 최소화된 전원공급라인을 구비하는 반도체 칩
JP2009200308A (ja) * 2008-02-22 2009-09-03 Oki Semiconductor Co Ltd 半導体パッケージ
US8225260B2 (en) * 2009-01-30 2012-07-17 Active-Semi, Inc. Programmable analog tile placement tool
US9003340B2 (en) 2009-01-30 2015-04-07 Active-Semi, Inc. Communicating configuration information across a programmable analog tile to another tile
US8169088B2 (en) * 2009-07-02 2012-05-01 Monolithic Power Systems, Inc. Power converter integrated circuit floor plan and package
US8392650B2 (en) 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
US9111675B1 (en) 2010-04-07 2015-08-18 Xilinx, Inc. Stacked inductor structure
US8484410B2 (en) * 2010-04-12 2013-07-09 Intel Corporation Method to stagger self refreshes
JP5638926B2 (ja) 2010-11-30 2014-12-10 ラピスセミコンダクタ株式会社 半導体チップ
JP5703103B2 (ja) * 2011-04-13 2015-04-15 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
US8717723B2 (en) * 2012-01-10 2014-05-06 Xilinx, Inc. Driver circuit and method of generating an output signal
US8756546B2 (en) 2012-07-25 2014-06-17 International Business Machines Corporation Elastic modulus mapping of a chip carrier in a flip chip package
US8650512B1 (en) * 2012-11-15 2014-02-11 International Business Machines Corporation Elastic modulus mapping of an integrated circuit chip in a chip/device package
US9048017B2 (en) 2013-03-14 2015-06-02 Xilinx, Inc. Circuits for and methods of implementing a gain stage in an integrated circuit
CN103595372B (zh) * 2013-11-23 2015-12-30 大连尚能科技发展有限公司 一种脉冲发生装置
JP2016004347A (ja) * 2014-06-16 2016-01-12 ローム株式会社 半導体集積回路および電源装置
US9335775B2 (en) 2014-06-23 2016-05-10 International Business Machines Corporation Integrated circuit having regulated voltage island power system
CN105811759B (zh) 2014-12-29 2019-04-02 登丰微电子股份有限公司 电源供应装置
TWI739796B (zh) * 2016-02-12 2021-09-21 日商半導體能源硏究所股份有限公司 半導體裝置及電子裝置及半導體晶圓
JP6383051B2 (ja) * 2016-06-15 2018-08-29 ラピスセミコンダクタ株式会社 半導体チップ
CN207603443U (zh) * 2017-09-21 2018-07-10 北京比特大陆科技有限公司 算力板功率级电路、封装电源装置和算力板
US11017146B2 (en) * 2018-07-16 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
US11397455B2 (en) 2018-09-10 2022-07-26 Microsoft Technology Licensing, Llc Managing DC power

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612618A (en) * 1983-06-10 1986-09-16 Rca Corporation Hierarchical, computerized design of integrated circuits
JPS6235716A (ja) * 1985-08-09 1987-02-16 Hitachi Ltd 半導体集積回路装置
JPS63104443A (ja) 1986-10-22 1988-05-09 Hitachi Ltd 大規模集積回路
JPS641325A (en) * 1987-06-23 1989-01-05 Mitsubishi Electric Corp Semiconductor device
JPH01255317A (ja) * 1988-04-05 1989-10-12 Seiko Epson Corp 半導体集積回路装置
JPH0734653B2 (ja) 1989-09-05 1995-04-12 九州大学長 電源装置
JPH03145744A (ja) * 1989-10-31 1991-06-20 Nec Corp マスタースライス方式の半導体装置
US5119158A (en) * 1989-11-21 1992-06-02 Nec Corporation Gate array semiconductor integrated circuit device
JPH03212955A (ja) 1990-01-18 1991-09-18 Kawasaki Steel Corp 半導体装置
JPH03272166A (ja) 1990-03-22 1991-12-03 Hitachi Ltd 半導体集積回路
JPH03278579A (ja) 1990-03-28 1991-12-10 Nec Corp 半導体装置
JPH04165678A (ja) * 1990-10-30 1992-06-11 Nippon Motoroola Kk メッシュゲート型ｍｏｓトランジスタ
JPH04267542A (ja) 1991-02-22 1992-09-24 Fujitsu Ltd 半導体集積回路のレイアウト方法および装置
JP2966183B2 (ja) * 1992-03-13 1999-10-25 富士通株式会社 半導体装置
JP3253389B2 (ja) * 1992-03-31 2002-02-04 株式会社東芝 半導体集積回路装置
JPH0613588A (ja) * 1992-06-25 1994-01-21 Seiko Epson Corp マスタスライス方式の半導体装置
JP3219535B2 (ja) 1992-07-01 2001-10-15 株式会社資生堂 洗浄剤組成物
JP3351440B2 (ja) 1992-07-24 2002-11-25 川崎マイクロエレクトロニクス株式会社 半導体集積回路
JPH0653321A (ja) 1992-07-28 1994-02-25 Nec Corp 半導体集積回路装置
JP2766138B2 (ja) 1992-09-07 1998-06-18 株式会社日立製作所 半導体集積回路の検査方法
JPH06112314A (ja) 1992-09-29 1994-04-22 Toshiba Corp アナログ集積回路
US5422523A (en) * 1992-11-09 1995-06-06 Intel Corporation Apparatus for translating logic signal levels from 3.3 volts to 5 volts
JP2851757B2 (ja) * 1992-12-18 1999-01-27 三菱電機株式会社 半導体装置および半導体記憶装置
US5452229A (en) * 1992-12-18 1995-09-19 Lattice Semiconductor Corporation Programmable integrated-circuit switch
US5461301A (en) 1993-01-19 1995-10-24 Qualidyne Systems Dual slope soft start for pulse width modulator controllers used in power converters
US5440244A (en) 1993-02-10 1995-08-08 Cirrus Logic, Inc. Method and apparatus for controlling a mixed voltage interface in a multivoltage system
US5300835A (en) * 1993-02-10 1994-04-05 Cirrus Logic, Inc. CMOS low power mixed voltage bidirectional I/O buffer
JP3142414B2 (ja) 1993-05-06 2001-03-07 株式会社東芝 消費電流削減機能を有する半導体集積回路
JPH0785652A (ja) 1993-09-13 1995-03-31 Hitachi Commun Syst Inc Ｒａｍの制御方式
JPH0794587A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置、半導体設計方法及びその設計装置
JP3105718B2 (ja) 1993-11-19 2000-11-06 日本電気株式会社 個別選択呼出受信機
EP1564947B1 (en) * 1993-11-29 2006-12-27 Fujitsu Limited Electronic system for terminating bus lines
US5521531A (en) * 1993-12-13 1996-05-28 Nec Corporation CMOS bidirectional transceiver/translator operating between two power supplies of different voltages
JP3180608B2 (ja) 1994-03-28 2001-06-25 松下電器産業株式会社 電源選択回路
JP2922424B2 (ja) * 1994-07-13 1999-07-26 松下電器産業株式会社 出力回路
JP3272166B2 (ja) 1994-10-07 2002-04-08 松下電器産業株式会社 液晶表示装置の製造方法
JPH08153390A (ja) * 1994-11-30 1996-06-11 Matsushita Electron Corp 半導体集積回路
US5510731A (en) * 1994-12-16 1996-04-23 Thomson Consumer Electronics, S.A. Level translator with a voltage shifting element
JPH0956150A (ja) * 1995-08-11 1997-02-25 Nippon Steel Corp スイッチング電源装置
US6046896A (en) 1995-08-11 2000-04-04 Fijitsu Limited DC-to-DC converter capable of preventing overvoltage
JP3405871B2 (ja) 1995-11-28 2003-05-12 富士通株式会社 直流−直流変換制御回路および直流−直流変換装置
JP3369382B2 (ja) 1995-12-11 2003-01-20 東芝マイクロエレクトロニクス株式会社 半導体装置
US5623198A (en) * 1995-12-21 1997-04-22 Intel Corporation Apparatus and method for providing a programmable DC voltage
US6175952B1 (en) * 1997-05-27 2001-01-16 Altera Corporation Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions
US6118302A (en) * 1996-05-28 2000-09-12 Altera Corporation Interface for low-voltage semiconductor devices
JP3278579B2 (ja) 1996-09-19 2002-04-30 沖電気工業株式会社 ウェーブレット変換符号化のためのスキャン方法
US5825206A (en) * 1996-08-14 1998-10-20 Intel Corporation Five volt safe output buffer circuit that controls the substrate and gates of the pull-up devices
US5825815A (en) 1996-09-11 1998-10-20 Winbond Electronics Corp. Dual UART device with a reduced package pin number
US5889415A (en) * 1996-12-26 1999-03-30 Philips Electronics North America Corporation Internal voltage referenced output driver
JP3258923B2 (ja) 1997-02-26 2002-02-18 株式会社東芝 半導体集積回路装置
WO1998051012A1 (en) * 1997-05-01 1998-11-12 Mitsubishi Denki Kabushiki Kaisha Output buffer circuit
US5966003A (en) 1997-05-15 1999-10-12 Fujitsu Limited DC-DC converter control circuit
US6104172A (en) * 1997-07-01 2000-08-15 Power-One Power factor corrector
US6005413A (en) * 1997-09-09 1999-12-21 Lsi Logic Corporation 5V tolerant PCI I/O buffer on 2.5V technology
US6120551A (en) * 1997-09-29 2000-09-19 Xilinx, Inc. Hardwire logic device emulating an FPGA
US6255850B1 (en) * 1997-10-28 2001-07-03 Altera Corporation Integrated circuit with both clamp protection and high impedance protection from input overshoot
JP3212955B2 (ja) 1997-12-10 2001-09-25 株式会社日本触媒 表面処理剤、埋設物、および接着防止方法
US6118303A (en) * 1998-04-17 2000-09-12 Lsi Logic Corporation Integrated circuit I/O buffer having pass gate protection with RC delay
JP2000069746A (ja) 1998-08-21 2000-03-03 Fujitsu Ltd Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、及び、ｄｃ−ｄｃコンバータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522405A (zh) * 2008-07-01 2012-06-27 瑞萨电子株式会社 半导体装置
CN112953499A (zh) * 2021-05-14 2021-06-11 上海芯龙半导体技术股份有限公司南京分公司 用于通讯芯片的内置编码电路和通讯芯片

Also Published As

Publication number Publication date
KR20010014135A (ko) 2001-02-26
WO1999054937A1 (fr) 1999-10-28
AU2439999A (en) 1999-11-08
US6460168B1 (en) 2002-10-01
EP0997945A1 (en) 2000-05-03
TW439367B (en) 2001-06-07
EP0997945A4 (en) 2007-08-01
US6684378B2 (en) 2004-01-27
KR100351019B1 (ko) 2002-08-30
US20020042902A1 (en) 2002-04-11

Similar Documents

Publication Publication Date Title
CN1272961A (zh) 电源电路和半导体芯片的设计方法
CN1172373C (zh) 半导体集成电路装置
CN1151548C (zh) 集成电路装置的合格率估算方法
CN1288829C (zh) 电源供给装置及其电源供给方法
CN1290187C (zh) 用于多电源的标准单元及其相关技术
CN1612456A (zh) 半导体电路设备和数据处理系统
US7904864B2 (en) Interconnect layer of a modularly designed analog integrated circuit
CN1165850C (zh) 采样时钟生成电路、数据传送控制装置和电子设备
CN1992494A (zh) 直流－直流变换器和直流－直流变换器控制电路
CN1294783A (zh) 半导体集成电路器件、其上存储了单元信息库的存储媒质、以及半导体集成电路的设计方法
CN1691327A (zh) 半导体器件
CN1385797A (zh) 集成电路装置、电子装置及集成电路装置中的配置方法
CN1661896A (zh) 具有零电压切换的多级转换器
CN1917371A (zh) 用于优化可编程逻辑器件性能的装置和方法
CN1581481A (zh) 具有控制电路的esd保护电路
CN1258406A (zh) 使用容性绝缘壁的调制解调器装置和绝缘耦合器以及调制解调器装置中使用的集成电略
CN100338684C (zh) 可在电源电压相异的两个系统中使用的半导体装置
CN1525565A (zh) 半导体集成器件及用于设计该半导体集成器件的设备
CN1864319A (zh) 单周控制的无桥路升压(blb)功率因数校正电路结构
CN1444274A (zh) 配置具有孔的布线的半导体器件及其制造方法
CN1574645A (zh) D/a转换器
CN1917198A (zh) 半导体器件及其制造方法
CN1892891A (zh) 半导体记忆装置
CN1193375C (zh) 非易失性半导体存储装置
CN1778046A (zh) 接收电路、接口电路、以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication