CN1275803A - 半导体器件设计方法和装置,及存储有宏信息的存储介质 - Google Patents

半导体器件设计方法和装置,及存储有宏信息的存储介质 Download PDF

Info

Publication number
CN1275803A
CN1275803A CN00109360A CN00109360A CN1275803A CN 1275803 A CN1275803 A CN 1275803A CN 00109360 A CN00109360 A CN 00109360A CN 00109360 A CN00109360 A CN 00109360A CN 1275803 A CN1275803 A CN 1275803A
Authority
CN
China
Prior art keywords
grand
circuit
layout
pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00109360A
Other languages
English (en)
Other versions
CN1179409C (zh
Inventor
松泽正夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1275803A publication Critical patent/CN1275803A/zh
Application granted granted Critical
Publication of CN1179409C publication Critical patent/CN1179409C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

根据本发明的半导体器件设计方法,其利用具有坐标固定的多个焊盘的A/D转换器(A)的主体的硬宏,和模拟信号输入电路(B)的软宏,来设计以及布置具有A/D(模拟/数字)转换器的单片微处理器。上述A/D转换器的主体由多个坐标固定的焊盘(a2到a4),参考电压发生器b3,以及比较/变换电路b4构成,而所述模拟信号输入电路(B)由多个分别由保护电路b5、开关、以及一片磁场屏蔽材质构成的输入电路(Ch0到Ch11)构成。

Description

半导体器件设计方法和装置，及存储有宏信息的存储介质
本发明一般涉及用来设计半导体器件的半导体器件设计方法和装置，以及存储有宏信息的存储介质。具体涉及用于通过组合宏(macro)来设计各种不同大小半导体器件的技术。
日本未决专利No.Hei 10-261718中公开了一种ASIC(特定用途集成电路—其为半导体器件的一种类型)。具体地说，其公开了一种用于通过在半导体芯片上布置各种不同类型的电路，诸如CPU核、RAM和ROM，并将其相互连接在一起，来设计ASIC的技术。
图1所示为基于宏的半导体器件的一般设计过程的流程图。如图所示，在步骤S1中，其将先对待开发半导体器件的功能和特性的规范进行规划。其后，将继续规划为满足上述规范所需的小规模电路模块，并将其作为宏存储到一个模块库中。在步骤S2，通过将一部分的上述小规模宏组合到一起，设计出大规模功能模块，并随即将其存储到所述模块库中。接下来在步骤S3中，其分别将所述小规模和大规模宏与电路元件、输入/输出端等一起，配置在预定区域内，由此来确定其在半导体芯片上的粗略布局。
宏存在硬宏和软宏之分。在各种硬宏中，构成每种宏的电路元件和将其连在一起所需的元件之间的互连接线在半导体芯片上的布局是固定而不能改变的。相反地，软宏则不象硬宏那样，保持其电路元件的布局固定不变，而只是固定电路元件之间的、由连线表等或功能层描述所表示的相关连接关系。在常规的半导体器件规划中，每种电路被构建为硬宏或软宏，其结果是，其将可以以一种分层方式来设计半导体器件，由此而可以将小规模宏组合在一起来形成大规模宏，同时还可以根据各类型的宏来确定平面规划图(floor plan)。
接下来，在步骤S4中将确定实现上述平面规划图所需的半导体器件的芯片大小。在步骤S5，其将确定可以容纳具有上述芯片尺寸的半导体芯片的封装外壳。随后，在步骤S6中，其将根据上述芯片尺寸和封装外壳来确定放置于半导体芯片上的各个相邻焊盘之间的间隔。接下来，一旦以此方式确定了各个焊盘之间的间隔，则在步骤S7中，其将根据上述宏来固定各电路元件在半导体芯片上的布局。利用此布局设计方法，不仅将确定每个宏在半导体芯片上的配置，同时其也将确定各宏之间、每个宏与电路元件之间，以及其与输入/输出端之间的互连布局。
例如，A/D转换器是用于构成半导体器件中的电路的一种常用元件。A/D转换器由用于将模拟信号转换为数字信号的主体、用于向主体提供参考电压的参考电压发生器、以及用于将模拟信号提供给主体的单独或多通道输入电路组成。为了设计此种类型的A/D转换器，其将以其中主体、参考电压发生器、以及输入/输出电路彼此相邻地放置在一起、同时与对应于此A/D转换器的焊盘十分靠近的方式，将上述A/D转换器变为宏的形式。随后将自动地生成其之间的互连。
其后，通过将此宏连接到与构成上述半导体器件的其它电路相关的其它各宏上，来进行整个半导体器件上的接线配置，并完成布局设计。通过以此方式来进行布局设计，可以确定接线长度和接线宽度，同时可以在步骤S8中，计算出上述接线上的寄生电阻和寄生电容，并利用仿真装置来测试该种半导体器件的性能。随后，如果在性能上有缺陷，则可以继续修改原先的设计。
在此类型的常规半导体器件设计方法中，如果通过性能测试的结果发现半导体器件的性能存在缺陷，则其将需要返回到引起上述缺陷的工序，并重新检查上述每个设计工序。如果为了满足延迟规范，其需要改变与其它电路有关的布局，并因此而要改变上述A/D转换器电路主体的布局，则来自参考电压发生器的电压输出将发生变化。由此，其需要根据更新后布局中的接线长度，来改变参考电压发生器内部每个电阻的尺寸。另外，其还必须对上述参考电压发生器作出相应的布局调整。同时当A/D转换器被嵌入到其它产品或半导体器件中时，由于每种半导体器件之间的功能差别，将使其需要不同的芯片尺寸和封装外壳。此结果是，对于每种半导体器件来说，每个设计工序的输出总是需要包含新的设计操作。
因此，常规半导体器件设计方法的设计效率将十分低下。特别是由于近年来半导体器件向微型化和多样化发展的趋势，上述问题日显突出，为了满足尽可能缩短交付时间的要求，其需要能够显著地提高半导体器件设计的效率。提高半导体器件设计的效率是当前所应必须立即解决的一个技术问题。
另外，在单片微机以及其它装置中，常常会用A/D转换器来输入模拟信号，以及用D/A转换器来输出模拟信号。此类A/D转换器和D/A转换器分别用于将模拟信号转换为数字信号，或将数字信号转换为模拟信号，同时其均包含有辅助其进行信号转换的参考电压发生器。
图2所示为上述参考电压发生器一种实例的电路图。如图所示，该种参考电压发生器的工作方式如下：从外部接收参考电压Pavref；利用由电阻R1，R，…，R2组成的电阻梯形网络(ladder)来分取Pavref与Pagnd之间的电压；通过上述结构所获得的多种部分电压(其代表了用于比较的参考电压)的任何一种，将通过多个开关中的一个，被提供给比较/转换电路。用于比较的每种参考电压将通过比较/转换电路与模拟输入信号进行比较，并由此来量化模拟输入信号。
当所要设计的半导体器件包含有此种类型的参考电压发生器时，则常规半导体器件设计方法中所存在一个问题是，上述参考电压发生器在各种半导体器件中的性能彼此并不相同。即，因为半导体芯片上相邻焊盘之间的间隔是以上述方式，由芯片尺寸来确定的，所以参考电压发生器相对于每个焊盘的位置，将随芯片尺寸变化而变化。另外，由于参考电压发生器配置于半导体芯片上的所在区域，是根据其它电路的配置来确定的，所以对于每种产品或每种半导体器件，参考电压发生器与各焊盘之间的距离将不尽相同。
这样就使得用于参考电压Pavref的焊盘与参考电压发生器之间、以及用于Pagnd(模拟地)的焊盘与参考电压发生器之间的接线长度有所不同。因此，寄生电阻r1和r2将如图2所示有所不同，从而使得参考电压发生器的性能将与芯片尺寸相对应，或换句话说，其在每种半导体器件中的性能将各不相同。因此，即使各参考电压发生器的电路构成和布局均完全相同，因为上述寄生电阻由于芯片尺寸不同的缘故而彼此不同，所以用于比较的各参考电压也将会有所不同。常规方法中，寄生电阻r1和r2大小不同的问题是通过调节电阻R1和/或电阻R2来解决的。尽管上文中一直是以A/D转换器为例来对上述问题点进行说明的，但即使是在D/A转换器、PLL电路中的相位比较器、恒定电流发生电路及诸如此类电路中，随着布局的变化也将会出现相同的问题。
例如在移动通信装置领域，其需要减小诸如单片微型计算机等类型的核心半导体器件的封装外壳(即芯片)大小，并提高其能耗效率。为了满足上述需求，有一种对策是，进一步提高半导体芯片的集成度，以及降低工作电压。然而，当半导体芯片高度集成时，噪声将会很容易地从数字电路进入到模拟电路中，由此将使模拟信号的品质严重变差。
考虑到上述问题，本发明具有如下目的：
1.提高半导体器件的设计效率
2.设计较小尺寸的半导体器件
3.设计具有较高集成度的半导体器件
4.抑制由来自数字电路的噪声所引起的模拟信号的性能恶化
5.防止在将参考电压发生器嵌入到新产品中时，其在各种半导体器件中的性能发生变化
6.防止A/D转换器和D/A转换器的性能在各种产品或各种半导体器件中会发生变化。
根据本发明的一个方面，提供了一种用于设计半导体器件的方法，其包括如下步骤：为硬宏(A)指定其在半导体芯片上的间隔为固定值的焊盘(a2到a4)；将所述硬宏(A)与所述焊盘(a2到a4)的位置相一致地布置到所述半导体芯片上；其中所述硬宏(A)包括具有其相应焊盘(a2到a4)(其间隔为固定值)的电路(A，B)的布局相关部件(A)的布局/互连数据。此方法的一个实例如图4，6，7，8和10所示。
根据本发明的一个方面，提供了一种半导体器件设计装置，其包括：宏存储单元(2到6)，其存储有硬宏，该硬宏包含了具有其相应焊盘(a2到a4)  (其间隔为固定值)的电路(A，B)的布局相关部件(A)的布局/互连数据；和布局设计单元(7，1000)，其用于以所述半导体芯片上所给定的间隔固定的焊盘能够与所述硬宏中的所述焊盘(a2到a4)相对应的方式，将所述宏存储单元中所存储的所示硬宏布置在半导体芯片上。此装置的一个实例如图3和10所示。
根据本发明的一个方面，提供了一种用于存储由在数据处理系统上所执行的应用程序所存取的数据的存储介质，其包含有被存储在所述存储介质中的硬宏数据，该硬宏数据包含有电路(A，B)的布局相关部件(A)的布局/互连数据，这些电路中具有间隔固定的相应焊盘(a2到a4)。
从接下来参照附图所进行的说明中，本发明的上述目的、特性和优点将变得显而易见，其中：
图1所示为设计半导体器件的常规过程的流程图；
图2所示为常规参考电压发生器的示意图；
图3所示为根据本发明一种实施例的半导体器件设计装置的功能结构的方框图；
图4所示为根据本发明的用于设计A/D转换器硬宏和输入软宏的过程的流程图；
图5所示为根据本发明一种实施例的A/D转换器硬宏的平面规划图的平面图；
图6所示为根据本发明的分别对应于A/D转换器硬宏和输入软宏的参考电压发生器和输入电路的电路图；
图7所示为根据本发明的设计半导体器件的整个过程的流程图；
图8所示为根据本发明的设计输入电路布局的过程的流程图；
图9(a)和9(b)所示为根据本发明的磁场屏蔽材质结构的平面图和剖面图；
图10所示为根据本发明的执行与图3所示计算机系统相同操作的计算机系统一种实例的示意图。
接下来，将参照附图对根据本发明一种实施例的半导体器件设计装置及其设计方法、以及存储有所述半导体器件的宏信息的存储介质进行详细地说明。具体地说，本发明的此种实施例被用来设计一种单片微处理器，更确切地说是用来设计A/D(模拟到数字)转换器的布局。
首先，将先对根据本发明某种实施例的设计装置的结构进行说明。利用此种设计装置，可以有效地支持单片微处理器的设计。图3所示为该种设计装置的功能结构示意图。在此图中，参考标号1表示控制/显示单元；参考标号2表示用于存储设备文件(device file)的存储单元；参考标号3表示用于电路互连信息的存储单元；参考标号4则表示用于宏互连信息的存储单元；参考标号5表示用于宏布局信息的存储单元；参考标号6表示用于布局信息的存储单元；参考标号7表示布局设计单元；参考标号8表示接线校验单元；参考标号9表示延迟校验单元；参考标号10表示掩模设计单元；而参考标号11则代表总线。此设计装置由上述这些功能单元构成，但实际上是由装入有用于实现上述各种单元的功能的程序的计算机系统构成的。接下来将参照图10对上述计算机系统进行详细地说明。
控制/显示单元1用于由工作人员输入控制命令，以及显示设计单芯片微处理器所需的各种信息，其由键盘、指向装置(诸如数字转换器或鼠标)，显示单元等构成。设备文件存储单元2存储有该单芯片微处理器的各种规范，以及构成该微处理器的各电路单元的规范，其可以是诸如硬盘之类的磁盘存储器。
电路互连信息存储单元3以分级方式存储有：用于构成上述单芯片微处理器的各电路单元，以及该微处理器的整个电路结构的信息，接下来要说明的电路设计工作将提供这些部分。更具体地说，存储单元3存储有各宏之间的互连信息，以及一个宏与外部接线端(即焊盘)之间的互连信息。电路互连信息存储单元3可以是，例如，诸如硬盘单元的磁盘单元。
宏互连信息存储单元4被用来存储上述作为软宏的那部分电路单元的信息。具体地说，其存储有上述某些分别被描述为软宏的电路单元的连接信息。更具体地说，其存储有关于作为本发明一种实施例的特色的A/D转换器的输入电路的软宏、以及构成所述输入电路的各电路单元的功能互连信息。宏互连信息存储单元4可以是，例如诸如硬盘单元的磁盘单元。
宏布局信息存储单元5被用来存储，由用于单芯片微处理器的硬宏所表示的上述电路单元中的一部分电路单元的信息。具体地说，其存储有每个硬宏电路单元的布局/互连信息。更具体地说，其存储有构成了A/D转换器的主体和参考电压发生器(即A/D转换器硬宏)的，并作为本发明一种实施例的特色的硬宏，以及构成所述A/D转换器硬宏的各电路单元的相对布局信息。宏布局信息存储单元5可以是，例如，诸如硬盘单元的磁盘单元。
应当说明的是，各电路单元是应该使用硬宏还是使用软宏，是根据多种因素来决定的。然而，硬宏一般且最好用于其特性(如开关特性(上升沿和下降沿)、传播延迟时间、参考电压等特性)随构成电路单元的各个电路元件的相对位置变化而变化的电路单元。另一方面，软宏则一般用于其特性很难随构成其的电路元件的位置变化而变化的电路单元。
如果在一个直角形的半导体芯片中仅仅使用硬宏，则各硬宏可能将无法完全与上述半导体芯片的某些区域相配合，由此将降低布局的自由性，同时也会使芯片尺寸增大。然而，由于使用软宏可以使预定的电路元件很好地与半导体芯片上的预定区域相配合，因此芯片尺寸可以得到减小。因此，应尽可能地少用硬宏。
布局信息存储单元6存储有通过单芯片微处理器设计工序所得到的每种电路元件的布局信息，其可以是诸如硬盘单元之类的磁盘单元。更具体地说，布局信息存储单元6存储有，用于构成了该半导体器件的每种电路元件的布局信息，同时在单芯片微处理器设计工序中每进行一步，其均将更新一次所述布局信息。
布局设计单元7用于根据从上述各种存储单元中所检索出的信息，辅助对各电路元件的布局进行设计。布局设计单元7的操作是与按照由用于将各电路元件布置在半导体芯片上的布局设计辅助程序所表示的过程来进行的。随后，由布局设计单元7所提供的各电路元件的所得布局信息，被存储到布局信息存储单元6中。
接线校验单元8用于通过将其与存储在电路互连信息存储单元3中的关于单芯片微处理器的互连信息进行比较，来校验各电路元件之间的接线。接线校验单元8的操作是按照接线校验程序的过程来进行的。延迟校验单元9计算由布局设计单元7所布置的每条接线的寄生电容，同时随后通过将其与存储在设备文件存储单元2中的各自规范或参考进行比较，来校验该半导体芯片的延迟特性。
掩模设计单元10利用在所进行布局设计的半导体芯片中的各电路元件的布局信息，来辅助设计加工该半导体芯片所需的掩模。掩模设计单元10的操作是按照掩模设计程序的过程来进行的。最后，总线11将各个单元彼此连在一起。
接下来，将对利用上述设计装置来设计半导体器件的方法进行详细地说明。所述设计装置特征在于，宏布局信息存储单元5存储有分别用于每个输入电路和A/D转换器的硬宏的信息。其特征还在于，电路互连信息存储单元3存储有用于A/D转换器中的输入电路组的输入软宏的信息。接下来将参照图6，对所述输入电路硬宏(Ch0到Ch11)、A/D转换器硬宏(A)、和用于A/D转换器输入电路的输入软宏(B)进行详细地说明。来自各硬宏的信息由其水平和垂直尺寸、其原点、其名称、配置方向和构成每个硬宏的各电路元件相对于原点的坐标信息、输入/输出端相对于原点的坐标信息、各电路元件之间和输入/输出端和电路元件之间的互连信息等组成。A/D转换器硬宏由A/D转换器的主体(a1)，参考电压发生器(b3)，输入线保护电路(AGND，AVDD和AVref)和焊盘(a2到a4)构成，如图6所示。输入电路硬宏由输入线保护电路、开关电路、磁场屏蔽材质等构成。输入软宏具有各输入电路硬宏(Ch0到Ch11)之间的互连信息，以及其它电路或输入焊盘(a5到a16)与硬宏之间的互连信息。
接下来将参照图4到6对用于设计上述A/D转换器硬宏、输入电路硬宏、和输入软宏的过程进行详细地说明。图4所示为根据本发明此实施例的，用于例示如何设计宏的流程图。首先，在图4所示的步骤Sa1中，将先对每种电路进行设计。随后在步骤Sa2中，构成了每种电路的各电路元件的功能互连信息被存储到宏互连信息存储单元4中。
在构建A/D转换器硬宏(图6中的A)的实例中，将设计A/D转换器电路的主体。构成A/D转换器的所述主体的各电路元件的互连信息随后被存储到宏互连信息存储单元4中。为了构建输入电路硬宏，其将以类似方式，设计一个代表了各输入电路(Ch0到Ch11)的公共输入电路；而构成了该公共输入电路的各内部电路元件的互连信息，随后被存储到宏互连信息存储单元4中。另一方面，在设计包含有多个输入电路(图6所示的Ch0到Ch11)的输入软宏时，图中被标记为B的区域内的整个电路，是利用所设计出的上述公共输入电路来进行设计的。构成输入软宏的各输入电路(Ch0到Ch11)之间的互连信息，随后被存储到宏互连信息存储单元4中。
当为了构建为一个硬宏而设计出A/D转换器的上述主体时，由于步骤Sa3的判断为“是”，所以随后其将在步骤S4中，构成该A/D转换器的所述主体的电路元件。在步骤S5中，所得布局/互连信息被存储到宏布局信息存储单元5中。随后，其将以类似方式，来布置构成所设计出的所述输入电路(Ch0到Ch11)的电路元件，并将所得布局/互连信息存储到宏布局信息存储单元5中。
在步骤Sa3中，当设计输入软宏时，其判断为“否”，则图4所示的过程将就此结束。
此后，在设计具有焊盘(a2到a4)以及A/D转换器电路(A)的主体的硬宏时，步骤Sa6的判断为“是”。随后在步骤Sa7中，以与A/D转换器电路主体的布局一致的方式来设计各焊盘(a2到a4)的布局。在步骤Sa8中，所述焊盘与保护电路之间的互连信息被存储到宏布局信息存储单元5中。A/D转换器硬宏、输入电路硬宏、以及输入软宏的设计到此便结束了。如果其不需要将各焊盘内嵌在A/D转换器硬宏中，则步骤Sa6的判断将变为“否”。其结果是，A/D转换器硬宏的设计将在不进行焊盘布局设计的情况下结束。
应说明的是，对于各种具有多个用于参考电压发生器的固定坐标焊盘以及/或具有A/D转换器的不同尺寸的半导体器件，可以使用A/D转换器硬宏。
不论芯片尺寸为多大，所述具有多个坐标固定的焊盘均被布置于半导体器件的角落上，以便于进行树脂注入/密封。具体地说，其通过将半导体器件安装到引线框上来进行引线键合，将安装在引线框上的半导体芯片夹紧到压模之间，以及在压模之间注入和密封树脂，来完成对树脂密封型半导体器件的处理。由于树脂通常被注入到每个半导体芯片的角落上，所以如果角落上间隔的焊盘太短，将妨碍树脂的注入。而如果角落上间隔的焊盘过长，又会引起在涂敷树脂时出现流动，而绷紧键合线，由此导致键合缺陷。为了解决此问题，角落上相邻焊盘之间的间隔通常被设置为相同的长度，或用于不同大小封装外壳的相同最优长度。考虑到此特性，根据本发明，其提供了同时包含有A/D转换器电路主体及其相应的固定坐标焊盘的硬宏。
图5所示为根据本发明的A/D转换器硬宏的布局平面图；而图6所示为其详细电路一种实例的示意图。在图5和图6中，参考标号A表示半导体芯片上的A/D转换器硬宏；参考标号a1表示A/D转换器的主体；参考标号a2到a4表示用于A/D转换器主体的间隔固定的/坐标固定的焊盘；参考标号a5到a16表示用于上述A/D转换器其它部件的间隔非固定/坐标非固定的焊盘；参考标号AGND表示模拟地线保护电路；而参考标号AVDD表示模拟电源线保护电路；参考标号AVref表示模拟参考电压线保护电路；而参考标号Ch0到Ch11表示用于输入模拟信号的输入电路。
焊盘a2被用来将A/D转换器a1主体中的模拟电路的地线连到外部模拟地上(图中未示出)；焊盘a3被用来从外部向主体a1中的模拟电路提供模拟电力；而焊盘a4被用来向主体a1中的参考电压发生器提供参考电压。
焊盘a5到a16用来让A/D转换器a1的主体通过其从外部接收模拟信号。利用上述软宏，将位于输入软宏区域B内的焊盘a5到a16和输入电路Ch0到Ch11配置在半导体芯片上。
A/D转换器的基本结构众所周知。然而，根据此实施例，A/D转换器具有从由外部所输入进来的12个通道的模拟输入信号中选择其中一个、并随后对其进行量化的额外功能。如图6所示，A/D转换器包括：用于选出一个模拟输入信号的开关b1、用于产生用于由电阻梯形网络b2所进行比较的参考电压的参考电压发生器b3、以及用于将所选出的模拟输入信号与各参考电压进行比较，并再对其进行量化的比较/变换电路b4。
A/D转换器a1的主体由参考电压发生器b3和比较/变换电路b4组成。参考电压发生器b3和比较/变换电路b4的地线通过输入线保护电路AGND和焊盘a2，与外部的模拟地(图中未示出)相连，同时其通过焊盘a3和输入线保护电路AVDD向参考电压发生器b3和比较/变换电路b4提供模拟电力。同时，通过焊盘a4向参考电压发生器b3提供参考电压(AVref)。所加载的参考电压由参考电压发生器b3中的串联电阻(即，电阻梯形网络)b2进行分压，由此可以提供进行比较所需的参考电压。
模拟地线保护电路AGND、模拟电源线保护电路AVDD，和参考电压保护电路AVref的结构由二极管等构成，这是公知的。其被用来保护内部电路不被可能加载的非正常电压破坏。输入电路Ch0到Ch11分别由开关b1和保护电路b5构成。每个输入电路根据由配置于A/D转换器外部的控制电路(图中未示出)所提供的控制信号，选择通过a5到a16所加载的多个模拟输入信号中的一个，并随后将所选出的信号输出给A/D转换器a1的主体。
如前所述，焊盘a2到a4被布置在半导体芯片的角落上。根据本发明的此实施例，焊盘a2被用于模拟地；焊盘a3被用于模拟电源；焊盘a4用于参考电压；而焊盘a5到a16分别用于各个通道的模拟输入信号。在A/D转换器硬宏中，布置有焊盘a2到a4，A/D转换器a1的主体、模拟地线保护电路AGND、模拟电源线保护电路AVDD、和参考电压保护电路AVref。下文中，将上述电路的由A/D转换器硬宏所定义的集体结构，称为“A/D核”。
由于输入电路Ch0到Ch11的结构彼此均相同，所以其可以设计出上述输入软宏，并包含用于各输入电路硬宏的互连信息，而其布局/互连信息则被存储在宏布局信息存储单元5中。根据必要数目的输入电路和焊盘坐标，来布置输入软宏。
接下来，将参照图7对利用事先所设计的A/D转换器硬宏和输入软宏，来设计半导体器件或单芯片微处理器的过程进行说明。
首先在步骤Sb1中，将设计出所有满足单芯片微处理器的给定技术规范的电路，并将其存储在电路互连信息存储单元3中。上述电路设计工作，是在参照设备文件存储单元2中所存储的各种规范的同时，根据由工作人员通过控制/显示单元1所给出的命令来进行的。其中，将选择存储于例如电路互连信息存储单元3中的、同时满足上述各种规范的电路元件。随后，将所选出的每个电路元件彼此互连在一起，由此完成单芯片微处理器的设计。
此后，在步骤Sb2中，工作人员操作控制/显示单元1，以从宏互连信息存储单元4或宏布局信息存储单元5中检索出与构成单芯片微处理器的各个电路元件相对应的宏(软宏或硬宏)。在步骤Sb3中，其将粗略地设计出微处理器的平面规划图。具体地说，其将布局已定的、用于每个所设计电路元件的硬宏，粗略地配置在合适的位置上；同时，根据软宏所包含各硬宏的尺寸，估算出软宏的大致区域，并由此将软宏粗略地配置在合适的位置上。
在步骤Sb4中，通过分解平面规划图，工作人员可以估计出半导体芯片的大小。在步骤Sb5中，其将确定适合于所估计出的芯片尺寸的封装外壳和相邻焊盘之间的间隔。在步骤Sb6中，其利用工具将坐标取决于上述平面规划图的各个宏，彼此连在一起。而在步骤Sb7中，其将利用接线校验单元8来校验所得的接线。具体地说，其通过对由互连工具所辅助构建出的单芯片微处理器中的整组电路，与在步骤Sb1中所设计出的并存储在电路互连信息存储单元3中的整组电路进行比较，来进行上述校验处理。如果校验的结果表明其没有缺陷(在步骤Sb8中)，则其将继续执行步骤Sb9。否则，如果存在缺陷，则其将重复步骤Sb6中的操作。并一直重复上述操作，以纠正所发现的互连缺陷，直到步骤Sb8的判断变为“是”、即直到不再存在互连缺陷时为止。
在步骤Sb9中，其将根据上述平面规划图所粗略布置的布局，来最终地配置各个硬宏。此外，与每个软宏相关的各个电路元件的布局也将被固定。图8例示了根据本发明本实施例的设计微处理器中A/D转换器布局的详细过程。首先，在步骤Sc1中，布局设计单元7将代表了用于模拟输入信号的通道数的变量i初始化为0。
在步骤Sc2中，其通过控制/显示单元1选出并指定A/D转换器硬宏。另外，还将指定焊盘a2到a5，以对由焊盘a2到a5构成的A/D转换器核心(core)，A/D转换器的主体a1、模拟地线保护电路AGND、模拟电源线保护电路AVDD、以及参考电压保护电路AVref进行配置。如图5所示，其均被配置在半导体芯片中角落上的给定区域中。
在布置完A/D转换器核心后，其将按照变量i的增加顺序，布置由输入软宏所表示的输入电路Ch0到Ch11。为此，在步骤Sc3中，其将通过控制/显示单元1输入通道或输入电路的总数n。如图5所示，由于A/D转换器由例如12条输入通道构成，所以其将通过控制/显示单元1将通道总数设置为12。应注意的是，上述总数数据是从设备文件存储单元2中读出的。
在步骤Sc4中，布局设计单元7将输入电路Ch0配置在焊盘a5的附近区域。在步骤Sc5中，变量i将被加1。在步骤Sc6中，其将判断变量i是否等于或大于总数n。如果“否”，则其将重复执行步骤Sc4和Sc5的操作，直到步骤Sc6得到“是”的结果。如果为“是”，则表明已经完成了所有输入电路Ch0到Ch11的布局处理。其中，将各输入硬宏或各输入电路Chx的输入端配置在十分靠近其对应焊盘的位置上，以使每条所要形成的接线不会发生弯曲。因此，芯片的面积将可以得到减小。
上述输入电路Ch0到Ch11的布局过程中，将焊盘56以直线形式，配置在半导体芯片的外围，其中所述焊盘a5到a16每一个分别对应于在步骤Sc5中不断更新的变量i。上述过程还将输入电路Ch0到Ch11配置在十分靠近各焊盘a5到a16的区域上。通过上述过程，将A/D转换器的所有必要电路元件配置在半导体芯片的顶部。然而，其也允许以不规则间隔的方式来配置上述焊盘。
应说明的是，单芯片微处理器对于减小封装外壳尺寸的需求要强于ASIC，因此需进一步提高各种半导体芯片的集成度。可以通过将输入电路Ch0到Ch11配置在十分靠近位于半导体芯片外围的各个焊盘a5到a16的区域内，来提高上述集成度。由此，可以使其能够充分地利用焊盘a5到a16与输入电路Ch0到Ch11之间的区域。
在配置完所有电路元件之后，在步骤Sc7中，输入电路Ch0到Ch11的输出端通过模拟输出信号线X1彼此连在一起，并被连到A/D核心(见图6)的输入端上。在步骤Sc8中，用于控制输入电路Ch0到Ch11中各开关的数字信号线X2，分别与各开关的控制端相连(见图6)。在步骤Sc9中，在数字信号线X2与模拟输出信号线X1的各个交点上，将分别配置磁场屏蔽材质，并由此完成A/D转换器的布局设计。
图9(a)和9(b)所示分别为磁场屏蔽材质的放大平面图和剖面图。图9(b)所示的剖面图，是通过沿图9(a)中的直线AA进行剖切而得到的。如图9(a)和9(b)所示，在模拟信号线X1和数字信号线X2相交的区域，数字线X2将通过连接线X3，与模拟线X1构成多级交点。而磁场屏蔽材质X4则被夹在模拟线X1和连接线X3的中间。
其中，将上述多片磁场屏蔽材质X4接地，以更有效地屏蔽磁场。材质X4由与通常所用接线相同的材料例如金属铝制成。通过插入多片磁场屏蔽材质X4，其可以防止由于流过数字信号线X2中的数字电流幅值的宽幅变化所引起的磁场对流过模拟输出信号线X1的低幅值模拟信号造成不利的影响。其结果是，可以防止模拟信号的S/N比变差。
如果输入电路Ch0到Ch11被存储为软宏，则将无法通过任何形式的自动布局/互连处理，来形成上述多片磁场屏蔽材质。然而，将由输入电路Ch0到Ch11构成的电路存储为硬宏，可以将具有给定形状的多片磁场屏蔽材质X4配置在所需的区域内，由此而可以降低模拟信号的噪声水平。
另外，由于其可以事先形成模拟信号线X1，并使其穿过各输入硬宏(即，输入电路Ch0到Ch11)，所以各输入电路之间的模拟信号线X1的长度，将可以保持为最短值。由此将允许通过将接线电阻控制为最小值，来形成高性能的输入电路，同时显著地减小产生噪声干扰的可能性。
通过上述过程，便可以完成A/D转换器布局的设计。以类似的方式，也可以利用存储在宏互连信息存储单元4中的各种软宏，以及存储在宏布局信息存储单元5中的各种硬宏，来设计构成单芯片微处理器的另一电路的布局。
当通过与A/D核心类似的方式，确定了构成单芯片微处理器的所有电路元件的布局时，将在图7所示的步骤Sb10中校验延迟性能。上述校验处理是利用延迟校验单元9来进行的，其模拟沿连接各电路元件的每条接线上的期望延迟量，随后在步骤Sb11中确定是否满足微处理器的所需规范。如果步骤Sb11的判断为“否”，则在步骤Sb12中，将对相应的宏进行校正，以使延迟量能够满足上述规范。随后根据步骤Sb9中对宏所进行的校正，来相应地改变宏的布局。如果步骤Sb11的判断为“是”，则由于延迟量已经满足上述规范，所以掩模设计单元10将根据步骤Sb13的最新布局设计信息，来设计用于该单芯片微处理器的掩模；并由此完成该单芯片微处理器的整个设计过程。此后，由掩模设计单元10所提供的掩模将被用来制造用于上述单芯片微处理器的半导体芯片。
上文中对具有A/D转换器的单芯片微处理器的设计方法进行了说明。然而，本发明并不仅局限于此。本发明同样适用于实现半导体器件中的其他多种模拟电路，如PLL电路，恒流源，以及D/A转换器。根据本发明，对于PLL电路，其也可以以与A/D核心类似的方式，来提供构成PLL电路中的相关部件，如VCO电路和环路滤波器，其电源线，以及用于上述电源线的焊盘的硬宏。对于恒流源，也可以提供具有用于电源线和恒流源核心的焊盘的硬宏。
另外，上文中是针对磁场屏蔽材质X4被配置在模拟线X1和数字线X2的交点上的情况来进行说明的。然而，同样也可以将磁场屏蔽材质X4配置在模拟线X1靠近数字线X2的区域内。
另外，如图3所示存储有接线/布局信息的存储单元2到6，代表了任何类型的、能够暂时或永久记录半导体器件的接线/布局信息的记录介质，即，诸如磁带、磁盘、或光盘，或嵌入在计算机系统中的半导体存储器装置或硬盘的、便携式或可拆取型记录介质。
接下来将参照图10对根据本发明的用于执行图3所示系统的操作的计算机硬件结构进行详细地说明。图10中，根据本发明，计算机系统由CPU 1000、ROM 1001、RAM 1002、硬盘1003、软盘驱动器1004、用于在其之间传送命令/数据的总线1006、以及存储有上述硬宏(诸如A/D核心)以及软宏(诸如输入软宏的接线/布局信息)的软盘构成。CPU 1000从例如ROM 1001或硬盘1003中读出专用的软件程序，对其进行解释，并据此来执行相应的操作。RAM被用作工作区，其中存储有例如软件程序中所定义的各变量的值。
图3所示的接线校验单元8、延迟校验单元9、布局设计单元7，和掩模设计单元10的操作，均可以借助于代表了用于执行各自操作过程的专用软件程序来执行。这些软件程序被存储在图10所示的ROM1001或硬盘中。同时在图10所示的硬盘1003中，也存储有与存储单元2到6中所存储的信息相同的信息。从此种计算机系统硬件结构中可以很明显得看出，其可以利用图10所示的计算机系统来执行，与图3所示单元8和10的操作相同的操作。
本说明书中结合多种优选实施例，对根据本发明的半导体器件设计方法和装置，以及存储有宏信息的存储介质，进行了详细地说明。但应理解的是，本发明所涵盖的主题内容并不仅局限于所说明的具体实施例。相反地，其意欲包含在所附权利要求的精神和范围内的、尽可能多的另选、修正和等价实施形式。

Claims (23)

1.一种半导体器件设计方法，其特征在于包括如下步骤：
为硬宏(A)指定其在半导体芯片上的间隔为固定值的多个焊盘(a2到a4)；以及
将所述硬宏(A)与所述各焊盘(a2到a4)的位置相一致地布置在所述半导体芯片上；
其中所述硬宏(A)包括具有间隔固定的相应焊盘(a2到a4)的电路(A，B)的布局相关部件(A)的布局/互连数据。
2.如权利要求1所述的半导体器件设计方法，其特征在于所述各焊盘(a2到a4)在所述半导体芯片上的坐标也为固定值。
3.如权利要求1所述半导体器件设计方法，其特征在于另外包括：
将代表了所述电路其他部件(B)的软宏(B)，布置在所述半导体芯片上。
4.如权利要求1所述的半导体器件设计方法，其特征在于所述电路是一种模拟/数字转换器(A，B)；而所述布局相关部件包括一个参考电压发生器(b3)。
5.如权利要求1所述的半导体器件设计方法，其特征在于所述电路的所述其他部件包括模拟信号输入电路(Ch0到Ch11)。
6.如权利要求1所述的半导体器件设计方法，其特征在于所述硬宏是通过设计所述电路(A，B)的布局相关部件(A)的结构，设计构成所述所得布局相关部件(A)的电路元件的布局，以及设计对应于所述布局相关部件(A)的所述焊盘(a2到a4)的布局，来构成的。
7.如权利要求1所述的半导体设计方法，其特征在于所述电路是PLL电路的布局相关部件。
8.如权利要求1所述的半导体设计方法，其特征在于所述电路是恒流源的布局相关部件。
9.一种半导体器件设计装置，其特征在于包括：
宏存储单元(2到6)，其存储有硬宏，所述硬宏包含有电路(A，B)中布局相关部件以及其间隔固定的对应焊盘(a2到a4)的布局/互连数据；以及
布局设计单元(7，1000)，其用于以使所述半导体芯片上按给定间隔固定的焊盘能够与所述硬宏中的所述各焊盘(a2到a4)相对应的方式，将存储在所述宏存储单元中的所述硬宏布置在所述半导体芯片上。
10.如权利要求9所述的半导体器件设计装置，其特征在于所述宏存储单元另外存储有所述电路中其他部件的软宏(B)；而所述布局设计单元另外将所述软宏(B)布置在所述半导体芯片上。
11.如权利要求10所述的半导体器件设计装置，其特征在于所述软宏具有代表了所述其他部件中的电路元件的每个硬宏之间的互连信息。
12.如权利要求11所述的半导体器件设计装置，其特征在于代表了所述其他部件中的电路元件的每个所述硬宏，是由数字和模拟电路元件、以及用于防止由数字线所引起的磁场对模拟线造成不利影响的磁场屏蔽材质构成。
13.如权利要求12所述的半导体器件设计装置，其特征在于所述磁场屏蔽材质被配置在所述数字线与所述模拟线的交点上。
14.一种用于存储由在数据处理系统上所执行的应用程序所存取的数据的存储介质，其特征在于包括：
存储在所述存储介质中的硬宏，该硬宏包括具有其对应焊盘的电路所具有的布局相关部件的布局/互连数据，其中所述各焊盘之间的间隔为固定值。
15.如权利要求14所述的存储介质，其特征在于所述各焊盘的坐标也同样为固定值。
16.如权利要求14所述的存储介质，其特征在于所述应用程序是用于辅助进行半导体电路设计的程序。
17.如权利要求14所述的存储介质，其特征在于另外包括存储在所述存储介质中的、所述电路其他部件的软宏数据。
18.如权利要求14所述的存储介质，其特征在于所述电路是一种模拟/数字转换器；同时所述布局相关部件包含有一个参考电压发生器。
19.如权利要求17所述的存储介质，其特征在于所述电路的所述其他部件包括一个模拟信号输入电路。
20.如权利要求17所述的存储介质，其特征在于所述软宏数据包括各硬宏之间的互连信息。
21.如权利要求20所述的存储介质，其特征在于所述每个硬宏代表了由模拟电路和数字电路所组成的模拟信号输入电路。
22.如权利要求21所述的存储介质，其特征在于在其将磁场屏蔽材质配置在所述模拟信号输入电路中模拟信号线靠近数字信号线的区域内。
23.如权利要求22所述的从介质，其特征在于所述区域是所述模拟信号线与所述数字信号线的交会处。
CNB001093606A 1999-05-31 2000-05-30 半导体器件设计方法和装置 Expired - Fee Related CN1179409C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15305799A JP3304920B2 (ja) 1999-05-31 1999-05-31 半導体装置及びその設計装置と設計方法並びに半導体装置の配線情報を記憶した記憶媒体
JP153057/1999 1999-05-31

Publications (2)

Publication Number Publication Date
CN1275803A true CN1275803A (zh) 2000-12-06
CN1179409C CN1179409C (zh) 2004-12-08

Family

ID=15554049

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001093606A Expired - Fee Related CN1179409C (zh) 1999-05-31 2000-05-30 半导体器件设计方法和装置

Country Status (5)

Country Link
US (1) US6505329B1 (zh)
JP (1) JP3304920B2 (zh)
KR (1) KR100376093B1 (zh)
CN (1) CN1179409C (zh)
TW (1) TW538345B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024072A (zh) * 2009-09-16 2011-04-20 鸿富锦精密工业（深圳）有限公司 高速串行信号撷取系统及方法
CN102831255A (zh) * 2011-06-15 2012-12-19 扬智科技股份有限公司 芯片布局方法
CN103077272A (zh) * 2012-12-31 2013-05-01 华为终端有限公司 一种屏蔽罩封装库的创建方法及装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124572A (ja) * 2000-10-18 2002-04-26 Mitsubishi Electric Corp 自動配置配線装置及びそれを用いる配置配線方法
US6751783B1 (en) * 2001-10-30 2004-06-15 Lsi Logic Corporation System and method for optimizing an integrated circuit design
JP3887260B2 (ja) * 2002-04-09 2007-02-28 沖電気工業株式会社 分圧抵抗のレイアウト方法
JP2004327960A (ja) * 2003-04-11 2004-11-18 Nec Electronics Corp ハードマクロ及びこれを備える半導体集積回路
US20060184726A1 (en) * 2005-02-11 2006-08-17 Nokia Corporation Flexible access and control of Dynamic Random Access Memory
JP2008085019A (ja) * 2006-09-27 2008-04-10 Nec Electronics Corp マクロセルブロック及び半導体装置
US7603642B2 (en) * 2006-09-27 2009-10-13 Cadence Design Systems, Inc. Placer with wires for RF and analog design
US10509757B2 (en) * 2016-09-22 2019-12-17 Altera Corporation Integrated circuits having expandable processor memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62101047A (ja) 1985-10-28 1987-05-11 Toshiba Corp ハ−ドマクロセルを有するｌｓｉ
US4768016A (en) * 1987-08-17 1988-08-30 General Electric Company Timing and control circuitry for flash analog to digital converters with dynamic encoders
JPH079973B2 (ja) 1990-11-07 1995-02-01 三菱電機株式会社 半導体集積回路装置
JPH0547973A (ja) 1991-08-08 1993-02-26 Sumitomo Electric Ind Ltd 半導体チツプモジユール
US5744991A (en) * 1995-10-16 1998-04-28 Altera Corporation System for distributing clocks using a delay lock loop in a programmable logic circuit
JPH09162661A (ja) 1995-12-06 1997-06-20 Denso Corp 増幅回路
JP2968741B2 (ja) * 1996-12-25 1999-11-02 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置の配置方法
US5883814A (en) * 1997-03-13 1999-03-16 International Business Machines Corporation System-on-chip layout compilation
JPH10261718A (ja) 1997-03-19 1998-09-29 Hitachi Ltd 半導体素子および設計支援装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024072A (zh) * 2009-09-16 2011-04-20 鸿富锦精密工业（深圳）有限公司 高速串行信号撷取系统及方法
CN102024072B (zh) * 2009-09-16 2013-08-21 鸿富锦精密工业（深圳）有限公司 高速串行信号撷取系统及方法
CN102831255A (zh) * 2011-06-15 2012-12-19 扬智科技股份有限公司 芯片布局方法
CN102831255B (zh) * 2011-06-15 2014-12-24 扬智科技股份有限公司 芯片布局方法
CN103077272A (zh) * 2012-12-31 2013-05-01 华为终端有限公司 一种屏蔽罩封装库的创建方法及装置
CN103077272B (zh) * 2012-12-31 2015-11-25 华为终端有限公司 一种屏蔽罩封装库的创建方法及装置

Also Published As

Publication number Publication date
KR20010029756A (ko) 2001-04-16
JP3304920B2 (ja) 2002-07-22
CN1179409C (zh) 2004-12-08
US6505329B1 (en) 2003-01-07
JP2000340753A (ja) 2000-12-08
KR100376093B1 (ko) 2003-03-29
TW538345B (en) 2003-06-21

Similar Documents

Publication Publication Date Title
US8225264B2 (en) Method and system for the modular design and layout of integrated circuits
US7904864B2 (en) Interconnect layer of a modularly designed analog integrated circuit
CN1179409C (zh) 半导体器件设计方法和装置
CN1251655A (zh) 具有i高速缓冲simd技术的可伸缩试验机构造
JP2002334933A (ja) タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法
US20020049958A1 (en) Logical synthesizing apparatus for converting a hardware functional description into gate-level circuit information
US6883156B1 (en) Apparatus and method for relative position annotation of standard cell components to facilitate datapath design
JP2773771B2 (ja) 半導体装置のレイアウト方法
CN1139888C (zh) 用于半导体集成电路的设置及布线方法
CN103828239A (zh) 集成电路
US6654943B2 (en) Method, system, and computer program product for correcting anticipated problems related to global routing
JPH10189749A (ja) 半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体
JP3147080B2 (ja) 半導体集積回路の自動配置配線装置とその方法及びその方法を記録した記録媒体
JP2757808B2 (ja) レイアウト方法
JP2001053154A (ja) セルの作成方法、レイアウト方法、レイアウト装置、記録媒体
JP3402507B2 (ja) 半導体集積回路の設計方法及び半導体集積回路設計支援装置
JPH11233636A (ja) 半導体集積回路装置及びそのレイアウト設計方法
JP2002197139A (ja) 電圧降下解析システム
JPH04165470A (ja) Ｌｓｉのレイアウト設計方式
JPH1117157A (ja) フロアープランレイアウトシステム
JPH08107150A (ja) ゲートアレイ自動ピン配置装置
Montuno et al. A layout methodology for the synthesis of high speed global clock nets
JP2001156171A (ja) 半導体集積回路
Negi Pad assignment for system-in-package design
JP2007095811A (ja) 半導体集積回路設計方法及び装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030410

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ACER COMPUTER (CHINA) CO., LTD.

Free format text: FORMER OWNER: BEIDA FANGZHENG SCIENCE + TECHNOLOGY COMPUTER SYSTEM CO., LTD., SHANGHAI

Effective date: 20101101

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200120 36/F, SHANGHAI INTERNATIONAL BUILDING, NO.360, PUDONG SOUTH ROAD, PUDONG NEW DISTRICT, SHANGHAI TO: 200001 3/F, NO.168, XIZANG MIDDLE ROAD, HUANGPU DISTRICT, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20101103

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041208

Termination date: 20160530

CF01 Termination of patent right due to non-payment of annual fee