CN1276510C - 非挥发记忆胞元 - Google Patents

非挥发记忆胞元 Download PDF

Info

Publication number
CN1276510C
CN1276510C CNB03147604XA CN03147604A CN1276510C CN 1276510 C CN1276510 C CN 1276510C CN B03147604X A CNB03147604X A CN B03147604XA CN 03147604 A CN03147604 A CN 03147604A CN 1276510 C CN1276510 C CN 1276510C
Authority
CN
China
Prior art keywords
memory cell
internal memory
memory material
diode
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03147604XA
Other languages
English (en)
Other versions
CN1476096A (zh
Inventor
J·蒂翰伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1476096A publication Critical patent/CN1476096A/zh
Application granted granted Critical
Publication of CN1276510C publication Critical patent/CN1276510C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/008Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/74Array wherein each memory cell has more than one access device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Abstract

一种记忆胞元,用以永久储存资料,具有一内存材料(7),其可呈现一第一高电阻状态与一第二低电阻状态,以及一加热装置(13),用于以不同速率加热该内存材料至一预定的温度,此内存材料(7),其根据加热速率在冷却后具有高电阻或是低电阻,而加热装置(13)具有一开关装置(10)与一加热组件(20,24),直接邻近于该内存材料(7);其中开关装置(10)具有一场效应晶体管(10),而其漏极区是被提供作为一加热组件。

Description

非挥发记忆胞元
技术领域
本案是关于非挥发记忆胞元,用以永久储存资料,特别是,本案关于记忆胞元,其中资料的储存经由一“欧沃尼克(ovonic)”内存材料,特别是一种欧沃尼克(ovonic)固体内存。
背景技术
“欧沃尼克(ovonic)”内存材料可呈现一种高电阻状态与一种低电阻状态,此内存材料通常是一种可呈现在两种状态格式的合金:在一种低电阻的多晶结构与在高电阻的非结晶结构。为了将内存材料引入两种状态中的一种,其必须被熔化而后再被冷却,以便使其被固态化成两种状态格式中的一种。
假使此内存材料被以高的能量供应,很快速的加热直至熔化,内存材料的结晶结构即被破坏,在冷却时被固体化成非结晶状态。假使内存材料在一较低能量供应的较长的加热步骤中更慢的被熔化,然后其在冷却时会呈现一种多晶状态。此内存材料在非结晶状态时具有一高电阻,而在多晶状态时则具有一较低的电阻。2002年3月的美国电机电子工程师学会月刊《IEEESpectrum》中,第20至21页的“再生内存可将快闪加入阴影(Reborn MemoryMay Put Flash in Shade)”揭露一种以具有此类“欧沃尼克(ovonic)”内存材料的帮助的记忆胞元的建构,所显示的记忆胞元包含具有一双极性晶体管的一加热装置与一加热电阻器。此加热电阻器是以邻近内存材料的方式被提供,内存材料与加热电阻器与双极性晶体管的发射极连串的连接在一起。依据不管是读或写将被影响,一特定的电压在未被连接至加热电阻器的内存材料的终端与双极性晶体管的集电极之间产生,通过内存材料与加热电阻器的电流可经由双极性晶体管的基极输入而被控制。当记忆胞元以此方式形成时,会被写入至一写入电压,此写入电压在读出所需要的读出电压上并且以特定的电压施用。双极性晶体管的活化是由于一控制讯号被施用至基极输入的帮助,且经由双极性晶体管的活化,电流流经存储元件、加热电阻器与双极性晶体管。此电流加热该加热电阻器也因而内存材料被相邻的提供至加热电阻器。加热是由在基极输入的控制讯号来控制,内存材料是以缓慢的或迅速的方式被加热至熔化。在冷却或是再凝固之后,此内存材料呈现出一高电阻非晶体或低电阻多晶状态。
由于一个经由字符线而被提供至双极性晶体管基极的控制讯号的帮助的读出期间,透过记忆胞元的活化,一不同的电压偶然碰上整个记忆胞元,其可依据内存材料的状态而被测量。
至于此类的记忆胞元的整体架构,加热电阻器被排列非常接近双极性晶体管,以至于此双极性晶体管也被加热至一个大的范围。因为常使用的内存材料的熔点,例如,一合金包含锗与碲化锑(antimon tellurium),非常接近600℃,其亦必须将加热电阻器加热至此温度范围。然而,因为一习用的双极性晶体管的机能仅在150℃至200℃的最大限度内被保证,双极性晶体管的过度加热,可能使其机能因而失效。
发明内容
因此,本案的目的是提供一种在前言所述及型式的记忆胞元的记忆胞元排列,将可避免晶体管过度加热与破坏的缺失。
本案的第一方面是提供一记忆胞元以一“欧沃尼克(ovonic)”内存材料来永久储存资料,此内存材料可呈现一第一高电阻状态与一第二低电阻状态;一加热装置,是用于以不同速率加热该内存材料至一预定的温度,而内存材料根据加热速率在冷却之后具有高电阻或是低电阻,该加热装置具有一开关装置,与内存材料相接触,该开关装置具有一场效应(field effect)晶体管,该场效应晶体管的漏极区(drain region)提供一加热组件。
此类的记忆胞元所具有的优点为加热区实质上与场效应晶体管的活化区分开,比根据习用的记忆胞元的实例为佳,再者,并不需要去提供一个加热组件在一型式,例如,一加热电阻器,因此,此类的记忆胞元可被简单化。既然,事实上在一场效应晶体管的整个电压差发生在漏极区,此漏极区可同时被用来当作一加热电阻器。
此外,本案可进一步提供一漏极区,其包含一高度的掺杂接触制造区,用以制造与内存材料的接触。
而且,本案亦可提供一场效应晶体管被铅直的建构在一基质中与被一具有低热传导的绝缘材料所包围。在此种方式,根据本案是可能将记忆胞元也排列在一数组排列中。此绝缘材料可确保在场效应晶体管的漏极区所产生的热不会发散至邻近胞元的内存材料,或者是只发散至一降低的范围。该绝缘材料可具有一硅化合物,特别是一二氧化硅或是氮化硅。
本案另一方面是提供一记忆胞元以一内存材料来永久储存资料。一加热装置,是用于以不同速率加热该内存材料至一预定的温度,而内存材料根据加热速率在冷却之后具有高电阻或是低电阻,在此种状况下,该加热装置具有一开关装置与一加热组件,直接邻近于该内存材料,该加热组件是设计为一二极管或一二极管链,特别是,此二极管可以设计为一在逆方向操作的齐纳二极管。
此齐纳二极管或是二极管链所具有的优点为加热区甚至更远离开关装置的活化区,齐纳二极管或是二极管链被挑选,以至于产生遍及齐纳二极管或是二极管链的最大的电压差,而不是遍及开关组件,例如,一晶体管,以便使二极管大部分的功率被转换成热。因此,二极管即当成一内存材料的加热组件。
较佳地,此二极管是经由一半导体材料所形成,其在预定温度表现出机能。特别是,齐纳二极管可由一碳化硅而被形成,由碳化硅所制成的二极管的优点为其甚至在高温时,例如温度高于600℃,仍具功能。因此,二极管在一适当的状况下可被用来作为一加热组件,由于二极管可被一尺寸切割,如此电压的大部分被中断通过,因此在通过齐纳二极管时,消耗最大的功率。
本案亦可提供一具有场效应晶体管的开关装置,以及二极管或是二极管链由一在场效应晶体管的漏极区的一层序列而被形成。根据本案的记忆胞元可由此方式在一简单的状态而产生,较佳地,此场效应晶体管的漏极区与二极管或是二极管链可经由一高度传导半导体层而分开,特别是,一高度掺杂半导体层,以在场效应晶体管与二极管之间形成一热电阻器而作为一加热组件。由此方式,其可避免加热组件,例如二极管,过度加热晶体管的活化区,也因而避免该晶体管的破坏或减损。
附图说明
本案较佳实施例将由以下所提及伴随的图标做更详尽的说明:
图1A:显示一习用的非挥发记忆胞元的架构;
图1B:显示依照图1A的习用的非挥发记忆胞元的电路图;
图2:显示根据本案较佳实施例的非挥发记忆胞元的电路图;
图3:如图2所示根据本案的记忆胞元建构期间的剖面图;
图4A:显示根据本案另一实施例的记忆胞元的的电路图;
图4B:显示根据本案另一实施例的记忆胞元的的电路图;以及
图5:如图4所示根据本案的记忆胞元的剖面图。
具体实施方式
图1A显示一习用的非挥发记忆胞元的剖面图。非挥发记忆胞元具有一由发射极区2开始形成的选择晶体管1、基极区3与集电极区4。被连接至发射极区2的是一电阻组件5,是当作一加热电阻器而操作并且被一绝缘层6所包围。“欧沃尼克”内存材料7是位于与双极性晶体管1的发射极2相隔很远的电阻组件5的末端,信息被储存于其中。一接触制造层8被连接至内存材料7,以便与记忆胞元接触。“欧沃尼克”内存材料7为一种由硫硒碲玻璃(chalcogenides)群组而来的材料,其中硫硒碲玻璃(chalcogenides)通常是由合金所形成。典型的硫硒碲玻璃(chalcogenides)具有的材料如锗、锑、碲、硫等,特别是三元的合金锗-锑-碲作为此记忆胞元的建构。
此资料是被储存在内存材料7,在内存材料7中被转换成两种不同的状态形式。内存材料7可被呈现出多晶体与非晶体形式,此内存材料在其多晶体形式时,本质上具有低电阻,而在非晶体状态时,本质上具有高电阻。在电阻上的差异是如此重要,因而可被用来达到资料储存的目的。
此“欧沃尼克(ovonic)”内存材料7的不同状态可经由一程序而完成,其中内存材料7被瞬间熔化,在冷却与再凝固时,呈现多晶体或是非晶体形式。.不论是呈现多晶体或是非晶体形式,实质上是起因于加热或是熔化的操作性质。假使此内存材料被缓慢加热至其熔点,或者是加热至写入的温度,然后内存材料凝固成一非晶体状态,亦即高电阻。相反的,假使此内存材料被非常快速的加热至其熔点,然后内存材料凝固成一多晶体形式,于是具有比在非晶体形式较低的电阻。
图2B显示根据此方式所建构的记忆胞元的电路图。记忆胞元经由一字符线(word line,WL)与一位线(bit line,BL)而被寻址,字符线WL被连接至双极性晶体管1,一pnp晶体管,的基底区。双极性晶体管1的集电极区4被连接至加热电阻器5的一底部终端。加热电阻器5的一第二终端被连接至内存材料7的一第一终端衬垫,因此,此加热电阻器5具有关于内存材料的一低的热电阻。内存材料的一第二终端衬垫则被连接至该位线BL。
为了写入至记忆胞元,一写入电压被提供至该位线。此写入电压大的足以提供一充足的功率供应至加热电阻器以达到内存材料的熔点。之后,一控制讯号经由字符线WL被施用至双极性晶体管1的基底区3,此控制讯号决定何种信息被储存在内存材料7。一控制讯号被挑选以储存一第一项信息,如此其会引起一低的且相对较长的电流流经内存材料与加热电阻器5。然而,在此例中,控制讯号被挑选,如此电流大的足以瞬间使内存材料达到或高于其熔点。
为了储存一信息的逆项目(inverse item),关于一控制讯号,经由一字符线WL被施用至双极性晶体管1的基底输入端3,该控制讯号造成一流经加热电阻器5与内存材料7的一个较大的电流,以至于内存材料7被较快速的加热至熔点。因此,内存材料7在冷却时凝固成一非晶体形式,也因此得到高电阻。
内存材料然后经由一步骤可被读取,首先字符线WL被活化并且双极性晶体管1被打开。在此方式,依据储存在内存材料7中的信息的电流是经由字符线BL、内存材料7、加热电阻器5与双极性晶体管1而流动。因此,信息的读出可被以电流流经位线而执行。
本案的一第一实施例是用以提供以一加大的场效应晶体管的漏极区来取代加热电阻器5。根据图2的电流图是显示此类的记忆胞元的电路,图3显示一根据本案的记忆胞元建构期间的剖面图。
开关晶体管经由包含硅的一场效应晶体管10所形成,此场效应晶体管10为一种n-信道晶体管以及形成一n-掺杂来源区11、一p-掺杂闸极层12与一n-掺杂漏极区13。该场效应晶体管10是被铅直地建构在一基质之中以及藉由一氧化物层14,较佳为一氧化硅层,而与其周围的事物电与热绝缘。在氧化硅层14,闸极15被排列成可引起在闸极区12中的电荷载体的分离的方式,而此闸极15较佳是由多晶硅所形成。
来源区11与漏极区13较佳是n-掺杂,而闸极区12较佳则是p-掺杂。相对于习用的场效应晶体管,漏极区13是被放大,因此引起一LDD场效应晶体管(大量掺杂的漏极场效应晶体管)。在一LDD场效应晶体管中,在操作期间,由于电阻大部分的电压实质上被掺杂在漏极区内,以至于,如果发生一电流,在漏极区内功率会被转换成热,此热可被用来加热内存材料7。
因此,根据本案,已不再需要提供一分开的加热电阻器5,而是以一放大的漏极区13取代,其在写入内存胞元的过程期间内被掺杂大部分的写入电压。为了在内存材料7与硅之间能够做较佳的接触,在漏极区13与内存材料7之间提供一高度掺杂的n+-型式接触制造层16。
一p-信道场效应晶体管也能够被使用来取代n-信道场效应晶体管,此无须多言。
设计使用氧化硅技术或是除了硅以外的半导体材料,也是在本案范围内。
图4A、图5与图4B显示本案另一个实施例。图4A显示一电路图,其中加热组件被设计成可被在逆向操作的齐纳二极管20的型式。此齐纳二极管20具有在反向偏移操作时有一实质上的电流独立电压差(current-independent voltage drop)越过其终端的效应。在此种方式中,当场效应晶体管10被活化时,大部分的电压被呈现遍及在齐纳二极管20。
齐纳二极管20被排列直接邻近内存材料7,因为齐纳二极管20占用差不多是此电流路径的整个功率,因此,齐纳二极管20被加热至一最大的范围并且可以被使用来加热内存材料7。为了尽可能保证齐纳二极管20不会加热场效应晶体管10,也因此提供一易传导、高度掺杂半导体材料的形式的一热电阻器21,而此热电阻器21是位于齐纳二极管20与场效应二极管10之间。此热电阻器21具有尽可能不传递齐纳二极管20的高温至场效应二极管10或者是只传递在一少量范围的任务。因此,热电阻器21应以一具有非常好的传导性的材料来制造,以使其由于电流而尽可能较少被加热,并且具有一低的热电阻。非常高度n+--掺杂的硅是非常适合作为热电阻器。
齐纳二极管20较佳是以一半导体材料来制造,以使齐纳二极管甚至在非常高温仍然是可作用,齐纳二极管20更好是能够禁得起温度,在齐纳二极管20没有丧失其功能下,使内存材料7可被写入。例如,碳化硅可想到是一适合的材料。已被由碳化硅材料所制成的齐纳二极管20可禁得起600℃以上的温度也因此可以作为内存材料7的加热组件。齐纳二极管20,同样地,其材料可为如钻石、氮化镓或者是具有大频带间隙以使在400℃至600℃以上的高温时仍有半导体功能的半导体材料。
图5显示此类的记忆胞元的建构的剖面图。场效应晶体管20实质上是类似于图3所显示的场效应晶体管,热电阻器21是由一高度掺杂的硅材料所形成,较佳是一种n-掺杂硅材料。热电阻器21的区域大小被挑选,因而此区域具有一最低可能电阻以使在此区域的电压差下降,另一方面,是为了在场效应晶体管10与齐纳二极管20之间形成一充分的热阻隔。
齐纳二极管是由一p-掺杂碳化硅层22与一n-掺杂碳化硅层23所形成,经由层23与24所形成的齐纳二极管是被排列在直接邻近内存材料7处。
在操作期间,亦即是,当写入至记忆胞元时,大部分的电压然后被掺杂遍及齐纳二极管20,因此而加热齐纳二极管,快速或者是缓慢加热内存材料7也因而被影响,其经由闸极15所控制。
图4B显示本案另一较佳实施例,其中一复数组习用的二极管24被提供做为加热组件。此等的二极管24以正向连接以及具有这些二极管的特有的电压差,其依据半导体材料的掺杂或着是其频宽间隙。二极管24被系列的连接并且被以尽可能紧密的邻近于内存材料7的方式排列。此二极管24也以在热电阻器区21上的pn层而排列并且可被建构成与图5中的齐纳二极管的类似状态。
附图标记说明
1.双极性晶体管
2.发射极
3.基底
4.集电极
5.加热电阻器
6.绝缘层
7.内存材料
8.接触制造区
WL字符线
BL位线
10.场效应晶体管
11.来源区
12.闸极区
13.漏极区
14.氧化层
15.闸极
16.接触制造区
20.齐纳二极管
21.热电阻器
22.p-掺杂碳化硅层
23.n-掺杂碳化硅层
24.二极管

Claims (14)

1.一种记忆胞元,用以永久储存资料,具有:
一内存材料,其可呈现一第一高电阻状态与一第二低电阻状态;以及
一加热装置,用于以不同速率加热该内存材料至一预定的温度,
该内存材料,其根据加热速率在冷却后具有一高电阻或是一低电阻,该加热装置具有一开关装置,与内存材料相接触,
该开关装置具有一场效应晶体管,该场效应晶体管的漏极区提供一加热组件。
2.如权利要求1所述的记忆胞元,其中该漏极区包含一高度掺杂接触制造区,用以制造与该内存材料的一接触。
3.如权利要求1或2所述的记忆胞元,其中该场效应晶体管被铅直地建构在一基质中以及被一具有低热传导的绝缘材料所包围。
4.如权利要求3所述的记忆胞元,其中该绝缘材料具有一硅化合物。
5.如权利要求4所述的记忆胞元,其中该硅化合物是二氧化硅或一氮化硅。
6.一种记忆胞元,用以永久储存资料,具有:
一内存材料,其可呈现一第一高电阻状态与一第二低电阻状态;
一加热装置,用于以不同速率加热该内存材料,
该内存材料,其根据加热速率在冷却后具有一高电阻或是一低电阻,该加热装置具有一开关装置与一加热组件,而该加热组件与该内存材料相接触,其中
该加热组件具有一二极管或一二极管链。
7.如权利要求6所述的记忆胞元,其中该二极管或该二极管链是经由一半导体材料所形成,其在预定温度表现出机能。
8.如权利要求6或7所述的记忆胞元,其中该开关装置是经由一晶体管而被形成。
9.如权利要求8所述的记忆胞元,其中该晶体管是该场效应晶体管或是一双极性晶体管。
10.如权利要求6或7所述的记忆胞元,其中该开关装置具有一该场效应晶体管,该二极管或该二极管链通过在该场效应晶体管的漏极区(13)上的一层序列而形成。
11.如权利要求10所述的记忆胞元,其中是将一热电阻器排列在该二极管的该层序列或该二极管链与该场效应晶体管的该漏极区之间。
12.如权利要求11所述的记忆胞元,其中该热电阻器是一高度传导半导体层。
13.如权利要求12所述的记忆胞元,其中该高度传导半导体层是一高掺杂半导体层。
14.如权利要求6所述的记忆胞元,其中该二极管或是该二极管链具有一个或多个齐纳二极管。
CNB03147604XA 2002-07-12 2003-07-14 非挥发记忆胞元 Expired - Fee Related CN1276510C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10231646.5 2002-07-12
DE10231646A DE10231646B4 (de) 2002-07-12 2002-07-12 Nichtflüchtige Speicherzellen

Publications (2)

Publication Number Publication Date
CN1476096A CN1476096A (zh) 2004-02-18
CN1276510C true CN1276510C (zh) 2006-09-20

Family

ID=31196856

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03147604XA Expired - Fee Related CN1276510C (zh) 2002-07-12 2003-07-14 非挥发记忆胞元

Country Status (5)

Country Link
US (1) US6912153B2 (zh)
CN (1) CN1276510C (zh)
DE (1) DE10231646B4 (zh)
SG (1) SG108925A1 (zh)
TW (1) TWI250642B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
JP4136778B2 (ja) * 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
US7397074B2 (en) * 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7348590B2 (en) 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7361925B2 (en) 2005-02-10 2008-04-22 Infineon Technologies Ag Integrated circuit having a memory including a low-k dielectric material for thermal isolation
US7180770B2 (en) * 2005-03-24 2007-02-20 Hewlett-Packard Development Company, L.P. Series diode thermally assisted MRAM
DE602005023125D1 (de) * 2005-04-27 2010-10-07 St Microelectronics Srl Vertikaler MOSFET Transistor als Auswahltransistor für nichtflüchtige Speichereinrichtung betrieben
JP2007087548A (ja) * 2005-09-26 2007-04-05 Nec Lcd Technologies Ltd メモリ回路
US7847222B2 (en) * 2006-03-24 2010-12-07 International Business Machines Corporation Heater and memory cell, memory device and recording head including the heater
GB0610202D0 (en) * 2006-05-23 2006-07-05 Pepperl & Fuchs Gb Ltd Electrical barrier
KR100780964B1 (ko) * 2006-11-13 2007-12-03 삼성전자주식회사 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
US20090296445A1 (en) * 2008-06-02 2009-12-03 Shepard Daniel R Diode decoder array with non-sequential layout and methods of forming the same
US7733685B2 (en) * 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
US8014185B2 (en) * 2008-07-09 2011-09-06 Sandisk 3D Llc Multiple series passive element matrix cell for three-dimensional arrays
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
US7923812B2 (en) * 2008-12-19 2011-04-12 Sandisk 3D Llc Quad memory cell and method of making same
US7910407B2 (en) * 2008-12-19 2011-03-22 Sandisk 3D Llc Quad memory cell and method of making same
CN102742160B (zh) * 2010-05-11 2014-12-17 松下电器产业株式会社 驱动非易失性逻辑电路的方法
US11158370B2 (en) * 2016-01-26 2021-10-26 Hewlett Packard Enterprise Development Lp Memristive bit cell with switch regulating components

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364810A (en) * 1992-07-28 1994-11-15 Motorola, Inc. Methods of forming a vertical field-effect transistor and a semiconductor memory cell
JPH08139197A (ja) * 1994-11-11 1996-05-31 Tadahiro Omi シリサイド反応を利用した半導体装置
US6025220A (en) * 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5883827A (en) * 1996-08-26 1999-03-16 Micron Technology, Inc. Method and apparatus for reading/writing data in a memory system including programmable resistors
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
EP0988685A4 (en) * 1998-01-31 2002-10-23 John W Oglesbee ADDITIONAL BATTERY OVERCHARGE PROTECTOR
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6075720A (en) * 1998-08-14 2000-06-13 Monolithic System Tech Inc Memory cell for DRAM embedded in logic
US6229733B1 (en) * 1999-03-24 2001-05-08 Texas Instruments Incorporated Non-volatile memory cell for linear mos integrated circuits utilizing fused mosfet gate oxide
US6433567B1 (en) * 1999-04-21 2002-08-13 Advantest Corp. CMOS integrated circuit and timing signal generator using same
DE60001601T2 (de) * 1999-06-18 2003-12-18 Lucent Technologies Inc Fertigungsverfahren zur Herstellung eines CMOS integrieten Schaltkreises mit vertikalen Transistoren
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6958523B2 (en) * 2000-09-15 2005-10-25 Texas Instruments Incorporated On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits
US6664143B2 (en) * 2000-11-22 2003-12-16 North Carolina State University Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls
EP1326254B1 (en) * 2001-12-27 2009-02-25 STMicroelectronics S.r.l. Architecture of a phase-change nonvolatile memory array

Also Published As

Publication number Publication date
US6912153B2 (en) 2005-06-28
SG108925A1 (en) 2005-02-28
US20040145938A1 (en) 2004-07-29
DE10231646A1 (de) 2004-04-08
DE10231646B4 (de) 2007-01-18
TW200401440A (en) 2004-01-16
TWI250642B (en) 2006-03-01
CN1476096A (zh) 2004-02-18

Similar Documents

Publication Publication Date Title
CN1276510C (zh) 非挥发记忆胞元
US10608048B2 (en) Select device for memory cell applications
JP3752589B2 (ja) 不揮発性メモリを駆動する方法
CN1624803A (zh) 半导体集成电路装置
CN1491417B (zh) 可编程开关元件和将晶体管编程为可重新编程开关的方法
US7880160B2 (en) Memory using tunneling field effect transistors
TWI492433B (zh) 可逆性可編程電阻式記憶體及提供方法、相變記憶體、電子系統
US7335907B2 (en) Memory device
TWI452680B (zh) 相變記憶體、電子系統、可逆性電阻存儲單元及其提供方法
CN1873996A (zh) 相变随机存取存储器及其操作方法
US20090262572A1 (en) Multilayer storage class memory using externally heated phase change material
US7859896B2 (en) Semiconductor device
US20070133250A1 (en) Phase change memory including diode access device
US20110134685A1 (en) Energy-efficient set write of phase change memory with switch
KR20130056236A (ko) 3차원 구조를 가지는 반도체 메모리 장치
CN1574092A (zh) 高密度的相随机存取存储器
CN1921013A (zh) 相位变化随机访问存储装置
US20060062051A1 (en) Memory device with unipolar and bipolar selectors
JP2006221737A (ja) 半導体集積回路装置
US20170317280A1 (en) Nonvolatile bipolar junction memory cell
Hellemans A new phase in nonvolatile memory?
Raoux et al. 1.1 The Discovery of Phase Change Materials

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060920