CN1277709A - 电光装置用基板、电光装置、电子装置和投射型显示装置 - Google Patents

电光装置用基板、电光装置、电子装置和投射型显示装置 Download PDF

Info

Publication number
CN1277709A
CN1277709A CN99801537A CN99801537A CN1277709A CN 1277709 A CN1277709 A CN 1277709A CN 99801537 A CN99801537 A CN 99801537A CN 99801537 A CN99801537 A CN 99801537A CN 1277709 A CN1277709 A CN 1277709A
Authority
CN
China
Prior art keywords
signal
mentioned
pixel
circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99801537A
Other languages
English (en)
Other versions
CN1157708C (zh
Inventor
中村旬一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP21899098A external-priority patent/JP3674321B2/ja
Priority claimed from JP10324298A external-priority patent/JP2000148065A/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1277709A publication Critical patent/CN1277709A/zh
Application granted granted Critical
Publication of CN1157708C publication Critical patent/CN1157708C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857Static memory circuit, e.g. flip-flop
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235Field-sequential colour display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Abstract

一种电光装置用基板,具备:信号电极;与该信号电极导电性地耦合的第1取样保持电路;与该信号电极导电性地耦合的第2取样保持电路;像素驱动电路;以及与该像素驱动电路导电性地耦合的像素电极。在对该信号电极施加属于第(N+1)个图像的信号时,该像素驱动电路根据被存储在该第1取样保持电路中的属于第N个图像的信号在第1预定期间内对该像素电极供给电压,在该第1预定期间内,该第2取样保持电路存储属于该第(N+1)个图像的信号。在对该信号电极施加属于第(N+2)个图像的信号时,该像素驱动电路根据被存储在该第 2取样保持电路中的属于第(N+1)个图像的信号在第2预定期间内对该像素电极供给电压,在该第2预定期间内,该第1取样保持电路存储属于该第(N+2)个图像的信号。N是自然数。

Description

电光装置用基板、电光装置、电子装置和投射型显示装置
〔技术领域〕
本发明涉及电光装置用基板,特别是涉及适合于光反射型的电光装置的电光装置用基板。
〔背景技术〕
在本说明书中,所谓“光阀”,表示光透射型的光调制元件和光反射型的光调制元件。
本申请人通过与1996年10月22日申请有关的特愿平8-279388号公开了以下叙述的液晶面板用基板、液晶面板和投射型显示装置的结构。
如图18中所示,将反射型液晶面板作为光阀使用的投射型显示装置(液晶投影仪)由下述部分构成:偏振光照明装置1100,大致由沿系统光轴L0配置的光源部1110、集成透镜1120和偏振光变换元件1130构成;偏振光光束分离器1200,利用偏振光束反射面1201反射从偏振光照明装置1100射出的S偏振光束;分色镜1412,分离从偏振光光束分离器1200的S偏振光束反射面1201反射的光中的蓝色光(B)的分量;反射型液晶光阀1300B,对已分离的蓝色光(B)进行调制;分色镜1413,使由分色镜1412分离蓝色光后的光束中的红色光(R)的分量反射并进行分离;反射型液晶光阀1300R,对已分离的红色光(R)进行调制;反射型液晶光阀1300G,对透过分色镜1413的剩下的绿色光(G)进行调制;以及由投射透镜构成的投射光学系统1500,使由3个反射型液晶光阀1300R、1300G、1300B调制的光逆光路行进,利用分色镜1413、1412、偏振光光束分离器1200进行合成,使该合成光投射到屏幕1600上。作为各反射型液晶光阀1300R、1300G、1300B,分别使用了图19的剖面图中示出的反射型液晶面板530。
该反射型液晶面板530具有:反射型液晶面板用基板531,在由玻璃或陶瓷等构成的支撑基板532上利用粘接剂进行固定;光入射侧的玻璃基板(对置基板)535,具有在该反射型液晶面板用基板531上用密封材料536围成框状以隔开间隔相对地配置的由透明导电膜(ITO)构成的对置电极(共用电极)533;众所周知的TN(扭曲向列)型液晶或在不施加电压的状态下液晶分子大致垂直取向的SH(超同向扭转)型液晶537,被充填在用反射型液晶面板用基板531与玻璃基板535之间的密封材料536密封的间隙内。
图20示出该反射型液晶面板530中使用的反射型液晶面板用基板531的主要电路结构,图21示出将该反射型液晶面板用基板531放大后的平面布局。反射型液晶面板用基板531由下述部分构成:将图19中示出的多个像素电极514配置成矩阵状的矩形的像素区域(显示区域)520;扫描线驱动电路(Y驱动器)522(522R、522L),由位于像素区域520的左右边的外侧的、用于对栅线(扫描电极、行电极)Y0~Yn进行扫描的移位寄存器和缓冲电路构成;位于像素区域520的上边的外侧的、对于数据线(源线、信号电极、列电极)X0~Xm的预充电和测试电路523;图像信号取样电路524,位于像素区域520的下边的外侧,对与图像数据对应的图像信号进行取样,以供给数据线X0~Xm;框状的密封区域527,在扫描线驱动电路522、预充电和测试电路523和图像信号取样电路524的外侧对上述的密封材料537进行定位;多个端子焊区526,沿下侧一端排列,通过各向异性导电膜(ACF)538固定连接到柔性带布线539上;移位寄存器521,位于该端子焊区526的列与密封区域527之间,生成图像信号取样电路524用的选择脉冲;以及中继端子焊区(所谓的银点)529R、529L,位于该移位寄存器521的两侧,用于对玻璃基板535的对置电极533供电。
移位寄存器521和图像信号取样电路524构成了驱动数据线X0~Xm用的信号线驱动电路(X驱动器)540。该信号线驱动电路540采用了对数据线X0~Xm逐条顺序地送入数据信号的点顺序驱动方式。再有,也可采用对全部数据线X0~Xm一并送入数据信号的线顺序驱动方式。将像素排列成矩阵状的像素区域520具有配置成栅格状的数据线X0~Xm和栅线Y0~Yn以及在这些线的每个交点部配置的像素选择用的MOSFET(绝缘栅型场效应晶体管)T(T00~Tnm)。各像素的晶体管T的源S与数据线X连接,栅G与栅线连接,漏D如下所述那样与像素电极514和保持电容C连接。将与对置基板的玻璃基板535之间充填的液晶537的液晶单元LC连接到该反射型液晶面板用基板531的像素电极514上。
再有,为了防止光也入射到位于密封区域527的内侧的外围电路(扫描线驱动电路522R、522L、预充电和测试电路523和图像信号取样电路524)上,设置了与最上层的像素电极514为同一层的遮光膜525(参照图19)。
图22是将反射型液晶面板用基板531的像素区域520的一部分放大后示出的平面图,图23是示出沿图22中的A-A’切断后的状态的切断图。在图23中,501是单晶硅的Pˉ型半导体衬底(也可以是Nˉˉ型半导体衬底),例如是20mm见方的大型尺寸。502是在半导体衬底501中的元件(MOSFET等)形成区域的表面(主面)一侧形成的P型阱区,503是用于半导体衬底501的元件非形成区域中的元件分离而形成的场氧化膜(所谓的LOCOS)。图23中示出的P型阱区502例如作为像素数为768×1024这样的多个像素被配置成矩阵状的像素区域520的共用阱区来形成,与以埋入方式制成构成像素区域520以外的外围电路(扫描线驱动电路522R、522L、预充电和测试电路523、图像信号取样电路524和信号线驱动电路521)的元件用区域的P型阱区分离开。
在场氧化膜503中,在每一像素的区分区域中形成了2个开口部。在一个开口部的内侧中央,由通过栅绝缘膜504b形成的多晶硅或金属硅化物等构成的栅电极504a、在该栅电极504a的两侧的P型阱区502的表面上形成的N+型源区505a、N+型漏区505b构成了像素选择用的N沟道型MOSFET(绝缘栅型场效应晶体管)T。在行方向上邻接的多个像素的各栅电极504a按原样在像素行方向上延伸,构成了栅线504(图20中图示的Y)。
此外,在另一个开口部的内侧的P型阱区502的表面上形成的行方向共用的P型电容电极区508、由在该P型电容电极区508上通过绝缘膜(介电膜)509b形成的多晶硅或金属硅化物等构成的电容电极509a构成了用于保持由像素选择用晶体管选择的信号的保持电容C。
在栅电极504a和电容电极509a上形成了第1层间绝缘膜506,在该绝缘膜506上形成了以铝为主体的第1金属层。
第1金属层中包含在列方向上延伸的数据线520(图20中图示的X)、从数据线507以锯齿状突出并通过接触孔506a与源区504b导电性地接触的源电极布线507a以及在通过接触孔506b与漏区505b导电性地接触的同时通过接触孔506c与电容电极509a导电性地接触的中继布线510。
在构成数据线07、源电极布线507a以及中继布线510的第1金属层上形成了第2层间绝缘膜511,在该第2层间绝缘膜511上形成了以铝为主体的第2金属层。在该第2金属层中包含覆盖像素区域520的一面的遮光膜512。再有,构成该遮光膜512的第2金属层在像素区域520的周围形成的外围电路(扫描线驱动电路522R、522L、预充电和测试电路523、图像信号取样电路524和信号线驱动电路521)中作为元件间的连接用布线被利用。
在与遮光膜512的中继布线510的正上方对应的位置上开出栓贯通用开口部512a。在遮光膜512上形成了第3层间绝缘膜513,在该第3层间绝缘膜513上形成了作为与大致1个像素部分对应的矩形的反射电极的像素电极514。设置了贯通第3、第2层间绝缘膜513、511的接触孔516,使其与遮光膜512的开口部512a相对应,位于其内侧。利用CVD法在该接触孔516内填埋了钨等高熔点金属后,利用CMP(化学机械研磨)法磨削在第3层间绝缘膜513上淀积的高熔点金属层和第3层间绝缘膜513的表面一侧,使其平坦化为镜面状。其次,例如利用低温溅射法对铝层进行成膜,利用构图形成一边约为15~20μm的矩形的像素电极(反射电极)514。用柱状的连接栓(层间导电部)515导电性地连接中继布线510与其上层的像素电极514。然后,在像素电极514的整个面上形成了钝化膜517。
再有,作为连接栓515的形成方法,也有在利用CMP法对第3层间绝缘膜513进行了平坦化后,开出接触孔、在其中填埋钨等高熔点金属的方法。
这样的反射型液晶面板用基板531的驱动方式中,首先,扫描线驱动电路522选择栅线Y0,在该选择期间(水平期间)内,从信号线驱动电路540对于数据线X0~Xm逐条顺序地在每个像素选择期间(列选择期间)内送入数据信号,在第1列上的像素中,对于与保持电容C和像素电极514连接的液晶单元LC,以点顺序方式进行数据信号的写入。
其次,扫描线驱动电路522在选择了栅线Y1的选择期间内,在第2行上的像素中,对于与保持电容C和像素电极514连接的液晶单元LC,以点顺序方式进行数据信号的写入。这样,如果最后进行对于第(n+1)行上的像素的数据信号的写入,则全像素的写入期间(在信号线驱动电路540一侧,图像信号的1帧传送)结束,在经过了其后的全像素显示期间后,开始下一帧的传送。
但是,如果开始下一帧的传送,则在选择了栅线Y0的选择期间内,虽然第1行第1列的像素上的数据信号被更新(改写),但在第1行上的其它像素及第2行以下的像素中照原样遗留了前一帧的信号。因此,由于在写入期间内,在像素中以点顺序的方式进行属于前一帧的图像与属于后一帧的图像的切换,实际上两者都呈现在显示画面上,故产生了显示画面的不均匀。
在像素数较少的显示画面的情况下,由于可缩短写入期间,故上述的显示画面的不均匀性还不怎么成为问题,但像素数越增加、全像素的写入时间越长,相反地全像素显示期间越短,显示画面的不均匀变得表面化,导致图像质量的下降。当然,信号线驱动电路540可不采用点顺序方式而是采用线顺序方式,但在这样的情况下,由于在全像素的写入时间内,在像素中以线顺序的方式进行属于前一帧的图像与属于后一帧的图像的切换,两者都呈现在显示画面上,故也产生了显示画面的不均匀。在增加像素数的情况下,由于显示画面的不均匀导致图像质量的下降。因此,在因高像素数产生的大画面化或高精细化方面存在极限。
因此,鉴于上述问题,本发明的第1课题在于提供这样一种电光装置用基板,其中,即使采用点顺序或线顺序的写入方式,该写入顺序在显示画面上也不表面化,可消除显示画面的不均匀,可得到高的图像质量。
此外,本发明的第2课题在于提供一种适合于以液晶(LC)为代表的、DMD、FED、PDP、EL、LED等的数字驱动的显示器的电光装置用基板。
〔发明的公开〕
本发明的电光装置用基板具备:信号电极;与该信号电极导电性地耦合的第1取样保持电路;与该信号电极导电性地耦合的第2取样保持电路;像素驱动电路;以及与该像素驱动电路导电性地耦合的像素电极,在对该信号电极施加属于第(N+1)个图像的信号时,该像素驱动电路根据被存储在该第1取样保持电路中的属于第N个图像的信号在第1预定期间内对该像素电极供给电压,在该第1预定期间内,该第2取样保持电路存储属于该第(N+1)个图像的信号,在对该信号电极施加属于第(N+2)个图像的信号时,该像素驱动电路根据被存储在该第2取样保持电路中的属于第(N+1)个图像的信号在第2预定期间内对该像素电极供给电压,在该第2预定期间内,该第1取样保持电路存储属于该第(N+2)个图像的信号,N是自然数,通过这些来达到上述目的。
较为理想的是,还具备:施加第1写入时序信号的第1扫描电极;以及施加第2写入时序信号的第2扫描电极,上述第1取样保持电路具有:第1信号保持电路;以及与该第1扫描电极导电性地耦合的第1信号写入电路,上述第2取样保持电路具有:第2信号保持电路;以及与该第2扫描电极导电性地耦合的第2信号写入电路。该第1信号写入电路根据该第1写入时序信号,导电性地连接上述信号电极与该第1信号保持电路,该第2信号写入电路根据该第2写入时序信号,导电性地连接该信号电极与该第2信号保持电路。
在某个实施形态中,上述第1信号写入电路是第1晶体管,上述第2信号写入电路是具有与该第1晶体管的导电型相同的导电型的第2晶体管。
在另一实施形态中,上述第1信号写入电路是第1晶体管,上述第2信号写入电路是具有与该第1晶体管的导电型相反的导电型的第2晶体管。
较为理想的是,还具备:输出扫描电极驱动波形的扫描电极驱动电路;以及接受该扫描电极驱动波形和在每个帧期间内切换电平的时序信号的写入时序电路,该写入时序电路根据该扫描电极驱动波形和该时序信号,在奇数帧期间中对上述第1扫描电极施加上述第1写入时序信号,在偶数帧期间中对上述第2扫描电极施加上述第2写入时序信号。
在某个实施形态中,还具备:在奇数帧期间中对上述第1扫描电极施加上述第1写入时序信号的奇数帧用扫描电极驱动电路;以及在偶数帧期间中对上述第2扫描电极施加上述第2写入时序信号的偶数帧用扫描电极驱动电路。
较为理想的是,上述像素驱动电路具有:第1信号读出电路;第2信号读出电路;以及共用像素驱动电路,该第1信号读出电路根据第1读出时序信号,导电性地连接上述第1取样保持电路与该共用像素驱动电路,该第2信号读出电路根据第2读出时序信号,导电性地连接上述第2信号保持电路与该共用像素驱动电路,该共用像素驱动电路根据来自该第1读出电路和第2读出电路中的任一方的信号来驱动像素。
在某个实施形态中,上述第1读出电路是第3晶体管,上述第1读出电路是具有与该第3晶体管的导电型相同的导电型的第4晶体管。
较为理想的是,上述第1读出电路是第3晶体管,上述第1读出电路是具有与该第3晶体管的导电型相反的导电型的第4晶体管,上述第1读出时序信号和上述第2读出时序信号是相同的信号。
在某个实施形态中,上述共用电极驱动电路是第5晶体管,该第5晶体管的一端与像素驱动电源导电性地连接,另一端与上述像素电极导电性地连接。
在另一实施形态中,上述共用电极驱动电路是第5晶体管,该第5晶体管的一端与像素驱动电源导电性地连接,另一端与上述像素电极导电性地连接。
在又一实施形态中,上述像素驱动电路具有:第1像素驱动电路;以及第2像素驱动电路,该第1像素驱动电路根据第1读出时序信号,导电性地连接上述第1取样保持电路与上述像素电极,该第2像素驱动电路根据第2读出时序信号,导电性地连接上述第2取样保持电路与上述像素电极。
在又一实施形态中,上述第1像素驱动电路是第3晶体管,上述第2像素驱动电路是具有与该第3晶体管的导电型相同的导电型的第4晶体管。
较为理想的是,还具备读出时序电路,该读出时序电路根据在每个帧期间内切换电平的时序信号,在奇数帧期间中输出上述第1读出时序信号,在偶数帧期间中输出上述第2读出时序信号。
在某个实施形态中,上述读出时序电路在上述第1读出时序信号与上述第2读出时序信号之间插入消隐期间。
在另一实施形态中,上述第1像素驱动电路是第3晶体管,上述第2像素驱动电路是具有与该第3晶体管的导电型相反的导电型的第4晶体管。
较为理想的是,在奇数帧中将在每个帧期间内切换电平的时序信号作为上述第1读出时序信号来利用,在偶数帧中将在每个帧期间内切换电平的时序信号作为上述第2读出时序信号来利用。
在某个实施形态中,施加到上述信号电极上的信号是模拟信号。
在另一实施形态中,施加到上述信号电极上的信号是脉冲宽度调制信号。
在又一实施形态中,是一种电光装置,具备:上述电光装置用基板;与该电光装置用基板对置的光透过性基板;以及位于该电光装置用基板与该光透过性基板之间的电光材料。
在又一实施形态中,在上述光透过性基板上设置了对置电极,对该对置电极施加在每帧期间内进行切换的共用电压。
在又一实施形态中,是一种电子装置,具备上述电光装置作为显示部。
在另一实施形态中,是一种投射型显示装置,具备上述电光装置作为光调制装置。
本发明的电光装置用基板具备:被设置成矩阵状的多个像素电极;以及多个存储电路,该存储电路的每一个与该多个像素电极的每一个导电性地耦合,该多个存储电路的每一个具有:第1锁存电路;以及第2锁存电路,该第1锁存电路与至少1条第1扫描信号线和信号电极导电性地耦合,该第2锁存电路与至少1条第2扫描信号线、该第1锁存电路和该像素电极导电性地耦合,在通过该至少1条第1扫描信号线对该第1锁存电路施加第1时序信号时,该第1锁存电路存储供给该信号电极的数据信号直到施加下一个第1时序信号为止,在通过该至少1条第2扫描信号线对该第2锁存电路施加第2时序信号时,该第2锁存电路接受被存储在该第1锁存电路中的该数据信号,将该数据信号供给该像素电极直到施加下一个第2时序信号为止,将该第1时序信号依次供给该矩阵中的第1锁存电路的每一行,每当对该行中的全部第1锁存电路供给该第1时序信号时,对全部该第2锁存电路同时供给该第2时序信号,通过这些来达到上述目的。
本发明的电光装置用基板在对应于扫描电极与信号电极的矩阵交点的像素中分别具备像素电极,在上述每个像素中分别设置了数字存储装置,该装置一边在级连的多个存储单元中依次对到达上述信号电极的数字数据进行移位,一边暂时地进行存储保持,根据最终级的上述存储单元的存储输出来驱动上述像素,通过这些来达到上述目的。
较为理想的是,上述第1锁存电路具有:取入上述数据信号的第1数据选择元件;以及存储通过该第1数据选择元件取入的该数据信号的第1触发器,上述第2锁存电路具有:取入该第1触发器中存储的该数据信号的第2数据选择元件;以及存储通过该第2数据选择元件取入的该数据信号的第2触发器,该第2触发器的输出端子与上述像素电极导电性地连接。
更为理想的是,上述第1数据选择元件是与上述第1时序信号同步地导电性地连接上述数据信号线与上述第1触发器的第1晶体管,该第1触发器是与该第1时序信号同步地进行存储工作的第1同步式触发器,上述第2数据选择元件是与上述第2时序信号同步地导电性地连接该第1触发器与上述第2触发器的第2晶体管,该第2触发器是与该第2时序信号同步地进行存储工作的第2同步式触发器。
在某个实施形态中,上述第1数据选择元件是与上述第1时序信号同步地进行逻辑工作的第1一端输入型门元件,上述第1触发器是与该第1时序信号同步地进行存储工作的第1同步式触发器,上述第2数据选择元件是与上述第2时序信号同步地进行逻辑工作的第2一端输入型门元件,上述第2触发器是与该第2时序信号同步地进行存储工作的第2同步式触发器。
在另一实施形态中,上述第1一端输入型门元件和第2一端输入型门元件的至少一个是计时倒相器。
在又一实施形态中,上述第1一端输入型门元件和第2一端输入型门元件的至少一个是3态缓冲器。
较为理想的是,上述第1同步式触发器具有:包含循环连接的偶数个倒相器的第1偶数倒相电路;以及与上述第1时序信号同步地断开该第1偶数倒相电路中的初级倒相器的输入与反馈倒相器的输出的导电性的连接的第1存储保持控制用晶体管,上述第2同步式触发器具有:包含循环连接的偶数个倒相器的第2偶数倒相电路;以及与上述第2时序信号同步地断开该第2偶数倒相电路中的初级倒相器的输入与反馈倒相器的输出的导电性的连接的第2存储保持控制用晶体管。
在某个实施形态中,上述第1同步式触发器具有包含循环连接的偶数个倒相器的第1偶数倒相电路,该第1偶数倒相电路中的反馈级倒相器是与上述第1时序信号同步地中断逻辑工作的第1计时倒相器,上述第2同步式触发器具有包含循环连接的偶数个倒相器的第2偶数倒相电路,该第2偶数倒相电路中的反馈级倒相器是与上述第1时序信号同步地中断逻辑工作的第1计时倒相器。
较为理想的是,上述第1偶数倒相电路和第2偶数倒相电路的至少一个是包含2个倒相器的双重倒相电路。
较为理想的是,还具备:对上述信号电极供给上述数字数据的串并变换用移位寄存器;依次选择上述扫描电极的扫描电极选择用移位寄存器;以及根据来自上述扫描电极选择用移位寄存器的扫描电极驱动波形生成上述第1时序信号的锁存时序电路。
在某个实施形态中,是一种电光装置,具备:上述电光装置用基板;与该电光装置用基板对置的光透过性基板;以及位于该电光装置用基板与该光透过性基板之间的电光材料。
在另一实施形态中,在上述光透过性基板上设置了对置电极,对该对置电极施加在每帧期间内进行切换的共用电压。
在又一实施形态中,是一种电子装置,具备上述电光装置作为显示部。
在又一实施形态中,是一种投射型显示装置,具备上述电光装置作为光调制装置。
本发明的电光装置用基板具备:被配置成矩阵状的多个像素电极;以及分别与该多个像素电极的每一个导电性地耦合的多个有源元件电路,该多个有源元件电路的每一个同时并行地进行读出暂时存储的先行信号以进行像素驱动的像素驱动工作和对于从上述先行信号算起一定期间后在信号电极上产生的同一像素的后续信号的暂时存储工作,通过这些来达到上述目的。
再者,为了解决上述课题,本发明所述的方法是在与扫描电极与信号电极的矩阵交点对应的像素中分别具备像素电极的电光装置用基板中,分别与每个像素对应地以埋入方式制成有源元件电路,该多个有源元件电路同时并行地进行读出暂时存储的先行信号(例如前一帧的信号)以驱动像素的像素驱动工作和对于从该先行信号算起一定期间后在信号电极上产生的同一像素的后续信号(例如后一帧的信号)的暂时存储工作。
在现有的有源元件电路中,虽然在保持电容中暂时存储同一像素的信号的时序与对电光材料进行像素驱动的时序一致,但按照本发明的电光装置用基板,由于可在一定期间(例如一帧期间)内使暂时存储来自信号电极的信号的时序与读出该暂时存储信号以驱动像素的时序以积极地方式错开,故可在整个下一个期间内实现全像素的同时驱动(同时静止显示)。在此,所谓一定期间,不限于全帧期间,在彩色顺序显示方式(场色顺序方式)中,在1个全帧期间内依次包含R、G、B的子帧期间的情况下,该子帧期间也相当于一定期间。
在本发明中,由于不限于点顺序方式或线顺序方式,写入顺序不过是停留于暂时存储顺序,故写入顺序作为像素驱动顺序并不表面化,可进行全像素同时的帧切换显示。由此,可消除显示画面的不均匀,可提供高图像质量的电光装置用基板。因此,与像素数的多少无关,可实现高图像质量的大画面化或高精细化。此外,由于也可在整个一定期间(例如一帧的期间)内实现全像素的同时驱动(同时静止显示),显示时间与写入时间并不互斥,与以往相比,显示时间可延长,故可实现进一步的高图像质量。此外,也可在整个一定期间(例如一帧期间)内实现全像素的暂时存储工作,可延长写入期间。可实现因信号传送速度的降低引起的外围电路结构的简化或像素数的增加。可不需要对电光装置用基板外附显示数据用的帧存储器。
作为这样的像素驱动延迟型有源元件电路,具有:以时间分割的方式排他地或顺序地执行取入来自信号电极的信号的暂时存储工作的多个取样保持装置;以及读出来自各取样保持装置的暂时保持信号、以时间分割的方式排他地或顺序地执行像素驱动工作的像素驱动装置。一般来说,作为取样保持装置,如果只由第1和第2取样保持装置构成就足够了。在这样的情况下,后续信号的写入期间与先行信号的像素驱动期间相同。但是,也可设置第3以上的取样保持装置。在具有N个取样保持装置的情况下,由于例如可使后续信号的写入期间为先行信号的像素驱动期间的(N-1)倍,故因信号传送速度的降低引起的外围电路结构的简化或像素数的增加变得显著。在彩色顺序显示方式的情况下,例如在设置了3个取样保持装置的情况下,可在整个R子帧的像素驱动期间和G子帧的像素驱动期间内写入B子帧信号。
在该取样保持装置中,如果注意信号侧,则在对各像素分配1条信号电极的情况下,在多个取样保持装置中将1条信号电极上的串行信号分成先行信号和后续信号并进行了串联并联变换后,分别被暂时存储。在这样的情况下,控制多个取样保持装置的选择时序用的扫描电极的条数必须是取样保持装置的数目。例如,在具备第1和第2取样保持装置的情况下,需要1条信号电极和2条扫描电极。相反,例如在设置了奇数帧专用的信号电极和偶数帧专用的信号电极的情况下,可共用1条扫描电极,第1和第2取样保持装置不起到作为串并变换装置的功能,只完成暂时存储功能。
上述第1取样保持装置具有:第1信号保持装置;以及第1信号写入装置,该装置利用第1选择时序信号进行开闭,将信号电极上的信号取样到第1信号保持装置中。此外,第2取样保持装置具有:第2信号保持装置;以及第2信号写入装置,该装置利用第2选择时序信号进行开闭,将信号电极上的信号取样到第2信号保持装置中。例如利用第1信号写入装置在第1信号保持装置中暂时保持先行信号(例如前一(奇数)帧的信号),同时例如利用第2信号写入装置在第2信号保持装置中暂时保持后续信号(例如后一(偶数)帧的信号)。
具体地说,第1信号写入装置可以是第1晶体管,其一端与信号电极导电性地连接,同时其另一端与第1信号保持装置导电性地连接,第2信号写入装置可以是与第1晶体管的导电型相同的导电型的第2晶体管,其一端与信号电极导电性地连接,同时其另一端与第2信号保持装置导电性地连接。在此,晶体管不限于单极型的,可使用双极型晶体管。由于第1和第2晶体管的导电型相同,故可抑制元件的特性差,在模拟驱动的情况下具有优点。
与此不同,第1信号写入装置可以是第1晶体管,其一端与信号电极导电性地连接,同时其另一端与第1信号保持装置导电性地连接,第2信号写入装置可以是与第1晶体管的导电型相反的导电型的第2晶体管,其一端与信号电极导电性地连接,同时其另一端与第2信号保持装置导电性地连接。是极性相反的互补型结构。
如果在有源元件电路内设置这样的第1和第2取样装置,则在外围电路中需要有对有源元件电路供给第1写入时序信号和第2写入时序信号用的写入时序装置。作为该写入时序装置,可利用交流化那样的在每帧期间内进行切换的时序信号。即,该写入时序装置利用来自扫描电极驱动装置的扫描电极驱动波形,根据其时序信号,在奇数帧期间中生成第1写入时序信号,在偶数帧期间中生成第2写入时序信号。例如可用简单的逻辑电路来构成。
此外,可改进现有的扫描电极驱动装置(Y移位寄存器)作为本发明的写入时序装置来使用。即,可采用在奇数帧期间中在像素行中顺序地分别通过第1扫描电极生成第1写入时序信号的奇数帧用扫描电极驱动装置和在偶数帧期间中在像素行中顺序地分别通过第2扫描电极生成第2写入时序信号的偶数帧用扫描电极驱动装置。
作为上述的像素驱动装置,可采用具有下述装置的结构:第1信号读出装置,利用第1读出时序信号进行开闭,以读出第1暂时保持信号;第2信号读出装置,利用第2读出时序信号进行开闭,以读出第2暂时保持信号;以及共用像素驱动装置,根据用第1信号读出装置和第2信号读出装置顺序地读出的信号对于像素电极进行像素驱动。在这样的像素驱动装置中,可分别起到读出专用功能和像素驱动专用功能。可用于数字驱动和模拟驱动。
如果利用第1信号读出装置从第1信号保持装置读出先行信号,则共用像素驱动装置根据该先行信号例如在整个一帧期间内驱动像素电极,如果在下一帧期间内利用第2信号读出装置从第2信号保持装置读出后续信号,则共用像素驱动装置根据该后续信号来驱动像素电极。
此外,第1信号读出装置可以是第3晶体管,其一端与第1取样保持装置导电性地连接,同时其另一端与共用像素驱动装置的控制输入端导电性地连接,第2信号读出装置可以是与第3晶体管的导电型相同的导电型的第4晶体管,其一端与第2取样保持装置导电性地连接,同时其另一端与共用像素驱动装置的控制输入端导电性地连接。由于第3和第4晶体管的导电型相同,故可抑制元件的特性差,在模拟驱动的情况下具有优点。但是,因为两晶体管用相同逻辑的开闭控制信号进行开闭工作,故为了对这两者排他地进行开闭控制,分别需要专用的扫描电极。
与此不同,第1信号读出装置可以是第3晶体管,其一端与第1取样保持装置导电性地连接,同时其另一端与共用像素驱动装置的控制输入端导电性地连接,第2信号读出装置可以是与第3晶体管的导电型相反的导电型的第4晶体管,其一端与第2取样保持装置导电性地连接,同时其另一端与共用像素驱动装置的控制输入端导电性地连接。是极性相反的互补型结构。在这样的情况下,因为第3晶体管和第4晶体管互相用相反逻辑的开闭控制信号进行开闭工作,故写入时序信号用的扫描电极用共用的1条即可。
而且,作为共用像素驱动装置,可以是第5晶体管,其一端与像素驱动电源导电性地连接,同时其另一端与像素电极导电性地连接。
作为另一种像素驱动装置,可采用具有下述装置的结构:第1像素驱动装置,利用第1读出时序信号进行开闭,读出第1暂时保持信号,根据该读出信号对像素电极进行像素驱动;以及第2像素驱动装置,利用第2读出时序信号进行开闭,读出第2暂时保持信号,根据该读出信号对像素电极进行像素驱动。这样的像素驱动装置分别具有先行信号专用的读出驱动功能和后续信号专用的读出驱动功能。特别是可在模拟驱动的情况下使用。
如果利用第1像素驱动装置从第1信号保持装置读出先行信号,则按原样根据该先行信号在1帧期间内驱动像素电极,如果在下1帧期间内利用第2像素驱动装置从第2信号保持装置读出后续信号,则按原样根据该后续信号,在1帧期间内驱动像素电极。因为不包含共用像素驱动装置,故可削减有源元件电路内的有源元件数及像素驱动电源布线。
在这样的像素驱动装置的情况下,也与上述的最初的像素激励装置同样,第1像素驱动装置可以是第3晶体管,其一端与第1取样保持装置导电性地连接,同时其另一端与像素电极导电性地连接,第2像素驱动装置可以是与第3晶体管的导电型相同的导电型的第4晶体管,其一端与第2取样保持装置导电性地连接,同时其另一端与像素电极导电性地连接。可抑制元件的特性差,在模拟驱动的情况下具有优点。
但是,如果在有源元件电路内设置这样的像素驱动装置,则在外围电路中必须有形成第1读出时序信号和第2读出时序信号用的读出时序装置。该读出时序装置利用在每帧期间内进行切换的时序信号,根据该信号,可在奇数帧中生成第1读出时序信号,同时在偶数帧中生成第2读出时序信号。
但是,在每帧期间内以排他方式交替地发生第1读出时序信号和第2读出时序信号的情况下,在帧切换时刻,第1信号读出装置(第1像素驱动装置)和第2信号读出装置(第2像素驱动装置)的一方或双方变得导通,存在保持信号混在一起的担心。因此,作为读出时序装置,最好作成在第1读出时序信号与第2读出时序信号之间插入消隐期间的间隔读出时序装置。该间隔读出时序装置例如可由使用了交流化信号和消隐期间设定用时钟的简单的逻辑电路来构成。特别是,在采用彩色顺序方式的情况下,由于防止色调光源切换时的加色混合,故可实现高图像质量的彩色显示。
此外,第1像素驱动装置可以是第3晶体管,其一端与第1取样保持装置导电性地连接,同时其另一端与像素电极导电性地连接,第2像素驱动装置可以是与第3晶体管的导电型相反的导电型的第4晶体管,其一端与第2取样保持装置导电性地连接,同时其另一端与像素电极导电性地连接。在这样的情况下,由于第1读出时序信号与第2读出时序信号的逻辑相反,故即使在每帧期间内以排他方式交替地发生第1读出时序信号和第2读出时序信号,与相同导电型的晶体管的情况相比,也可减少在进行帧切换时刻的同时导通的危险性。因而,在奇数帧中可将每帧期间进行切换的时序信号作为第1读出时序信号来利用,在偶数帧中可将该时序信号作为第2读出时序信号来利用,有利于外围电路结构的简化。当然,在这样的情况下,如果设置消隐期间,则可排除在彩色顺序方式中的色调光源切换时的加色混合,故可实现高图像质量的彩色显示。
本发明的电光装置用基板不限于在单晶半导体基板中制成上述的有源元件电路的基板,也可以是利用薄膜技术在玻璃基板或石英基板等的绝缘性透明基板中形成了TFT等的基板。与以往的有源元件电路相比,虽然元件数较多,但即使作为透射型电光装置用基板也能充分地利用。
此外,在信号线上的信号是模拟信号的情况下,可实现像素的模拟驱动,在信号线上的信号是脉冲宽度调制方式的情况下,当然可实现像素的数字驱动。
通过使用上述的电光装置用基板和与其对置的透明基板,在该间隙中夹住电光材料,可组装电光装置。作为电光材料,不限于液晶,可使用EL(场致发光)材料或DMD(数字微镜器件)材料等的电压驱动型元件的新电光材料。
在此,在电光装置中通过电光装置用基板对透明基板的对置电极施加在每帧期间内进行切换的共用电压或直接对透明基板的对置电极施加在每帧期间内进行切换的共用电压的情况下,即使在像素电极的交流驱动是困难的情况下,也能对电光材料进行交流驱动。例如在电光材料是液晶等情况下,可防止液晶恶化。此外,由于对像素电极施加的信号的动态范围可相对地小,故可将有源元件电路的有源元件等作为低耐压元件来形成,可利用元件的微细化来缩小占有面积,可利用开口率的增大来实现高密度的高精细显示装置。
如果在各种电子装置的显示部中使用这样的电光装置,则可得到高图像质量的显示。例如,适合于作为投射型显示装置的光阀。
为了解决上述课题,本发明所述的第1装置的特征在于:在与扫描电极与信号电极的矩阵交点对应的像素中分别具备像素电极的电光装置(例如,LC、DMD、FED、PDP、EL、LED等的数字驱动型显示器件)用基板中,分别与每个像素对应地设置数字存储装置而构成,该数字存储装置同时并行地进行基于暂时存储保持的先行数字数据(例如前一帧的数据)的像素驱动工作和对于从该先行数字数据算起一定期间后到达信号电极的同一像素的后续数字数据(例如后一帧的数据)的暂时存储工作。
在现有的有源元件电路中,虽然在保持电容中暂时存储数据的时序与利用该数据对电光材料进行像素驱动的时序一致,但按照本发明的电光装置用基板,由于可使暂时存储来自信号电极的数据的时序与读出该暂时存储数据以驱动像素的时序在积累全像素数据之前以积极的方式进行相移,故可在前一帧期间内写入全像素的数据并进行积累之后在下一帧期间内实现全像素的同时显示(静止显示)。在此,所谓一定期间,不限于全帧期间,在彩色顺序显示方式(场色顺序方式)中,在1个全帧期间内依次包含R、G、B的子帧期间的情况下,该子帧期间也相当于一定期间。
在本发明中,由于不限于点顺序方式或线顺序方式等的写入顺序,写入顺序停留于暂时存储顺序,故写入顺序作为像素驱动顺序并不表面化,可实现全像素同时的帧切换显示和全像素的显示同时性。由此,可消除显示画面的不均匀,可提供高图像质量的电光装置用基板。因此,与像素数的多少无关,可实现高图像质量的大画面化或高精细化。此外,由于显示时间与写入时间的长短在1帧期间内并一互斥,与以往相比对于全部像素而言可延长显示时间,故可实现进一步的高图像质量。此外,也可在一定期间(例如一帧的期间)内实现全像素的写入工作,可延长写入期间。可实现因信号传送速度的降低引起的外围电路结构的简化或像素数的增加。而且,不需要对电光装置用基板外附显示数据用的帧存储器。
在信号电极上的信号是脉冲宽度调制方式的情况下,当然可实现像素的数字驱动,但在本发明中,因为像素驱动方式不是动态驱动,而是基于暂时存储数据的静态驱动,故可进行没有像素驱动信号的衰减的、完全的数字驱动。
在上述第1装置中,例如在具有对于信号电极交替地或排他地工作的并联连接的多个存储单元的情况下,在帧切换时,必须切换各存储单元,不能始终利用同一存储单元对像素电极进行静态驱动。
因此,本发明所述的第2装置的特征在于:在与扫描电极与信号电极的矩阵交点对应的像素中分别具备像素电极的电光装置用基板中,分别与每个像素对应地设置数字存储装置而构成,该数字存储装置一边在级联连接的多个存储单元中依次对到达信号电极的数字数据进行移位,一边暂时地进行存储保持,根据最终级的存储单元的存储输出来进行像素驱动。
按照这样的数字存储装置,由于总是最终级的存储单元承担对像素电极进行静态驱动的存储单元,故可进行完全的数字驱动。一般来说,如果存储单元由2级构成就足够了,但也可设置3级以上的存储单元。在存储单元是2级以上的情况下,是设置了具有一定期间以上的相移量的延迟装置的结构,可以说相当于移位寄存器或抽头(tap)数为1以上的FIR滤波器。
在存储单元是2级的情况下,上述数字存储装置可由下述部分构成:第1锁存装置,取入到达信号电极的数字数据并进行暂时存储;以及第2锁存装置,在第1锁存装置的数据取入工作前读入与第1锁存装置中的数字数据相比在一定时间前被存储的先行数字数据并进行暂时存储,同时根据该存储输出进行像素驱动。在此,第2锁存装置的特征在于进行静态驱动,第1锁存装置的特征在于起到数据延迟装置的功能。
而且,第1锁存装置具有取入数字数据的第1数据选择装置以及暂时存储利用第1数据选择装置取入的数据的第1触发器,第2锁存装置具有取入第1触发器的输出数据的第2数据选择装置以及暂时存储利用第2数据选择装置取入的数据、将该存储输出导电性地连接到像素电极上而构成的第2触发器。第1触发器起到数据延迟装置的功能,第2触发器起到像素电极的静态驱动装置的功能。
数据选择装置可作成各种结构。例如,第1数据选择装置可以是与第1时序脉冲同步地导通的第1数据传送用晶体管,第1触发器可以是与第1时序脉冲同步地进行存储工作的第1同步式触发器,第2数据选择装置可以是与在第1时序脉冲之前产生的第2时序脉冲同步地导通的第2数据传送用MOSFET,第2触发器可定为与第2时序脉冲同步地进行存储工作的第2同步式触发器。数据选择装置可用1个晶体管来构成,在元件数的削减方面是有效的。
此外,第1数据选择装置可以是与第1时序脉冲同步地进行逻辑工作的第1一端输入型门元件,第1触发器可以是与第1时序脉冲同步地进行存储工作的第1同步式触发器,第2数据选择装置可以是与上述第2时序脉冲同步地进行逻辑工作的第2一端输入型门元件,第2触发器可以是与上述第2时序脉冲同步地进行存储工作的第2同步式触发器。作为数据选择装置,如果使用一端输入型门元件,则需要2个以上的晶体管,但在功耗的降低、波形整形和能量放大方面是有效的,起到写入驱动装置的功能,有利于可靠地进行存储工作。作为该一端输入型门元件,例如可以是计时倒相器,也可以是3态缓冲器。
触发器也可作成各种结构。例如,第1同步式触发器具有:循环连接了偶数个倒相器的第1偶数倒相电路;以及与第1时序脉冲同步地暂时断开其初级倒相器的输入与反馈级倒相器的输出的导电性的连接的第1存储保持控制用晶体管,第2同步式触发器具有:循环连接了偶数个倒相器的第2偶数倒相电路;以及与第2时序脉冲同步地暂时断开其初级倒相器的输入与反馈级倒相器的输出的导电性的连接的第2存储保持控制用晶体管。
在从数据选择装置设置与偶数倒相电路中存储保持的逻辑值不同的逻辑值时,如果将反馈级倒相器的输出连接到偶数倒相电路的输入上,则所设置的逻辑值与保持的逻辑值互相干扰,变成不稳定的状态。因此,在设置时用存储保持控制用晶体管暂时中断存储保持,可优先地设置来自数据选择装置的数据。由于在该数据设置后存储保持控制用晶体管变成导通,故可完成数据的存储保持。
此外,第1同步式触发器是循环连接了偶数个倒相器的第1偶数倒相电路,可将该反馈级倒相器作成与第1时序脉冲同步地中断逻辑工作的计时倒相器,第2同步式触发器是循环连接了偶数个倒相器的第2偶数倒相电路,可将该反馈级倒相器作成与第2时序脉冲同步地中断逻辑工作的计时倒相器。在这样的情况下,在设置时用计时倒相器暂时中断存储保持,也可优先地设置来自数据选择装置的数据。
再有,作为偶数倒相电路,级数越多缓冲作用越强,但通常用由2个倒相器构成的双重倒相电路即可。可谋求削减元件数。
而且,在本发明的电光装置用基板中,作为外围驱动电路,具有:对信号电极送入数字数据的串并变换用移位寄存器;依次选择扫描电极的扫描电极选择用移位寄存器;以及根据来自扫描电极选择用移位寄存器的扫描电极驱动波形来生成上述第1时序脉冲的锁存时序装置。可利用高密度集成来谋求低成本。
本发明的电光装置用基板不限于在单晶半导体基板中以埋入方式制成上述的数字存储装置的基板,也可以是利用薄膜技术在玻璃基板或石英基板等的绝缘性透明基板中形成了TFT等的基板。与以往的有源元件电路相比,虽然元件数多一些,但在投射型显示装置等中开口率不怎么成为问题,利用元件占有空间的微细化技术,即使作为透射型电光装置用基板,也可充分地加以利用。
通过使用电光装置用基板和与其对置的透明基板,在该间隙中夹住电光材料,可组装电光装置。作为电光材料,不限于液晶,可使用EL(场致发光)材料或DMD(数字微镜器件)材料等的电压驱动型元件的新电光材料。
在此,在电光装置中通过电光装置用基板对透明基板的对置电极施加在每个给定期间(例如一帧期间)内进行切换的共用电压或直接对透明基板的对置电极施加在每个给定期间(例如一帧期间)内进行切换的共用电压的情况下,即使在像素电极的交流驱动是困难的情况下,也能对电光材料进行交流驱动。例如在电光材料是液晶等情况下,可防止液晶恶化。此外,由于对像素电极施加的信号的逻辑幅度可相对地小,故可将数字存储装置的有源元件等作为低耐压元件来形成,可利用元件的微细化来实现占有面积的缩小,可利用开口率的增大来实现高密度的高精细显示装置。
如果在各种电子装置的显示部中使用这样的电光装置,则可得到高图像质量的显示。例如,适合于作为投射型显示装置的光阀。
〔附图的简单说明〕
图1是示出在与本发明的实施形态1有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。
图2(A)是示出实施形态1中的有源元件电路的电路图,图2(B)是说明该有源元件电路的工作用的时序图。
图3是说明实施形态1的有源矩阵液晶显示元件驱动电路的工作用的时序图。
图4是示出在与本发明的实施形态2有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。
图5是示出在与本发明的实施形态3有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。
图6是说明实施形态3中的时序电路的工作的时序图。
图7是示出在与本发明的实施形态4有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。
图8(A)是示出实施形态4中的有源元件电路的电路图,图8(B)是说明该有源元件电路的工作用的时序图。
图9是示出在与本发明的实施形态5有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。
图10是示出在与本发明的实施形态6有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。
图11(A)是示出实施形态6中的有源元件电路的电路图,图11(B)是说明该有源元件电路的工作用的时序图。
图12是示出在与本发明的实施形态7有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。
图13是示出在与本发明的实施形态8有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。
图14是示出在本发明的第9实施形态中的反射型液晶面板用的基板中设置的矩阵液晶显示元件驱动电路的电路图。
图15(A)是示出在图14中示出的矩阵液晶显示元件驱动电路的每个像素中设置的数字存储电路的电路图,图15(B)是说明在图15(A)中示出的数字存储电路的工作用的时序图。
图16是说明在图14中示出的矩阵液晶显示元件驱动电路的整体的工作的时序图。
图17是示出在本发明的第10实施形态中的数字存储电路的电路图。
图18是作为将反射型液晶面板作为光阀使用的投射型显示装置的一例示出视频投影仪的概略结构图。
图19是示出反射型液晶面板的剖面图。
图20是示出在反射型液晶面板中使用的现有的反射型液晶面板用基板的有源矩阵液晶显示元件驱动电路的电路图。
图21是示出图20的反射型液晶面板用基板的平面图。
图22是示出图21的反射型液晶面板用基板的像素区域的部分平面图。
图23是示出沿图22中的A-A’线切断了的状态的切断图。
〔用于实施发明的最佳形态〕
以下,一边参照附图中示出的本发明的实施形态,一边更详细地进行说明。
在以下的记载中,所谓奇数帧信号V(O),是属于与第奇数帧对应的图像的图像信号。同样,所谓偶数帧信号V(E),是属于与第偶数帧对应的图像的图像信号。再者,奇数帧信号V(O)和偶数帧信号V(E)适当地与「属于第N个图像的信号」和「属于第N+1个图像的信号」相对应。在此,N是自然数。
「第N个图像」和「第N+1个图像」不仅是与奇数帧对应的图像与偶数帧对应的图像,也可以是与1帧中的多个子帧的每一个对应的图像。
〔第1实施形态〕
图1是示出在与本发明的实施形态1有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。图2(A)是示出该有源元件电路的电路图,图2(B)是说明该有源元件电路的工作用的时序图。图3是说明有源矩阵液晶显示元件驱动电路的工作用的时序图。
本例的反射型液晶面板用基板中,在大型的单晶半导体基板(例如,20mm见方)的主面内以埋入方式制成有源元件或电容元件,在其上交替地层叠层间绝缘膜和导电层而进行成膜,在平面上占有主体面积的像素区域中具有排列成矩阵状的多个矩形的像素电极(反射电极)14。
在图1中示出的有源矩阵液晶显示元件驱动电路50具有:在半导体基板的像素区域的正下方以埋入方式制成的有源矩阵电路51;信号线驱动电路(X驱动器)52,用来将利用串行传送进来的显示数据信号(Data)送入到信号电极(X)X1~Xm上,该信号电极的每一条连接到有源矩阵电路51的像素列上;以及扫描线驱动电路(Y驱动器)53,用来将选择时序信号送入到每个像素行的4条扫描电极Y1(Y11~Yn1)、Y2(Y12~Yn2)、Y3(Y13~Yn3)、Y4(Y14~Yn4)上,用来选择有源矩阵电路51的像素行。信号线驱动电路52和扫描线驱动电路53构成了对于有源矩阵电路51的外围电路。
信号线驱动电路52与现有的结构同样,由下述部分构成:像素信号取样电路52a,具有用于将串行信号的显示数据信号(Data)在每个像素选择期间内依次分配给信号电极X1~Xm的n个并联连接的开关元件(MOSFET);以及信号线移位寄存器(X移位寄存器)52b,根据移位时钟CLX和锁存脉冲DX依次对各开关元件生成开关驱动时序脉冲φH1~φHm。扫描线驱动电路53与现有的结构同样,由下述部分构成:扫描线移位寄存器(Y移位寄存器)53a,根据移位时钟CLY和扫描开始脉冲(帧开始脉冲)DY依次对像素行生成行驱动时序脉冲φV1~φVn;以及选择时序电路53b,根据行驱动时序脉冲φV1~φVn和液晶交流化信号(在每帧中进行切换的信号)FR生成用于选择每个像素行的4条扫描电极Y1、Y2、Y3、Y4的某一条的选择时序脉冲Φ1~Φ4
有源矩阵电路51在列方向上延伸的信号电极X和在行方向上延伸的扫描电极Y的矩阵交点部的每一个中以埋入方式制成了图2(A)中示出的有源元件电路55。该有源元件电路55由下述部分构成:取样保持电路56,交替地对送入到信号电极X上的像素信号V的奇数帧信号V(O)和偶数帧信号V(E)进行取样;以及像素驱动电路57,每当帧切换时从取样保持电路56交替地读出奇数帧信号V(O)和偶数帧信号V(E),以电压驱动对像素电极14进行像素驱动。
取样保持电路56由第1取样保持电路56a和第2取样保持电路56b构成,第1取样保持电路56a由下述部分构成:N型的第1MOSFET(绝缘栅场效应晶体管)T1,具有与信号电极X导电性地连接的源S和与第1扫描电极Y1导电性地连接的栅G;以及第1保持电容C1,与其漏D导电性地连接。此外,第2取样保持电路56b也具有同样的结构,由下述部分构成:N型的第2MOSFET(T2),具有与信号电极X导电性地连接的源S和与第2扫描电极Y2导电性地连接的栅G;以及第2保持电容C2,与其漏D导电性地连接。
本例的像素驱动电路57由下述部分构成:N型的第3MOSFET(T3),具有与第1保持电容C1导电性地连接的源S和与第3扫描电极Y3导电性地连接的栅G;N型的第4MOSFET(T4),具有与第2保持电容C2导电性地连接的源S和与第4扫描电极Y4导电性地连接的栅G;以及N型的第5MOSFET(T5),具有与第3MOSFET(T3)和第4MOSFET(T4)的漏D导电性地连接的栅G、与像素驱动电源Vdd导电性地连接的漏D和与信号电极14导电性地连接的源S。第3MOSFET(T3)和第4MOSFET(T4)构成了每当帧切换时交替地从第1保持电容C1读出奇数帧信号V(O)和从第2保持电容C2读出偶数帧信号V(E)的信号读出装置,第5MOSFET(T5)构成了根据已读出的奇数帧信号V(O)和偶数帧信号V(E)对像素电极14施加像素驱动电压Vdd的共用像素驱动装置。再有,本例的有源矩阵液晶显示元件驱动电路50可适用于模拟驱动和数字驱动。
选择时序电路53b的结构在下面叙述,由选择时序电路53b生成图2(B)中所示的选择时序脉冲Φ1~Φ4。如果在奇数帧期间1F内在第1扫描电极Y1上生成第1写入时序脉冲Φ1,则第1取样保持电路56a的第1MOSFET(T1)导通,对信号电极X上的奇数帧信号V(O)进行取样,将该信号V(O)写入到第1保持电容C1中。如果在其后的偶数帧期间2F内在第2扫描电极Y2上生成第2写入时序脉冲Φ2,则第2取样保持电路56b的第2MOSFET(T2)导通,对信号电极X上的偶数帧信号V(E)进行取样,将该信号V(E)写入到第2保持电容C2中。在奇数帧期间1F内以点顺序方式将奇数帧信号V(O)写入到全部的像素的有源元件电路55的第1保持电容C1中,在偶数帧期间2F内以点顺序方式将偶数帧信号V(E)写入到全部的像素的有源元件电路55的第2保持电容C2中。这样,由于与每帧期间的交替写入工作同时并行地在整个奇数帧期间1F内在第4扫描电极Y4上持续发生第2写入时序脉冲Φ4,利用第4MOSFET(T4)的导通读出在第2保持电容C2中暂时保持的偶数帧信号V(E),故第5MOSFET(T5)以与该偶数帧信号V(E)对应的导通电阻而导通,驱动与像素电极14导电性地连接的液晶单元LC。此外,由于在整个偶数帧期间2F内在第3扫描电极Y3上持续发生第1写入时序脉冲Φ3,利用第3MOSFET(T3)的导通读出在第1保持电容C1中暂时保持的奇数帧信号V(O),故第5MOSFET(T5)以与该奇数帧信号V(O)对应的导通电阻而导通,驱动与像素电极14导电性地连接的液晶单元LC。
本例的写入方式是点顺序方式,但该写入顺序不过是停留在取样保持电路56中,作为像素驱动顺序来说并不表面化。因此,可实现全像素的同时的帧切换显示,可消除显示画面的不均匀。与像素数的多少无关,可实现高图像质量的大画面化或高精细化。由于可在后一帧的取样保持工作之间内实现前一帧的全像素的同时静止显示,故显示时间与写入时间并不互斥,与以往相比,显示时间可变长,故可实现进一步的高图像质量。此外,由于也可延长写入期间,故也可降低显示数据信号(Data)的信号传送速度,可实现外围电路结构的简化。可不需要外附的显示数据用的帧存储器。也可增加像素数目。
生成图2(B)中示出的选择时序脉冲Φ1~Φ4用的选择时序电路53b如图1中所示,由下述部分构成:在每帧中使液晶交流化信号FR倒相的倒相器INV;与(AND)门A1,在各像素行中,将来自Y移位寄存器53a的行驱动时序脉冲φVV1~φVn)定为一个输入,将液晶交流化信号FR定为另一个输入;以及与(AND)门A2,将来自Y移位寄存器53a的行驱动时序脉冲φVV1~φVn)定为一个输入,将倒相器输出( FR)定为另一个输入。将与门A1的输出供给第1扫描电极Y1,将与门A2的输出供给第2扫描电极Y2,将倒相器输出( FR)供给第3扫描电极Y3,将交流化信号FR供给第4扫描电极Y4。2个与门A1、A2相当于在每帧期间内交替地从第1扫描电极Y1和第2扫描电极Y2中选择一个的扫描电极选择电路。
如图3中所示,在奇数帧期间1F内,如果液晶交流化信号FR上升,则生成第2读出时序脉冲Φ4,各有源元件电路55的第4MOSFET(T4)导通,同时第1读出时序脉冲Φ3消失,第3MOSFET(T3)关断。在该奇数帧期间1F内从Y移位寄存器53a依次生成行驱动时序脉冲φV1~φVn。在该奇数帧期间1F内,利用在像素第1行中发生的行驱动时序脉冲φV1和液晶交流化信号FR的高电平,像素第1行的与门A1导通,生成第1写入时序脉冲Φ1,第1MOSFET(T1)导通。同样,每当在每个水平期间内依次生成行驱动时序脉冲φV2~φVn时,在该像素行中生成第1写入时序脉冲Φ1,第1MOSFET(T1)导通。
在此,例如在像素第2行的第1写入时序脉冲Φ1生成的水平期间内,由于X移位寄存器52b与移位时钟CLX同步地依次发生开关驱动时序脉冲φH1~φHm,故取样电路52a对串行信号的显示数据信号(Data)进行串并变换,将像素信号V1~Vm分配给每个像素列的信号电极X1~Xm上。如果发生开关驱动时序脉冲φH1,则将信号电极X1上的像素信号V1通过像素第2行的第1列的有源元件电路55的第1MOSFET(T1)写入到该第1保持电容C1中。其次,如果发生开关驱动时序脉冲φH2,则将信号电极X2上的像素信号V2通过像素第2行的第2列的有源元件电路55的第1MOSFET(T1)写入到该第1保持电容C1中。最后,如果发生开关驱动时序脉冲φHm,则将信号电极Xm上的像素信号Vm通过像素第2行的第m列的有源元件电路55的第1MOSFET(T1)写入到该第1保持电容C1中。
这样,如果以点顺序方式对全部有源元件电路55的第1保持电容C1写入奇数帧的像素信号V(O),则在下一个偶数帧期间2F内,液晶交流化信号FR下降,生成第1读出时序脉冲Φ3,各有源元件电路55的第3MOSFET(T3)导通,同时第2写入时序脉冲Φ4消失,第4MOSFET(T4)关断。因此,通过第4MOSFET(T4)读出在奇数帧期间1F内写入到全部有源元件电路55的第1保持电容C1中的各行的像素信号V1~Vm,第5MOSFET(T5)根据各行的像素信号V1~Vm而开闭,同时驱动与像素电极14导电性地连接的液晶单元LC。
此外,如图3中所示,在该偶数帧期间2F内也从从Y移位寄存器53a依次生成行驱动时序脉冲φV1~φVn。在该偶数帧期间2F内,利用在像素第1行中发生的行驱动时序脉冲φV1和倒相器输出( FR)的高电平,像素第1行的与门A2导通,生成第2写入时序脉冲Φ2,第2MOSFET(T2)导通,同时,第1MOSFET(T1)关断。同样,每当在每个水平期间内依次生成行驱动时序脉冲φV2~φVn时,在该像素行中生成第2写入时序脉冲Φ2,第2MOSFET(T2)导通。
在此,例如在像素第2行的第2写入时序脉冲Φ2生成的水平期间内,由于X移位寄存器52b与移位时钟CLX同步地依次发生开关驱动时序脉冲φH1~φHm,故取样电路52a对串行信号的显示数据信号(Data)进行串并变换,将像素信号V1~Vm分配给每个像素列的信号电极X1~Xm上。由于像素第2行的全部的有源元件电路55的第2MOSFET(T2)在整个水平期间内导通,故如上所述,将各信号电极X1~Xm上的像素信号V1~Vm通过第2MOSFET(T2)以点顺序方式写入到第2保持电容C2中。该偶数帧的各行的像素信号V1~Vm在下一个奇数帧期间内被同时读出,全像素被同时驱动。
〔第2实施形态〕
图4是示出在与本发明的实施形态2有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。再有,在图4中,对于与第1实施形态的结构相同的部分,附以相同的参照符号,省略其说明。
本例的反射型液晶面板用基板中,在大型的单晶半导体基板(例如,20mm见方)的主面内以埋入方式制成有源元件及电容元件,在其上交替地层叠层间绝缘膜和导电层而进行成膜,在平面上占有主体的面积的像素区域中具有排列成矩阵状的多个矩形的像素电极(反射电极)14。
此外,本例的有源矩阵液晶显示元件驱动电路60具有与第1实施形态同样的有源矩阵电路51和信号线驱动电路(X驱动器)52。扫描线驱动电路具有与实施形态1的电路稍微不同的结构。每个像素行的4条扫描电极Y1、Y2、Y3、Y4中,利用液晶交流化信号(在每帧中进行切换的信号)FR作为第3扫描电极Y3上的第1读出时序脉冲Φ3,此外,将用倒相器INV把液晶交流化信号FR倒相了的输出( FR)作为第4扫描电极Y4上的第2读出时序脉冲Φ4,在这些点上与第1实施形态相同。
但是,用于生成对第1扫描电极Y1供给的第1写入时序脉冲Φ1和对第2扫描电极Y2供给的第2写入时序脉冲Φ2的写入时序电路的结构不同。该写入时序电路由下述部分构成:奇数帧用Y移位寄存器53aa,根据移位时钟CLY和奇数帧开始脉冲DY1,在奇数帧期间中对各像素行依次分别通过第1扫描电极Y1生成第1写入时序脉冲φ11~φ1n;以及偶数帧用Y移位寄存器53ab,根据移位时钟CLY和偶数帧开始脉冲DY2,在偶数帧期间中对各像素行依次分别通过第2扫描电极Y2生成第2写入时序脉冲φ21~φ2n
由于在具有这样的奇数帧用Y移位寄存器53aa和偶数帧用Y移位寄存器53ab的有源矩阵液晶显示元件驱动电路60中对于各像素行的写入时序脉冲Φ1、Φ2的生成也与实施形态1的情况相同,故可得到与实施形态1相同的作用和效果。除此以外,由于在每个场中Y一侧的移位速度被改变,故对于隔行扫描信号的插值处理等是方便的。
〔第3实施形态〕
图5是示出在与本发明的实施形态3有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图,图6是说明该时序电路的工作的时序图。再有,在图5中,对于与第1实施形态的结构相同的部分,附以相同的参照符号,省略其说明。
本例的反射型液晶面板用基板中,在大型的单晶半导体基板(例如,20mm见方)的主面内以埋入方式制成有源元件及电容元件,在其上交替地层叠层间绝缘膜和导电层而进行成膜,在平面上占有主体的面积的像素区域中具有排列成矩阵状的多个矩形的像素电极(反射电极)14。
本例的有源矩阵液晶显示元件驱动电路65具有与第1实施形态同样的有源矩阵电路51、信号线驱动电路(X驱动器)52和Y移位寄存器53a。在本例中,由于采用了彩色顺序显示方式(场色顺序方式),故在1个全帧期间内依次包含R、G、B的子帧期间。因而,扫描线驱动电路采用了与第1实施形态的电路稍微不同的结构。
作为第1实施形态的读出时序电路,作成了用于使在每帧(全帧)中交变的液晶交流化信号FR倒相的倒相器INV,但在本例中,特别设置了间隔读出时序电路53ab。该间隔读出时序电路53ab由下述部分构成:D型触发器(FF),将消隐期间设定时钟BCK作为时钟输入CK,同时将在每个子帧中进行切换的液晶交流化信号FR’作为数据输入D;与(AND)门A3,将该液晶交流化信号FR’和D型触发器(FF)的输出Q作为输入;以及或非(NOR)门N1。
由于显示数据信号(Data)以R子帧、G子帧、和B子帧的顺序串行地被传送,故在有源元件电路55中,如图6中所示,可在R子帧的读出驱动期间内进行G子帧的写入工作,在下一个G子帧的读出驱动期间内进行B子帧的写入工作,然后,在下一个B子帧的读出驱动期间内进行R子帧的写入工作。
由于将消隐期间设定时钟BCK和在每个子帧内进行交变的液晶交流化信号FR’输入到D型触发器(FF)中,故如果液晶交流化信号FR’上升,则由于D型触发器(FF)的输出Q从液晶交流化信号FR’的上升时刻开始在延迟了消隐期间Tb的时刻处上升,故或非(NOR)门N1的输出RE2与液晶交流化信号FR’的上升同步地下降,与门A3的输出RE1与输出Q的上升同步地上升。由于将输出RE1作为第1读出时序脉冲Φ3’通过第3扫描电极Y3供给第3MOSFET(T3)的栅,将输出RE2作为第2读出时序脉冲Φ4’通过第4扫描电极Y4供给第4MOSFET(T4)的栅,故从第4MOSFET(T4)关断的时刻开始,空出消隐期间Tb,第3MOSFET(T3)导通。因而,由于在帧期间切换时第4MOSFET(T4)和第3MOSFET(T3)同时关断,故不引起B信号和G信号的混合,此外,可防止色调光源切换时的加色混合。
如果液晶交流化信号FR’下降,则由于D型触发器(FF)的输出Q从液晶交流化信号FR’的下降时刻开始在延迟了消隐期间Tb的时刻处下降,故与门A3的输出RE1与液晶交流化信号FR’的下降同步地下降,或非门N1的输出RE2与输出Q的下降同步地上升。因此,从第3MOSFET(T3)关断的时刻开始,空出消隐期间Tb,第4MOSFET(T4)导通。因而,由于在子帧期间切换时,第4MOSFET(T4)和第3MOSFET(T3)同时关断,故不引起R信号和G信号的混合,此外,可防止色调光源切换时的加色混合。同样,不引起G信号和B信号的混合,此外,可防止色调光源切换时的加色混合。
这样,由于空出消隐期间Tb,第4MOSFET(T4)和第3MOSFET(T3)排他地开闭,故两者不会贯通,不仅不发生保持信号相互间的混合,而且防止色调光源切换时的加色混合,故可实现高图像质量的彩色显示。当然,该间隔读出时序电路53ab也可采用场色顺序方式以外的方式。能可靠地消除在帧切换时第4MOSFET(T4)和第3MOSFET(T3)的同时导通,可防止帧切换时的保持信号相互间的混合。
再有,本例也起到与实施形态1相同的作用和效果。
〔第4实施形态〕
图7是示出在与本发明的实施形态4有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。图8(A)是示出该有源元件电路的电路图,图8(B)是说明该有源元件电路的工作用的时序图。再有,在图7中,对于与第1实施形态的结构相同的部分,附以相同的参照符号,省略其说明。
本例的反射型液晶面板用基板中,在大型的单晶半导体基板(例如,20mm见方)的主面内以埋入方式制成有源元件及电容元件,在其上交替地层叠层间绝缘膜和导电层而进行成膜,在平面上占有主体的面积的像素区域中具有排列成矩阵状的多个矩形的像素电极(反射电极)14。
此外,本例的有源矩阵液晶显示元件驱动电路70具有与第1实施形态同样的信号线驱动电路(X驱动器)52和扫描线驱动电路53,但有源元件电路72与实施形态1的有源元件电路55不同。
即,有源矩阵电路71的各有源元件电路72,如图8(A)中所示,由下述部分构成:取样保持电路56,交替地对送入到信号电极X上的像素信号V的奇数帧信号V(O)和偶数帧信号V(E)进行取样;以及像素驱动电路73,每当帧切换时从取样保持电路56交替地读出奇数帧信号V(O)和偶数帧信号V(E),对像素电极14进行电压驱动以进行像素驱动。
取样保持电路56由第1取样保持电路56a和第2取样保持电路56b构成,第1取样保持电路56a由下述部分构成:N型的第1MOSFET(T1),具有与信号电极X导电性地连接的源S和与第1扫描电极Y1导电性地连接的栅G;以及第1保持电容C1,与其漏D导电性地连接。此外,第2取样保持电路56b也具有同样的结构,由下述部分构成:N型的第2MOSFET(T2),具有与信号电极X导电性地连接的源S和与第2扫描电极Y2导电性地连接的栅G;以及第2保持电容C2,与其漏D导电性地连接。
特别是,本例的像素驱动电路73由下述部分构成:N型的第3MOSFET(T3),具有与第1保持电容C1导电性地连接的源S、与第3扫描电极Y3导电性地连接的栅G和与信号电极14导电性地连接的漏D;以及N型的第4MOSFET(T4),具有与第2保持电容C2导电性地连接的源S、与第4扫描电极Y4导电性地连接的栅G和与信号电极14导电性地连接的漏D。实施形态1的像素驱动电路57具备N型的第5MOSFET(T5),但本例的像素驱动电路73不具备该晶体管。适合于模拟驱动之用。
在这样的有源元件电路72中,如图8(B)中所示,也在偶数帧期间2F内由第3MOSFET(T3)读出在奇数帧期间1F内在第1保持电容C1中保持的奇数帧信号V(O),施加到像素电极14上,在奇数帧期间1F内由第4MOSFET(T4)读出在偶数帧期间2F内在第2保持电容C2中保持的偶数帧信号V(E),施加到像素电极14上。在本例中,第3MOSFET(T3)作为偶数帧的像素驱动装置,第4MOSFET(T4)作为奇数帧的像素驱动装置,分别交替地起作用。由于未具备第5MOSFET(T5),故可削减有源元件路径71的有源元件数及像素驱动电源Vdd的布线,可确保以埋入方式制成元件的富裕空间,可实现高密度像素。
〔第5实施形态〕
图9是示出在与本发明的实施形态5有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。再有,在图9中,对于与实施形态2和实施形态4的结构相同的部分,附以相同的参照符号,省略其说明。
本例的反射型液晶面板用基板中,在大型的单晶半导体基板(例如,20mm见方)的主面内以埋入方式制成有源元件及电容元件,在其上交替地层叠层间绝缘膜和导电层而进行成膜,在平面上占有主体的面积的像素区域中具有排列成矩阵状的多个矩形的像素电极(反射电极)14。
本例的有源矩阵液晶显示元件驱动电路75与图4中示出的实施形态2同样,具备信号线驱动电路(X驱动器)52、奇数帧用Y移位寄存器53aa、偶数帧用Y移位寄存器53ab以及倒相器INV,此外与图7和图8中示出的实施形态4同样,具备具有有源元件电路72的有源矩阵电路71。因而,本例起到与实施形态2和实施形态4相同的作用和效果。
〔第6实施形态〕
图10是示出在与本发明的实施形态6有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。图11(A)是示出该有源元件电路的电路图,图11(B)是说明该有源元件电路的工作用的时序图。再有,在图10中,对于与第1实施形态的结构相同的部分,附以相同的参照符号,省略其说明。
本例的反射型液晶面板用基板中,在大型的单晶半导体基板(例如,20mm见方)的主面内以埋入方式制成有源元件及电容元件,在其上交替地层叠层间绝缘膜和导电层而进行成膜,在平面上占有主体的面积的像素区域中具有排列成矩阵状的多个矩形的像素电极(反射电极)14。
本例的有源矩阵液晶显示元件驱动电路80与图1中示出的第1实施形态同样,具备信号线驱动电路(X驱动器)52、Y移位寄存器53a,有源矩阵电路81的有源元件电路82的结构与实施形态1的有源元件电路55不同。本例的有源元件电路82,如图11(A)中所示,由下述部分构成:取样保持电路83,交替地对送入到信号电极X上的像素信号V的奇数帧信号V(O)和偶数帧信号V(E)进行取样保持;以及像素驱动电路84,在每帧中从取样保持电路83交替地读出奇数帧信号V(O)和偶数帧信号V(E),对像素电极14进行电压驱动以进行像素驱动。
取样保持电路83由第1取样保持电路83a和第2取样保持电路83b构成,第1取样保持电路83a由下述部分构成:N型的第1MOSFET(Q1),具有与信号电极X导电性地连接的源S和与第1扫描电极Y1导电性地连接的栅G;以及第1保持电容C1,与其漏D导电性地连接。此外,第2取样保持电路83b也具有同样的结构,由下述部分构成:P型的第2MOSFET(Q2),具有与信号电极X导电性地连接的源S和与第2扫描电极Y2导电性地连接的栅G;以及第2保持电容C2,与其漏D导电性地连接。第1MOSFET(Q1)与第2MOSFET(Q2)的导电型相反,构成了所谓的CMOS。因此,由于第1MOSFET(Q1)用的第1写入时序脉冲Φ1需要上升脉冲,第2MOSFET(Q2)用的第2写入时序脉冲Φ2需要下降脉冲,故本例的写入时序电路53b’用与非门N2来代替图1的选择时序电路53b的第2扫描电极Y2用的与门A2。
另一方面,像素驱动电路84由下述部分构成:P型的第3MOSFET(Q3),具有与第1保持电容C1导电性地连接的源S和与第3扫描电极Y3导电性地连接的栅G;N型的第4MOSFET(Q4),具有与第2保持电容C2导电性地连接的源S和与第3扫描电极Y3导电性地连接的栅G;以及N型的第5MOSFET(Q5),具有与第3MOSFET(Q3)和第4MOSFET(Q4)的漏D导电性地连接的栅G、与像素驱动电源Vdd导电性地连接的漏D和与信号电极14导电性地连接的源S。第3MOSFET(Q3)与第4MOSFET(Q4)的导电型相反,构成了所谓的CMOS。由于第3MOSFET(Q3)与第4MOSFET(Q4)在相同极性的栅电压下排他地开闭,故对两栅G通过唯一的第3扫描电极Y3供给共用的读出时序脉冲Φ3。因而,可把每行像素中扫描电极的条数削减1条。
在第1~5的实施形态中,使与反射型液晶面板用基板对置地组装的透明基板一侧的对置电极(共用电极)LC.COM的电位为固定电位,与此不同,在本例中,施加在每帧中进行切换的比较高的电压。
因此,如图11(B)中所示,由于在奇数帧期间1F内对置电极LC.COM的电位为正极性,故在第4MOSFET(Q4)导通且读出保持信号第5MOSFET(Q5)导通的情况下,即使电源电位Vdd是低压,相对来说,负极一侧的信号电极电位(电源电位Vdd)与正极一侧的对置电极LC.COM的电位的电位差相当大。此外,由于在偶数帧期间2F内对置电极LC.COM的电位为负极性,故在第3MOSFET(Q3)导通且读出保持信号第5MOSFET(Q5)导通的情况下,相对来说,正极一侧的信号电极电位与负极一侧的对置电极LC.COM的电位的电位差也相当大。
这样,通过进行在每帧中使对置电极(共用电极)LC.COM的电位为交变的,当然可防止液晶单元LC的恶化,由于可相对地减小施加到像素电极14上的信号的动态范围,故可将有源元件电路82的MOSFET形成为低耐压元件。由此,可利用元件微细化来缩小占有面积,可利用开口率的增大来实现高密度的高精细的显示装置。
再有,在本例中也可起到与第1实施形态相同的作用和效果。
〔第7实施形态〕
图12是示出在与本发明的实施形态7有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。再有,在图12中,对于与实施形态2和第6实施形态的结构相同的部分,附以相同的参照符号,省略其说明。
本例的反射型液晶面板用基板中,在大型的单晶半导体基板(例如,20mm见方)的主面内以埋入方式制成有源元件及电容元件,在其上交替地层叠层间绝缘膜和导电层而进行成膜,在平面上占有主体的面积的像素区域中具有排列成矩阵状的多个矩形的像素电极(反射电极)14。
本例的有源矩阵液晶显示元件驱动电路85与图4中示出的实施形态2同样,具备信号线驱动电路(X驱动器)52、奇数帧用Y移位寄存器53aa、偶数帧用Y移位寄存器53ab以及倒相器INV,此外与图10和图11中示出的实施形态6同样,具备具有有源元件电路82的有源矩阵电路81。因而,起到与实施形态2和实施形态6相同的作用和效果。
〔第8实施形态〕
图13是示出在与本发明的实施形态8有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路中的有源元件电路的电路图。再有,在图13中,对于与图11中示出的相同的部分,附以相同的参照符号,省略其说明。
在本例中,省略表示有源矩阵液晶显示元件驱动电路的整体的结构,但也可采用图10中示出的第6实施形态和图12中示出的第7实施形态的某一种结构。
有源元件路径92的像素驱动电路93具有在图11(A)中示出的有源元件电路82的像素驱动电路84中去掉了第5MOSFET(Q5)的结构。只由第3MOSFET(Q3)构成了第1像素驱动电路,只由第4MOSFET(Q4)构成了第2像素驱动电路。该结构适合于模拟驱动用。由于可削减有源元件数,此外,也可削减像素驱动电源Vdd用的布线,故可确保以埋入方式制成的元件的富裕空间,可实现高密度像素。
此外,在本例中,对置电极(共用电极)LC.COM的电位也是交变的。起到与实施形态6相同的作用和效果。此外也起到与第1实施形态相同的作用和效果。
再有,上述的实施形态的液晶面板基板适合用于反射型液晶面板,但该反射型液晶面板不仅适用于上述的液晶投影仪的光阀,也能适用于手表型电子装置、文字处理器、个人计算机等的携带型信息处理器、携带电话机的显示部及其它各种电子装置的显示部。
此外,在上述实施形态的液晶面板基板的半导体基板的主面中以埋入方式制成了开关元件,但不限于半导体基板,可使用玻璃基板或石英基板等的绝缘性基板作为基板。在绝缘性基板上形成薄膜晶体管(TFT)等作为开关元件的情况下也可应用本发明。
再者,本发明不限于液晶面板基板,也可应用于其它的平板显示器用基板。
如以上所说明的那样,由于与本发明有关的电光装置用基板的特征在于分别与每个像素对应地以埋入方式制成了像素驱动延迟型有源元件电路而构成,该有源元件电路不是与暂时存储来自信号电极的信号的时序同时地基于该信号开始像素驱动,而是在由先行信号进行的像素驱动的期间中暂时存储同一像素的后续信号并进行在下一个期间中的像素驱动用的备用(standby),故具有下述的效果。
(1)由于不限于点顺序方式或线顺序方式,写入顺序不同时成为像素驱动顺序,不过是停留于暂时存储顺序,写入顺序作为像素驱动顺序并不表面化,可实现全像素同时的切换顺序,故可得到消除显示画面的不均匀的、高的图像质量的电光装置用基板。因此,与像素数的多少无关,可实现高图像质量的大画面化或高精细化。
因为该像素驱动延迟型有源元件电路在后续信号的暂时存储中进行先行信号的像素驱动,故也可在一定期间(例如,1帧期间)中实现全像素的同时驱动(同时静止显示),故显示时间与写入时间并不互斥,与以往相比,显示时间可变长,故可实现进一步的高图像质量。此外,因为像素驱动延迟型有源元件电路在先行信号的像素驱动期间中进行后续信号的暂时存储,故在一定期间中也可实现暂时存储,可延长写入期间。可实现因信号传送速度降低引起的外围电路结构的简化和增加像素数目。可不需要对电光装置用基板外附显示数据用的帧存储器。
(2)作为像素驱动延迟型有源元件电路,可由下述部分构成:多个取样保持装置,以时间分割的方式排他地或顺序地执行取入来自信号电极的信号的暂时存储工作;以及像素驱动装置,读出来自各取样保持装置的暂时保持信号,以时间分割的方式排他地或顺序地执行像素驱动工作。一般来说,作为取样保持装置,如果只由第1和第2取样保持装置构成就足够了,但在具有N个取样保持装置的情况下,由于也可将后续信号的写入期间定为先行信号的像素驱动期间的(N-1)倍,故因信号传送速度的降低引起的外围电路结构的简化及像素数的增加变得显著。
(3)第1取样保持装置可由第1信号保持装置和第1信号写入装置构成,此外,第2取样保持装置可由第2信号保持装置和第2信号写入装置构成,但在将第1信号写入装置与第2信号写入装置定为相同导电型的晶体管的情况下,可抑制元件的特性差,在模拟驱动的情况下具有优点。
(4)在利用在每帧中进行切换的时序信号作为写入时序信号的情况下,有利于外围电路的结构的简化。
(5)像素驱动装置可由第1信号读出装置、第2信号读出装置和共用像素驱动装置构成,但在将第1信号读出装置与第2信号读出装置定为相同导电型的晶体管的情况下,可抑制元件的特性差,在模拟驱动的情况下具有优点。
(6)此外,在将第1信号读出装置与第2信号读出装置定为相反导电型的晶体管的情况下,因为利用逻辑相反的开闭控制信号进行开闭工作,故控制线用共用的1条扫描电极即可。
(7)在像素驱动装置由第1像素驱动装置和第2像素驱动装置来构成的情况下,因为不包含共用像素驱动装置,故可削减有源元件电路内的有源元件数及像素驱动电源布线数。
(8)在利用在每帧中进行切换的时序信号作为读出时序信号的情况下,有利于外围电路的结构的简化。
(9)在读出时序装置是在第1读出时序信号与第2读出时序信号之间插入消隐期间的间隔读出时序装置的情况下,由于第1像素驱动装置和第2像素驱动装置因消隐期间而同时关断,故不发生先行信号与后续信号的混合显示。在采用彩色顺序方式的情况下,由于防止色调光源切换时的加色混合,故可实现高图像质量的彩色显示。
(10)在第1像素驱动装置与第2像素驱动装置为相反导电型的晶体管的情况下,因为利用相反的逻辑排他地进行开闭,故可不设置间隔读出时序装置,有利于外围电路的结构的简化。
(11)在信号电极上的信号是模拟信号的情况下,可实现像素的模拟驱动,此外,在信号电极上的信号是脉冲宽度调制信号的情况下,可实现像素的数字驱动。
(12)通过使用上述电光装置用基板和与其对置的透明基板并在其间隙中夹住电光材料来组装电光装置,但在对透明基板的对置电极施加在每帧期间内进行切换的共用电压的情况下,可对电光材料进行交流驱动。不仅可防止电光材料的恶化,而且由于可相对地减小对对极的像素电极施加的信号的动态范围,故可将有源元件电路的有源元件作为低耐压元件来形成,可利用元件的微细化来缩小占有面积,可利用开口率的增大来实现高密度的高精细显示装置。
(13)如果将上述电光装置用于各种电子装置的显示部,则可得到高图像质量的显示。适合用作投射型显示装置的光阀。
〔第9实施形态〕
图14是示出在与本发明的实施形态9有关的反射型液晶面板用的面板用基板中以埋入方式制成的有源矩阵液晶显示元件驱动电路的电路图。图15(A)是示出矩阵液晶显示元件驱动电路的每个像素中设置的数字存储电路的电路图,图15(B)是说明该数字存储电路元件电路的工作用的时序图。图16是说明矩阵液晶显示元件驱动电路的整体的工作用的时序图。
在以下的记载中,除非另有特别说明,n和m表示任意的自然数,记号i和j分别表示满足0≤i≤n和0≤j≤m的整数。
本例的反射型液晶面板用基板也与图19和图21中示出的现有的面板用基板同样,在大型的单晶半导体基板(例如,20mm见方)的主面内以埋入方式制成有源元件,在其上交替地层叠层间绝缘膜和导电层而进行成膜,在平面上占有主体的面积的像素区域中具有排列成矩阵状的多个矩形的像素电极(反射电极)114(参照图15(A))。
图15中示出的矩阵液晶显示元件驱动电路150具有:在半导体基板的像素区域的正下方以埋入方式制成的矩阵电路151;串并变换用移位寄存器(信号电极驱动电路、X驱动器)152,用来将利用串行传送进来的显示数字数据(Data)以线顺序方式送入到信号电极(X)X0~Xm上,该信号电极的每一条连接到矩阵电路151的像素列上;扫描电极驱动电路(Y驱动器)153,用来以线顺序方式将锁存控制信号(写入时序信号)通过每个像素行的2条扫描电极Y1(Y10~Y1n)、Y2(Y20~Y2n)送入到矩阵电路151的每个像素的数字存储电路M(M00~Mnm)中;以及每个像素行的2条扫描电极Y3(Y30~Y3n)、Y4(Y40~Y4n),传送用于同时驱动全部的像素电极114的第2时序脉冲(正相的读出时钟脉冲RCK(φ3),反相的读出时钟脉冲RCK(φ4))。在此,串并变换用移位寄存器152和扫描电极驱动电路153构成了对于中央的像素区域的矩阵电路151的外围电路。
串并变换用移位寄存器152使串行列的显示数字数据(DATA=Dm~D0)与移位时钟CLX同步地进行移位传送,在每一个水平期间内使与信号电极Xm~X0上对应的像素数据D0~Dm出现。扫描电极驱动电路153由下述部分构成:扫描电极一侧的移位寄存器(Y移位寄存器)153a,使扫描开始脉冲(帧开始脉冲)与移位时钟CLY同步地进行移位传送,在每一个垂直期间内在像素行上依次生成行驱动时序脉冲Φ0~Φn;以及锁存时序电路153b,根据行驱动时序脉冲Φ0~Φn和写入时钟脉冲WCK在扫描电极Y1、Y2上分别生成第1时序脉冲(正相的锁存控制脉冲φ1i,反相的锁存控制脉冲φ2i)。如上所述,i是满足0≤i≤n的整数。
该锁存时序电路153b包含逻辑电路G0~Gn,该逻辑电路将在各像素行中对应的行驱动时序脉冲Φ0~Φn与写入时钟脉冲WCK的“与”作为正相的锁存控制脉冲φ1i输出到第1扫描电极Y1i上,同时,将该“与”输出φ1i的倒相输出作为反相的锁存控制脉冲φ2i输出到第2扫描电极Y2i上。
在矩阵电路151中,在列方向上延伸的信号电极X和行方向上延伸的扫描电极Y的矩阵交点部的每一个中,以埋入方式制成了图15(A)中示出的数字存储电路M(M00~Mnm)。该各数字存储电路M具备:数据输入D,输入到达信号电极Xj的数字数据Dj;以及存储输出Q,对在与对置基板(未图示)一侧的共用电极133之间夹住液晶137的像素电极114施加驱动电压,具有:第1锁存电路L1,取入在先行帧期间(例如奇数帧期间)中到达信号电极Xj的数字数据Dj并进行暂时存储;以及第2锁存电路L2,在第1锁存电路L1的锁存工作前读入在后续帧期间(例如偶数帧期间)中由第1锁存电路L1暂时存储的数字数据Dj并进行暂时存储,同时输出到该存储输出Q上。再有,图14和图15(A)中的Vcom是施加到对置基板(未图示)一侧的共用电极133上的共用电位。
第1锁存电路L1具有:N沟道型的第1数据传送用MOSFET(T1),与第1扫描电极Y1i上的正相的锁存控制脉冲φ1i同步地取入数字数据;以及第1同步式触发器F1,与第2扫描电极Y2i上的反相的锁存控制脉冲φ2i的消失同步地对通过了第1数据传送用MOSFET(T1)的数据进行暂时存储工作。此外,第2锁存电路L2具有:N沟道型的第2数据传送用MOSFET(T2),与第3扫描电极Y3i上的正相的读出时钟脉冲RCK(φ3)同步地取入第1同步式触发器F1的输出数据;以及第2同步式触发器F2,与第4扫描电极Y4i上的反相的锁存控制脉冲φ4的消失同步地对通过了第2数据传送用MOSFET(T2)的数据进行暂时存储工作,输出到该存储输出Q上。
第1同步式触发器F1具有:第1双重倒相电路,循环连接了2个倒相器INV1、INV2;以及N沟道型的第1存储保持控制用MOSFET(Q1),与反相的锁存控制脉冲φ2i同步地暂时断开该初级INV1的输入与反馈级INV2的输出的导电性的连接。第2同步式触发器F2具有:第2双重倒相电路,循环连接了2个倒相器INV3、INV3;以及第2存储保持控制用MOSFET(Q2),与反相的读出时序脉冲φ4同步地暂时断开该初级倒相器INV3的输入与反馈级倒相器INV4的输出的导电性的连接。
如图16中所示,如果在奇数帧期间1F内每帧进行切换的液晶交流化信号FR上升,则与该上升同步地在第3扫描电极Y30~Y3n上生成正相的读出时钟脉冲RCK(φ3),同时在第4扫描电极Y40~Y4n上生成反相的读出时钟脉冲RCK(φ4)。在交流化信号FR上升的同时对扫描电极一侧的移位寄存器153a施加扫描开始脉冲DY,与以一定间隔产生的移位时钟CLY同步地依次生成行驱动时序脉冲Φ0~Φn,同时与移位时钟CLY同步地发生写入时钟脉冲WCK。因此,在像素行的第1扫描电极Y10~Y1n上生成正相的锁存控制脉冲φ10~φ1n(φ1i),同时,在第2扫描电极Y20~Y2n上生成反相的锁存控制脉冲φ20~φ2n(φ2i)。
因而,在第1~第4扫描电极Y1i~Y4i上以图15(B)中示出的顺序生成脉冲φ1i、φ2i、φ3和φ4。如果在先行帧期间(例如,奇数帧期间)1F的写入期间W1内在第1扫描电极Y1i和第2扫描电极Y2i上发生锁存控制脉冲φ1i和φ2i,则在第1同步式触发器F1中,由于在第1数据传送用MOSFET(T1)导通的同时,第1存储保持控制用MOSFET(Q1)关断,故反馈级倒相器INV2的输出不反馈到初级倒相器INV1,对初级倒相器INV1施加来自第1数据传送用MOSFET(T1)的先行数据D1的逻辑值,该倒相逻辑值呈现在初级倒相器INV1的输出上。如果锁存控制脉冲φ1i和φ2i消失、写入期间W1结束,则由于在第1数据传送用MOSFET(T1)关断的同时,第1存储保持控制用MOSFET(Q1)导通,故反馈级倒相器INV2的输出反馈到初级倒相器INV1,第1同步式触发器F1的存储工作再次起作用,在第1同步式触发器F1中暂时存储先行数据D1。
如果在下一个后续帧期间(例如,偶数帧期间)2F的读出期间R1内在第3扫描电极Y3i和第4扫描电极Y4i上发生读出时钟脉冲φ3和φ4,则在第2同步式触发器F2中,由于在第2数据传送用MOSFET(2)导通的同时,第2存储保持控制用MOSFET(Q2)关断,故反馈级倒相器INV4的输出不反馈到初级倒相器INV3,对初级倒相器INV3施加来自第1同步式触发器F1的先行数据D1的倒相逻辑值,该倒相逻辑值即数据D1的逻辑值进而呈现在初级倒相器INV3的输出上。如果读出时钟脉冲φ3和φ4消失、读出期间R1结束,则由于在第2数据传送用MOSFET(T2)关断的同时,第2存储保持控制用MOSFET(Q2)导通,故反馈级倒相器INV4的输出反馈到初级倒相器INV3,第2同步式触发器F2的存储工作再次起作用,在第2同步式触发器F2中暂时存储先行数据D1的同时,继续对像素电极14供给该存储输出Q。其后,如果在写入期间W2中在在第1扫描电极Y1i和第2扫描电极Y2i上发生锁存控制脉冲φ1i和φ2i,则与上述的顺序同样,将第1同步式触发器F1的存储内容改写到后续数据D2中。
本例的写入方式是线顺序方式。但是,该写入顺序不过是停留在第1同步式触发器F1中,因此,写入顺序不会波及到第2同步式触发器F2。因此,可实现全像素同时的帧切换显示,可消除显示画面的不均匀。与像素数的多少无关,可实现高图像质量的大画面化或高精细化。由于在后一帧的写入工作之间能实现前一帧的全像素的同时静止显示,故显示时间与写入时间在1帧期间内并不互斥,与以往相比,显示时间可变长,故可实现进一步的高图像质量。此外,由于可延长写入期间故也可实现显示数据DATA的信号传送速度的降低,可实现外围电路结构的简化。而且,可不需要外附的显示数据用的帧存储器。也可增加像素数目。
本例的第2同步式触发器F2起到对像素电极14进行静态驱动的驱动器的功能。与动态驱动不同,像素驱动信号没有衰减,可实现完全的数字驱动。
上述的第1数据传送用MOSFET(T1)和上述第1存储保持控制用MOSFET(T2)相互排他地导通/关断,此外,第2数据传送用MOSFET(T2)和第2存储保持控制用MOSFET(Q2)相互排他地导通/关断,但通过使第1数据传送用MOSFET(T1)和第1存储保持控制用MOSFET(T2)的导电型相反,此外使第2数据传送用MOSFET(T2)和第2存储保持控制用MOSFET(Q2)的导电型也相反,没有必要将正相脉冲和反相脉冲这两者送入到存储电路M中,可削减2条扫描电极。
〔第10实施形态〕
图17是示出另一种数字存储电路的电路图。再有,在图17中,对于与实施形态1的结构相同的部分,附以相同的参照符号,省略其说明。
本例的反射型液晶面板用基板也图19和图21中示出的现有的面板用基板同样,也在大型的单晶半导体基板(例如,20mm见方)的主面内以埋入方式制成有源元件及电容件,在其上交替地层叠层间绝缘膜和导电层而进行成膜,在平面上占有主体的面积的像素区域中具有排列成矩阵状的多个矩形的像素电极(反射电极)114。此外,本例也具有与实施形态1同样的串并变换用移位寄存器152和扫描电极驱动电路153,但数字存储电路M’的结构与实施形态1的数字存储电路M的结构不同。
数字存储电路M’与数字存储电路M同样,具备:数据输入D,输入到达信号电极Xj的数字数据Dj;以及存储输出Q,对夹住共用电极33上的液晶37的像素电极114施加驱动电压,具有:第1锁存电路L1’,取入在先行帧期间(例如奇数帧期间)中到达信号电极Xj的数字数据Dj并进行暂时存储;以及第2锁存电路L2’,在第1锁存电路L1’的锁存工作前读入在后续帧期间(例如偶数帧期间)中由第1锁存电路L1’暂时存储的数字数据Dj并进行暂时存储,同时输出到该存储输出Q上。
第1锁存电路L1’具有:第1计时倒相器K1,将数字数据Dj作为输入,与第1扫描电极Y1i上的正相锁存控制脉冲φ1i同步地进行逻辑工作;以及第1同步式触发器F1’,与第2扫描电极Y2i上的反相的锁存控制脉冲φ2i的消失同步地对该输出数据进行暂时存储工作。此外,第2锁存电路L2’具有:第2计时倒相器K2,将第1同步式触发器F1’的输出数据作为输入,与第3扫描电极Y3i上的正相的读出时钟脉冲RCK(φ3)同步地进行逻辑工作;以及第2同步式触发器F2’,与第4扫描电极Y4i上的反相的读出时钟脉冲RCK(φ4)的消失同步地对该输出数据进行暂时存储工作,并输出到其存储输出Q上。
第1同步式触发器F1’是循环连接了2个倒相器INV1、INV2’的第1双重倒相电路,其反馈级倒相器INV2’是与反相的锁存控制脉冲φ2i同步地中断逻辑工作的计时倒相器,第2同步式触发器F2’也是循环连接了2个倒相器INV3、INV4’的第2双重倒相电路,其反馈级倒相器INV4’是与反相的读出时钟脉冲φ4同步地中断逻辑工作的计时倒相器。
如图15(B)中所示,如果在先行帧期间(例如,奇数帧期间)1F的写入期间W1内在第1扫描电极Y1i和第2扫描电极Y2i上发生锁存控制脉冲φ1i和φ2i,则在第1同步式触发器F1’中,由于在第1计时倒相器K1进行逻辑工作的同时,反馈级倒相器INV2’中断逻辑工作,故反馈级倒相器INV2’的输出不反馈到初级倒相器INV1,对初级倒相器INV1施加来自第1计时倒相器K1的先行数据D1的逻辑值,该倒相逻辑值呈现在初级倒相器INV1的输出上。如果锁存控制脉冲φ1i和φ2i消失、写入期间W1结束,则由于在第1计时倒相器K1中断逻辑工作的同时,反馈级倒相器INV2’进行逻辑工作,故反馈级倒相器INV2’的输出反馈到初级倒相器INV1,第1同步式触发器F1’的存储工作再次起作用,在第1同步式触发器F1’中暂时存储先行数据D1。
如果在下一个后续帧期间(例如,偶数帧期间)2F的读出期间R1内在第3扫描电极Y3i和第4扫描电极Y4i上分别发生读出时钟脉冲φ3和φ4,则在第2同步式触发器F2’中,由于在第2计时倒相器K1进行逻辑工作的同时,反馈级倒相器INV4’中断逻辑工作,故反馈级倒相器INV4’的输出不反馈到初级倒相器INV3,对初级倒相器INV3施加来自第1同步式触发器F1’的先行数据D1的逻辑值,该倒相逻辑值呈现在初级倒相器INV3的输出上。如果读出时钟脉冲φ3和φ4消失、读出期间R1结束,则由于在第2计时倒相器K1中断逻辑工作的同时,反馈级倒相器INV4’进行逻辑工作,故反馈级倒相器INV4’的输出反馈到初级倒相器INV3,第2同步式触发器F2’的存储工作再次起作用,在第2同步式触发器F2’中暂时存储先行数据D1,同时继续对像素电极114供给其存储输出Q。其后,如果在写入期间W2中在第1扫描电极Y1i和第2扫描电极Y2i上发生锁存控制脉冲φ1i和φ2i,则与上述的顺序同样,将第1同步式触发器F1’的存储内容改写到后续数据D2中。
再有,本例也起到与实施形态1同样的作用和效果。
在本例的数字存储电路M’中,由于使用了计时倒相器,故在功耗的降低、波形整形和能量放大方面是有效的,有利于可靠地进行存储工作。再有,也可使用3态缓冲器来代替计时倒相器K1和K2。
再有,在上述实施形态中,与反射型液晶面板用基板对置地组装的透明基板一侧的对置电极(共用电极)133的电位可以是固定的,但也可施加在每帧中进行切换的比较高的电压(液晶交流化信号FR)。
通过使对置电极33的共用电位Vcom在每帧中是交变的,不仅可防止液晶单元LC的恶化,而且,由于可相对地减小施加到像素电极114上的信号的逻辑幅度,故可使用低耐压元件来形成构成数字存储电路M(M’)的有源元件。由此,可利用元件的微细化来缩小占有面积,可利用开口率的增大来实现高密度的高精细显示装置。
再有,上述的实施形态的液晶面板基板适合用于反射型液晶面板,但该反射型液晶面板当然适用于上述的液晶投影仪中使用的光调制元件,也能适用于手表型电子装置、文字处理器、个人计算机等的携带型信息处理器、携带电话机的显示部及其它各种电子装置的显示部。
此外,在上述实施形态的液晶面板基板中,在半导体基板的主面中以埋入方式制成了开关元件,但不限于半导体基板,可使用玻璃基板或石英基板等的绝缘性基板作为基板。在绝缘性基板上形成薄膜晶体管(TFT)等作为开关元件的情况下,当然也可应用本发明。
再者,本发明不限于液晶面板基板,也可应用于其它的平板显示器用基板。
如以上所说明的那样,因为本发明的特征在于,在与扫描电极与信号电极的矩阵交点对应的像素中分别具备像素电极的电光装置用基板中,分别与每个像素对应地设置数字存储装置而构成,该数字存储装置同时并行地进行基于暂时存储保持的先行数字数据的像素驱动工作和对于从该先行信号算起一定期间后到达信号电极的同一像素的后续数字数据的暂时存储工作,故具有下述的效果。
(1)数字数据的写入顺序直接作为像素驱动顺序并不表面化,可实现全像素一起的帧切换显示和全像素的显示的同时性。
由此,可提供能消除显示画面的不均匀的、高图像质量的电光装置用基板。因此,与像素数的多少无关,可实现高图像质量的大画面化或高精细化。此外,由于显示时间与写入时间的长短在1帧期间内并不互斥,与以往相比,关于全部的像素,可延长显示时间,故可实现进一步的高图像质量。此外,也可在一定期间(例如,1帧期间)中实现全像素的写入工作,可延长写入期间。可实现因信号传送速度的降低导致的外围电路结构的简化或增加像素数目。而且可不需要对电光装置用基板外附显示数据用的帧存储器。
再者,在本发明中,因为像素驱动方式不是动态驱动,而是基于暂时存储数据的静态驱动,故像素驱动信号没有衰减,可实现完全的数字驱动。
(2)此外,本发明的特征在于:在与扫描电极与信号电极的矩阵交点对应的像素中分别具备像素电极的电光装置用基板中,分别与每个像素对应地设置数字存储装置而构成,该数字存储装置一边在级联连接的多个存储单元中依次对到达信号电极的数字数据进行移位,一边暂时地进行存储,根据最终级的存储单元的存储输出来进行像素驱动。按照这样的数字存储装置,由于最终级的存储单元始终是承担对像素电极进行静态驱动的存储单元,故可进行完全的数字驱动。
〔产业上利用的可能性〕
按照本发明,可提供能消除显示画面的不均匀的、实现显示画面的高图像质量的电光装置用基板。进而,可提供与像素数的多少无关的、可实现高图像质量的大画面化或高精细化的电光装置用基板。

Claims (39)

1.一种电光装置用基板,具备:信号电极;与该信号电极导电性地耦合的第1取样保持电路;与该信号电极导电性地耦合的第2取样保持电路;像素驱动电路;以及与该像素驱动电路导电性地耦合的像素电极,其特征在于:
在对该信号电极施加属于第(N+1)个图像的信号时,该像素驱动电路根据被存储在该第1取样保持电路中的属于第N个图像的信号在第1预定期间内对该像素电极供给电压,在该第1预定期间内,该第2取样保持电路存储属于该第(N+1)个图像的信号,
在对该信号电极施加属于第(N+2)个图像的信号时,该像素驱动电路根据被存储在该第2取样保持电路中的属于第(N+1)个图像的信号在第2预定期间内对该像素电极供给电压,在该第2预定期间内,该第1取样保持电路存储属于该第(N+2)个图像的信号,
N是自然数。
2.如权利要求1中所述的电光装置用基板,其特征在于:
还具备:施加第1写入时序信号的第1扫描电极;以及施加第2写入时序信号的第2扫描电极,
上述第1取样保持电路具有:第1信号保持电路;以及与该第1扫描电极导电性地耦合的第1信号写入电路,
上述第2取样保持电路具有:第2信号保持电路;以及与该第2扫描电极导电性地耦合的第2信号写入电路,
该第1信号写入电路根据该第1写入时序信号,导电性地连接上述信号电极与该第1信号保持电路,
该第2信号写入电路根据该第2写入时序信号,导电性地连接该信号电极与该第2信号保持电路。
3.如权利要求2中所述的电光装置用基板,其特征在于:
上述第1信号写入电路是第1晶体管,
上述第2信号写入电路是具有与该第1晶体管的导电型相同的导电型的第2晶体管。
4.如权利要求2中所述的电光装置用基板,其特征在于:
上述第1信号写入电路是第1晶体管,
上述第2信号写入电路是具有与该第1晶体管的导电型相反的导电型的第2晶体管。
5.如权利要求2中所述的电光装置用基板,其特征在于:
还具备:输出扫描电极驱动波形的扫描电极驱动电路;以及接受该扫描电极驱动波形和在每帧期间内切换电平的时序信号的写入时序电路,
该写入时序电路根据该扫描电极驱动波形和该时序信号,在奇数帧期间中对上述第1扫描电极施加上述第1写入时序信号,在偶数帧期间中对上述第2扫描电极施加上述第2写入时序信号。
6.如权利要求2中所述的电光装置用基板,其特征在于,还具备:
在奇数帧期间中对上述第1扫描电极施加上述第1写入时序信号的奇数帧用扫描电极驱动电路;以及
在偶数帧期间中对上述第2扫描电极施加上述第2写入时序信号的偶数帧用扫描电极驱动电路。
7.如权利要求1中所述的电光装置用基板,其特征在于:
上述像素驱动电路具有:第1信号读出电路;第2信号读出电路;以及共用像素驱动电路,
该第1信号读出电路根据第1读出时序信号,导电性地连接上述第1取样保持电路与该共用像素驱动电路,
该第2信号读出电路根据第2读出时序信号,导电性地连接上述第2信号保持电路与该共用像素驱动电路,
该共用像素驱动电路根据来自该第1读出电路和第2读出电路中的任一方的信号来驱动像素。
8.如权利要求7中所述的电光装置用基板,其特征在于:
上述第1读出电路是第3晶体管,
上述第1读出电路是具有与该第3晶体管的导电型相同的导电型的第4晶体管。
9.如权利要求7中所述的电光装置用基板,其特征在于:
上述第1读出电路是第3晶体管,
上述第1读出电路是具有与该第3晶体管的导电型相反的导电型的第4晶体管,
上述第1读出时序信号和上述第2读出时序信号是相同的信号。
10.如权利要求8中所述的电光装置用基板,其特征在于:
上述共用电极驱动电路是第5晶体管,
该第5晶体管的一端与像素驱动电源导电性地连接,另一端与上述像素电极导电性地连接。
11.如权利要求9中所述的电光装置用基板,其特征在于:
上述共用电极驱动电路是第5晶体管,
该第5晶体管的一端与像素驱动电源导电性地连接,另一端与上述像素电极导电性地连接。
12.如权利要求1中所述的电光装置用基板,其特征在于:
上述像素驱动电路具有:第1像素驱动电路;以及第2像素驱动电路,
该第1像素驱动电路根据第1读出时序信号,导电性地连接上述第1取样保持电路与上述像素电极,
该第2像素驱动电路根据第2读出时序信号,导电性地连接上述第2取样保持电路与上述像素电极。
13.如权利要求12中所述的电光装置用基板,其特征在于:
上述第1像素驱动电路是第3晶体管,
上述第2像素驱动电路是具有与该第3晶体管的导电型相同的导电型的第4晶体管。
14.如权利要求7中所述的电光装置用基板,其特征在于:
还具备读出时序电路,
该读出时序电路根据在每帧期间内切换电平的时序信号,在奇数帧期间中输出上述第1读出时序信号,在偶数帧期间中输出上述第2读出时序信号。
15.如权利要求14中所述的电光装置用基板,其特征在于:
上述读出时序电路在上述第1读出时序信号与上述第2读出时序信号之间插入消隐期间。
16.如权利要求12中所述的电光装置用基板,其特征在于:
上述第1像素驱动电路是第3晶体管,
上述第2像素驱动电路是具有与该第3晶体管的导电型相反的导电型的第4晶体管。
17.如权利要求10中所述的电光装置用基板,其特征在于:
在奇数帧中将在每帧期间内切换电平的时序信号作为上述第1读出时序信号来利用,在偶数帧中将在每帧期间内切换电平的时序信号作为上述第2读出时序信号来利用。
18.如权利要求1中所述的电光装置用基板,其特征在于:
施加到上述信号电极上的信号是模拟信号。
19.如权利要求1中所述的电光装置用基板,其特征在于:
施加到上述信号电极上的信号是脉冲宽度调制信号。
20.一种电光装置,其特征在于,具备:
权利要求1中所述的电光装置用基板;
与该电光装置用基板对置的光透过性基板;以及
位于该电光装置用基板与该光透过性基板之间的电光材料。
21.如权利要求20中所述的电光装置,其特征在于:
在上述光透过性基板上设置了对置电极,
对该对置电极施加在每帧期间内进行切换的共用电压。
22.一种电子装置,其特征在于:
具备权利要求20中所述的电光装置作为显示部。
23.一种投射型显示装置,其特征在于:
具备权利要求20中所述的电光装置作为光调制装置。
24.一种电光装置用基板,具备:被设置成矩阵状的多个像素电极;以及多个存储电路,该存储电路的每一个与该多个像素电极的每一个导电性地耦合,其特征在于:
该多个存储电路的每一个具有:第1锁存电路;以及第2锁存电路,
该第1锁存电路与至少1条第1扫描信号线和信号电极导电性地耦合,
该第2锁存电路与至少1条第2扫描信号线、该第1锁存电路和该像素电极导电性地耦合,
在通过该至少1条第1扫描信号线对该第1锁存电路施加第1时序信号时,该第1锁存电路存储供给该信号电极的数据信号直到施加下一个第1时序信号为止,
在通过该至少1条第2扫描信号线对该第2锁存电路施加第2时序信号时,该第2锁存电路接受被存储在该第1锁存电路中的该数据信号,将该数据信号供给该像素电极直到施加下一个第2时序信号为止,
将该第1时序信号依次供给该矩阵中的第1锁存电路的每一行,
每当对该行中的全部第1锁存电路供给该第1时序信号时,对全部该第2锁存电路同时供给该第2时序信号。
25.一种电光装置用基板,其中,在对应于扫描电极与信号电极的矩阵交点的像素中分别具备像素电极,其特征在于:
在上述每个像素中分别设置了数字存储装置,该装置一边在级联连接的多个存储单元中依次对到达上述信号电极的数字数据进行移位,一边暂时地进行存储保持,根据最终级的上述存储单元的存储输出来驱动上述像素。
26.如权利要求24中所述的电光装置用基板,其特征在于:
上述第1锁存电路具有:取入上述数据信号的第1数据选择元件;以及存储通过该第1数据选择元件取入的该数据信号的第1触发器,
上述第2锁存电路具有:取入该第1触发器中存储的该数据信号的第2数据选择元件;以及存储通过该第2数据选择元件取入的该数据信号的第2触发器,
该第2触发器的输出端子与上述像素电极导电性地连接。
27.如权利要求26中所述的电光装置用基板,其特征在于:
上述第1数据选择元件是与上述第1时序信号同步地导电性地连接上述数据信号线与上述第1触发器的第1晶体管,
该第1触发器是与该第1时序信号同步地进行存储工作的第1同步式触发器,
上述第2数据选择元件是与上述第2时序信号同步地导电性地连接该第1触发器与上述第2触发器的第2晶体管,
该第2触发器是与该第2时序信号同步地进行存储工作的第2同步式触发器。
28.如权利要求26中所述的电光装置用基板,其特征在于:
上述第1数据选择元件是与上述第1时序信号同步地进行逻辑工作的第1一端输入型门元件,
上述第1触发器是与该第1时序信号同步地进行存储工作的第1同步式触发器,
上述第2数据选择元件是与上述第2时序信号同步地进行逻辑工作的第2一端输入型门元件,
上述第2触发器是与该第2时序信号同步地进行存储工作的第2同步式触发器。
29.如权利要求28中所述的电光装置用基板,其特征在于:
上述第1一端输入型门元件和第2一端输入型门元件的至少一个是计时倒相器。
30.如权利要求28中所述的电光装置用基板,其特征在于:
上述第1一端输入型门元件和第2一端输入型门元件的至少一个是3态缓冲器。
31.如权利要求27中所述的电光装置用基板,其特征在于:
上述第1同步式触发器具有:包含循环连接的偶数个倒相器的第1偶数倒相电路;以及与上述第1时序信号同步地断开该第1偶数倒相电路中的初级倒相器的输入与反馈倒相器的输出的导电性的连接的第1存储保持控制用晶体管,
上述第2同步式触发器具有:包含循环连接的偶数个倒相器的第2偶数倒相电路;以及与上述第2时序信号同步地断开该第2偶数倒相电路中的初级倒相器的输入与反馈倒相器的输出的导电性的连接的第2存储保持控制用晶体管。
32.如权利要求27中所述的电光装置用基板,其特征在于:
上述第1同步式触发器具有包含循环连接的偶数个倒相器的第1偶数倒相电路,
该第1偶数倒相电路中的反馈级倒相器是与上述第1时序信号同步地中断逻辑工作的第1计时倒相器,
上述第2同步式触发器具有包含循环连接的偶数个倒相器的第2偶数倒相电路,
该第2偶数倒相电路中的反馈级倒相器是与上述第1时序信号同步地中断逻辑工作的第1计时倒相器。
33.如权利要求31中所述的电光装置用基板,其特征在于:
上述第1偶数倒相电路和第2偶数倒相电路的至少一个是包含2个倒相器的双重倒相电路。
34.如权利要求24中所述的电光装置用基板,其特征在于,还具备:
对上述信号电极供给上述数字数据的串并变换用移位寄存器;
依次选择上述扫描电极的扫描电极选择用移位寄存器;以及
根据来自上述扫描电极选择用移位寄存器的扫描电极驱动波形生成上述第1时序信号的锁存时序电路。
35.一种电光装置,其特征在于,具备:
权利要求24中所述的电光装置用基板;
与该电光装置用基板对置的光透过性基板;以及
位于该电光装置用基板与该光透过性基板之间的电光材料。
36.如权利要求35中所述的电光装置,其特征在于:
在上述光透过性基板上设置了对置电极,
对该对置电极施加在每帧期间内进行切换的共用电压。
37.一种电子装置,其特征在于:
具备权利要求35中所述的电光装置作为显示部。
38.一种投射型显示装置,其特征在于:
具备权利要求35中所述的电光装置作为光调制装置。
39.一种电光装置用基板,具备:被配置成矩阵状的多个像素电极;以及分别与该多个像素电极的每一个导电性地耦合的多个有源元件电路,其特征在于:
该多个有源元件电路的每一个同时并行地进行读出暂时存储的先行信号以进行像素驱动的像素驱动工作和对于从上述先行信号算起一定期间后在信号电极上产生的同一像素的后续信号的暂时存储工作。
CNB998015377A 1998-08-03 1999-08-03 电光装置用基板、电光装置、电子装置和投射型显示装置 Expired - Fee Related CN1157708C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP21899098A JP3674321B2 (ja) 1998-08-03 1998-08-03 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JP218990/1998 1998-08-03
JP10324298A JP2000148065A (ja) 1998-11-16 1998-11-16 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JP324298/1998 1998-11-16

Publications (2)

Publication Number Publication Date
CN1277709A true CN1277709A (zh) 2000-12-20
CN1157708C CN1157708C (zh) 2004-07-14

Family

ID=26522861

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998015377A Expired - Fee Related CN1157708C (zh) 1998-08-03 1999-08-03 电光装置用基板、电光装置、电子装置和投射型显示装置

Country Status (6)

Country Link
US (1) US6628258B1 (zh)
EP (3) EP1600933A3 (zh)
KR (1) KR100517398B1 (zh)
CN (1) CN1157708C (zh)
TW (1) TW548470B (zh)
WO (1) WO2000008626A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378785C (zh) * 2001-10-10 2008-04-02 株式会社日立制作所 图像显示设备
CN101783892B (zh) * 2009-01-19 2012-08-22 株式会社东芝 固体摄像装置
CN101944316B (zh) * 2006-10-13 2013-03-27 Nlt科技股份有限公司 显示装置
CN106157903A (zh) * 2014-09-23 2016-11-23 元太科技工业股份有限公司 显示器
CN110021260A (zh) * 2018-06-27 2019-07-16 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE276536T1 (de) 1998-07-08 2004-10-15 E Ink Corp Verfahren zur verbesserung der farbwiedergabe in elektrophoretischen vorrichtungen, welche mikrokapseln verwenden
GB0000715D0 (en) * 2000-01-14 2000-03-08 Micropix Technologies Limited A liquid crystal display
WO2001062499A1 (fr) * 2000-02-25 2001-08-30 Matsushita Electric Industrial Co., Ltd. Tete a jet d'encre et dispositif d'enregistrement a jet d'encre
JP4471444B2 (ja) * 2000-03-31 2010-06-02 三菱電機株式会社 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器
US6995753B2 (en) * 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US6992652B2 (en) * 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
JP2002244202A (ja) * 2001-02-14 2002-08-30 Sony Corp 液晶プロジェクタ装置および液晶プロジェクタ装置の駆動方法
JP4198999B2 (ja) 2001-03-13 2008-12-17 イー インク コーポレイション 図面を表示するための装置
KR100819138B1 (ko) * 2001-08-25 2008-04-21 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널의 구동장치 및 그 구동방법
WO2003034381A2 (en) * 2001-09-20 2003-04-24 Pioneer Corporation Drive circuit for light emitting elements
TW594150B (en) * 2001-09-25 2004-06-21 Sanyo Electric Co Display device
JP3725458B2 (ja) * 2001-09-25 2005-12-14 シャープ株式会社 アクティブマトリクス表示パネル、およびそれを備えた画像表示装置
JP3917845B2 (ja) * 2001-11-16 2007-05-23 シャープ株式会社 液晶表示装置
GB0130601D0 (en) * 2001-12-21 2002-02-06 Koninkl Philips Electronics Nv Active matrix display device
US7223672B2 (en) 2002-04-24 2007-05-29 E Ink Corporation Processes for forming backplanes for electro-optic displays
US20030227447A1 (en) * 2002-06-04 2003-12-11 Ngk Insulators, Ltd. Display device
US7006061B2 (en) * 2002-06-04 2006-02-28 Ngk Insulators, Ltd. Display device
US8363299B2 (en) 2002-06-10 2013-01-29 E Ink Corporation Electro-optic displays, and processes for the production thereof
US7839564B2 (en) 2002-09-03 2010-11-23 E Ink Corporation Components and methods for use in electro-optic displays
JP2004109718A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 画像表示装置
KR100486282B1 (ko) * 2002-11-16 2005-04-29 삼성전자주식회사 에스티엔(STN :Super TvistedNematic) 액정 표시 장치 구동 회로 및 구동 방법.
JP2007507737A (ja) * 2003-10-03 2007-03-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電気泳動ディスプレイユニット
FR2866465A1 (fr) * 2004-02-18 2005-08-19 Thomson Licensing Sa Dispositif d'affichage avec valve lcos de taille reduite
TWI272560B (en) * 2004-05-21 2007-02-01 Au Optronics Corp Data driving circuit and active matrix organic light emitting diode display
TWI241489B (en) * 2004-06-16 2005-10-11 High Tech Comp Corp Multimedia data management method and capture/storage device
FR2873227B1 (fr) 2004-07-13 2006-09-15 Thales Sa Afficheur matriciel
US7868903B2 (en) * 2004-10-14 2011-01-11 Daktronics, Inc. Flexible pixel element fabrication and sealing method
US8344410B2 (en) 2004-10-14 2013-01-01 Daktronics, Inc. Flexible pixel element and signal distribution means
US8001455B2 (en) * 2004-10-14 2011-08-16 Daktronics, Inc. Translation table
US7893948B1 (en) 2004-10-14 2011-02-22 Daktronics, Inc. Flexible pixel hardware and method
TW200614143A (en) * 2004-10-19 2006-05-01 Ind Tech Res Inst Pixel equivalent circuit and method for improving the hold type of pixels
CN102394049B (zh) * 2005-05-02 2015-04-15 株式会社半导体能源研究所 显示装置的驱动方法
CN100449599C (zh) * 2005-06-03 2009-01-07 宏齐科技股份有限公司 显示器的驱动电路及其驱动方法
JP5072344B2 (ja) * 2006-01-06 2012-11-14 キヤノン株式会社 液晶表示装置、画像表示システムおよび液晶表示装置の制御方法
KR100845136B1 (ko) * 2006-08-30 2008-07-09 삼성전자주식회사 데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기
KR101277975B1 (ko) * 2006-09-07 2013-06-27 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 구비한 데이터 드라이버,액정표시장치
DE202007002770U1 (de) * 2007-02-26 2008-07-10 Aeg Gesellschaft für Moderne Informationssysteme mbH LCD-Anzeigeelement und LCD-Anzeigetafel
US9199441B2 (en) 2007-06-28 2015-12-01 E Ink Corporation Processes for the production of electro-optic displays, and color filters for use therein
US8509567B2 (en) * 2007-07-09 2013-08-13 Analog Devices, Inc. Half pixel interpolator for video motion estimation accelerator
US20090207180A1 (en) * 2007-10-16 2009-08-20 Heico Aerospace Company FPD for AIRCRAFT
TWI385657B (zh) * 2009-06-25 2013-02-11 Hon Hai Prec Ind Co Ltd 具有光學模組之電子設備
JP5876635B2 (ja) * 2009-07-22 2016-03-02 セイコーエプソン株式会社 電気光学装置の駆動装置、電気光学装置及び電子機器
US8654436B1 (en) 2009-10-30 2014-02-18 E Ink Corporation Particles for use in electrophoretic displays
EP2553522B1 (en) 2010-04-02 2016-03-23 E-Ink Corporation Electrophoretic media
US8847872B2 (en) * 2010-07-07 2014-09-30 Himax Display, Inc. Display for driving a pixel circuitry with positive and negative polarities during a frame period and pixel circuitry
US9313476B2 (en) * 2014-08-07 2016-04-12 Omnivision Technologies, Inc. Precharged latched pixel cell for a time of flight 3D image sensor
US11536950B2 (en) * 2017-12-29 2022-12-27 Texas Instruments Incorporated Capacitive-based determination of micromirror status
WO2019220894A1 (ja) * 2018-05-15 2019-11-21 ソニー株式会社 液晶表示装置及び電子機器

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114987A (en) * 1980-02-15 1981-09-09 Suwa Seikosha Kk Liquid crystal element
JPS59139078A (ja) * 1983-01-31 1984-08-09 セイコーエプソン株式会社 アクテイブパネル用集積回路基板
KR900005489B1 (ko) * 1984-04-26 1990-07-30 마쯔시다덴기산교 가부시기가이샤 액정표시장치의 구동회로
JPS6371889A (ja) * 1986-09-16 1988-04-01 松下電器産業株式会社 表示装置の駆動回路
JPH0290194A (ja) * 1988-09-28 1990-03-29 Hitachi Ltd 表示装置
GB2223618A (en) * 1988-10-07 1990-04-11 Philips Electronic Associated Display devices
JPH0312693A (ja) * 1989-06-09 1991-01-21 Oki Electric Ind Co Ltd カラー液晶表示装置
JPH0364791A (ja) * 1989-08-03 1991-03-20 Casio Comput Co Ltd Tft液晶表示装置
JPH03112693A (ja) 1989-09-27 1991-05-14 Mutoh Ind Ltd 用紙駆動型自動製図機における加圧ローラ支持機構
JPH04181599A (ja) * 1990-11-15 1992-06-29 Fuji Electric Co Ltd ディジタル集積回路
JP2829149B2 (ja) * 1991-04-10 1998-11-25 シャープ株式会社 液晶表示装置
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
JP3489169B2 (ja) * 1993-02-25 2004-01-19 セイコーエプソン株式会社 液晶表示装置の駆動方法
TW356546B (en) * 1993-08-10 1999-04-21 Sharp Kk An image display apparatus and a method for driving the same
JP3230629B2 (ja) * 1993-08-10 2001-11-19 シャープ株式会社 画像表示装置
JPH0792935A (ja) * 1993-09-22 1995-04-07 Sharp Corp 画像表示装置
JP3207693B2 (ja) * 1994-12-13 2001-09-10 シャープ株式会社 画像表示装置
WO1995026544A1 (en) * 1994-03-23 1995-10-05 Philips Electronics N.V. Display device
US5499062A (en) * 1994-06-23 1996-03-12 Texas Instruments Incorporated Multiplexed memory timing with block reset and secondary memory
JP3677100B2 (ja) 1994-10-26 2005-07-27 株式会社東芝 フラットパネル表示装置およびその駆動方法
JPH08179727A (ja) * 1994-12-20 1996-07-12 Fujitsu General Ltd 液晶プロジェクタ
JP3277085B2 (ja) * 1994-12-27 2002-04-22 シャープ株式会社 液晶表示装置
US5670977A (en) 1995-02-16 1997-09-23 Texas Instruments Incorporated Spatial light modulator having single bit-line dual-latch memory cells
US5682174A (en) * 1995-02-16 1997-10-28 Texas Instruments Incorporated Memory cell array for digital spatial light modulator
JPH08279388A (ja) 1995-04-04 1996-10-22 Idemitsu Kosan Co Ltd 電気回路の接続方法
JP3520131B2 (ja) * 1995-05-15 2004-04-19 株式会社東芝 液晶表示装置
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
JP3175001B2 (ja) * 1996-02-23 2001-06-11 キヤノン株式会社 液晶表示装置及びその駆動方法
US5903250A (en) * 1996-10-17 1999-05-11 Prime View International Co. Sample and hold circuit for drivers of an active matrix display
JPH10282931A (ja) * 1997-04-01 1998-10-23 Toshiba Microelectron Corp 液晶駆動回路及び液晶表示装置
JPH1185059A (ja) * 1997-09-05 1999-03-30 Casio Comput Co Ltd 表示素子、表示素子の製造方法及び表示素子の駆動方法
TW500939B (en) * 1998-01-28 2002-09-01 Toshiba Corp Flat display apparatus and its display method
KR100330363B1 (ko) * 1999-03-18 2002-04-01 니시무로 타이죠 액티브 매트릭스형 액정표시장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378785C (zh) * 2001-10-10 2008-04-02 株式会社日立制作所 图像显示设备
CN101944316B (zh) * 2006-10-13 2013-03-27 Nlt科技股份有限公司 显示装置
CN101783892B (zh) * 2009-01-19 2012-08-22 株式会社东芝 固体摄像装置
CN106157903A (zh) * 2014-09-23 2016-11-23 元太科技工业股份有限公司 显示器
CN110021260A (zh) * 2018-06-27 2019-07-16 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
US11430372B2 (en) 2018-06-27 2022-08-30 Boe Technology Group Co., Ltd. Pixel circuit, driving method thereof, and display apparatus

Also Published As

Publication number Publication date
CN1157708C (zh) 2004-07-14
KR100517398B1 (ko) 2005-09-28
WO2000008626A1 (fr) 2000-02-17
TW548470B (en) 2003-08-21
EP1600932A2 (en) 2005-11-30
EP1026658A1 (en) 2000-08-09
US6628258B1 (en) 2003-09-30
EP1600932A3 (en) 2007-02-28
KR20010030910A (ko) 2001-04-16
EP1600933A2 (en) 2005-11-30
EP1026658A4 (en) 2005-02-09
EP1600933A3 (en) 2007-02-21

Similar Documents

Publication Publication Date Title
CN1157708C (zh) 电光装置用基板、电光装置、电子装置和投射型显示装置
CN1194331C (zh) 扫描驱动电路、显示装置、电光装置及扫描驱动方法
CN1266665C (zh) 液晶显示装置
CN1197050C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN100338645C (zh) 液晶驱动装置和液晶显示模块
CN1197049C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1287342C (zh) 移位寄存器以及具备该寄存器的显示装置
CN1178191C (zh) 显示装置
CN1199142C (zh) 电光装置及其驱动方法、有机电致发光显示装置以及电子装置
CN1188739C (zh) 带有图象读取功能的液晶显示装置及图象读取方法
CN1193337C (zh) 液晶显示装置、驱动电路、驱动方法
CN1304894C (zh) 液晶显示装置及其驱动方法
CN1194332C (zh) 显示控制装置、电光学装置、显示装置和显示控制方法
CN1162736C (zh) 显示装置的驱动方法、显示装置及电子装置
CN1179313C (zh) 显示装置
CN1868003A (zh) 移位寄存器、具有此移位寄存器的液晶显示装置和使用其驱动扫描线的方法
CN1339773A (zh) 液晶显示器及它和包含它的便携式信息装置的驱动方法
CN1860519A (zh) 驱动移位寄存器的方法、移位寄存器、具有移位寄存器的液晶显示设备
CN1141471A (zh) 液晶显示板和液晶显示器
CN1388509A (zh) 扫描驱动电路、显示装置、电光学装置及扫描驱动方法
CN1595243A (zh) 显示装置
CN1573905A (zh) 光电装置、光电装置的驱动方法
CN1467693A (zh) 驱动电路、光电装置及其驱动方法
CN1495496A (zh) 液晶显示设备、液晶显示设备驱动方法以及液晶投影装置
CN1893064A (zh) 集成电路装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040714

Termination date: 20170803

CF01 Termination of patent right due to non-payment of annual fee