CN1282963A - 具有改进的半选择裕量的磁存储器结构 - Google Patents

具有改进的半选择裕量的磁存储器结构 Download PDF

Info

Publication number
CN1282963A
CN1282963A CN00117928.4A CN00117928A CN1282963A CN 1282963 A CN1282963 A CN 1282963A CN 00117928 A CN00117928 A CN 00117928A CN 1282963 A CN1282963 A CN 1282963A
Authority
CN
China
Prior art keywords
magnetic
conductor
key
course
store
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00117928.4A
Other languages
English (en)
Other versions
CN1156849C (zh
Inventor
M·K·巴塔查亚
J·A·布鲁格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1282963A publication Critical patent/CN1282963A/zh
Application granted granted Critical
Publication of CN1156849C publication Critical patent/CN1156849C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Abstract

可增加半选择裕量的磁存储器包括磁存储单元阵列,每个滋存储单元阵列包括具有易磁化轴的数据存储层和导体阵列,每个导体与易磁化轴之间有一个方向夹角,它预置为可以增加磁存储器中的半选择裕量。方向夹角为使所选的存储单元中的水平写磁场增加而垂直写磁场减小。任一磁存储单元包括含有控制层的结构化的数据存储层,它减小了未选的磁存储单元被半选择开关的可能性。

Description

具有改进的半选择裕量的磁存储器结构
本发明属于磁存储器领域。更确切地说，本发明涉及的是能产生改进的半选择裕量的磁存储器结构。
磁存储器如磁随机存取存储器(MRAM)通常包含一个磁存储单元阵列。典型的磁存储单元包括磁化强度可变的磁化薄膜层和在特定方向上磁化强度固定或“钉住(pinning)”的磁化薄膜层。磁化强度可变的磁化薄膜可作为数据存储层而磁化强度固定的磁化薄膜可作为参考层。
典型地，磁存储单元的逻辑状态由与数据存储层和参考层的相对磁化方向相关的阻抗表示。如果数据存储层的磁化方向基本平行于参考层的磁化方向，则典型地磁存储单元为低阻抗状态。如果数据存储层的磁化方向基本反平行于参考层的磁化方向，则典型地磁存储单元为高阻抗状态。
通常，通过施加外部磁场使数据存储层的磁化方向旋转从而在磁存储单元中写入所需的逻辑状态。数据存储层中的磁化方向典型地沿着通常称为易磁化轴的数据存储层的轴。根据所需的逻辑状态，施加外部磁场使数据存储层从沿着易磁化轴的磁化方向翻转，使其平行或反平行于参考层的磁化方向。
已有的磁存储器通常包括由字线和位线组成的阵列，字线和位线用于在写入时将外部磁场加到磁存储单元上。磁存储单元通常位于字线和位线的交叉点上。
通常，通过将电流加到选中的磁存储单元所在的字线和位线上来写选中的存储单元。典型地，加到该位线上的电流产生一个基本沿着选中的磁存储单元的易磁化轴的磁场。沿着易磁化轴的磁场可称为水平写磁场。通常，加到该字线上的电流产生一个基本垂直于选中的磁存储单元的易磁化轴的磁场。
典型地，只有选中的磁存储单元接受水平和垂直写磁场。其它耦合于该字线的磁存储单元通常只接收垂直的写磁场。其它耦合于该位线的磁存储单元通常只接收水平写磁场。
水平和垂直写磁场的幅度通常选为足够高，可使选中的磁存储单元开关其逻辑状态，而又足够低，可使受水平或垂直写磁场作用的其他磁存储单元不会开关其逻辑状态。只接收到水平或垂直写磁场的磁存储单元的不期望的开关通常称为半选择开关。
通常，磁存储单元在生产中的不一致性增加了半选择开关的可能性。例如磁存储单元的水平或垂直尺寸或形状在生产中的不一致性可以增加半选择开关的可能性。另外，数据存储层的厚度不一致或晶态各向异性也可增加半选择开关的可能性。不幸地是，这种生产中的不一致使磁存储器的生产产量减少并且减小了已有的存储器的可靠性。
本发明公开了具有改进的半选择裕量的磁存储器。磁存储器包括一个磁存储单元阵列和一个导体阵列，每个磁存储单元具有含易磁化轴的数据存储层，每个导体与易磁化轴有一个方向夹角，该角可预置以增加磁存储器中的半选择裕量。方向夹角使选中的磁存储单元中的水平写磁场增加而垂直写磁场减小。磁存储单元包括结构化的数据存储层，它包括一个控制层，该控制层可减小半选择开关未选中的磁存储单元的可能性。
本发明的其他特性和优点将在下面的详述中显现。
将参照作为特例的实施方案和与其相应的下列附图说明本发明。
图1是根据本发明技术的磁存储器的顶视图。
图2所示是有角度的磁场H1和H2及磁存储单元的数据存储层的开关特性之间的关系。
图3所示是在写操作时具有增加的半选择裕量的磁存储单元的结构。
图4说数据层结构中含有控制层的磁存储单元的开关特性。
图1是根据本发明的磁存储器10的顶视图。磁存储器10包括一个磁存储单元阵列41-43。磁存储器10还包括导体阵列20-21和30-31，它使能磁存储单元40-43的读写。在一个实施方案中，导体30-31是定义磁存储器10的行的顶部导体而导体20-21是定义磁存储器10的列的底部导体。
在一个实施方案中，磁存储单元40-43中每个存储单元包括作为数据存储层的磁化薄膜，作为参考层的磁化薄膜，和位于数据存储层和参考层之间隧道势垒。该磁存储单元的结构同于旋转隧道器件(spintunneling device)，其中在读操作时电荷迁移穿过隧道势垒。当读电压加到磁存储单元上时，由于自旋转隧道现象产生电荷迁移穿过隧道势垒。在另一实施方案中，一种巨磁阻(GMR)结构可用于磁存储单元40-43中。
图中还显示了一个X-Y轴的坐标系，它将用于描述导体20-21和30-31与磁存储单元40-43之间的相对方向和写操作时加到磁存储单元40-43上的磁场之间的相对方向。X轴基本上与磁存储单元40-43的数据存储层的易磁化轴平行。它作为水平方向。Y轴基本上与磁存储单元40-43的数据存储层的易磁化轴垂直，并作为垂直方向。
形成磁存储单元40-43，使其易磁化轴基本上与X轴平行。形成导体30-31，使其基本上与导体20-21成直角。另外，每个导体20-21和导体30-31是这样组成的，即它们与基本沿X轴的磁存储单元40-43的易磁化轴之间有一个预选的方向夹角。这些几何结构可以用已知的磁化薄膜处理技术，如光刻法，掩膜法和蚀刻法形成。
磁存储单元40-43的逻辑状态由加到导体20-21和30-31上的电流控制。例如，通过在导体20和30上加电流来写位于其交叉点上的磁存储单元40。根据右手定律，加到导体30上的电流在磁存储单元中某一方向产生磁场(H1)。导体30中的该电流还在磁存储单元42中产生磁场H1。同样地，根据右手定律，加到导体20上的电流在磁存储单元40和41的一个方向上产生磁场(H2)。
预置的导体20-21和30-31与磁存储单元40-43中的数据存储层的易磁化轴之间的方向夹角是这样的，即H1和H2的垂直分量在磁存储单元40中互相抵消而H1和H2的水平分量在沿磁存储单元40的易磁化轴上合成。导体20-21和30-31的该预置的方向夹角还是这样的，即磁存储单元42和41中的H1和H2磁场的磁力分别远低于旋转磁存储单元42和41的数据存储层所需的力。在一个实施方案中，导体20-21和30-31的方向与磁存储单元40-43中的数据存储层的易磁化轴之间的预置夹角基本为与X或Y轴相夹45度。
图2所示是H1和H2磁场及磁存储单元40的数据存储层的开关特性之间的关系。在本实施方案中，导体20和30的方向与磁存储单元40中的数据存储层的易磁化轴之间的预定夹角基本等于45度。这样，矢量H1与X轴形成一个45度的夹角。同样地，矢量H2与X轴形成一个45度的夹角。矢量Hw是矢量H1和H2合成的矢量。
线50表示磁存储单元40的数据存储层的理论开关特性。线50表示使磁存储单元40的数据存储层中的磁化方向在-X和+X方向之间翻转所需的具有最小幅度为Hs的磁场。
H1和H2磁场的幅度可预定为可使合成磁场Hw的幅度大于或等于写磁存储单元40所需的磁场幅度Hs。例如，如果H1和H2磁场使磁场Hw的幅度等于Hs，则H1和H2磁场均有一个幅度等于Hs／2的X分量HHs。这意味着在对磁存储单元40进行写操作时，磁存储单元41和42在水平方向均受等于Hs／2的写磁场作用。这相当于百分之百的半选择裕量。为了改进写裕量，H1和H2磁场的幅度最好稍大于产生Hw磁场所需的幅度。
实际中，由于生产中的不一致性，磁存储单元40-43中由线50表示的开关特性不同。另外，开关特性可以是在垂直磁场存在的情况下，H1或H2磁场的X分量的幅度较小就可使磁存储单元41和42开关。换言之，在离X轴越远，线50越弯向Y轴。这是由于不同的因素。例如，这些因素可以是磁存储单元40-43的数据存储层的晶态各向异性值(HK)在生产中的不一致性。另外，它可以是磁存储单元40-43的数据存储层的厚度或形状的不一致性。例如，光刻法的处理步骤可以使本应矩形的边缘变成圆形。而且，数据存储层为方形而不是矩形在开关特性上也有很大的不同。
图3所示为在写操作时具有增加的半选择裕量的磁存储器40的结构。磁存储器40包括参考层64，介质材料的隧道势垒72和数据层结构74。
参考层64是一层其磁化由钉住层66钉住的磁化薄膜。钉住层66可以是一层抗铁磁性材料如铁锰合金(FeMn)或镍锰合金(NiMn)。
数据层结构74包括数据层62和控制层60。数据层62作为数据存储层根据所加的写磁场沿易磁化轴开关磁化方向。数据层62和控制层由去耦层70分隔开。
控制层60的晶态各向异性值相对低于数据层62的晶态各向异性值。例如，控制层60的晶态各向异性值为5oe而数据层62的晶态各向异性值为30-40oe。
去耦层70可由如铜或Ta等材料组成，去耦数据层62和控制层60中的磁场。由于不存在交叉耦合，可以使数据层62和控制层60中的磁场彼此自由地旋转。但是，在开关之后数据层62的状态稳定的情况下，数据层62的磁化方向与控制层的磁化方向相反，如图中箭头所示。这是由于数据层62和控制层60之间有静磁耦合。在存在垂直方向的磁场的情况下，加在控制层60上的磁场阻止或抑制开关。
图4所示的线52是说明具有数据层结构74的数据存储单元40的开关特性。在存在垂直磁场的情况下，控制层60的存在增加了开关数据层结构74所需的水平磁场的幅度。例如，加到磁存储单元40的H1磁场的水平分量为HHS，需要磁场HHS+HM来翻转受H1磁场的垂直分量作用的数据层结构74。HM大于HHS，由此产生了大于百分之百的半选择裕量。
对于有更大的垂直磁场来说，半选择裕量HM由线52离开Y轴的曲率确定。该曲率可通过增加控制层60的厚度相对于数据层62的厚度来增大。其他隧道参数包括控制层60和数据层62的晶态各向异性值以及去耦层70的厚度。
前面对本发明进行了详述，它未穷尽或限制公开本发明的精确实施方案。相应地，本发明的范围由附加权利要求限定。

Claims (23)

1、一种磁存储器，包括：
磁存储单元阵列，每个磁存储单元包括具有易磁化轴的数据存储层；
导体阵列，每个导体与易磁化轴之间有一个方向夹角，该角度被预置以增加磁存储器的半选择裕量。
2、权利要求1的磁存储器，其中加到导体对上的电流在导体对交叉点的磁存储单元中产生第一和第二磁场，并在导体对不相交处的磁存储单元中产生第一或第二磁场。
3、权利要求2的磁存储器，其中所述夹角预置为使第一和第二磁场沿易磁化轴的分量的合成量可旋转导体对相交处的磁存储单元的数据存储层的磁化方向。
4、权利要求2的磁存储器，其中所述夹角预置为使不处于导体对交叉点的磁存储单元中第一磁场沿易磁化轴的分量基本等于处于导体对交叉点的磁存储单元的第一和第二磁场的合成量的一半。
5、权利要求2的磁存储器，其中所述夹角预置为使不处于导体对交叉点的磁存储单元中第二磁场沿易磁化轴的分量基本等于处于导体对交叉点的磁存储单元的第一和第二磁场的合成量的一半。
6、权利要求2的磁存储器，其中所述夹角预置为使在处于导体对交叉点的磁存储单元中第一和第二磁场垂直易磁化轴的分量互相抵消。
7、权利要求2的磁存储器，其中所述夹角基本上等于45度。
8、权利要求1的磁存储器，其中每个磁存储单元还包括：
位于数据存储层上的去耦层；
位于去耦层上的控制层，使得控制层进一步增加磁存储器中的半选择裕量。
9、权利要求8的磁存储器，其中如果磁场包括有基本垂直于易磁化轴的分量，则控制层使旋转数据存储层的磁化方向所需的磁场总量增加。
10、权利要求8的磁存储器，其中形成的具有晶态各向异性的控制层能增加半选择裕量。
11、权利要求8的磁存储器，其中控制层的晶态各向异性基本小于数据存储层的晶态各向异性。
12、权利要求8的磁存储器，其中控制层的厚度设为可增加半选择裕量。
13、一种改进磁存储器中的半选择裕量的方法，包括以下步骤：
形成磁存储单元阵列，每个磁存储单元包括具有易磁化轴的数据存储层；
形成导体阵列，每个导体与易磁化轴之间有一个可增加磁存储器的半选择裕量的方向夹角。
14、权利要求13的方法，其中形成导体阵列的步骤包括形成这样的阵列即加到导体对上的电流在位于导体对交叉点的磁存储单元中产生第一和第二磁场，并在位于导体对不相交处的磁存储单元中产生第一或第二磁场。
15、权利要求14的方法，其中所述夹角预置为第一和第二磁场的沿易磁化轴的分量的合成量可旋转位于导体对交叉点处的磁存储单元的数据存储层的磁化方向。
16、权利要求14的方法，其中所述夹角预置为使不位于导体对交叉点的磁存储单元中第一磁场沿易磁化轴的分量基本等于位于导体对交叉点的磁存储单元的第一和第二磁场的合成量的一半。
17、权利要求14的方法，其中所述夹角预置为使不处于导体对交叉点的磁存储单元中第二磁场沿易磁化轴的分量基本等于位于导体对交叉点的磁存储单元的第一和第二磁场的合成量的一半。
18、权利要求14的方法，其中所述夹角预置为使位于导体对交叉点的磁存储单元中第一和第二磁场的垂直易磁化轴的分量互相抵消。
19、权利要求14的方法，其中所述夹角基本上等于45度。
20、权利要求13的方法，其中形成磁存储单元阵列的步骤包括以下步骤：
形成一个位于数据存储层上的去耦层；
形成一个位于去耦层上的控制层，使得控制层进一步增加磁存储器中的半选择裕量。
21、权利要求20的方法，其中形成控制层的步骤包括形成具有晶态各向异性的控制层，选择其晶态各向异性以增加半选择裕量。
22、权利要求20的方法，其中形成控制层的步骤包括形成其晶态各向异性小于数据存储层的晶态各向异性的控制层的步骤。
23、权利要求20的方法，其中形成控制层的步骤包括形成有一厚度的控制层，可选择其厚度以增加半选择裕量。
CNB001179284A 1999-07-28 2000-05-29 具有改进的半选择裕量的磁存储器结构 Expired - Fee Related CN1156849C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/363081 1999-07-28
US09/363,081 US6134139A (en) 1999-07-28 1999-07-28 Magnetic memory structure with improved half-select margin
US09/363,081 1999-07-28

Publications (2)

Publication Number Publication Date
CN1282963A true CN1282963A (zh) 2001-02-07
CN1156849C CN1156849C (zh) 2004-07-07

Family

ID=23428708

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001179284A Expired - Fee Related CN1156849C (zh) 1999-07-28 2000-05-29 具有改进的半选择裕量的磁存储器结构

Country Status (4)

Country Link
US (1) US6134139A (zh)
EP (1) EP1073061A1 (zh)
JP (1) JP2001044379A (zh)
CN (1) CN1156849C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431043C (zh) * 2001-09-20 2008-11-05 国家科研中心 带有写禁止选择的磁存储器及其写入方法
CN1503976B (zh) * 2001-04-11 2010-09-08 因芬尼昂技术股份公司 操作mram半导体存储器排列的方法
CN102564471A (zh) * 2010-12-15 2012-07-11 英飞凌科技股份有限公司 磁阻角度传感器

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424561B1 (en) * 2000-07-18 2002-07-23 Micron Technology, Inc. MRAM architecture using offset bits for increased write selectivity
US7035138B2 (en) * 2000-09-27 2006-04-25 Canon Kabushiki Kaisha Magnetic random access memory having perpendicular magnetic films switched by magnetic fields from a plurality of directions
US6579625B1 (en) * 2000-10-24 2003-06-17 Motorola, Inc. Magnetoelectronics element having a magnetic layer formed of multiple sub-element layers
US6351409B1 (en) * 2001-01-04 2002-02-26 Motorola, Inc. MRAM write apparatus and method
US6567297B2 (en) * 2001-02-01 2003-05-20 Micron Technology, Inc. Method and apparatus for sensing resistance values of memory cells
US6466471B1 (en) 2001-05-29 2002-10-15 Hewlett-Packard Company Low power MRAM memory array
US6510080B1 (en) 2001-08-28 2003-01-21 Micron Technology Inc. Three terminal magnetic random access memory
US6570783B1 (en) 2001-11-15 2003-05-27 Micron Technology, Inc. Asymmetric MRAM cell and bit design for improving bit yield
US20030161180A1 (en) * 2002-02-22 2003-08-28 Bloomquist Darrel R. Shared bit lines in stacked MRAM arrays
US6646910B2 (en) 2002-03-04 2003-11-11 Hewlett-Packard Development Company, L.P. Magnetic memory using reverse magnetic field to improve half-select margin
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US6765819B1 (en) 2002-07-25 2004-07-20 Hewlett-Packard Development Company, Lp. Magnetic memory device having improved switching characteristics
US6809958B2 (en) 2002-09-13 2004-10-26 Hewlett-Packard Development Company, L.P. MRAM parallel conductor orientation for improved write performance
JP2004111437A (ja) * 2002-09-13 2004-04-08 Toshiba Corp 磁気記憶装置
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
US6917087B2 (en) * 2003-02-21 2005-07-12 Micron Technology, Inc. Tilted array geometry for improved MRAM switching
US6751147B1 (en) 2003-08-05 2004-06-15 Hewlett-Packard Development Company, L.P. Method for adaptively writing a magnetic random access memory
US6826086B1 (en) 2003-08-05 2004-11-30 Hewlett-Packard Development Company, L.P. Method, apparatus and system for erasing and writing a magnetic random access memory
US7240275B2 (en) * 2003-08-05 2007-07-03 Hewlett-Packard Development Company, L.P. Logical data block, magnetic random access memory, memory module, computer system and method
US6987692B2 (en) * 2003-10-03 2006-01-17 Hewlett-Packard Development Company, L.P. Magnetic memory having angled third conductor
JP4766835B2 (ja) * 2003-12-05 2011-09-07 公秀 松山 静磁気結合を利用した磁性ランダムアクセスメモリセル
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US20070279971A1 (en) * 2004-06-04 2007-12-06 Micron Technology, Inc. Modified pseudo-spin valve (psv) for memory applications
JP4012196B2 (ja) * 2004-12-22 2007-11-21 株式会社東芝 磁気ランダムアクセスメモリのデータ書き込み方法
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577134A (en) * 1969-09-16 1971-05-04 Sperry Rand Corp Method of operating a convertible memory system
US4887236A (en) * 1987-05-29 1989-12-12 Raytheon Company Non-volatile, radiation-hard, random-access memory
US5155642A (en) * 1989-11-29 1992-10-13 International Business Machines Corporation Anisotropy configuration for longitudinally constrained magnetoresistive transducers
US5605733A (en) * 1992-01-22 1997-02-25 Hitachi, Ltd. Magnetic recording medium, method for its production, and system for its use
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
JP3691898B2 (ja) * 1996-03-18 2005-09-07 株式会社東芝 磁気抵抗効果素子、磁気情報読み出し方法、及び記録素子
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP3455055B2 (ja) * 1997-05-09 2003-10-06 株式会社東芝 磁気素子とそれを用いた磁気ヘッドおよび磁気記憶装置
JPH1186236A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 磁気素子、磁気メモリおよび光磁気素子
US6104633A (en) * 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503976B (zh) * 2001-04-11 2010-09-08 因芬尼昂技术股份公司 操作mram半导体存储器排列的方法
CN100431043C (zh) * 2001-09-20 2008-11-05 国家科研中心 带有写禁止选择的磁存储器及其写入方法
CN102564471A (zh) * 2010-12-15 2012-07-11 英飞凌科技股份有限公司 磁阻角度传感器

Also Published As

Publication number Publication date
JP2001044379A (ja) 2001-02-16
EP1073061A1 (en) 2001-01-31
CN1156849C (zh) 2004-07-07
US6134139A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
CN1156849C (zh) 具有改进的半选择裕量的磁存储器结构
CN1246708A (zh) 用于改进响应的具有离轴基准层取向的磁存储器单元
US20030086321A1 (en) Methods of increasing write selectivity in an MRAM
CN1192394C (zh) 多位磁存储单元
US6205051B1 (en) Stabilized magnetic memory cell
CN1150557C (zh) 有磁力地稳定的磁阻存储元件
CN100347785C (zh) 磁性随机存取存储器设备及在其中切换存储状态的方法
US6477077B2 (en) Non-volatile memory device
CN1556997A (zh) 带有写禁止选择的磁存储器及其写入方法
US6791872B2 (en) Method and article for concentrating fields at sense layers
CN101060011A (zh) 数据写入方法
EP1609153A1 (en) Simultaneous reading from and writing to different memory cells
US7206220B2 (en) MRAM-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference
EP1573742A2 (en) Magnetoresistive memory cell array and mram memory comprising such array
US20040213055A1 (en) Magneto-resistive memory cell structures with improved selectivity
CN1335625A (zh) 存储单元具有磁阻存储效应的集成存储器
CN1790543A (zh) 一种磁性随机存储器参考信号的产生方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee