CN1284203A - 消除金属化学汽相淀积期间的边缘效应的方法 - Google Patents

消除金属化学汽相淀积期间的边缘效应的方法 Download PDF

Info

Publication number
CN1284203A
CN1284203A CN98813226A CN98813226A CN1284203A CN 1284203 A CN1284203 A CN 1284203A CN 98813226 A CN98813226 A CN 98813226A CN 98813226 A CN98813226 A CN 98813226A CN 1284203 A CN1284203 A CN 1284203A
Authority
CN
China
Prior art keywords
substrate
exposing
susceptor
plasma
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98813226A
Other languages
English (en)
Other versions
CN1174471C (zh
Inventor
尚塔尔·阿里纳
罗纳德·贝特伦
伊曼纽尔·圭多蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1284203A publication Critical patent/CN1284203A/zh
Application granted granted Critical
Publication of CN1174471C publication Critical patent/CN1174471C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/913—Diverse treatments performed in unitary chamber

Abstract

一种消除在半导体基片(22)表面(26a,26b)上化学汽相淀积例如铜等金属时的边缘效应的方法。反应室(46)内的基座(20)暴露于等离子体。其上容纳且利用化学汽相淀积法处理的基片(22)在边缘(44)和非边缘表面(28)上具体均匀金属层。在将基座(20)再次暴露于等离子体之前,可以处理多个基片(22)。

Description

消除金属化学汽相淀积期间的边缘效应的方法
发明领域
本发明一般涉及在半导体基片上金属膜的化学汽相淀积(CVD)，特别涉及一种消除基片表面边缘处例如铜等材料的不充分的薄淀积物的方法。
发明背景
在形成集成电路(IC)时，含金属和准金属元素的薄膜经常淀积于半导体基片或晶片的表面上。这些薄膜在电路中和IC的各器件间提供导电欧姆接触。例如，所要求金属的薄膜可加于半导体基片中接触孔或通孔的暴露表面上，该膜穿过基片的累及层(inculpative layers)，提供用于形成绝缘层间互连的导电材料栓塞。
淀积薄金属膜的一种公知方法是化学汽相淀积(CVD)，其中薄膜利用基片表面处各种淀积物或反应气体间的化学反应淀积。在CVD中，在真空反应室内部，使反应气体接近基片，那么这些气体在基片表面上反应，于是得到一种或多种在暴露基片表面上形成薄膜的产物。
当铜是利用CVD在基片上淀积的金属膜时，氮化钛(TiN)为共同表面底层，这是由于氮化钛具有高扩散阻挡力。在钛成分即TiN的富钛表面层处于其自然金属形式时，由于钛金属提供了这种电子传递反应所需要的自由电子，所以铜膜可以利用CVD迅速地淀积于基片表面上。在TiN中的钛成分被氧化时，或在基片表面富氮时，铜膜不淀积直到铜金属前体的成核层形成于基片表面上。由于直到成核层形成，铜才淀积于氧化的基片表面上，所以也称作诱导时间(incubationtime)的成核层形成的延迟时间是非生产性的。
铜前体分子在将进行淀积的基片表面上建立稳定位长点的几率称作它的“吸附系数”。在基片表面为TiN时，铜的吸附系数仅为约1％，而在基片表面覆盖一新生铜膜时，该系数增大到约100％。
利用CVD在基片淀积铜时的一个常见的问题是所谓的“边缘效应(edge effect)”。边缘效应定义为在与基片的非边缘区域相比，基片的边缘淀积的铜较少或没有淀积的铜。边缘效应是基座上的主要是来自先前淀积的新生铜与基片自身主要是氧化形式的金属层的不同材料造成的。基座上反应剂前体的吸附系数为100％，而基片上则相当小。因此，基座将消耗比基片更多的反应剂，所以在基片边缘附近产生了反应剂耗尽区。由于缺少前体及吸附系数低，基片边缘将经历更长的诱导期。更长的诱导期的结果是边缘附近比晶片或基片内部的金属淀积少。
已观察到，在新的氧化过的基座上处理的第一基片不存在边缘效应。于是产生了铜的每次淀积都利用新的氧化过的基座的通用方法。然而，事实是造成了商业半导体生产的低效率和高成本。消除边缘效应便可以提高在基片表面边缘上淀积金属膜的速率，进而可以缩短边缘处的诱导期。所以可以提高半导体基片生产的效率。因此需要一种消除半导体基片生产中边缘效应的经济上可行的方法。
发明概述
至此，根据本发明的原理，本发明的一个目的是提供一种消除在半导体基片上金属CVD的边缘效应的方法。
本发明的另一目的是在每次淀积时不利用新基座的情况下消除在半导体基片上金属CVD的边缘效应。
本发明再一目的是提供一种在整个基片表面积上具有基本均匀厚度的金属膜敷层的半导体基片。
本发明又一目的是提供一种在每次淀积时不利用新基座的情况下消除铜CVD的边缘效应，并提供在整个基片表面积上具有基本均匀厚度的金属膜敷层的半导体基片的方法。
具体说，本发明的目的是提供一种消除半导体基片表面上边缘效应的方法。更具体说，本发明的涉及一种消除化学汽相淀积期间在半导体基片边缘附近不充分地淀积金属或准金属薄膜的问题的方法。
根据本发明的原理，提供一种在基片上淀积均匀金属膜的方法。该方法包括在利用化学汽相淀积法淀积膜前，将基座暴露于等离子体中的步骤。
根据本发明的这一方面，在将基片放置于基座上以淀积金属之前，将基座暴露于等离子体中。在本发明的另一方面中，将其上支撑着基片的基座暴露于等离子体，然后利用化学汽相淀积淀积膜。
根据本发明的又一方面，在多个基片的连续放置和膜镀敷之前，将基座暴露于等离子体。处理了多个基片后，基座优选是再次暴露于等离子体，然后再连续将另外多个基片放置于基座上并进行镀敷。连续基片处理与基座处理的比率优选是3个或更多个处理的基片对1个处理过的基座。
根据本发明再一方面，在温度为约120-700℃，压力为约0.1-25乇，功率为约50-1500W，频率为约250-500KHz，氢流量为约10-5000 sccm，氩流量为约10-1500 sccm的真空反应室内，单独将基座或将支撑着基片的基座暴露于氢/氩等离子体中约2-240秒的时间，所述氢/氩等离子体由加在反应室的喷头上的射频发生器激发。暴露可以发生在基片支撑于基座上以进行铜CVD或任何其它金属CVD之前，或基片支撑于基座上后发生。
利用上述方法，提供了一种通过将基座或支撑着基片的基座暴露于等离子体，消除进行金属CVD的基片上的边缘效应的方法。优选的是提供一种通过将基座或支撑着基片的基座暴露于氢/氩等离子体，消除进行铜CVD的基片上的边缘效应的方法。从各附图及对其的说明中，可以更清楚本发明的这些和其它目的及优点。
附图的简要说明
图1是基座和基片的示意图。
图2是用于铜CVD的反应室的示意剖面图。
图3是利用本发明的方法淀积铜后支撑着基片的基座的示图。
附图的详细说明
参见图1，图1示出了铜CVD期间支撑半导体基片22的基座20及将被支撑的基片22。典型的基座20的上表面26a和侧面26b上具有自然氧化物层24。基片22上具有约10-约20埃厚的自然氧化物层30作其上表面28。该上层30位于厚约500埃的TiN层32上，TiN层32位于硅基底34上。
基片22具有边缘区44，该区限定为基片边缘附近的区域，在该区，在随后的铜或其它金属CVD期间反应剂耗尽。在随后的铜或其它金属的CVD期间，限定为不包括边缘区44的基片22的其余区将不耗尽反应剂。
参见图2，该图示出了用于利用CVD在半导体基片22的表面28上淀积铜的反应器45。反应器45包括一个封入处理空间48的反应室46。在示出的容纳基座20上的基片22的反应室46内，CVD的反应剂气体被输送到处理空间48。例如题为“CVD和PECVD反应的低温淀积方法和设备”的美国专利5，628，829中介绍的系统等的气体输送系统，为本CVD工艺提供合适的气体流和气体分布，上述美国专利现已转让给本发明的受让人，这里全文引用该专利作为参考。一般说来，气体输送系统在反应室46中装有例如平喷头50等的气体分散部件。喷头50将进入的反应气体散布于反应室46的处理空间48的周围，以确保在基座20和基片22附近具有均匀分布的气流。均匀的气体分布和气流是均匀和有效淀积工艺、高密度等子体、和均匀淀积膜所要求的。
根据本发明的一个实施方案，反应器45上装有等离子产生设备51，用于在基片放置于基座上进行处理前或后将基座20暴露于氢/氩等子体中。将基座20暴露于氢/氩等离子体的设备51可以是共同待审的美国专利申请08/797，397中介绍的那种设备，该申请是于1997年2月10日递交的，题目为“在氮化钛基片表面上化学汽相淀积钨的方法”，该申请现已转让给本发明的受让人，这里引用该文献作为参考。设备51优选包括加在喷头50上、能够产生450KHz的射频(RF)发生器52。
图3示出了利用本发明的方法通过CVD淀积了铜膜后的基座20和基片22。对于铜膜淀积来说，用六氟化乙酰丙酮化铜Ⅰ三甲基乙烯基硅烷(CuⅠ(hfac)(tmvs))作铜前体。在其蒸发阶段，tmvs配位体稳定该前体，hfac配位体在基片表面向着较高的金属化速率激活该前体。两个分子CuⅠ(hfac)(tmvs)反应产生铜金属(Cu°)，并在以下歧化反应中产生副产物：
真空反应室46中铜CVD的一般条件为：基片22的温度约为120-280℃，反应压力约为0.5乇-约2.0乇，液体前体流量为约0.2ml/min-约1.0ml/min(相当于约16-80 sccm的蒸汽)，稀释气流量约为100 sccm。
连续成核层形成于基座20的每个氧化金属表面26a、26b上的诱导期后，铜以恒定速率淀积于基座20上。于是在基座20的自然氧化物表面24上产生新生铜金属表面42。当在随后支撑于基座20上的基片22上淀积铜时，淀积立即开始于基座20的新生铜表面42上。
然而，直到形成成核层，铜淀积才在基片22上开始。铜前体在基片22的最上表面28的自然化物层30上的吸附系数为1％的数量级，而铜前体在基座20上的新生铜金属膜42上的吸附系数几乎为100％。在其边缘区44附近，吸附到基片22上的铜前体只有1％的吸附机会，而在定义为43的区中，吸附到基座20上的铜前体有100％的吸附机会，这些区成为严重消耗反应剂的区域。吸附系数的差异一般认为是边缘效应的原因，该效应导致了基片边缘区44附近铜前体的消耗。由于在基片边缘区44附近只有较少铜前体形成成核层，所以边缘区44附近诱导期延长。
在本发明的一个方法中，将多个表面26a、26b上具有铜膜42的基座20暴露于氢/氩等离子体，消除了薄铜膜不充分地形成于基片边缘区域44，允许在基片22上形成均匀铜膜42。此外，按本发明的方法，将多个表面26a、26b上具有铜膜42的基座20单独暴露于氢/氩等离子体，消除了薄铜膜不充分地形成于多个随后处理的基片22的边缘区域44，并允许在多个基片22上形成均匀铜膜42。将具有铜膜42的基座20暴露于等离子体复原，但不去除膜42。因此，由于膜42仍留在表面上，所以基座20未因等离子体暴露而被清洗。
按本发明的方法，将具有支撑于其上的基片22的基座20暴露于氢/氩等离子体避免了在基片22的边缘区域不充分地形成薄铜或其它金属膜。据信，将基片22的TiN表面暴露于氢/氩等离子体中可以使基片22的表面改性，使其富Ti，而不是富N。与非金属N成分富裕的表面相比，金属Ti成分富裕的表现为更象自然金属表面，可以提供电子传递铜或其它金属CVD反应所需要的足够量的自由电子。
应用时，基座20在以下优选的反应室46条件下暴露于氢/氩离子体中：压力为约0.1-25乇，功率为约50-1500W，频率为约250-500 KHz，氢流量为约10-5000 sccm，氩流量约为10-1500 sccm，基座温度为约120-700℃，时间为约2-240秒。
在基片22由氢/氩等离子体处理时，其上具有所淀积铜的开始几片基片22没有边缘效应。这开始的几片基片22具有延伸到基片边缘区域44的均匀厚度的铜敷层。有两种可能的机制可以解释这些现象。第一，氢/氩等离子体某种程度上会降低铜前体分子在基座20的铜表面42上的吸附系数。于是使上基片表面28上的自然氧化层30和基座20的氢/氩处理过的铜表面42具有相同的非零诱导期。第二，边缘效应可能是由于附着于基座20上的铜表面42上的某些反应副产物引起的，可能抑制了随后基片22的边缘区域44周围的淀积。如果是这种情况，则氢/氩等离子体可以以化学的方式减少副产物，所以可以避免这种抑制。例如，CuⅡ(hfac)非常容易作为中间反应副产物。这是一种非常活泼的分子，容易附着于表面上，阻止可能的成核点。氢/氩等离子体可以利用以下机制减少这种分子：
尽管存在这样一些消除边缘效应的两种可能机制的例子，但其它机制或甚至各机制的组合也是可能的。本发明不限于这里介绍的这两种可能的机制。
尽管结合实施方案展示了本发明，并相当具体地介绍了所展示的实施方案，但发明人并不想将所附权利要求书的范围限制或以任何方法限定在这些细节上。所属领域的技术人员容易看出其它的优点和改进。例如，基座暴露于等离子体的具体条件可以根据所淀积的金属膜改变。作为另一实例，可以淀积多层金属膜，以得到具有光滑表面和低电阻率的厚度均匀的膜。作为再一实例，可以利用除氢/氩外的等离子体，利用本公开的方法淀积除铜外的金属膜。因此，本发明的更宽的方面不限于这些具体细节、代表性的设备和方法及所展示和介绍的例子。因此，在不背离申请人的一般发明思想的精神或范围的情况下，可以偏离这些细节。
正如在本发明中已描述的，所要求的权利要求是：

Claims (31)

1．一种消除在半导体基片表面上化学汽相淀积金属中的边缘效应的方法，包括以下步骤：
在基片上进行化学汽相淀积前，将用于支撑该基片的基座暴露于等离子体。
2．如权利要求1的方法，该暴露步骤包括将至少一个表面上具有自然氧化物层的基座暴露于等离子体的步骤。
3．如权利要求2的方法，该暴露步骤包括将具有厚约10埃-约20埃的自然氧化层的基座暴露于等离子体的步骤。
4．如权利要求1的方法，该暴露步骤包括在基片上化学汽相淀积铜之前将基座暴露于氢/氩等离子体。
5．如权利要求4的方法，该暴露步骤是在约0.1-25乇、优选为约1乇的压力下的反应室中进行的。
6．如权利要求4的方法，该暴露步骤是在功率为约50-1500W、优选为约750W的反应室中进行的。
7．如权利要求4的方法，该暴露步骤是在频率为约250-500KHz、优选为约450KHz的反应室中进行的。
8．如权利要求4的方法，该暴露步骤是在氢流量为约50-5000sccm、优选为约200 sccm的反应室中进行的。
9．如权利要求4的方法，该暴露步骤是在氩流量为约10-1500sccm、优选为约50 sccm的反应室中进行的。
10．如权利要求4的方法，该暴露步骤是在基座温度为约120℃-700℃、优选为约180℃的反应室中进行的。
11．如权利要求4的方法，该暴露步骤是反应室中进行约2-240秒、优选为约20秒的时间。
12．如权利要求1的方法，该暴露步骤包括将带有支撑于其上的基片的基座暴露于氢/氩等离子体，所述基片具有硅基层、TiN中间层和自然氧化物上层。
13．如权利要求12的方法，该暴露步骤包括将具有硅基层、厚度为约500埃的TiN中间层和自然氧化物上层的基片暴露于氢/氩等离子体的步骤。
14．如权利要求12的方法，该暴露步骤包括将具有硅基层、TiN中间层和厚度为约10埃-约20埃的自然氧化物上层的基片暴露于氢/氩等离子体的步骤。
15．如权利要求12的方法，该暴露步骤包括将具有硅基层、TiN中间层和自然氧化物上层的基片暴露于氢/氩等离子体的步骤，该等离子体由加在喷头上的射频发生器激发，所述氢和氩通过所述喷头向基片扩散。
16．一种制造半导体的方法，包括以下步骤：
(a)将基座暴露于等离子体；
(b)将基片装到该基座上；
(c)利用化学汽相淀积法，在支撑于所述基座上的基片上淀积金属膜；
(d)在再将所述基座暴露于等离子体前，重复步骤(b)至(c)多次；
(e)重复步骤(a)至(d)，直到处理了所要求数量的基片：
该所要求数量的基片包含基本均匀的金属膜。
17．如权利要求16的方法，在将所述基座再次暴露于等离子体前，对一个以上的基片、优选对两个以上基片进行所述淀积步骤。
18．如权利要求16的方法，该暴露步骤包括将基座暴露于氢/氩等离子体，并且，该淀积步骤包括在基片上淀积铜膜。
19．一种消除铜化学汽相淀积中半导体基片表面上的边缘效应的方法，包括：
在将基片装于基座上进行铜化学汽相淀积之前，将基座暴露于压力为约1乇、功率为约750W、频率为约450KHz、氢流量为约200sccm、氩流量约为50 sccm、基座温度为约180℃的反应室内达为约20秒的时间。
20．根据权利要求19的方法，该暴露步骤是针对支撑着基片的基座发生的。
21．一种制造半导体的方法，包括以下步骤：
将基座暴露于等离子体；及
利用化学汽相淀积法，用基本均匀的金属膜镀敷多个基片；
多个基片是在再对该基座进行暴露步骤之前被镀敷的。
22．根据权利要求21的方法，该暴露步骤是针对支撑着基片的基座发生的。
23．根据权利要求21的方法，该暴露步骤包括将基座暴露于氢/氩等离子体，并且该镀敷步骤包括利用化学汽相淀积法，用基本均匀的铜膜镀敷。
24．一种制造半导体的方法，包括以下步骤：
(a)富集基座表面组分中的金属成分；
(b)将该基座暴露于等离子体；
(c)将基片装到该基座上；及
(d)利用化学汽相淀积法在基片上淀积金属膜；
该基片在边缘和非边缘表面具有基本均匀的金属膜。
25．如权利要求24的方法，该暴露步骤是针对支撑着基片的基座发生的。
26．如权利要求24的方法，该暴露步骤包括将基座暴露于氢/氩等离子体，并且该淀积步骤包括利用化学汽相淀积法，在基片上淀积铜膜。
27．如权利要求1的方法，在该基片的边缘和非边缘表面上，所述膜具有基本相同的厚度。
28．如权利要求16的方法的产品，在该基片的边缘和非边缘表面上，所述膜具有基本相同的厚度。
29．如权利要求19的方法的产品，在该基片的边缘和非边缘表面上，所述膜具有基本相同的厚度。
30．如权利要求21的方法的产品，在该基片的边缘和非边缘表面上，所述膜具有基本相同的厚度。
31．如权利要求24的方法的产品，在该基片的边缘和非边缘表面上，所述膜具有基本相同的厚度。
CNB988132265A 1998-01-20 1998-11-18 消除金属化学汽相淀积期间的边缘效应的方法 Expired - Fee Related CN1174471C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/009,387 US6090705A (en) 1998-01-20 1998-01-20 Method of eliminating edge effect in chemical vapor deposition of a metal
US09/009,387 1998-01-20

Publications (2)

Publication Number Publication Date
CN1284203A true CN1284203A (zh) 2001-02-14
CN1174471C CN1174471C (zh) 2004-11-03

Family

ID=21737343

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988132265A Expired - Fee Related CN1174471C (zh) 1998-01-20 1998-11-18 消除金属化学汽相淀积期间的边缘效应的方法

Country Status (8)

Country Link
US (1) US6090705A (zh)
EP (1) EP1050073A1 (zh)
JP (1) JP2002510143A (zh)
KR (2) KR100427905B1 (zh)
CN (1) CN1174471C (zh)
AU (1) AU1420499A (zh)
TW (1) TW389941B (zh)
WO (1) WO1999036951A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440494B1 (en) * 2000-04-05 2002-08-27 Tokyo Electron Limited In-situ source synthesis for metal CVD
US6576292B2 (en) * 2001-08-13 2003-06-10 Sharp Laboratories Of America, Inc. Method of forming highly adhesive copper thin films on metal nitride substrates via CVD
US7604841B2 (en) * 2004-03-31 2009-10-20 Tokyo Electron Limited Method for extending time between chamber cleaning processes
KR101233105B1 (ko) 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
US8114754B2 (en) * 2009-11-18 2012-02-14 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
US8486192B2 (en) 2010-09-30 2013-07-16 Soitec Thermalizing gas injectors for generating increased precursor gas, material deposition systems including such injectors, and related methods
US8133806B1 (en) 2010-09-30 2012-03-13 S.O.I.Tec Silicon On Insulator Technologies Systems and methods for forming semiconductor materials by atomic layer deposition
US9023721B2 (en) 2010-11-23 2015-05-05 Soitec Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods
FR2968678B1 (fr) 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
FR2968830B1 (fr) 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
JP7230679B2 (ja) * 2019-05-15 2023-03-01 住友電気工業株式会社 半導体素子の製造方法
CN112497022B (zh) * 2020-11-28 2022-05-17 厦门理工学院 用于边缘效应控制的抛光辅助支撑装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023206A (en) * 1987-12-16 1991-06-11 Texas Instruments Incorporated Semiconductor device with adjacent non-oxide layers and the fabrication thereof
JP3004696B2 (ja) * 1989-08-25 2000-01-31 アプライド マテリアルズ インコーポレーテッド 化学的蒸着装置の洗浄方法
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
US5273775A (en) * 1990-09-12 1993-12-28 Air Products And Chemicals, Inc. Process for selectively depositing copper aluminum alloy onto a substrate
US5380566A (en) * 1993-06-21 1995-01-10 Applied Materials, Inc. Method of limiting sticking of body to susceptor in a deposition treatment
US5482749A (en) * 1993-06-28 1996-01-09 Applied Materials, Inc. Pretreatment process for treating aluminum-bearing surfaces of deposition chamber prior to deposition of tungsten silicide coating on substrate therein
JPH07176484A (ja) * 1993-06-28 1995-07-14 Applied Materials Inc 窒化アルミニューム面を有するサセプタをサセプタの浄化後珪化タングステンで処理することによって半導体ウエハ上に珪化タングステンを一様に堆積する方法
EP0637063B1 (en) * 1993-07-30 1999-11-03 Applied Materials, Inc. Method for depositing silicon nitride on silicium surfaces
JP3223661B2 (ja) * 1993-08-31 2001-10-29 ソニー株式会社 プラズマ堆積方法
ATE251798T1 (de) * 1994-04-28 2003-10-15 Applied Materials Inc Verfahren zum betreiben eines cvd-reaktors hoher plasma-dichte mit kombinierter induktiver und kapazitiver einkopplung
US5628829A (en) * 1994-06-03 1997-05-13 Materials Research Corporation Method and apparatus for low temperature deposition of CVD and PECVD films
US5806980A (en) * 1996-09-11 1998-09-15 Novellus Systems, Inc. Methods and apparatus for measuring temperatures at high potential
US5906866A (en) * 1997-02-10 1999-05-25 Tokyo Electron Limited Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface

Also Published As

Publication number Publication date
AU1420499A (en) 1999-08-02
JP2002510143A (ja) 2002-04-02
KR100427905B1 (ko) 2004-04-27
WO1999036951A1 (en) 1999-07-22
EP1050073A1 (en) 2000-11-08
KR20010034242A (ko) 2001-04-25
CN1174471C (zh) 2004-11-03
US6090705A (en) 2000-07-18
TW389941B (en) 2000-05-11

Similar Documents

Publication Publication Date Title
US7955972B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
KR960011246B1 (ko) 구리 필름의 화학 증착 방법
US8101521B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
US6291341B1 (en) Method for PECVD deposition of selected material films
US6319728B1 (en) Method for treating a deposited film for resistivity reduction
US5273775A (en) Process for selectively depositing copper aluminum alloy onto a substrate
US20030022507A1 (en) CVD TiSiN barrier for copper integration
US20010005629A1 (en) Barrier applications for aluminum planarization
US5434110A (en) Methods of chemical vapor deposition (CVD) of tungsten films on patterned wafer substrates
EP1179838A2 (en) Deposition of tungsten films from W(CO)6
WO2007111779A2 (en) Method of integrating peald ta-containing films into cu metallization
US7411254B2 (en) Semiconductor substrate
CN1174471C (zh) 消除金属化学汽相淀积期间的边缘效应的方法
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
US6121140A (en) Method of improving surface morphology and reducing resistivity of chemical vapor deposition-metal films
WO2002017388A2 (en) Method of improving the adhesion of copper
US6918960B2 (en) CVD of PtRh with good adhesion and morphology
JPH08195440A (ja) 半導体素子の配線金属薄膜の製造方法
JPH1174220A (ja) 堆積膜形成法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041103

Termination date: 20141118

EXPY Termination of patent right or utility model