CN1285955A - 半导体衬底及其制造方法 - Google Patents
半导体衬底及其制造方法 Download PDFInfo
- Publication number
- CN1285955A CN1285955A CN98812986.8A CN98812986A CN1285955A CN 1285955 A CN1285955 A CN 1285955A CN 98812986 A CN98812986 A CN 98812986A CN 1285955 A CN1285955 A CN 1285955A
- Authority
- CN
- China
- Prior art keywords
- temperature
- iii
- resilient coating
- substrate
- iii family
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 44
- 238000000576 coating method Methods 0.000 claims description 49
- 239000011248 coating agent Substances 0.000 claims description 48
- 238000002425 crystallisation Methods 0.000 claims description 39
- 230000008025 crystallization Effects 0.000 claims description 39
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 4
- 229910020068 MgAl Inorganic materials 0.000 claims description 3
- 238000005299 abrasion Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 150000004820 halides Chemical class 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 20
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 27
- 230000007547 defect Effects 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- 239000010409 thin film Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002071 nanotube Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241001025261 Neoraja caerulea Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- SWXVUIWOUIDPGS-UHFFFAOYSA-N diacetone alcohol Natural products CC(=O)CC(C)(C)O SWXVUIWOUIDPGS-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Abstract
一种用于制造基于Ⅲ族半导体的半导体器件的衬底(30,60)及其制造方法。根据本发明的衬底包括:基底(31);第一缓冲层(32,63)和第一单晶层(33,65)。第一缓冲层(32,63)包括在低于Ⅲ族材料结晶温度的温度下淀积在基底(31)上的Ⅲ族材料。在淀积了Ⅲ族材料后,通过将缓冲层加热到高于所说Ⅲ族材料结晶温度的温度,使Ⅲ族材料结晶,形成单晶。第一单晶层(33,65)包括在高于Ⅲ旋半导体材料结晶温度的温度下淀积于第一缓冲层(32,63)上的Ⅲ－Ⅴ半导体材料。在本发明的一个实施例中,在第一单晶层(33,65)上,淀积第二缓冲层(34)和第二单晶层(35)。第二缓冲层(34)包括在低于Ⅲ族材料结晶温度的温度下淀积在第一单晶层(33,65)上的Ⅲ族材料。然后,通过将该缓冲层加热到高于Ⅲ族材料结晶温度的温度,使Ⅲ族材料结晶,形成单晶。第二单晶层包括在高于Ⅲ族半导体材料结晶温度的温度下淀积于第二缓冲层(34)上的Ⅲ－Ⅴ族半导体材料。
Description
本发明涉及Ⅲ-Ⅴ族半导体器件的制造，特别涉及形成缺陷密度比目前可买到的衬底明显低的Ⅲ-Ⅴ族半导体衬底的方法。
使用基于GaN或其它Ⅲ-Ⅴ族半导体的半导体材料、在光谱的蓝光、紫光区发射光的激光二极管，能够明显地提高可以存储于光盘上的信息量。为提高这些器件的性能价格比，光发射和光接收元件及各种单极/双极晶体管、二极管和无源元件都需要集成在同一衬底上。这些附加类型的元件也利用Ⅲ-Ⅴ族半导体制造。
构成这种集成电路的一个问题是不能提供尺寸大到足以容纳集成电路需要的所有希望器件的单晶Ⅲ-Ⅴ族衬底。一般情况下，这些器件形成于单晶Ⅲ-Ⅴ族衬底上。目前，Ⅲ-Ⅴ族半导体单晶衬底局限于几毫米到一厘米的直径。这些衬底对于实际应用来说太小。因此，已开发出在例如蓝宝石或SiC等不同类型的衬底上生长Ⅲ-Ⅴ族单晶的系统。不幸的是，这些衬底的晶格常数与Ⅲ-Ⅴ族半导体材料的晶格常数显著不同。这种差异造成了在衬底上生长Ⅲ-Ⅴ族半导体层时产生缺陷。一般每平方厘米会产生107-1011个晶体缺陷。这些缺陷限制了所制造元件的性能。
现已提出了减小这些缺陷的各种技术。例如，A.Usui，H.Sunakawa，A.Sakai，和Yamaguchi Jpn.J.Appl.Phys，36(1997)L899教导了一种减少Ⅲ族半导体中螺旋位错的方法。按该常规技术，在例如蓝宝石等非Ⅲ-Ⅴ族衬底上，淀积Ⅲ族氮化物半导体缓冲层。然后，在缓冲层的表面上，形成SiO2介质薄膜条。然后生长Ⅲ族氮化物单晶层。从两介质条间的缓冲层区引晶第二Ⅲ族氮化物层，并在各条之上长出第二Ⅲ族氮化物层。实验发现，条之上长出的材料的缺陷密度很低。一般说在介质薄膜上可以实现大约105-107cm-2的位错密度。尽管这种方法显著降低了缺陷密度，但仍需要进一步降低位错密度。
此外，该方法需要从用于生长Ⅲ族氮化物层的反应器中至少一次取出衬底和缓冲层，以便淀积介质膜条。与从反应器中取出衬底、淀积介质条、然后再将衬底送回反应器有关的搬运问题，造成了对缓冲层的机械问题。结果，缓冲层易从底下的衬底上剥离。
概括地说，本发明的目的是提供一种改进的Ⅲ-Ⅴ族单晶薄膜，其上将构成Ⅲ-Ⅴ族半导体器件。
本发明再一目的是提供一种Ⅲ-Ⅴ族单晶薄膜，其缺陷密度比通过在介质条上生长Ⅲ-Ⅴ族半导体层得到的缺陷密度低。
本发明还有一目的是提供一种生长Ⅲ-Ⅴ族单晶薄膜的方法，不需要在生长工艺期间从反应器中取出衬底。
所属领域的技术人员可以从以下对本发明的介绍和各附图中了解本发明的这些和其它目的。
本发明涉及一种用于制造基于Ⅲ族半导体的半导体器件的衬底及其制造方法。根据本发明的衬底包括基底、第一缓冲层和第一单晶层。第一缓冲层包括在低于Ⅲ族材料结晶温度的温度下淀积在基底上的Ⅲ族材料。在淀积了Ⅲ族材料后，通过将缓冲层加热到高于Ⅲ族材料结晶温度的温度，使所说Ⅲ族材料结晶，从而形成单晶。第一单晶层包括在高于Ⅲ族半导体材料结晶温度的温度下淀积于第一缓冲层上的Ⅲ-Ⅴ族半导体材料。在本发明的一个实施例中，在第一单晶层上，淀积第二缓冲层和第二单晶层。第二缓冲层包括在低于Ⅲ族材料结晶温度的温度下淀积于第一单晶层上的Ⅲ族材料。然后，通过将所说缓冲层加热到高于Ⅲ族材料结晶温度的温度，使Ⅲ族材料结晶，从而形成单晶。第二单晶层包括在高于Ⅲ族半导体材料结晶温度的温度下淀积到第二缓冲层上的Ⅲ-Ⅴ族半导体材料。
图1是本发明方法的流程图。
图2是通过本发明的方法形成的衬底的剖面图。
图3是通过本发明的方法形成的衬底的剖面图，其中所说衬底包括介质岛。
为进行讨论的目的，“低温”是指低于相关的Ⅲ族半导体材料生长为单晶的温度的温度。该温度一般为100℃，低于利用相关的淀积方法，使相关的Ⅲ族半导体材料形成单晶的温度。
本发明的基础是由一对形成于基底表面上的单晶膜构成的结构。基底可以是Ⅲ族材料或例如蓝宝石等材料。在低温下，淀积第一Ⅲ族材料薄膜，并将该薄膜加热到高于结晶温度的温度，从而形成第一Ⅲ族半导体薄膜。在随后的讨论中，加热步骤将称为激发结晶。按常规方式，即，在不用激发结晶的条件就可获得单晶薄膜的温度下，淀积第二单晶膜。实验证实，第二单晶薄膜中的位错密度低于在其上构成这对层的表面的位错密度。可以重复该工艺，直到得到所希望的缺陷水平。由于每对新膜都会降低位错密度，所以本发明的方法可用于提供位错密度比目前可买到的衬底低得多的衬底。另外，不需要在两淀积步骤间，从反应器中取出器件，因此，避免了以上讨论的机械问题。
已概括介绍了本发明的方法，下面将更具体介绍利用本发明的方法提供在其上制造Ⅲ族半导体器件的低位错表面的方式。参见图1和2。图1是本发明方法的流程图。图2是利用本发明方法形成的衬底的剖面图。参见图1和2，利用例如丙酮或甲醇等有机溶剂清洗蓝宝石衬底31，并将之放于金属有机汽相外延系统的加热单元中，如201所示。气氛从氮变到氢。然后，衬底温度升高到1150℃，并保持约10分钟。于是使衬底的表面被清洁，如202所示。然后，将衬底温度降到500℃，如203所示。
然后，在400℃淀积低温AIN缓冲层32，如204所示。缓冲层由以30毫摩尔/分钟供应的和三甲基铝(TMAi)∶(CH3)3Al3slm(标准升/分钟)的氨淀积。大约5分钟的淀积时间，形成了厚30nm的第一低温缓冲层32。然后，使该低温缓冲层结晶，如205所示。通过将衬底温度升高到1050℃进行这种结晶。在30分钟的时间内，温度直线上升到该值。在温度升高时，缓冲层32从衬底附近的表面开始逐渐结晶。该过程持续到整个膜都结晶，变成单晶膜为止。
可以淀积比直接生长于衬底上的GaN膜的缺陷明显变少的GaN膜，如206A所示。在这里所讨论的实例中，通过向反应室中引入三甲基镓(TMGa)∶(CH3)3Ga，同时保持衬底为1050℃，淀积该膜。以30毫摩尔/分钟向反应器中供应该前体，在缓冲层32上形成单晶GaN薄膜33。反应时间由膜33的要求厚度决定。与在蓝宝石衬底31上直接生长的膜33相比，单晶GaN薄膜33的各种质量显著提高。通过在层33的暴露表面上，生长构成蓝光LED(发光二极管)和绿光LED、紫光LD(激光二极管)、或微波FET(场效应晶体管)的各层，这种衬底可用于制造这些器件。
然而，在单晶GaN薄膜33中，仍存在密度约为107-1011cm-2的例如称作纳米管的螺旋位错等晶体缺陷。这种密度的位错足以使器件特性变差。因此，本发明的优选实施例采用额外生长数对层的程序。
具体说，在第一缓冲层32上生长第一单晶GaN薄膜33约1mm后，停止供应TMGa，如206B所示，衬底温度降到500℃。然后，再开始供应TMGa，淀积至少包含Ga和氮的薄膜34，如207所示。在低温下淀积的该第二缓冲层34是在淀积态中存在多晶的非晶半导体。在关掉气流后，将衬底温度升高到1050℃，使非晶材料和多晶转变成单晶，如208所示。第一单晶GaN薄膜33中的多数纳米管终止于结晶的第二缓冲层34处。因此，在1050℃下生长下一GaN薄膜作为单晶时，如209所示，纳米管密度几乎为零。另外，与层33相比，该层中具有更少晶体缺陷。实验观察表明每平方厘米的缺陷少于103。
尽管上述层35具有较低的缺陷密度，但仍希望进一步骤降低缺陷密度。重复两层生长工艺便可以实现这种进一步降低。
本发明的上述实施例使用了特定的缓冲层和Ⅲ族单晶层。然而，对于这些层的每层来说，都可以使用其它材料。例如，缓冲层可以包括Ga及Al或它们的组合。此外，应理解，Ⅲ族氮化物半导体包括至少含GaN、AlN、InN、BN、AlInN、GaInN、AlGaN、BAlN、BInN、BGaN或BAlGaInN的任何材料。
另外，图2中形成的每个薄膜都可由不同的Ⅲ-Ⅴ族半导体材料形成。Ⅲ-Ⅴ族半导体单晶薄膜生长于低温缓冲层上的工艺，是根据提供希望的缺陷密度的需要，可以重复多次的标准工艺。还应注意，标准工艺期间，根据Ⅲ-Ⅴ族半导体材料的不同，和任何尺寸的不同，可以调节工艺参数。
以上介绍的各层的制造方法采用金属有机汽相外延技术。然而，利用分子束外延技术、卤化物汽相外延(HVPE)技术和激光磨蚀外延技术可以得到类似的结果。已证实，甚至在通过对由HVPE制造的厚膜GaN衬底进行这样一个工艺形成的暴露衬底中，仍具有相同的晶体缺陷密度。因此，本发明为制造大的Ⅲ-Ⅴ族衬底提供了有效的方法。
本发明的上述实施例使用了蓝宝石衬底，其中各层生长于(0001)面上。然而，已表明，对于生长于蓝宝石的其它面上和不同类型的衬底上的层来说，本发明的方法也可以提供类似的优点。使用蓝宝石衬底及由6H-SiC、4H-SiC、3C-SiC、尖晶石(MgAl2O4)、Si和LiGaO2构成的衬底的(10-12)面、(11-20)面和(10-10)，也可以得到类似的结果。
还应注意，上述讨论的其上淀积第二缓冲层34的层33的上表面，可以不全是Ⅲ-Ⅴ族半导体单晶。因此，如上所述，该层可以用于引晶生长于介质条或高熔点金属上的层。图3中以60表示了本发明的这个实施例的剖面。具有淀积于其中的介质层62的表面61用作其上淀积低温缓冲层和单晶Ⅲ族氮化物半导体膜的表面，如上所述。第二单晶薄膜65的晶体缺陷密度远低于Ⅲ族氮化物半导体单晶61的晶格缺陷密度。
在区61和62上淀积低温膜63，然后，将之加热到使该膜结晶，如上所述。低温下的淀积后，从靠近Ⅲ族氮化物半导体单晶61的地方发生结晶，随着温度的升高，结晶向上发展。结晶还从条62向上发展。然后，在缓冲层上淀积包括高温Ⅲ族单晶膜的层65。
本发明的优点是与在很宽的厚度范围内在低温下淀积的缓冲层的厚度无关。在从0.2nm至大于800nm的厚度范围内可以得到类似的结果。在本发明的优选实施例中，低温下淀积的缓冲层的厚度为2-500nm。
类似地，可以在从室温到850℃的很宽淀积温度范围内实现本发明的优点。在本发明的优选实施例中，在200℃-700℃间的温度下淀积低温缓冲层。在淀积期间的温度太低时，非晶半导体的百分比比多晶半导体的百分比高，所得层极不规则。此外，当在太低温度下淀积缓冲层时，使该层结晶需要的时间增加。最后，在200℃以上的衬底温度，小温度偏差的控制较好。
在本发明的优选实施例中，除通过加热衬底支架升高衬底温度外，可以通过用来自CO2气体激光器的辐射照射缓冲层，加速低温下淀积的缓冲层的激发结晶。也可以采用加热低温淀积层的其它方式。例如，可以用其它类似的激光或电子束辐射，进行低温缓冲层的激发结晶的加热。
在本发明实现的衬底用于形成各种器件时，与在常规衬底上制造的相同器件相比，这些器件有明显改善。例如，本发明的衬底可用于制造栅长为0.25mm的AlGaN/GaN调制掺杂场效应晶体管。该FET可以在高于100GHz的频率下工作。在本发明的衬底用于制造脊型波导激光二极管时，可以实现连续波工作，该激光二极管的内损耗相当低。在本发明的衬底用于制造pn结光探测二极管时，与形成于常规衬底上的类似器件相比，可以记录到暗电流减小和放大系数增大。在本发明的衬底用于制造AlN/GaN半导体多层反射镜时，没有发现龟裂，该反射镜在400nm的波长具有高反射率。最后，在本发明的衬底用于构成AlN/GaN子带跃迁器件时，可以清楚地观察到在基于不同阱宽度的波长在1.5-20mm的第一激发态和基态间的跃迁。在使用现有技术的衬底时，无法防止龟裂，器件不能很好地工作。
从以上讨论应理解，本发明提供了缺陷减少的衬底。另外，还可以消除由于两淀积步骤间从反应器中取出衬底的需要而产生的机械缺陷。此外，调节淀积于衬底上的成对层的数量，可以控制缺陷的密度。这提供了权衡处理成本与衬底质量的方法。在容许较高缺陷水平的应用中，需要较少的层数，因此成本降低。
从上述介绍和附图中，所属领域的技术人员会了解到本发明的各种应用。因此，本发明只由以下的权利要求限定。
Claims (12)
1、一种用于制造基于Ⅲ族半导体的半导体器件的衬底(30，60)，所说衬底包括：基底(31)；第一缓冲层(32，63)，所说第一缓冲层(32，63)包括在低于所说Ⅲ族材料结晶温度的温度下淀积在所说基底(31)上的Ⅲ族材料，在淀积了所说Ⅲ族材料后，通过将所说缓冲层加热到高于所说Ⅲ族材料结晶温度的温度，使所说Ⅲ族材料结晶，形成单晶；第一单晶层(33，65)，包括在高于所说Ⅲ族半导体材料结晶温度的温度下淀积于所说第一缓冲层(32，63)上的Ⅲ族半导体材料。
2、根据权利要求1的衬底(30，60)，其中所说基底(31)包括选自蓝宝石、6H-SiC、4H-SiC、3C-SiC、尖晶石(MgAl2O4)、Si和LiGaO2的一种材料。
3、根据权利要求1的衬底(30，60)，其中所说第一缓冲层(32，63)包括Ga或Al。
4、根据权利要求1的衬底(30，60)，其中所说第一缓冲层(32，63)的厚度在0.2nm-800nm之间。
5、根据权利要求1的衬底(30，60)，其中利用选自金属有机汽相外延、分子束外延、卤化物汽相外延(HVPE)和激光磨蚀外延中的一种方法，淀积所说Ⅲ-Ⅴ族半导体材料。
6、根据权利要求1的衬底(30，60)，还包括：第二缓冲层(34)，所说第二缓冲层(34)包括在低于所说Ⅲ族材料结晶温度的温度下淀积在所说第一单晶层(33，65)上的Ⅲ族材料，在淀积了所说Ⅲ族材料后，通过将所说第二缓冲层加热到高于所说Ⅲ族材料结晶温度的温度，使所说Ⅲ族材料结晶，形成单晶；第二单晶层(35)，包括在高于所说Ⅲ族半导体材料结晶温度的温度下淀积于所说第二缓冲层(34)上的Ⅲ-Ⅴ族半导体材料。
7、一种制造基于Ⅲ族半导体的半导体器件的方法，所说方法包括以下步骤：在低于所说Ⅲ族材料结晶温度的温度下，在基底(31)上淀积包括Ⅲ族材料的第一缓冲层(32，63)；通过将所说缓冲层加热到高于所说Ⅲ族材料结晶温度的温度，使所说Ⅲ族材料结晶，从而形成单晶；在高于所说Ⅲ族半导体材料结晶温度的温度下，在所说第一缓冲层(32，63)上，淀积包括Ⅲ-Ⅴ族半导体材料的第一单晶层(33，65)。
8、根据权利要求7的方法，其中所说基底(31)包括选自蓝宝石、6H-SiC、4H-SiC、3C-SiC、尖晶石(MgAl2O4)、Si和LiGaO2的一种材料。
9、根据权利要求7的方法，其中所说第一缓冲层(32，63)包括Ga或Al。
10、根据权利要求7的方法，其中所说第一缓冲层(32，63)的厚度在0.2nm-800nm之间。
11、根据权利要求7的方法，其中利用选自金属有机汽相外延、分子束外延、卤化物汽相外延(HVPE)和激光磨蚀外延中的一种方法，淀积所说Ⅲ-Ⅴ族半导体材料。
12、根据权利要求7的方法，还包括以下步骤：在低于所说Ⅲ族材料结晶温度的温度下，在所说第一单晶层(33，65)上，淀积包括Ⅲ族材料的第二缓冲层(34)；通过将所说第二缓冲层(34)加热到高于所说Ⅲ族材料结晶温度的温度，使所说第二缓冲层(34)结晶，形成单晶；在高于所说Ⅲ族半导体材料结晶温度的温度下，在所说第二缓冲层(34)上，淀积包括Ⅲ-Ⅴ族半导体材料的第二单晶层(35)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP306215/1997 | 1997-11-07 | ||
| JP30621597A JP4783483B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体基板および半導体基板の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1285955A true CN1285955A (zh) | 2001-02-28 |
Family
ID=17954383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98812986.8A Pending CN1285955A (zh) | 1997-11-07 | 1998-11-02 | 半导体衬底及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6537513B1 (zh) |
| EP (1) | EP1029368A1 (zh) |
| JP (1) | JP4783483B2 (zh) |
| KR (1) | KR20010031819A (zh) |
| CN (1) | CN1285955A (zh) |
| WO (1) | WO1999025030A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101988213A (zh) * | 2009-06-25 | 2011-03-23 | 阿莫诺公司 | 块状单晶含镓氮化物、其获得方法、其制造的衬底以及在该衬底上制造的器件 |
| CN104412395A (zh) * | 2012-07-11 | 2015-03-11 | 皇家飞利浦有限公司 | 降低或者消除ⅲ-氮化物结构中的纳米管缺陷 |
| CN109860341A (zh) * | 2018-10-31 | 2019-06-07 | 华灿光电(苏州）有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
| CN112397622A (zh) * | 2021-01-20 | 2021-02-23 | 华灿光电（浙江）有限公司 | 发光二极管外延片及其制备方法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539069A (en) * | 1993-08-10 | 1996-07-23 | Mitsui Petrochemical Industries, Ltd. | Olefin polymerization catalysts and methods of olefin polymerization |
| US6829273B2 (en) | 1999-07-16 | 2004-12-07 | Agilent Technologies, Inc. | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same |
| GB2350721A (en) * | 1999-08-24 | 2000-12-06 | Arima Optoelectronics Corp | Growing semiconductor layers |
| US6596079B1 (en) | 2000-03-13 | 2003-07-22 | Advanced Technology Materials, Inc. | III-V nitride substrate boule and method of making and using the same |
| US6447604B1 (en) * | 2000-03-13 | 2002-09-10 | Advanced Technology Materials, Inc. | Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices |
| JP2001274376A (ja) * | 2000-03-24 | 2001-10-05 | Furukawa Electric Co Ltd:The | 低抵抗ＧａＮ系緩衝層 |
| FR2810159B1 (fr) * | 2000-06-09 | 2005-04-08 | Centre Nat Rech Scient | Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche |
| GB2363518A (en) * | 2000-06-17 | 2001-12-19 | Sharp Kk | A method of growing a nitride layer on a GaN substrate |
| JP4556300B2 (ja) | 2000-07-18 | 2010-10-06 | ソニー株式会社 | 結晶成長方法 |
| US6784074B2 (en) | 2001-05-09 | 2004-08-31 | Nsc-Nanosemiconductor Gmbh | Defect-free semiconductor templates for epitaxial growth and method of making same |
| US6653166B2 (en) * | 2001-05-09 | 2003-11-25 | Nsc-Nanosemiconductor Gmbh | Semiconductor device and method of making same |
| JP2002343717A (ja) * | 2001-05-18 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 半導体結晶の製造方法 |
| JP2003192496A (ja) * | 2001-12-26 | 2003-07-09 | Japan Science & Technology Corp | Ｉｉｉ族窒化物半導体基板およびその製造方法 |
| JP3569807B2 (ja) | 2002-01-21 | 2004-09-29 | 松下電器産業株式会社 | 窒化物半導体素子の製造方法 |
| US7372077B2 (en) | 2003-02-07 | 2008-05-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
| GB2407701A (en) * | 2003-10-28 | 2005-05-04 | Sharp Kk | Manufacture of a semiconductor light-emitting device |
| EP1766667A4 (en) * | 2004-05-19 | 2011-06-01 | Epivalley Co Ltd | METHOD FOR DRAWING GAN-BASED NITRIDE LAYER MATERIAL |
| JP4467615B2 (ja) * | 2004-08-31 | 2010-05-26 | 本田技研工業株式会社 | 窒化物半導体結晶の成長方法、成長装置、および、プログラム |
| US7633097B2 (en) * | 2004-09-23 | 2009-12-15 | Philips Lumileds Lighting Company, Llc | Growth of III-nitride light emitting devices on textured substrates |
| KR100661717B1 (ko) * | 2005-06-16 | 2006-12-26 | 엘지전자 주식회사 | 알루미늄 버퍼층을 이용한 발광 다이오드 제조방법 |
| US7547908B2 (en) * | 2006-12-22 | 2009-06-16 | Philips Lumilieds Lighting Co, Llc | III-nitride light emitting devices grown on templates to reduce strain |
| US7534638B2 (en) * | 2006-12-22 | 2009-05-19 | Philips Lumiled Lighting Co., Llc | III-nitride light emitting devices grown on templates to reduce strain |
| KR101137907B1 (ko) * | 2007-01-02 | 2012-05-03 | 삼성코닝정밀소재 주식회사 | 질화갈륨 적층체 및 질화갈륨 기판의 제조 방법 |
| KR101137911B1 (ko) * | 2007-12-18 | 2012-05-03 | 삼성코닝정밀소재 주식회사 | 질화갈륨 기판의 제조 방법 |
| JP5874495B2 (ja) * | 2012-03-29 | 2016-03-02 | 豊田合成株式会社 | Ｇａを含むＩＩＩ族窒化物半導体の製造方法 |
| US8603898B2 (en) * | 2012-03-30 | 2013-12-10 | Applied Materials, Inc. | Method for forming group III/V conformal layers on silicon substrates |
| CN103996756B (zh) * | 2014-05-30 | 2017-01-18 | 广州市众拓光电科技有限公司 | 一种镀膜方法及其应用 |
| KR101922914B1 (ko) * | 2016-11-01 | 2018-11-28 | (주)제니컴 | 에피텍셜 성장용 템플릿 |
| CN110791805A (zh) * | 2019-10-31 | 2020-02-14 | 中国电子科技集团公司第十三研究所 | 一种衬底、外延片及其生长方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088217B2 (ja) * | 1991-01-31 | 1996-01-29 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体の結晶成長方法 |
| US5633192A (en) * | 1991-03-18 | 1997-05-27 | Boston University | Method for epitaxially growing gallium nitride layers |
| JP3396356B2 (ja) * | 1995-12-11 | 2003-04-14 | 三菱電機株式会社 | 半導体装置，及びその製造方法 |
| JP3712770B2 (ja) * | 1996-01-19 | 2005-11-02 | 豊田合成株式会社 | ３族窒化物半導体の製造方法及び半導体素子 |
| JP3349931B2 (ja) * | 1997-10-30 | 2002-11-25 | 松下電器産業株式会社 | 半導体レーザ装置の製造方法 |
-
1997
- 1997-11-07 JP JP30621597A patent/JP4783483B2/ja not_active Expired - Lifetime
-
1998
- 1998-11-02 CN CN98812986.8A patent/CN1285955A/zh active Pending
- 1998-11-02 EP EP98956453A patent/EP1029368A1/en not_active Withdrawn
- 1998-11-02 KR KR1020007004889A patent/KR20010031819A/ko not_active Application Discontinuation
- 1998-11-02 WO PCT/US1998/023277 patent/WO1999025030A1/en not_active Application Discontinuation
-
2000
- 2000-04-27 US US09/562,978 patent/US6537513B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101988213A (zh) * | 2009-06-25 | 2011-03-23 | 阿莫诺公司 | 块状单晶含镓氮化物、其获得方法、其制造的衬底以及在该衬底上制造的器件 |
| CN104412395A (zh) * | 2012-07-11 | 2015-03-11 | 皇家飞利浦有限公司 | 降低或者消除ⅲ-氮化物结构中的纳米管缺陷 |
| CN104412395B (zh) * | 2012-07-11 | 2018-07-17 | 亮锐控股有限公司 | 降低或者消除ⅲ-氮化物结构中的纳米管缺陷 |
| CN109860341A (zh) * | 2018-10-31 | 2019-06-07 | 华灿光电(苏州）有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
| CN112397622A (zh) * | 2021-01-20 | 2021-02-23 | 华灿光电（浙江）有限公司 | 发光二极管外延片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1029368A1 (en) | 2000-08-23 |
| KR20010031819A (ko) | 2001-04-16 |
| WO1999025030A1 (en) | 1999-05-20 |
| JPH11162847A (ja) | 1999-06-18 |
| US6537513B1 (en) | 2003-03-25 |
| JP4783483B2 (ja) | 2011-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1285955A (zh) | 半导体衬底及其制造方法 | |
| KR100856234B1 (ko) | 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법 | |
| US8142566B2 (en) | Method for producing Ga-containing nitride semiconductor single crystal of BxAlyGazIn1-x-y-zNsPtAs1-s-t (0<=x<=1, 0<=y<1, 0<z<=1, 0<s<=1 and 0<=t<1) on a substrate | |
| KR101380717B1 (ko) | 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층 | |
| EP1724378B1 (en) | Manufacturing method for epitaxial substrate and method for unevenly distributing dislocations in group III nitride crystal | |
| JP2005303246A (ja) | 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法 | |
| US20030012984A1 (en) | Buffer layer and growth method for subsequent epitaxial growth of III-V nitride semiconductors | |
| KR100682272B1 (ko) | 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판 | |
| US8143630B2 (en) | Zinc sulfide substrates for group III-nitride epitaxy and group III-nitride devices | |
| JP3353527B2 (ja) | 窒化ガリウム系半導体の製造方法 | |
| KR100571225B1 (ko) | 질화물계 화합물 반도체의 성장방법 | |
| KR100506739B1 (ko) | 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법 | |
| EP2378545A1 (en) | Iii-nitride semiconductor growth substrate, iii-nitride semiconductor epitaxial substrate, iii-nitride semiconductor element, iii-nitride semiconductor freestanding substrate, and method for fabricating these | |
| JP3504851B2 (ja) | 化合物半導体膜の製造方法 | |
| EP1460154A1 (en) | Group iii nitride semiconductor substrate and its manufacturing method | |
| JP2010251743A (ja) | Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法 | |
| EP1138062B1 (en) | Epitaxial aluminum-gallium-nitride semiconductor substrate and method of manufacture therefor | |
| JP2006185962A (ja) | 半導体成長用基板および半導体膜の製造方法 | |
| JPH07240374A (ja) | ３−５族化合物半導体結晶 | |
| JP4507810B2 (ja) | 窒化物半導体基板の製造方法及び窒化物半導体基板 | |
| JPH10214999A (ja) | Ｉｉｉ−ｖ族窒化物半導体素子 | |
| KR20050040372A (ko) | 질화물 반도체 발광소자 제조방법 | |
| JP2002231640A (ja) | 窒化ガリウム基板及びその製造方法 | |
| KR20020097292A (ko) | 질화갈륨계 화합물 반도체 박막결정성장방법 | |
| KR19990084402A (ko) | Gan 단결정 구조체 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Applicant after: Agarlent Technologies Inc. Applicant before: Hewlett-Packard Co. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: HEWLETT-PACKARD DEVELOPMENT COMPANY TO: AGARLENT TECHNOLOGIES INC. |
|
| ASS | Succession or assignment of patent right |
Owner name: AGILENT TECHNOLOGIES INC. Free format text: FORMER OWNER: AGARLENT TECHNOLOGIES INC. Effective date: 20010816 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20010816 Applicant after: Agilent Technologies Inc. Applicant before: Agarlent Technologies Inc. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |