CN1287035A - 高强度焊接头 - Google Patents

高强度焊接头 Download PDF

Info

Publication number
CN1287035A
CN1287035A CN00124311A CN00124311A CN1287035A CN 1287035 A CN1287035 A CN 1287035A CN 00124311 A CN00124311 A CN 00124311A CN 00124311 A CN00124311 A CN 00124311A CN 1287035 A CN1287035 A CN 1287035A
Authority
CN
China
Prior art keywords
nickel
layer
electroless plating
terminal
interphase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00124311A
Other languages
English (en)
Other versions
CN1151008C (zh
Inventor
川嶋和之
田中靖则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Godo Kaisha IP Bridge 1
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1287035A publication Critical patent/CN1287035A/zh
Application granted granted Critical
Publication of CN1151008C publication Critical patent/CN1151008C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12507—More than two components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12514—One component Cu-based
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12993—Surface feature [e.g., rough, mirror]

Abstract

本发明公开了一种可在焊料和镍/金无电敷镀表面之间实现高强度连接的焊接方法。对镍/金无电敷镀层的焊接采用了一种含有锡(Sn)、银(Ag)和铜(Cu)的焊料。在焊接头上形成了一个由镍层/金属互化物层/焊料层构成的分层结构。金属互化物层主要由锡(Sn)和铜(Cu)构成,此外它还含有镍(Ni)。金属互化物层具有形成在焊料层一侧之中的菜花状表面。

Description

高强度焊接头
本发明一般涉及一种焊接技术。具体来说，它涉及一种用于镍/金无电敷镀的焊接方法。本发明可适用于一种布线结构、电路及其制造方法。
焊接不仅被用来将电子器件与印刷电路板电子连接，它还用于将电子器件机械固定在印刷电路板上。因此，在安装技术领域中，保证焊接头上具有足够的强度是一个主要的课题。
在电子器件具有较大尺寸的情况下，其要被焊接的电极面积(即，焊料接触面积)也相对较大，因此，在设计过程中，焊接头的强度并不是一个重要问题。由于具有足够机械强度的焊接头是在尺寸相对较大的器件的情况下得到实现的，所以Sn-Pb易熔焊料得到了广泛的使用，因为它是一种易于控制的低熔点材料。应该注意的是，Sn-Pb易熔焊料本身并不具有很好的机械强度。
但是，在电子器件具有很小尺寸的情况下(如CSP(芯片级封装))，其要被焊接的电极面积(即，焊料接触面积)也非常地小。不用说，其印刷电路板上焊点的面积也必须被减小以适合于CSP型器件的外部电极。
例如，在一印刷电路板上安装间隙为0.8mm且各焊球直径约为0.5mm的BGA(焊球栅格阵列)型封装的情况下，必需将印刷电路板上焊点的直径减小至0.4mm。这样一个直径为0.4mm的焊点，其面积仅为将传统的间隙为0.5mm的QFP(平面直角封装)安装在印刷电路板上所需焊点的面积的几分之一。
电子器件越被小型化，其要焊接接触区的电极面积就越小。因此，在设计过程中，焊接头的强度就成为一个重要的问题。
一般来说，线路导体都是由铜(Cu)或铝(Al)制成。但是，不能说铜和铝本来就适用于焊接，而且这些材料在焊接前还有可能生锈。为了使线路导体待被焊接的表面适于焊接并防止其生锈，因此，通常要对布线导体需用的表面进行表面处理，如焊料电镀或者近年来使用的镍/金电镀。
由于电镀需要专门用来在印刷电路板和封装上进行电镀的导线，所以最近的趋势是用无电敷镀取代电镀。作为无电敷镀，在镍电镀中通常采用的是镍-磷电镀。以下，镍/金镀层(在此镀层中有一个通过镍-磷无电敷镀而形成的镍层)被称为“镍/金无电敷镀层”。
但是，本发明的发明人发现，镍/金无电敷镀层的机械强度较差。例如，在将一个间隙为0.8mm且各Sn-Pb易熔焊球直径为0.5mm的CSP器件焊接在印刷电路板的各镍/金无电敷镀焊点上的情况下，可以观察到焊料从镍层的边界表面上脱落的现象。
作为一种防止这种损坏脱落现象的保护方法，可在CSP器件与印刷电路板之间的空隙内注入一种粘合剂。但是，这种方法所需费用较高。
作为另一种保护方法，可以特意形成一个较大的焊接区域以增加焊接头上的机械强度。例如，可预先形成一些大尺寸的加固电极，而且通过对这些加固电极进行焊接，就可获得足够的机械强度。但是，这些大尺寸的加固电极不利于器件的小型化，而小型化正是CSP器件的重要特征。
还有一种保护方法，它考虑的是用焊料电镀来代替镍/金无电敷镀。但是，焊料电镀在电镀完成后的平滑度较差，其结果将导致部件安装的不稳定。而这会使制造产量降低。由于近来随着小型化的日益发展使得焊接接触区的电极面积变得越来越小，所以这种方法的缺点更为突出。
另外还有一种保护方法，它考虑的是采用有机化合物涂层。但是，有机化合物涂层并不能保证导体在足够长的时间内不生锈。
如上所述，现在能够选择的就限制为只能采用镍/金无电敷镀。
本发明的一个目的是提供一种焊接方法，它可在焊料与镍/金无电敷镀表面之间实现高强度的接合。
根据本发明的第一个方面，一种焊接方法包括以下步骤：制备一个镍/金无电敷镀层，它由通过镍-磷无电敷镀而形成的镍层以及一个形成于镍层之上的金层组成；并利用一种含有锡(Sn)、银(Ag)和铜(Cu)的焊料对该镍/金无电敷镀层进行焊接。
上述焊料的成份可以是Sn-3.5Ag-0.75Cu，但也不仅限于此。
根据本发明的第二个方面，一种焊接方法包括以下步骤：制备一个镍/金无电敷镀层，它由通过镍-磷无电敷镀而形成的镍层以及形成于镍层之上的金层组成；并利用一种焊料对该镍/金无电敷镀层进行焊接以在镍层与焊料之间的交界面上形成一层金属互化物，其中，上述金属互化物被做成类似于菜花状。
这种金属互化物主要由锡(Sn)和铜(Cu)构成，它还含有镍(Ni)。
金层可通过置换电镀形成。
根据本发明的第三个方面，一种位于焊料与形成在布线结构上的导体端子之间的焊接头包括：通过在导体端子上进行镍-磷无电敷镀而形成的镍层；形成在镍层上的金属互化物层，该金属互化物层含有锡(Sn)、铜(Cu)和镍(Ni)；以及形成在金属互化物层上的焊料层，该焊料层含有锡(Sn)、银(Ag)和铜(Cu)。
上述金属互化物可主要由锡(Sn)和铜(Cu)构成。
金属互化物层可具有形成在焊料层一侧中的菜花状表面。
根据本发明的第四个方面，一种焊料包括：通过在导体端子上进行镍-磷无电敷镀而形成的镍层；形成在镍层上的金属互化物层；以及形成在金属互化物层上的焊料层。上述金属互化物层可具有形成在焊料层一侧之中的菜花状表面。
本发明可适用于一种其上形成有多个导体端子(每个导体端子都被焊接以形成焊接头)的布线结构。这种焊接头可根据本发明的以上各个方面所述而形成。
本发明可适用于一种含有其上形成有多个基板端子的布线结构的器件；以及一种具有多个电路端子的功能电路，其中，上述基板端子被焊接在各电路端子之一的焊接头上。每个焊接头都可根据本发明的以上各个方面所述形成。
本发明可适用于一种含有其上形成有多个基板端子的印刷电路板的器件；以及一种具有多个封装端子的半导体芯片封装，其中，上述基板端子被焊接在各封装端子之一的焊接头上。每个焊接头都可根据本发明的以上各个方面所述而形成。
图1是根据本发明一个实施例所述焊接头的分层结构示意图；
图2显示出了一种半导体器件，其中应用了本发明的实施例；
图3显示出了一种布线结构，其中应用了本发明的实施例；
图4显示出了一种由Cu块和Sn-Pb易熔焊料形成的金属互化物的外貌；
图5显示出了一种由镍/金无电敷镀表面和Sn-Pb易熔焊料形成的金属互化物的外貌；
图6显示出了一种由镍/金无电敷镀表面和Sn-Pb易熔焊料形成的针状金属互化物的外貌；
图7显示出了一种由镍/金无电敷镀表面和Sn-Ag-Cu焊料形成的菜花状金属互化物的外貌；
图8是形成在一个其上安装有部件的样品电路板之上的电路图案的一个例子；
图9显示出了一个由镍/金无电敷镀表面和Sn-Pb易熔焊料形成的焊接头脱落后的外貌；以及
图10是图9所示一个脱落的焊接头的放大图。
镍/金无电敷镀层由一镍层及一形成在镍层上的金层构成，其中，镍层是通过众所周知的镍-磷无电敷镀而形成的。
根据本发明的实施例，一种含有锡(Sn)、银(Ag)和铜(Cu)的焊料被用于为镍/金无电敷镀层实行焊接。例如，在本实施例中可采用一种成份为Sn-3.5Ag-0.75Cu的焊料。由于在印刷电路板上的铜(Cu)制焊点上形成有一个镍/金无电敷镀层以防止生锈或类似情况，所以采用Sn-Ag-Cu焊料的焊接被直接在镍/金无电敷镀层上执行。如后所述，在焊接时，镍/金无电敷镀层中的金层被熔进Sn-Ag-Cu焊料。采用用于镍/金无电敷镀层的Sn-Ag-Cu焊料可以获得高强度的焊接头。以下将对其进行详细说明。
如图1所示，一种根据本实施例所述的焊接头由这样一种分层结构组成：基板层1(此处为铜线)/镍层2/金属互化物层3/焊料层4。镍/金无电敷镀层的金层已被熔入焊料。金属互化物层3主要由锡和铜构成，另外还有镍。金属互化物的详情将在后面进行说明。
对根据本实施例所述的这种焊接头进行损坏寿命检测。其结果是，该焊接头的强度较高，进而位于镍层2与金属互化物层3之间的边界表面上的损坏性脱落很难发生。因此，就可获得一个可靠的焊接头。损坏寿命检测的详细情况将在后面进行说明。
参考图2，半导体器件10由安装有一个半导体芯片14的BGA型封装基板11构成。该封装基板11具有多个形成于其上的互连12以及分别与各互连12相连接的基板端子13。另外，封装基板11还具有多个焊球，它们分别形成于各基板端子之上。
如前所述，在焊球被形成之前，各基板端子13上就已经有镍/金无电敷镀层。在焊球形成之后，各焊接头16就具有图1所示的分层结构。
半导体器件10还可被安装在一个印刷电路板(未示出)上。在将半导体器件10焊接在印刷电路板上之前，也可在印刷电路板各个端子的表面上形成镍/金无电敷镀层。
参考图3，布线结构由一个安装有接口23的印刷电路板20构成。该印刷电路板20中含有导线21以及分别与各导线21相连接的端子22。接口23含有端子24。各端子22通过焊接头25与接口23的端子24有机械的和电气的连接。在将接口23焊接在印刷电路板20上之前，各端子22和24的表面上都形成有镍/金无电敷镀层。因此，一种Sn-Ag-Cu焊料被用于形成焊接头25，其两侧都具有图1所示的分层结构，因而就可获得高强度的焊接头。
如上所述，可以获得一种用于镍/金无电敷镀表面的高强度焊接头，这种焊接头能够提高诸如半导体器件10的结构或者是包括封装基板11和安装有接口23的印刷电路板20在内的布线结构的可靠性。
本发明的发明人已经探求到一种能够提供这种高焊接头强度的机理。以下将对该机理的一部分分析进行说明。
我们已经知道，下列组合可以在焊接头上提供较高的强度：
(1)Sn-Pb易熔焊料和铜箔；
(2)Sn-Pb易熔焊料和焊料电镀铜箔；以及
(3)Sn-Pb易熔焊料和镍/金电镀铜箔，其中的铜箔是(例如)一形成在印刷电路板上的铜线。
在情况(1)和(2)中，一种由铜和锡构成的金属互化物被形成在Sn-Pb易熔焊料与铜箔之间的边界表面之上。在情况(3)中，一种由镍和锡构成的金属互化物被形成在Sn-Pb易熔焊料与镍/金无电镀铜箔之间的边界表面之上。
本发明的发明人对在上述三种情况(1)-(3)下形成的金属互化物的外貌(appearance)分别进行了观察，以找出其机械强度不同的原因。由于金属互化物已被形成于焊接头之中，所以对其的观察是在通过利用化学试剂将焊接头的焊料成份溶解以暴露出金属互化物之后才进行的。结果，本发明的发明人发现，在(1)-(3)的所有三种情况下的焊接头中，金属互化物的形状已变成菜花状。图4显示出了在情况(1)下由Sn-Pb易熔焊料和铜形成的金属互化物的外貌。图5显示出了在情况(3)下由镍/金无电镀表面和Sn-Pb易熔焊料形成的金属互化物的外貌。
在用于镍/金无电敷镀表面的焊接情况中的界面反应已被发现。更具体地说，金扩散入焊料(见由THE NIKKAN KOGYO SHIMBUN，LTD，发表的“电子仪器中的焊接”第201页)，然后锡与镍发生反应以形成金属互化物(见由THE NIKKAN KOGYO SHIMBUN，LTD.，发表的“电子仪器中的焊接”第98页)。
另外，本发明的发明人还确定了金属互化物是如何随着焊料的类型不同而发生变化的。结果是，本发明人发现，在使用Sn-Pb易熔焊料以用于镍/金无电敷镀表面的情况下，将会形成由锡和镍构成的针状的金属互化物，它从镍表面(镍层)指向焊料，如图6所示。本发明人还发现，这种针状金属互化物非常容易从镍表面(镍层)上脱落下来。
相反，根据本发明所述，在使用Sn-Ag-Cu焊料来形成一焊接头的情况下，菜花状的金属互化物(它主要由锡和铜构成，另外还包括镍)被形成在焊料层与镍层之间的交界面上，如图7所示。
上述研究的结论表明，焊接头的机械强度与形成于镍和焊料层之间的交界面空隙中的金属互化物的外貌或形状极为有关。特别是，高强度焊接头是因形成于镍和焊料层之间的交界面空隙中的菜花状金属互化物而造成的。换句话说，为了提高接头强度，寻找一种能够形成菜花状金属互化物的方法是十分重要的。
作为上述研究的结果，本发明人决定采用Sn-Ag-Cu焊料来形成一用于镍/金无电敷镀表面的焊接头。例子
为了确认本实施例能够提供出高强度的焊接头，本发明人在下表所示条件下对样品A、B、C和D进行了一种损坏寿命检测，该表采用了图8所示的印刷电路板以作为例子。
样品 A 样品 B 样品 C 样品 D
器件类型 BGA LGA BGA LGA
焊球 Sn-Ag-Cu Sn-Pb 易熔
焊膏 Sn-Ag-Cu Sn-Ag-Cu Sn-Pb 易熔 Sn-Pb 易熔
软熔峰值温度(摄氏度) 235 235 235 235
1·要检查的基板
要检测的基板是通过将电子部件焊接在一印刷电路板上(100×40mm)而形成的。此处，如上表所示，具有不同焊料成份和不同安装器件(样品A、B、C和D)类型的四种基板被预备出来。以下将对焊料和印刷电路板的详细情况进行说明。1·1焊料
样品A和B使用的是一种成份为Sn-3.5Ag-0.75Cu的焊料。样品C和D则以一种比较的方式使用了Sn-Pb易熔焊料。焊接是在摄氏235度的软熔(峰值)温度下进行的。1·2电子部件
本例中采用了具有BGA(焊球栅格阵列)或LGA(焊盘栅格阵列)封装的电子部件。图8显示了待被焊接的端子的图案，其中，各要被焊接的端子由一小写字母“t”或一小圆圈表示。1·3印刷电路板
图8中显示了端子的图案以及铜制导线。各待被焊接的端子都由一小写字母“t”或一小圆圈表示，它们被按格状排列于印刷电路板的中央部分。由小写字母“r”表示的各寄存器被连接在相邻的端子之间，从而将各端子t按菊花链的形状连接起来。各寄存器为1.1至1.4欧姆。
图8中，由双线表示的寄存器r被安排在印刷电路板l部件安装侧上，而由单线表示的另一寄存器r则被安排在印刷电路板的另一侧上。
待焊接的端子被分别与由TP1，TP2，a1，a2，…，a13，b1，b2，…，b32表示的对应测试焊盘相连。这些测试焊盘被用于测试所需端子之间的连续性。
如上所述，各端子t上已形成有一个镍/金无电敷镀层。此处，镍/金无电敷镀层由3-5μm(微米)厚的镀镍层和约0.05μm(微米)厚的镀金层构成。镍/金层的厚度是根据其功能(抗腐蚀)和制造成本来确定和使用的。镍/金无电敷镀层的形成经过了以下所述的四个处理步骤1-4。处理步骤1(预处理)
预处理被按照下列顺序执行：1)：碱性除脂；2)：酸性除脂；3)：软腐蚀；4)：防变形；5)：预浸；6)：加入催化剂；7)：后浸。详细情况将在下面说明。
碱性除脂是在摄氏65度下通过在一碱性清洗液中对印刷电路板进行刷洗来进行的。在碱性除脂处理之后，执行两次水清洗。酸性除脂是在摄氏45度下，通过在一酸性清洗液中对印刷电路板进行5分钟的清洗来进行的。软腐蚀处理中使用的腐蚀溶液含有100g/L的过硫酸钠以及10ml/L、98％的硫酸。腐蚀处理在摄氏25度的温度下执行1分钟。在腐蚀处理之后，再执行两次水清洗。利用一种含有100ml/L、98％的硫酸的溶液在摄氏25度的温度下执行1分钟的防变形处理。在预浸处理中，印刷电路板被浸入一含有100ml/L、35％的盐酸且温度为摄氏25度的溶液中1分钟。加入催化剂处理是通过将印刷电路板浸入一用于加入催化剂且温度为摄氏25度的溶液中1分钟而得到执行的。处理步骤2(镀镍)
在此步骤中，印刷电路板在温度为摄氏85度的情况下经过了22分钟的镍/金无电敷镀处理，从而在其各端子t(见图8)上形成了一个镍层。之后，执行两次水清洗。然后进行纯净水清洗。由于镍/金无电敷镀是一种广为人知的技术，故此省略其说明。处理步骤3(镀金)
在此步骤中，印刷电路板在温度为摄氏85度的情况下经过了7分钟的置换电镀处理，从而在由处理步骤2在各端子t上形成的镍层之上又形成了一个金层。之后，水清洗被执行两次。然后进行纯净水清洗。由于置换电镀也是一种广为人知的技术，故此省略说明。处理步骤4(后处理)
此步骤中，含有镍/金电镀端子的印刷电路板在温度为摄氏25度的情况下被纯净水清洗1分钟。之后，印刷电路板被一干燥机吹干。2·测试2·1测试方法
该方法利用一台弯曲测试机对上表中所示的样品A、B、C和D进行重复弯曲测试。2·2弯曲测试机
重复弯曲测试是用KEIWA公司所提供的弯曲测试机(产品序号：MSB76-12413)来执行的。2·3条件
在弯曲测试中，支承范围和压进深度分别被设定为80mm和3mm。控制器被设定成下压速度为30mm/秒、加速度为0.3G、分别在最上端和最下端位置等待0.2秒、且操作周期为0.72秒/周。3·评估方法
在弯曲测试期间，对连接菊花链状端子t的各寄存器的电阻进行监测。当其电阻值增加100％(约等于1欧姆)时，则印刷电路板将被认为已经损坏。评估是根据印刷电路板在损坏发生之前被弯曲的次数而做出的。4·评估
使用传统Sn-Pb易熔焊料的样品C和D在很早阶段上就从焊接头表面的交界面上脱落并损坏。更具体地说，样品D经3518次弯曲后脱落并损坏。样品C只经207次弯曲后就脱落并损坏。
图9和图10显示出了样品C脱落的焊接头的外貌。在样品C的焊接头上，焊料从镍层的交界面上脱落下来。在图10中，照亮的灰白部分(上半部分)为焊料，它从照亮的灰白部分的下端面上脱落下来。
相反，在使用根据本实施例所述Sn-Ag-Cu焊料的样品A和B中，没有发生上述的脱落现象。更具体地说，样品A的绝缘层经20000次弯曲后损坏，但其焊接头并没有从镍层的交界面上脱落下来。样品A的焊料经6341次弯曲后折断，但其焊接头未从镍层的交界面上脱落下来。因此，用于镍/金无电敷镀层的Sn-Ag-Cu焊料可以形成高强度的焊接头，进而提高了焊接头的可靠性。
应该明白，本发明并不仅限于上述具体实施例，可以在本发明中做出各种变换和修改而不脱离其精神和范围。
例如，Sn-Ag-Cu焊料不仅限于本实施例中所使用的成份为Sn-3.5Ag-0.75Cu的焊料。也可在能够提供相同优点的较宽范围内确定Sn-Ag-Cu焊料的成份。
在图1中，其上形成有镍/金无电敷镀层的基板层1不仅限于为铜导线。基板层1也可为其它金属或非金属。Sn-Ag-Cu焊料与镍/金无电敷镀层的组合可以提供本发明所述的优点。
镀在镍层之上的金层在焊接时扩散入焊料。由于金具有稳定的化学特性，所以扩散入焊料的金被认为是处于与电镀方法无关的相同状态。因此，即使镀金层的形状随电镀方法的不同而发生变化，这种变化也不会影响焊接头的机械强度。换句话说，被电镀到镍层上的金层也可提供出本发明所述的优点。
本发明可被应用到各种用于镍/金无电敷镀表面的焊接情况中。例如，本发明可被应用到这样一种情况中，即，通过焊接将CSP器件(半导体器件)表面焊接在一印刷电路板上的情况。另外，本发明也可被应用到翻装芯片粘合(FCB)之中。更具体地说，可以先形成一个镍/金无电敷镀凸起，然后再利用Sn-Ag-Cu焊料对其进行焊接以做出一焊接头。另外，可通过镍/金无电敷镀而形成一个扩散阻挡层，并可将一Sn-Ag-Cu焊球放置并焊接在该扩散壁垒层上以做出一个焊接头。本发明在这些情况下都可得到有效的应用。

Claims (33)

1．一种焊接方法，包括以下步骤：
制备镍/金无电敷镀层，其由通过镍-磷无电敷镀而形成的镍层以及形成于镍层之上的金层组成；其特征在于
利用一种含有(Sn)、银(Ag)和铜(Cu)的焊料对上述镍/金无电敷镀层进行焊接。
2．如权利要求1所述的焊接方法，其特征在于上述焊料的成份为Sn-3.5Ag-0.75Cu。
3．一种焊接方法，包括以下步骤：
制备镍/金无电敷镀层，它由通过镍-磷无电敷镀而形成的镍层以及形成于镍层之上的金层组成；其特征在于：
利用一种焊料对该镍/金无电敷镀层进行焊接以在镍层与焊料之间的交界面上形成一层金属互化物，其中，上述金属互化物被做成菜花状。
4．如权利要求3所述的焊接方法，其特征在于上述金属互化物主要由锡和铜构成，此外，它还含有镍。
5．如权利要求1-4所述的焊接方法，其特征在于上述金层是通过置换电镀而形成的。
6．一种位于焊料与形成在布线结构上的导体端子之间的焊接头，其特征在于包括：
通过在导体端子上进行镍-磷无电敷镀而形成的镍层；
形成在镍层之上的金属互化物层，该金属互化物层含有锡、铜和镍；以及
形成在金属互化物层之上的焊料层，该焊料层含有锡、银和铜。
7．如权利要求6所述的焊接头，其特征在于上述金属互化物主要由锡和铜构成。
8．如权利要求6或7所述的焊接头，其特征在于上述金属互化物层具有形成在焊料层一侧之中的菜花状表面。
9．如权利要求6-8任一项所述的焊接头，其特征在于上述导体端子主要由铜构成。
10．一种位于焊料与形成在布线结构上的导体端子之间的焊接头，其特征在于包括：
通过在导体端子上进行镍-磷无电敷镀而形成的镍层；
形成在镍层之上的金属互化物层；以及
形成在金属互化物层之上的焊料层，
其中，上述金属互化物层具有形成在焊料层一侧中的菜花状表面。
11．如权利要求10所述的焊接头，其特征在于上述导体端子主要由铜构成。
12．一种布线结构，其上形成有多个导体端子，每个导体端子都被焊接以形成一个焊接头，该布线结构的特征在于上述焊接头包括：
通过在导体端子上进行镍-磷无电敷镀而形成的镍层；
形成在镍层上的金属互化物层，该金属互化物层含有锡、铜和镍；以及
形成在金属互化物层上的焊料层，该焊料层含有锡、银和铜。
13．如权利要求12所述的布线结构，其特征在于上述金属互化物层具有形成在焊料层一侧中的菜花状表面。
14．一种布线结构，其上形成有多个导体端子，每个导体端子都被焊接以形成一个焊接头，该布线结构的特征在于上述焊接头包括：
通过在导体端子上进行镍-磷无电敷镀而形成的镍层；
形成在镍层上的金属互化物层；以及
形成在金属互化物层之上的焊料层，
其中，上述金属互化物层具有形成在焊料层一侧中的菜花状表面。
15．一种器件，其特征在于包括：
布线基板，其上形成有多个基板端子；以及
具有多个电路端子的功能电路，其中，上述基板端子被焊接在各电路端子之一的焊接头上，其特征在于各焊接头包括：
通过在导体端子上进行镍-磷无电敷镀而形成的镍层；
形成在镍层之上的金属互化物层，该金属互化物层含有锡、铜和镍；以及
形成在金属互化物层之上的焊料层，该焊料层含有锡、银和铜。
16．如权利要求15所述的器件，其特征在于上述金属互化物层具有形成在焊料层一侧中的菜花状表面。
17．一种器件，其特征在于包括：
布线基板，其上形成有多个基板端子；以及
具有多个电路端子的功能电路，其中，上述基板端子在焊接头上被与各电路端子之一电连接，
其特征在于上述各焊接头包括：
通过在导体端子上进行镍-磷无电敷镀而形成的镍层；
形成在镍层上的金属互化物层；以及
形成在金属互化物层之上的焊料层，
其中，上述金属互化物层具有形成在焊料层一侧中的菜花状表面。
18．一种器件，包括：
印刷电路板，其上形成有多个基板端子；以及
具有多个封装端子的半导体芯片封装，其中，上述基板端子被焊接在各封装端子相应一个的焊接头上，
其特征在于上述各焊接头包括：
通过在各相应基板端子和相应封装端子上进行镍-磷无电敷镀而形成的镍层；
形成在镍层之上的金属互化物层，该金属互化物层含有锡、铜和镍；以及
形成在金属互化物层之上的焊料层，该焊料层含有锡、银和铜。
19．如权利要求18所述的器件，其特征在于上述金属互化物层具有形成在焊料层一侧之中的菜花状表面。
20．一种器件，包括：
印刷电路板，其上形成有多个基板端子；以及
具有多个封装端子的半导体芯片封装，其中，上述基板端子被焊接在各封装端子相应一个的焊接头上，
其特征在于上述各焊接头包括：
通过在各相应基板端子和相应封装端子上进行镍-磷无电敷镀而形成的镍层；
形成在镍层之上的金属互化物层；以及
形成在金属互化物层之上的焊料层，
其中，上述金属互化物层具有形成在焊料层一侧中的菜花状表面。
21．一种用于形成布线结构的方法，该布线结构上形成有多个导体端子，该方法包括以下步骤：
在各导体端子上形成镍/金无电敷镀层，其中，上述镍/金无电敷镀层由通过镍-磷无电敷镀而形成的镍层以及形成在被焊接的镍层之上的金层构成；其特征在于：
利用一种含有锡、银和铜的焊料对镍/金无电敷镀层进行焊接。
22．如权利要求21所述的方法，其特征在于上述焊料的成份为Sn-3.5Ag-0.75Cu。
23．一种用于形成布线结构的方法，该布线结构上形成有多个导体端子，该方法包括以下步骤：
在各导体端子上形成镍/金无电敷镀层，其中，上述镍/金无电敷镀层由通过镍-磷无电敷镀而形成的镍层以及形成在被焊接的镍层上的金层构成；其特征在于
利用一种焊料对该镍/金无电敷镀层进行焊接，以在镍层与焊料之间的交界面上形成一层金属互化物，其中，上述金属互化物的形状类似于菜花状。
24．如权利要求23所述的方法，其特征在于上述金属互化物主要由锡和铜构成，此外它还含有镍。
25．如权利要求23或24所述的方法，其特征在于上述金层是通过置换电镀而形成的。
26．一种用于形成器件的方法，该器件包括：
布线基板，其上形成有多个基板端子；以及
具有多个电路端子的功能电路，其中，上述基板端子被分别与各电路端子相连，
上述方法包括以下步骤：
在各基板端子上形成一镍/金无电敷镀层，其中，上述镍/金无电敷镀层由通过镍-磷无电敷镀而形成的镍层以及形成在被焊接的镍层之上的金层构成；其特征在于
利用一种含有锡、银和铜的焊料将基板端子上的镍/金无电敷镀层分别焊接在各电路端子上。
27．如权利要求26所述的方法，其特征在于上述焊料的成份为Sn-3.5Ag-0.75Cu。
28．一种用于形成器件的方法，该器件包括：
布线基板，其上形成有多个基板端子；以及
具有多个电路端子的功能电路，其中，上述基板端子被分别与各电路端子相连，
上述方法包括以下步骤：
在各基板端子上形成镍/金无电敷镀层，其中，上述镍/金无电敷镀层由通过镍-磷无电敷镀而形成的镍层以及形成在被焊接的镍层之上的金层构成；其特征在于
利用一种焊料将基板端子上的镍/金无电敷镀层分别焊接在各电路端子上，以在镍层与焊料之间的交界面上形成一层金属互化物，其中，上述金属互化物的形状类似于菜花状。
29．如权利要求28所述的方法，其特征在于上述金属互化物主要由锡和铜构成，此外它还含有镍。
30．一种用于形成器件的方法，该器件包括：
印刷电路板，其上形成有多个基板端子；以及
具有多个封装端子的半导体芯片封装，其中，上述基板端子分别与各封装端子相连，
上述方法包括以下步骤：
在各相应基板端子和相应封装端子上形成一镍/金无电敷镀层，其中，上述镍/金无电敷镀层由通过镍-磷无电敷镀而形成的镍层以及形成在镍层之上的金层构成；其特征在于
利用一种含有锡、银和铜的焊料将各相应基板端子上的镍/金无电敷镀层与各相应封装端子焊接在一起。
31．如权利要求30所述的方法，其特征在于上述焊料的成份为Sn-3.5Ag-0.75Cu。
32．一种用于形成器件的方法，该器件包括：
印刷电路板，其上形成有多个基板端子；以及
具有多个封装端子的半导体芯片封装，其中，上述基板端子分别与各封装端子相连，
上述方法包括以下步骤：
在各相应基板端子和相应封装端子上形成镍/金无电敷镀层，其中，上述镍/金无电敷镀层由通过镍-磷无电敷镀而形成的镍层以及形成在镍层之上的金层构成；其特征在于
利用一种焊料将各相应基板端子上的镍/金无电敷镀层与各相应封装端子焊接在一起，以在镍层与焊料之间的交界面上形成一层金属互化物，其中，上述金属互化物的形状类似于菜花状。
33．如权利要求32所述的方法，其特征在于上述金属互化物主要由锡和铜构成，此外它还含有镍。
CNB00124311XA 1999-09-03 2000-09-04 高强度焊接头 Expired - Lifetime CN1151008C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP250152/1999 1999-09-03
JP25015299A JP3444245B2 (ja) 1999-09-03 1999-09-03 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1287035A true CN1287035A (zh) 2001-03-14
CN1151008C CN1151008C (zh) 2004-05-26

Family

ID=17203605

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00124311XA Expired - Lifetime CN1151008C (zh) 1999-09-03 2000-09-04 高强度焊接头

Country Status (6)

Country Link
US (2) US6669077B1 (zh)
EP (1) EP1080823B1 (zh)
JP (1) JP3444245B2 (zh)
CN (1) CN1151008C (zh)
AU (1) AU770552B2 (zh)
DE (1) DE60023416T2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944496A (zh) * 2009-07-02 2011-01-12 台湾积体电路制造股份有限公司 柱状结构及其形成方法、倒装芯片接合结构
CN102248241A (zh) * 2011-05-18 2011-11-23 清华大学 含Co基薄膜的凸点底部金属层与无铅焊点连接的方法
CN103299406A (zh) * 2007-09-21 2013-09-11 艾格瑞系统有限公司 用于改善耐脆性断裂的焊接方法及相关器件
CN104024473A (zh) * 2012-01-30 2014-09-03 凸版印刷株式会社 布线基板及布线基板的制造方法
CN110099522A (zh) * 2018-01-31 2019-08-06 嘉联益电子(昆山)有限公司 卷对卷柔性线路板及其快速加工方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007378B2 (en) * 1999-06-24 2006-03-07 International Business Machines Corporation Process for manufacturing a printed wiring board
JP4245924B2 (ja) 2001-03-27 2009-04-02 株式会社Ｎｅｏｍａｘマテリアル 電子部品用パッケージおよびその製造方法
JP2002359459A (ja) * 2001-06-01 2002-12-13 Nec Corp 電子部品の実装方法、プリント配線基板および実装構造体
JP4136641B2 (ja) 2002-02-28 2008-08-20 株式会社ルネサステクノロジ 半導体装置の接続条件の算出方法
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
DE10251658B4 (de) * 2002-11-01 2005-08-25 Atotech Deutschland Gmbh Verfahren zum Verbinden von zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil
US7325716B2 (en) * 2004-08-24 2008-02-05 Intel Corporation Dense intermetallic compound layer
US20060068218A1 (en) * 2004-09-28 2006-03-30 Hooghan Kultaransingh N Whisker-free lead frames
KR100718169B1 (ko) * 2006-01-12 2007-05-15 한국과학기술원 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
KR100744930B1 (ko) * 2006-02-01 2007-08-01 삼성전기주식회사 Ｌｔｃｃ 모듈의 제조 방법
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
US7847399B2 (en) * 2007-12-07 2010-12-07 Texas Instruments Incorporated Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US8367244B2 (en) * 2008-04-17 2013-02-05 Enovix Corporation Anode material having a uniform metal-semiconductor alloy layer
JP5065978B2 (ja) * 2008-04-21 2012-11-07 Ｄｏｗａメタルテック株式会社 Ｐｂレス半田の半田付け方法及びその半田付け品
JP5680342B2 (ja) 2009-09-02 2015-03-04 Tdk株式会社 めっき膜、プリント配線板及びモジュール基板
TW201113993A (en) * 2009-10-01 2011-04-16 Anpec Electronics Corp Pre-packaged structure
DE102009054068A1 (de) 2009-11-20 2011-05-26 Epcos Ag Lotmaterial zur Befestigung einer Außenelektrode bei einem piezoelektrischen Bauelement und piezoelektrisches Bauelement mit einem Lotmaterial
US8698306B2 (en) 2010-05-20 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact opening
JP6046406B2 (ja) * 2011-07-26 2016-12-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 高温耐性銀コート基体
US9786622B2 (en) * 2011-10-20 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US20150041183A1 (en) * 2013-08-06 2015-02-12 Kinsus Interconnect Technology Corp. Chip board package structure
US11094661B2 (en) * 2015-11-16 2021-08-17 Kabushiki Kaisha Toyota Chuo Kenkyusho Bonded structure and method of manufacturing the same
US10604169B1 (en) * 2019-03-21 2020-03-31 Shinn Fu Company Of America, Inc. Multi-configuration mechanical apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53122766A (en) * 1977-04-01 1978-10-26 Hitachi Ltd Method of producing printed circuit board
US4824009A (en) * 1981-12-31 1989-04-25 International Business Machines Corporation Process for braze attachment of electronic package members
US4871108A (en) * 1985-01-17 1989-10-03 Stemcor Corporation Silicon carbide-to-metal joint and method of making same
JPS6283844A (ja) * 1985-10-08 1987-04-17 Meiji Milk Prod Co Ltd チ−ズ食品およびその製造法
JP2762672B2 (ja) * 1990-04-09 1998-06-04 富士通株式会社 半田接続用パッドとその形成方法
US5260234A (en) * 1990-12-20 1993-11-09 Vlsi Technology, Inc. Method for bonding a lead to a die pad using an electroless plating solution
US5199487A (en) * 1991-05-31 1993-04-06 Hughes Aircraft Company Electroformed high efficiency heat exchanger and method for making
JP3353960B2 (ja) * 1993-04-23 2002-12-09 イビデン株式会社 プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JPH09326554A (ja) 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 電子部品接合用電極のはんだ合金及びはんだ付け方法
US5973932A (en) * 1997-02-14 1999-10-26 Pulse Engineering, Inc. Soldered component bonding in a printed circuit assembly
KR100376253B1 (ko) * 1997-06-04 2003-03-15 이비덴 가부시키가이샤 인쇄 배선판용 솔더 부재
JP3339384B2 (ja) 1997-07-14 2002-10-28 イビデン株式会社 半田材料並びにプリント配線板及びその製造方法
US6137690A (en) * 1997-08-18 2000-10-24 Motorola Electronic assembly
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103299406A (zh) * 2007-09-21 2013-09-11 艾格瑞系统有限公司 用于改善耐脆性断裂的焊接方法及相关器件
CN101944496A (zh) * 2009-07-02 2011-01-12 台湾积体电路制造股份有限公司 柱状结构及其形成方法、倒装芯片接合结构
CN101944496B (zh) * 2009-07-02 2014-10-15 台湾积体电路制造股份有限公司 柱状结构及其形成方法、倒装芯片接合结构
CN102248241A (zh) * 2011-05-18 2011-11-23 清华大学 含Co基薄膜的凸点底部金属层与无铅焊点连接的方法
CN102248241B (zh) * 2011-05-18 2013-12-04 清华大学 含Co基薄膜的凸点底部金属层与无铅焊点连接的方法
CN104024473A (zh) * 2012-01-30 2014-09-03 凸版印刷株式会社 布线基板及布线基板的制造方法
US9572252B2 (en) 2012-01-30 2017-02-14 Toppan Printing Co., Ltd. Wiring substrate and method of manufacturing wiring substrate
CN110099522A (zh) * 2018-01-31 2019-08-06 嘉联益电子(昆山)有限公司 卷对卷柔性线路板及其快速加工方法

Also Published As

Publication number Publication date
EP1080823A2 (en) 2001-03-07
DE60023416T2 (de) 2006-07-27
EP1080823B1 (en) 2005-10-26
CN1151008C (zh) 2004-05-26
JP3444245B2 (ja) 2003-09-08
US20040058192A1 (en) 2004-03-25
AU770552B2 (en) 2004-02-26
JP2001077528A (ja) 2001-03-23
US6669077B1 (en) 2003-12-30
AU5645000A (en) 2001-03-08
US6919137B2 (en) 2005-07-19
DE60023416D1 (de) 2005-12-01
EP1080823A3 (en) 2004-01-21

Similar Documents

Publication Publication Date Title
CN1151008C (zh) 高强度焊接头
CN1237614C (zh) 一种金属电互连结构
JP3239231B2 (ja) パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法
CN1298051C (zh) 半导体装置
CN1065372A (zh) 带焊料涂层的印刷电路板及其制造方法
KR100567611B1 (ko) 무전해 도금에 의해 니켈 코팅된 표면에 사용되는 땜납
CN1674762A (zh) 布线衬底及其制造方法
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
US6586683B2 (en) Printed circuit board with mixed metallurgy pads and method of fabrication
CN1535103A (zh) 接线板
CN1185707C (zh) 凸块底缓冲金属结构
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
US20060209497A1 (en) Pad structure of wiring board and wiring board
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JP4817043B2 (ja) セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法
CN1245751C (zh) 生产半导体器件的方法及相应的半导体器件
CN1684238A (zh) 引线框以及制造该引线框的方法
KR100743190B1 (ko) 저융점 무연 솔더 및 그의 제조 방법
Lee et al. Characterization study of lead-free Sn-Cu plated packages
JP2005317729A (ja) 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
WO2000078109A1 (en) Improved bga solder ball shear strength
CN1510979A (zh) 无焊垫设计的高密度电路板及其制造方法
JP2000101014A (ja) 半導体装置
US20060196917A1 (en) Metallic plating for socket application in ball grid array packages
Beigle Alternate metal finishes for wire bond and soldering applications

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1035878

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: INTELLECTUAL PROPERTY BRIDGE NO. 1 CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20150311

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150311

Address after: Tokyo, Japan

Patentee after: GODO KAISHA IP BRIDGE 1

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040526