CN1287465C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1287465C
CN1287465C CNB011098570A CN01109857A CN1287465C CN 1287465 C CN1287465 C CN 1287465C CN B011098570 A CNB011098570 A CN B011098570A CN 01109857 A CN01109857 A CN 01109857A CN 1287465 C CN1287465 C CN 1287465C
Authority
CN
China
Prior art keywords
film
semiconductor device
forms
iii nitride
diaphragm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011098570A
Other languages
English (en)
Other versions
CN1314712A (zh
Inventor
西井胜则
井上薰
松野年伸
池田义人
正户宏幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN1314712A publication Critical patent/CN1314712A/zh
Application granted granted Critical
Publication of CN1287465C publication Critical patent/CN1287465C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

半导体装置具有有源区域和绝缘氧化膜，有源区域由生长在衬底11上的Ⅲ族氮化物半导体组成，绝缘氧化膜由在有源区域周围的Ⅲ族氮化物半导体氧化而成。在有源区域上形成栅电极、源电极和漏电极，栅电极与有源区域呈肖特基接触、延伸到绝缘氧化膜上，并在氧化绝缘膜上具有栅电极的引出部，源电极和漏电极是欧姆电极，设置在栅电极栅长方向的两侧并与栅电极有一定间隔。

Description

半导体装置及其制造方法
本发明涉及由式InxALyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)表达的三族氮化物半导体构成的半导体装置，尤其涉及具有由III族氮化物半导体氧化产生氧化膜的半导体装置及其制造方法。
具有组分为InxALyG1-x-yN的III族氮化物半导体(即所谓的氮化镓系(GaN)化合物半导体)电子的能带间跃迁是直接跃迁，而且能带间隙在1.95eV-6eV间很宽的范围内变化，适于用作LED、半导体激光器等发光器件的材料。
近年来，为实现信息处理的高密度化及高集成化，输出波长为蓝紫色的半导体激光器的研究开发盛行。同时，由于GaN具有高绝缘击穿电场强度、高热导率及高电子饱和速变也很适宜用于高频用功率器件的材料。其中，由氮铝镓(ALGaN)和氮化镓(GaN)组成的异质结结构其电场强度达到1×105V/cm，电子速变为砷化镓(GaAS)的两倍多，随元件加工微细化，可以获得高频工作。
III族氮化物半导体，掺杂IV族元素硅(si)或锗(Ge)等n型掺杂剂后，呈现n型特性，可以制作场效应晶体管(FET)。在III族氮化物半导体中掺杂II族元素镁(Mg)、钡(Ba)或钙(Ca)等P型掺杂剂后，呈现P型特性，P型半导体与n型半导体构成的PN结可以应用于LED、半导体激光器等器件。在电子器件中，具有优越电子传输特性的III族氮化物半导体被广泛研究，最典型的例子是ALGaN与GaN异质结高电子迁移率晶体管。(High Electron Mobility Transistor：HEMT)。
下面，参照附图，对已有的ALGaN/GaN HEMT进行说明。
图23(a)及图23(b)是已有的ALGaN/GaN系HEMT，(a)是平面结构，(b)是(a)中沿××IIIb—××IIIb线的剖面结构图。如图23(a)和图23(b)所示，在碳化硅(SiC)衬底101上，形成第1HEMT100A和第2HEMT100B，它们被划片区110隔开，以将在101衬底上形成的晶体管芯片一个个分割开来。
第1HEMT100A及第2HEMT100B分别形成在GaN缓冲层102上，并具有有源区域103。缓冲层102生长在衬底101上，它由GaN组成，有源区由ALGaN/GaN异质结层台面腐蚀后形成。
在各有源区103上，分别形成与有源区103呈肖特基接触的栅电极104和与有源区103呈欧姆接触的欧姆电极105，欧姆电极在栅极104栅长方向两侧，并留有间隔。
在有源区103的上方及其四周(包含栅电极104及欧姆电极105)全面覆盖绝缘膜106，在绝缘膜106上形成分别与栅电极104、欧姆电极105相连的延伸电极(Pad电极)107。绝缘膜106上覆盖表面保护膜108，但要使各延伸电极107显露出来。
覆盖在有源区103上的绝缘膜106一般由氧化硅膜组成，除具有保护有源区103表面的作用外，还能保证用剥离法(liff-off)制备栅电极104时使栅电极易于制成。
但是，如图23(a)所示，由于栅电极104必须设有与延伸电极107相连的引出部104a，栅电极104不仅仅在有源区103的上面，而且也在因台面腐蚀露出的缓冲层102上，缓冲层由GaN构成。
但是，上述已有的ALGaN/GaN系HEMT中引出部104a和缓冲层102是金属与半导体接触(即所谓的肖特基接触)，因此，当台面腐蚀时由于半导体表面损伤等原因，很容易产生漏电流。漏电流对晶体管的夹断特性影响很大，引起晶体管特性退化。
此外，由于GaN缓冲层102和氧化硅绝缘膜106的粘附性不很好，因此在绝缘膜106上形成延伸电极107的引线键合工艺时，常产生绝缘膜106剥离的问题。
进一步，由于SiC衬底101和GaN系半导体硬度都很高，与Si、GaAs相比，用划片处理进行芯片分割时就十分困难。因此，在划片时常发生像裂纹达到有源区103引起成品率下降、划线区110近旁的表面保护膜108及绝缘膜106剥落等问题，引起可靠性下降。
还有，采用III族氮化物半导体迭层结构的半导体激光器一般采用蓝宝石衬底，在用蓝宝石衬底时，由于蓝宝石与在它上面形成的激光器结构的结晶轴不同，很难用解理法形成激光器的谐振腔，大多采用干法刻蚀法形成谐振腔。但是在用干法刻蚀法形成谐振腔时，在谐振腔端面的固有缺陷形成非发光中心，因而产生工作电流(阈值电流)增大，可靠性降低等问题。
鉴于上述存在的问题，本发明的目的是制作与III族氮化物半导体粘附性、电气特性、光学特性都好的绝缘膜。
为达到上述目的，本发明的半导体装置具有由III族氮化物半导体自身直接氧化形成的氧化膜结构构成。
具体的说，与本发明相关的第1种半导体装置具备有源区和绝缘氧化膜，有源区由在衬底上形成的III族氮化物半导体构成，绝缘氧化膜由III族氧化物半导体氧化形成，位于衬底上有源区周围区域。
在第1种半导体装置中，如后所述，III族氮化物半导体与由它的氧化物构成的氧化膜之间的结合强度比III族氮化物半导体和氧化硅膜之间结合强度大了3倍左右。因此，绝缘氧化膜与衬底之间以及绝缘氧化膜与有源区之间的粘附性得到改善，防止了绝缘氧化膜的剥落，提高了装置的成品率和可靠性。
在第1种半导体装置中，最好在有源区域上形成栅电极及把栅极挟在中间的源电极和漏电极，这样就可以得到由III族氮化物半导体构成的场效应晶体管。
这种情况下，栅电极最好由有源区延伸到绝缘氧化膜上，这样栅电极所处的绝缘氧化膜部分也可以用作栅极的引出部，这一引出部与由III族氮化物半导体氧化形成的绝缘氧化膜之间不构成肖特基接触，在引出部不产生漏电流，提高了装置的可靠性。
与本发明有关的第2种半导体装置是多个半导体装置，它在晶片状衬底上被划线包围的区域内分别形成由III族氮化物半导体构成的多个器件形成区，而在划线的周围形成由III族氮化物半导体氧化形成的保护氧化膜。
按照第2种半导体装置，对在同一个晶片上形成的多个半导体装置芯片进行分割时，覆盖器件形成区的绝缘膜不发生剥落，在器件形成区也不发生裂纹，装置的成品率和可靠性都得到提高。
与本发明有关的第3种半导体装置具有在衬底上形成的延伸电极，在衬底与延伸电极间形成绝缘氧化膜，绝缘氧化膜由III族氮化物半导体氧化生成。
第3种半导体装置中，III族氮化物半导体与它的绝缘氧化膜的结合强度比硅氧化膜大，很少发生延伸电极从衬底剥落的现象，提高了装置的成品率和可靠性。
与本发明相关的第4种半导体装置具有激光器结构体和保护氧化膜。激光器结构体制作在衬底上，拥有由多个III族氮化物半导体组成的谐振器，保护氧化膜制作在包含有激光器结构体谐振器端面的侧面，由III族氮化物半导体氧化形成。
第4种半导体装置中，谐振器反射镜的镜面由腐蚀端面和保护氧化膜界面形成，并不是腐蚀的端面，所以不受腐蚀缺陷的影响。同时，由于保护氧化膜由III族氮化物半导体直接氧化形成，没有因端面涂敷不当产生的漏电流，可以获得高可靠性。
与本发明相关的第1种半导体装置制造方法具备以下制作工序：在衬底上形成III族氮化物半导体层的半导体层形成工序；在III族氮化物半导体层上形成覆盖III族氮化物半导体有源区域保护膜的保护膜形成工序；以已形成的保护膜作为掩蔽膜，用III族氮化物半导体层氧化的方法在衬底上除有源区以外的III族氮化物半导体层上形成绝缘氧化膜的氧化膜形成工序；除去保护膜使有源区露出的有源区露出工序。
按照第1种半导体装置制造法，用保护膜作为掩蔽膜进行III族氮化物半导体层氧化，在衬底上除有源区外的区域形成绝缘氧化膜，可以确保本发明第1种半导体装置的实现。
第1种半导体装置制造方法中，在有源区露出工序以后最好还应具备以下工序：在有源区上形成欧姆电极的欧姆电极形成工序；在有源区上形成一直延伸到绝缘膜上的栅电极的栅电极形成工序。
第1种半导体装置制造方法中，在半导体形成工序与保护膜形成工序之间最好加一道将III族氮化物半导体层暴露于氨气中的氨处理工序。这样做，可以用氨气去除掉元件形成区(它将成为有源区)表面的氧化物等杂物实现表面洁净化，使有源区的接触电阻率降低，从而改善器件的电特性。
这种情况下，氨气处理工序最好应包含将氨气等离子化的工序。
与本发明相关的第2种半导体装置制造方法具备以下各工序：在晶片状衬底上形成III族氮化物半导体层的半导体层形成工序；在III族氮化物半导体层上分别设定元件形成区域和划线区域的区域设定工序，元件形成区域形成在III族氮化物半导体层上，并呈多个元件形成区域，划线区域在将各元件形成区域分割成芯片时用；在划线区域形成覆盖它的保护膜的保护膜形成工序；形成保护氧化膜的氧化膜形成工序，它以已形成的保护膜作为掩蔽膜对III族氮化物半导体层进行氧化，使得衬底上划线区域的侧方区域III族氮化物半导体氧化形成保护氧化膜。
第2种半导体装置中，由于在衬底上划线区的侧方区域形成保护氧化膜，在划片工序中，不会发生覆盖元件形成区的绝缘膜剥落、在元件形成区产生裂纹等问题，可以确保本发明第2种半导体装置的实现。
在第1及第2种半导体装置制造方法中，保护膜最好是硅、氧化硅或氮化硅。
与本发明有关的第3种半导体装置具备以下各工序：在衬底上形成III族氮化物半导体层的半导体层形成工序；在III族氮化物半导体层上分别设定元件形成区域和延伸电极形成区域的区域设定工序，延伸电极将形成在元件形成区的元件与外部导通；保护膜形成工序，它形成覆盖除延伸电极形成区域外整个III族氮化物半导体层的保护膜；形成绝缘氧化膜的氧化膜形成工序，它以已形成的保护膜作掩蔽膜将III族氮化物半导体层氧化；在绝缘氧化膜上形成延伸电极的延伸电极形成工序。
第3种半导体装置制造法中，由于将保护膜作为掩蔽膜将III族氮化物半导体氧化，在衬底上延伸电极形成区域形成绝缘氧化膜，可以确保本发明第3种半导体装置的实现。
在第1～第3种半导体装置制造方法中，氧化膜形成工序最好包含将III族氮化物半导体层放在氧气氛中进行热处理的工序。
此外，在第1～第3种半导体装置制造方法中，氧化膜形成工序最好包含对III族氮化物半导体层一面进行氧离子注入一面进行热处理的工序。
与本发明相关的第4种半导体装置制造方法具备以下各工序：在衬底上形成含有谐振器的激光器结构体的激光器结构体形成工序，它在衬底上形成多个III族氮化物半导体层，由这些III族氮化物半导体层构成谐振器；使激光器结构体谐振器两端面露出的两端面露出工序；以及形成保护氧化膜的保护氧化膜形成工序，由包含激光器结构体谐振器两端的两侧面氧化，使得两侧面的III族氮化物半导体层氧化，形成氧化保护膜。
按照第4种半导体装置制造方法，由于在两侧面的III族氮化物半导体层上氧化形成了保护氧化膜(两侧面包含了激光器结构体中的谐振器两端面)，可以确保本发明第4种半导体装置的实现。同时，由于可以省去端面涂敷工序，使制造工序更简化。
在第4半导体装置制造方法中，氧化膜最好包含有将III族氮化物半导体层在氧气氛中进行热处理的工序。
附图的简单说明：
图1(a)和图(b)示出与本发明第1实施方式相关的GaN氧化隔离型HEMT，图1(a)是俯视图，图(b)是图(a)中沿Ib-Ib线的构成剖面图。
图2示出本发明第一实施方式的氧化隔离型HEMT中绝缘氧化膜上的肖特基电极与有源区上欧姆电极间的电压——电流特性曲线。
图3示出与本发明第1实施方式相关的氧化隔离HEMT和已有的台面隔离型HEMT的漏电流与栅电压的关系曲线。
图4(a)～图4(c)示出与本发明第1实施方式相关的氧化隔离型HEMT制造方法工序顺序的构成剖面图。
图5(a)～图5(c)示出与本发明第1实施方式相关的氧化隔离型HEMT制造方法工序顺序的构成剖面图。
图6详细示出与本发明第1实施方式相关的氧化隔离型HEMT由GaN系半导体组成的叠层体构成剖面图。
图7示出与本发明第1实施方式相关的氧化隔离型HEMT中绝缘氧化膜的膜厚与热处理时间的关系曲线。
图8示出与本发明第1实施方式相关的氧化隔离型HEMT中绝缘氧化膜的膜厚与元件间漏电电流的关系曲线。
图9(a)～图9(c)示出了与本发明第1实施方式相关的氧化隔离型HEMT中沿衬底深度方向的原子剖面图，图9(a)是没有进行热处理而去除保护膜后绝缘氧化膜的曲线，图9(b)示出由保护膜作为掩蔽膜状态下的有源区域的曲线，图9(c)示出没有进行热处理状态下的叠层体曲线，以作比较用。
图10是与本发明第1实施方式相关的氧化隔离型HEMT中热处理后保护膜与绝缘氧化膜用硝酸和氢氟酸进行湿法腐蚀时腐蚀量与时间的关系曲线。
图11示出与本发明第1实施方式相关的氧化隔离型HEMT中有、无氨处理情况下欧姆接触电阻与电极间隔的关系曲线。
图12示出与本发明第2实施方式相关的晶片状态的GaN半导体装置中划片区的构成剖面图。
图13示出与本发明第2实施方式相关的晶片状态半导体装置与已有的晶片状态半导体装置划片时的损坏率与划线区宽度的关系曲线。
图14示出与本发明第2实施方式一个变形例子相关的晶片状态GaN半导体装置中划片区域构成剖面图。
图15(a)～图15(c)示出与本发明第2实施方式相关的半导体装置制造方法工序顺序的构成剖面图。
图16(a)和图16(b)是与本发明第2实施方式相关的半导体装置制造方法工序顺序的构成剖面图。
图17示出与本发明第3实施方式相关的GaN半导体装置中延伸电极的构成剖面图。
图18(a)～图18(c)示出与本发明第3实施方式相关的半导体装置制造方法工序顺序的构成剖面图。
图19(a)～图19(b)示出与本发明第3实施方式相关的半导体装置制造方法工序顺序的构成剖面图。
图20(a)～图20(b)示出与本发明第4实施方式相关的III族氮化物半导体激光器，图20(a)是立体图，图20(b)是图20(a)沿XXb—XXb线的构成剖面图。
图21(a)～图21(c)示出与本发明第4实施方式相关的半导体激光装置制造方法，(a)是外延生长后的构成剖面图，图21(b)是图21(c)沿XXIb-XXIb线的构成剖面图，图21(c)是激光器结构体的主视图。
图22(a)～图22(d)示出与本发明第4实施方式相关的半导体激光器制造方法工序顺序的构成剖面图。
图23(a)及图23(b)示出已有的晶片状态GaN半导体装置，(a)是俯视图，图23(b)是沿图23(a)XXIIIb-XXIIIb线的构成剖面图。
图24是模拟已有台面分离型HEMT的模拟元件的构成剖面图。
图25是图24所示模拟元件的肖特基电极与有源区上欧姆电极的电压——电流特性曲线。
第1实施方式
参照附图对本发明第1实施方式进行说明。
图1(a)和图1(b)是与本发明第1实施方式相关的由III族氮化物半导体组成的HEMT，它是元件由GaN氧化物隔离开来的氧化隔离型HEMT，(a)示出平面结构，(b)示出(a)沿Ib-Ib线的剖面构成。如图(a)和图(b)所示，与本实施方式相关的HEMT具有有源区12A和绝缘氧化膜12B，有源区12A由生长在碳化硅(SiC)衬底11上的GaN半导体构成，绝缘氧化膜12B由有源区12A周围的GaN半导体氧化生成。
在有源区12A上形成栅电极13和欧姆电极14，栅电极13与有源区12A呈肖特基接触并具有引出部13a，引出部13a延伸到绝缘氧化膜12B上，欧姆电极14设置在栅电极13的栅长方向两侧并与栅极有一定间隔、分别成为源电极和漏电极。
这里，我们比较一下，已有的台面隔离型HEMT和本实施方式相关的氧化隔离型HEMT中肖特基电极与欧姆电极间的电压——电流特性。图24示出模拟已有台面隔离型HEMT的模拟元件剖面构成。在SiC衬底121上设置了由GaN半导体组成的岛状有源层122、在有源层122上形成的岛状欧姆电极123、与有源层122有一定间隔并与衬底成肖特基接触的肖特基电极124。肖特基电极124与图23(a)所示的引出部104a对应。这一模拟元件显示图25所示的整流特性，反向耐压大，漏电流在微安(μA)量级。如图23(a)及23(b)所示，由于已有的台面隔离HEMT栅电极104的引出部104a形成在GaN缓冲层102上，栅电极104的引出部104a与缓冲层102里肖特基接触，很容易发生漏电流。
与本实施方式相关的氧化隔离型HEMT中，绝缘氧化膜12B上的肖特基电极13与有源区12A上欧姆电极14间的电压—电流特性如图2所示，即使加在电极间的电压大于100V也仅有纳安(nA)量级的电流。
图3分别示出栅宽100μm情况下与本实施方式相关的氧化隔离型HEMT与已有台面隔离型HEMT漏电流与栅电压的关系曲线。在栅电压高、漏电流大的区域特性差别不明显，但在漏电流很少的夹断区附近就呈现很大的差别。可以很清楚看到，在已有的台面隔离型HEMT中，由于栅电极(104)引出部104a产生的漏电流引起夹断特性退化。
与本实施方式相关的氧化隔离型HEMT中，不像已有的台面隔离型HEMT那样在栅电极引出部13a处产生漏电流，可以得到夹断特性优秀的HEMT。
此外，与本实施方式相关的氧化隔离型HEMT的绝缘氧化膜12B是由成为有源区12A的III族氮化物半导体(GaN)自身的氧化形成的，有源区12A的侧端部和绝缘氧化膜12B的交界部分并不形成一个高度明显差异部分(这与台面型HEMT不同)，比较平坦。在制作旧式HEMT的栅电极104时，在有源区103的侧端部与缓冲层102的上面间的高差部分常发生栅电极104断线情况，而在本实施方式中不会发生这种断线情况，可以确保高可靠性。
以上，我们就本实施方式下的HEMT作了说明，但并不限于此，对于场效应晶体管(MESFET)，异质结双极晶体管(HBT)等需要元件隔离的器件都有同样的效果。
另外，与本实施方式相关的HEMT所用的衬底是碳化硅(SiC)，也可以用蓝宝石等能够外延生长III族氮化物半导体有源区的材料替代SiC作衬底。
以下，参照附图说明前面所述的氧化隔离型HEMT的制造方法。
图4(a)～图4(c)和图5(a)～图5(c)示出与本实施方式相关的氧化隔离型HEMT制造方法工序顺序的剖面构成。
首先，如图4(a)所示，用分子束外延法(MBE)在SiC衬底11上形成GaN/ALGaN的叠层体12，叠层体12的详细结构将在后面讲述。
其次，如图4(b)所示，用化学气相生长(CVD)或MBE法在叠层体12上全面的形成一层硅(Si)保护膜。然后，用光刻法对已形成的保护膜进行图形化，在叠层体12上的岛状有源区形成区域20上形成保护膜21。
再次，如图4(c)所示，在叠层体12上形成保护膜21后，在900℃的氧气氛下进行约1小时左右的热处理，使得除有源区12A以外的叠层体12氧化，形成绝缘氧化膜12B。
再次，如图5(a)所示，用硝酸和氢氟酸除去保护膜21，使有源区12A显露出来，然后，如图5(b)所示，用蒸发及光刻法在有源区12A上选择性形成由钛(Ti)/铝(AL)组成的欧姆电极14。
再次，如图5(c)所示，用蒸发和光刻法在有源区12A上选择性形成由钯(Pd)/钛(Ti)/金(Au)组成的栅电极13，栅电极13与各欧姆电极之间留有间隔并延伸到绝缘氧化膜12B上。然后，在有源区的上方及周围部份(包括栅电极13及各欧姆电极14)全面的形成由氧化硅膜组成的保护绝缘膜，这一步在图上没有显示。进一步，在保护绝缘膜上形成钛(Ti)/金(Au)延伸电极，延伸电极与各栅极13和欧姆电极14电气连接。
这样，与本实施方式相关的HMET是由构成有源区12A的III族氮化物半导体氧化进行元件隔离，由于有源区12A和绝缘氧化膜12B之间的元件隔离特性及有源区12A的衬底特性对HEMT的工作特性极端重要，下面我们对这些特性进行检证。
图6示出检证用叠层体12的剖面构成。叠层体12由依次生长在衬底11上的厚约100nm的氮化铝(AlN)缓冲层31、厚约3μm的本证氮化镓(GaN)有源层32，厚约2nm的本证氮铝镓(AlGaN)第1势垒层33，厚约25nm的n型氮铝镓(AlGaN)第2势垒层34及厚约3nm的本证氮铝镓(AlGaN)第3势垒层35构成。
图7示出叠层体12在900℃的氧气氛中进行热处理时绝缘氧化膜12B的膜厚与热处理时间的关系曲线。如图7所示，1小时热处理形成100nm厚的绝缘氧化膜，4小时热处理时膜厚达200nm.如图6所示，由于HEMT的势垒层33～35的总膜厚约为30nm，绝缘氧化膜12B的厚度达100nm时就已足够了。
图8示出绝缘氧化膜12B的厚度与元件间漏电流之间的关系，由图可知，当绝缘氧化膜12B的厚度达80nm以上时，就可获得良好的隔离特性。因此从图7图8的关系可以知道在900℃热处理温度下进行1小时的热处理，就能获得足够的元件隔离。
此外，在氧化膜形成工序中，也可以用氧离子注入叠层体的方法代替氧气氛下的热处理形成绝缘氧化膜12B。
下面，验证衬底的特性。
HEMT的有源区12A其衬底特性不能因热处理而退化，为此，在本实施方式中，为防止因热处理引起有源区12A的氧化，保护膜21采用硅(Si)。
图9(a)～图9(c)是用俄歇电子能谱法(AES)得到的本实施方式HEMT在衬底深度方向上原子剖面图，图9(a)示出在900℃下进行1小时热处理并去除保护膜21后的元件隔离部(绝缘氧化膜12B)，图9(b)示出在膜厚100nm的保护膜21掩蔽状态下的有源区12A，图9(c)示出未热处理状态下的叠层体12以作比较用。各曲线中，Ga表示镓原子的剖面图，N表示氮原子的剖面图，0表示氧原子的剖面图。由于注意力集中在叠层体12中氧原子的剖面图，省略了在叠层体中存在的微量Al原子。这里，横轴表示从样品表面算起的深度(nm)，纵轴表示相对值(峰值掺杂)。
如图9(a)所示，在元件隔离部热处理的叠层体12的结构被破坏，氧原子从上面开始一直扩散到有源层32上，形成了绝缘氧化膜12B，这时绝缘氧化膜12B的厚度约为100nm。
如图9(b)所示，尽管在保护膜21上部观察到氧化，但是，在Si保护膜21掩蔽下的有源区12A与保护膜界面上并未发生反应，与图9(c)所示未处理的剖面图相比，有源区12的构造未变，维持了热处理前的结构。
进一步[表1]示出了用霍尔法在室温下测量的热处理前后叠层体12的薄层载流子浓度和载流子迁移率。
[表1]
Figure C0110985700151
热处理前后薄层载流子浓度及载流子迁移率都没有大的变化，与ASE分析结果一样，这些测量结果也表明保护膜21确实保护了有源区12。
在本发明中，热处理后保护膜21的去除也很重要，如果不能完全去除保护膜21或去除时给有源区12A带来损伤就会引起晶体管特性的退化。而且，去除保护膜21时，不能腐蚀到绝缘氧化膜12B。
因此，在本实施方式中采用硝酸和氢氟酸湿法腐蚀去除Si保护膜21。
图10示出用硝酸和氢氟酸湿法腐蚀去除热处理后的保护膜21及绝缘氧化膜12B腐蚀量与时间的关系。从图10中可以看出，保护膜21很容易被腐蚀，而绝缘氧化膜几乎不被腐蚀。
在本实施方式中是用硝酸和氢氟酸湿法腐蚀去除保护膜21的，用其它腐蚀液也可以。此外，也可以用干法腐蚀。
我们用硅作保护膜21，也可以用氧化硅、氮化硅等能够防止因热处理引起有源区12A退化的材料作保护膜。这时所用的腐蚀液对氧化硅用含氟酸的溶液，例如缓冲的氟酸(BHF)就可以，对于氮化硅用热磷酸那样的含磷酸溶液就可以。
第1实施方式的一个变形例
以下参照附图说明与本实施方式相关的半导体装置制造方法的一个变形例。本变形例的特征是在图4(a)所示的叠层形成工序与图4(b)所示的保护膜形成工序之间设有氨处理工序，氨处理工序将叠层体12的上面暴露在等离子化的氨气中。
图11示出用TLM法(Transmission Line Method)测定在有源区12A上形成的欧姆电极14的接触阻抗的测试结果。这时，欧姆电极14的宽变为100μm，各欧姆电极14的间隔分别为2μm、4μm、6μm以及8μm。实线表示本变形例的用氨处理的结果，虚线表示未经氨处理的情况以作比较。如图11所示，用氨处理与不用氨处理直线的倾斜是一样的，由此可知，两种情况下有源区12A的薄层电阻没有差别，另一方面，实施氨处理的接触阻抗比未经氨处理时降低30％，由该曲线求出的接触电阻率未经氨处理时为6×10-6cm2，已是比较好的结果，经氨处理后减少到3×10-6cm2，这是因为经氨处理后去除了有源区12表面的氧化物等变质物使表面洁净的结果。
此外，在本变形例中是用等离子化氨气进行氨处理的，也可用氨溶液进行煮沸处理。
第2实施方式
以下，参照附图对本发明第2实施方式进行说明。
图12出示与本发明第2实施方式相关的GaN系半导体装置中划片区的剖面构成图。与本实施方式相关的GaN系半导体装置的特征是：在晶片上形成多个半导体装置，当将各个半导体装置分割为芯片时，在划片区的周围区域由GaN系半导体自身氧化形成保护氧化膜。如图12所示，将SiC晶片状衬底42的主面划分为芯片形成区域40和设立在芯片形成区域40之间的划片区域41。
在衬底42主面的划片区域41上预先形成GaN系半导体叠层体43A，GaN系半导体叠层体位于芯片形成区40中央的元件形成区(图中未出示)，构成晶体管等的有源区。在芯片形成区域40周围部分的划片区41上由叠层体43A氧化形成保护氧化膜43B，并在43B上形成表面保护膜44，表面保护膜由硅氧化膜组成，它是一层绝缘膜。
已有的GaN半导体装置中，划片区41的周围部分被硅氧化膜组成的绝缘膜44所覆盖，这种硅氧化膜与GaN半导体的结合强度较小，划片时(芯片分割时)绝缘膜44容易剥落。但是，本实施方式的绝缘膜44形成在与它结合强度较大的保护绝缘膜43B(它由GaN半导体氧化形成)上，因此，在将衬底42按芯片进行分割时，可以防止在叠层体43A及衬底42产生裂纹和发生绝缘膜44剥落等问题。
图13示出与本实施方式相关的晶片状态半导体装置和已有的晶片状态半导体装置在划片时的不合格率与划片区宽变关系的比较结果。观察划片区宽度为100μm情况下各芯片的表面状态，已有半导体装置的芯片约有20％不合格，在划片区叠层体上生成的裂纹会延伸到芯片的周边部分，甚至会延伸到芯片内部，也会发生元件形成区的绝缘膜剥落。
另一方面，观察了与本实施方式相关的半导体装置，即使在划片区41处的叠层体43A上产生裂纹，这些裂纹都停止在与保护氧化膜43B的交界区，没有看到侵入芯片形成区40的情况。
由图13可以明白，由于在划片区41的周边部分设有由GaN半导体氧化形成的保护氧化膜43A，既使将划片区41的宽度缩小到100μm芯片的不合格率比划线区宽度为150μm的已有半导体装置的不合格率还低。其结果，由于与本实施方式相关的半导体装置即使划片区41宽度缩小，划片时的不合格率仍然少，就可以增大同样衬底42(晶片)上制作的半导体装置的数目，同时，由于可以防止绝缘膜44的剥落，可以大大提高装置的可靠性。
在本实施方式中，形成的保护氧化膜43B一直延伸到芯片形成区域40，图14所示为一变形例子，保护氧化膜43C呈环状设置在划片区41的侧部，保护氧化膜43C的宽度仅有5μm左右就可以。
此外，在本实施方式中，衬底42用的是SiC，也可使用蓝宝石等可以用外延法生长GaN半导体叠层体43A的材料作衬底。
下面，参照附图说明上述结构半导体装置的制造方法。
图15(a)～图15(c)、图16(a)及图16(b)示出与本实施方式相关的半导体装置制造法工序顺序的剖面构成。
首先，如图15(a)所示，用分子束外延(MBE)法在SiC晶片衬底42上形成GaN/AlGaN叠层体43A。
其次，如图15(b)所示，在多个芯片形成区40与该多个芯片形成区40之间设置划片区41，在划片区41区域用CVD法在叠层体43A上形成硅保护膜形成膜，然后，用光刻法对已形成的保护膜形成膜图形化，形成覆盖划片区41的保护膜21。
再次，如图15(c)所示，将在叠层体43A上形成保护膜21后的样品放在900℃的氧气氛中进行1小时的热处理，这样由于叠层体43A的氧化形成了保护氧化膜43B，保护氧化膜位在划片区41两侧的芯片形成区40上。
保护氧化膜43B形成工序在晶体管等半导体元件形成以前、形成以后进行都可以，半导体元件制作在芯片形成区中央的元件形成区内(图中未显示)。但是，由于进行较高温度的氧化处理，为保持良好的元件特性，这一工序最好在元件形成前进行。这时，也可以与图4(c)所示第1实施方式保护膜21形成工序一块进行。
再次，如图16(a)所示，用硝酸和氢氟酸去除保护膜21，然后，如图16(b)所示，用CVD等方法，在整个芯片形成区域40上形成氧化硅表面保护用绝缘膜44，然后，用光刻法对绝缘膜44进行选择性腐蚀使叠层体43A上的划片区41显露出来。
这样，按照本实施方式，由于保护氧化膜43B是GaN半导体叠层体的氧化物，与衬底42和绝缘膜44的粘附性就高。还有，因为在划片区41叠层体43A与保护氧化膜43B是连续的，这样，在衬底42划片时，即使产生裂纹，也因保护氧化膜43B的作用可以阻止产生的裂纹使之不能达到芯片形成区域40的周缘区域及其内侧。
还有，在本实施方式中，保护氧化膜43B形成时，用硅作保护膜21以掩蔽叠层体43A的划线区41，但并不仅限于硅，也可以用氧化硅膜、氮化硅膜等可以防止因热处理使叠层体43A退化的材料。
此外，我们用硝酸和氢氟酸去除保护膜21，也可用其它腐蚀液，或者用干法腐蚀。
在形成保护氧化膜43B的热氧化工序中，也可用对GaN半导体叠层体43A的氧离子注入，代替氧气氛。
第3实施方式
以下，参照附图说明本发明的第3实施方式。
图17示出与本发明第3实施方式相关的GaN半导体装置中延伸电极部的剖面构成，延伸电极成为与外部连接的输入输出端子。如图17所示，在SiC晶片状衬底52的主面上，区划出元件形成区域50和延伸电极形成区51，延伸电极形成区51与元件形成区邻接。
在衬底52主面的元件形成区50上形成晶体管等的有源层叠层体53A，叠层体53A由GaN半导体组成，在延伸电极形成区51内形成绝缘氧化膜53B，在绝缘氧化膜53B上形成钛(Ti)/金(Au)延伸电极54，绝缘氧化膜53B由叠层体53A氧化形成。此外，在图中没有显示出来，延伸电极54通过布线与在元件形成区50内形成的元件电气连接。
这样，由于与本实施方式相关的延伸电极54设置在GaN半导体叠层体53A上，并使绝缘氧化膜53B(绝缘氧化膜53B由叠层体53A氧化生成)介于两者之间，延伸电极54与衬底52的粘附性提高，这样，在延伸电极54的引线焊接工序中可以防止延伸电极54从衬底52的剥落现象。
[表2]示出SiC衬底上外延生长的GaN层与各种薄膜材料的粘附性以及GaN层上部氧化形成的氧化层与各种薄膜材料粘附性的定量测定结果。测定方法是a Sebastian method法。
[表2]
  样品结构   抗拉负荷(×9.8N/cm2)
  GaN层上的氧化硅膜   350
  GaN层上的氮化硅膜   320
  GaN上的GaN氧化层   1080
  GaN氧化层上的Ti/Au多层膜   850
  GaN氧化层上的Al   830
  GaN氧化层上的氧化硅膜   920
  GaN氧化层上的氮化硅膜   900
从[表2]可以看出，与GaN层粘附性好的绝缘膜只有将GaN层氧化生成的GaN氧化层，进一步我们可以看到GaN氧化层不仅与金属材料的粘附性好，与硅组成的绝缘膜的粘附性也好。因此，对要求粘附性的延伸电极制作在由GaN半导体叠层体53A氧化生成的绝缘氧化膜53B上是十分有效的。
在本实施方式中，衬底52用的是SiC，也可以使用蓝宝石等可以外延生长GaN半导体叠层体53A的材料作衬底。
以下，参照附图说明前面所述结构半导体装置延伸电极部的制作方法。
图18(a)～图18(c)、图19(a)及图19(b)示出与本实施方式相关的半导体装置延伸电极部制造方法工序顺序的剖面构成。
首先，如图18(a)所示，用分子束外延(MBE)法，在SiC衬底52上形成GaN/AlGaN叠层体53A。
其次，如图如图18(b)所示，将叠层体53A区域区分为元件形成区50和延伸电极形成区域51，在元件形成区50上，用CVD等方法在叠层体53A上形成Si保护膜形成膜，然后用光刻法对已形成的保护膜形成膜上进行图形制作，在衬底52上形成覆盖元件形成区域50的保护膜21。
再次，如图18(c)所示，将已在叠层体53A上形成保护膜21后的样品在900℃的氧气氛中进行一个小时的热处理，在延伸电极形成区域51上因叠层体53A氧化形成绝缘氧化膜53B。
绝缘氧化膜53B形成工序在晶体管等半导体元件形成前、形成后进行都可以，但是，因为进行较高温度热氧化处理，为保持元件特性良好，最好在元件形成前进行绝缘氧化膜53B形成工序。这种情况下，可以与第一实施方式图4(c)所示保护膜21形成工序，以及第2实施方式图15(c)所示的保护膜21形成工序在同一工序中进行。
再次，如图19(a)所示，用硝酸和氢氟酸去除保护膜21之后，如图19(b)所示，用蒸发及光刻法在延伸电极形成区51的绝缘氧化膜53B上选择性形成Ti/Au延伸电极54。
这样，按照本实施方式，由于延伸电极54形成在绝缘氧化膜53B上，而绝缘氧化膜53B又由GaN半导体叠层体53A氧化形成，所以可以获得高的粘附性。
此外，在本实施方式中，延伸电极54直接形成在绝缘氧化膜53B上，如[表2]所示，由于含硅的绝缘膜与GaN半导体氧化物的粘附性高，也可以将氧化硅膜、氮化硅膜等绝缘膜插入在GaN半导体氧化物组成的绝缘氧化膜52B和延伸电极54之间。
还有，保护叠层体53A元件形成区域50的保护膜21用的是硅，但也不仅限于硅，也可使用能防止因氧化硅膜及氮化硅膜等的热处理引起叠层体53A退化的材料。
还有，我们采用硝酸和氢氟酸湿法腐蚀去除保护膜21，也可以使用其他腐蚀液和干法刻蚀。
也可以采用对叠层体53A的氧离子注入代替氧气氛来形成绝缘氧化膜53B。
第4实施方式
以下，参照附图说明本发明的第4种的实施方式
图20(a)及图20(b)是与本发明第4实施方式相关的III族氮化物半导体激光器装置，(a)是立体图，(b)是图(a)沿XXb-XXb线的剖面构成图，如图20(a)所示，与本实施方式相关的半导体激光器装置依次形成在主面面方位为(0001)面的蓝宝石衬底61上，依次是：由n型氮化镓(GaN)组成的n接触层62、由n型氮铝镓(AlGaN)组成的n型包层63、由氮镓铟(GaInN)组成的有源层64、由P型氮铝镓(AlGaN)组成的P型包层65、P型接触层66。这样含In的有源层64被含Al的n型包层63和P型包层65上下夹住形成包含双异质结谐振器的激光器结构体60A。
如图20(a)及图20(b)所示，激光器结构体60A中的出射端面60a和反射端面60b相对的方向就成为谐振器中激光的谐振方向。
此外，如图20(a)所示，在P型接触层66的上面形成由镍(Ni)/金(Au)组成的P测电极67。另一方面，使n型接触层62的一部分显露出来，在露出部分上面形成由钛(Ti)/铝(Al)组成的n侧电极68。
如图20(b)的激光器出射光方向剖面图所示，成为激光器结构体60A谐振器反射镜的出射端面60a及反射端面60b，由n型包层63、有源层64及P型包层65沿与衬底61主面垂直方向腐蚀而成，该腐蚀端面被氧化形成的保护氧化膜覆盖。因此，实质上的谐振器端面是有源层64的端面和保护氧化膜70的界面，这是本实施方式的一大特征。
与本实施方式相关的半导体激光器装置，谐振器反射镜并不是被腐蚀后的端面，而被保护氧化膜70所覆盖，这样就不易受腐蚀产生的缺陷影响。进一步，因为保护氧化膜70是由形成激光器结构体60A的半导体层进行直接氧化生成，不发生漏电流，可以得到高的可靠性。
同时，由于与本实施方式相关的半导体激器装置不需要谐振器端面涂敷，也可以减少制造工序。此外，可调节保护氧化膜70的膜厚等，使出射端面和反射端面的激光器反射率最佳化。
以下，参照附图说明前面所述的半导体激光器装置制造方法：
图21(a)～图21(c)和图22(a)～图22(d)示出与本实施方式相关的半导体激光器装置制造方法工序顺序的剖面结构。这里示出图20(a)沿XXb-XXb线的剖面，图21(c)是主视图。
首先，如图21(a)所示，用金属有机化合物气相生长法(MOVPE)在蓝宝石衬底61上依次生长n型接触层62、n型包层63、有源层64、P型包层65及P型接触层66。
其次，如图21(b)的剖面图和图21(c)的主视图所示，将激光器结构区域60掩蔽起来，采用电子回旋共振(ECR)腐蚀法对P型接触层66、P型包层65、有源层64及n型包层63进行腐蚀直到n型接触层显露出来，与形成由n型接触层62、n型包层63、有源层64、P型包层65以及P型接触层66构成激光器结构体60A同时，在n型接触层62上，形成n侧电极形成区域68A。
再次，如图22(a)的剖面图所示，选择形成硅(Si)保护膜21以覆盖P侧电极形成区67A和n侧电极形成区域(图中未显示)。
再次，如图22(b)所示，在激光器结构体60A上形成保护膜21后，在900℃氧气氛下进行一小时的热处理，在除激光器结构体60A的P侧电极形成区域67A及n侧电极形成区域以外的其他上面及侧面区域由激光器结构体60A氧化形成保护氧化膜70。
再次，如图22(c)所示，用硝酸和氢氟酸除去保护膜21，使P型接触层上的p侧电极形成区域67A和n侧电极形成区域显露出来。
再次，如图22(d)所示，在p侧电极形成区域67A上形成p侧电极67，在n侧电极形成区域形成n侧电极，得到如图20(a)所示的半导体激光器装置。
这样，按照与本实施方式相关的制造方法，由于构成激光器结构体60A的GaN半导体及其腐蚀的端面被氧化，因而不需要对出射端面60a和反射端面60b进行端面涂敷，同时，谐振器反射镜可以形成在保护氧化膜70和激光器结构体60A的界面上。
此外，与本实施方式相关的半导体激光器装置中为提高激光器的光横模控制性，也可以将有源层64加工成条形，在P型包层65上设置电流狭窄层。
还有，在本实施方式中，在形成保护氧化膜70时，掩蔽P侧电极形成区域67A及n侧电极形成区域68A的保护膜21用的是硅，但不仅限于硅，也可使用氧化硅膜、氮化硅膜等因热处理能够防止P型接触层66及n型接触层62退化的材料。
还有，我们采用硝酸和氢氟酸湿法腐蚀去除保护膜21，也可以用其他腐蚀液或用干法刻蚀。
还有，衬底61我们用的是蓝宝石，也可以用SiC等可以外延生长GaN半导体层的衬底取代蓝宝石。

Claims (10)

1.一种半导体装置，其特征在于：
是在衬底上形成的具备有源区和绝缘氧化膜的半导体装置；有源区由生长在衬底上的III族氮化物半导体组成，绝缘氧化膜由所述的III族氮化物半导体氧化制成，形成在所述衬底上有源区域的周围部分上。
2.根据权利要求1所述的半导体装置，其特征在于，在所述有源区域上形成栅电极、源电极和漏电极，源电极和漏电极将栅电极夹在中间。
3.根据权利要求2所述的半导体装置，其特征在于，所述的栅电极形成在所述有源区域上并延伸到所述绝缘氧化膜上。
4.一种半导体装置制造方法，其特征在于：
具备有以下各工序：
在衬底上形成III族氮化物半导体的半导体层形成工序；
在所述III族氮化物半导体层上形成覆盖该III族氮化物半导体层有源区域保护膜的保护膜形成工序；
以已形成的保护膜作掩蔽膜，用所述III族氮化物半导体层氧化的办法形成绝缘氧化膜的氧化膜形成工序，绝缘氧化膜形成在衬底上除有源区域外的区域；除去所述保护膜，使所述有源区显露出来的有源区显露工序。
5.根据权利要求4所述的半导体装置制造方法，其特征在于：还具备以下制造工序：
在所述有源区域显露工序后，在有源区域上形成欧姆电极的欧姆电极形成工序；
在所述有源区域上形成栅电极的栅电极形成工序，栅电极一直延伸到所述的绝缘氧化膜上；
6.根据权利要求4所述的半导体装置制造方法，其特征在于：还具备在所述半导体层形成工序与所述保护膜形成工序之间增加一步氨处理工序，氨处理工序是将所述III族氮化物半导体层暴露在氨中。
7.根据权利要求6所述的半导体装置制造方法，其特征在于，所述的氨处理工序包含将所述氨等离子化的工序。
8.根据权利要求4所述的半导体装置制造方法，其特征在于，所述的保护膜由硅、氧化硅、或者氮化硅组成。
9.根据权利要求4所述的半导体装置制造方法，其特征在于，所述的氧化膜形成工序包含把所述III族氮化物半导体层在氧气氛中进行热处理的工序。
10.根据权利要求4所述的半导体装置制造方法，其特征在于，所述的氧化膜形成工序包含一面对所述III族氮化物半导体层进行氧离子注入一面进行热处理的工序。
CNB011098570A 2000-03-22 2001-03-21 半导体装置及其制造方法 Expired - Fee Related CN1287465C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP080242/2000 2000-03-22
JP2000080242A JP2001267555A (ja) 2000-03-22 2000-03-22 半導体装置及びその製造方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CN2010102289234A Division CN101902015A (zh) 2000-03-22 2001-03-21 半导体装置及其制造方法
CNB2005101099477A Division CN100438100C (zh) 2000-03-22 2001-03-21 Ⅲ族氮化物半导体装置及其制造方法
CN2008101460952A Division CN101359667B (zh) 2000-03-22 2001-03-21 Ⅲ族氮化物半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN1314712A CN1314712A (zh) 2001-09-26
CN1287465C true CN1287465C (zh) 2006-11-29

Family

ID=18597378

Family Applications (4)

Application Number Title Priority Date Filing Date
CNB011098570A Expired - Fee Related CN1287465C (zh) 2000-03-22 2001-03-21 半导体装置及其制造方法
CN2008101460952A Expired - Fee Related CN101359667B (zh) 2000-03-22 2001-03-21 Ⅲ族氮化物半导体装置及其制造方法
CN2010102289234A Pending CN101902015A (zh) 2000-03-22 2001-03-21 半导体装置及其制造方法
CNB2005101099477A Expired - Fee Related CN100438100C (zh) 2000-03-22 2001-03-21 Ⅲ族氮化物半导体装置及其制造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN2008101460952A Expired - Fee Related CN101359667B (zh) 2000-03-22 2001-03-21 Ⅲ族氮化物半导体装置及其制造方法
CN2010102289234A Pending CN101902015A (zh) 2000-03-22 2001-03-21 半导体装置及其制造方法
CNB2005101099477A Expired - Fee Related CN100438100C (zh) 2000-03-22 2001-03-21 Ⅲ族氮化物半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US7285806B2 (zh)
EP (1) EP1137072A3 (zh)
JP (1) JP2001267555A (zh)
KR (1) KR100740399B1 (zh)
CN (4) CN1287465C (zh)
TW (1) TW499759B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267555A (ja) 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR100767697B1 (ko) * 2001-03-29 2007-10-17 엘지전자 주식회사 반도체 레이저 다이오드 제조방법
JP3622200B2 (ja) * 2001-07-02 2005-02-23 ソニー株式会社 窒化物半導体の製造方法および半導体素子の製造方法
US6746948B2 (en) 2001-09-17 2004-06-08 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor light-emitting device
JP2003142774A (ja) * 2001-11-06 2003-05-16 Matsushita Electric Ind Co Ltd 半導体レーザ装置及びその製造方法
DE10214210B4 (de) * 2002-03-28 2011-02-10 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung
JP4209136B2 (ja) * 2002-05-30 2009-01-14 パナソニック株式会社 半導体装置及びその製造方法
US6960813B2 (en) 2002-06-10 2005-11-01 New Wave Research Method and apparatus for cutting devices from substrates
US6806544B2 (en) 2002-11-05 2004-10-19 New Wave Research Method and apparatus for cutting devices from conductive substrates secured during cutting by vacuum pressure
US6580054B1 (en) 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
JP4546051B2 (ja) * 2002-07-17 2010-09-15 パナソニック株式会社 半導体装置の製造方法
TWI248244B (en) 2003-02-19 2006-01-21 J P Sercel Associates Inc System and method for cutting using a variable astigmatic focal beam spot
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7091524B2 (en) 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP4814500B2 (ja) * 2003-08-07 2011-11-16 パナソニック株式会社 半導体装置及びその製造方法
CN1581526A (zh) 2003-08-07 2005-02-16 松下电器产业株式会社 半导体装置及其制造方法
US20050191777A1 (en) * 2003-09-22 2005-09-01 National Chung-Hsing University Method for producing light emitting diode with plated substrate
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US20050211291A1 (en) * 2004-03-23 2005-09-29 The Boeing Company Solar cell assembly
JP4642366B2 (ja) * 2004-03-26 2011-03-02 日本碍子株式会社 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
JP2006032454A (ja) * 2004-07-13 2006-02-02 Nichia Chem Ind Ltd 半導体レーザパッケージおよび半導体レーザパッケージの製造方法
US7497907B2 (en) * 2004-07-23 2009-03-03 Memc Electronic Materials, Inc. Partially devitrified crucible
JP4630019B2 (ja) * 2004-08-25 2011-02-09 パナソニック株式会社 半導体装置の製造方法
US7098093B2 (en) * 2004-09-13 2006-08-29 Northrop Grumman Corporation HEMT device and method of making
JP4718852B2 (ja) * 2005-02-04 2011-07-06 パナソニック株式会社 窒化物半導体装置及びその製造方法
US20080121932A1 (en) 2006-09-18 2008-05-29 Pushkar Ranade Active regions with compatible dielectric layers
EP1854189B1 (en) * 2005-02-18 2015-04-08 Binoptics Corporation High reliability etched-facet photonic devices
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
US7964895B2 (en) * 2006-10-05 2011-06-21 International Rectifier Corporation III-nitride heterojunction semiconductor device and method of fabrication
JP2008227287A (ja) * 2007-03-14 2008-09-25 Sumitomo Electric Ind Ltd 半導体光素子の製造方法
JP5358893B2 (ja) * 2007-04-03 2013-12-04 三菱電機株式会社 トランジスタ
EP2011763B1 (fr) * 2007-07-03 2011-09-14 EM Microelectronic-Marin SA Procédé de fabrication de pièces micromécaniques en matériau cristallin
CN101359686B (zh) * 2007-08-03 2013-01-02 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
JP2009152276A (ja) * 2007-12-19 2009-07-09 Mitsubishi Electric Corp 窒化物半導体レーザの製造方法
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
JP5223552B2 (ja) * 2008-05-02 2013-06-26 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
US8253175B2 (en) * 2009-01-19 2012-08-28 Pan Zhong Sealed semiconductor device
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
JP2016129159A (ja) * 2013-04-22 2016-07-14 シャープ株式会社 電界効果トランジスタ

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4876478A (zh) 1972-01-14 1973-10-15
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
US4325182A (en) * 1980-08-25 1982-04-20 General Electric Company Fast isolation diffusion
FR2514566A1 (fr) * 1982-02-02 1983-04-15 Bagratishvili Givi Dispositif emetteur de lumiere semi-conducteur a base de nitrure de gallium et procede de fabrication dudit dispositif
US5021365A (en) * 1986-06-16 1991-06-04 International Business Machines Corporation Compound semiconductor interface control using cationic ingredient oxide to prevent fermi level pinning
US5030583A (en) * 1988-12-02 1991-07-09 Advanced Technolgy Materials, Inc. Method of making single crystal semiconductor substrate articles and semiconductor device
JPH05218011A (ja) 1992-01-30 1993-08-27 Nec Corp 化合物半導体装置の保護膜の形成方法
DE69433926T2 (de) * 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
JP2704931B2 (ja) * 1993-11-19 1998-01-26 光技術研究開発株式会社 選択成長用マスクの形成方法及びその除去方法
US5604763A (en) * 1994-04-20 1997-02-18 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor laser diode and method for producing same
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
US5915164A (en) 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
JPH09232522A (ja) 1996-02-22 1997-09-05 Sony Corp 半導体装置およびその製造方法
US6433355B1 (en) * 1996-06-05 2002-08-13 International Business Machines Corporation Non-degenerate wide bandgap semiconductors as injection layers and/or contact electrodes for organic electroluminescent devices
JPH1041502A (ja) 1996-07-22 1998-02-13 Toshiba Corp 半導体装置
JPH10223901A (ja) 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
US5929467A (en) * 1996-12-04 1999-07-27 Sony Corporation Field effect transistor with nitride compound
JPH10326750A (ja) 1997-03-24 1998-12-08 Mitsubishi Electric Corp 高品質ＧａＮ系層の選択成長方法、高品質ＧａＮ系層成長基板および高品質ＧａＮ系層成長基板上に作製した半導体デバイス
JP3423598B2 (ja) 1997-11-28 2003-07-07 古河電気工業株式会社 ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法
US6207976B1 (en) * 1997-12-17 2001-03-27 Fujitsu Limited Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof
TW364204B (en) 1997-12-19 1999-07-11 Nanya Technology Corp Method for producing semiconductor capacitor of the semiconductor and its eletrode plate
US6127272A (en) * 1998-01-26 2000-10-03 Motorola, Inc. Method of electron beam lithography on very high resistivity substrates
JP2000164926A (ja) 1998-11-24 2000-06-16 Sony Corp 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法
US6373188B1 (en) * 1998-12-22 2002-04-16 Honeywell International Inc. Efficient solid-state light emitting device with excited phosphors for producing a visible light output
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US7285806B2 (en) 2007-10-23
CN1767224A (zh) 2006-05-03
EP1137072A2 (en) 2001-09-26
CN101359667B (zh) 2010-12-01
KR20010100831A (ko) 2001-11-14
TW499759B (en) 2002-08-21
US20080038856A1 (en) 2008-02-14
JP2001267555A (ja) 2001-09-28
CN101902015A (zh) 2010-12-01
KR100740399B1 (ko) 2007-07-16
US7585706B2 (en) 2009-09-08
CN100438100C (zh) 2008-11-26
CN1314712A (zh) 2001-09-26
US20030205721A1 (en) 2003-11-06
EP1137072A3 (en) 2003-11-12
CN101359667A (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
CN1287465C (zh) 半导体装置及其制造方法
JP5926216B2 (ja) 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
Kim Lee
US8143650B2 (en) Semiconductor device having resistance layer formed on side surface of semiconductor layer
JP2022106775A (ja) 加工基板と統合された電子パワーデバイス
CN1372327A (zh) 半导体器件及其制备方法
JP5183913B2 (ja) 半導体装置の製造方法
US20140167113A1 (en) Gallium nitride based semiconductor devices and methods of manufacturing the same
JP7328234B2 (ja) 窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム
JP2002076023A (ja) 半導体装置
JP2002076329A (ja) 半導体装置
CN1757120A (zh) 场效应晶体管
CN101853881A (zh) 半导体装置以及半导体装置的制造方法
US9627222B2 (en) Method for fabricating nitride semiconductor device with silicon layer
JP2008135700A (ja) Ｉｉｉ族窒化物膜の製造方法及びｉｉｉ族窒化物半導体素子
US20070207626A1 (en) Substrate processing method, semiconductor device and method for fabricating the semiconductor device
US11810804B2 (en) Method of forming dice and structure of die
JP2017079288A (ja) 半導体装置の製造方法及び半導体装置
US11424355B2 (en) Method of making a high power transistor with gate oxide barriers
US20210193824A1 (en) High electron mobility transistor
CN1581526A (zh) 半导体装置及其制造方法
EP2124258A2 (en) Mos field effect transistor and manufacturing method for the same
JP2018101755A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
TW202329462A (zh) 高電子遷移率電晶體及其製作方法
CN117153682A (zh) 半导体装置以及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRONICS CORP.

Effective date: 20020209

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20020209

Applicant after: Matsushita Electric Industrial Co., Ltd.

Applicant before: Matsushita Electronics Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061129

Termination date: 20200321