CN1290181C - 集成电路用送电系统及其他系统 - Google Patents

集成电路用送电系统及其他系统 Download PDF

Info

Publication number
CN1290181C
CN1290181C CNB028189264A CN02818926A CN1290181C CN 1290181 C CN1290181 C CN 1290181C CN B028189264 A CNB028189264 A CN B028189264A CN 02818926 A CN02818926 A CN 02818926A CN 1290181 C CN1290181 C CN 1290181C
Authority
CN
China
Prior art keywords
connector
integrated circuit
power
signal
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028189264A
Other languages
English (en)
Other versions
CN1559084A (zh
Inventor
阿古斯托·P·帕内拉
詹姆士·L·麦格拉思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Molex LLC
Original Assignee
Molex LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Molex LLC filed Critical Molex LLC
Publication of CN1559084A publication Critical patent/CN1559084A/zh
Application granted granted Critical
Publication of CN1290181C publication Critical patent/CN1290181C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/6608—Structural association with built-in electrical component with built-in single component
    • H01R13/6625—Structural association with built-in electrical component with built-in single component with capacitive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

提供了用于支持集成电路(“IC”)的送电系统、信号传送系统、封装设计系统、热管理系统以及电磁干扰(“EMI”)控制系统。送电系统包括：电源，电压调整器模块以及以分立和/或整体电容器形式的去耦电容器。电压调整器模块和去耦电容器位于连接器内，连接器形成为用于IC的盖、插座或框架的形式。送电系统沿着IC顶、底或侧面向IC送电。信号传送系统使来自IC的信号与在电路板上一个或多个电路耦合。用于IC的封装设计系统可使信号和/或电能在连接器与IC的选定面耦合，这些连接器位于IC封装件的外部、与IC封装件齐平、在IC封装件的凹部或内部。该封装设计系统可使所传送的信号具有不同频率，例如高频和低频，并利用不同类型的信号接口，例如流电接口、电容接口等。热管理系统利用散热器、风扇和/或热分散器耗散由IC和/或电压调整器模块产生的热量。EMI控制系统阻挡由IC产生的EMI。

Description

集成电路用送电系统及其他系统
相关申请引用
本申请要求2001年9月26日提交的、序列号为60,325,107的美国临时专利申请的优先权。
技术领域
本发明一般涉及集成电路用系统。更具体地说，本发明涉及集成电路用的用于支持半导体技术进步的送电系统、信号传送系统、封装设计系统、热管理系统、以及电磁干扰(EMI)发射控制系统。
背景技术
I.半导体技术
消费者需要功能更多、性能更好、尺寸更小、重量更轻、可靠性更高、成本更少和上市时间更快的创新电子产品。半导体技术是消费者期望的创新电子产品的核心组成部分。多年来，半导体技术的进步已导致集成电路(IC)装置的功能和性能的巨大增长，同时使集成电路装置的尺寸、重量、缺陷和成本最小。
历史上，电子工业可安装在半导体芯片上的晶体管数量大约每十八个月翻一番。这种快速发展周期可使新型创新产品能快速投放市场。例如，半导体制造商花了近三十年才把微处理器时钟速率完善到以1GHz运行，而目前制造商在达到1GHz后的不到十八个月就达到了2GHz的微处理器时钟速率。制造商预计，通过制造速度更快的硅晶体管来拓展半导体技术今后十年的快速进步不存在根本障碍。这些晶体管预计尺寸约20纳米，并将可使制造商在今后几年内制造包含以接近20GHz的速度运行并以不到1伏特的电压操作的十亿晶体管的微处理器。这些新型晶体管如同用于对微处理器内的电子流进行控制的开关一样，将每秒通断一万亿次以上。
半导体技术的这种进步将产生时钟速率更快、功率更高、电源电压更低、直流电流更高、瞬态电流更高、电压容限更窄、非均匀热密度更高、以及电磁干扰发射频率更高的微处理器。这些进步带来的附加好处包括互连密度增加、电路板占用空间和封装体积减少、以及产品制造能力和可靠性提高的微处理器。
不久将来的微处理器的规范要求：操作电压1.0V，电流100A，瞬态电流300A/微秒，效率大于90％，稳定性在5％以内，以及电压脉动小于1％。这些要求表明了超出当前微处理器设计的显著进步。具有这些特性和要求的微处理器和具有苛求更高的特性和要求的未来微处理器将需要新型支持系统，例如，送电系统，信号传送系统、封装系统、热管理系统，以及电磁干扰(EMI)发射控制系统。
II.送电
送电涉及到向需要电的装置供电。传统上，假定有一个理想电源，并几乎不考虑送电，直到设计结束。印刷电路板(PCB)设计者试图生成在印刷电路板内具有常规电源和接地平面并在印刷电路板上具有宽而粗迹线的理想送电系统，用于在印刷电路板上的各装置之间进行配电。高频率陶瓷电容器对由接通和断开晶体管产生的高频率噪声进行控制的方式是使高频率噪声短路接地。较低频率的大容量电容器(例如钽电容器)接着给高频率陶瓷电容器重新充电。在对各种集成电路所需的各类型电容器的量进行确定方面，存在各种经验法则。
为了对该送电系统进行电气建模，考虑因素包括接收装置和电源的电缆、连接器、印刷电路板、管脚、触点和诸如电阻器和电容器那样的部件的电感和电阻。在过去，由于电感(V＝Ldi/dt)和电阻(V＝IR)引起的电压降相对于大多数系统中的装置公差已将近可忽略不计。同样，简单的经验法则确定高频率噪声去耦方法。
各代半导体技术均已降低了电源电压，以支持深度亚微米半导体技术的要求和提高可靠性。较低电源电压应使耗电量降低。然而，即使在较低电源电压时，微处理器的耗电量也会由于晶体管较多、模上的晶体管密度增加、使电容增加的绝缘体较薄、以及操作频率较高而不断增加。微处理器的耗电量每两年就持续上升三倍之多，而微处理器的电源电压接近1.0V。根据公式(P＝CfV2)，耗电量(P)与微处理器的操作频率(f)、电源电压(V)和芯片电容(C)有关。举一例，典型芯片电容是20纳法、电源电压是1.65伏特、以及操作频率是1GHz的微处理器将耗电55瓦特(0.020×1.65×1.65×1,000)。再举一例，典型芯片电容是40纳法、电源电压是1伏特、以及操作频率是3GHz的微处理器将耗电120瓦特(0.040×1.0×1.0×3,000)。
根据公式(P＝VI)，耗电量(P)也与电源电压(V)和电流(I)有关。该公式表明，在低电源电压(V)时的高耗电量(P)要求把高电流(I)(I＝P/V)被送到微处理器。继续以上两例，耗电量是55瓦特以及电源电压是1.65伏特的微处理器需要电源电流33安培(55/1.65)，并且耗电量是120瓦特以及电源电压是1.0伏特的微处理器需要电源电流120安培(120/1)，这表明比起33安培微处理器增加约3.6倍。
在这些电压级和电流级时，由于沿着配电路径产生不可接受的电压降的阻抗级，因而要使中央电源在整个计算机系统中输送高电流低电压电是更困难的。计算机系统当前使用分布式电源系统，用于在整个计算机系统中传送高电压低电流的电能，然后根据微处理器的需要变换成低电压高电流。用于提供必要低电压高电流电的电压调整器或模块化直流/直流变换器在母板上设置成尽可能接近微处理器，以使阻抗和所产生的电压降最小。配电路径在母板上的设置占用可用于其他部件的宝贵空间。
即使使用分布式送电系统，配电路径的各部分也必须仍具有低阻抗，以使所产生的电压降最小。通常，电压调整器处的电压变动比微处理器处的电压变动小(例如，约一半)。传统上，使用管脚计数高以及铜电源/接地平面大的连接器来使阻抗最小。然而，这些解决方案也耗用额外的印刷电路板空间并增加成本。
在一种配电方案中，微处理器和电压调整器各自形成模块并依靠对应插座来把各模块与母板连接。该微处理器可以安装到内置板上，并且母板具有用于容纳电压调整器的一个插座和用于容纳内置板的另一插座。微处理器和电压调整器是模块化的，使得更换快速和容易，以实现高效的制造和服务。电流从电压调整器途经一条从电压调整器开始，通过其插座、母板、内置插座和内置板、微处理器封装件，并在模结束的路径流到微处理器。这种较长路径的电流流动引起阻抗和电压降，而这对于高级微处理器设计来说是不期望有的。
一种替代电源系统方案绕过母板和微处理器插座。在该方案中，内置板承载微处理器模和电压调整器。电流从电压调整器途经一条从电压调整器开始，通过电压调整器插座、内置板、微处理器封装件，并在模结束的路径流到微处理器。由于该方案绕过母板和内置插座，因而电流流动路径较短。因此，该方案改善了较短路径的阻抗和所产生的电压降。
有朝一日，可能会把电压调整器集成到微处理器封装件内，使电流流动路径非常短，减少阻抗和所产生的电压降。然而，半导体技术还未先进到足以提供这种水平的集成系统的程度。
微处理器响应时间或瞬态电流要求(di/dt)，即：电流需求变化速率，是与电源有关的另一考虑因素。微处理器的不断变化的计算需求需要来自电源的不断变化的电流需求。计算需求由于高时钟速度电路和节电设计技术，例如时钟选通和睡眠方式而变化。这些技术导致电源电流的快速、无法预料的大幅变化，最终在几纳秒内需要数百安培。根据公式(dV＝IR+Ldi/dt)，微处理器所需要的从电压调整器产生的电流浪涌会给送电电压造成不可接受的电压尖峰。
已尝试通过把去耦电容器设置在整个送电系统中，例如设置在电压调整模块上、母板上、内置印刷电路板上、模封装上以及模自身上来管理浪涌电流。去耦电容器通常位于微处理器封装件外部的电路板上，通常使用安装在电路板上的微处理器封装件附近的若干分立去耦电容器。在该方案中，电路板上的导电迹线把去耦电容器与微处理器上的电源管脚和接地管脚连接。在另一方案中，分立去耦电容器形成为集成电路的一部分。
这些去耦电容器普遍用于确保电源系统可在需要时向微处理器提供浪涌电流。去耦电容器把电源与微处理器的电源引线连接。所需去耦电容器的量取决于微处理器的电量需求。微处理器能够从存储在去耦电容器内的电能中吸取其所需的浪涌电流，因此，去耦电容器通过把电能存储在微处理器附近来使送电系统稳定，以满足微处理器的浪涌电流需求。然而，使用分立的广泛安装的去耦电容器不仅增加送电系统的成本，而且耗用集成电路或电路板上或其他地方的附加区域。
随着微处理器需电量的增加，对更多去耦电容器的需求也增加，而这需要较大数值或尺寸的去耦电容器和更多空间来容纳它们。遗憾的是，较大数值或尺寸的去耦电容器耗用电路板上的更多区域。
根据公式(XL＝2fL)，随着晶体管开关速度的增加，与在半导体模和去耦电容器之间的互连相关的由电感引起的不期望的电阻量也增加。用于使微处理器内的去耦电容器和半导体模互连的导电路径越长，电感就越高。微处理器的操作频率越高，由电感引起的系统电阻就越高，产生较高电压降的电阻就越高。因此，期望的是，例如如上所述通过把去耦电容器设置在微处理器封装件的内部，把去耦电容器设置成尽可能接近半导体模，以使导电路径最短，从而使电感最小。
并且，电容器除了电容特性以外还具有电感特性和电阻特性，并可被电气建模成串联RLC电路。在诸如高于100MHz的较高频率时，电感特性限制常规分立去耦电容器的有效性。如果微处理器需要大浪涌电流，则该残留电感会产生不可接受的电压降和交流噪声。
历史上，电能一直是通过集成电路插座内的管脚被带到集成电路的。随着集成电路需电量的增加，将需要附加管脚来满足该电能，这些附加管脚使集成电路封装件的尺寸增加，因此占用电路板上的宝贵空间。管脚数的增加也使得把集成电路插入电路板中的其插座内和把集成电路从电路板中的其插座内取出所需的力的量增加。电源管脚途经集成电路的相同表面，通常是底表面，并且在高密度时，电源管脚和信号管脚应彼此隔离以防止串音和噪声。
因此，需要一种用于把低电压、窄电压容限、高电流和高瞬态电流的电能送到诸如微处理器那样的高性能集成电路，并使成本和空间最少同时提高可靠性的送电系统。
III.信号传送
信号完整性是涉及到数字和模拟设计、电路和传输线路理论并涉及到诸如串音、接地跳动和电源噪声那样的现象的复杂研究领域。尽管信号完整性总是重要的，然而在过去，微处理器晶体管的开关速度如此缓慢，以致数字信号实际类似于代表1的高脉冲和代表0的低脉冲。信号传播的电气建模经常是不必要的。遗憾的是，在当今1GHz及以上的微处理器速度时，甚至诸如配线、印刷电路板、连接器和微处理器封装件那样的高速设计的简单无源元件也会对信号的波形和电压级产生显著影响。并且，这些无源元件会产生假信号脉冲、复位、逻辑误差和其他问题。
通常，微处理器使用诸如基板栅格阵列(LGA)、球栅阵列(BGA)、引脚网格阵列(PGA)和焊料那样的电镀(即：金属到金属)连接来与母板接触，以便在微处理器和母板之间传送信号。根据公式(XL＝2fL)，随着晶体管开关速度的增加，与在位于微处理器内部的半导体模和母板之间的导电互连相关的由电感引起的不期望的电阻量也增加。用于使微处理器内的半导体模和母板互连的导电路径越长，电感就越高。微处理器的较高操作频率由于信号路径上的电感而产生较高电阻，并且该电阻产生信号电平的较高电压降。因此，期望的是，随着微处理器操作频率的增加，使信号路径的电感最小。通过导电触点进行信号发送的其他缺点在发布于1997年5月13日的第5,629,838号美国专利中作了揭示。在增加微处理器的期望操作频率和系统的信号完整性之间存在工程折衷方案。
因此，需要一种可使微处理器的操作频率增加而又不使信号完整性恶化的系统。该系统将使在高速数字信号设计中使用的互连技术的性能最高、成本最小。
IV.集成电路封装设计
半导体技术的进步提供了性能更高且尺寸更小的微处理器，这直接对微处理器封装设计产生影响。与微处理器封装设计有关的因素包括：每触点和每插座的电流，接地管脚数和电源管脚数，信号触点数和每平方区域信号触点数，触点间距，总触点数和每平方区域总触点数，沿Z轴触点力，匹配的触点高度，信号带宽，半导体模尺寸和其他因素。
增加微处理器内的晶体管的数量和功率通常除了使接地管脚数和电源管脚数增加以外，还使每触点和每插座电流增加。增加微处理器的性能将需要增加信号触点数和半导体模尺寸。增加微处理器的功率和性能将使总触点数增加并将使触点间距减少。增加总触点数同时减少触点间距将使沿Z轴所需触点力增加，这可能会需要增加配合触点高度。增加微处理器的操作频率将使信号带宽减少。因此，应该理解，在这些因素之间存在工程折衷方案，以制造具有最佳封装设计的微处理器。
V.热管理
电子封装设计的进步提供了性能更高且尺寸更小的装置，这导致发热量和热密度增加，而这又可能会使得在封装设计中更优先考虑热管理，以保持装置可靠性。
对于微处理器来说，性能提高、集成水平增加、以及模尺寸优化已导致微处理器模的某些区域内的非均匀热密度增高。发热量和热密度继续随着更先进的半导体技术增加。微处理器的可靠性按指数取决于模接合部的操作温度，而该操作温度取决于具有模接合部的晶体管的耗电量。
微处理器的热管理与电压调整器的热管理有关。必须把电压调整器的效率和微处理器的耗电量一起加以考虑。例如，以85％的效率进行操作并驱动耗电量为120瓦特的微处理器的电压调整器的耗电量约18瓦特。该电量必须从电压调整器和微处理器中抽出，以使装置冷却，从而保持其可靠性。因此，在如上所述把电压调整器设置成接近微处理器以使阻抗和所产生的电压降最小和把电压调整器设置成远离微处理器以使发热量和热密度最小之间存在工程折衷方案。
因此，需要一种可把高功率微处理器设置成接近电压调整器以使阻抗和所产生的电压降最小、同时有效地使发热量和热密度耗散以使可靠性最大的热管理解决方案。
VI.电磁干扰
电磁干扰(EMI)发射的源包括微处理器内的晶体管和电路板和电缆上的信号路径。微处理器是计算机系统中的最大电磁源之一。当今，微处理器时钟信号的频率已增至1GHz及以上。在1GHz时，这些时钟信号可生成达到5GHz的谐波频率信号，这两种信号生成波长与信号频率成反比(即：频率越高，波长越短)的电磁干扰波。
通常，使用导电屏蔽或盖来控制电磁干扰。将该屏蔽接地是为了提供电磁干扰耗散路径，以防止其干扰其他电路。该屏蔽通常包含热管理用的孔，用于生成气流以使产生电磁干扰的装置冷却。然而，屏蔽中的大孔可使电磁干扰通过屏蔽泄露出，这样，屏蔽孔的尺寸必须设计成使电磁干扰不会泄露出，而又不对使装置冷却的气流进行限制。高频率信号需要屏蔽中的较小孔用于电磁干扰容器，但较小孔对可供冷却使用的气流进行限制。因此，在把屏蔽中的孔的尺寸设计成用于冷却和电磁干扰密闭目的方面存在工程折衷方案。
屏蔽可以位于微处理器级或底盘级或者两者。微处理器生成产生电磁干扰的高频谐波信号，这样，把屏蔽设置成接近微处理器可以有效地包含电磁干扰源附近的谐波信号。局部化密闭防止电磁干扰干扰计算机系统中的其他电路，但是它也对使微处理器散热所需的气流进行限制。或者，可以使用计算机系统的底盘作为屏蔽，这虽然改善微处理器周围的气流，但却可使电磁干扰干扰系统中的其他电路。底盘级解决方案需要底盘中的小孔用于电磁干扰封闭，但却减少气流。
使位于微处理器附近的散热器接地是减少电磁干扰的另一方式。然而，来自与散热器耦合的微处理器的电磁干扰可能会使散热器充当天线并使电磁干扰辐射。使散热器通过微处理器封装件接地是困难的，并且尽管使散热器接地可以减少电磁干扰，然而单单该解决方案不能充分通过所要求的FCC发射测试。可能会需要附加屏蔽来屏蔽电磁干扰。因此，需要一种用于密闭来自高频率信号的电磁干扰而又不有损系统热管理的电磁干扰密闭系统。
总之，需要集成电路用的与送电、信号传送、封装设计、热管理和电磁干扰(EMI)发射控制有关的系统来支持半导体技术的未来和当前进步。
发明内容
因此，本发明的一般目的是提供一种在向集成电路送电时克服上述缺点而又不占用电路板上的大量空间的改进型送电系统和设备。
本发明的另一目的是提供一种用于通过利用由与集成电路啮合的盖或类似部件支撑的一个或多个电容器来向集成电路供电的系统和设备。
本发明的又一目的是提供一种集成电路用的连接器，该连接器在连接器本体部内包含送电装置，并优选地能够沿着集成电路的侧部或顶部向集成电路供电，这使得集成电路所需的导电管脚(引线)数减少，而这又减少为把集成电路插入连接器和把集成电路从连接器中取出所需的力，并腾出附加管脚，供在与集成电路之间的信号传输中使用。
本发明的再一目的是提供一种采用插座或盖的形式的送电部件，该送电部件包括形成在内部的多个平面电容器，这些电容器包括至少两个金属板，该两个金属板通过优选地采用薄膜形式的电介质材料彼此分离，这些电容器还彼此与送电部件分离，从而使电容器把多个不同电压提供给集成电路的不同区域。
本发明的还一目的是提供一种用于把一个或多个电容器集成在内部并包括多个各自触点臂的送电部件，这些触点臂从该送电部件延伸，以便与集成电路上的引线啮合，这些引线设置成围绕集成电路的顶部、底部或侧部。
本发明的还一目的是提供一种占用电路板上的较少空间并不依赖于电镀耦合来与电路板上的引线匹配的微处理器封装件，该封装件包括用于在上面容纳集成电路的外壳，该外壳具有用于形成外壳壁的介质板，该外壳还具有形成在其内表面的多个接触焊盘，集成电路的引线端接于该接触焊盘，该介质板使外壳的内部接触焊盘与设置在电路板的对置表面的接触焊盘分离，该外壳的内部接触焊盘与电路板上的对应接触焊盘对准，以实现两者间的电容耦合，从而实现从集成电路到电路板的信号传送，该外壳还具有由其支撑的至少一个电容器，该电容器实现向集成电路的供电。
本发明的再一目的是提供一种用于与集成电路一起使用的送电连接器，该连接器采用盖部件的形式，该盖部件的尺寸被设计成位于安装在电路板上的集成电路上面，无论集成电路是否安装在安装插座内，该盖部件包括设置在内部的多个彼此隔开的导电电容器板，该连接器还具有从电容器板延伸的多个端子，用于当盖部件被施加给集成电路时，与集成电路上的导电迹线接触，这些电容器板在有电压被施加给其时选择性储电并根据需要向集成电路选择性放电，电容器板端子从集成电路的侧部或顶部与集成电路接触，从而无需电路板上或安装插座内的电源触点或端子，这导致内部的端子数量减少和集成电路所需的安装力减少。
本发明的又一目的是提供一种用于以电容方式向微处理器供电并包含用于使由微处理器在操作中产生的热耗散的装置。
本发明依靠其独特新颖的结构来达到这些和其他目的。
本发明的送电系统包括：电源，电压调整器模块，以及采用分立和/或整体电容器形式的去耦电容器。该电压调整器模块和去耦电容器各自位于与集成电路啮合的连接器内。该连接器可以采用以一种方式与集成电路啮合的盖、插座或框架的形式，使得该系统向集成电路的一侧或多侧送电。该系统可以包括信号传送系统，该信号传送系统使来自集成电路的信号通过导体或印刷电路板迹线与位于集成电路所在电路板上的连接器内的远程电路耦合。
本发明的封装设计系统可使信号和/或电能与利用连接器的集成电路上的一个或多个表面耦合，这些连接器位于半导体封装件的外部、与半导体封装件齐平、半导体封装件的凹部或内部。该封装设计系统优选地可使所传送的信号具有不同频率，例如具有不同类型的信号接口的高频率和低频率，例如电导、电容、电感、光、传输线路和无线类型。
本发明还针对其各种系统设想了一种热管理方面，其中，可以采用一种方式把散热器和风扇装设到连接器上，使得散热器与集成电路的发热表面接触，这样，散热器可以把由集成电路和送电系统，包括在内部使用的电压调整器模块所产生的热量耗散。
本发明还可以利用一种电磁干扰控制系统，该系统形成为连接器的一部分，用于屏蔽由集成电路辐射的电磁干扰。所有这些系统的有利方面是可实现互连密度的增加、电路板占用空间和集成电路封装体积的减少、以及产品制造能力和可靠性的提高。
通过阅读以下详细说明，将清楚了解本发明的这些和其他目的、特点和优点。
附图说明
在该详细说明过程中，将时常参照附图，在附图中：
图1是本发明最广泛方面的功能方框图，示出了本发明的各种系统方面与集成电路的相关性；
图2是图1的系统的详细方框图；
图3是列出图2的系统各方面的替代位置并列出系统方面之间的替代连接的表；
图4A、图4B、图4C、图4D和图4E是图1、图2和图3的集成电路的示意图，分别示出了递增的集成水平0、1、2、3和4以及本发明的封装设计系统方面；
图5是图4A～图4E的集成电路的示意图，示出了根据本发明原理的IC封装设计电源和信号连接；
图6A是与图5相同的图，但示出了与集成电路的不同侧耦合的高频率和低频率信号接口；
图6B是与图5相同的图，但示出了与集成电路的相同侧耦合的第一(高)和第二(低)频率信号接口对；
图7A是与图5相同的图，但示出了与集成电路的不同侧耦合的第一和第二信号类型接口；
图7B是与图5相同的图，但示出了与集成电路的相同侧耦合的不同的第一和第二类型信号接口；
图8A、图8B、图8C和图8D是图4C和图5的集成电路的示意断面图，示出了位于半导体封装件的外部、与半导体封装件齐平、半导体封装件的凹部或内部的信号连接器和/或电源连接器；
图9A、图9B和图9C是图5和图8A～图8D所示的集成电路的示意图，示出了集成电路的各自顶部、底部和/或侧部的信号触点和/或电源触点的位置；
图10A、图10B和图10C示出了图8A、图8B、图8C或图8D和图5所示的集成电路的平面图，该集成电路具有位于代表根据本发明优选实施例的封装设计系统的集成电路的顶部、侧部和/或底部的信号触点和/或电源触点；
图11是位于连接器内的图5的集成电路的示意视图；
图12A是位于形成为集成电路的盖的连接器内的图11的集成电路的示意视图；
图12B是位于形成为用于容纳集成电路的插座的连接器内的图11的集成电路的示意视图；
图12C是位于形成为用于容纳集成电路的框架的连接器内的图11的集成电路的示意视图；
图13是与位于连接器内或电路板上的远程电路耦合的图11的集成电路的示意视图；
图14是采用层叠配置耦合在一起的图13的集成电路的示意视图；
图15是图13或图14的集成电路和远程电路的示意视图，该各电路均包括位于连接器内的电压调整器模块和去耦电容器；
图16是图13或图14的集成电路和远程电路的示意视图，各电路均包括电压调整器模块和去耦电容器；
图17是图13或图14的集成电路和远程电路的示意视图，各电路均包括位于电路板上的电压调整器模块和去耦电容器；
图18是图13或图14的集成电路和远程电路的示意视图，各电路均包括位于导体上的电压调整器模块和位于连接器内的去耦电容器；
图19是图13或图14的集成电路和远程电路的示意视图，各电路均包括位于电路板上的电压调整器模块和位于连接器内的去耦电容器；
图20是与热管理系统和电磁干扰(EMI)控制系统组合的图11的集成电路的示意视图；
图21是根据本发明原理构成的带有直立半导体模和电容型信号接口并且向集成电路侧供电的二级半导体封装件的断面图；
图22是根据本发明原理构成的带有倒装(flip)半导体模并利用电容型信号接口以及向集成电路侧供电的二级半导体封装件的断面图；
图23是装设有散热部件的图21的集成电路封装件的断面图；
图24是带有直立半导体模和电容型信号接口并从封装件侧壁供电的二级半导体封装件的断面图；
图25是在封装件的顶部具有倒装半导体模、电容型信号接口和电源触点的本发明的二级半导体封装件的断面图；
图26是在集成电路的顶部具有倒装半导体模、电容型信号接口和电源触点的一级半导体封装件的断面图；
图27是由插座连接器携带的图26的集成电路的断面图，该插座连接器支撑去耦电容器和散热器，与图12B和图19所示类似；
图28是包含本发明的系统的集成电路组件的透视图，该集成电路组件形成为在连接器内承载的二级半导体封装件，该连接器形成为用于支撑去耦电容器和散热器的盖和插座；
图29是图28的系统组件的分解图；
图30是沿着图28的线30-30所取的图28的组件的断面图；
图31是根据本发明原理构成的替代系统组件的断面图；
图32是从下侧所取的本发明的送电部件的另一实施例的透视组装图，示出了用于向其电容器结构供电的替代装置；其中，该集成电路形成为图4C所示的二级半导体封装件；
图33是与图4C所示的二级半导体封装件一起使用并具有用于与电源连接的外部装置的另一系统组件盖的透视图；
图34是利用位于片状封装件上部位置的本发明的电容器送电结构并具有用于与散热器连通的装置的系统组件的替代实施例的透视图；
图35是沿着图34的线34-34所取的断面图；
图36是在本发明的送电系统中使用并用于把不同等级的电供给集成电路的电容器结构的替代实施例的从下侧所取的透视图；
图37是与图36相同但从不同角度所取的图，为清晰起见取下外壳；
图38是沿着图37的线38-38所取的图37的电容器结构的断面图；
图39是根据本发明原理构成并具有从其延伸的交错电源引线的电容器结构的另一实施例的部分端视图；
图40是根据本发明原理构成的送电结构的另一实施例的一角的放大透视详图，示出了两个以上电容器板的使用；
图41是安装在集成电路上安装的外壳内的本发明的送电部件的透视图，为清晰起见，外壳显示成透明；
图42是图35的断面的端视图；
图43是根据本发明原理构成的连接器结构的透视图；
图44是根据本发明原理构成并利用支撑在用于支撑集成电路的外壳内的多个分立电源电容器的替代送电系统的分解图；
图45是与图44相同的图，但是各部件一起组装在电路板上；
图46是沿着图45的线46-46所取的图45的组件的断面图；
图47是带有位于集成电路和组件上的散热部件的图45的组件的透视图；
图48是图45的组件的一部分的放大详图，示出了在内部使用的分立电容器；
图49是沿着图47的线49-49所取的图47的连接器组件的断面图；
图50是图45的组件的一角的放大详图，示出了用于把组件保持就位的装置；
图51是根据本发明原理构成的插座连接器的替代构成的放大详图，示出了用于与集成电路和分离电容器接触的配线触点的使用；
图52是图51的连接器组件的透视图；
图53是图52的连接器组件的内部区域“A”的放大详细断面图；
图54是图52的连接器组件的一部分的详细分解图，示出了分立电容器的位置；
图55是在图52的连接器组件中使用的包含引线的承载带的透视图；
图56和图57是在图30所示的系统中使用的盖部件的下侧透视图；以及
图58是用于把分立电容器安装在本发明的连接器内的替代方式的放大详图。
具体实施方式
本发明针对的是集成电路22用的改进型送电系统12、信号传送系统14、封装设计系统16、热管理系统18、以及电磁干扰发射控制系统20。半导体技术的当前和预见的进步已生产并将生产诸如微处理器那样的时钟速率更快、功率更高、电源电压更低、直流电流更高、瞬态电流更高、电压容限更窄、非均匀热密度更高、以及电磁干扰发射频率更高的集成电路。这些进步带来的附加好处包括互连密度增加以及产品制造能力和可靠性提高的微处理器。半导体制造商预计，不久将来的微处理器通常将要求：操作电压1.0V或以下，电流100A或以上，瞬态电流300A/μ秒或更快，电压调整器效率大于90％，电压调整率在5％以内或以下，以及电压脉动小于1％。这些要求表明了超出当前微处理器设计的显著进步，具有这些特性的微处理器与未来封装一样将需要用于送电、信号传送、封装、热管理、以及电磁干扰发射控制的新型支持系统。本发明针对的是这些系统和其他系统的改进，所有这些都将有利支持先进的半导体技术。
图1～图20一般性示出，并且图21～图58更具体地示出了集成电路22用的送电系统12、信号传送系统14、封装设计系统16、热管理系统18、以及电磁干扰发射控制系统20，所有都在本文中所述的本发明的不同实施例内。图1示出了电子装置或系统10的一般方框图，该电子装置或系统10包括集成电路22用的送电系统12、信号传送系统14、封装设计系统16、热管理系统18、以及电磁干扰发射控制系统20。图2示出了图1的送电系统、信号传送系统和封装设计系统的更详细方框图32，该图对集成电路22用的送电系统12、信号传送系统14和封装设计系统16之间的关系进行说明。
图3是列出在图2所示的各系统方框的替代位置，以及在这些系统方框之间的替代连接的表56。图4～图10示出了图1～图3所示的集成电路22用的各种封装设计系统16。图11以及图12A、图12B和图12C示出了图5所示的位于形成为盖、插座、或框架的连接器112内或位于印刷电路板(PCB)114上并具有形成为导体116和/或印刷电路板迹线118的信号连接器26和/或电源连接器24的集成电路。图13和图14示出了图11所示的与位于连接器140内或印刷电路板114上的远程电路52耦合的集成电路22的两种配置。图15～图19示出了图13和图14所示的具有各自位于连接器112内、导体116上、或印刷电路板114上的其中一方、或者三方任何组合的电压调整器38和去耦电容器42的集成电路22和远程电路52。图20示出了图11所示的具有图1所示的热管理系统18和电磁干扰发射控制系统20的更多详情的集成电路22。图21和图22示出了具有位于集成电路22侧部的电源触点的集成电路22用的封装设计系统16。图23示出了使用图21所示的集成电路22的系统10的组装。图24～图26示出了具有位于集成电路22顶部的电源触点的集成电路22用的封装设计系统16。图27示出了使用图26所示的集成电路22的系统10的组装。图28～图31示出了系统10的各种组装图。图32和图33示出了具有形成为整体电容器的去耦电容器42的形成为插座或盖的连接器112。图34～图44示出了由形成为盖、插座或框架的单独或整体连接器112承载的形成为整体电容器的去耦电容器42的各种实施例。图45～图60示出了由形成为盖、插座或框架的连接器112承载的形成为多个分立电容器的去耦电容器42的各种实施例。
返回参照图1，该图示出了电子装置10的方框图，该电子装置10包括集成电路22的送电系统12、信号传送系统14、封装设计系统16、热管理系统18和电磁干扰控制系统20。本发明在与采用在计算机领域使用的微处理器形式的集成电路一起使用时获得其最大功效，但是应该理解，本发明的原理和结构可以适用于在其他应用中使用的其他集成电路。送电系统12向集成电路22供电，而信号传送系统14传送去往或来自集成电路22的信号。封装设计系统涉及可以把集成电路22保持在内的封装件或外壳的构成，而热管理系统18在集成电路22的操作中使集成电路22冷却，以及电磁干扰控制系统20屏蔽来自或朝向集成电路22的电磁干扰。
送电系统12通过电源连接器24的方法与集成电路22耦合，该电源连接器24优选地包括电源部件和接地部件(未示出)。电源连接器24在图1和图2中作了图示，并优选的是双向连接器，这表示电从送电系统12途经电源路径传送到集成电路22，并还表示接地路径从集成电路22通向送电系统12。
信号传送系统14通过信号连接器26的方法与集成电路22耦合，该信号连接器26可以包括一个或多个信号路径，使得单个信号可以沿着单个路径传送，并使得多个信号可以途经单独路径传送或者途经一个或多个路径进行复用。信号连接器26也优选的是双向连接器，这表示信号从集成电路22沿着信号传送系统14传送，以及信号从信号传送系统14传送到集成电路22。该信号通常包括数据和/或控制信息。
封装设计系统16通常是集成电路22所固有的，并包括采用一种方式与各种上述系统12、14、18和20一起工作的集成电路22的构成。热管理系统18优选地直接耦合或装设到集成电路22上，与集成电路的发热表面对置，并优选地在表示热流路径的热连接器28上面。热连接器28显示为双向连接器，用于表示热从集成电路22耗散到热管理系统18，并表示冷却从热管理系统18被引导到集成电路22。
电磁干扰控制系统20通过电磁干扰连接器30与集成电路22耦合。电磁干扰连接器20表示电磁干扰30的路径。电磁干扰连接器20显示为双向连接器，用于表示电磁干扰30由集成电路22产生和辐射，以及由其他电路向集成电路22辐射。
集成电路22包括具有上述用于支持先进半导体技术的一个或多个特性和要求的半导体装置。集成电路22优选的是微处理器，但也可以是任何其他类型的信号处理器，例如数字信号处理器(DSP)或特定用途集成电路(ASIC)。或者，在合适应用中，集成电路22可以是另一类型，例如存储装置、控制器、发送机或接收机。
图1的电子装置或系统10代表使用集成电路的任何类型的电气和/或机械系统，例如计算机、电信和医疗装置和系统。计算机通常可以包括：工作站，台式和笔记本计算机，手持式计算机，个人数字助理等。电信装置和系统可以包括：通信系统，卫星系统，微波系统，陆基电话交换系统，因特网系统和无线电话系统，以及诸如服务器和路由器那样的因特网系统。医疗装置和系统包括：诊断、分析和处理装置和系统等。所有这些装置可以是也可以不是便携式装置。“便携式”装置在本领域中通常是指具有是临时性的并需要定期充电的送电系统的装置。该便携式装置通过可再充电或非可再充电的直流电源从送电系统12抽取直流(DC)电。
非便携式电子装置是具有用于把电采用交流(AC)形式从交流电源插座抽到送电系统12的固定送电系统的装置。通常，这些装置把交流电变换成直流电，这是因为集成电路22抽取直流电。然而，在某些应用中，集成电路22可以抽取交流电。
图2是示出集成电路22用的送电系统12、信号传送系统14和封装设计系统16的详细方框图32。送电系统12包括：电源34；连接器36，其位于电源和电压调整器模块之间；电压调整器模块38；连接器40，其位于电压调整器模块和去耦电容器42之间；连接器44，其位于去耦电容器和集成电路之间；以及，如果期望的话，连接器54，其位于电压调整器模块和集成电路之间。信号传送系统14包括远程电路52和位于远程电路52和集成电路之间的连接器50，而封装设计系统16优选地包括集成电路电源连接器46和集成电路信号连接器48。
在操作中，电源34可以在电源连接器36产生相对粗调整的直流电。电压调整器模块38在电源连接器40的下游把该粗调整直流电变换成相对细调整的直流电，并根据需要把该直流电发送到去耦电容器42，该去耦电容器42存储预定量的该调整的直流电，并把该直流电沿着电源连接器44供给集成电路到其电源连接器或输入46。或者，电压调整器模块38可以把所调整的直流电直接供给集成电路的集成电路电源连接器46，而不使用去耦电容器42。该集成电路信号连接器48通过信号连接器50分别收发去往和来自远程电路52的信号。
在送电系统12中，电源连接器36、40、44和54中的各方均显示为双向连接器，用于表示电源部件和接地部件在邻接系统方框之间延伸。图1中的电源连接器24与图2中的电源连接器44相同。同样，正如以上参照信号连接器26所述，信号连接器50显示为双向连接器，用于表示信号从集成电路22路由到远程电路52，并表示信号从远程电路52路由到集成电路22。同样，图1中的信号连接器26与图2中的信号连接器50相同。
如图3中的表56的列A行2所示，电源34优选地位于电子装置或系统10内的远程位置。该远程位置可以是适合于向电子装置或系统10送电的任何位置。因此，如果电子装置或系统10具有外壳、封壳(enclosure)等，则电源可以位于外壳、封壳等的内部或外部。优选的是，电源34将位于外壳的内部并安装到诸如底盘或电路板那样的结构上。如果电源34位于外壳的外部，则电源通常可以安装到外壳的外部上。电源34是用于产生电并优选地在或沿着电源连接器36把采用交流(AC)形式的电变换成采用直流(DC)形式的电的任何类型装置。如上所述，这种交流电到直流电的变换在非便携式电子装置中是典型的。或者，电源34可以直接从诸如电池、电容器等的直流电源产生直流电。电源34优选地产生相对粗调整级的直流电，以使电源34的成本和复杂性最小。
电源34通常将在电源连接器36产生较高电压和较低电流的直流电，这在电源领域是公知的。然而，集成电路22可能会需要较低电压和较高电流的直流电。因此，根据本发明的优选实施例，对从高电压和低电流到低电压和高电流进行的直流电变换的场合，以及高电压、低电流直流电用的电源连接器和低电压、高电流直流电用的电源连接器的位置和类型给予特别考虑。
高电压、低电流直流电的有利方面是可通过诸如配线或电路板迹线那样的采用重量较轻的适量导电材料构成的电源连接器来传送电，该导电材料使电源连接器的成本最小。这些导电材料可以包括金属、导电墨等。形成电源连接器的电路板上的迹线设计通常将决定电路板上的导电电镀的最大量。电路板上的导电电镀厚度在整个电路板的两端之间是相同的，这是因为在电路板的不同区域选择性施加不同量或不同厚度的电镀是不具有成本效益的。与电路板电源连接器相关的成本有时可以抬高电路板的成本。例如，一盎司的镀铜通常用于把来自电源34的高电压、低电流直流电途经电路板上的迹线传送到安装在电路板上的各种电气部件。相比之下，如果电源34将输出低电压、高电流电，则将在电路板上需要四盎司的镀铜，用于把相同量的电传送到电路板上的部件。这种具有四倍于电镀量的电路板明显是更昂贵的。
根据本发明的优选实施例并正如以下详细所述，用于形成电路板上的电源连接器的电路板迹线优选地传送高电压、低电流直流电而不是低电压、高电流直流电，以使电路板的成本最小。在此情况下，导体把直接来自电压调整器模块38和/或去耦电容器42的低电压、高电流直流电传送到集成电路22，而不通过电路板迹线传送。
电压调整器模块38可以是用于把电源连接器36处的高电压、低电流直流电变换成适合于集成电路22的低电压、高电流直流电的任何装置。优选的是，该电压调整器模块38产生相对精调整级的直流电，以使电压调整器模块38的成本和复杂性最小，同时使电压调整器模块38的性能最大。在本文中使用的术语“粗”和“精”以及“高”和“低”是用于对电源34和电压调整器模块38的性能和操作进行区分的相对术语，而不用于受限于任何特定值或级。期望的是，电压调整器模块38构成为分立和/或集成电路部件的模块，并且如有必要，安装在单独电路板上。或者，电压调整器模块38可以根据必要或需要，仅采用分立电路部件或仅采用集成电路部件构成。
去耦电容器42可以包括用于使电与集成电路22去耦的任何类型电容器。如上所述，去耦电容器42的有利方面是当需要时向集成电路22提供高瞬态电流。去耦电容器42可以由单独的分立电容器或整体电容器形成。分立电容器包括(但不限定于)具有引导或表面安装端部连接器的陶瓷、钽或凝胶(例如，封入气凝胶)电容器等。该电容器还包括片状电容器。分立电容器的有利方面是提供预定规范并具有公知尺寸。与分立电容器的连接可以利用诸如冲压成形的单股线或多股线、模压及成型、冲切引线(blanked lead)等的导体。上述分立电容器可以与承载引线框整体形成，并可以包括通过合适电介质材料分离的较大平行板。该整体电容器可以是刚性或挠性的，并可以采用固体、液体、膏体、凝胶或气体形成。整体电容器的有利方面是可实现定制规范、形状和构成。以下对去耦电容器42作进一步详细说明。
电源34、电压调整器模块38和去耦电容器42中的各方均可以采用任何合适方式进行组合，以形成单独或整体的模块、装置或部件等。优选的是，电源34、电压调整器模块38和去耦电容器42单独或者采用替代构成来构成，电源34和电压调整器模块38可以设计成用于产生低电压、高电流、精调整直流电的单个集成装置。并且，电压调整器模块38和去耦电容器42可以设计成能够产生去耦的、低电压、高电流、精调整直流电的单个集成装置。
集成电路22可以通过电源连接器44从去耦电容器42抽取电能，也可以根据期望，通过电源连接器54从电压调整器模块38抽取电能。通常，集成电路22的规范将规定从去耦电容器42和/或电压调整器模块38所需的功率输出。如果集成电路22需要单独电压调整器模块38不能满足的高瞬态电流，则需要合适量的去耦电容器42。或者，如果电压调整器模块38可满足集成电路22所需的瞬态电流，则不连续需要去耦电容器42。
电源连接器44包括任何类型的连接器，例如包括电导、电容、电感和类似连接器。在集成电路和电路板之间的信号连接器可以包括焊料、基板栅格阵列(LGA)、引脚网格阵列(PGA)、球栅阵列(BGA)、弹簧触点和其他类似连接器。电容信号接口提供用于在具有合适尺寸并通过合适电介质材料分离的两个导电板之间传输信号的接口。电感信号接口提供用于在彼此具有特定方位并通过预定距离来分离的两个导体之间传输信号的接口。
远程电路52指定：存储装置，微处理器，数字信号处理器，特定用途集成电路(ASIC)，硬盘驱动器，用户界面装置，发送机，接收机等。在某些应用中，远程电路52和集成电路22可以是相同或不同的电子电路或装置。
信号连接器50可以包括信号接口，例如电导、电容、电感、光、传输线路和无线信号接口等。电导信号接口提供依赖于诸如在本领域公知的包括焊料、基板栅格阵列(LGA)、引脚网格阵列(PGA)、球栅阵列(BGA)等连接器的金属到金属接触的电镀信号接口。电容信号接口是可以在优选地具有类似尺寸并通过合适电介质材料或空气来分离的两个彼此隔开的导电板之间传输信号的信号接口。电感信号接口是用于在彼此具有特定方位并通过预定距离来分离的两个导体之间传输信号的信号接口。光信号接口提供用于通过一个通道途径诸如光纤那样的光波导传送在光频率时由发送机调制和由接收机解调的例如光那样的信号的接口。传输线路信号接口提供用于在包括同轴导体、微带导体、共面导体、带状线导体等的两个平行导体之间或之上传送信号的接口。无线信号接口提供用于通过射频通道途经诸如空气或空间那样的无线电传输介质传送在射频时由发送机调制并由接收机解调的信号的接口。电源连接器44和信号连接器50中的各方均可以通过诸如电路板、插件卡组件、管脚和插座组件、插头组件、焊料、导电粘合剂、管脚、弹簧指等那样的任何类型的配合配置传送到集成电路22。
图3示出了列出在图2所示的各系统方框34、38、42、22和52的列A、C、E、H中列出的替代位置和在图2的系统方框36、40、44、46、48和50之间的列B、D、F、G、I和J中列出的替代连接器的表56。直接与表56中的列对应的图2的系统方框参考编号36、40、44和50在表56中不用括号围住。例如，电源连接器36直接与列B、行1所述的电源连接器对应。不直接与表56中的列对应的图2的系统方框参考编号34、38、42、46、22、48和52用括号围住，例如表示电源自身的图2的电源34，并且列A、行1对电源位置进行说明。在表56中，为了清晰起见，未示出图2的替代电压调整器模块至集成电路电源连接器54。然而，替代电源连接器54包括导体和电路板迹线，这与在图3的表32中列出的所有其他连接器相同。
在表56中，如列A、行2所示，电源位置被描述为远程。术语“远程”在本说明中一般是指电源位于远离电子装置10的剩余电路的任何合适位置。本说明用于反映电源的当前和预计未来设计，这些电源凭其本身性质来说是较复杂的电路，并且通常形成为通过接口与剩余电路连接的模块。术语“远程”不包含电源设置成远离剩余电路的距离关系，这是因为，实际来说，电源34与剩余电路电气耦合。
在行1、列C、E、H和K分别所述的电压调整器模块38、去耦电容器42、集成电路22和远程电路52的位置各自被描述成位于在相同四列的行2、3和4分别所述的连接器内、PCB上、和/或导体上。
连接器是用于使电气信号与电子装置电气耦合的装置。由连接器传送的电气信号通常包括电源和/或信息信号。该连接器还具有便于与电气装置电气连接的机械装置。在本发明的优选实施例中，该连接器形成为集成电路的盖、框架和/或插座。
电路板是包括用于承载导电路径，或者称为迹线或接触焊盘的一层或多层非导电材料的基板。而导体是用于使来自一个电子装置的电气信号与另一电子装置电气耦合的装置。由导体传送的电气信号通常包括电源和/或信号。该导体可以是挠性，也可以是刚性，或者两者的组合。挠性导体的例子包括挠性电路、带形电缆、配线、电缆等。刚性导体的一例包括上面设有导电迹线的常规电路板。导体通常设置成远离主电路板，通常称为母板。
在行1、列B、D、F和J分别描述的电源连接器36、40和44以及信号连接器50各自被描述成在相同四列的行2和行3分别描述的导体和/或电路板迹线。术语“导体”在本说明中一般是指与以上参照功能方框的位置所述相同。因此，导体可以用作功能方框以及电源连接器和/或信号连接器的位置。迹线提供设置在一层或多层非导电材料上用于传送电气信号的导电路径。由迹线传送的电气信号通常包括电源信号和/或信息信号。
在行1、列G和I分别描述的集成电路电源连接器46和集成电路信号连接器48的位置各自被描述成位于在相同两列的行2、3和4分别描述的集成电路22的顶部、侧部和/或底部。在本说明中，术语“顶部”、“侧部”和“底部”是指集成电路22的不同侧或表面，其通常可以是方形、圆形或矩形，并且这些术语是仅用于说明目的的相对术语，并不应视为受限于可以常规上称为的集成电路22的顶部、侧部或底部。通常，集成电路22的顶表面和底表面的表面积具有大于集成电路的各侧的表面积，这对于当今形成为微处理器的集成电路是典型的。以下对集成电路电源连接器46和集成电路信号连接器48的位置作进一步详细说明。
对于图3的表56的该一般概述，列A、B、C、D、E、F、G、H、I、J和K在行2、3和4分别对1、2、3、2、3、2、3、3、3、2和3个单独替代方案进行说明。因此，表56单独并且无任何其他说明或图，揭示了各种单独替代方案的11,664个可能组合(即：1×2×3×2×3×2×3×3×3×2×3＝11,664)。可能组合数表明了集成电路22用的送电系统12、信号传送系统14和封装设计系统16可以被实施的许多方式。本发明不是用来受限于该可能组合数，这是因为在本说明书中所述和在本说明书附图中所示的许多其他特点和替代方案可以与在表56中列出的替代方案进行组合。并且，同时使用的各种单独替代方案的组合也将增加可能组合数。
如图2所示，如果使用替代电源连接器54而不是去耦电容器42和电源连接器44，则总组合数将减少去耦电容器42的位置的3个单独替代方案，并减少电源连接器44类型的2个单独替代方案(即：11,664/(3×2)＝1,994个可能组合)。
图4A、图4B、图4C、图4D和图4E示出了图1、图2和图3所示的代表封装设计系统16的集成水平递增、并分别表示为水平0、1、2、3和4的集成电路22。图4A示出了使用集成水平0构成的集成电路22，并包括半导体模58，或者称为芯片、晶片等。图4B示出了使用集成水平1构成的集成电路22，并包括图4A所示的安装在半导体基板60上的半导体模58。图4C示出了使用集成水平2构成的集成电路22，并包括安装在图4B所示的封闭在诸如塑料、陶瓷等那样的半导体封装件62内的半导体基板60上的半导体模58。图4D示出了使用集成水平3构成的集成电路22，并包括图4C所示的安装在有时称为内置板的电路板64上的半导体封装件62。图4E示出了使用集成水平4构成的集成电路22，并包括图4D所示的安装在有时称为母板的较大电路板66上的半导体封装件62和印刷电路板64。优选的是，如图4C所示，使用集成水平2来构成集成电路22。然而，如图4B所示，预计使用集成水平1来构成集成电路。
各种集成水平是仅为参考而示出的，并不应认为是关键性定义的。集成水平的各种组合是可行的，并没有专门示出。例如，如图4B所示，安装在半导体基板60上的半导体模58可以直接安装在印刷电路板64上，而不使用半导体封装件62。同样，如图4C所示，半导体封装件62可以直接安装在母板66上，而不使用印刷电路板64。因此，集成电路22的所示水平的各自部件可以进行混合和匹配，以提供未在图4A、图4B、图4C、图4D和图4E中专门示出的众多集成组合。
在图4B～图4E中，该封装件具有多个表面，该多个表面一般可以被认为是“顶”表面或“侧”表面。这些多个表面是由一个压一个层叠或安装以形成阶梯轮廓(stair-step profile)的元件产生的。因此，术语“顶部”或“侧部”可以包括面向相同方向的所有表面，并不限于在一个方向离得最远的表面。
在图5中示意性示出了集成电路22、送电系统12、信号传送系统14。在该图中，集成电路22一般包括具有与其一起形成的集成电路电源连接器46和集成电路信号连接器48的封装设计系统16。因此，图5所示的方框图一般与图2所示的方框图相同，只不过集成电路22是作为示意视图而示出的。图5示出了适用于所有图的若干常规图示。实线表示信号连接器26和优选的电源连接器24的优选路径。短虚线表示信号连接器26的替代路径。长虚线表示电源连接器24的替代路径。提供这些常规图示是为了增加清晰和对附图和本说明的理解，并不应认为在任何方面进行限制，例如暗示任一连接器比另一连接器更重要或更好。
正如参照图2所述，信号传送系统14通过信号连接器26与集成电路22的集成电路信号连接器48电气耦合。信号连接器26可以与集成电路22的顶部68、底部70和/或侧部74电气耦合。优选的是，信号连接器26与集成电路22的底部70电气耦合。因此，在集成电路22的视图内所示的集成电路信号连接器48表示信号连接器26可以位于集成电路22的任何表面。
正如参照图2所述，送电系统12通过电源连接器24与集成电路22的集成电路电源连接器46电气耦合。电源连接器24可以与集成电路22的顶部68、底部70和/或侧部74电气耦合。优选的是，电源连接器24与集成电路22的侧部72电气耦合。因此，在集成电路22的视图内所示的集成电路电源连接器46表示电源连接器24可以位于集成电路22的任何表面。
在本发明的优选实施例中，信号连接器26和电源连接器24位于集成电路22的不同侧(即：分别为底部70和侧部72)。把信号连接器26和电源连接器24设置在集成电路22的不同侧提供了与集成电路22的封装设计系统16有关的若干优点。这些优点包括：减少接地触点数和电源触点数，增加信号触点数，增加每平方区域信号触点数，减少信号触点间距，减少总触点数，增加每平方区域总触点数，减少沿Z轴每平方区域的每触点力，减少匹配触点高度，增加信号带宽，增加半导体模尺寸，减少集成电路22尺寸，以及改善与电子、机械和材料有关的其他因素。
或者，信号连接器26和电源连接器24可以位于集成电路22的相同一侧或多侧(即：顶部68，底部70和侧部72)。在此情况下，将对信号连接器26和电源连接器24在集成电路22相同侧的位置给予特别考虑，以便针对各种工程原因而优化连接器，以下对此作进一步详细说明。
图6A示出了图5所示的具有第一(高)频率信号接口76和与第一(高)频率信号接口76不同的第二(低)频率信号接口78的集成电路22，其中，各自接口与代表根据本发明优选实施例的封装设计系统16的集成电路22的不同侧耦合。因此，信号连接器26包括第一(高)频率信号接口76和第二(低)频率信号接口78。第一(高)频率信号接口76的频率和第二(低)频率信号接口78的频率通过至少一赫兹来分离。然而，根据频率在集成电路22的不同侧分离信号接口的好处随着频率间的分离变大而增加。
第一(高)频率信号接口76和第二(低)频率信号接口78中的各方均可以与集成电路22的任一侧(即：顶部68，底部70和侧部72)连接。优选的是，第一(高)频率信号接口76与集成电路22的顶部68连接，第二(低)频率信号接口78与集成电路22的底部70连接。该位置配置的有利方面是可使电源连接器24与集成电路22的侧部72连接，而不考虑信号连接器26在集成电路22的侧部72的位置。
并且，该位置配置的有利方面是与要在集成电路22的一侧使用的一种类型的信号接口(在图7A和图7B中的表84所示)和要在集成电路22的另一侧使用的另一类型的信号接口对应。例如，第一(高)频率信号接口76可以使用电容型信号接口，而第二(低)频率信号接口78可以使用电导型信号接口。在该例中，使第二(低)频率信号接口78通过电导型信号接口传送去往和来自印刷电路板的信号将是有利的，并且使第一(高)频率信号接口76通过电容型信号接口传送去往和来自导体的信号将是有利的。换句话说，低频率信号将通过印刷电路板上的印刷电路板迹线传送，高频率信号将通过导体传送。导体把高频率信号直接传送到其他电路，而不进入印刷电路板，或者通过进入印刷电路板传送到其他电路，并经由印刷电路板迹线在短距离内继续。该特定配置可使印刷电路板的成本和尺寸最小，这是因为使多个印刷电路板层之间的高频率传输线路的复杂路由选择最小或消除。
图6B是图5所示的具有第一(高)频率信号接口76和与第一(高)频率信号接口76不同的第二(低)频率信号接口78的集成电路22的视图，其中，各自接口与代表根据本发明优选实施例的封装设计系统16的集成电路22的相同侧耦合。因此，图6B与图6A相同，除了第一(高)频率信号接口76和第二(低)频率信号接口78在集成电路22的侧部的位置(即：顶部68，底部70和侧部72)。
第一(高)频率信号接口76和第二(低)频率信号接口78可以位于集成电路22的任一侧(即：顶部68，底部70和侧部72)。优选的是，第一(高)频率信号接口76和第二(低)频率信号接口78位于集成电路22的底部70。或者，第一(高)频率信号接口76和第二(低)频率信号接口78可以位于集成电路22的顶部68或侧部74。
把第一(高)频率信号接口76和第二(低)频率信号接口78设置在集成电路22的相同侧的有利方面是可使高频率信号和低频率信号与相同印刷电路板、连接器、导体或其他集成电路电气耦合。该位置配置在信号连接器26很多具有一个频率信号接口并很少有另一频率信号接口的情况是实用的，其中，把它们分配给集成电路的不同侧将比把它们分配给集成电路22的相同侧更昂贵或更复杂。
该位置配置可能会在集成电路22和印刷电路板、连接器、导体或其他集成电路之间需要混合接口连接器，以适应不同频率。例如，第一(高)频率信号接口76可以使用电容型信号接口，第二(低)频率信号接口78可以使用电导型信号接口。在此情况下，混合接口连接器适应电容型信号和电导型信号。更具体地说，混合接口连接器将包括电容型信号用的介质元件和电导型信号用的电镀(galvanic)触点。
图7A是图5所示的具有第一类型的信号接口80和与该类型的信号接口80不同的第二类型的信号接口82的集成电路22的视图，其中，各自接口与代表根据本发明优选实施例的封装设计系统16的集成电路22的不同侧(即：顶部68，底部70和侧部72)耦合。因此，信号连接器26包括第一类型的信号接口80和第二类型的信号接口82。第一类型的信号接口80和第二类型的信号接口82可以使用相同或不同频率传送信号。
如图7A中的表84所示，第一类型的信号接口80和第二类型的信号接口82中的各方均包括(但不限定)：电导、电容、电感、光、传输线路和无线信号接口。这些类型的信号接口各例均在以上作了详细说明。注意，这些类型的信号接口还包括由这些类型的信号接口传送的信号特性。该信号特性包括(但不限定)：频率、振幅、调制等。
第一类型的信号接口80和第二类型的信号接口82中的各方均可以与集成电路22的任一侧(即：顶部68，底部70和侧部72)连接。优选的是，第一类型的信号接口80与集成电路22的顶部68连接，第二类型的信号接口82与集成电路22的底部70连接。或者，第二类型的信号接口82可以与集成电路22的侧部74连接。
当各类型的信号接口的电气和/或机械特性如此不同以致把它们设置在集成电路22的不同侧不太昂贵或更容易时，这种类型的信号接口配置是有利的。例如，第一类型的信号接口80可以是光信号接口，第二类型的信号接口82可以是电容信号接口。在此情况下，光接口采用光形式传送信号，电容接口采用电子形式传送电气信号。因此，把光信号接口构成在集成电路22的一侧、并把电容信号接口构成在集成电路22的另一侧将是有利的。
图7B示出了图5所示的具有第一类型的信号接口80和与该类型的信号接口80不同的第二类型的信号接口82的集成电路22，其中，各自接口与代表根据本发明优选实施例的封装设计系统16的集成电路22的相同侧耦合。因此，图7B与图7A相同，除了第一类型的信号接口80和第二类型的信号接口82在集成电路22侧(即：顶部68，底部70和侧部72)的位置以外。
第一类型的信号接口80和第二类型的信号接口82可以与集成电路22的任一侧(即：顶部68，底部70和侧部72)连接。优选的是，第一类型的信号接口80和第二类型的信号接口82都与集成电路22的底部70连接。或者，第一类型的信号接口80和第二类型的信号接口82都可以与集成电路22的顶部68或侧部74连接。该配置的优点与图6B中参照混合接口连接器所述类似。
注意，在图6A和图6B中所述的频率信号接口和在图7A和图7B中所述类型的信号接口有某种重叠，这是因为在图6A和图6B所述的频率信号接口必定具有某种类型的信号接口，例如在图7A和图7B中所述的信号接口。例如，在图6A中，第一(高)频率信号接口76优选的是电容型信号接口，第二(低)频率信号接口78优选的是电导型信号接口。在该例中，各类型的信号接口使用不同频率传送信号。因此，通过该符号表示和通过该例，图6A、图6B、图7A和图7B的各种组合是可行的并在本发明的范围内。
图8A、图8B、图8C和图8D示出了图4C和图5所示的代表根据本发明优选实施例的封装设计系统16的具有信号连接器48和/或电源连接器46的集成电路22的断面图，其中，信号连接器48和/或电源连接器46分别位于半导体封装件22的外部、与半导体封装件62齐平、半导体封装件22的凹部或内部。优选的是，如以上图4C所示，集成电路22是形成为二级设计的半导体封装件62。或者，如图4A、图4B、图4C、图4D和图4E所示，集成电路22可以形成为任何级设计，或者其任何组合。注意，为清晰起见，图4C所示的半导体模58和半导体基板60都未在图8A、图8B、图8C和图8D这四个图中的各方框内示出。
如上所述，图8A、图8B、图8C和图8D各自具有的共同特征包括：半导体封装件62(包括：顶部68，底部70，侧部72和74)，集成电路信号连接器48，集成电路电源连接器46，信号连接器26和电源连接器24。集成电路电源连接器46和信号连接器26与上述相同。
半导体封装件62具有预定厚度88。该预定厚度88可以具有任何值，并可以在半导体封装件62的一侧或多侧是不同的。半导体封装件62可以采用任何合适材料形成。优选的是，预定的厚度88的值适合于使用半导体封装件62用的塑料或陶瓷材料的微处理器。优选的是，预定厚度88的值在半导体封装件62的所有侧是相同的。
集成电路22可以具有可使集成电路22与另一结构对准和/或装设到该另一结构上的机械部件(未示出)，该另一结构包括(但不限定)：印刷电路板，连接器、形成盖、插座或框架、导体，另一集成电路等。这些机械部件可以形成为装设到集成电路22上或与集成电路22整体形成的分离部件。这些机械部件包括(但不限定)：延伸到集成电路22的一个或多个表面外部的销、脊、柱、栓、凸部等，和/或延伸到集成电路22的一个或多个表面内部的孔、凹部、槽等。该机械部件可以形成固定器自身，也可以与单独固定器合作，以便与集成电路22对准和/或装设到集成电路22上。
集成电路信号连接器48包括信号触点90。信号触点90提供可使信号连接器26上的信号由集成电路22接收和/或由集成电路22发送的任何类型的路径。因此，该信号触点90可与图7A和图7B中的表84所示的各种类型的信号接口兼容，该信号接口类别包括(但不限定)：电导、电容、电感、光、传输线路和无线信号接口。根据所用信号接口类型，该信号触点90具有各种机械和电气特点和特性。当信号触点可与电导型信号接口兼容时，信号触点90优选地采用金属制成，以提供电镀触点。
当信号触点90可与电容型信号接口兼容时，信号触点90优选地采用金属制成，以提供电容信号传送所必要的导电板的一侧。或者，将电介质材料和集成电路22设置在导电板上。注意，导电板的另一侧(未示出)可以设置在印刷电路板或连接器上，以下对此作进一步详细说明。
当信号触点90可与电感型信号接口兼容时，信号触点90优选地采用金属制成，以提供电感信号传送所必要的导电元件的一侧。注意，导电元件的另一侧(未示出)可以设置在印刷电路板或连接器上，以下对此作进一步详细说明。
当信号触点90可与光型信号接口兼容时，信号触点90优选地形成一个或多个光发送机和/或光接收机，以下对此作进一步详细说明。
当信号触点90可与传输线路型信号接口兼容时，信号触点90优选地形成传输线路接口，用于在集成电路22外部的信号连接器26和集成电路22内部的信号连接器(未示出)之间实现正确阻抗匹配。
当信号触点90可与无线型信号接口兼容时，信号触点90优选地形成天线接口，用于在集成电路22外部的信号连接器26和集成电路22内部的信号连接器(未示出)之间通过天线(未示出)实现正确阻抗匹配。或者，信号触点90可以形成和提供天线自身。
信号触点90与位于半导体封装件62内部的半导体模58(未示出)电气耦合。用于提供电气耦合的常规方法包括(但不限定)：配线接合、接片接合、弹抛片接合等，这在半导体制造领域是公知的。优选的是，在信号触点90和半导体模58之间的电气耦合是使用各自在半导体制造领域是公知的配线和配线接合器进行的。
信号触点90可以位于集成电路22的任一侧或所有侧(即：顶部68，底部70，侧部72和74)。优选的是，该信号触点90位于集成电路22的底部70，以便与上述信号连接器26的优选位置匹配。信号触点90的替代位置在半导体封装件62的顶部68和侧部74示出。为清晰起见，信号触点90在各图中作为简单方框进行图示。实际上，信号触点90包括与各信号路径对应的多个单独信号触点。信号触点90可以具有相对于半导体封装件62的任何仰角。优选的是，信号触点90全部具有相对于半导体封装件62的相同仰角。该配置可便于制造半导体封装件62和便于与信号触点90连接。或者，信号触点90各自可以具有相对于封装件62的不同仰角，以适应各种期望的工程考虑因素。该信号触点90可以具有任何形状、尺寸、间距、材料等。形状包括(但不限定)：方形、矩形、圆形、椭圆形等。优选的是，其尺寸在0.5～1.0mm ×0.5～1.0mm平方范围内。优选的是，其材料是电镀材料。
集成电路电源连接器46包括采用金属形成的导电电源触点92。电源触点提供可把电源连接器24上的电力送到集成电路22的任何类型的路径。电源触点92与位于半导体封装件62内部的半导体模58(未示出)耦合。优选的是，在电源触点92和半导体模58之间的电气耦合是使用各自在集成电路封装设计领域中公知的配线和配线接合器进行的。优选的是，电源触点92的尺寸一般比信号触点90大，并且在电源触点92和半导体模58之间的电气耦合比在信号触点90和半导体模58之间的电气耦合强。该构成的有利方面是可使通过电源触点92传送到半导体模58的电流比通过信号触点90传送到半导体模58的电流多。
电源触点92可以位于集成电路22的任一侧或所有侧(即：顶部68，底部70，侧部72和74)。优选的是，电源触点92位于集成电路22的侧部72，以便与上述电源连接器24的优选位置匹配，并且如果期望，空出可用于信号和其他非电源应用的集成电路上的更多触点。电源触点92的替代位置在半导体封装件62的顶部68和底部70示出。把电源触点设置在集成电路22的侧部72显著减少了沿集成电路22的底部70的Z轴的每平方区域每信号触点力，这是因为每电源触点力在X轴和Y轴。把电源触点设置在集成电路22的顶部68显著减少了沿集成电路22的底部70的Z轴的每平方区域每信号触点力，这是因为当信号触点90和电源触点92分布在集成电路22的对置侧时，需要较少触点力。为清晰起见，电源触点92在各图中作为简单方框进行图示。实际上，正如参照图1所述，电源触点92包括与各电源路径和接地路径对应的多个单独电源触点和接地触点。
电源触点92可以具有相对于半导体封装件62的任何仰角，并且优选的是，电源触点92全部具有相对于半导体封装件62的相同仰角。该配置可便于制造半导体封装件62和便于与电源触点92连接。或者，如果合适，电源触点92各自可以具有相对于半导体封装件62的不同仰角，以适应各种工程考虑因素。
图8A示出了信号触点90和/或电源触点92位于半导体封装件62的外部。在此情况下，信号触点90和/或电源触点92在半导体封装件62的外表面上面突起预定高度94。信号触点90和/或电源触点92的预定高度94可以具有任何值，并可以在半导体封装件62的一侧或多侧是不同的。优选的是，预定高度94的值适合于使用半导体封装件62用的塑料或陶瓷材料的微处理器。优选的是，信号触点90和/或电源触点92的预定高度94的值在半导体封装件62的所有侧是相同的。
图8B示出了信号触点90和/或电源触点92设置成与半导体封装件62齐平。在此情况下，信号触点90和/或电源触点92与半导体封装件62的外表面一般齐。图8C示出了信号触点90和/或电源触点92设置成部分凹入在形成于半导体封装件62内的对应凹槽98内部。在此情况下，信号触点90和/或电源触点92在半导体封装件62的外表面下面凹入预定高度96。信号触点90和/或电源触点92的预定高度96可以具有任何值，并可以在半导体封装件62的一侧或多侧是不同的。优选的是，预定高度96的值适合于使用半导体封装件62用的塑料或陶瓷材料的微处理器。优选的是，信号触点90和/或电源触点92的预定高度96的值在半导体封装件62的所有侧是相同的。凹入的有利方面是减少信号触点90和/或电源触点92的污染和/或损坏。凹入还可以为电源连接器24和/或信号连接器26提供机械对准或装设部件。
图8D示出了信号触点90和/或电源触点92位于半导体封装件62的内部。在此情况下，信号触点90和/或电源触点92设置在半导体封装件62的内表面的内部。该配置的有利方面是消除了信号触点90和/或电源触点92的污染和/或损坏。
集成电路信号连接器48包括信号封装接口100。信号封装接口100是可使位于半导体封装件62内部的信号触点90与位于半导体封装件62外部的信号连接器26一起操作的任何类型的接口。信号封装接口100可以形成为脱离半导体封装件62的单独部件，然后可以使用诸如插入模制、过度模制(over molding)、按扣、干涉压入配合、粘接等那样的各种方法与半导体封装件62机械接合。该单独部件可以采用与半导体封装件62相同或不同的材料形成。或者，信号封装接口100可以形成为半导体封装件62的整体部分。为清晰起见，信号封装接口100在各图中作为简单方框进行图示。实际上，信号封装接口100可以包括与各信号路径对应的一个或多个单独信号封装接口100。
如图7A和图7B中的表84所示，信号封装接口100的机械和电气特点和特性取决于所用信号接口类型。例如，电容型信号接口可能会要求信号封装接口100形成为电介质材料。在此情况下，信号触点90提供电容信号传送所需的导电板的一侧。导电板的第二侧(未示出)位于半导体封装件62的外部，并可以设置在印刷电路板或连接器上。信号封装接口100形成具有合适介电常数的电介质材料，以便可使具有合适频率、振幅等的信号的导电板之间实现电容信号传送。
例如，光型信号接口可能会要求信号封装接口100形成为光透镜。在此情况下，信号触点90形成光发送机和/或光接收机。信号封装接口100形成光透镜，以便引导采用光波形式的已调制信号通过半导体封装件62。或者，信号封装接口100可以形成通过半导体封装件62延伸的一个或多个孔，以便可使形成为光纤的信号连接器26与集成电路22内部的光发送机和/或光接收机机械对准。在该替代方案中，一个或多个孔也可以把光纤固定到集成电路22上。再举一例，传输线路型或无线型信号接口可能会要求信号封装接口100形成为阻抗匹配装置。
集成电路电源连接器46包括电源封装接口102。电源封装接口102是可使位于半导体封装件62内部的电源触点92与位于半导体封装件62外部的电源连接器24一起操作的任何类型的接口。
电源封装接口102可以形成为脱离半导体封装件62的单独部件，然后可以使用诸如插入模制、过度模制、按扣、干涉压入配合、粘接等那样的方法与半导体封装件62机械接合。该单独部件可以采用与半导体封装件62相同或不同的材料形成。或者，电源封装接口102可以形成为半导体封装件62的整体部分。为清晰起见，电源封装接口102在各图中作为简单方框进行图示。实际上，电源封装接口102可以包括与各信号路径对应的一个或多个单独电源封装接口102。电源封装接口102的机械和电气特点和特性取决于用于把电力从电源连接器24通过电源触点92送到集成电路22的方法类型。
在图8A、图8B、图8C和图8D中，该特征是为了说明和不是为了限制而示出的，并且这些图中的任一图的装置都可以与另一图中的任何装置进行组合，以提供装置的多个组合。例如，位于图8D所示的半导体封装件62内部的信号触点90可以与分别位于图8A、图8B和图8C所示的半导体封装件62的外部、与半导体封装件62齐平、或者半导体封装件62的凹部的电源触点92进行组合。
图9A、图9B和图9C示出了图8A、图8B、图8C或图8D和图5所示的代表根据本发明优选实施例的封装设计系统16的具有信号触点90和/或电源触点92的集成电路22的平面图，其中，信号触点90和/或电源触点92分别位于集成电路22的顶部68、底部70和/或侧部72。在这三个图中的各图内，信号触点90和/或电源触点92显示为仅用于说明目的的等间隔的方形。实际上，信号触点90和/或电源触点92可以具有任何合适的尺寸、形状、厚度、大小、间距等。因此，信号触点90和/或电源触点92在集成电路22的顶部68、底部70和/或侧部72中的一方或多方上的配置提供了在本说明书范围内的多个实施例。
更具体地说，图9A示出了可用于承载信号触点90和/或电源触点92的集成电路22的顶部68。图9B示出了可用于承载信号触点90和/或电源触点92的集成电路22的底部70。在本发明的优选实施例中，如图9B所示，信号触点90位于集成电路22的底部70。图9C示出了可用于承载信号触点90和/或电源触点92的集成电路22的侧部72。在本发明的优选实施例中，如图9C所示，电源触点92位于集成电路22的侧部72。
图10A、图10B和图10C示出了信号触点90和/或电源触点92在集成电路22的顶部68、底部70和/或侧部72中的一方或多方上的配置和位置的更多限定例。图10A示出了可用于承载信号触点90和/或电源触点92的集成电路22的顶部68的外部104。集成电路22的内部106可用于容纳散热器、热扩散器等。优选的是，散热器与集成电路22机械接触，以提供用于把热从集成电路22抽走的热路径。
图10B示出了可用于承载信号触点90和/或电源触点92的集成电路22的顶部68的外部108和内部110。优选的是，外部108承载电源触点92，而且内部110承载信号触点90。当电源触点92和信号触点90具有图7A和图7B所示的不同类型的信号接口时，例如，当电源触点92是电导型，并且信号触点是电容型时，该配置是有利的。
图10C示出了各自可用于承载信号触点90和/或电源触点92的集成电路22的顶部68的外部112和内部114。优选的是，外部112承载电源触点92，而内部114承载信号触点90。
在图11中，连接器112包括合适的电气和机械装置和特性，用于提供在信号连接器26和/或电源连接器24与集成电路22之间的电气接口。连接器112可与图7A和图7B中的表84所述的各种类型的信号接口兼容。
根据本发明的优选实施例，连接器112承载电压调整器模块38和/或去耦电容器42，以下对此作进一步详细说明。由于连接器112承载集成电路22，因而电压调整器模块38和/或去耦电容器42设置成尽可能接近集成电路22，从而使电源连接器24的长度最短。而使电源连接器24的长度最短，依次使电源连接器24的阻抗和电感最小，从而可使电压调整器模块38和/或去耦电容器42把低电压、窄电压容限和高电流的电传送到高性能集成电路22。
连接器112可以具有各种形式、形状和尺寸，并可以采用各种材料制成，这取决于各种工程考虑因素。各种形式、形状和尺寸在图11中用集成电路22的侧部74的虚线120、122和124以及集成电路22的侧部72的虚线126、128和130表示。虚线120、122和124分别与虚线126、128和130水平对准。该虚线表示连接器112可以端接以形成连接器112的特定形式、形状或尺寸的各种位置。注意，虚线仅用于说明目的，而不应视为对连接器112的范围进行限定。
例如，位于集成电路22的顶部68上面的连接器112的上部可以仅延伸到虚线120和126，从而在集成电路22上面实质形成盖，或者称为板或帽。在此情况下，形成为盖的连接器112具有底表面，该底表面设置成与集成电路22的顶部68共面或在该顶部68上面。形成为盖的连接器112可以进一步沿着集成电路22的侧部72和74延伸到虚线122和128。在此情况下，形成为盖的连接器112具有底表面，该底表面位于集成电路22的顶部68和底部70之间。形成为盖的连接器112可以进一步沿着集成电路22的侧部72和74延伸到虚线124和130。在此情况下，形成为盖的连接器112具有底表面，该底表面设置成与集成电路22的底部70共面或位于该底部70下面，并可以延伸到印刷电路板114的顶表面，如果存在的话。注意，形成为盖的连接器112显示成延伸到集成电路22的各侧72和74的外部，但不应视为受此限制。或者，形成为盖的连接器112可以与集成电路22的侧部72和74齐平或位于该侧部72和74的内部。图12A示出了形成为盖的连接器112的更详细图示。
再举一例，位于集成电路22的底部70下面的连接器112的下部可以仅延伸到虚线124和130，从而在集成电路22下面实质形成插座，或者称为杯或袋。在此情况下，形成为插座的连接器112具有顶表面，该顶表面设置成与集成电路22的底部70共面或位于该底部70下面。形成为插座的连接器112可以进一步沿着集成电路22的侧部72和74延伸到虚线122和128。在此情况下，形成为插座的连接器112具有顶表面，该顶表面位于集成电路22的底部70和顶部68之间。形成为插座的连接器112可以进一步沿着集成电路22的侧部72和74延伸到虚线120和126。在此情况下，形成为插座的连接器112具有顶表面，该顶表面设置成与集成电路22的顶部68共面或位于该顶部68上面。注意，形成为插座的连接器112显示成延伸到集成电路22的各侧72和74的外部，但不应解释为受此限制。或者，形成为插座的连接器112可以与集成电路22的侧部72和74齐平或位于该侧部72和74的内部。图12B示出了形成为插座的连接器112的更详细图示。
再举另一例，位于集成电路22的侧部72和74周围的连接器112的中部围绕集成电路22的周边实质形成框架，或者称为环或边界。在此情况下，形成为框架的连接器112可以具有顶表面，该顶表面位于集成电路22的顶部68上面，或位于集成电路22的顶部68和底部70之间，由虚线122和128表示。形成为框架的连接器112可以具有底表面，该底表面位于集成电路22的底部70下面，或位于集成电路22的顶部68和底部70之间，由虚线124和130表示，并可以延伸到印刷电路板114的顶表面，如果存在的话。图12C示出了形成为框架的连接器112的更详细图示。
形成为盖、框架或插座的连接器112的这三例对连接器112可具有的各种形式、形状和尺寸的例作了说明。注意，以上例中的说明彼此混合。例如，盖的说明与框架的说明混合，而框架的说明与插座的说明混合。因此，这些示例表明，连接器112可以位于集成电路22的任何一侧或多侧，而不限于图11中的图示。
连接器112可以具有(不限定于)包括塑料、金属在内的任何合适材料，并可以具有(不限定于)包括导电或非导电在内的任何合适特性。优选的是，连接器采用非导体、塑料材料形成，并承载分别与由集成电路22承载的对应信号触点90和电源触点92-起操作的合适信号触点(未示出)和电源触点。或者，如以上图2所示，连接器112可以形成为用于承载电压调整器模块38和/或去耦电容器42的电路板。或者，连接器112可以形成为具有整体电容器结构的去耦电容器42自身。以下对这两种替代方案作进一步详细说明。或者，连接器112可以形成为用于提供电压调整器模块38和/或去耦电容器42的功能，而不具有可能视为常规外壳的分立部件的组件。
连接器112可以具有可使连接器112与另一结构对准和/或装设到该另一结构上的机械装置(未示出)，该另一结构包括(不限定于)：电路板114，形成盖、插座或框架的另一连接器(图13和图14所示)，导体116等。这些机械部件可以形成为装设到连接器112上或与连接器112整体形成的单独部件。这些机械部件包括(不限定于)：延伸到连接器112的一个或多个表面外部的销、脊、柱、栓、凸部等，和/或延伸到连接器112的一个或多个表面内部的孔、凹部、槽等。该机械部件可以形成固定器自身，例如按扣、夹等，也可以与单独固定器合作，以便与连接器112对准和/或装设到连接器112上。
如上所述，信号连接器26和/或电源连接器24采用这种方式与连接器112电气和机械耦合，以使信号连接器26和/或电源连接器24与集成电路22上的优选和/或替代位置对准。如上所述，信号连接器26和/或电源连接器24可以形成为导体116或印刷电路板迹线118。
当信号连接器26和电源连接器24形成为导体116、连接器112时，印刷电路板114可以根本不使用或者可以仅用于为连接器112提供机械稳定性。在此情况下，连接器112可以视为集成电路22和导体116的保持器，导体116把信号和电力传送到集成电路22。如果存在印刷电路板用于为连接器112提供机械稳定性，则连接器112可能会显得有点悬垂在电路板上面。
电路板114可以用于使用导电迹线118为信号连接器26和/或电源连接器24确定去往和/或来自集成电路22的线路。当使用电路板114时，优选地使用集成电路到电路板信号和/或电源接口132来提供在集成电路22和电路板114之间的合适连接。优选的是，接口132位于集成电路22的底部70和电路板114的顶部之间。电路板114可以具有用于使集成电路22、连接器112和/或导体116对准和/或固定的各种类型的机械装置，该机械装置类型包括(不限定于)孔、凹部等，并与配合结构上的对应机械装置机械合作，或者使用诸如销、螺钉、栓、按扣、夹等那样的单独固定器，用于使配合结构对准和/或固定。
接口132可以单独使用，也可以与连接器112组合使用。当接口132与连接器112组合使用时，连接器112优选地形成为插座或框架，以有助于使接口132贴住集成电路22保持和对准。在此情况下，接口132位于形成为插座或框架的连接器112的内部，该插座或框架在接口132的周边形成连接器112的外部。接口132可以形成为脱离集成电路22的单独部件，也可以与集成电路22整体形成为一体。当接口132形成为脱离集成电路22的单独部件时，接口132可以与集成电路22分离，也可以装设到集成电路22上。优选的是，接口132形成为单独部件并与集成电路22分离。当接口132与集成电路22整体形成为一体时，接口132可以形成为图4B所示的半导体基板60，例如，作为图4C和图8D所示的半导体封装件62的侧部，或者作为图4D或图4E所示的印刷电路板64或114。接口132可以采用各种形状和尺寸，并可以采用各种材料形成。作为整体或作为单个部件的接口132的各种形状可以包括圆形、方形、多边形等，并且接口132可以是扁平的，也可以弯曲或形成为具有特定形状。
接口132的材料特性可以包括固体、液体、膏体、凝胶或气体。接口132的材料可以具有任何硬度级，包括刚性、挠性和可压缩性。挠性接口132的有利方面是可更好地符合集成电路封装件和/或电路板114的制造变化，并更易于制造。在某些应用中，可能会期望的是使用温度、压力等来对接口132的诸如介电常数那样的材料特性进行调整。接口132可以使用制造技术来形成为单层或多层材料，该制造技术包括(不限定于)分层建立方案、喷涂或真空淀积方案、挤压方案等。该接口132可以采用相同材料或不同材料形成。对于不同材料的情况，第一材料形成承载体，第二材料形成信号和/或电源路径。形成信号和/或电源路径的第二材料可以采用诸如压入配合、插入模制、过度模制、滚压等方式装设到第一材料上。
接口132、集成电路22上的信号触点90和/或电源触点92、以及印刷电路板64或114、导体116、连接器112或远程电路52上的对应信号触点和/或电源触点可以采用各种方式配置。例如，这些触点和接口132的各种配置可以包括(不限定于)：触点到接口132，触点到接口132到触点，接口132到触点到接口132，接口132到接口132，触点到接口132到接口132到触点，以及触点到接口132到触点到接口132到触点等。因此，接口132可以形成在集成电路22、印刷电路板64或114、导体116、连接器112或远程电路52的外表面，也可以形成为其内层。在电气方面，接口132可以支持在集成电路22和远程电路52之间的任何类型的信号传送，该信号传送类型包括(不限定于)：单端串行、单端并行、差动串行和差动并行信号传送。并且，接口132和/或信号触点90和/或电源触点92被设计成使电气工程考虑因素优化，该电气工程考虑因素包括：电感，电容，串音，传播延迟，歪斜失真和阻抗。
采用与参照通过接口与电路板114连接所述类似的方式，也可以选择性地使用接口132作为在集成电路22和导体116、连接器112和另一集成电路之间的接口。接口132可与图7A和图7B所示的表84中列出的各种类型的信号接口兼容。例如，当接口132可与电导型信号接口兼容时，接口132优选地形成用于承载多个分立导电段的非导电材料，该多个分立导电段与可与电导型信号接口兼容的信号触点90的位置对应和对准。当接口132可与电容型信号接口兼容时，接口132优选地形成具有合适介电常数和合适预定厚度的电介质材料。在此情况下，信号触点90优选地采用金属制成，以提供电容信号传送所必要的导电板的一侧。导电板的另一侧(未示出)将被提供在电路板114上。
当接口132可与电感型信号接口兼容时，接口132优选地形成具有合适预定厚度的非导电材料。在此情况下，接口132使集成电路22内的一个导电元件(未示出)和电路板内或上的另一导电元件(未示出)之间实现最佳分离。当接口132可与光型信号接口兼容时，接口132优选地形成诸如透镜那样的适合于采用已调制光波形式传送光信号的光传输通道。另一方面或者与光传输通道组合，接口132可以用于使集成电路22和电路板114之间的光信号对准和/或聚焦。当接口132可与传输线路型信号接口兼容时，接口132优选地形成传输线路接口或通道，用于使集成电路22和电路板114之间实现正确阻抗匹配。当接口132可与无线型信号接口兼容时，接口132优选地形成适合于把来自集成电路22的射频(RF)信号传送到电路板114的射频通道。
接口132与封装设计系统16合作的有利方面是可使微处理器的操作频率增加而不使信号完整性恶化。例如，形成电介质材料的接口132，以及用于把导电板形成为信号触点90的封装设计系统16一起提供电容型信号接口。在此情况下，使用电容型信号接口可使与位于微处理器内部的半导体模和母板之间的导电互连相关的由电感引起的电阻最小。可以传递高频率信号操作，而不增加有损信号完整性的信号路径的阻抗。因此，该构成可使性能最大，并可使用于实现高速数字信号设计所用的互连技术成本最小。
图12A示出了形成为盖的连接器112，其中，连接器112具有延伸到集成电路22的各侧72和74外部的侧部，具有位于集成电路22的顶部68上面的上部，以及具有设置成与集成电路22的底部70齐平或位于该底部70下面一点的下部。优选的是，形成为盖的连接器112围绕集成电路22的所有四侧(72，74，一侧面向页外，一侧面向页内)。当集成电路22直接安装在印刷电路板114上时，形成为盖的连接器112是有利的。
图12B示出了图11所示的根据本发明优选实施例的位于形成为插座的连接器112内的集成电路22的视图。图12B示出了形成为插座的连接器112，其中，连接器112具有延伸到集成电路22的各侧72和74外部的侧部，具有位于集成电路22的底部下面的下部，以及具有设置成与集成电路22的顶部68齐平或位于该顶部68上面一点的上部。优选的是，形成为插座的连接器112围绕集成电路22的所有四侧(72，74，一侧面向页外，一侧面向页内)。优选的是，形成为插座的连接器112安装在印刷电路板114上，并承载集成电路到印刷电路板信号和/或电源接口132。当插座直接安装在印刷电路板114上并且插座承载集成电路22时，形成为插座的连接器112是有利的。
图12C示出了图11所示的根据本发明优选实施例的位于形成为框架的连接器112内的集成电路22的视图。图12C示出了形成为框架的连接器112，其中，连接器112具有延伸到集成电路22的各侧72和74外部的侧部，具有设置成与集成电路22的底部齐平或位于该底部下面一点的下部，以及具有设置成与集成电路22的顶部68齐平或位于该顶部68上面一点的上部。当集成电路22直接安装在印刷电路板114上时，形成为框架的连接器112是有利的。
图13示出了图11所示的根据本发明优选实施例的与位于连接器112内或印刷电路板114上的远程电路52耦合的集成电路22的视图。该远程电路52包括远程电路信号连接器134和远程电路电源连接器136，并具有顶部144、底部146以及侧部148和150。该连接器140被设置在远程电路52的一侧或多侧上。该远程电路52可以由连接器140承载，也可以安装在印刷电路板114上。远程电路到印刷电路板信号和/或电源接口138提供用于分别在印刷电路板114和远程电路52之间传送信号和/或电力的路径。远程电路52、连接器140、接口138、印刷电路板114、远程电路信号连接器134和远程电路电源连接器136分别具有与上述的集成电路22、连接器112、接口132、印刷电路板114、集成电路信号连接器48和集成电路电源连接器46类似的装置、特性、功能和操作。
此外，形成为导体116或印刷电路板迹线118的信号连接器26可以在集成电路22的顶部68、底部70和侧部72和74中的任何一方或多方与远程电路52的顶部144、底部146和侧部148和150中的任何一方或多方之间传送信号。优选的是，信号连接器26形成为印刷电路板迹线118，并在集成电路的底部70和远程电路52的底部146之间传送信号。
形成为导体116或印刷电路板迹线118的电源连接器24可以与远程电路52的顶部144、底部146和侧部148和150中的任何一方或多方耦合。优选的是，电源连接器24形成为导体116并使电力与远程电路52的侧部148和150耦合。注意，与远程电路52耦合的电源连接器24是附加装置，为了使这两图清晰起见，该附加装置未在图1和图2中示出。通常，有源的远程电路需要来自送电系统12的电力，而无源远程电路不需要来自送电系统12的电力。
集成电路22和远程电路52可以承载相同类型或不同类型的电路，该电路类型包括(不限定于)微处理器、数字信号处理器(DSP)、存储装置、声频-视频接口装置，用户界面装置，并可以是有源装置和/或无源装置。
印刷电路板114中的分隔(break)142表明，集成电路22的印刷电路板114可以与远程电路52的印刷电路板相同或不同。当集成电路22和远程电路52安装在相同印刷电路板114上时，信号连接器26和/或电源连接器24可以通过导体116或印刷电路板迹线118来实现。当集成电路22和远程电路52安装在不同印刷电路板上时，信号连接器26和/或电源连接器24可以通过导体116或通过各印刷电路板上的印刷电路板迹线118来实现，其中，导体(未示出)形成不同印刷电路板上的印刷电路板迹线118之间的跳线。
连接器112可以与连接器140整体形成为集成电路22和远程电路52用的单个连接器。或者，连接器112和连接器140可以形成为单独部件，然后机械上相互连接，或者单独使用。当这些部件机械上相互连接装时，连接器112的任一侧可以连接到连接器140的任一侧上。
接口132可以与接口138整体形成为集成电路22和远程电路52用的单个接口。或者，接口132和接口138可以形成为单独部件，然后机械上相互连接，或者单独使用。当这些部件机械上相互连接时，接口132的任一侧可以连接到接口138的任一侧上。
尽管图13示出了采用并排配置彼此接近的集成电路22和远程电路52，然而图13不受限于该配置。实际上，集成电路22和远程电路52可以具有相对于彼此的任何物理配置。例如，如图14中更详细所示，集成电路22和远程电路52可以具有层叠配置。并且，尽管图13仅示出了两个电路(即：集成电路22和远程电路52)，然而图13不受限于仅两个电路。实际上，任何数量的集成电路和/或远程电路都可以使用在集成电路22和远程电路52之间的上述相同装置、特性、功能和操作一起操作。
图14示出了图13所示的根据本发明优选实施例的采用层叠配置耦合在一起的集成电路22和远程电路52的视图。图14示出了位于用于承载集成电路22的连接器112上面或顶部的用于承载远程电路52的连接器140。信号连接器26可以通过导体116或通过印刷电路板迹线(未示出)路由选择到另一远程电路152。图14示出了当集成电路22和远程电路52采用层叠配置耦合在一起时，其是可行的各种信号连接器26和/或电源连接器24。该层叠配置对于伙伴型、群集型或主/从型集成电路是有利的，这些集成电路实质专用于彼此工作，但是单独封装，以使各个半导体封装件的成本和/或性能优化。该伙伴型集成电路包括(但不限定)微处理器和存储装置。
图15、图16、图17、图18和图19各自示出了图13或图14所示的根据本发明优选实施例的各自具有设置在各种位置的电压调整器模块38和去耦电容器42的集成电路22和远程电路52的视图。在这些图的各图中，集成电路信号连接器46、集成电路电源连接器48、远程电路信号连接器134、远程电路电源连接器136、集成电路22和远程电路52的顶部、底部和侧部的参考编号，以及各连接器112和140的六条虚线的参考编号在这些图中为清晰起见未作图示。
信号连接器26和电源连接器24各自在这五个图中为清晰起见显示成与集成电路22和远程电路52的一侧耦合。实际上，如上所述，信号连接器26和/或电源连接器24可以与集成电路22和/或远程电路52的一侧或多侧耦合。
这五个图引入了新系统方框，包括出于在图13的说明中所述的原因而未在图1和图2中示出的电压调整器模块154和去耦电容器158。电压调整器模块154和/或去耦电容器158的引入通过引入用于把信号和/或电力传送到集成电路22和远程电路52的各种替代路径来提供与电压调整器模块38和去耦电容器42的协同作用。实线表示优选路径，而虚线表示替代路径。该协同作用适用于这五个图中的各图。协同作用采用与以上针对集成电路22、电压调整器模块38和去耦电容器42所述的类似方式涉及远程电路52、电压调整器模块154、去耦电容器158、集成电路22、电压调整器模块38以及去耦电容器42的规范。集成电路22和远程电路52的规范通常确定是否需要一个或两个电压调整器模块或者是否需要一个或两个去耦电容器。如上所述，集成电路22和远程电路52物理接近于电压调整器模块和去耦电容器也是使阻抗和所产生的电压降最小的因素。因此，远程电路52和集成电路22的规范可以允许远程电路52与集成电路22一起共享电压调整器模块38和/或去耦电容器42。否则，远程电路52必须使用其自己的电压调整器模块154和/或去耦电容器158。
仅用于说明目的和为了使图清晰起见，电压调整器模块38、去耦电容器42、电压调整器模块154和去耦电容器158在连接器112或140的特定部分示出。正如以上参照图11所述，这些元件中的每个均可以位于连接器112或140的任何部分，如图12A、图12B和图12C所示，该任何部分包括(但不限定)盖、插座和/或框架。
图15示出了图13或图14所示的根据本发明优选实施例的各自具有分别位于连接器112和140内的电压调整器模块38和154和去耦电容器42和158的集成电路22和远程电路52的视图。正如以上参照图2所述，送电系统12与集成电路22耦合，以便向集成电路22供电。正如以上参照图2所述，高电压、低电流送电用的优选路径是使用导体116或印刷电路板迹线118从电源34经由电源连接器36到电压调整器模块38，然后使用导体116经由电源连接器40到去耦电容器42成为低电压、高电流电，然后使用导体116经由电源连接器44耦合到集成电路22成为低电压、高电流电。而且正如参照图2所述，电压调整器模块38也可以使用导体116而不使用去耦电容器42经由电源连接器54直接与集成电路22耦合成为低电压、高电流电。
采用与参照图2所述的类似方式，将送电系统12与远程电路52耦合，以便向远程电路52供电。送电用的优选路径是使用导体116或印刷电路板迹线118从电源34经由电源连接器36到电压调整器模块154成为高电压、低电流电，然后使用导体116经由电源连接器156到去耦电容器158成为低电压、高电流电，然后使用导体116经由电源连接器166到远程电路52成为低电压、高电流电。而且采用与参照图2所述的类似方式，电压调整器模块154也可以使用导体116而不使用去耦电容器158经由电压调整器模块到远程电路电源连接器160直接与远程电路52耦合成为低电压、高电流电。
或者，电压调整器模块38可以使用导体116把低电压、高电流电经由电源连接器162送到去耦电容器158，也可以使用导体116而不使用电压调整器模块154经由电源连接器162和160直接送到远程电路52。或者，去耦电容器42可以使用导体116而不使用电压调整器模块154或去耦电容器158把低电压、高电流电经由电源连接器164直接送到远程电路52。
因此，在图15中，连接器112可以仅承载电压调整器模块38、仅承载去耦电容器42，或者也可以承载电压调整器模块38和去耦电容器42两者。同样，连接器140可以既不承载电压调整器模块154也不承载去耦电容器158，即：电压调整器模块154和去耦电容器158中的仅一方，或者电压调整器模块154和去耦电容器158双方。特定期望组合取决于各种工程考虑因素，该工程考虑因素包括(但不限定)：在集成电路22和远程电路52中使用的电路类型，如图7A和图7B的表84中所示的所用信号接口类型，在本文中所述的热管理系统18的期望特性等。
图16示出了图13或图14所示的根据本发明优选实施例的各自具有分别位于导体116和117上的电压调整器模块38和154和去耦电容器42和158的集成电路22和远程电路52的视图。正如参照图2所述，送电系统12与集成电路22耦合，以便向集成电路22供电。正如参照图2所述，高电压、低电流送电用的优选路径是使用导体116从电源34经由电源连接器36到电压调整器模块38，然后使用导体116经由电源连接器40到去耦电容器42成为低电压、高电流电，然后使用导体116经由电源连接器44到集成电路22成为低电压、高电流电。而且正如参照图2所述，电压调整器模块38也可以使用导体116而不使用去耦电容器42经由电源连接器54直接与集成电路22耦合成为低电压、高电流电。
采用与参照图2所述的类似方式，送电系统12与远程电路52耦合，以便向远程电路52供电。送电用的优选路径是使用导体117从电源34经由电源连接器36到电压调整器模块154成为高电压、低电流电，然后使用导体117经由电源连接器156到去耦电容器158成为低电压、高电流电，然后使用导体117经由电源连接器166到远程电路52成为低电压、高电流电。而且采用与参照图2所述的类似方式，电压调整器模块154也可以使用导体117而不使用去耦电容器158经由电压调整器模块到远程电路电源连接器160直接与远程电路52耦合成为低电压、高电流电。
或者，电压调整器模块38可以使用导体116和/或117把低电压、高电流电经由电源连接器162送到去耦电容器158，或者也可以使用导体116和/或117而不使用电压调整器模块154经由电源连接器162和160直接送到远程电路52。
或者，去耦电容器42可以使用导体116和/或117而不使用电压调整器模块154或去耦电容器158把低电压、高电流电经由电源连接器164直接送到远程电路52。
因此，在图16中，导体116可以仅承载电压调整器模块38、仅承载去耦电容器42，也可以承载电压调整器模块38和去耦电容器42双方。同样，导体117可以既不承载电压调整器模块154也不承载去耦电容器158，即：电压调整器模块154和去耦电容器158中的仅一方，或者电压调整器模块154和去耦电容器158双方。特定期望组合取决于各种工程考虑因素，该工程考虑因素包括(但不限定于)：在集成电路22和远程电路52中使用的电路类型，如图7A和图7B的表84中所示的所用信号接口类型，在本文中所述的热管理系统18的期望特性等。
图17是图13或图14所示的根据本发明优选实施例的各自具有分别位于印刷电路板114上的电压调整器模块38和154和去耦电容器42和158的集成电路22和远程电路52的视图。正如参照图2所述，送电系统12与集成电路22耦合，以便向集成电路22供电。正如参照图2所述，高电压、低电流送电用的优选路径是使用印刷电路板迹线118从电源34经由电源连接器36到电压调整器模块38，然后使用印刷电路板迹线118经由电源连接器40到去耦电容器42成为低电压、高电流电，然后使用印刷电路板迹线118和导体116经由电源连接器44到集成电路22成为低电压、高电流电。而且正如参照图2所述，电压调整器模块38也可以使用印刷电路板迹线118和导体116而不使用去耦电容器42经由电源连接器54直接与集成电路22耦合成为低电压、高电流电。
采用与参照图2所述的类似方式，送电系统12与远程电路52耦合，以便向远程电路52供电。送电用的优选路径是使用印刷电路板迹线118从电源34经由电源连接器36到电压调整器模块154成为高电压、低电流电，然后使用印刷电路板迹线118经由电源连接器156到去耦电容器158成为低电压、高电流电，然后使用印刷电路板迹线118和导体116经由电源连接器166到远程电路52成为低电压、高电流电。而且采用与参照图2所述的类似方式，电压调整器模块154也可以使用印刷电路板迹线118和导体116而不使用去耦电容器158经由电压调整器模块到远程电路电源连接器160直接与远程电路52耦合成为低电压、高电流电。
或者，电压调整器模块38可以使用印刷电路板迹线118把低电压、高电流电经由电源连接器162送到去耦电容器158，也可以使用印刷电路板迹线118和导体116而不使用电压调整器模块154经由电源连接器162和160直接送到远程电路52。或者，去耦电容器42可以使用印刷电路板迹线118和导体116而不使用电压调整器模块154或去耦电容器158把低电压、高电流电经由电源连接器164直接送到远程电路52。
因此，在图17中，印刷电路板114可以仅承载电压调整器模块38、仅承载去耦电容器42，也可以承载电压调整器模块38和去耦电容器42双方。同样，导体117可以既不承载电压调整器模块154也不承载去耦电容器158，即：电压调整器模块154和去耦电容器158中的仅一方，或者电压调整器模块154和去耦电容器158双方。特定期望组合取决于各种工程考虑因素，该工程考虑因素包括(但不限定)：在集成电路22和远程电路52中使用的电路类型，如图7A和图7B的表84中所示的所用信号接口类型，在本文中所述的热管理系统18的期望特性等。
图18是图13或图14所示的根据本发明优选实施例的各自具有分别位于导体116和117上的电压调整器模块38和154和分别位于连接器112和140内的去耦电容器42和158的集成电路22和远程电路52的视图。正如参照图2所述，送电系统12与集成电路22耦合，以便向集成电路22供电。正如参照图2所述，高电压、低电流送电用的优选路径是使用导体116从电源34经由电源连接器36到电压调整器模块38，然后使用导体116经由电源连接器40到去耦电容器42成为低电压、高电流电，然后使用导体116经由电源连接器44到集成电路22成为低电压、高电流电。而且正如参照图2所述，电压调整器模块38也可以使用导体116而不使用去耦电容器42经由电源连接器54直接与集成电路22耦合成为低电压、高电流电。
采用与参照图2所述的类似方式，送电系统12与远程电路52耦合，以便向远程电路52供电。送电用的优选路径是使用导体117和116从电源34经由电源连接器36到电压调整器模块154成为高电压、低电流电，然后使用导体117经由电源连接器156到去耦电容器158成为低电压、高电流电，然后使用导体117经由电源连接器166到远程电路52成为低电压、高电流电。而且采用与参照图2所述的类似方式，电压调整器模块154也可以使用导体117而不使用去耦电容器158经由电压调整器模块到远程电路电源连接器160直接与远程电路52耦合成为低电压、高电流电。
或者，电压调整器模块38可以使用导体116把低电压、高电流电经由电源连接器162送到去耦电容器158，也可以使用导体116而不使用电压调整器模块154经由电源连接器162和160直接送到远程电路52。或者，去耦电容器42可以使用导体116而不使用电压调整器模块154或去耦电容器158把低电压、高电流电力经由电源连接器164直接送到远程电路52。
因此，在图18中，导体116承载电压调整器模块38，而连接器112承载去耦电容器42。同样，该导体117承载电压调整器模块154，而连接器140承载去耦电容器158。
图19是图13或图14所示的根据本发明优选实施例的各自具有位于印刷电路板114上的电压调整器模块38及154和分别位于连接器112和140内的去耦电容器42和158的集成电路22和远程电路52的视图。正如参照图2所述，送电系统12与集成电路22耦合，以便向集成电路22供电。正如参照图2所述，高电压、低电流送电用的优选路径是优选地使用印刷电路板迹线118和选择性地使用导体116从电源34经由电源连接器36到电压调整器模块38，然后优选地使用导体116和选择性地使用印刷电路板迹线118经由电源连接器40到去耦电容器42成为低电压、高电流电，然后优选使用导体116和选择性使用印刷电路板迹线118经由电源连接器44到集成电路22成为低电压、高电流电。而且正如参照图2所述，该电压调整器模块38也可以分别优选性地使用导体116经由电源连接器54以及替代使用印刷电路板迹线和导体116经由电源连接器162和44而不使用去耦电容42直接与集成电路22耦合成为低电压、高电流电。
采用与参照图2所述的类似方式，该送电系统12被耦合到远程电路52、以便向远程电路52供电。送电用的优选路径是优选地使用印刷电路板迹线118和替代使用导体116从电源34经由电源连接器36到电压调整器模块154成为高电压、低电流电，然后优选地使用导体116和选择性地使用印刷电路板迹线118经由电源连接器156到去耦电容器158成为低电压、高电流电，然后优选使用导体116和选择性地使用印刷电路板迹线118经由电源连接器166到远程电路52成为低电压、高电流电。而且采用与参照图2所述的类似方式，该电压调整器模块154也可以优选地使用导体116和选择性使用印刷电路板迹线118而不使用去耦电容器158经由电压调整器模块到远程电路电源连接器160来直接与远程电路52耦合成为低电压、高电流电。
或者，电压调整器模块38可以优选地使用导体116和选择性使用印刷电路板迹线118把低电压、高电流电经由电源连接器162送到去耦电容器158，也可以优选使用导体116或选择性使用印刷电路板迹线118而不使用电压调整器模块154经由电源连接器162直接送到远程电路52。或者，去耦电容器42可以优选使用导体116和选择性使用印刷电路板118而不使用电压调整器模块154或去耦电容器158把低电压、高电流电经由电源连接器164直接送到远程电路52。
因此，在图19中，印刷电路板114承载电压调整器模块38，而连接器112承载去耦电容器42。同样，印刷电路板114承载电压调整器模块154，而连接器140承载去耦电容器158。
在图15、图18和图19中，位于连接器内的去耦电容器42可以采用直接焊接到集成电路22的顶部68和/或侧部72和74的电源触点92上的整体电容器或多个分立电容器的形式。去耦电容器42经由安装在集成电路22上的连接器(未示出)接收来自形成为导体116的电源连接器24的电力，而不是经由印刷电路板迹线118接收来自集成电路22的电。在此情况下，该连接器112包括：去耦电容器42，形成为电源触点92的集成电路电源连接器46，可能地是用于使去耦电容器42和电源触点92电气耦合的焊料，以及可能地是使导体116和去耦电容器42连接的连接器(未示出)。在该例中，该连接器112表示采用特定方式组装的分立部件的集合，而不是诸如塑料盖那样的常规整体结构。
图20示出了图11～图19所示的根据本发明优选实施例的具有热管理系统18和电磁干扰(EMI)发射控制系统20的集成电路22的视图。在图20中，为了清晰起见，送电系统12、信号传送系统14、信号连接器26、电源连接器24、集成电路信号连接器48、集成电路电源连接器46和虚线120、122、124、126、128和130各自均未在图中示出，而是为形成更详细设计而包含的。
热管理系统18包括第一散热器200和选择性包括第一热扩散器202和第一风扇204，其各自优选地位于集成电路22的顶部68上面。或者，热管理系统18包括第二散热器206和选择性包括第二热扩散器208和第二风扇210，其各自优选位于集成电路22的底部70下面。
如图1所示，第一散热器200和第二散热器206提供用于把热经由热连接器28从集成电路22中抽走的路径。第一散热器200和第二散热器206可以采用任何类型的材料制成，并优选采用金属制成。第一散热器200和第二散热器206可以具有与集成电路22、热扩散器202和/或印刷电路板114接触的一个或多个点。第一散热器200和第二散热器206可以具有任何类型的设计，并优选具有多个散热片，该多个散热片可使空气在邻接散热片之间移动。或者，该第一散热器200和第二散热器206可以形成为包含响应于温度而改变状态(例如，在液体和气体之间)的材料的热管。第一散热器200和第二散热器206可以固定到连接器112、印刷电路板114或导体116上。第一散热器200和第二散热器206优选地形成为单独部件，但也可以形成一个整体部件。
第一热扩散器202和第二热扩散器208提供用于把来自集成电路22的热分别传导到第一散热器200和第二散热器206的导热路径。第一热扩散器202和第二热扩散器208可以采用任何类型的材料制成，优选地采用金属制成，并选择性采用凝胶或胶体制成。通常，第一热扩散器202和第二热扩散器208与集成电路22直接接触。第一热扩散器202和第二热扩散器208优选地形成为单独部件，但也可以形成一个整体部件。
第一风扇204和第二风扇210迫使空气分别通过第一散热器200和第二散热器206，以便分别从第一散热器200和第二散热器206中抽走热。第一风扇204和第二风扇210可以具有适合于推动和/或拉动空气分别通过第一散热器200和第二散热器206的任何类型的设计。该第一风扇204和第二风扇210可以经由印刷电路板114、连接器112或导体116接收电力。第一风扇204和第二风扇210可以与连接器112、印刷电路板114和/或导体116对准和/或固定到连接器112、印刷电路板114和/或导体116上。第一风扇204和第二风扇210优选地形成为单独部件，但也可以形成一个整体部件。
第一热扩散器202、第一散热器200和第一风扇204优选地采用层叠配置设置在集成电路22的顶部68上面，以便从集成电路22中抽走热。同样，第二热扩散器208、第二散热器206和第二风扇210优选地采用层叠配置设置在集成电路22的底部70下面，以便从集成电路22中抽走热。
如上所述，第二热扩散器208也可以提供集成电路到印刷电路板信号和/或电源接口132。在此情况下，集成电路到印刷电路板信号和/或电源接口132按上述构成，并进一步构成为具有导热特性，以提供热扩散器。因此，第二热扩散器208也可以提供集成电路到印刷电路板信号和/或电源接口132，该接口132的有利方面是提供信号和/或电源接口功能和热导管功能中的各个功能。
第二热扩散器208把热传导到印刷电路板114或者使用印刷电路板通路、热管等通过印刷电路板114传导到位于印刷电路板114的底部的第二散热器206。第二风扇210使第二散热器206冷却。连接器112和/或印刷电路板114可以为第一散热器200、第一热扩散器202、第一风扇204、第二风扇210、第二散热器206和第二热扩散器208中的一方或多方提供合适的对准和/或安装机构。
热油脂(未示出)可以用在集成电路22和第一热扩散器202之间、第一热扩散器202和第一散热器200之间、集成电路22和第二热扩散器208之间、第二热扩散器208和印刷电路板114之间、和/或第二热扩散器208和第二散热器206之间。该热油脂提高邻接部件之间的导热率。
如上所述，电磁干扰发射控制系统20与表示电磁干扰发射路径的电磁干扰连接器30上面的集成电路22耦合。如图20所示，该电磁干扰发射控制系统20可以位于集成电路22的一侧或多侧，并优选地位于集成电路22的四侧72和74。该电磁干扰发射控制系统20可以采用任何类型的合适导电材料形成，该导电材料类型包括(但不限定于)金属、金属涂敷塑料、挠性电路、导电墨涂敷塑料等。该电磁干扰发射控制系统20可以是刚性或挠性的。该电磁干扰发射控制系统20可以具有任何合适的形式、形状和尺寸。优选的是，该电磁干扰发射控制系统20由连接器112承载，该连接器112提供合适的对准和/或装设机构。在此情况下，电磁干扰发射控制系统20可以位于连接器112的内表面，可以嵌入连接器112内，也可以位于连接器112的外表面。电磁干扰发射控制系统20和连接器112优选地形成为单独部件，这些单独部件使用插入模制、过度模制、压入配合、按扣、夹、粘接等机械对准和固定在一起，也可以整体形成为一体。
该电磁干扰发射控制系统20可以分别通过电磁干扰接合部212和214与第一热扩散器202和/或第一散热器200耦合。同样，该电磁干扰发射控制系统20可以分别通过电磁干扰接合部216和218与第二热扩散器208和/或第二散热器206耦合。该电磁干扰接合部212、214、216和218表示用于把各自部件与电磁干扰发射控制系统20电气连接的导电路径。指向第一热扩散器202和/或第一散热器200的任何电磁干扰发射将分别通过第一热扩散器202和/或第一散热器200、然后通过电磁干扰接合部212和214路由选择到电磁干扰发射控制系统20。因此，第一热扩散器202和/或第一散热器200的有利方面是在集成电路22的顶部68上面提供电磁干扰发射控制。同样，指向第二热扩散器208和/或印刷电路板114的任何电磁干扰发射将分别通过第二热扩散器208和/或印刷电路板114、然后分别通过电磁干扰接合部216和/或218路由选择到电磁干扰发射控制系统20。因此，第二热扩散器208和/或印刷电路板114的有利方面是在集成电路22的底部70下面提供电磁干扰发射控制。电磁干扰发射控制系统20通过电磁干扰接地路径220与合适接地电位电气耦合，以使由集成电路22辐射的任何不期望电磁干扰发射正确接地，而不干扰该区域内的其他电路和/或使朝向集成电路22辐射的任何不期望电磁干扰发射正确地接地，而不干扰集成电路22。
图21示出了形成为带有直立半导体模58的二级半导体封装件62的集成电路22的断面图，如图4C、图5、图8A、图8B、图9A、图9B、图9C和图11所示，该集成电路22在集成电路22的底部70具有电容型信号接口并在集成电路22的侧部72和74具有电源触点92。该封装件62优选地形成为低温共烧陶瓷(“LTCC”)封装件，这在本领域是公知的。使用LTCC封装件，如图4C所示，半导体基板60和半导体封装件62的底侧整体形成为一体。
半导体基板60承载信号引线框220、电源引线框222和半导体模58。该信号引线框220和电源引线框222各自从半导体封装件62的内部延伸到半导体封装件62的外部。如图5、图9B和图11所示，信号引线框220各自具有：信号衰减器226，其位于半导体封装件的内部并设置在半导体基板60的顶部；以及信号触点90，其位于半导体封装件62的外部并设置在半导体封装件62的底部。注意，正如参照图8B所述，信号触点90与半导体封装件62齐平。优选的是，如图7A和图7B的表84所示，信号触点90形成适合于与电容型信号连接器一起使用的导电板的一侧。
同样，如图5、图9C和图11所示，电源引线框222各自具有：电源衰减器228，其位于半导体封装件62的内部并设置在半导体基板60的顶部；以及电源触点92，其位于半导体封装件62的外部并设置在半导体封装件62的侧部72和74。优选的是，电源触点92位于集成电路22的侧部72。或者，电源触点92位于集成电路22的侧部74。注意，正如参照图8A所述，电源触点92突起并位于半导体封装件62的外部。
半导体模58以直立方位安装在半导体基板60上，其中，具有电源衰减器和/或信号衰减器(未示出)的半导体模58的顶部232背对(faceaway)半导体基板60。
信号配线接合器230把半导体模58的顶部232的合适信号焊点与设置在半导体基板60的顶部的对应信号焊点226连接。同样，电源配线接合器234把半导体模58的顶部232的合适电源焊点与设置在半导体基板60的顶部的对应电源焊点228连接。
将集成电路到印刷电路板信号和/或电源接口132设置在集成电路22的底部70。优选的是，如上所述，接口132形成具有合适介电常数的电介质材料。优选的是，接口132形成为单独部件，然后装设到集成电路22的底部70上。
图22示出了形成为带有倒装半导体模58的二级半导体封装件62的集成电路22的断面图，如图4C、图5、图8A、图8B、图9A、图9B、图9C和图11所示，该集成电路22在集成电路22的底部具有电容型信号接口并在集成电路22的侧部72和74具有电源触点92。图22中的集成电路22与在图21中描述的集成电路22相同，只不过半导体模58采用倒转方式，或者称为“倒装片”方位设置在半导体基板60上，这在半导体设计领域是公知的。倒装片方位要求采用与直立方位不同的方式，把信号和电力分别传送到信号触点90和电源触点92。
在图22中背对半导体基板60的半导体模58的顶部232面朝图22中的半导体基板60。因此，在图22中，可以常规称为的图21中的集成电路22的顶部232可以常规称为集成电路22的底部232。使用图22中的倒装片方位，在集成电路22的底部232的电源焊点和/或信号焊点(未示出)面朝半导体基板60。集成电路22的底部232的信号焊点(未示出)使用在半导体制造领域公知的耦合技术与设置在半导体基板60的顶部的对应信号焊点226电气耦合。
第二电源引线框236具有与第二电源引线框236的对置端电气耦合的第一电源焊点238和第二电源焊点240。第一电源焊点238和第二电源焊点240各自位于半导体封装件62的内部，并设置在半导体基板60的顶部。第一电源焊点238位于半导体模58的外部，并通过半导体模58暴露，并且第二电源焊点240位于半导体模58下面。优选的是，电源配线接合器234把第一电源焊点238与对应电源焊点228连接。或者，第一电源焊点238可以与对应电源焊点228整体形成。或者，第一电源焊点238可以焊接到对应电源焊点228上。
图23示出了图21所示的集成电路22的断面图，如图4C、图5、图8A、图8B、图10A、图10B、图10C、图11、图12B和图20所示，该集成电路22由形成为插座并支撑散热器200的连接器112承载。图23中的集成电路22与在图21中描述的集成电路相同。图23所示的附加元件包括形成为插座的连接器112和散热器200。
如图12B所示，集成电路22由形成为插座的连接器112承载。集成电路到印刷电路板信号和/或电源接口132由从连接器112的底侧两端之间的电源触点90延伸的曲线表示。在图23中，接口132仅与位于集成电路22和印刷电路板114之间的信号电容耦合，这是因为向集成电路22的侧部72或74送电。优选的是，接口132与连接器112的底部一起承载，作为分离部件部分或者作为连接器112的整体部分。
该电力是通过位于集成电路22的侧部72或74的电源触点92向集成电路22发送的。优选的是，通过形成为导体116的电源连接器24向位于集成电路22的侧部72的电源触点92送电。或者，通过形成为印刷电路板上的印刷电路板迹线116和形成为由连接器116承载的导体116的电源连接器24、向位于集成电路22的侧部74的电源触点92送电。连接器112通过由连接器112承载的对应电源触点242与电源触点92电气耦合。由连接器112承载的电源触点92采用诸如金属那样的合适导电材料制成，并与集成电路22上的电源触点92物理接触和电气接触。
将散热器200设置在集成电路22的顶部68并与集成电路22的顶部68直接接触。该散热器200从集成电路22中抽走热。正如参照以上图20所述，该散热器200对准和/或固定就位。
图24示出了形成为带有直立半导体模58的二级半导体封装件62的集成电路22的断面图，如图4C、图5、图8A、图8B、图9A、图9B、图9C和图11所示，该集成电路22在集成电路22的底部70具有电容型信号接口，并在集成电路的顶部68具有电源触点92。图24中的集成电路22与在图21中描述的集成电路相同，只不过电源触点92位于集成电路22的顶部68。
电源引线框222具有在电源引线框222的各端电气连接的电源焊点228和电源触点92。该引线框222被路由选择通过半导体基板60并一直通过半导体封装件62的侧部72和74。电源焊点228位于半导体封装件62的内部并设置在半导体基板60的顶部。如图5、图9A或图10A所示，电源触点92位于半导体封装件62的外部，并设置在半导体封装件62的顶部68。注意，正如参照图8B所述，电源触点92与半导体封装件62齐平。电源配线接合器234把半导体模58的顶部232的合适电源焊点与对应的电源焊点228连接。
图25示出了形成为带有倒装半导体模58的二级半导体封装件62的集成电路22的断面图，如图4C、图5、图8A、图8B、图9A、图9B、图9C和图11所示，该集成电路22在集成电路22的底部70具有电容型信号接口、并在集成电路22的顶部68具有电源触点92。图25中的集成电路22是图22和图24中描述的集成电路22的组合，除了电源焊点228的位置以外。正如参照图22所述，图25中的集成电路22在倒装片方位具有半导体模58；并且正如参照图24所述，图25中的集成电路22具有位于集成电路22的顶部68的电源触点92。该电源焊点228与信号焊点226一起位于半导体模58下面，并采用常规方式与半导体模58的底部232的对应电源焊点(未示出)连接。
图26示出了形成为带有倒装半导体模58的一级半导体封装件的集成电路22的断面图，如图4B、图5、图8A、图8B、图10A、图10B、图10C、图11和图20所示，该集成电路22在集成电路22的底部70具有电容型信号接口并在集成电路22的顶部68具有电源触点92。图26中的集成电路22与图22和图25中描述的集成电路22类似，除了所用半导体封装件62的类型以外。在图26中，正如参照图22和图25所述，半导体模58以倒装片方位安装在半导体基板60上。
图22和图25各自示出了用于封装半导体模58的LTCC型半导体封装件62，正如首次参照图21所述。然而，图26示出了形成为封装材料242和热扩散器202的组合的半导体封装件。
封装材料242，或者称为“球形顶(glob top)”，是一种具有液体、膏体或凝胶稠度并直接施加在半导体模58上面的顺应性材料，这在半导体制造领域是公知的。优选的是，封装材料242被施加给半导体模58的周边并被允许沿着半导体模58的侧部延伸，并与半导体基板60接触。或者，封装材料242也可以被施加给半导体模58的顶部和侧部。在该选择性情况下，封装材料242的施加使半导体模58贴住半导体基板60完全封装。
热扩散器202设置成与半导体模58的顶表面直接接触。热扩散器优选地采用诸如金属那样的导热材料形成。优选的是，该热扩散器202依靠设置在半导体模58的周边的封装材料242并利用封装材料242干燥和凝固或者利用封装材料242的胶粘或粘着特性保持就位。在此情况下，把热扩散器202与在半导体模58的周边施加封装材料242进行组合将使半导体模58贴住半导体基板60完全封装。或者，热扩散器202可以与半导体基板60对准和/或装设到半导体基板60上。或者，热扩散器202可以依靠设置在半导体模58的顶部的封装材料242固定就位。
在图26中，半导体基板60的顶部承载电源触点92。在此情况下，半导体封装件的顶部由参考编号68表示，并包括热扩散器202的顶部和半导体基板60的顶部。
图27示出了图26所示的集成电路22的断面图，如图12B和图19进一步所示，该集成电路22由形成为插座并支撑去耦电容器42和散热器200的连接器112承载。图27中的集成电路22和半导体封装件62与图26中描述的集成电路22和半导体封装件62相同。图27所示的附加元件包括形成为插座的连接器112、散热器200和去耦电容器42。
去耦电容器42包括通过用于形成去耦电容器42的电介质材料(未示出)来分离的第一导电板244和第二导电板246，这在电容器设计领域是公知的。将去耦电容器42设置在集成电路22的顶部68，更具体地说，设置在热扩散器202的顶部68。
位于去耦电容器42的对置侧的第一电源连接器256和选择性第二电源连接器258可使来自电源连接器24的电力与去耦电容器42电气耦合。电源34通过电压调整器模块38向第一电源连接器256送电。第二电源连接器258也可以通过电压调整器模块38接收来自电源34的电力，也可以向远程电路52供电。
第一电源连接器256包括第一电源端子255和第二电源端子257。第二电源连接器258包括第一电源端子251和第二电源端子253。优选的是，第一电源连接器256的第一电源端子255和第二电源连接器258的第一电源端子251例如通过金属冲压、冲切或成形与第二导电板246整体形成为一体，但也可以例如通过焊接、熔接等形成为与第二导电板246电气耦合的单独部件。同样，第一电源连接器256的第二电源端子257和第二电源连接器258的第二电源端子253例如通过金属冲压、冲切或成形与第一导电板244整体形成为一体，但也可以例如通过焊接、熔接等形成为与第一导电板244电气耦合的单独部件。
电源连接器24包括电源线254和接地线252，这在本领域是公知的并正如以上参照图1所提及。电源线254承载预定电压电位，而接地线252承载接地电位。电源线254把电力传送到去耦电容器42，而接地线252提供来自去耦电容器42的接地电位的返回路径。电源线254与第一电源连接器256的第一电源端子255电气耦合，并与第二电源连接器258的第一电源端子251电气耦合。接地线252与第一电源连接器256的第二电源端子257电气耦合，并与第二电源连接器258的第二电源端子253电气耦合。采用这些连接器，第一导电板244承载预定电压电位，且第二导电板246承载接地电位。
去耦电容器42的第一导电板244包括一个或多个电源部件250，该电源部件250例如通过金属冲压、冲切或成形优选地与第一导电板244一起形成，但也可以例如通过焊接、熔接等形成为单独部件并然后与第一导电板244电气耦合。如图27所示，电源部件250与优选地位于二级半导体封装件62的半导体基板60的顶部的集成电路22上的对应于电压电位的电源触点92电气接触。
去耦电容器42的第二导电板246包括一个或多个接地部件248，该接地部件248优选地例如通过金属冲压、冲切或成形与第二导电板246一起形成，但也可以例如通过接焊、熔接等形成为单独部件、并然后与第二导电板246电气耦合。如图27所示，该接地部件248与优选地位于二级半导体封装件62的半导体基板60的顶部的集成电路22上的对应于接地电位的接地触点92电气接触。
优选的是，电源部件250和接地部件248各自形成为顺应性弹簧部件，但也可以形成为诸如销、柱等的刚性部件。优选的是，形成为顺应性弹簧部件的电源部件250和接地部件248具有远离半导体模58形成角度的腿和远离半导体基板60向上翻转的脚。或者，形成为顺应性弹簧部件的电源部件250和接地部件248可以具有采用半圆形或半椭圆形方式向内卷曲的臂和朝向圆形或椭圆形的中心向内卷曲的手。向上翻转的脚或向内卷曲的手可实现无焊料连接，以使组装容易和方便。该顺应性弹簧部件的有利方面是减少沿Z轴的集成电路22上的压缩力。
将散热器200设置在集成电路22的顶部68。更具体地说，将散热器200设置在去耦电容器42的顶部68。热扩散器202使半导体模58上的不均匀热密度耗散。该散热器200通过热扩散器202和/或去耦电容器42从半导体模58中导走热量。
优选的是，去耦电容器42具有通过第一导电板244、第二导电板246和电介质材料的中心部延伸的孔，以便可使散热器200与热扩散器202直接接触。在此情况下，尽管由集成电路22产生的大多数热通过热扩散器202传导到散热器200，然而某些热通过去耦电容器42传导到散热器200。或者，可以消除去耦电容器42中的孔，以便可使散热器200通过去耦电容器42传导所有热量。或者，散热器200可以具有一个或多个区域，该一个或多个区域围绕去耦电容器42的周边的至少一部分与热扩散器202直接接触。
图28示出了形成为二级半导体封装件62的集成电路22的系统10的侧部透视组装图，如图4C、图5、图8A、图8B、图9A、图9B、图9C、图11、图12A、图12B、图19和图20所示，该集成电路22由形成为双件式盖和插座、并支撑去耦电容器42和散热器200的连接器112承载。连接器112承载形成为二级半导体封装件62的集成电路22(图28未示出)、去耦电容器42、以及集成电路到印刷电路板信号和/或电源接口132(图28未示出)。将连接器112设置在印刷电路板114上。将散热器200设置在连接器112上。该风扇未在图28中直接示出，而是通常装设到用B表示的散热器200的顶部上。
连接器112包括第一电源连接器256和第二电源连接器258，与图27所示类似。第一电源连接器256优选地示出为插件卡连接器。第二电源连接器258优选地示出为管脚连接器。系统10包括优选地位于系统10的四角的一个或多个孔260。该孔260优选地通过连接器112和去耦电容器42延伸，以使系统10机械对准和固定。
图29是图27所示的系统10的组装图的分解图，如从顶到底所示，该系统10包括：散热器200，第一电源连接器256，第二电源连接器258，连接器112的顶部262，第一导电板244，第二导电板246，连接器112的中心部264，信号触点板268，集成电路22，印刷电路板64，连接器112的底部266，以及印刷电路板114。
散热器200被设置在连接器112的顶部262。连接器112的顶部262具有适合于容纳第一电源连接器256和第二电源连接器258的整体模制特征。连接器112的顶部262具有通过其中心区域延伸的孔，该孔适合于容纳散热器200的底部的中心部。连接器112的顶部262也在其四角具有四个孔260。
用于承载电压电位的第一导电板244包括：第二电源连接器258的第二电源端子253，第一电源连接器256的第二电源端子257，以及多个电源触点250。电源部件250从第一导电板244的四侧中的各侧延伸。第二电源连接器258的第二电源端子253和第一电源连接器256的第二电源端子257向上弯曲。电源部件250向下弯曲。第一导电板244也在其四角具有四个孔260。
用于承载接地电位的第二导电板246包括：第一电源连接器256的第一电源端子255，第二电源连接器258的第一电源端子251，以及接地部件248。接地触点248从第二导电板246的四侧中的各侧延伸。第一电源连接器256的第一电源端子255和第二电源连接器258的第一电源端子251向上弯曲。接地部件248向下弯曲。第二导电板246也在其四角具有四个孔260。
优选的是，第一电源连接器256的与第二导电板246一起承载的第一电源端子255和第一电源连接器256的与第一导电板244一起承载的第二电源端子257在第一电源连接器256中按预定间距配置成彼此邻接，但也可以具有任何配置。优选的是，第二电源连接器258的与第二导电板246一起承载的第一电源端子251和第二电源连接器258的与第一导电板244一起承载的第二电源端子253在第二电源连接器258中配置成彼此邻接，但也可以具有任何配置。优选的是，与第二导电板246一起承载的电源触点250和与第二导电板246一起承载的接地触点248配置成彼此邻接，但也可以具有任何配置。
连接器112的中心部264具有适合于容纳第一电源连接器256和第二电源连接器258的整体模制装置。该连接器112的顶部262和连接器112的中心部264的整体模制装置彼此机械对准和配合，以便为其各自端子提供连接器外壳。该连接器外壳适合于容纳第一电源连接器256和第二电源连接器258。连接器112的中心部264和连接器112的顶部262彼此机械对准和匹配，以便为去耦电容器42提供外壳，或者称为图12A所示的盖。连接器112的中心部264还在其四角具有四个孔260。
信号触点板268把第二电源连接器258的与第二导电板246一起承载的第一电源端子251和第二电源连接器258的与第一导电板244一起承载的第二电源端子253对准和固定。集成电路22被安装到电路板64，或者称为内置板上，形成图4D所示的二级集成电路22，这在集成电路制造领域是公知的。
形成为图12B所示的插座或者形成为图12C所示的框架的连接器112的底部266承载集成电路到印刷电路板的信号和/或电源接口132。连接器112的底部266适合于把印刷电路板64与接口132机械对准和固定到接口132上，以便可使印刷电路板64的底部的信号触点90(未示出)与优选位于接口132和选择性位于印刷电路板114上的对应信号触点对准。该连接器112的底部266还在其四角具有四个孔260。
在连接器112的顶部262、第一导电板244、第二导电板246、连接器112的中心部264、以及连接器112的底部266中的各方中的四角内的孔260沿着各角的四个共用轴彼此对准。
如图28所示，固定器通过在四角中的各角的共用轴对准的五个孔延伸，以便把连接器112机械固定在一起作为系统10的组件。或者，与系统10的组件中的四个孔对准的四个孔可以通过印刷电路板114延伸，以便把系统10装设到印刷电路板114上。该固定器可以采用任何类型，该类型包括(但不限定)：螺钉，热桩、销、栓、夹等。固定器可以是单独部件，也可以与连接器112的一部分整体形成。优选的是，固定器形成为四个单独螺钉。或者，固定器形成与连接器112的至少一部分整体形成并使连接器112的至少另一部分上的配合装置机械啮合的按扣或夹。在该选择性方案中，形成为按扣或夹的固定器优选地生成可容易组装和拆卸以实现修理或再利用的系统组件，但也可以生成在某种意义上永久性组装的系统10的组件，即：它不能拆卸而且不使系统10的组件受损。
电路板114承载连接器112和散热器200。电路板114通称称为母板，这是因为它还承载通过接口与集成电路22连接的许多电路。电路板114包括多个导电触点(未示出)，该多个导电触点与集成电路22上或接口132上的导电触点90对应。印刷电路板也包括多个印刷电路板迹线118(图29未示出)，该多个印刷电路板迹线118把印刷电路板上的导电触点(未示出)与通过接口和集成电路22连接的各种其他电路电气耦合。
注意，图29未示出图27所示的去耦电容器42的第一导电板244和第二导电板246的中心区域内的孔。并且，注意，图29未示出图27所示的热扩散器202。图29中不存在这两种部件表明了参照图27所述的选择性方案，其中，图29中的去耦电容器42执行图27中的热扩散器202的功能，并且散热器200与去耦电容器42的顶部直接接触。以下参照图30和图31对该选择性方案作进一步说明。
图30示出了图28和图29所示的系统10的组件的断面图。该印刷电路板114承载连接器112。如上所述，接口132提供在印刷电路板64和印刷电路板144之间的信号接口。印刷电路板64承载集成电路22。去耦电容器42被设置在集成电路22上面。去耦电容器42具有热扩散器的特性，并与集成电路22的顶部直接接触，以便在去耦电容器42的整个结构中使集成电路22的热扩散。用于形成参照图27所述的延伸腿和向上翻转脚的电源部件248和接地部件250与印刷电路板64的顶部的对应电源触点92(未示出)和接地触点92(未示出)接触。散热器200被承载在连接器112的顶部。散热器200的中心区域通过连接器112的顶部262内的孔延伸，以便与去耦电容器42的顶部直接接触。
图31示出了图28所示的系统10的组件的选择性断面图。图30中的系统10的组件与图31中的系统10的组件相同，只不过电源触点92设置在集成电路22的侧部(72和74)，电源部件248和接地部件250显示成向内卷曲的臂和手，以及信号接口132形成电介质材料，以使在集成电路22和印刷电路板114之间的信号电容性耦合。
印刷电路板114承载连接器112。该接口132在集成电路22和印刷电路板144之间提供电容信号接口。注意，印刷电路板64不存在于图31中。在此情况下，集成电路22具有一组信号触点90(未示出)，形成各自电容器的一侧，并且印刷电路板114具有另一组对应信号触点(未示出)，形成各自电容器的另一侧。接口132在集成电路22和印刷电路板114上的对应信号触点之间提供具有合适介电常数的电介质材料，以实现在集成电路22和印刷电路板114之间的电容性信号耦合。
将去耦电容器42设置在集成电路22上面。用于形成向内卷曲的臂和手的电源部件248和接地部件250除了后侧(示出)和前侧(未示出)以外，还与集成电路22的侧部72和74的对应电源触点92和接地触点92接触。散热器200被承载在连接器112的顶部并与去耦电容器42直接接触。
图32示出了本发明的连接器112，该连接器112在某种意义上是兼具两种性质的，即：它可以用作带有用于在内部容纳集成电路的凹部的插座，也可以用作可以装配在集成电路上面的盖。该类型构成适合于与图4C、图5、图8A、图8B、图9A、图9B、图9C、图11、图12A和图12B所示类型的二级型半导体封装件一起使用。在该构成中，连接器包括用于与电源连接的显示为一对边缘电路插件板或电路板256、258的外部装置，其可用作各自第一和第二电源连接器。该构成适合于在可以从集成电路封装件的侧部向集成电路封装件供电的情况下使用。连接器112承载优选地采用包括不同的电源触点248和接地触点250的板电容器形式的去耦电容器42。连接器112具有形成为连接器112的一部分的凹部或空腔，并且电源触点248和接地触点250被设置在连接器112的周边的凹部内。该凹部具有适合于容纳集成电路22的合适形状和深度，以便可采用图34一般所示的方式使电源触点248和接地触点250与集成电路22上的对应电源或接地触点92对准和接触。
连接器112也可以视为图12A示意性所示的盖，该盖装配在图31所示的集成电路22的顶部上面。在此情况下，去耦电容器42设置在集成电路22的顶部68上面，并且电源部件248和触点部件250与设置在集成电路22的各侧的对应触点92接触。或者，连接器112也可以视为图12B所示的插座。在此情况下，连接器112显示成直立，以展现插座内部的装置。作为插座，集成电路22装配到图23所示的连接器112内。去耦电容器42被设置在集成电路22的底部70下面，并且电源触点248和接地触点250与设置在集成电路22的各侧的对应电源触点92接触。在此情况下，该信号将通过集成电路22的顶部68经由信号导体传送，这是因为去耦电容器42阻挡信号通过连接器112的底部传送。显示成插件卡连接器的第一电源连接器256和第二电源连接器258把电压电位和接地电位与去耦电容器42连接。
图33示出了形成为适合于与图4C、图5、图8A、图8B、图9A、图9B、图9C、图11、图12A和图12B所示的二级半导体封装件62一起使用的盖的选择性连接器112，并且连接器112可以视为与图32所示类似，倒装连接器本体部具有不同类型的电源部件配合部件。在本实施例中，用于与电源连接的外部装置采用两个管脚座256、258的形式设置，该两个管脚座256、258中的各方包括在图33中从盖向外延伸或者向上延伸的导电管脚255、257。该类型构成可把电力从顶部送到封装件。在连接器内形成多个导电电容器板。
图34示出了本发明的另一实施例，其中，送电系统被包含在装配于集成电路22上面的盖部件(未示出)内。在本实施例中，送电系统包括至少一对导电板244、246，该导电板对244、246在尺寸方面类似并且在垂直(Z轴)方向彼此对准。这两个导电板通过介入介质层300来分离，可以对该介质层300的介电常数和/或厚度进行选择，以提供用于存储足够电量的某种电容器，以便把正常操作或浪涌电流供给集成电路。在底部电容器板246的底表面设置第二绝缘层302，以使其与集成电路绝缘。如上所述，送电系统包括多个触点248、250，该多个触点248、250可以包括交织的电源和接地(电源返回)触点，这些触点优选地采用所示的悬臂或波纹管方式从板244、246并一直沿着集成电路封装件的侧部向外延伸，其中，它们与形成在集成电路内的触点303啮合。两个板264、266和触点248、250的一部分通常在诸如塑料那样的外部绝缘材料内封装或模制。
这些触点248、250形成在两个板244、246中的每个内部，并且它们与集成电路封装件接触。本实施例适合于与散热器(未示出)组合使用，因此，本实施例可以设有开口305，该开口305通过两个板244、246以及介入介质层300和下部绝缘层302延伸。散热器的一部分可以通过该开口305延伸到与集成电路22的发热表面接触。在某些构成中，导热部件可以用于装配在开口内，并在集成电路发热表面和散热器之间延伸。
图35是图34的断面图，但为清晰起见，未示出下部绝缘层302，并且示出了在集成电路22、其封装件114和送电系统之间的关系。如图35所示，下部绝缘层302与集成电路的顶表面22a对接，并且为了另外的冷却目的，可以设置附加但较小的开口306。为更清晰起见，图42示出了该部分的端部。如图所示，触点248、250设置成围绕周边，并且该配置减少了插入和取下所需力的量，其中，触点沿着水平作用线而不是垂直作用线与集成电路啮合。
图36和图37示出了本发明的另一实施例，该另一实施例包含能够在集成电路本体的各种位置把多个不同电压供给集成电路的送电系统。这是通过在盖部件内包含多个不同电容器来实现的，该多个不同电容器形成为各个下部导电板310～313。如图37最佳所示，这些板中的各个板均通过介入空间315彼此隔开，并且如图所示，该各个板均包括各个触点部件316，该触点部件316从各板向外延伸并从各板向下延伸就位，用于与集成电路或集成电路封装件的触点接触。与上述讨论的实施例一样，各个板310～313通过介入介质层300与顶部、单个或多个分段的电容器板244分离，使得系统的下部板310～313通过介入介质层300在垂直方向与上部板244分离，并通过空间315内的空气或介入介质在X和Y方向彼此分离。也可以设想，该各下部板310～313可以具有与其相关的对应单独顶部板，使得连接器将在图32的实施例中支撑四组电容板对。
图36示出了嵌入或封装在也优选地采用电介质材料或电气绝缘材料形成的外壳或盖部112内的一组多个板(以及上部板244和介入介质层300)。在该类型结构中，用于形成盖部112的材料将填充在下部电容器板310～313之间的介入空间315。延伸的板触点316也可以部分嵌入盖部112内，也可以设置在内部形成的一系列槽316内，以便不对触点的弹簧作用进行过度限制。图38是图37的送电结构(以及图34的一部分)在嵌入盖部112前的断面图。采用该结构，可把诸如0.5V、1.0V、-2.0V等那样的不同电压送到集成电路的不同部分。
图39示出了可以与本发明的送电系统一起使用的交错触点配置。在图39中，两个导电板244、246显示成通过介入介质层300来分离，并且各板的触点248、250按照与各板所成的近直角从各板向下延伸，但是触点248、250在垂直方向具有不同的触点位置。如图所示，下部板246的触点248具有第一长度，而上部板244的触点250具有第二长度，这两个长度显示成相等，然而，触点248、250的触点臂按照不同仰角进行配置。该交错配置有助于减少在集成电路或其封装件上插入和取下盖部112所需的力，其中，与集成电路/封装件啮合的触点数在第一触点进行二等分。该配置还可实现送电结构的先合(first mate)后分(lastbreak)方面的实施，以减少在连接中发生的短路和燃弧的可能性。
图40示出了根据本发明原理构成的送电系统的又一实施例，其中，送电系统375包括通过介入电介质材料层300、323来分离的三个电容器板318、319和321。顶部和底部电容器板318、319通过互连部件320优选地在所示的其侧部互连在一起。这些互连点通过间隔或间隙322与中部或内部电容器板321隔离和分离。成组的三个触点248、250、325配置成围绕送电系统的周边，用于与集成电路或其封装件上的对应触点接触。采用该形式和以前形式的送电系统由于其可以插入盖和插座部件等内的结构而可以在一个方面视为一种模块。该图示出了具有伸长、悬臂或波纹管臂部360的触点248、250和325的示范性构成，这些臂部360向下和略微向内弯曲并端接于用于定义触点的内触点臂部362的自由端部361。该各触点臂部优选地具有向内形成角度的触点表面363，用于实现与集成电路/封装件侧部的接触。
使用在本实施例中设置在内电容器板侧部的两个外电容器板由于顶部板和底部板的表面积增加而具有增加去耦电容器总电容的效果。换句话说，采用本实施例，可增加由连接器本体部提供的相同水平表面区域的电容(以及供给集成电路的电流)。这样，在设计者具有电路板的可用有限空间量的情况下，或者在集成电路较小的情况下，可以使用该结构。在该结构中，该电容器板优选地按照电源-接地-电源或接地-电源-接地的顺序进行垂直配置。
图41示出了包含在装配于集成电路22上面的盖部112内的送电系统，为了清晰起见，该盖部112显示成透明，以表明它如何围绕其周边与集成电路/封装件啮合。
图43示出了内部包含送电结构的已组装的集成电路封装件的外部，其中，去耦电容器42依靠盖部件262保持在集成电路上面。该组件具有形成在其本体部内的用于把组件安装到电路板上的多个安装孔，并还具有用于与外部电源引线配合以便向去耦电容器42供电的装置256、258。
图44～图50示出了本发明的另一实施例，其中，集成电路132被保持在插座式连接器112内，该连接器112具有包含在内部的去耦电容器42。如图所示，该插座连接器112在形状方面是矩形或方形，并具有本体部400，该本体部400由多个侧壁401形成，该多个侧壁401合作定义设置在内部的用于容纳集成电路132的中心开口402。该开口402可以是通孔，其中，集成电路位于与触点或端子890接触的电路板上(图46)。去耦电容器42包括多个分立电容器403，各分立电容器403均可以把相同电压或不同电压送到设置在集成电路132(未示出)上的合适触点。盖板404把集成电路封闭和密封在插座连接器112内。电容器403通过迹线路径接收来自安装到电路板406上的电源405的电力(图45)。把这些分立电容器包含在插座连接器内将腾出在电路板406上围绕集成电路132的空间。
该电容器403被容纳在诸如槽那样的开口410内，或者设置在插座连接器侧壁401上的本体部内的开口内。该电容器可以包括图44～48所示的利用导电引线411用于连接目的的常规电容器或者片型电容器505。为了收纳这些引线411，本体部侧壁401还可以包括形成在内部的用于容纳引线的通道412，以保持插座连接器的不引人注目和低空间方面(图48)。本体部侧壁401可以具有某一高度以形成用于将收纳诸如散热器200那样的传热部件的微小凹部。该类型连接器可以使用固定器415固定到电路板上(图50)。电容器容纳开口410优选地如图所示围绕插座周边彼此隔开，也可以按照与集成电路上的不同电源触点或端子的位置对应的不同间隔隔开。
图51～54示出了根据本发明原理构成的送电系统500的另一实施例，其中，该连接器112采用插座501的形式，该插座501具有形成在其侧壁504内的多个分立开口502，该各开口502均容纳采用片状电容器505形式的去耦电容器42。一种不同的端子或引线结构可以与本实施例一起使用，并且该结构的引线506显示成具有普通U状构成的线材成形引线，该引线在一端端接于环端507，并在对置端508端接于自由尾509，该自由尾509可以焊接到电路板上。环引线506通过插座连接器112的侧壁504，并可以在插座连接器的制造中容易在内部模制就位，其环端507略微向上弯曲，使得其将与插入插座连接器内的集成电路的底部进行有效电接触。端子506的该部分的“环回”性质可实现一条通向集成电路的冗余电路路径，并且还降低端子和整个连接器的电感。引线用作一组第一或“电源”端子，该端子组采用一种用于包含配置在连接器插座内部的多个第二，优选的是非电源端子550的图案或阵列进行配置，并用于使集成电路的方面与位于下面的电路板连接。这些非电源端子550可以包括LGA、PGA、BGA、弹簧触点等。
内部承载框架510可以设置成封装件的一部分，并且该内框架510位于插座连接器侧壁内，以形成集成电路的支撑。为了容纳引线506的环形端，框架510可以如图所示设有凹部515，该凹部515包围环形端507，并可使其在插入插座连接器开口内时，在集成电路的插入力下偏转。引线506可以易于以低成本冲压形成，作为整个承载带520的一部分，并可以在所示方向以外的其他方向形成，以便容纳集成电路的位置。该内框架510和侧壁504可以通过插入或过度模制一起形成为一体，这样，实际上，该内框架510用作插座连接器外壳的基部或底部。
图58示出了分立电容器403具有其端子，或者引线44通过形成在连接器本体部侧壁401内的槽430延伸的另一方式。在此情况下，引线与端子连接，并且围绕电容器容纳开口410的侧壁401可以把额外材料追加给这些开口410，也可以构成为便于电容器403及其引线的热压凹接合，以便将其在连接器本体部内保持就位。或者，通过与在440一样，使用附加材料来密封开口410，或者通过把电容器和引线在连接器本体部内模制就位，可以把分立电容器403完全地封装在侧壁401内。
最后，图56和图57是在图30所示的系统中使用的盖部件的下侧透视图，其示出了电容器板244、246在已组装状态下在其外支撑部件262、264内的设置。
本说明书和附图分别对本发明优选实施例的许多特点和特性作了说明和图示。在本说明书中的任一部分内所述或者在任一附图内所示的任何特点或特性可以与在本说明书中的任何其他部分内所述或者在相同或不同附图中的任何其他部分内所示的任何特点或特性进行组合。例如，尽管在送电系统方面编写了以上说明，然而应该意识到，本发明可以用于信号传送，并且各种电容器板的尺寸是为实现最佳性能而设计的。
尽管以上对本发明的优选实施例作了图示和说明，然而本领域技术人员应该明白，可以在不背离本发明精神的情况下进行变更和修改，本发明的范围由所附权利要求来定义。

Claims (17)

1.一种电子封装(16)，包括：
具有带第一表面区的顶面(68)、带第二表面区并与顶面(68)对置的底面(70)、带第三表面区并设置在顶面(68)和底面(70)之间的侧面(74)的集成电路(22)，其中，第三表面区小于第一表面区和第二表面区中的每一个；
设置在集成电路(22)底面(70)的信号连接器(26)，用于把承载集成电路(22)的半导体管芯(58)与信号传送系统(14)电耦合；和
设置在所述集成电路(22)的至少一个顶面(65)或侧面(74)上的电源连接器(24)，用于把半导体管芯(58)与送电系统(12)电耦合；其特征在于，
所述电子封装顶面(68)还包括距所述顶面(68)中心最近的内部(110)和距所述顶面周边最近的外部(108)，并且电源触点(92)位于所述顶面(68)的外部(108)。
2.按照权利要求1所述的电子封装(16)，其中，信号连接器(26)还包括用于传输具有第一频率的第一信号的第一信号接口(76)和用于传输具有不同于第一频率的第二频率的第二信号的第二信号接口(78)。
3.按照权利要求1所述的电子封装(16)，其中，信号连接器(26)还包括用于把来自信号传送系统的第一信号与所述半导体管芯电耦合的第一信号接口(76)和用于把来自半导体管芯的第二信号与信号传送系统(14)电耦合的第二信号接口(78)。
4.按照权利要求1所述的电子封装(16)，其中，电源连接器(24)还包括双向的电源路径(254)，包括把来自送电系统的电源与所述半导体管芯电耦合的电源路径(254)和把来自所述半导体管芯(58)的接地电势与送电系统(12)电耦合的接地路径(252)。
5.按照权利要求4所述的电子封装(16)，其中，送电系统(12)从所述半导体管芯(58)去耦。
6.按照权利要求1所述的电子封装(16)，其中，所述电源连接器(24)具有比所述信号连接器(26)的电流传输能力强的电流传输能力。
7.按照权利要求1所述的电子封装(16)，其中，至少一个所述信号连接器(26)和电源连接器(24)选自以下构成的组：导电连接器；电容连接器；电感连接器；光连接器；传输线连接器；无线连接器。
8.按照权利要求7所述的电子封装(16)，其中，导电连接器还包括以下之一：焊料连接器；弹簧连接器；基板栅格阵列(LGA)；引脚网格阵列(PGA)；球栅阵列(BGA)。
9.按照权利要求7所述的电子封装(16)，其中，电容连接器还包括形成第一电容器板的信号触点，所述第一电容器板和第二电容器板对置。
10.按照权利要求9所述的电子封装(16)，其中，所述电容连接器还包括设置在所述第一和第二电容器板之间的介电材料。
11.按照权利要求1所述的电子封装(16)，还包括与所述信号连接器(26)和电源连接器(24)电耦合的半导体管芯(58)。
12.按照权利要求11所述的电子封装(16)，其中，半导体管芯(58)包括选自从以下构成的组的电子元件：微处理器、控制器、存储装置、发射机、接收机和信号处理器。
13.按照权利要求11所述的电子封装(16)，还包括引线框载体；并且
所述信号连接器(26)包括由引线框载体承载的信号引线框(220)，信号引线框(220)包括在其底面(70)上一端的信号触点(90)，用于和所述信号传送系统(14)电耦合，与第一端相对的第二端具有与所述半导体管芯(58)电耦合的信号焊点(226)；并且
其中，所述电源连接器(24)还包括由所述引线框载体承载的电源引线框(236)，电源引线框(236)具有在其第一端并距所述侧面最近、用于与所述送电系统电耦合的电源触点(240)，与第一端相对的第二端(238)具有与所述半导体管芯(58)电耦合的电源焊点。
14.按照权利要求13所述的电子封装(16)，其中，所述信号引线框(220)包括至少一个选自由以下构成的组的元件：半导体基板、半导体封装和印刷电路板。
15.按照权利要求11所述的电子封装(16)，还包括适合于密封半导体管芯(58)的半导体封装(62)。
16.按照权利要求15所述的电子封装(16)，其中，半导体封装(62)选自由以下构成的组：塑料封装、陶瓷封装和块顶封装。
17.按照权利要求11所述的电子封装(16)，其中，所述半导体管芯(58)是选自由以下构成的组的部分集成：零级集成、一级集成、二级集成、三级集成和四级集成。
CNB028189264A 2001-09-26 2002-09-26 集成电路用送电系统及其他系统 Expired - Lifetime CN1290181C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32510701P 2001-09-26 2001-09-26
US60/325,107 2001-09-26

Publications (2)

Publication Number Publication Date
CN1559084A CN1559084A (zh) 2004-12-29
CN1290181C true CN1290181C (zh) 2006-12-13

Family

ID=23266471

Family Applications (4)

Application Number Title Priority Date Filing Date
CNB028189280A Expired - Fee Related CN1294792C (zh) 2001-09-26 2002-09-26 集成电路连接器
CNB028189299A Expired - Fee Related CN1315360C (zh) 2001-09-26 2002-09-26 集成电路用送电和热管理装置
CNB028189264A Expired - Lifetime CN1290181C (zh) 2001-09-26 2002-09-26 集成电路用送电系统及其他系统
CNB028162951A Expired - Fee Related CN1288948C (zh) 2001-09-26 2002-09-26 带有电容器的集成电路用送电连接器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNB028189280A Expired - Fee Related CN1294792C (zh) 2001-09-26 2002-09-26 集成电路连接器
CNB028189299A Expired - Fee Related CN1315360C (zh) 2001-09-26 2002-09-26 集成电路用送电和热管理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB028162951A Expired - Fee Related CN1288948C (zh) 2001-09-26 2002-09-26 带有电容器的集成电路用送电连接器

Country Status (7)

Country Link
US (4) US6888235B2 (zh)
EP (2) EP1433370B1 (zh)
JP (4) JP4133819B2 (zh)
CN (4) CN1294792C (zh)
AU (1) AU2002343431A1 (zh)
DE (1) DE60204032T2 (zh)
WO (4) WO2003028420A1 (zh)

Families Citing this family (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117717B (fi) * 1999-07-09 2007-01-31 Ciba Sc Holding Ag Pintaliimakoostumus
US6888235B2 (en) * 2001-09-26 2005-05-03 Molex Incorporated Power delivery system for integrated circuits utilizing discrete capacitors
US6780057B2 (en) * 2001-12-21 2004-08-24 Intel Corporation Coaxial dual pin sockets for high speed I/O applications
US7095619B2 (en) 2002-02-25 2006-08-22 Molex Incorporated Power delivery to base of processor
US6731493B2 (en) * 2002-03-28 2004-05-04 Intel Corporation Low impedance inter-digital capacitor and method of using
US6862184B2 (en) * 2002-06-27 2005-03-01 Intel Corporation High performance microprocessor power delivery solution using flex connections
WO2004029858A1 (en) * 2002-09-25 2004-04-08 Koninklijke Philips Electronics N.V. Connector for chip-card
US6998328B2 (en) * 2002-11-06 2006-02-14 Irvine Sensors Corp. Method for creating neo-wafers from singulated integrated circuit die and a device made according to the method
KR100488518B1 (ko) * 2002-11-14 2005-05-11 삼성전자주식회사 반도체 장치의 방열 시스템
TWI278273B (en) * 2002-12-13 2007-04-01 Arima Computer Corp Heat dissipation device for electronic component
JP4057921B2 (ja) * 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
US6809417B1 (en) * 2003-04-07 2004-10-26 Fairchild Semiconductor Corporation Power circuitry with a thermionic cooling system
US7244125B2 (en) 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US8584353B2 (en) 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US6916181B2 (en) 2003-06-11 2005-07-12 Neoconix, Inc. Remountable connector for land grid array packages
US7758351B2 (en) 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US7114961B2 (en) 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
TWI253765B (en) * 2003-05-26 2006-04-21 Matsushita Electric Works Ltd Light-emitting device
US7070419B2 (en) 2003-06-11 2006-07-04 Neoconix Inc. Land grid array connector including heterogeneous contact elements
US6869290B2 (en) 2003-06-11 2005-03-22 Neoconix, Inc. Circuitized connector for land grid array
JP2005012004A (ja) * 2003-06-19 2005-01-13 Mitsumi Electric Co Ltd 半導体集積回路装置
US6956387B2 (en) * 2003-08-15 2005-10-18 Intel Corporation Socket connection test modules and methods of using the same
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US7581124B1 (en) 2003-09-19 2009-08-25 Xilinx, Inc. Method and mechanism for controlling power consumption of an integrated circuit
US7549139B1 (en) 2003-09-19 2009-06-16 Xilinx, Inc. Tuning programmable logic devices for low-power design implementation
US7098689B1 (en) 2003-09-19 2006-08-29 Xilinx, Inc. Disabling unused/inactive resources in programmable logic devices for static power reduction
US7504854B1 (en) 2003-09-19 2009-03-17 Xilinx, Inc. Regulating unused/inactive resources in programmable logic devices for static power reduction
US7498836B1 (en) 2003-09-19 2009-03-03 Xilinx, Inc. Programmable low power modes for embedded memory blocks
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
US6979784B1 (en) * 2003-10-17 2005-12-27 Advanced Micro Devices, Inc. Component power interface board
JP4120562B2 (ja) * 2003-10-31 2008-07-16 沖電気工業株式会社 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
US20080142369A1 (en) * 2003-12-31 2008-06-19 Microfabrica Inc. Integrated Circuit Packaging Using Electrochemically Fabricated Structures
US20060134831A1 (en) * 2003-12-31 2006-06-22 Microfabrica Inc. Integrated circuit packaging using electrochemically fabricated structures
US7115988B1 (en) * 2004-01-21 2006-10-03 Altera Corporation Bypass capacitor embedded flip chip package lid and stiffener
ATE479319T1 (de) * 2004-02-12 2010-09-15 Askoll Holding Srl Diskrete elektronische komponente und montagemethode dafür
JP2005286305A (ja) * 2004-03-02 2005-10-13 Mitsubishi Electric Corp 光半導体装置
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US7383632B2 (en) 2004-03-19 2008-06-10 Neoconix, Inc. Method for fabricating a connector
JP4552524B2 (ja) * 2004-06-10 2010-09-29 パナソニック株式会社 複合型電子部品
US20060016994A1 (en) * 2004-07-22 2006-01-26 Suresh Basoor System and method to prevent cross-talk between a transmitter and a receiver
US7262951B2 (en) * 2004-09-27 2007-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. De-coupling capacitors produced by utilizing dummy conductive structures integrated circuits
US7315463B2 (en) * 2004-09-30 2008-01-01 Intel Corporation Apparatus and method for multi-phase transformers
US20160170456A9 (en) * 2004-09-30 2016-06-16 Intel Corporation Power management integrated circuit
US7425760B1 (en) * 2004-10-13 2008-09-16 Sun Microsystems, Inc. Multi-chip module structure with power delivery using flexible cables
US7498839B1 (en) 2004-10-22 2009-03-03 Xilinx, Inc. Low power zones for programmable logic devices
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US7235875B2 (en) * 2004-12-09 2007-06-26 International Business Machines Corporation Modular heat sink decoupling capacitor array forming heat sink fins and power distribution interposer module
US20060171527A1 (en) * 2004-12-30 2006-08-03 Mills Michael J Switched supply coupling for driver
US7607586B2 (en) * 2005-03-28 2009-10-27 R828 Llc Semiconductor structure with RF element
US8416556B2 (en) * 2005-05-02 2013-04-09 Conti Temic Microelectronic Gmbh Power capacitor
US8339767B2 (en) * 2005-05-02 2012-12-25 Epcos Ag Power capacitor
US7408780B2 (en) * 2005-06-14 2008-08-05 International Business Machines Corporation Compliant thermal interface structure utilizing spring elements with fins
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
US20060289887A1 (en) * 2005-06-24 2006-12-28 Jabil Circuit, Inc. Surface mount light emitting diode (LED) assembly with improved power dissipation
US7504808B2 (en) * 2005-06-30 2009-03-17 Intel Corporation Multiphase transformer for a multiphase DC-DC converter
JP5181415B2 (ja) * 2005-09-30 2013-04-10 富士通株式会社 電気部品の電源ピンへの給電装置
JP2007096223A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd 電気部品の電源ピンへのコンデンサ内蔵型給電装置
JP4366352B2 (ja) * 2005-10-19 2009-11-18 富士通テン株式会社 電子装置
TWI324378B (en) * 2005-10-21 2010-05-01 Freescale Semiconductor Inc Method of making semiconductor package with reduced moisture sensitivity
US7498835B1 (en) 2005-11-04 2009-03-03 Xilinx, Inc. Implementation of low power standby modes for integrated circuits
KR100663549B1 (ko) * 2005-12-21 2007-01-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
US7345944B1 (en) 2006-01-11 2008-03-18 Xilinx, Inc. Programmable detection of power failure in an integrated circuit
US20070206363A1 (en) * 2006-03-01 2007-09-06 Wetherill Associates, Inc., Corporation Of The State Of Delaware Voltage regulator with welded lead frame connectors and method of making
TWM302140U (en) * 2006-04-10 2006-12-01 Hon Hai Prec Ind Co Ltd Electrical connector assembly
TW200743268A (en) * 2006-05-02 2007-11-16 Hon Hai Prec Ind Co Ltd Electrical connector
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US7837455B2 (en) * 2006-07-28 2010-11-23 Ethicon, Inc. Apparatus and method for making suture packages
US7514684B2 (en) * 2006-08-28 2009-04-07 L-3 Communications Corporation Surface mounted infrared image detector systems and associated methods
US20080145977A1 (en) * 2006-12-18 2008-06-19 Xiang Yin Zeng Increasing the resistance of a high frequency input/output power delivery decoupling path
US7344383B1 (en) * 2006-12-27 2008-03-18 Intel Corporation Split socket optical interconnect
US7675160B2 (en) * 2006-12-29 2010-03-09 Intel Corporation Individual sub-assembly containing a ceramic interposer, silicon voltage regulator, and array capacitor
US20080157343A1 (en) * 2006-12-29 2008-07-03 Sriram Dattaguru Ceramic interposer with silicon voltage regulator and array capacitor combination for integrated circuit packages
CN200994225Y (zh) * 2006-12-29 2007-12-19 帛汉股份有限公司 电路基板结构
US20080186650A1 (en) * 2007-02-03 2008-08-07 Benjamin Beker Decoupling Capacitor with Controlled Equivalent Series Resistance
JP5028579B2 (ja) * 2007-02-16 2012-09-19 国立大学法人東北大学 不整脈信号検出装置および除細動装置
US8130513B2 (en) * 2007-03-14 2012-03-06 Mitsubishi Electric Corporation Radio-frequency package
US7728771B2 (en) * 2007-07-03 2010-06-01 Northrop Grumman Systems Corporation Dual band quadpack transmit/receive module
US7893545B2 (en) 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
DE102007049523A1 (de) * 2007-10-15 2009-04-16 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG System für die Prozessautomatisierung mit einer Vielzahl von intelligenten Sensoren und ein Verfahren zur Kalibrierung der Sensoren
US7947908B2 (en) * 2007-10-19 2011-05-24 Advantest Corporation Electronic device
TWI380419B (en) * 2008-01-16 2012-12-21 Raydium Semiconductor Corp Integrated circuit package and the method for fabricating thereof
US20100187910A1 (en) * 2008-01-29 2010-07-29 Alexander Brengauz Method and system for wireless delivery of power and control to a miniature wireless apparatuses
US20090194434A1 (en) * 2008-02-04 2009-08-06 Kevin Ellis Unit dose packaging system with reusable electronics component
US20090194452A1 (en) * 2008-02-04 2009-08-06 Christopher Hession Unit dose packaging system with reusable electronics component
WO2009107303A1 (ja) * 2008-02-28 2009-09-03 日本電気株式会社 電磁シールド構造およびそれを用いた無線装置、電磁シールドの製造方法
JP5479703B2 (ja) * 2008-10-07 2014-04-23 株式会社東芝 半導体装置及びその製造方法
US20100237462A1 (en) * 2009-03-18 2010-09-23 Benjamin Beker Package Level Tuning Techniques for Propagation Channels of High-Speed Signals
US8787022B2 (en) * 2009-07-24 2014-07-22 Kabushiki Kaisha Toshiba Semiconductor storage device and method of manufacturing the same
KR20110028999A (ko) * 2009-09-14 2011-03-22 삼성전자주식회사 이종의 커넥터를 선택적으로 적용할 수 있는 메모리 장치
KR101051576B1 (ko) * 2009-09-15 2011-07-22 삼성전기주식회사 최적화된 전장용 파워패키지
US8110915B2 (en) * 2009-10-16 2012-02-07 Infineon Technologies Ag Open cavity leadless surface mountable package for high power RF applications
US8079849B2 (en) * 2010-05-11 2011-12-20 Tyco Electronics Corporation Socket connector assembly with compressive contacts
US8823405B1 (en) 2010-09-10 2014-09-02 Xilinx, Inc. Integrated circuit with power gating
US8572840B2 (en) * 2010-09-30 2013-11-05 International Business Machines Corporation Method of attaching an electronic module power supply
US8536935B1 (en) 2010-10-22 2013-09-17 Xilinx, Inc. Uniform power regulation for integrated circuits
KR101797106B1 (ko) 2010-10-26 2017-11-13 삼성전자주식회사 저항성 메모리 장치와 상기 저항성 메모리 장치를 포함하는 전자 장치들
TWI433617B (zh) * 2010-11-08 2014-04-01 Delta Electronics Inc 電路板
US8590387B2 (en) * 2011-03-31 2013-11-26 DePuy Synthes Products, LLC Absolute capacitive micro pressure sensor
US9614590B2 (en) 2011-05-12 2017-04-04 Keyssa, Inc. Scalable high-bandwidth connectivity
JP2013026160A (ja) * 2011-07-25 2013-02-04 Alps Electric Co Ltd 電子部品用ソケット
JP5844472B2 (ja) * 2011-09-15 2016-01-20 ケッサ・インコーポレーテッド 誘電媒体による無線通信
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US8862802B2 (en) * 2011-12-30 2014-10-14 Bedrock Automation Platforms Inc. Switch fabric having a serial communications interface and a parallel communications interface
US8868813B2 (en) 2011-12-30 2014-10-21 Bedrock Automation Platforms Inc. Communications control system with a serial communications interface and a parallel communications interface
US8971072B2 (en) 2011-12-30 2015-03-03 Bedrock Automation Platforms Inc. Electromagnetic connector for an industrial control system
US10834820B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Industrial control system cable
US9467297B2 (en) 2013-08-06 2016-10-11 Bedrock Automation Platforms Inc. Industrial control system redundant communications/control modules authentication
US9600434B1 (en) 2011-12-30 2017-03-21 Bedrock Automation Platforms, Inc. Switch fabric having a serial communications interface and a parallel communications interface
US11144630B2 (en) 2011-12-30 2021-10-12 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US10834094B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Operator action authentication in an industrial control system
US9727511B2 (en) 2011-12-30 2017-08-08 Bedrock Automation Platforms Inc. Input/output module with multi-channel switching capability
US11314854B2 (en) 2011-12-30 2022-04-26 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US9437967B2 (en) 2011-12-30 2016-09-06 Bedrock Automation Platforms, Inc. Electromagnetic connector for an industrial control system
US9449756B2 (en) 2013-05-02 2016-09-20 Bedrock Automation Platforms Inc. Electromagnetic connectors
US9191203B2 (en) 2013-08-06 2015-11-17 Bedrock Automation Platforms Inc. Secure industrial control system
TWI483489B (zh) * 2012-03-07 2015-05-01 Hon Hai Prec Ind Co Ltd 電連接器及其組合
CN102623416B (zh) * 2012-04-24 2015-09-02 苏州远创达科技有限公司 一种射频功放模块的功率器件无封装结构及其组装方法
US9941242B2 (en) 2012-04-24 2018-04-10 Innogration (Suzhou) Co., Ltd. Unpacked structure for power device of radio frequency power amplification module and assembly method therefor
JP5890252B2 (ja) * 2012-05-30 2016-03-22 日本航空電子工業株式会社 電気コネクタ
KR20140023112A (ko) * 2012-08-17 2014-02-26 삼성전자주식회사 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
KR101966250B1 (ko) * 2012-09-12 2019-04-05 삼성전자주식회사 무선 전력 전송의 영향을 받는 디바이스의 공진주파수 제어 장치 및 이의 방법
DE102012112389A1 (de) * 2012-12-17 2014-06-18 Aptronic Ag Elektrische Baugruppe zur Montage auf einer Hutschiene
TWI506273B (zh) * 2013-01-09 2015-11-01 Giga Byte Tech Co Ltd 電子元件測試治具及測試方法
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US9338918B2 (en) * 2013-07-10 2016-05-10 Samsung Electronics Co., Ltd. Socket interposer and computer system using the socket interposer
US10613567B2 (en) 2013-08-06 2020-04-07 Bedrock Automation Platforms Inc. Secure power supply for an industrial control system
USD721707S1 (en) * 2013-08-06 2015-01-27 Bedrock Automation Platforms Inc. Communications control module for an industrial control system
USD758978S1 (en) 2013-08-06 2016-06-14 Bedrock Automation Platforms, Inc. Backplane for an industrial control system (ICS)
USD721706S1 (en) * 2013-08-06 2015-01-27 Bedrock Automation Platforms Inc. Input output module for an industrial control system
CN104933837A (zh) * 2014-03-21 2015-09-23 鸿富锦精密工业(武汉)有限公司 散热器报警装置
US8929169B1 (en) * 2014-05-13 2015-01-06 Sandisk Technologies Inc. Power management for nonvolatile memory array
US9536805B2 (en) * 2014-07-03 2017-01-03 Qualcomm Incorporated Power management integrated circuit (PMIC) integration into a processor package
WO2016069018A1 (en) * 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Server device with capacitive circuit
US9419624B2 (en) 2014-11-12 2016-08-16 Xilinx, Inc. Power management system for integrated circuits
US9439278B2 (en) 2014-12-12 2016-09-06 Deere & Company Film capacitor having a package for heat transfer
TWI557857B (zh) * 2015-01-22 2016-11-11 台達電子工業股份有限公司 功率模組之封裝結構
US9627224B2 (en) * 2015-03-30 2017-04-18 Stmicroelectronics, Inc. Semiconductor device with sloped sidewall and related methods
CN104881984B (zh) * 2015-05-28 2020-05-22 乐鑫信息科技（上海）股份有限公司 一种触摸式可交互Wi-Fi物联网控制设备
US9438225B1 (en) 2015-06-11 2016-09-06 Applied Micro Circuits Corporation High efficiency half-cross-coupled decoupling capacitor
US10386590B2 (en) * 2015-07-31 2019-08-20 Hewlett Packard Enterprise Development Lp Multi-chip module
JP6508416B2 (ja) * 2016-03-03 2019-05-08 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
JP2017208481A (ja) * 2016-05-19 2017-11-24 株式会社オートネットワーク技術研究所 電源装置およびその製造方法
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
US11407634B2 (en) 2016-09-12 2022-08-09 MEMS Drive (Nanjing) Co., Ltd. MEMS actuation systems and methods
WO2018049181A1 (en) 2016-09-12 2018-03-15 Mems Drive, Inc. Mems actuation systems and methods
US11261081B2 (en) 2016-09-12 2022-03-01 MEMS Drive (Nanjing) Co., Ltd. MEMS actuation systems and methods
US10861803B1 (en) * 2017-03-17 2020-12-08 Scientific Components Corporation Low cost millimeter wave integrated LTCC package and method of manufacturing
SG11202000790YA (en) * 2017-09-25 2020-02-27 Johnstech Int Corporation High isolation contactor with test pin and housing for integrated circuit testing
CN114447646A (zh) 2017-11-14 2022-05-06 申泰公司 数据通信系统
CN108337009B (zh) * 2018-03-14 2019-05-03 深圳市晟江科技有限公司 一种电台信号接口选择设备
US11532906B2 (en) * 2018-06-29 2022-12-20 Intel Corporation Hybrid socket for higher thermal design point processor support
DE102018118765A1 (de) * 2018-08-02 2020-02-06 Endress+Hauser SE+Co. KG Hochfrequenzbaustein
US10225932B1 (en) * 2018-08-27 2019-03-05 Tactotek Oy Interfacing arrangement, method for manufacturing an interfacing arrangement, and multilayer structure hosting an interfacing arrangement
US10901161B2 (en) 2018-09-14 2021-01-26 Toyota Motor Engineering & Manufacturing North America, Inc. Optical power transfer devices with an embedded active cooling chip
CN109346449A (zh) * 2018-11-13 2019-02-15 北方电子研究院安徽有限公司 一种大功率高电压ltcc模块散热封装
US10651583B1 (en) * 2018-12-18 2020-05-12 Te Connectivity Corporation Power supply for socket assembly
US10993352B2 (en) * 2019-01-08 2021-04-27 Te Connectivity Corporation Thermal transfer device for a pluggable module assembly
US10840216B2 (en) * 2019-03-05 2020-11-17 Cerebras Systems Inc. Systems and methods for powering an integrated circuit having multiple interconnected die
US11457524B2 (en) * 2019-04-29 2022-09-27 Nxp B.V. Integrated filter for de-sense reduction
TW202137559A (zh) * 2020-03-30 2021-10-01 智原科技股份有限公司 電容器
US11329035B2 (en) 2020-04-16 2022-05-10 International Business Machines Corporation Tetherless chip module
US11289836B2 (en) 2020-07-23 2022-03-29 International Business Machines Corporation Land grid array electrical contact coating
KR20220029128A (ko) * 2020-09-01 2022-03-08 삼성전자주식회사 반도체 패키지
US11482802B2 (en) 2020-12-04 2022-10-25 Cisco Technology, Inc. High speed traceless interconnect
DE102021201482A1 (de) 2021-02-17 2022-08-18 Robert Bosch Gesellschaft mit beschränkter Haftung Optische Schaltungsträgeranordnung sowie Verfahren zum Ausrichten einer solchen
TWI798647B (zh) * 2021-02-23 2023-04-11 華泰電子股份有限公司 電子封裝件及其製法
US11758690B2 (en) 2021-06-18 2023-09-12 Nanning Fulian Fugui Precision Industrial Co., Ltd. Heat-dissipation device allowing easy detachment from heat-generating component
TWI792358B (zh) * 2021-06-18 2023-02-11 新加坡商鴻運科股份有限公司 具有卸除功能的散熱器
US20230050002A1 (en) * 2021-08-13 2023-02-16 Cisco Technology, Inc. Integrated circuit interconnect techniques
US11778725B2 (en) * 2021-11-11 2023-10-03 Cisco Technology, Inc. Thermal interface material (TIM) filling structure for high warpage chips
CN115332199B (zh) * 2022-08-29 2023-07-11 杭州芯正微电子有限公司 一种集成电路封装体

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754366A (en) * 1985-01-22 1988-06-28 Rogers Corporation Decoupling capacitor for leadless surface mounted chip carrier
US4734819A (en) * 1985-12-20 1988-03-29 Rogers Corporation Decoupling capacitor for surface mounted leadless chip carrier, surface mounted leaded chip carrier and pin grid array package
US5438481A (en) 1987-11-17 1995-08-01 Advanced Interconnections Corporation Molded-in lead frames
WO1989005570A1 (en) 1987-12-08 1989-06-15 Rogers Corporation Mounting substrate for leadless ceramic chip carrier
US4853826A (en) 1988-08-01 1989-08-01 Rogers Corporation Low inductance decoupling capacitor
US5161729A (en) * 1988-11-21 1992-11-10 Honeywell Inc. Package to semiconductor chip active interconnect site method
US5103283A (en) * 1989-01-17 1992-04-07 Hite Larry R Packaged integrated circuit with in-cavity decoupling capacitors
US5022869A (en) * 1989-11-06 1991-06-11 Amp Incorporated Adapter for use with a bumperless chip carrier
US5272590A (en) * 1990-02-12 1993-12-21 Hernandez Jorge M Integrated circuit package having an internal cavity for incorporating decoupling capacitor
US5403784A (en) * 1991-09-03 1995-04-04 Microelectronics And Computer Technology Corporation Process for manufacturing a stacked multiple leadframe semiconductor package using an alignment template
JPH05102262A (ja) 1991-10-03 1993-04-23 Hitachi Ltd 半導体装置及びそれを実装した実装装置
US5212402A (en) 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
DE4418426B4 (de) * 1993-09-08 2007-08-02 Mitsubishi Denki K.K. Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
US5481436A (en) 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5369056A (en) * 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
US5734555A (en) * 1994-03-30 1998-03-31 Intel Corporation Shared socket multi-chip module and/or piggyback pin grid array package
US5403195A (en) * 1994-05-24 1995-04-04 The Whitaker Corporation Socket having an auxiliary electrical component mounted thereon
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5483099A (en) 1994-08-31 1996-01-09 Intel Corporation Standardized power and ground design for pin grid array packages
KR100197187B1 (ko) 1995-04-05 1999-06-15 모리 가즈히로 고주파전력 증폭회로장치
US5892275A (en) 1995-08-29 1999-04-06 Intel Corporation High performance power and ground edge connect IC package
US5694297A (en) * 1995-09-05 1997-12-02 Astec International Limited Integrated circuit mounting structure including a switching power supply
WO1997012398A1 (en) * 1995-09-29 1997-04-03 Analog Devices, Inc. Integrated circuit and supply decoupling capacitor therefor
US5721673A (en) * 1995-10-05 1998-02-24 Micron Electronics, Inc. Socket for retaining multiple electronic packages
US5844419A (en) * 1996-05-14 1998-12-01 Micron Technology, Inc. Method for testing semiconductor packages using decoupling capacitors to reduce noise
US5831810A (en) * 1996-08-21 1998-11-03 International Business Machines Corporation Electronic component package with decoupling capacitors completely within die receiving cavity of substrate
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
US6081426A (en) * 1996-09-18 2000-06-27 Shinko Electric Industries Co., Ltd. Semiconductor package having a heat slug
US5982018A (en) * 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US6222260B1 (en) * 1998-05-07 2001-04-24 Vlsi Technology, Inc. Integrated circuit device with integral decoupling capacitor
FR2780577B1 (fr) * 1998-06-26 2000-09-15 Valeo Equip Electr Moteur Sous-ensemble a composants electroniques pour un alternateur de vehicule automobile
US6228682B1 (en) * 1999-12-21 2001-05-08 International Business Machines Corporation Multi-cavity substrate structure for discrete devices
EP1256263A2 (en) 2000-02-18 2002-11-13 Incep Technologies, Inc. Method and apparatus for providing power to a microprocessor with integrated thermal and emi management
US6558181B2 (en) * 2000-12-29 2003-05-06 Intel Corporation System and method for package socket with embedded power and ground planes
US6888235B2 (en) 2001-09-26 2005-05-03 Molex Incorporated Power delivery system for integrated circuits utilizing discrete capacitors
US6606251B1 (en) * 2002-02-07 2003-08-12 Cooligy Inc. Power conditioning module
US7095619B2 (en) * 2002-02-25 2006-08-22 Molex Incorporated Power delivery to base of processor

Also Published As

Publication number Publication date
JP2005508066A (ja) 2005-03-24
CN1315360C (zh) 2007-05-09
WO2003034799A1 (en) 2003-04-24
JP4133819B2 (ja) 2008-08-13
US20030193791A1 (en) 2003-10-16
CN1288948C (zh) 2006-12-06
EP1433369A1 (en) 2004-06-30
AU2002343431A1 (en) 2003-04-07
JP4050700B2 (ja) 2008-02-20
JP4150670B2 (ja) 2008-09-17
WO2003028420A1 (en) 2003-04-03
US20030197198A1 (en) 2003-10-23
DE60204032T2 (de) 2006-01-26
CN1559164A (zh) 2004-12-29
WO2003037054A1 (en) 2003-05-01
US20030202330A1 (en) 2003-10-30
EP1433370A1 (en) 2004-06-30
US6936917B2 (en) 2005-08-30
JP2005507143A (ja) 2005-03-10
EP1433370B1 (en) 2005-05-04
WO2003034799B1 (en) 2003-10-16
CN1559084A (zh) 2004-12-29
DE60204032D1 (de) 2005-06-09
US6885563B2 (en) 2005-04-26
WO2003028095A2 (en) 2003-04-03
US6888235B2 (en) 2005-05-03
JP2005505126A (ja) 2005-02-17
US6853559B2 (en) 2005-02-08
JP2005505127A (ja) 2005-02-17
US20030194832A1 (en) 2003-10-16
WO2003028095A3 (en) 2004-02-12
CN1294792C (zh) 2007-01-10
CN1559163A (zh) 2004-12-29
CN1545828A (zh) 2004-11-10

Similar Documents

Publication Publication Date Title
CN1290181C (zh) 集成电路用送电系统及其他系统
CN1224137C (zh) 测量电阻用的连接器和用于电路板的电阻测量装置以及测量方法
CN1773698A (zh) 芯片向下的球栅阵列封装及其制造方法
CN1305133C (zh) 半导体器件及其制造方法
CN1658439A (zh) 连接部件和安装体及其制造方法
CN1286057C (zh) 非接触通信介质
CN1240104C (zh) 半导体元件的驱动装置
CN1771771A (zh) 多层印刷电路板
CN1526165A (zh) 经过改良的表面固定包装
CN1925210A (zh) 电子元件和电子电路
CN1868062A (zh) 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
CN101064289A (zh) 电力变换装置
CN1496597A (zh) 各向异性导电性连接器、其制造方法以及探针构件
CN1677652A (zh) 元件搭载基板以及使用该基板的半导体装置
CN1685568A (zh) 各向异性导电片及其生产方法和应用
CN1695408A (zh) 多层印刷电路板、电子设备、安装方法
CN1400854A (zh) 电子器件及其制造方法和设计方法、电路基板以及电子装置
CN1627559A (zh) 平面天线
CN1992426A (zh) 电气电路装置
CN1198358C (zh) 非互易电路元件及其安装基底
CN1677651A (zh) 元件搭载基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20061213

CX01 Expiry of patent term