CN1290386C - 互连件 - Google Patents

互连件 Download PDF

Info

Publication number
CN1290386C
CN1290386C CNB018227139A CN01822713A CN1290386C CN 1290386 C CN1290386 C CN 1290386C CN B018227139 A CNB018227139 A CN B018227139A CN 01822713 A CN01822713 A CN 01822713A CN 1290386 C CN1290386 C CN 1290386C
Authority
CN
China
Prior art keywords
welding zone
paths
substrate
cross tie
tie part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018227139A
Other languages
English (en)
Other versions
CN1504068A (zh
Inventor
E·詹森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1504068A publication Critical patent/CN1504068A/zh
Application granted granted Critical
Publication of CN1290386C publication Critical patent/CN1290386C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Abstract

一种互连件(100)包括焊区(102)和至少两个与焊区(102)连接的通路(104～106)。在一个实施例中，焊区(102)具有五个大致直的边缘(108～113)，一个通路(106)通过大致形成在焊区(102)之下来直接连接在焊区(102)上，并且两个通路(105～105)通过锥形导电部段(110，112)连接在至少五个大致直的边缘(108～113)之一上。在另一实施例中，焊区具有三个直接连接在焊区上并大致形成在焊区之下的通路。形成互连件的方法包括在基片上形成至少两个通路并将焊区连接在至少两个通路的每个通路上。

Description

互连件
技术领域
本发明涉及电路基片，本发明尤其涉及用于电路基片的互连件。
背景技术
电路基片是例如计算机、蜂窝式电话和个人数字助手的现代电子系统的标准构件。电路基片提供用于安装和互连在现代电子系统中进行所需电子功能的例如集成电路、电阻、电容和感应器的电子部件的平台。互连件是将电路基片上的电子部件连接在一起的导电结构。
互连件可以是简单或复杂的结构。简单的互连结构包括导电迹线。导电迹线通常是薄和窄的例如铜的导电材料条，该条形成在电路基片的表面上并将一个电子部件与另一个电子部件连接。复杂的互连结构包括例如连接在焊区上的通路的结构。通路通常是柱形导电部段，该部段将不同层和电路基片的不同层上的部件连接在一起。焊区通常是薄的方形的导电结构，该结构形成在电路基片的表面层上。焊区提供用于将例如集成电路和其他电子器件的部件连接到电路基片上可得到的信号上的位置。信号包括电力或恒定电位信号和载有信号的信息。
现代电子系统中的一个问题在于该系统需要产生阶跃电流，所需阶跃电流在构成电子系统电力分配系统的导体中造成电流浪涌。这些电流浪涌可造成构成电力分配系统的导体释放电磁辐射(有时称为电磁干扰(EMI))。电子器件所允许释放的辐射量通常通过政府规定来控制。在美国，该规定通过联邦通信协会颁布和实施。因此，必须控制来自电子器件的电磁辐射。
一种解决电力分配系统电磁辐射问题的方法需要在与恒定电位源连接的焊区和与地或零电位源连接的焊区之间连接去耦电容。该去耦电容提供局部能量源，能量可快速供应到连接在该基片上的电路中以便满足所需阶跃电流而不造成电力分配系统的其他部件中的电流浪涌。不幸的是，将恒定电位源连接到焊区和去耦电容上的通路在高频下显示大的电感，所以电子器件中的所需阶跃电流在通路中产生电压降。如果所需阶跃的出现相对不频繁，去耦电容工作良好，从而在电子系统中减少不希望的电磁辐射或EMI。但是，当现代电子系统的操作频率增加时，所需阶跃电流将频繁出现，这种频繁出现将在通路中造成电压降，从而产生更频繁的不希望的噪声电压。更频繁产生的不希望的噪声电压产生在电力分配系统中流动的电流并产生大量的电磁辐射或EMI。
出于这些和其他原因，需要本发明。
附图说明
图1A是按照本发明教导的互连件的某些实施例的顶视图；
图1B是按照本发明教导包括连接在第一互连件和第二互连件之间的电容的电路基片的实施例的侧视图；
图1C是按照本发明教导连接在集成电路上的互连件的实施例的侧视图；
图2A是按照本发明教导的互连件的另一实施例的顶视图；
图2B是图2A所示互连件的侧视图；
图2C是按照本发明教导连接在第一互连件和第二互连件之间的电容的另一实施例的侧视图；以及
图2D是按照本发明教导连接在集成电路上的互连件的另一实施例的侧视图。
具体实施方式
在以下的本发明的详细描述中，对于形成本发明的一部分的附图进行参考，附图中表示可以实施的本发明的特定实施例。在附图中，相同标号在几个附图中描述大致类似的部件。这些实施例充分详细地进行描述使得本领域技术人员可以实施本发明。可以采用其他实施例，并在结构、逻辑和电气上进行变化而不超出本发明的范围。以下详细描述不认为有限制含意，本发明的范围只由所附权利要求以及这些权利要求赋予权利的等同物的所有范围来限定。
图1A是按照本发明教导的互连件100的某些实施例的顶视图。如图1A所示，互连件100形成在基片101上。互连件100包括焊区102和三个连接在焊区102上的通路104～106。通路104通过导电部段110连接在焊区102上。通路105通过导电部段112连接在焊区102上。通路106直接连接在焊区102上。为了直接将通路106连接在焊区102上，在通路106形成在基片101之后，焊区102大致形成在通路106之上，使得通路106在实体和电气上与焊区102连接。
焊区102通过在基片101的表面的例如铜、铝、金、银或钨的导电材料上的形成图案和蚀刻来形成。在形成图案和蚀刻之前，薄层导电材料通过例如化学气相沉积或电镀的工艺形成在基片101的表面上。焊区102的形状由形成图案和蚀刻工艺来限定，但焊区102不局限于特定的形状。在一个实施例中，焊区102的周边包括六个直的边缘108、109、115、111、117、113，该边缘相互连接在一起以便形成图1A所示的六边形。焊区102在基片101上提供将信号连接到安装在基片101上或与其靠近的例如集成电路、电阻、电容或感应器电子部件上的位置。
三个通路104～106是形成在基片101上的柱形导体。通路通常通过在基片的一个或多个层中蚀刻出孔并在该孔中沉积导电材料来形成。使得信号在基片101中传递的任何形状可适合用来制造互连件100。其他适于用来制造通路104～106的示例性形状包括方形、八边形、三角形和六边形。焊区102同样不局限于只使用三个通路。互连件100的优选实施例包括三个通路，但使用两个或更多的通路以便将焊区102连接在信号源上来降低电磁干涉。本领域技术人员将理解四通路互连件、五通路互连件和包括五个以上通路的互连件可按照本发明的教导形成。进行的模拟表示出与只包括一个连接到焊区上的通路的互连件的高频特性相比两个或多个通路改善了互连件100的高频特性。
导电部段110将焊区102连接在通路104上。导电部段110由例如铜、铝、金或钨的导电材料形成并最好是锥形的。导电部段110包括具有第一端部114和第二端部116。第一端部114具有第一宽度118，第二端部116具有第二宽度120。第一端部114连接在通路104上并且第二端部116连接在焊区102上。在一个实施例中，第一宽度118小于第二宽度120。通过使得第一宽度118小于第二宽度120，锥形的导电部段可形成在焊区102和通路104之间。对于电流中的阶跃变化，与使用在相同互连结构中的不是锥形的部段相比，锥形的导电部段通常释放更小的电磁辐射。该锥形不局限于线性锥形。例如抛物线函数和指数函数的其他函数可用于限定导电部段110的锥形。连接在通路105和焊区102上的导电部段112同样最好是锥形的导电部段。
图1B是按照本发明教导包括连接在第一互连件100和第二互连件129之间的电容127的电路基片125的一个实施例的侧视图。第一互连件100连接在形成在基片135内的第一电位平面131上，并且第二互连件129连接在形成在基片135内的第二电位平面133上。每个电位平面131和133是形成在基片135内的导电区域或板，并在形成在基片135上的电子系统的操作期间提供大致恒定的电位。焊接件136将电容127电连接在第一互连件100上，并且焊接件137将电容127电连接在第二互连件129上。
第一互连件100如图1A所示形成。但是，应该注意最好如图1A和1B所示将三个通路104～106的至少一个大致定位在焊区102之下。通过将通路106大致定位在焊区102之下，基片135的表面区域可以用来安装电子部件。另外，通过将通路106定位在焊区102之下，不需要将通路106连接在焊区102上的额外的导电部段。由于在与焊区102连接的电路进行操作期间额外的导电部段可变成电磁辐射源，避免了EMI电位源。
第二互连件129最好制成与第一互连件100大致相同，但是，第二互连件129不局限于与第一互连件100大致相同。第二互连件129可包括比第一互连件100更多的通路，或者第二互连件129可包括比第一互连件100更少的通路。在图1B所示的实施例中，互连件100包括连接在单个通路142上的焊区140，该通路连接在第二电位平面133上。绝缘环(未示出)通常在第一电位平面131内的单个通路142通过第一电位平面131的位置处将单个通路142与第一电位平面131分开。
电容127将第一电位平面131电连接在第二电位平面133上。在一个实施例中，电容127是能够供应电流以便响应电位平面131和133之一上的所需阶跃电流的高频电容。在另一实施例中，电容127是陶瓷电容。在又一实施例中，电容是高频陶瓷电容。本发明不局限于将第一电位平面131连接在第二电位平面133上的单个电容。本领域技术人员将理解到对于许多基片使用多个电容来为电位平面去耦。
基片135提供安装和互连构成电子系统的电子部件的基础。适合用于制造基片135的示例性材料包括陶瓷、环氧树脂、硅和其他绝缘体和半导体。通常，例如电路基片125的电路基片包括多个例如互连件100和129的互连件和多个例如第一电位平面131和第二电位平面133的恒定电位平面。
图1C是按照本发明教导连接在集成电路150上的互连件100的一个实施例的侧视图。如图1C所示，信号通道形成在集成电路150和恒定电位平面152之间。通道包括焊接件154、互连件100和恒定电位平面152。恒定电位平面152处的信号通过互连件100并通过焊接件152到达集成电路150。互连件包括将恒定电位平面152连接在焊接件154上的通路104～106。通常，焊接件154将集成电路150上的焊区与焊区102连接。互连件100的高频性能在恒定电位平面152和集成电路150之间提供快速的信号耦合。
图2A是按照本发明教导的互连件200的某些实施例的顶视图。如图2A所示，互连件200形成在基片201上。互连件200包括焊区202和三个形成在基片201上的通路203～206。焊区202直接连接在三个通路204～206上。为了直接将焊区202连接在三个通路204～206上，在三个通路204～206形成之后，焊区202大致形成在三个通路204～206之上使得三个通路204～206的每个通路在实体和电气上与焊区202连接。
焊区202通过对于基片201表面上的例如铜、铝、金、银或钨的导电材料进行图案形成和蚀刻来形成。在形成图案和蚀刻之前，薄层的导电材料通过例如化学气相沉积或电镀的工艺形成在基片201的表面上。图2B是图2A所示互连件200的侧视图。参考图2B，焊区202具有上表面210和下表面212，并且下表面212与基片201接触。再参考图2A，焊区202的形状由形成图案和蚀刻工艺来限定，但焊区202不局限于特定的形状。焊区202包括大致方形中央焊区214和三个非方形焊区216～218。方形中央焊区214具有四个边缘221～224，三个非方形焊区216～218的每个靠近三个边缘221～224之一定位。在一个实施例中，三个非方形焊区216～218的至少之一是例如焊区271的大致三角形焊区。焊区202在基片201上提供将信号连接到安装在焊盘201上的例如集成电路、电阻、电容或感应器的电子部件上的位置。
三个通路203～206是形成在基片201上的柱形导体。通常通过在基片的一个或多个层中蚀刻出孔并在该孔中沉积导电材料形成通路。三个通路204～206不局限于柱形。任何使得信号在基片201中传递的形状均适合用于制造互连件200。其他适于用来制造通路204～206的示例性形状包括方形、八边形、三角形和六边形。焊区202同样不局限于只使用三个通路。互连件200的优选实施例包括三个通路，但使用两个或更多的通路以便将焊区202连接在信号源上来降低电磁干涉。本领域技术人员将理解四通路互连件、五通路互连件和包括五个以上通路的互连件可按照本发明的教导形成。进行的模拟表示出与只包括一个连接到焊区上的通路的互连件的高频特性相比两个或多个通路改善了互连件200的高频特性。
图2C是按照本发明教导包括连接在第一互连件200和第二互连件229之间的电容227的电路基片225的一个实施例的侧视图。第一互连件200连接在形成在基片235内的第一电位平面231上，并且第二互连件229连接在形成在基片135内的第二电位平面233上。每个电位平面231和233是形成在基片235内的导电区域或板，并在形成在基片235上的电子系统的操作期间提供大致恒定的电位。焊接件236将电容227电连接在第一互连件200上，并且焊接件237将电容227电连接在第二互连件229上。
第一互连件200如图2A所示形成。但是，应该注意最好如图2A和2B所示将三个通路204～206大致定位在焊区202之下。通过将通路204～206大致定位在焊区202之下，基片225的表面区域可以用来安装电子部件。另外，在连接在焊区202上的电路进行操作期间可变成电磁辐射源的额外的导电部段不加入电力分配系统中。
除了通路的长度之外，第二互连件229最好与第一互连件200大致相同。一个或多个通路239通常连接在第二电位平面233上而不是连接在第一电位平面231上，使得一个或多个通路239将比第一互连件200的一个或多个通路241略微更长或更短。但是，第二互连件229不局限于与第一互连件200大致相同。第二互连件229可包括比第一互连件200更多或更少的通路。但是图2C所示的第二互连件229与第一互连件200大致相同。如果一个或多个通路239通过第一电位平面231，单独绝缘环(未示出)通常将一个或多个通路239的每个通路与第一电位平面231分开。
电容227将第一电位平面231电连接在第二电位平面233上。在一个实施例中，电容227是能够供应电流以便响应电位平面231和233之一上的所需阶跃电流的高频电容。在另一实施例中，电容227是陶瓷电容。在又一实施例中，电容是高频陶瓷电容。本发明不局限于将第一电位平面231连接在第二电位平面233上的单个电容。本领域技术人员将理解到对于许多基片使用多个电容来为电位平面去耦。
电路基片225包括提供安装和互连构成电子系统的电子部件的基础的基片235。适合用于制造基片235的示例性材料包括陶瓷、环氧树脂、硅和其他绝缘体和半导体。通常，例如电路基片225的电路基片包括多个例如互连件200和229的互连件和多个例如第一电位平面231和第二电位平面233的恒定电位平面。
图2D是按照本发明教导连接在集成电路250上的互连件200的一个实施例的侧视图。如图2C所示，信号通道形成在集成电路250和恒定电位平面252之间。通道包括焊接件254、互连件200和恒定电位平面252。恒定电位平面252处的信号通过互连件200并通过焊接件252到达集成电路250。互连件包括将恒定电位平面252连接在焊接件254上的通路204～206。通常，焊接件254将集成电路250上的焊区与焊区202连接。互连件200的高频性能在恒定电位平面252和集成电路250之间提供快速的信号耦合。
尽管这里描述和说明了特定实施例，对于得益于本发明的本领域技术人员将理解到任何用来所需相同目的的布置可以代替所示特定的实施例。本发明意欲覆盖本发明的任何变型或改型。因此，意图是本发明只由权利要求与其等同范围来限定。

Claims (20)

1.一种互连件，包括：
焊区；以及
至少两个与该焊区连接的通路；
至少两个通路的一个单个通路形成在该焊区之下，所述至少两个通路的第二通路通过锥形导电部段被连接到所述焊区。
2.如权利要求1所述的互连件，其特征在于，该至少两个通路的第二通路仅局部形成在锥形导电部段之下。
3.如权利要求1所述的互连件，其特征在于，该至少两个通路的第三通路通过具有第一端部和第二端部的第二锥形导电部段连接在该焊区上，该第一端部具有第一宽度，该第二端部具有第二宽度，该第一端部连接在该至少两个通路的第三通路上，并且该第二端部连接在该焊区上，并且该第一宽度小于该第二宽度。
4.如权利要求3所述的互连件，其特征在于，该焊区具有至少五个直的边缘，锥形导电部段仅沿着至少五个直边缘的之一直接接触焊区。
5.如权利要求4所述的互连件，其特征在于，第二锥形导电部段仅直接接触至少五个直边缘的之一，所述与第二锥形导电部段接触的直边缘，和经由把至少两个通路的第二通路连接到焊区的锥形导电部段直接接触的直边缘不同。
6.一种电路基片，包括：
基片；
形成在该基片上的第一焊区，该第一焊区连接在第一电位平面上；
形成在该基片上的第二焊区，该第二焊区通过至少三个通路连接在第二电位平面上，至少三个通路的一个单个通路形成在该第二焊区之下；
至少三个通路中的第二通路通过锥形导电部段连接到第二焊区；
将该第一焊区连接在该第二焊区上电容。
7.如权利要求6所述的电路基片，其特征在于，该至少三个通路的第三通路通过第二锥形导电部段连接到该第二焊区。
8.如权利要求6所述的电路基片，其特征在于，该至少三个通路的第二通路仅仅局部形成在锥形导电部段之下。
9.如权利要求6所述的电路基片，其特征在于，该电容包括高频电容。
10.如权利要求9所述的电路基片，其特征在于，该电容包括陶瓷电容。
11.一种电路基片，包括：
基片；
具有下表面的焊区，该焊区形成在该基片上，并且该下表面与该基片接触；
至少三个与该下表面连接的通路；
至少三个通路的一个单个通路形成在该焊区之下；
其中该焊区包括具有四个边缘的方形中央焊区和三个非方形焊区，其中三个非方形焊区的每个焊区靠近该四个边缘之一定位，并与该四个边缘之一邻近。
12.如权利要求11所述的电路基片，其特征在于，至少三个通路是形成在基片中的柱形导体。
13.如权利要求11所述的电路基片，其特征在于，该三个非方形焊区的至少之一包括三角形的焊区。
14.如权利要求13所述的电路基片，其特征在于，该三角形焊区连接在该至少三个通路之一上。
15.如权利要求11所述的电路基片，其特征在于，该三个非方形焊区的每个焊区连接在该至少三个通路之一上。
16.一种形成互连件的方法，该方法包括：
在基片中形成至少两个通路；
将该至少两个通路的每一个连接在焊区上，至少两个通路的一个单个通路形成在该焊区之下，以及
在基片上形成锥形导电部段，以把至少两个通路的至少之一连接到焊区。
17.如权利要求16所述的方法，其特征在于，将焊区连接在该至少两个通路的每个通路上包括：
直接将该焊区连接在该至少两个通路的至少之一上。
18.如权利要求17所述的方法，其特征在于，其还包括：
在该基片上形成第二锥形导电部段以便将该至少两个通路的第三通路连接在该焊区上。
19.如权利要求18所述的方法，其特征在于，其还包括：
将集成电路电连接在该焊区上。
20.如权利要求19所述的方法，其特征在于，将集成电路电连接在该焊区包括：
在该集成电路和该焊区之间插入焊接件。
CNB018227139A 2000-12-18 2001-11-20 互连件 Expired - Fee Related CN1290386C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/740,103 US7088002B2 (en) 2000-12-18 2000-12-18 Interconnect
US09/740,103 2000-12-18

Publications (2)

Publication Number Publication Date
CN1504068A CN1504068A (zh) 2004-06-09
CN1290386C true CN1290386C (zh) 2006-12-13

Family

ID=24975046

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018227139A Expired - Fee Related CN1290386C (zh) 2000-12-18 2001-11-20 互连件

Country Status (7)

Country Link
US (3) US7088002B2 (zh)
EP (1) EP1344433A1 (zh)
JP (1) JP4027802B2 (zh)
KR (1) KR100560571B1 (zh)
CN (1) CN1290386C (zh)
MY (1) MY137665A (zh)
WO (1) WO2002063934A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US7812582B2 (en) 2006-09-14 2010-10-12 Qualcomm Incorporated System and method of power distribution control of an integrated circuit
US7902654B2 (en) * 2006-05-10 2011-03-08 Qualcomm Incorporated System and method of silicon switched power delivery using a package
JP2009135147A (ja) * 2007-11-28 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子素子の接続構造及び電子装置
US9034280B2 (en) 2009-12-16 2015-05-19 General Electric Corporation High-throughput methods and systems for processing biological materials
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
US9338627B1 (en) 2015-01-28 2016-05-10 Arati P Singh Portable device for indicating emergency events
US11490517B2 (en) * 2019-07-31 2022-11-01 ABB Power Electronics, Inc. Interposer printed circuit boards for power modules
US10993325B2 (en) 2019-07-31 2021-04-27 Abb Power Electronics Inc. Interposer printed circuit boards for power modules

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601750A (en) * 1970-02-09 1971-08-24 Berg Electronics Inc Circuit board connector
US3725743A (en) * 1971-05-19 1973-04-03 Hitachi Ltd Multilayer wiring structure
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
US4275410A (en) * 1978-11-29 1981-06-23 Hughes Aircraft Company Three-dimensionally structured microelectronic device
FR2468279A1 (fr) 1979-10-19 1981-04-30 Dujardin Editions Procede de fabrication de plaques comportant au moins un circuit imprime
US5255019A (en) * 1990-01-30 1993-10-19 Seiko Epson Corporation Ink near-end detecting device
JPH03283594A (ja) * 1990-03-30 1991-12-13 Toshiba Lighting & Technol Corp 回路基板
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
US5389743A (en) 1992-12-21 1995-02-14 Hughes Aircraft Company Rivet design for enhanced copper thick-film I/O pad adhesion
US5447871A (en) * 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
US6495470B2 (en) 1994-11-18 2002-12-17 Intel Corporation Contact and via fabrication technologies
KR960028736A (ko) * 1994-12-07 1996-07-22 오오가 노리오 프린트 기판
JP3269397B2 (ja) * 1995-09-19 2002-03-25 株式会社デンソー プリント配線基板
EP0805614B1 (en) * 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
US5875102A (en) 1995-12-20 1999-02-23 Intel Corporation Eclipse via in pad structure
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
JPH09191184A (ja) * 1996-01-10 1997-07-22 Hitachi Ltd プリント回路基板
US5660321A (en) 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
US5753976A (en) 1996-06-14 1998-05-19 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection
US5731960A (en) 1996-09-19 1998-03-24 Bay Networks, Inc. Low inductance decoupling capacitor arrangement
DE19642929A1 (de) 1996-10-17 1997-07-17 Siemens Ag Kontaktierung wenigstens eines Bauelementes auf einer mehrlagigen Leiterplatte
JP2002512597A (ja) 1996-12-20 2002-04-23 アルザ コーポレイション 注射可能な貯留槽ゲル組成物およびこの組成物の製造方法
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
DE19748689C2 (de) 1997-11-04 2000-01-27 Trenew Electronic Gmbh Niederinduktive Verbindung
US6046901A (en) * 1998-05-04 2000-04-04 Motorola, Inc. Support structure, electronic assembly
JP3495917B2 (ja) * 1998-07-15 2004-02-09 日本特殊陶業株式会社 多層配線基板
US6271481B1 (en) * 1998-09-03 2001-08-07 Visteon Global Technologies, Inc. Pad configurations for improved etching of multilayer circuit assemblies
US6111204A (en) * 1999-02-08 2000-08-29 Ford Motor Company Bond pads for fine-pitch applications on air bridge circuit boards
US6215372B1 (en) * 1999-06-02 2001-04-10 Sun Microsystems, Inc. Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors
US6246107B1 (en) * 1999-07-07 2001-06-12 Philips Semiconductors, Inc. Semiconductor device arrangement having configuration via adjacent bond pad coding
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
US6337805B1 (en) 1999-08-30 2002-01-08 Micron Technology, Inc. Discrete devices including EAPROM transistor and NVRAM memory cell with edge defined ferroelectric capacitance, methods for operating same, and apparatuses including same
US6414248B1 (en) 2000-10-04 2002-07-02 Honeywell International Inc. Compliant attachment interface
US7088002B2 (en) 2000-12-18 2006-08-08 Intel Corporation Interconnect

Also Published As

Publication number Publication date
US20060191712A1 (en) 2006-08-31
US7088002B2 (en) 2006-08-08
US20080090406A1 (en) 2008-04-17
EP1344433A1 (en) 2003-09-17
US7638419B2 (en) 2009-12-29
CN1504068A (zh) 2004-06-09
US7375432B2 (en) 2008-05-20
MY137665A (en) 2009-02-27
KR20030064830A (ko) 2003-08-02
JP4027802B2 (ja) 2007-12-26
US20020074161A1 (en) 2002-06-20
KR100560571B1 (ko) 2006-03-14
WO2002063934A1 (en) 2002-08-15
JP2005506679A (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
CN100490147C (zh) 电子器件接线方法和结构
US7638419B2 (en) Method of fabricating a via attached to a bond pad utilizing a tapered interconnect
CN1898795A (zh) 具有薄膜电容器结构的集成电路封装衬底
US7361994B2 (en) System to control signal line capacitance
JPH073830B2 (ja) 集積回路の試験装置
TW360941B (en) Capacitors in integrated circuits
US7407883B2 (en) Electronic package with improved current carrying capability and method of forming the same
SE510443C2 (sv) Induktorer för integrerade kretsar
EP0536075A1 (en) Direct distribution repair and engineering change system
CN101044801A (zh) 具有降低的电容耦合的电路板组件
EP1344232A2 (en) Capacitor with extended surface lands and method of fabrication therefor
US7470863B2 (en) Microelectronic device with mixed dielectric
CN1166014C (zh) 半导体芯片上的电感的结构及其制造方法
US5496971A (en) Circuit arrangement for multilayer printed circuit board
EP0436848B1 (en) Matched impedance vertical conductors in multilevel metal dielectric laminated wiring
US20050077540A1 (en) Integrated circuit arrangement
CN1665371A (zh) 用于在厚膜电介质上方印刷导电厚膜的方法和装置
CN1215394C (zh) 多层电路板的电源层和电脑系统的电路结构
CN100352052C (zh) 采对角布局的互连线结构
KR20030036004A (ko) 후막 회로 어셈블리
CN1922938A (zh) 印刷电路板
SE436669B (sv) Bredbandig last, huvudsakligen i planledarutforande for hogfrekvenstillempning, for elektriskt anpassad eller medvetet missanpassad avslutning

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061213

Termination date: 20101120