CN1290453A - 数据处理设备、数据处理方法、记录设备和记录方法 - Google Patents

Abstract

当每个图象输入具有可变长度的宏块(MB0到MB9)时,按照所要处理的视频数据的格式产生每个具有单元长度的零同步(NULL1到NULL5)。每个零同步包括长度信息和数据部分。长度信息代表0。数据部分充满数据[00]。按照长度信息,检测该宏块的溢出部分。该溢出部分被连续地打包到每个小于单元长度的宏块中。每个宏块被打包到单元长度中。由于每个零同步的长度信息代表0,按每个零同步的长度信息打包溢出部分。利用零同步,视频数据的一个格式可以与另一个格式匹配。另外,利用零同步,压缩溢出部分。因此,可以有效地利用记录介质。

Description

数据处理设备、数据处理方法、 记录设备和记录方法

技术领域

本发明涉及数据处理设备、数据处理方法、记录设备和记录方法，适用于在广播站中使用并允许多个不同格式的视频信号进行集中处理。

相关技术

近年来，由于数字广播已经开始，已经提出了各种图象格式。除了常规的29．97Hz(帧频率)，480行×320像素(有效行数量X有效水平像素)隔行扫描格式和常规25Hz(帧频率)，576行×384像素隔行扫描格式外，作为视频信号数据速率(25Mbps)、扫描模式(隔行或逐行)和帧频率(23．976Hz，25Hz29．97Hz，50Hz和59．94Hz)的组合已经提出了十多种不同格式。

由于已经提出了各种图象格式，需要能够集中处理这些图象格式的所谓多速率型磁带录象机。

另一方面，近年来，能够将数字视频信号和数字音频信号记录在磁带上的数字录象机正变得普及。这种数字磁带录象机使用所谓螺旋扫描系统，该系统通过配置在转动磁鼓上的磁头形成倾斜磁道。

特别是，由于数字视频信号的数据量大，数据被利用可变长度码进行压缩编码。编码后的数据被以固定长度记录，该长度例如是一帧周期的一个编辑单元。固定长度数据被安放在具有预定大小的数据组中。代表分组内容和纠错码的信息被加到该分组中。所产生的数据组称为数据块。用于检测同步的同步模式和用于识别块的块ID被加到数据块中。产生的数据块称为同步块。同步块按照其中所包含的数据类型被分组。每个组的同步块被作为串行数据传输并被记录在磁带上。

常规地，作为记录在磁带上的数据的最小记录单元，每个同步块只有一种长度类型。现在，考虑上述多速率视频磁带录象机。按照每个帧在磁带上形成磁道以便能够容易地编辑数据。因此，每个同步块的长度与帧频率和数据量紧密相关。因此，按照多种格式的每一种来选择每个同步块的最佳长度非常困难。

另外，常规地，处理多个格式的信号处理电路不能用单一结构形成。因此，常规地，为形成多速率磁带录象机，需要按照所要处理的格式数量提供多个信号处理电路。从而，多速率磁带录象机的电路规模变得很大并且由此增加了其成本。

另外，在一个磁道中的同步块数量取决于视频信号和音频信号的数据速率。因此，同步块的数量正好取决于每个同步块的长度。从而，由于不能按照多速率灵活地改变数据速率，而不能形成多速率磁带录象机。

已经提出了解决这种问题的一个方法。在所提出的方法中，利用不包含视频数据等的伪同步块，可以按照每个格式改变同步块数量。在此方法中，利用不包含数据的伪同步块，可以调节每磁道的记录数据量以便能够容易地处理多个格式。

当在广播站等处使用记录和再现数字视频信号的磁带录象机时，数字视频信号应当以比其它更高质量的图象进行记录和再现。当以高质量记录数字视频信号时，即使利用可变长度编码对数字视频信号进行压缩编码，在记录介质上所记录的数据量仍变得很大。因此，已经需要能够在记录媒体上以高质量有效记录数字视频信号的记录设备。

本发明的公开

因此，本发明的目的是提供一种数据处理设备、一种数据处理方法、一种记录设备和一种记录方法，能够利用伪同步块有效地利用记录媒体和以高质量记录数字视频信号。

为解决上述问题，本发明是用于将具有可变长度的数字数据打包成每个具有单元长度的块的一种数据处理设备，包括将每个具有可变长度的各数据分组从其开端打包成多个第一块和将大于单元长度的数据分组的溢出部分打包到小于单元长度的数据块已经被打包的第一块的空白部分的装置，和用于产生包含长度为0的数据分组和溢出部分的第二块的装置。

本发明是一种数据处理方法，用于将具有可变长度的数字数据压缩成每个具有单元长度的块，包括以下步骤：将每个具有可变长度的各数据分组从其开头打包成多个第一块，和将大于单元长度的数据分组的溢出部分打包成小于单元长度的数据块已经被打包到的第一块的空白部分，并产生包含长度为0的数据分组和溢出部分的第二块。

本发明是一种记录设备，用于将作为输入和每个分组具有可变长度的数字数据打包成具有纠错编码处理的单元长度的块，和用于利用作为乘积码的纠错编码对打包后的块进行编码，该设备包括：将每个具有可变长度的数据分组从其开端打包成多个第一块并将大于单元长度的数据分组溢出部分打包成小于单元长度的数据块已经被打包到的第一块的空白部分的装置，和用于产生包含长度为0的数据分组和溢出部分的第二块的一个装置，用于利用作为乘积码的纠错编码将由多个第一块和多个第二块组成的数据块进行编码和将一个同步模式和一个ID加入到每个具有单元长度的块中的一个记录数据形成装置，和用于将由记录数据形成装置所形成的记录数据记录在一个记录媒介上的一个记录装置。

本发明是一种记录方法，用于将作为输入和每个分组具有可变长度的数字数据打包成具有纠错编码处理的单元长度的块，和用于利用作为乘积码的纠错编码将分组后的块进行编码，包括步骤：(a)将每个具有可变长度的数据分组从其开端打包成多个第一块并将大于单元长度的数据分组溢出部分打包成小于单元长度的数据块已经被压缩到第一块的空白部分，(b)产生包含长度为0的数据分组和溢出部分的第二块，(c)利用作为乘积码的纠错编码将由多个第一块和多个第二块组成的数据块进行编码和将一个同步模式和一个ID加入到每个具有单元长度的块中并形成记录数据，和(d)将步骤(c)所形成的记录数据记录在一个记录媒介上。

如上所述，每个具有可变长度的数据分组从开端被打包成多个第一块。大于单元长度的数据分组的溢出部分被打包成小于单元长度的数据块已经被打包到的第一块的空白部分。产生包含长度为0的数据分组和溢出部分的第二块。因此，溢出部分的数据可以被更加压缩。

附图简介

图1是表示按照本发明实施例的记录和再现设备的示范性结构的方框图；图2表示磁道格式示例的示意图；图3A到3C是表示磁道格式另一个示例的示意图；图4A到4E是表示同步块的示意图；图5A到5C是表示用于ID和DID的位分配示例的示意图；图6是MPEG编码器结构的示例的方框图；图7A和7B是表示Z型扫描电路和VLC电路处理的示意图；图8A到8B是表示数据流转换器DCT系数再分配处理的示意图；图9A和9B是表示打包处理的示意图；图10是表示在按照实施例的记录和再现设备记录部分上的打包电路和ECC编码器的方框图；图11是表示打包部分结构的方框图；图12是表示主存储器地址结构示例的示意图；图13A到13C是表示使用零分组的打包处理示例的示意图；图14A和14B是表示使用零分组的打包处理另一个示例的示意图。

实施本发明的最佳方式

下面，将描述本发明的实施例。按照本发明，限定了包含长度信息是[0]的数据分组的一个同步块。该同步块称为零同步。在零同步中，长度信息由填充为[00]的数据紧随。零同步除了长度信息外由[00]填充。利用零同步，同步块的数量按照图象格式变得灵活。因此，多种格式的视频信号能够集中记录。

在按照本发明实施例的记录和再现设备中，可以集中处理多种格式视频信号。例如，可以集中处理NTSC525行／60Hz格式和PAL625行／50Hz格式的视频信号。另外，可以集中处理隔行扫描1080行格式的数字TV广播信号(此后称为1080i格式)、逐行非隔行扫描480行格式(此后称为480p格式)、逐行非隔行扫描720行格式(此后称为720p格式)和逐行非隔行扫描1080行格式(此后称为1080p格式)。换句话说，利用几乎相同的硬件，可以记录和再现不同格式的视频信号。

按照该实施例，按照MPEG2(运动图象专家组阶段2)标准压缩编码视频信号和音频信号。众所周知，MPEG2标准是按照运动补偿预先编码处理和DCT(离散余弦变换)压缩编码处理的组合而定义的标准。MPEG2标准的数据结构是具有块层(最低层)、宏块层、片段层、图象层、GOP层和序列层(最高层)的一种分层结构。

块层由DCT块组成。对每个DCT块执行DCT处理。片段层由标题部分和安置在一行而不在两个连续行中的任何数量的宏块组成。图象层由标题部分和多个片段组成。一个图象相当于一屏。GOP层(图象组)由标题部分、一个I图象(作为一个帧内编码图象)、一个P图象(作为预先编码图象)和一个B图象(作为预先编码图象)组成。每个GOP包含至少一个I图象。换句话说，每个GOP可以不包含P图象和／或B图象。序列层(作为最高层)由一个标题部分和多个GOP组成。

在MPEG格式中，一个片段是一个可变长度码序列。可变长度码序列是一个序列，除非可变长度码被解码其数据边界不能够被检测。

在每个序列层、GOP层、图象层、片段层和宏块层的开始，设置了由预定数量字节组成的一个识别码(该识别码称为开始码)。每个层的标题部分包含一个标题、扩展数据或用户数据。标题部分是可变长度码序列。

序列层的标题包含一个图象的尺寸(在垂直方向和水平方向上像素的数量)。GOP层标题包含一个时间码和GOP的图象数量。

包含在片段层中的每个宏块是多个DCT块的一个集合。DCT块的编码后序列由下列方式组成，量化了的DCT系数序列被编码为0系数(run)和非0系数(level)数字的集合(下面将详细描述)。作为预定数字字节安置的一个识别码不加入到宏块中和其每个DCT块中。换句话说，每个宏块和每个DCT块是不可变长度码序列。

如同后面所描述的，宏块是图象被16像素×16行矩阵分割出的一个单元。片段由水平连接的宏块组成。两个连续片段中一个片段的最后宏块与另一个片段的顶头宏块相连。禁止在两个相连片段之间重叠的宏块。

按照MPEG2标准，除非数据被作为宏块设置，该数据不能被解码为图象数据。宏块的数量取决于一个图象的大小。

为防止信号在解码处理和编码处理中恶化，最好对编码后数据进行编辑。为此，P图象需要一个在时间顺序上先于P图象的图象。另一方面，B图象需要一个在时间顺序上先于B图象的图象和在按照时间顺序上跟随B图象的图象。因此，不能对每个帧进行数据编辑。从这方面说，按照该实施例，一个GOP由一个I图象组成。

对一个帧的记录数据的记录区是预定的。在MPEG2标准中，由于使用可变长度编码处理，对一个帧的数据量是固定的，以便在一个帧周期中所产生的数据被记录在预定记录区中。

另外，按照该实施例，一个片段由一个宏块组成。另外，一个宏块被安置在具有预定长度的数据帧中以便数据能够被正确地记录在磁带上。

图1表示按照实施例的记录和再现设备100结构的示例。首先，将简要说明记录和再现设备100的结构。当记录数据时，从终端101输入预定格式的数字视频信号。输入的视频信号被发送到一个MPEG解码器102。MPEG解码器102对视频信号执行可变长度编码处理，和输出作为可变长度编码(VLC)数据的编码后数据。从MPEG编码器102提供的可变长度编码数据是按照MPEG2(运动图象专家组阶段2)标准的基本数据流(ES)。可变长度编码数据被发送到一个选择器103的第一输入终端。

另一方面，SDTI(串行数据传输接口)格式的数据被输入到输入终端104以便可以使用各种格式，SDTI是在ANSI／SMPTE 305M中定义的一种接口。包含按照MPEG2标准基本数据流的信号从终端104输入。由SDTI接收电路105检测该信号的同步。该信号被暂时存储在缓存器中。在该缓存器中，基本数据流被从信号中提取。所提取的基本数据流被发送给选择器103的第二输入端。

由选择器103输出和所选择的基本数据流被发送给数据流转换器106。如同后面将描述的，数据流转换器106将按照MPEG2标准定义的每个DCT块中频率成分顺序排列的DCT系数按照一个宏块的所有DCT块的频率成分顺序重新排列。重新排列的基本数据流被发送到打包电路107。

由于在基本数据流中的视频数据已经用可变长度码进行了编码，宏块的数据长度是不同的。打包电路107用固定数据帧打包每个宏块。为此，从固定数据帧中溢出的部分被称为溢出部分。打包后的数据被提供给ECC编码器108。

打包后的视频信号被提供给ECC(纠错编码)编码器108。另外，来自例如终端109的数字音频信号被提供给ECC编码器108。按照实施例，处理非压缩数字音频信号。ECC编码器108对每个同步块混合这些信号。由于该信号被混合，数据被作为磁带模式等同安放。另外，一个内码校验和一个外码校验被加入到该数据中以便使用乘积码执行纠错码编码处理。一个同步模式(用于检测同步)、一个ID(识别同步块)、和一个DID(代表所记录的数据内容)被加入到已经被纠错码编码的数据中。同步模式、ID、和DID在后面将详细描述。

ECC编码器108的输出信号被提供给记录编码电路(未示出)。该记录编码电路执行例如信道编码处理，以将从ECC编码器108所接收的信号转换为适当记录格式的信号。记录编码电路的输出信号被提供给记录放大器110。记录放大器110将从记录编码电路所接收的信号放大。放大后的信号被提供给记录头111。记录头111将记录信号以螺旋扫描方法记录到磁带120上。后面将详细描述该记录方法和格式。

当再现数据时，由再现头130再现记录在磁带120上的信号。再现出的信号被提供给再现放大器131。再现放大器131将再现出的信号进行均衡并整理其波形。产生的数据被提供给解码电路(未示出)。该解码电路将再现出的信号转换为数字信号。从再现放大器131输出的再现数字信号被提供给ECC解码器132。

ECC解码器132按照包含在再现后信号中的同步模式检测同步，并从中提取同步块。根据包含在再现后信号中的纠错码，ECC解码器132校正其中的错误。当ECC解码器132不能校正数据的错误时，ECC解码器132对其设置一个差错标记。此后，ECC解码器132混合再现后信号并将该数据重新排列为原来数据。

从ECC解码器132将视频数据输出到去打包电路133。去打包电路133将数据被记录时已经被打包的每个宏块数据进行去打包。换句话说，去打包电路133恢复了原来的可变长度码。当ECC解码器132将差错标记设置在数据中时，一个隐藏电路(未示出)校正该数据，而该数据已经以下列方式校正了错误，即以[0]填充所有数据或利用前面帧的数据替换当前帧的数据。音频数据被输出到例如终端139。

去打包电路133的输出信号被提供给数据流转换器134。该数据流转换器134执行上述数据流转换器106相反的处理。换句话说，数据流转换器134将以所有DCT块的频率成分排列的DCT系数按照每个DCT块频率成分的顺序重新排列。因此，再现后信号被转换成按照MPEG2标准的基本数据流。

该基本数据流被提供给SDTI传输电路135。SDTI传输电路135将基本数据流转换为SDTI格式的数据。从终端136输出SDTI格式的数据。另外，基本数据流被提供给MPEG解码器137。MPEG解码器137按照MPEG2标准对基本数据流进行解码并输出数字视频信号。从终端138输出数字视频信号。

按照该实施例，用螺旋扫描方式将信号记录在磁带上。以螺旋扫描方式，由安置在转动头上的磁头形成倾斜磁道。在转动磁鼓上相反位置安置了多个头。在磁带以180度左右缠绕角度缠绕到转动头上的情况下，当转动头转动180度时同时形成多个磁道。具有不同方位角的两个磁头作为一组安置在转动磁鼓上，以便相邻磁道具有不同方位角。

图2表示由上述转动头在磁带上所形成磁道格式的示例。在该示例中，一个帧的视频数据和音频数据以八磁道记录。例如，帧频率是29．97Hz、数据速率是50Mbps、有效行数量是480和有效水平像素数量是720的4801i视频信号与音频信号一起被记录。另外，帧频率是25Hz、数据速率是50Mbps、有效行数量是576和有效水平像素数量是720的576i视频信号与音频信号一起用图2所示的磁带格式记录。

一个段是由具有不同方位角的两个磁道形成。换句话说，八个磁道组成四个段。形成一个段的一对磁道按照方位角被指定为磁道号码[0]和磁道号码[1]。在图2所示的示例中，一帧的数据被记录两次。第一八磁道的磁道号码与第二八磁道的磁道号码不同。对每个帧指定唯一的磁道序列。因此，即使由于阻塞等使一对磁头不能读取数据，其它磁头能够再现该数据。

视频扇区形成在每个磁道轴向两侧上。用于音频数据的音频扇区形成在视频扇区之间。图2到3C也表示了在磁带上扇区的位置。

在该示例中，能够处理八个信道的音频数据。A1到A8分别代表信道1到8的音频数据。各个信道音频数据的位置在每个段中改变。在该示例中，每个磁道四个纠错块的视频数据被交错和分开记录在上侧扇区和下侧扇区中。在每个下侧视频扇区的预定位置上形成一个系统区。

在图2中，SAT1(Tr)和SAT2(Tm)用于伺服锁定信号的区。每个具有预定大小的间隔(Vg1，Sg1，Ag，Sg2，Sg3和Vg2)形成在相邻记录区之间。

在图2中，一帧的数据被记录在八个磁道上。可是，根据将要记录和再现的数据的格式，一帧的数据可以记录在四个磁道或六个磁道上。图3A表示了每帧六磁道的格式。在该示例中，一帧没有被记录两次。因此，磁道序列只是[0]。

如图3B所示，记录在磁带上的数据由以相同间隔分开的多个块组成。该块称为同步块。如同后面将描述的，一个同步块由一个同步模式、一个ID、一个DID、一个数据分组和一个纠错内码校验组成。同步模式用于检测同步。ID识别当前同步块。DID代表跟随的数据的内容。数据被按照同步块作为分组进行处理。换句话说，记录和再现的最小数据单元是一个同步块。一系列同步块(见图3B)形成例如一个视频扇区(见图3A)。

图4A到4E表示作为每个磁道的记录数据单元的同步块结构的示例。按照实施例，一个同步块包含一个或两个宏块。一个同步块的尺寸取决于所要处理的视频信号的格式。如图4A所示，一个同步块由一个两字节的同步模式、一个两字节的ID、一个一字节的DID、一个可在112字节到206字节范围改变的数据区和作为随后排列的内码校验的一个奇偶校验组成。数据区也称为有效负载。

两字节的同步模式用于检测同步。同步模式具有预定位模式。通过按照预定模式检测同步模式，来检测同步。

ID由包含识别每个同步块的1D0和ID1两个部分组成。图5A表示ID0和ID1的位安排的示例。ID0包含用于识别一个磁道中同步块的识别信息(即同步ID)。同步ID是串行数字。同步ID由八位组成。

ID1包含同步块的磁道信息。当MSB侧和LSB侧分别是第7位和第0位时，第7位代表磁道的上或下侧。第5到2位代表磁道上的一个段。第1位代表根据磁道方位的磁道号码。第0位代表是否是视频数据或音频数据。

DID包含有效负载的信息。DID的内容(视频数据或音频数据)取决于ID1的第0位的值。图5B表示在同步块的数据区是视频数据的情况下DID位安排的示例。DID的第7到4位被保留。DID的第3到2位代表有效负载的模式。该模式是例如有效负载的类型。DID地第3和2位代表辅助信息。DID的第1位代表作为有效负载安放的宏块数量。DID的第0位代表安置在有效负载中的视频数据是否是外码校验。

图5C表示在同步块的数据区是音频数据情况下DID位安排的示例。DID的第7到4位被保留。DID的第3位代表安置在有效负载中的数据是否是音频数据或常规数据。当有效负载包含压缩编码后的音频数据时，DID的第3位是代表数据的值。DID的第2到0位包含NTSC五场序列的信息。换句话说，在NTSC标准中，当采样频率是48kHz时，视频信号的一场等于800个采样或音频信号的801个采样。该序列每五场完成。DID的第2到0位代表序列的位置。

返回到图4A到4E，图4B到4E表示有效负载的示例。在图4B和4C中，有效负载分别包含一或两个宏块(作为可变长度码编码的数据)的视频数据。在图4B中，有效负载包含一个宏块。在此情况下，有效负载的头三个字节包含代表跟随的宏块长度的长度信息LT。长度信息LT不包含自己的长度。在图4C中，有效负载包含两个宏块。在此情况下，顺序地安置第一宏块的长度信息LT、第一宏块、第二宏块的长度信息LT和第二宏块。

图4D表示有效负载包含视频AUX(辅助)数据的情况。长度信息LT代表视频AUX数据的长度。由长度信息LT所代表的长度不包含长度信息LT的长度。长度信息LT后面跟随着五字节的系统信息、12字节PICT信息和92字节用户信息。有效负载的其余区被保留。

图4E表示有效负载包含音频数据的情况。音频数据可以打包在有效负载的所有长度中。音频数据是例如未被压缩的PCM(脉冲编码调制)信号。另一个方式，有效负载可以按照具体方法处理压缩编码的音频信号。

按照该实施例，由于同步块长度是可变的，可以按照要处理的信号格式优化地指定视频数据每个同步块的长度和音频数据每个同步块的长度。因此，可以集中处理多种不同信号格式。

下面，将详细描述记录和再现设备100的每个部分。图6表示MPEG编码器102结构的示例。来自终端150的信号被提供给块分段电路51。块分段电路151将输入信号分段成宏块，每个宏块由16像素×16行组成。宏块被提供给减法装置154的第一输入端。另外，宏块被提供给运动检测电路160。输入的图象数据也被提供给统计处理电路152。该统计处理电路152对输入图象数据执行预定的统计处理和计算其复杂性。计算结果被提供给比特速率控制电路153。

运动检测电路160将块分段电路151所提供的宏块与通过反向DCT电路162(将在后面描述)所提供的宏块进行比较(因此，从块分段电路151所提供的宏块与通过去量化电路163和反向DCT电路162所提供的宏块相比延迟了一帧(或一场))。换句话说，运动检测电路160对这些宏块执行块匹配操作并获得运动信息(一个运动矢量)。运动补偿电路161按照运动信息补偿图象数据的运动并将补偿结果提供给减法装置154的第二输入端。

减法装置154获得输入图象数据与运动补充结果之间的差值并将该差值提供给DCT电路155。DCT电路15将差值作为宏块分成DCT块，每个DCT块由8像素×8行组成。DCT电路155对每个DCT块执行DCT处理并将DCT系数输出到量化电路156。量化电路165将DCT系数量化。为此，按照从位速率控制电路153接收的控制信息控制图象数据的位速率。量化后的DCT系数被提供给去量化电路163和Z型扫描电路157。

Z型扫描电路157对DCT系数进行Z型扫描并从直流成分到较高频率成分排列每个DCT块的频率成分。产生的DCT系数被提供给VLC电路158。VLC电路158利用可变长度码对DCT系数进行编码。从输出端159获得作为按照MPEG2标准基本数据流的最终数据。基本数据流是利用宏块单元中可变长度码编码的数据。

图7A和7B表示Z型扫描电路157和VLC电路158处理的概要。如图7A所示，DCT系数是按照Z型扫描方法中从DCT块左上位置的DC成分到更高水平／垂直频率成分顺序的输出。Z型扫描电路157按照从DC成分到更高水平／垂直频率成分的顺序对每个DCT块的DCT系数进行Z型扫描。

因此，如图7B所示，排列和按照频率成分顺序获得了总计64个DCT系数(8像素×8行)。DCT系数被提供给VLC电路158。VLC电路158利用可变长度码对DCT系数进行编码。换句话说，第一系数是作为固定成分的DC成分。其余成分(AC成分)被指定为各个编码，每个具有一个RUN和一个LEVEL。结果，执行了可变长度码编码处理。码AC1、AC2、AC3、……被指定给从最低频率(最低阶)系数到最高频率(最高阶)系数。

在VLC电路158中执行的可变长度编码处理的编码后信息被提供给位速率控制电路153。比特速率控制电路153按照编码后信息和统计处理电路152对宏块复杂性所计算的结果提供比特速率控制信息给量化电路152以便能够获得合适的比特速率。量化电路156按照比特速率控制信息固定每个GOP的长度。

另一方面，去量化电路163对DCT系数去量化并将产生的DCT系数提供给反向DCT电路162。反向DCT电路162将DCT系数解码成图象数据。解码后的图象数据被提供给运动检测电路160和运动补偿电路161。

按照该实施例，只使用I图象，不使用P图象和B图象。因此，在上述MPEG编码器102的结构中，用于补偿帧或场中运动的结构可以省略。换句话说，去量化电路163、反向DCT电路162、运动补偿电路161可以省略。

数据流转换器196重新排列所接收信号的DCT系数。换句话说，数据流转换器106将按照MPEG2标准的每个DCT块频率成分顺序排列的DCT系数重新排列成为按照宏块所有DCT块频率成分的顺序的DCT系数。

图8A和8B表示由数据流转换器106重新排列的DCT系数。在(4∶2；2)格式的情况下，即亮度信号Y、色度信号Cb和色度信号Cr的比例是4；2；2，一个宏块由亮度信号Y的四个DCT块(Y1、Y2、Y3和Y4)、色度信号Cb的两个DCT块(Cb1和Cb2)和色度信号Cr的两个块(Cr1和Cr2)组成。

如上所述，MPEG编码器102按照MPEG2标准对DCT系数进行Z型扫描。如图8A所示，每个DCT块的DCT系数按照从DC成分到更高频率成分的顺序排列。在MPEG编码器102已经对一个DCT块的DCT系数进行Z型扫描后，MPEG编码器102对下一个DCT块的DCT系数进行Z型扫描。

换句话说，每个DCT块Y1、Y2、Y3和Y4的DCT系数和宏块的DCT块Cb1、Cb2、Cb3和Cb4被按照从DC成分到更高频率成分的顺序排列。如上所述，以下列方法执行可变长度码编码处理，即码DC、AC1、AC2、AC3……被指定给RUN和LEVEL组。

数据流转换器106利用可变长度码解释编码后的DCT系数，检测各个系数的结尾，和按照如图8B中所示更高频率成分的顺序排列宏块的DCT块DCT系数。换句话说，DCT块的DCT系数按照从DC成分到更高频率成分排列。

换句话说，宏块的各个DCT块DCT系数按照DC(Y1)、DC(Y2)、DC(Y3)、DC(Y4)、DC(Cb1)、DC(Cb2)、DC(Cr1)、DC(Cr2)、AC1(Y1)、AC1(Y2)、AC1(Y3)、AC1(Y4)、AC1(Cb1)、AC1(Cb2)、AC1(Cr1)、AC1(Cr2)、……顺序排列。实际上，作为RUN和LEVEL组的码按照较低频率成分顺序排列。

为在最短时间段内执行数据流转换，DCT系数应当利用像素数据速率的时钟信号重新排列，以便保证交换信号的总线的传输速率。例如，假设像素速率是27MHz／bps(每秒比特)和一个像素由八位组成，一个像素变成八位的三倍(即24位)。因此，需要27MHz×24位的带宽。当利用81MHz×8位或54MHz×16位输入或输出数据时，位宽度可以减少。因此，不需要限制每个宏块的最大长度。

当每个宏块最大长度受限制时，需要一个带宽，利用该带宽在一个宏块的传输时间内传输长度受限的数据。例如，当每个宏块的最大长度限制在512字节时，需要27MHz×8位的带宽。

当超过一个片段的一个宏块的基本数据流被提供给数据流转换器106时，它具有使宏块被限制在一个片段的功能(该功能未示出)。当从终端104提供的基本数据流是每片段一个条时，数据流转换器106将每片段一个条纹的基本数据流转换为每片段一个宏块。

另外，数据流转换器106可以具有溢出保护功能，该功能防止超过设备(即，GOP的固定长度)记录位速率的基本数据流溢出(该功能未示出)。例如，数据流转换器106把零代入DCT系数的高频率成分。

在该示例中，数据流转换器106利用可变长度码解释DCT系数并重新排列系数。可是，应当注意本发明不限于这种示例。换句话说，可以利用已经被解码的DCT系数重新排列可变长度码。

已经被转换为基本数据流的每个宏块的长度与还没有被转换为基本数据流的每个宏块的长度相同。MPEG编码器102控制比特速率以便固定每个GOP的长度。可是，每个宏块的长度是可以改变的。打包电路107将宏块的数据打包到固定数据帧中。

图9A和9B表示由打包电路107执行的对宏块的打包处理的概要。宏块被打包到具有预定数据长度的固定数据帧中。固定数据帧的数据长度与作为记录和再现数据的最小数据单元的同步块的长度相符。因此，可以方便地执行混洗和ECC编码器108的纠错码编码处理。该处理以例如八个宏块的周期执行并被指定为#1、#2、……、#8。

如图9A所示，在可变长度码编码处理中，八个宏块的长度相互不同。在该示例中，宏块#1数据、宏块#3数据、宏块#6数据每个的长度大于作为固定数据帧的一个同步块的长度。另一方面，宏块#2的数据、宏块#5的数据、宏块#7的数据和宏块#8的数据的每个长度小于一边同步块的长度。宏块#4的长度几乎等于一个同步块的数据长度。

在打包处理中，每个宏块被打包到具有一个同步块长度的固定数据帧中。因此，在一个帧周期内所产生的数据的长度是固定的。如图9B所示，大于一个同步块的宏块在按照一个同步块的长度被分开。对一个同步块长度的宏块溢出部分被打包到其它宏块的后部空白部分中，这些其它宏块每个都小于一个宏块的长度。

在图9B所示的示例中，对一个同步块的宏块#1的溢出部分被打包到宏块#2的后面空白部分。当宏块#2的长度和宏块#1的溢出部分超过一个同步块的长度时，宏块#1的其余溢出部分被打包到宏块#5的后面空白部分。接下来，宏块#3的溢出部分被打包到宏块#7的后面空白部分。另外，宏块#6的溢出部分被打包到宏块#7的后面空白部分。宏块#6的其它溢出部分被打包到宏块#8的后面空白部分。以此方式，各个宏块被打包到具有一个同步块长度的固定数据帧中。

数据流转换器106可以预定每个宏块的长度。因此，打包部分107可以检测每个宏块的最后结尾而不需要解码VLC数据和检查它的内容。

当被打包数据记录到磁带上时，长度信息LT被加入到固定数据帧中宏块的开端。长度信息LT代表宏块的长度。当被打包数据从磁带上再现时，被打包数据按照长度信息LT连接。因此，恢复宏块数据。该处理称为去打包处理。

打包电路107的输出数据被提供给ECC解码器108。无论何时ECC解码器108接收一个GOP数据，ECC解码器108混合并按照预定规则重新排列其宏块，并使屏幕位置与重新排列的宏块记录位置相关。由于宏块被混洗，可以改善对发生在连续区域上脉冲串错误的抵抗力。打包电路107可以具有这种混洗功能。

当混洗宏块时，以预定数据单元(码元)周期加入外码校验和内码校验。因此，可以执行使用乘积码的纠错码编码处理。首先，将外码校验加入到预定数量的宏块中。接下来，内码校验被加入到每个宏块中，每个宏块具有在宏块排列方向上的外码校验。内码校验被加入到内码块的单元中，内码块由与压缩处理中所使用的固定数据相同的数据序列组成。在每个内码块的开头，加入一个IDI、一个ID和一个同步模式。结果，形成一个同步块。

由内码校验和外码校验结束的一个数据块称为纠错块。

已经利用纠错码解码的数据由一个加扰电路(未示出)进行加扰。因此，频率分量被平均。产生的数据被提供给记录放大器110。记录放大器110将从加扰电路所接收的数据记录编码，以便该数据被正确地记录在磁带120上。按照该实施例，记录编码处理由部分响应预编码器执行。已经被记录编码的数据由磁头111记录在磁带120上。

接下来，将描述再现处理。记录在磁带120上的信号由再现头130再现。再现后的信号被提供给再现放大器131。均衡器利用部分响应解码处理将所再现的信号恢复为数字数据。为此，利用维特比(Viterbi)解码处理，可以改善错误率。

从再现放大器131输出的再现后数字数据被提供给ECC解码器132。ECC解码器132检测同步模式并从再现后数字数据中提取一个同步块。同步块的内码块被利用内码校验纠错，并按照同步块的ID写入存储器(未示出)的预定地址中。当码元具有利用纠错码不能校正的错误时，将一个错误标记放置在码元上。在利用内码校正一个GOP的数据后，使用写在存储器内的数据利用外码校正所产生的数据。

当码元具有纠错码不能校正的差错时，将一个差错标记设置在该码元上。外码纠错处理的差错标记被提供给数据量转换器134(将在下面描述)。

已经被纠错的数据被去混洗并恢复数据的地址。换句话说，当数据被记录时，在执行纠错码编码处理前，该数据按照预定规则被混洗。因此，当数据被再现时，对该数据进行去混洗处理。因此，以正确顺序重新排列数据。去混洗后数据被提供给去打包电路133。

去打包电路133恢复由打包电路107所打包的宏块。换句话说，同步块对应宏块。按照安置在有效负载开头的长度信息LT，连接每个宏块的数据。结果，恢复了原来的宏块。

当对磁带120以比记录速度高的速度执行高速再现操作时，或以与记录速度不同的速度执行可变速度再生操作时，旋转头的跟踪角与螺旋磁道之间的关系改变并由此能够精确地跟踪磁道。因此，由于不能获得GOP的所有信号，去打包处理不能执行。在此情况下，对每个同步块执行再现操作。为此，安置在小于同步块的宏块后的数据按照长度信息LT被作为例如零对待。在此情况下，可以利用内码校验校正数据错误。按照ID，去混洗处理可以执行。

去打包电路133的输出数据被作为转换后基本数据流提供给数据流转换器134。数据流转换器134这些与数据流转换器106相反的处理。换句话说，数据流转换器134将按照频率成分顺序排列的宏块系数重新排列成按照频率成分顺序的每个DCT块系数。因此，转换后的基本数据流被相反地转换为按照MPEG2标准的基本数据流。

在再现方的数据流转换器134结构的与在记录方的数据流转换器106结构相同。在再现方数据流转换器134的处理与记录方数据流转换器106的处理相同。因此，为简单，对再现方数据流转换器134的详细描述被省略。

在再现方执行数据流转换处理之前，应当按照在ECC解码器132中获得的外码错误标记执行错误处理。换句话说，在数据流转换处理执行前，当宏块有错误时，可以按照错误的频率成分不能恢复DCT系数。在此情况下，差错数据被用块结尾码(EOB)替代。后者频率成分的DCT系数被以零替代。同样地，当执行高速再现操作时，只有按照同步块长度的DCT系数被恢复，和其余系数被零数据替代。

由于DCT块的DCT系数被按照从DC成分到更高频率成分的顺序排列，即使根据特定位置的DCT系数被忽略，可以在宏块的每个DCT块中安置DCT系数。

如同在记录方一样，数据流转换器134的输入信号和输出信号应当具有对应宏块最大长度的足够传输速率(带宽)。当每个宏块长度被限制时，最好指定像素速率三倍大的带宽。

从数据流转换器134输出的基本数据流被提供给例如SDTI传输电路135。SDTI传输电路135将同步信号等加入到基本数据流中，并将产生的具有预定信号格式的基本数据流输出。产生的基本数据流被作为按照MPEG2标准的SDTI格式基本数据流从终端136输出。

从数据流转换器134输出的基本数据流也可以被提供给MPEG解码器137。MPEG解码器137具有按照MPEG2标准的解码器(未示出)的结构。由MPEG解码器137对基本数据流解码并被从终端138获得作为数字视频信号。

接下来，将详细描述在图1中所示的打包电路107和ECC编码器108的处理。图10表示按照图1所示实施例的记录和再现设备记录方的打包电路107和ECC编码器108的结构。

从终端102向视频编码器202提供数字视频信号。视频编码器202对数字视频信号进行压缩编码并重新排列DCT系数。视频编码器202的输出被提供给打包和外码发生部分230。另外，从终端204向打包和外码发生部分230提供系统数据(例如，视频AUX数据)。

打包和外码发生部分230的打包电路230对每个分组数据打包数字视频信号和系统数据，并重新排列该数据以便在下级的外码编码器205可以将外码校验加入到数字视频信号中。重新排列的数据被提供给外码编码器205。外码编码器205将外码校验加入到数字视频信号中。产生的数据被提供给重新排列电路206。重新排列电路206将数字视频数据按照记录顺序重新排列。产生的数字视频信号被提供给混合电路207。

另一方面，从终端210向延迟电路211提供数字音频数据。延迟电路211调节数字音频数据的延迟量。延迟后的数字音频数据被提供给打包和外码发生部分230。打包和外码发生部分230的重新排列电路212将数字音频数据与从终端223所提供的音频AUX数据一起重新排列，以便安置在重新排列电路212下行数据流上的外码编码器214可以将外码校验加入到数字音频数据中和每个纠错块的音频AUX数据中。重新排列的数据被提供给外码编码器214。外码编码器214将外码校验加入到从重新排列电路212接收的数据中。产生的数据被提供给重新排列电路215。重新排列电路215将从外码编码器214所提供的数据重新排列。重新排列的数字音频信号和音频AUX数据(此后，它们一起称为数字音频信号)被提供给混合电路207。

混合电路207以记录顺序重新排列被提供的数字视频信号和数字音频信号。如上所述，一个视频扇区、一个音频扇区和一个视频扇区被以磁头扫描方向记录在磁带上。例如，所提供的数字视频信号和数字音频信号被按照这样顺序重新排列。

ID加法电路216将一个ID数据加入到每个分组的重新排列的数据中。同步加法电路218为每个分组将一个同步模式加入到从内码编码器217所提供的数据中。同步加法电路218将同步块提供给记录放大器219。记录放大器219将同步块转换为可以记录在磁带221上的信号。记录头220将该信号记录在磁带221上。

接下来，将描述作为本发明特征的零同步。如上所述，按照本发明，包含代表[0]的长度信息和数据部分充满[00]的同步块被定义为一个零同步。

零同步用于将一个图象格式的同步块数量与另一个图象格式的相匹配，以便同步块数量在视频信号中变得灵活和可以集中记录多个格式。因此，零同步数量取决于每个图象格式。相反，常规同步块被定义为包含例如可变长度编码数据、图象标题和用户数据的块。

尽管没有定义零同步的内容，它却需要预定的存储容量。例如，在一个同步块长度为128字节的格式中需要10个零同步，1280字节的数据区被分配给一个记录区。

但是，按照本发明，一个零同步由打包电路107用于一个分组溢出部分的打包处理。换句话说，按照本发明，零同步被以同步块相同的方式处理，同步块小于用于打包处理的固定数据帧。因此，在记录媒介上的零同步的记录区可以被有效利用。另外，图象数据可以用高质量记录和再现。

图11表示按照实施例的打包电路107结构的示例。打包电路107包含ECC编码器108的一部分。假设已经按照将要处理的视频信号格式定义了所需要的零同步(零分组)数量。从终端250提供数字视频信号给打包(1)电路231和打包电路107的计数器240。

如上所述，数字视频信号作为按照MPEG2标准的基本数据流以下列方式连续传输，即一个屏幕被分成宏块，每个宏块被分成DCT块，每个DCT块被量化。按照每个宏块像素信息利用可变长度码对从终端250提供的信号编码。因此，产生的编码的长度逐一地改变。

打包(1)电路231将每个宏块分成大于或小于按照记录格式定义的数据长度一个大部分和一个小部分(以下数据长度称为固定数据长度)。例如，按照实施例，数据被按照不包含长度信息LT部分的有效负载长度分成固定数据帧长度(见图4A到4E)。分开后的数据部分被提供给一个开关电路242的第一输入终端。

开关电路242初始选择第一输入终端。因此，从打包(1)电路231输出的每个分割的数据部分通过开关电路242被提供给主存储器232。如图12所示，主存储器232具有视频区250、溢出区251和溢出区252的多个区。每个视频区250和溢出区251具有多个库，利用该库可以连续处理多个图象的数据。视频区250的每个库由一个分组区250A和一个内码区250B组成。在图12中，A部分代表视频信号一个分组(一个同步块)的一个区。

在分割的数据部分中，大于固定数据帧的部分被作为溢出数据存储到主存储器232相关库的溢出区251中。另一方面，小于固定数据帧的部分被存储在主存储器232视频区250相关库的分组区250A中。

当具有160字节长度的宏块相对于128字节分组长度的记录格式被接收时，128字节的第一部分被存储在主存储器232的分组区250A中，而32字节的第二部分被存储在溢出区251中。

打包电路107的一个零分组发生电路241产生已经被定义的一个零同步。换句话说，零分组发生电路241产生一个数据分组作为零同步，该数据分组包含具有[0]长度的长度信息LT和充满[00]的数据部分，并被写入主存储器232。当一个同步块的长度是11字节时其中三个字节被保留作为长度信息LT，和产生充满长度信息LT之前八位的数据[00]。零分组被提供给开关电路242的第二输入终端。

计数器240对输入宏块的数量进行计数。开关电路240按照从计数器240所提供的计数值选择两个输入终端之一。每个数据编码单元(例如，每个帧，每个场，或每个图象)的数量取决于要处理的记录格式。在此示例中，假设一个数据编码单元是一个图象。计数器240计数输入的宏块数量。当确定一个数据编码单元的所有宏块已经被输入并被提供给打包(1)电路231时，开关电路242将第一输入终端接到第二输入终端。

当开关电路242选择第二输入终端时，由零分组发生电路241产生的零分组被存储到主存储器232的分组区250A中。由于常规宏块的数据分组和零同步的零分组从相同路径提供，在后面的处理中常规数据分组和存储在主存储器232中的零分组可以用相同方式处理。

在这种结构中，当数据被存储到主存储器232中时，由虚线方框代表的一个混洗电路243可以仅通过改变对主存储器232的视频数据写入地址来混洗视频数据。在此情况下，不需要将常规数据分组与零分组区分开。

在打包(1)电路231的处理已经完成和对一个图象数据分组和预定数量的零分组已经被提供给主存储器232之后，执行打包(2)电路133的处理。为此，从主存储器232的分组区250A读取的视频信号被提供给打包(2)电路233。另外，从主存储器232的溢出区251读取溢出数据。溢出数据被通过由例如双端口SRAM(即，FIFO)组成的缓存器234提供给打包(2)电路233。

打包(2)电路233从主存储器232的分组区250A中连续读取作为分组的数据。当从分组区250A读取的分组的分组长度按照长度信息小于固定数据帧长度时，打包(2)电路233将从溢出区251读取的溢出数据以下列方式插入到分组中，即从分组区250A读取的分组的分组长度与溢出数据长度的总合不超过固定数据帧长度。

当在分组中插入溢出数据时，如果产生的数据的长度超过固定数据帧，超过固定数据帧的部分也是溢出数据。该部分被插入到从分组区250A读取和小于固定数据帧的另一个数据部分的后面部分。

当从分组区250A读取的数据分组是零分组时，由于零分组长度信息LT是[0]，可以根据分组的长度信息LT对溢出数据打包直到产生的长度不超过固定数据帧长度。

由打包(1)电路231和打包(2)电路233打包和插入到固定数据帧中的数据被写入到一个外码处理存储器235中。

在执行打包(2)电路233的处理之前，当溢出数据被预先写入缓存器234时，可以防止主存储器232被集中访问。因此，可以改善打包(2)电路233的处理速度。该缓存器234可以省略。

外码处理存储器235由例如一个SRAM(静态RAM)组成。SRAM具有对处理的足够的存储容量用于将外码校验加入到视频数据中。例如，外码处理存储器235具有用于存储一个纠错块的存储容量。纠错块的大小取决于要处理的视频信号的格式。当利用该实施例处理多个格式的信号时，需要外码处理存储器235的大小与最大纠错块的大小相同。

打包(2)电路233打包从主存储器232读取的数据并将打包后数据连续地写入外码处理存储器235中。当写入到外码处理存储器235的数据量变成预定值时(即，纠错块的大小)，打包(2)电路233的处理被暂时停止。外码编码器236将外码校验加入到被写入外码处理存储器235的数据中。因此，外码编码器236执行外码编码处理。

换句话说，外码编码器236以行方向从外码处理存储器235中读取数据，和产生外码校验。所产生的外码校验被写入外码处理校验235。例如，外码处理校验按照存储在外码处理存储器235中的纠错块的行方向被加入。

如上所述，在零分组和常规数据分组被存储到主存储器232后，它们被以相同方式处理。因此，外码校验也被外码编码器236加入到零分组中。

在对一个纠错块的外码编码处理完成后，从外码处理存储器235中读取已经加入了外码校验的数据。产生的数据被转换和重新排列，以便能够在下行数据流电路上容易地处理。产生的数据被写入到主存储器232中。为此，如上所述，该数据被写入视频区250相关库的内码区250B中。该数据通过控制存储在主存储器232中的数据地址被以下列方式重新排列，即行方向上已经加入了外码校验的数据以列方向被读取。从编码器250B从以例如列方向读取该数据，提供给内码编码器217，和将内码校验加入到每个分组数据中。

以此方式，完成对一个纠错块的处理。在打包(2)电路233的处理完成后，执行外码编码处理。将已经加入了外码的数据重新写入主存储器232的一系列处理按照要处理的视频信号格式中所定义的纠错块的数量(例如，32块)被重复多次。因此，完成了对一个图象的视频编码处理。

图13A到14B表示了使用零分组压缩处理的实际示例。在该示例中，假设作为固定数据帧长度的同步块长度是11字节和其中三个字节用于长度信息LT。另外，假设利用10个宏块和五个零同步处理一个帧。打包处理在这样一个单元中执行。10个宏块由MB0、MB1、……、MB9代表。同样地，五个零同步由NULL1、NULL2、……、NULL5代表。在该示例中，假设混洗电路243不执行混洗处理。

图13A到13C表示打包(1)电路231的处理。图13A表示被输入到打包(1)电路231的数据的示例。宏块MB0的数据分组被连续地提供给打包(1)电路231。宏块MB0具有不包括长度信息LT的15字节长度。因此，被提供给打包(1)电路231的宏块MB0中，长度信息LT的三字节区包含[15]。长度信息LT由每个一个字节的[0-1]、[0-2]、……、[0-g]跟随。包括长度信息LT的同步块是11个字节。因此，打包(1)电路231将宏块MB0的分组在数据[0-8]处分开，并将第一部分和第二部分分别作为数据部分和溢出部分存储到主存储器232相关库的压缩区250A中。打包(1)电路231对宏块MB0到MB9重复执行这种处理。计数器240计数宏块的数量。当输入宏块的数量变成每帧的宏块总数时(在该示例中，10个宏块)，开关电路242将第一输入终端切换到第二输入终端。因此，到主存储器232的数据路径被从打包(1)电路231切换到零分组发生部分241。

零分组发生电路241产生五个零分组NULL1、NULL2、……、NULL5。所产生的零分组被存储到主存储器232相关库的分组区250A。如图13A所示，每个零分组包含长度信息[0]和数据区被[00]填充。

因此，如图13B所示，在宏块MB0到MB9中，小于同步块的部分被连续地存储到主存储器232的相关库分组区250A中。此后，零分组NULL1到NULL5被连续地存储。如图13C所示，在宏块MB0到MB9中，超过同步块长度溢出部分被连续地存储到主存储器232相关库的溢出区251中。

此后，从主存储器232读取数据。该数据被提供给打包(2)电路233。打包(2)电路233从主存储器232的相关库的分组区250A中读取每个列的数据。当数据被读取时，如果包含长度信息LT的数据长度少于11字节，打包(2)电路233按照来自主存储器232相关库的溢出区251的长度信息LT读取预定长度的数据，以便从分组区250A读取的数据长度与从溢出区251读取的数据长度的总和变成11字节。根据从相关库的分组区250A读取的数据对从溢出区251读取的数据进行压缩。

图14A和14B表示打包(2)电路233的处理结果。图14A表示对如同图13A的一个帧处理所需要的数据分组。在该示例中，对一个帧的处理需要10个宏块MB0到MB9和五个零分组NULL1到NULL5。10个宏块MB0到MB9和五个零分组NULL1到NULL5由打包(1)电路231和打包(2)电路233压缩到图14B的阴影部分代表的作为固定数据帧长度的同步块长度中。压缩后数据被存储到外码处理存储器235中。

换句话说，宏块MB2的长度信息LT代表数据部分由三个字节组成。因此，很清楚宏块MB2的总长度小于11字节。因此，根据宏块MB2的数据部分对五个字节([0-a]到[0-e])打包从溢出区读取的数据。下一个宏块MB3的长度信息代表数据部分由一个字节组成。因此，很清楚宏块MB3的总长度少于11字节。已经被压缩到宏块MB2中[0-e]之前的数据被从溢出区读取并按照宏块MB3的数据部分被打包。

在该示例中，当最后宏块MB9被打包时，仍没有被打包的数据被留在溢出区。剩余数据被打包到零分组中。如上所述，每个零分组的长度信息LT是[0]。因此，剩余数据按照每个零分组的长度信息被打包。

例如，如图14B所示，按照零分组NULL1的长度信息，从相关库的溢出区251读取八个字节的数据。因此，零分组NULL1的长度变成11字节。为此，三个字节的数据被留在相关库的溢出区251中。该数据被打包到下一个零分组NULL2中。以此方式，溢出数据被打包到同步块，如同由零分组发生电路241所产生的零分组。

因此，按照本发明，使用零分组打包溢出数据。从而，记录媒介的存储容量可以被有效利用。另外，当图象的压缩效率低和有许多宏块大于固定数据帧时，放弃溢出数据的可能性很低。因此，可以以高质量再现图象。

混洗电路234对存储在相关库的打包区250A的数据执行混洗处理。当去打包电路133去打包数据时，在溢出数据被恢复为原来数据后，去混洗处理被执行。

接下来，将描述对实施例的改进。在图13B中，当零分组被存储在主存储器232压缩区250A的特定区中时(此后，特定区称为零分组区)，无论宏块是否存储在主存储器的另一个区中，零分组包含代表[0]的长度信息和充满[00]的数据部分。这是因为零分组区的内容不随打包处理是否被执行而改变。

换句话说，当数据被从主存储器232的打包区250A移动到外码处理存储器235时执行打包(2)电路233的打包处理。另外，已经由外码编码器236加入外码校验的数据被写入到主存储器232的内码区250B中。

这应用于由混洗电路234执行混洗处理的情况。这是因为混洗模式取决于所要处理的视频数据的格式。在主存储器232中执行打包处理前，预先确定零分组的位置。

在实施例的修改中，利用零分组内容不根据是否执行打包处理而改变的特性，可以更有效地执行对零分组的生成处理和传输处理。该实施例的修改可以利用图11所示的结构完成。

在修改中，所有主存储器232地址或零分组希望的地址由数据[00]填充。例如，当记录和再现设备100被初始启动时，存储器232的所有地址由数据[00]填充。另一个方式，当设备100被初始启动时，按照取决于所要处理视频数据格式的公式(1)给定的零分组数量，在存储器232的打包区250A中零分组的预计地址被数据[00]填充。因此，将零分组数据从零分组发生电路241传输到主存储器232的传输处理可以省略。

换句话说，代表[0]的长度信息总是被传输给主存储器232。这是因为当零分组的长度信息LT由于例如故障被毁坏时，由于作为零同步的长度[0]被丢失，去打包处理不能正确执行。

因此，按照修改的实施例，主存储器232的所有区和打包区250A的零分组区按照要处理的视频数据格式被数据[00]填充。由计数器240计数输入宏块的数量。当输入预定数量的宏块时，开关电路242将一个输入终端切换到另一个输入终端。另外，零分组发生电路241产生预定次数的代表[0]的长度信息LT并将其写入到主存储器232的预定地址中。由于不需要传输数据[00]，电路规模可以比实施例更加减少。

将描述图13A到14B所示示例的实际效果。按照实施例，有必要从零分组发生电路241向主存储器232传输五个零分组的数据，每个零分组由11字节组成(即，总共55字节)。可是，按照实施例的修改，为每个零分组所要传输的数据只是长度信息LT的三个字节。因此，当传输五个零分组时，要传输的数据只是15字节。

一般地，由于每个同步块的长度超过100字节，按照实施例的修改，从零分组发生电路241到主存储器232传输的数据数量可以明显减少。因此，对主存储器232的访问时间可以减少。

在上述示例中，数据流转换器106将按照宏块多个DCT块的频率顺序排列的每个DCT块的系数按照频率顺序重新排列。可是，应当注意，本发明不限于这种示例。换句话说，本发明可以应用于不使用数据流转换器106重新排列DCT系数的设备中。例如，本发明可以应用于直接使用MPEG数据流的情况下。

如上所述，按照本发明，利用包含代表[0]的长度信息和充满[00]的数据的零同步，可以形成按照多种记录速率的格式。

另外，按照本发明，由于零同步用于打包溢出数据，可以有效利用记录媒介的存储容量和可以改善图象质量。

另外，按照本发明，零分组发生电路被临近将输入数据分组分成溢出部分和非溢出部分并将它们分开存储在主存储器中的电路安置。选择这些电路的输出路径之一。因此，在记录数据中执行的打包处理和在再现数据中执行的去打包处理中，零同步可以用与常规同步块相同的方式处理。结果，电路规模可以减少。因此，包含零同步的视频数据可以被混洗。

另外，按照本发明，当产生零同步时，只传输长度信息。因此，所要传输数据的带宽减少。因此，可以减小零分组发生电路的电路规模。另外，用在设备中的存储器数量可以减少。

Claims (12)

1．一种数据处理设备，用于将具有可变长度的数字数据打包为每个具有一个单元长度的块，包括：

用于将具有可变长度的每个数据分组从其开端打包为多个第一块，和将大于单元长度的数据分组的溢出部分打包为已经被打包到的第一块的小于单元长度的数据块的空白部分的装置；和

用于产生包含长度为0的数据分组和溢出部分的第二块的装置。

2．权利要求1所述的数据处理设备，

其中第二块具有单元长度并包含代表长度为0的信息和由预定值数据填充的一个部分。

3．权利要求1所述的数据处理设备，

其中在一个公共处理中第一块和第二块被选择性地处理。

4．权利要求1所述的数据处理设备，

其中第二块只包含代表长度为0的信息。

5．权利要求4所述的数据处理设备，进一步包括：

第一存储装置，具有用于存储第一块和第二块的一个第一区，用于存储溢出部分的一个第二区，和与第一区和第二区不同的一个第三区；

打包装置，用于以溢出部分被全部打包到第一块或第二块的单元长度中的方式将溢出部分打包为一个第一块或一个第二块，溢出部分是从所述第一存储装置的第二区读取的，第二块是从所述第一存储装置的第一区读取的并小于单元长度；

第二存储装置，用于存储由打包装置打包到单元长度中的一个块；

外码编码装置，用于将一个外码校验加入到存储在所述第二存储装置中的一个块并将产生的块重新存储到所述第二存储器中；和

用于从所述第二存储装置中读取已经由所述外码编码装置加入了外码校验的一个块并将该块写入到所述第一存储器的第三区的装置。

6．一种数据处理方法，用于将具有可变长度的数字数据打包为每个具有单元长度的块，包括以下步骤：

将每个具有可变长度的数据分组从其开端压缩到多个第一块，和将大于单元长度的数据分组的溢出部分打包到已经被打包到的第一块的小于单元长度的数据块的空白部分。和

产生包含长度为0的数据分组和溢出部分的一个第二块。

7．一种记录设备，用于将作为每个具有可变长度的分组输入的数字数据打包为具有纠错编码处理的单元长度的块，和利用作为乘积码的纠错码对打包后的数据编码，包括：

用于将每个具有可变长度的数据分组从其开端打包为多个第一块，和将大于单元长度的数据分组的溢出部分打包到已经被打包到的第一块的小于单元长度的数据块的空白部分的装置；

用于产生包含长度为0的数据分组和溢出部分的第二块的装置；

记录数据形成装置，用于利用作为乘积码的纠错码对由多个第一块和多个第二块组成的一个数据块进行编码，将同步模式和ID加入到每个具有单元长度的块中，和形成记录数据；和

记录装置，用于将所述记录数据形成装置所形成的记录数据记录在记录介质上。

8．权利要求7中所述的记录设备，

其中第二块具有单元长度和包含代表长度为0的信息和充满预定值数据的一个部分。

9．权利要求7中所述的记录设备，

其中以一个公共处理选择性地处理第一块和第二块。

10．权利要求7中所述的记录设备，

其中第二块只包含代表长度为0的信息。

11．权利要求10中所述的记录设备，还包括：

第一存储装置，具有用于存储第一块和第二块的一个第一区，用于存储溢出部分的一个第二区，和与第一区和第二区的一个第三区；

打包装置，用于将溢出部分完全打包在第一块或第二块的单元长度中的方式将溢出部分打包到一个第一块或一个第二块，该溢出部分从所述第一存储装置的第二区读取，该第二块从所述第一存储装置的第一区读取并小于单元长度；

第二存储装置，用于存储由所述打包装置打包到单元长度内的一个块；

外码编码装置，用于将外码校验加入到存储在所述第二存储装置中的块上并将产生的块重新写入所述第二存储装置中；用于从所述第二存储装置读取由所述外码编码装置已经加入了外码校验的块并将该块写入所述第一存储器的第三区的装置；和

内码编码装置，用于将一个内码校验加入到从所述第二存储器第三区读取的块中。

12．一种记录方法，用于将作为每个具有可变长度的分组输入的数字数据打包为具有纠错编码处理的一个单元长度的块中，和利用作为乘积码的纠错码将打包后的块编码，包括步骤：

(a)将每个具有可变长度的数据分组从其开端打包为多个第一块，和将大于单元长度的数据分组的溢出部分打包到已经被打包到的第一块的小于单元长度的数据块的空白部分；

(b)产生包含长度为0的数据分组和溢出部分的第二块；

(c)利用作为乘积码的纠错码将由多个第一块和多个第二块组成的一个数据块进行编码，将同步模式和ID加入到每个具有单元长度的块中，和形成记录数据；和

(d)将在步骤(c)所形成的记录数据记录在一个记录介质上。

Images