CN1292542C - 小振幅差动接口电路 - Google Patents

小振幅差动接口电路 Download PDF

Info

Publication number
CN1292542C
CN1292542C CN200410069909.9A CN200410069909A CN1292542C CN 1292542 C CN1292542 C CN 1292542C CN 200410069909 A CN200410069909 A CN 200410069909A CN 1292542 C CN1292542 C CN 1292542C
Authority
CN
China
Prior art keywords
current source
output
current
switch element
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410069909.9A
Other languages
English (en)
Other versions
CN1607730A (zh
Inventor
青池昌洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1607730A publication Critical patent/CN1607730A/zh
Application granted granted Critical
Publication of CN1292542C publication Critical patent/CN1292542C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Abstract

一种小振幅差动接口电路，具有第一、第二及第三电流源(I1、I2、I3)、和第一及第二开关元件(SW1、SW2)，第一及第二电流源(I1、I2)的电流值相互相等，且第三电流源I3的电流值是第一及第二电流源(I1、I2)电流值的两倍，第一电流源(I1)和第三电流源(I3)通过第一开关元件(SW1)连接、第二电流源(I2)和第三电流源(I3)通过第二开关元件(SW2)连接，分别从第一开关元件(SW1)和第一电流源(I1)的连接点取第一输出(Vo1)、从第二开关元件(SW2)和第二电流源(I2)的连接点取第二输出(Vo2)。这样，可以解决在切换输出极性而两个开关元件同时关断时产生DC电平变动的问题。

Description

小振幅差动接口电路
技术领域
本发明涉及一种半导体装置间的高速接口等有用的小振幅差动接口电路。
技术背景
根据专利文献1的技术，由2个输出电流源、2个吸收电流源、4个开关元件构成小振幅差动接口的驱动电路。而根据专利文献2的技术，由1个输出电流源、1个吸收电流源、4个开关元件构成小振幅差动接口的驱动电路。任何一项技术，均可通过H电桥切换输出电流的方向，从而进行信号传输。
为了使电源低电压化，在上述专利文献1技术中省略了输出电流源的2个开关元件，将2个吸收电流源的各自电流值设定为各输出电流源的电流值的2倍。然而，在切换输出极性时，若双方的开关元件同时处于开状态，则对应于外部负载电容输出的电流与吸收的电流相等这一关系被破坏，故由外部负载电容的电荷量变化会使DC(直流)电平变化。一旦DC电平变化，发、收信间的相对接地电平变化的余量减小，最坏的情况是不能通信。由于这种同时开的状态发生在输出极性变化时，故输出信号的频率越高其影响表现得越显著。由于要求高速切换故其对策困难。
在上述专利文献2的构成中，不发生DC电平的变化，而由于在电流路径插入2个开关元件，故由这些开关元件形成的电压降大，在使电源电压低电压化时成为需解决的课题。
专利文献1：美国专利第5418478号说明书；
专利文献2：美国专利第6111431号说明书。
发明内容
本发明的目的在于消除上述现有技术存在的问题，使输出信号的DC电平不发生变化，提供面向低电压化构成的小振幅差动接口电路。
为了达到上述目的，有关本发明的小振幅差动接口电路，具有第一、第二及第三电流源、和第一及第二开关元件；上述第一及第二电流源的电流值相互相等，且上述第三电流源的电流值为上述第一及第二电流源的电流值的2倍；上述第一电流源和上述第三电流源通过上述第一开关元件连接，上述第二电流源和上述第三电流源通过上述第二开关元件连接；具有从上述第一开关元件和上述第一电流源的连接点取出第一输出，从上述第二开关元件和上述第二电流源的连接点取出第二输出的结构；还具有：在输出极性变化的过渡状态下施加到所述第一及第二开关元件各自上的控制电压成为相互相等的电压时，控制所述第一及第二开关元件均成为接通状态的单元。
根据本发明，流过第一电流源和第二电流源的电流之和为流过第三电流源的电流值。因此，即使在第一开关元件和第二开关元件同时成为接通状态，对于外部负载电容输出的电流和吸收的电流的总和为0，电荷量不发生变化，故不发生伴随输出极性变化而引起的DC电平变化。
总之，有关本发明的小振幅接口电路可以实现低电源电压动作，而且不发生输出信号的DC电平变化。而且，还不存在断开状态的电流源，具有过渡特性好的效果，和因电流源从4个减至3个而减少面积的效果。
附图说明
图1是有关本发明第一实施方式的小振幅差动接口电路的简要构成图。
图2是有关本发明第二实施方式的小振幅差动接口电路的简要构成图。
图3是表示图1中发送电路的详细构成例框图。
图4是表示图3中驱动电路内部构成的电路图。
图5是表示图3中开关控制电路内部构成的电路图。
图6是表示图3中电流控制电路内部构成的电路图。
图中：100-驱动电路，101-第一电流源晶体管，102-第二电流源晶体管，103-第三电流源晶体管，104、105-P沟道MOS晶体管，106-N沟道MOS晶体管，107-第一开关元件，108-第二开关元件，109-可变基准电流源，112-开关，113-电阻，200-开关控制电路，201、202、204、205-电阻，203-源极跟随电路，206、207-差动放大器，208、209-差动放大电路，210、211-开关，300-电流控制电路，301-加法器，302、305-运算器，303、304、306-减法器，I1-第一电流源，I2-第二电流源，I3-第三电流源，R-接收电路，Samp-输出振幅值监视信号，Sc1、Sc2-电流控制信号，Sdc-输出DC电平监视信号，SW1-第一开关元件，SW2-第二开关元件，T-发送电路，Vc1、Vc2-开关控制电压，Vo1-第一输出，Vo2-第二输出。
具体实施方式
以下参照附图说明本发明的实施方式。
图1及图2表示有关本发明实施方式的小振幅接口电路的简要构成。在两图中，T是发送电路、I1是第一电流源、I2是第二电流源、I3是第三电流源、SW1是第一开关元件、SW2是第二开关元件、Vc1是第一开关控制电压、Vc2是第二开关控制电压、Vo1是第一输出、Vo2是第二输出、CL1，CL2是负载电容、R是接收电路、RL是负载电阻、Vi是在负载电阻RL两端产生的电压。
可以得到以下两种构成的任何一种：其一构成为图1所示的第三电流源I3连接到电源(输出)侧，第一电流源I1及第二电流源I2连接到接地(吸收)侧；其二构成为图2所示的第一电流源I1及第二电流源I2连接到电源(输出)侧，第三电流源I3连接到接地(吸收)侧。
第一开关元件SW1和第二开关元件SW2在正常状态下只有其中一个处于断开状态。当第一开关元件SW1处于断开状态时，电流i通过负载电阻RL流到第一电流源I1，第二电流源I2的电流i在发送电路T内部流向第三电流源I3。同样，当第二开关元件SW2处于断开状态时，电流i通过负载电阻RL流到第二电流源I2，第一电流源I1的电流i在发送电路T内部流向第三电流源I3。在第一开关元件SW1处于断开状态时和第二开关元件SW2处于断开状态时，流过负载电阻RL的电流的方向相反，因此接收电路R根据在负载电阻RL两端产生的电压Vi进行信号判别。
另外，即使第一开关元件SW1和第二开关元件SW2同时处在接通状态，如图1及图2所示(Iout＝0)，对负载电容CL1、CL2输出的电流和吸收的电流的总和为0，电荷量不发生变化，故不发生伴随输出极性变化的DC电平变化。
图3表示图1中的发送电路T的详细构成例。在图3中，100是驱动电路，200是开关控制电路，300是电流控制电路，Vin是逻辑输入电压，Vth是阈值电压，Sc1是第一电流控制信号，Sc2是第二电流控制信号，Samp是输出振幅值监视信号，Sdc是输出DC电平监视信号。
图4表示采用CMOS构成图3中的驱动电路100的例子。图4的驱动电路100包括：作为上述第一电流源(吸收电流源)I1的N沟道MOS晶体管(第一电流源晶体管)101、作为上述第二电流源(吸收电流源)I2的N沟道MOS晶体管(第二电流源晶体管)102、作为上述第三电流源(输出电流源)I3的P沟道MOS晶体管(第三电流源晶体管)103、作为上述第一开关元件SW1的N沟道MOS晶体管107、和作为上述第二开关元件SW2的N沟道MOS晶体管108，在此基础上还包括：电流值可变的可变基准电流源109、构成镜像电流电路的第一及第二P沟道MOS晶体管104、105及N沟道MOS晶体管106、和在两输出Vo1、Vo2间串联插入的开关112及电阻113。
可变基准电流源109连接在第一P沟道MOS晶体管104的漏电极和地之间，流过第一P沟道MOS晶体管104的漏极电流。第一P沟道MOS晶体管104由可变基准电流源109的电流生成使第三电流源晶体管103动作的栅极电压。第二P沟道MOS晶体管105根据输出电流的电流值生成流入N沟道MOS晶体管106的电流。N沟道MOS晶体管106生成使第一电流源晶体管101及第二电流源晶体管102动作的栅极电压。第三电流源晶体管103的源电极接电源，栅电极与第一P沟道MOS晶体管104的栅电极连接。第一P沟道MOS晶体管104的源电极与电源连接、栅电极与自身的漏电极连接。第二P沟道MOS晶体管105栅极大小可变，栅电极与第三电流源晶体管103的栅电极连接，源电极与电源连接，漏电极与N沟道MOS晶体管106的漏电极连接。详细讲，第二P沟道MOS晶体管105由互相并联连接的多个P沟道MOS晶体管构成，其中有源晶体管的数量由电流控制信号Sc2控制。
第一电流源晶体管101及第二电流源晶体管102，其源电极接地，栅电极与N沟道MOS晶体管106的栅电极连接，漏电极分别与第一开关元件107、第二开关元件108的源电极连接。第一开关元件107的漏电极及第二开关元件108的漏电极同时与第三电流源晶体管103的漏电极连接。第一开关元件107及第二开关元件108的栅电极分别接于第一及第二开关控制电压Vc1、Vc2。第一输出Vo1与第一开关元件107的源电极连接，第二输出Vo2与第二开关元件108的源电极连接。另外，在第一输出Vo1和第二输出Vo2之间串联接入开关112和电阻113。
按照图4的构成，根据来自开关控制电路200的控制信号Vc1、Vc2决定第一开关元件107和第二开关元件108的哪一个导通，决定输出电流的方向。再者，通过改变可变基准电流源109的电流值可使输出电流值变化，通过改变第二P沟道MOS晶体管105栅极大小，来调整吸收电流和输出电流间的平衡。另外，通过闭合开关112，在第一输出Vo1和第二输出Vo2之间插入电阻113。
图4的驱动电路100，即使第一开关元件107和第二开关元件108双方均处于导通状态，DC电平也不变化。而且，输出电流的电流值及DC电平可调。同时，由于第一及第二开关元件107，108均具有源极跟随电路，故可防止由镜象效果引起的开关速度降低，可实现高速开关。
再者，通过接通与电阻113串联连接的开关112，实现与负载电阻RL并联插入电阻113，通过修正从输出端看到的负载电阻RL的值，可抑制由接收侧的电阻值变化造成的振幅值变化。而且，即使在接收侧没有负载电阻，作为电压输出型的差动接口也可利用。
图5表示图3中的开关控制电路200的内部构成。图5的开关控制电路200由以下部分构成：连接于驱动电路100的第一及第二输出Vo1、Vo2的2个电阻201、202、由与驱动电路100的第一及第二开关元件107、108等价的晶体管和电阻构成的源极跟随电路203、将由2个电阻201、202分压得到的第一及第二输出Vo1、Vo2的中点电压和以源极跟随电路203的输出电压作为输入的第一差动放大器206、向驱动电路100供给控制电压Vc1、Vc2的第一差动放大电路208、与该第一差动放大电路208等价且将差动输入端短路的第二差动放大电路209、将第二差动放大电路209的输出和第一差动放大器206的输出作为输入的第二差动放大器207、和将第一差动放大器206的输出电压分压后供给源极跟随回路203的2个电阻204、205。
源极跟随回路203的栅极输入是由第一差动放大器206的输出通过2个电阻204、205分压后得到，第一及第二差动放大电路208、209的偏置电流由第二差动放大器207的输出控制。第二差动放大电路209的两个输入及第一差动放大电路208的一个输入与同一阈值电压Vth连接，第一差动放大电路208的另一个输入是逻辑输入电压Vin。即，根据逻辑输入电压Vin比阈值电压Vth高还是低，来决定驱动电路100的第一及第二开关控制电压Vc1、Vc2，从而决定第一开关元件107和第二开关元件108的哪一个闭合。
两个开关控制电压Vc1、Vc2相等时，其开关控制电压Vc1、Vc2与第二差动放大电路209的输出相等。第二差动放大电路209的输出电压由第二差动放大器207进行反馈控制，其电压值与第一差动放大器206的输出电压相等。再者，通过反馈控制第一差动放大器206的输出电压使源极跟随回路203的输出电压与第一及第二输出Vo1、Vo2的中点电压相等。
构成源极跟随回路203的晶体管与驱动电路100的第一及第二开关元件107、108等价，因此源极跟随电路203的栅极电压，对于第一开关元件107或第二开关元件108中源极电压高的一方的元件的栅极电压，只是输出振幅的一半低的电压。因第一差动放大器206的输出电压是由2个电阻204、205构成源极跟随电路203的栅极电位的分压电路的分压比的倒数倍，故设定分压比使其电压比第一开关元件107或第二开关元件108中源极电压高的一方的元件的栅极电压还高。
另外，接有将第一开关控制电压Vc1强制接至地电平的开关210、和将第二开关控制电压Vc2强制接至地电平的开关211，以用于不通信时。
通过使用图5构成的开关控制电路200，即使晶体管在因制造分散性和温度变化造成第一及第二开关元件107、108在导通状态下的电压变化的情况下，也可以实现跟随由等价晶体管构成的源极跟随电路203的栅极电位，其结果通过跟踪第一差动放大器206的输出电压，也跟踪第一开关控制电压Vc1和第二开关控制电压Vc2相等时的电压值，可以连续取比第一及第二开关元件107、108在接通状态下的电压稍高一些的电压。
再者，通过开关210、211可以将第一及第二开关元件107、108双方均置于断开状态。这样，根据不通信时DC电平的变化，对于接收侧，可传达不使用通信线路的信息，可使接收电路R停电。
图6表示图3的电流控制电路300的内部构成。在图6中，301是加法器、303、304、306是减法器、302是乘1/2的运算器、305是绝对值化的运算器。
图6的电流控制电路300，以驱动电路100的第一及第二输出Vo1、Vo2为输入，具有输出以下信号的功能：输出DC电平监视信号Sdc、输出振幅值监视信号Samp、用于调整驱动电路100的可变基准电流源109电流值的第一电流控制信号Sc1、和用于调整驱动电路100的第二P沟道MOS晶体管105栅极大小的第二电流控制信号Sc2。
输出DC电平监视信号Sdc是驱动电路100的第一输出Vo1和第二输出Vo2的电压之和的1/2，将DC电平设定值和输出DC电平监视信号Sdc的差分，作为变更第二P沟道MOS晶体管105的栅极大小的第二电流控制信号Sc2。此外，输出振幅监视信号Samp取驱动电路100的第一输出Vo1和第二输出Vo2的电压差，将振幅设定值和输出振幅监视信号Samp的差分，作为调整可变基准电流源109的电流值的第一电流控制信号Sc1输出。第一输出Vo1和第二输出Vo2的各电压值的获取，以及加减等运算由AD转换器及运算电路完成。
通过采用图6中的电流控制电路300，可调整输出电流，而且，由于对应于负荷电容CL1、CL2可调整输入电流和输出电流之间的平衡，因此，可改变输入振幅及DC电平。还可以进行发送电路T的自检。
如上所述，利用本发明，可在输出极性变化的过渡状态防止第一及第二开关元件107、108均为断开状态，从而可防止DC电平的变动。而且，在输出极性切换时，由于在第一及第二开关元件107、108均为接通状态的时间，与变为接通状态的控制电压无关是一定的，故可将输出变化时的过渡特性保持一定。
另外，即使在改变负载电阻RL的阻值以匹配传输线路的阻抗时，由于还可通过控制电流以使其阻抗匹配，故可获得最佳振幅值。而且，在接收电路R内设有负载电阻RL的情况下，还可吸收电阻值的过程变化。并且，由于可自由设定DC电平，故可吸收因过程的分散性等引起的DC电平的变化。
产业利用的可能性
有关本发明的小振幅差动接口电路在低电源电压下动作，对于半导体过程变化具有允许范围宽的特点，可用于半导体装置间的高速接口。而且，还可用于需要高速通信方式的装置间的接口。

Claims (8)

1、一种小振幅差动接口电路，其特征在于，
具有第一、第二及第三电流源、和第一及第二开关元件；
所述第一及第二电流源的电流值相互相等，且所述第三电流源的电流值为所述第一及第二电流源的电流值的2倍；
所述第一电流源和所述第三电流源通过所述第一开关元件连接，所述第二电流源和所述第三电流源通过所述第二开关元件连接；
具有从所述第一开关元件和所述第一电流源的连接点取出第一输出，从所述第二开关元件和所述第二电流源的连接点取出第二输出的结构；
还具有：在输出极性变化的过渡状态下施加到所述第一及第二开关元件各自上的控制电压成为相互相等的电压时，控制所述第一及第二开关元件均成为接通状态的单元。
2、根据权利要求1所述的小振幅差动接口电路，其特征在于，
还具有：在所述第一及第二开关元件成为接通状态的控制电压变化时，跟随该变化而改变施加到所述第一及第二开关元件的控制电压的单元。
3、根据权利要求1所述的小振幅差动接口电路，其特征在于，
还具有：用于调整所述第一、第二及第三电流源的电流值的单元。
4、根据权利要求1所述的小振幅差动接口电路，其特征在于，
还具有：通过读取所述第一及第二输出的各电位，以供给输出振幅值监视信号和输出DC电平监视信号的单元。
5、根据权利要求4所述的小振幅差动接口电路，其特征在于，
还具有：根据所述输出振幅值监视信号，用于调整所述第一、第二及第三电流源的电流值的单元。
6、根据权利要求4所述的小振幅差动接口电路，其特征在于，
还具有：根据所述输出DC电平监视信号，用于调整所述第一、第二及第三电流源的电流值平衡的单元。
7、根据权利要求1所述的小振幅差动接口电路，其特征在于，
还具有：在不进行通信时，使所述第一及第二开关元件双方均处于关断状态的单元。
8、根据权利要求1所述的小振幅差动接口电路，其特征在于，
还具有：介于所述第一和所述第二输出之间的、开关和电阻的串联电路。
CN200410069909.9A 2003-10-15 2004-07-19 小振幅差动接口电路 Expired - Fee Related CN1292542C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP354738/2003 2003-10-15
JP2003354738 2003-10-15
JP2003354738A JP4549650B2 (ja) 2003-10-15 2003-10-15 小振幅差動インターフェース回路

Publications (2)

Publication Number Publication Date
CN1607730A CN1607730A (zh) 2005-04-20
CN1292542C true CN1292542C (zh) 2006-12-27

Family

ID=34509743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410069909.9A Expired - Fee Related CN1292542C (zh) 2003-10-15 2004-07-19 小振幅差动接口电路

Country Status (3)

Country Link
US (1) US7215157B2 (zh)
JP (1) JP4549650B2 (zh)
CN (1) CN1292542C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619463B2 (en) * 2005-02-17 2009-11-17 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Power down circuit
CN100411002C (zh) * 2005-11-15 2008-08-13 义隆电子股份有限公司 液晶显示器的低摆幅差动讯号传输装置
US7411431B2 (en) * 2006-02-06 2008-08-12 Fairchild Semiconductor Corporation Dual output differential line driver using single current
JP4841343B2 (ja) * 2006-07-19 2011-12-21 ルネサスエレクトロニクス株式会社 レシーバアンプ回路
US20090128119A1 (en) * 2007-11-16 2009-05-21 Fujitsu Microelectronics Limited Differential output circuit
US8008944B2 (en) * 2008-11-25 2011-08-30 Qualcomm Incorporated Low voltage differential signaling driver with programmable on-chip resistor termination
JP5525962B2 (ja) * 2010-08-20 2014-06-18 ルネサスエレクトロニクス株式会社 出力バッファ回路及びその制御方法
JP2012195885A (ja) * 2011-03-17 2012-10-11 Fujitsu Ltd 信号整形回路
US10892923B2 (en) * 2018-02-08 2021-01-12 Socionext Inc. Signal output circuit, transmission circuit and integrated circuit

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315934A (ja) * 1992-05-08 1993-11-26 Fujitsu Ltd 双極性データ信号発生装置
US5418478A (en) * 1993-07-30 1995-05-23 Apple Computer, Inc. CMOS differential twisted-pair driver
US5422529A (en) * 1993-12-10 1995-06-06 Rambus, Inc. Differential charge pump circuit with high differential and low common mode impedance
JPH07249975A (ja) * 1994-03-10 1995-09-26 Fujitsu Ltd 状態遷移時間制御型差動出力回路
JPH0832406A (ja) * 1994-05-12 1996-02-02 Hitachi Ltd 電圧制御フィルタ回路及び信号処理用半導体集積回路装置並びにそれを用いた信号読み取りシステム
US5530444A (en) * 1995-01-05 1996-06-25 Analog Devices, Inc. Differential amplifiers which can form a residue amplifier in sub-ranging A/D converters
EP1146642B1 (en) * 1995-05-26 2006-12-27 Rambus Inc. Phase shifter for use in a quadrature clock generator
US5621340A (en) * 1995-08-02 1997-04-15 Rambus Inc. Differential comparator for amplifying small swing signals to a full swing output
JP3699764B2 (ja) * 1996-01-31 2005-09-28 株式会社東芝 ドライバ回路装置及びインターフェース
US6111431A (en) * 1998-05-14 2000-08-29 National Semiconductor Corporation LVDS driver for backplane applications
US6005439A (en) * 1998-07-09 1999-12-21 National Semiconductor Corporation Unity gain signal amplifier
JP2000031810A (ja) * 1998-07-10 2000-01-28 Fujitsu Ltd ドライバ回路
US20030085737A1 (en) * 2001-11-08 2003-05-08 Tinsley Steven J. Innovative high speed LVDS driver circuit
US6714075B2 (en) 2001-11-16 2004-03-30 Matsushita Electric Industrial Co., Ltd. Variable gain amplifier and filter circuit
JP2003249827A (ja) * 2002-02-26 2003-09-05 Nec Microsystems Ltd 演算増幅器
JP3722779B2 (ja) * 2002-04-24 2005-11-30 Ｎｅｃマイクロシステム株式会社 差動出力回路
US6628224B1 (en) * 2002-05-24 2003-09-30 Broadcom Corporation Distributed averaging analog to digital converter topology
US6697005B2 (en) * 2002-05-24 2004-02-24 Broadcom Corporation Analog to digital converter with interpolation of reference ladder
JP2004015621A (ja) * 2002-06-10 2004-01-15 Anritsu Corp Ｌｖｄｓドライバ

Also Published As

Publication number Publication date
JP4549650B2 (ja) 2010-09-22
US7215157B2 (en) 2007-05-08
JP2005123773A (ja) 2005-05-12
CN1607730A (zh) 2005-04-20
US20050083101A1 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
CN101166026B (zh) 缓冲电路
US5469085A (en) Source follower using two pairs of NMOS and PMOS transistors
US20080048736A1 (en) Differential circuit and output buffer circuit including the same
KR100353295B1 (ko) 동적 보상 증폭기 및 그 방법
CN1252927C (zh) 半导体集成电路
CN1311635C (zh) 电平移位电路
CN1292542C (zh) 小振幅差动接口电路
CN1216880A (zh) 延迟电路
DE102006029474A1 (de) Aktive Ansteuerung von normalerweise eingeschalteten bzw. normalerweise ausgeschalteten, in einer Kaskoden-Konfiguration angeordneten Bauteilen über eine asymmetrische CMOS-Schaltung
CN1987711A (zh) 电源电路
US6154085A (en) Constant gate drive MOS analog switch
CN202649714U (zh) 用于传输晶体管栅极电压的多电平控制电路及系统
CN1524340A (zh) 高频宽低电压增益胞元及具强化互导之电压随耦器
US6760381B2 (en) High-voltage differential driver using stacked low-breakdown transistors and nested-miller compensation
KR100287446B1 (ko) 반도체장치
CN1695100A (zh) 具有表体偏压的负充电泵
JP2013502186A (ja) 低歪みのプログラマブルゲインアンプ用の動的スイッチドライバ
EP0685807A1 (en) Semiconductor integrated circuit
CN107810421B (zh) 电压监测器
CN1264508A (zh) 电子模拟开关
CN1988388A (zh) 电压选择电路
US6147556A (en) Solid-state image sensor
JP3611340B2 (ja) 半導体回路
DE19949144C1 (de) Digitale Treiberschaltung
CN1720661A (zh) 差分电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151214

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061227

Termination date: 20210719

CF01 Termination of patent right due to non-payment of annual fee