CN1300392A - 控制具有多个系统主机的总线 - Google Patents

控制具有多个系统主机的总线 Download PDF

Info

Publication number
CN1300392A
CN1300392A CN99805998A CN99805998A CN1300392A CN 1300392 A CN1300392 A CN 1300392A CN 99805998 A CN99805998 A CN 99805998A CN 99805998 A CN99805998 A CN 99805998A CN 1300392 A CN1300392 A CN 1300392A
Authority
CN
China
Prior art keywords
system processor
bus
host
compactpci
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99805998A
Other languages
English (en)
Inventor
马克·拉努斯
克里斯托弗·查尔斯·希尔
阿尼尔·吉普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1300392A publication Critical patent/CN1300392A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques

Abstract

在一个插拔系统主板(150,160,170,180)的方法中,当在第一系统处理器板(150)上检测到一个故障时,从第一系统处理器板系统主机(154)向第一桥接板系统主机(164)转移对第一CompactPCI总线(110)的控制。在一个活跃/后备结构中,对第二CompactPCI总线(120)的控制被从第二桥接板系统主机(184)转移到第二系统处理器板系统主机(174),并且在不复位系统上任何设备的情况下对第一CompactPCI总线(110)和第二CompactPCI总线(120)上的设备的控制被从第一系统处理器(152)转移到第二系统处理器(172)。

Description

控制具有多个系统主机的总线
本发明涉及总线体系结构。
常规计算机系统使用一个在系统部件之间传送数据的总线。一种流行的总线体系结构是PCI(外部部件互连)总线结构，该结构包含许多在本领域中公认的期望特性。在PCI局部总线规范，PCI专业组，5300 N.E.Elam Young Parkway,Hillsborough,Oregon中描述了PCI总线体系结构。最新开发的CompactPCI总线体系结构是PCI技术针对工业和/或嵌入式应用而设计的一种实现。在CompactPCI规范，PCI工业计算机制造商组(PCIMG)，301 Edgewater Place Suite220,Wakefield,Massachusetts中描述了CompactPCI总线体系结构。CompactPCI和PCIMG是PCI工业计算机制造商组的注册商标。
在能够运行诸如电话交换系统或数据库服务器，不使应用承受系统故障带来的风险的高可用或容错系统中提供CompactPCI总线结构的优点会比较好。控制CompactPCI总线上的总线功能的系统主机的故障会在这样的系统中导致故障。相应地，期望在CompactPCI总线结构上提供在不中断系统操作的情况下能够经受系统主机故障的高可用容错系统。
图1是本发明最优实施例的多结构底板的电路图；
图2是多结构底板的一个双工结构的电路图；
图3是多结构底板的一个扩展结构的电路图；
图4是多结构底板在一个活跃/后备模式下的一个活跃/后备结构的电路图；
图5是多结构底板在一个活跃/活跃模式下的一个活跃/后备结构的电路图；
图6是关于在一个活跃/后备结构下插拔主板的过程的流程图；
图7是关于在一个活跃/活跃结构下插拔主板的过程的流程图；
图8是系统主机的一个电路图；
图9是关于切换主机系统的过程的流程图；
图10是关于切换主机处理器的过程的流程图。
在本发明的一个最优实施例中，提供一个插拔计算机系统中的系统主机板的方法。提供一个第一CompactPCI总线，该总线被连接到一个第一系统处理器板和一个第一桥接板，其中第一系统处理器板具有一个第一系统处理器和一个第一系统处理器板系统主机，第一桥接板具有一个第一桥接板系统主机。提供一个第二CompactPCI总线，该总线被连接到一个第二系统处理器板和一个第二桥接板，其中第二系统处理器板具有一个第二系统处理器和一个第二系统处理器板系统主机，第二桥接板具有一个第二桥接板系统主机。在第一系统处理器板和第二桥接板之间提供一个第一交叉连接，并且在第二系统处理器板和第一桥接板之间提供一个第二交叉连接。
当在第一系统处理器板上检测到一个故障时，对第一CompactPCI总线的控制被从第一系统处理器板系统主机转移到第一桥接板系统主机。在一个活跃/后备结构中，从第二桥接板系统主机向第二系统处理器板系统主机转移对第二CompactPCI总线的控制，并且在不需要复位系统上的任何设备的情况下从第一系统处理器向第二系统处理器转移对第一和第二CompactPCI总线上设备的控制。
多结构底板
图1是本发明最优实施例的多结构底板的电路图。在图1中，一个底板100具有一个CompactPCI总线[1]110和一个CompactPCI总线[2]120。与CompactPCI总线[1]110相连的是一个系统处理器槽[1]112，一个桥接槽[1]114和输入/输出槽[1]116。输入/输出槽[1]116供输入/输出板[1]118插入以实现对应的设备。与CompactPCI总线[2]120相连的是一个系统处理器槽[2]126，一个桥接槽[2]124和输入/输出槽[2]126。输入/输出槽[2]126供输入/输出板[2]128插入以实现对应的设备。一个交叉连接[1]130把系统处理器槽[1]112连接到桥接槽[2]124。一个交叉连接[2]140把系统处理器槽[2]122连接到桥接槽[1]114。交叉连接[1]130最好是一个第一局部外部部件互连(PCI)总线并且交叉连接[2]140最好是一个第二局部PCI总线。
图1中还示出了连接到底100以限定整个计算机系统的系统处理器板和桥接板。如上所述，底板100提供计算机系统的多种可能的结构。根据选择的底板100结构，图1中所示的系统处理器板和桥接板的某些组合会成为当前结构并且/或处于活跃状态。具有一个系统处理器[1]152和一个系统主机[1S]154的一个系统处理器板[1]150被插入到系统处理器槽[1]112中。可选地，具有一个系统主机[1B]164和一个热插拔控制器[1]166的一个桥接板[1]160被插入到桥接槽[1]114中。具有一个系统处理器[2]172和一个系统主机[2S]174的一个系统处理器板[2]170被插入到系统处理器槽[2]122中。可选地，具有一个系统主机[2B]184和一个热插拔控制器[2]186的一个桥接板[2]180被插入到桥接槽[2]124中。系统处理器可以是Motorola MPC750处理器系统。
图2是多结构底板的一个双工结构的电路图。在双工结构中，一个第一和第二子系统以彼此独立的方式工作。在图2中，系统处理器板[1]150被插入到系统处理器槽[1]112中，并且系统处理器板[2]170被插入到系统处理器槽[2]122中。系统处理器[1]152控制CompactPCI总线[1]110上的输入/输出板[1]118以便控制在一个第一系统中用其实现的设备。系统主机[1S]154控制CompactPCI总线[1]110的总线功能。系统处理器[2]172控制CompactPCI总线[2]120上的输入/输出板[2]128以便控制在一个第二系统中用其实现的设备。系统主机[2S]174控制CompactPCI总线[2]120的总线功能。交叉连接[1]130和交叉连接[2]140均不被使用。
图3是多结构底板的一个扩展结构的电路图。在扩展结构中，一个单独的系统处理器控制两个总线上实现的设备。在图3中，系统处理器板[1]150被插入到系统处理器槽[1]112中，并且桥接板[2]180被插入到桥接槽[2]124中。系统处理器[1]152控制CompactPCI总线[1]110上的输入/输出板[1]118以便控制在用其实现的设备。系统主机[1S]154控制CompactPCI总线[1]110的总线功能。系统处理器[1]152还通过交叉连接[1]130控制CompactPCI总线[2]120上的输入/输出板[2]128以便控制在用其实现的设备。系统主机[2B]184控制CompactPCI总线[2]120的总线功能。交叉连接[2]140不被使用。
图4是多结构底板在一个活跃模式下的一个活跃/后备结构的电路图。在活跃/后备系统中，一个单独的活跃系统处理器在一个活跃模式下控制两个总线上实现的设备。如果在活跃系统处理器中出现一个故障，则一个后备处理器在一个后备模式下得到对设备的控制。在图4中，系统处理器板[1]150被插入到系统处理器槽[1]112中，并且系统处理器板[2]170被插入到系统处理器槽[2]122中。桥接板[1]160被插入到桥接槽[1]114中，并且桥接板[2]180被插入到桥接槽[2]124中。在一个活跃模式下，系统处理器板[1]150和桥接板[2]180被用作套板(companion board)。系统处理器[1]152控制CompactPCI总线[1]110上的输入/输出板[1]118并且还通过交叉连接[1]130控制CompactPCI总线[2]120上的输入/输出板[2]128。系统主机[1S]154控制CompactPCI总线[1]110的总线功能并且系统主机[2B]184控制CompactPCI总线[2]120的总线功能。交叉连接[2]140不被使用。
图5是多结构底板在一个后备模式下的一个活跃/后备结构的电路图。在后备模式下，系统处理器板[2]170和桥接板[1]160被用作套板。系统处理器[2]172控制CompactPCI总线[1]110上的输入/输出板[2]128并且还通过交叉连接[2]140控制CompactPCI总线[2]120上的输入/输出板[1]118。系统主机[1B]164控制CompactPCI总线[1]110的总线功能并且系统主机[2S]174控制CompactPCI总线[2]120的总线功能。交叉连接[1]130不被使用。
如图1所示，在一个活跃/活跃结构中，两个系统处理器板和两个桥接板均被插入。系统处理器板[1]150被插入到系统处理器槽[1]112中，并且系统处理器板[2]170被插入到系统处理器槽[2]122中。桥接板[1]160被插入到桥接槽[1]114中，并且桥接板[2]180被插入到桥接槽[2]124中。在一个双工模式下，象在上述双工结构中那样，一个第一和第二子系统以彼此独立的方式工作。系统处理器[1]152控制CompactPCI总线[1]110上的输入/输出板[1]118以便控制在一个第一系统中用其实现的设备。系统处理器[2]172控制CompactPCI总线[2]120上的输入/输出板[2]128以便控制在一个第二系统中用其实现的设备。系统主机[1S]154控制CompactPCI总线[1]110的总线功能并且系统主机[2S]174控制CompactPCI总线[2]120的总线功能。交叉连接[1]130和交叉连接[2]140均不被使用。
在活跃/活跃结构中，如果在CompactPCI总线[2]120上的系统处理器中出现一个故障，处理负载被转移到处于一个第一共享模式的系统处理器[1]152中。第一共享模式的操作方式与前面讨论的并且在图4中示出的活跃/后备结构的活跃模式相同。如果在CompactPCI总线[1]110上的系统处理器中出现一个故障，处理负载被转移到处于一个第二共享模式的系统处理器[2]172中。第二共享模式的操作方式与前面讨论的并且在图5中示出的活跃/后备结构的后备模式相同。
主板插拔
如上所示，在各个总线上提供了多个系统主机。系统处理器板[1]150，桥接板[1]160，系统处理器板[2]170和桥接板[2]180均是一个“主板”，其中在一个主板上驻留一个系统主机。结果，当在活跃主板上出现故障时可以从一个活跃系统主机向一个后备系统主机切换对两个总线上的总线功能的控制。常规CompactPCI总线结构允许“热插拔”一个CompactPCI总线上的非主机板，例如输入/输出板118中的一个或输入/输出板128中的一个。即，在不需要通过复位设备中断计算机系统操作的情况下可以取下并且更换板卡。在CompactPCI热插拔规范，PCI工业计算机制造商组，301 Edgewater Place Suite 220,Wakefield,Massachusetts中对此进行了描述。相应地，通过在每个CompactPCI总线上提供多个系统主机，本发明的最优实施例提供了热插拔主板，允许在继续工作的情况下更换故障主板的能力。结果，可以为高可用或容错应用提供CompactPCI总线结构的优点。
图6是关于最优实施例的计算机系统所执行的，在一个活跃/后备结构下插拔主板的过程的流程图。通过由系统处理器152或172，系统主机154,164,174或184和热插拔控制器166或186的一个组合来执行图6中描述的基本功能，并且在本说明书后续部分中更详细地描述了这些功能。但根据这里的描述，本领域的技术人员会认识到如何以最适合当前应用的方式来实现这些功能。在步骤605，如果在主板中检测到一个故障，则控制前进到步骤610。在步骤610中，使用交叉连接[2]140而不是交叉连接[1]130。在步骤615中，系统处理被从系统处理器[1]152传递到系统处理器[2]172。后面会更详细地解释步骤615。在步骤620中，从系统主机[1S]154向系统主机[2S]174转移对CompactPCI总线[1]110的总线功能的控制。在步骤625中，从系统主机[2B]184向系统主机[2S]174转移对CompactPCI总线[2]120的总线功能的控制。后面会参照图8和9更详细地解释系统主机转移。在步骤630中，故障主板被热插拔并且在不中断系统操作的情况下处理了主板故障。
图7是关于在一个活跃/活跃结构下插拔主板的过程的流程图。象在图6中那样，通过由系统处理器152或172，系统主机154,164,174或184和热插拔控制器166或186的一个组合来执行图6中描述的基本功能，并且在本说明书后续部分中更详细地描述了这些功能。但根据这里的描述，本领域的技术人员会认识到如何以最适合当前应用的方式来实现这些功能。在步骤705，如果在主板中检测到一个故障，则控制前进到步骤710。在步骤710中，使用交叉连接[2]140。如步骤715所示，系统处理器[2]172继续控制CompactPCI总线[2]120上的处理。在步骤720中，向系统处理器[2]172转移对CompactPCI总线[1]110上设备的处理控制。后面会参照图10更详细地解释系统处理器转移。如步骤725所示，系统主机[2S]174继续控制CompactPCI总线[2]120的总线功能。在步骤730中从系统主机[1S]154向系统主机[1B]164转移对CompactPCI总线[1]110的总线功能的控制。在步骤735中，故障主板被热插拔并且在不中断系统操作的情况下处理了主板故障。
如上所述，常规CompactPCI标准提供了热插拔能力。这样，桥接板[1]160上的热插拔控制器[1]166和桥接板[2]180上的热插拔控制器[2]186是基于在上述CompactPCI热插拔规范中定义的常规CompactPCI热插拔的设备。根据CompactPCI热插拔规范，并且根据当前应用的设计优选项和适应程度，本领域的技术人员会实现基于上述描述的热插拔控制器。但热插拔主板需要对常规CompactPCI系统主机进行一些修改以保证总线控制功能不会受到一个总线上存在两个系统主机这种情况的干扰。
图8是进行这种修改的系统主机的一个电路图。图8中的系统主机800对应于系统主机[1S]154，系统主机[1B]164，系统主机[2S]174或系统主机[2B]184。系统主机800包含一个常规PCI-PCI桥810，该设备把CompactPCI总线连接到主板上的一个局部PCI总线。桥810可以是一个DEC 21154 PCI桥仲裁器。系统主机800还包含一个专用仲裁器820。专用仲裁器820取代桥810中包含的被禁止的常规总线仲裁器的功能。专用仲裁器820与常规PCI总线仲裁器相同，除了提供几个允许系统主机切换的附加功能之外。后面参照图9解释了这些功能。
图9是关于切换主机系统的过程的流程图。象在上述各种情况中那样，通过系统主机[1S]154或系统主机[1B]164中的热插拔控制器166和专用仲裁器820执行处理以便在CompactPCI总线[1]110上的系统主机[1S]154和系统主机[1B]164之间进行切换，或者通过系统主机[2S]174或系统主机[2B]184中的热插拔控制器186和专用仲裁器820执行处理以便在CompactPCI总线[2]120上的系统主机[2S]174和系统主机[2B]184之间进行切换。在步骤905中，热插拔控制器暂停总线。更具体地，热插拔控制器向专用仲裁器820提供一个高优先权请求信号，其中专用仲裁器820只在总线空闲时才准许该信号。为此在专用仲裁器820中为热插拔控制器提供一对专用请求/准许线路。
在步骤910中，计算机系统禁止活跃系统主机提供的系统主机信号。具体地，热插拔控制器向专用仲裁器820提供一个浮动信号，该信号导致专用仲裁器820禁止其在活跃时提供的系统主机信号。一个专用浮动线路被加到专用仲裁器820中以便热插拔控制器用于此目的。被浮动信号禁止的系统主机信号包含允许总线上的设备访问总线的准许信号，复位总线上的设备的复位信号，和被提供给总线上的设备的时钟信号与中断。专用仲裁器820把其准许信号，复信号和时钟信号定义成三态信号，其中加入一个高阻态作为第三状态。浮动信号导致专用仲裁器820把三态准许信号，复位信号和时钟信号设置到第三状态并且禁止中断。在步骤915中，热插拔控制器从发生故障的活跃系统主机向后备系统主机转移控制。尽管为了描述简单按照图示的顺序进行了描述，但本发明的最优实施例在活跃系统主机禁止复位信号和时钟信号之前向后备系统主机传递这些信号，其中禁止这些信号使得复位和时钟信号不被允许处于一个会将非期望信号发送到任意设备的中间状态。并且，在结束边缘时钟信号最好处于第三状态以防止出现短周期。
系统处理器板插拔
系统处理器板的插拔需要切换系统处理器的控制。例如，在有一个影响系统处理器板[1]150的故障的情况下从系统处理器[1]152向系统处理器[2]172转移控制，或者在有一个影响系统处理器板[2]170的故障的情况下从系统处理器[2]172向系统处理器[1]152转移控制。高可用或容错应用需要在不复位系统中的设备或不中断系统操作的情况下完成系统处理器切换。但由于系统处理器[1]152和系统处理器[2]172独立工作，这种切换危及到系统。例如，在切换期间一个CompactPCI总线上的设备可以正在对活跃系统处理器的存储器进行直接存储器访问。但后备系统处理器可能未使用相同的寻址模式，使得在设备对最初期望的地址进行写操作时会破坏关键数据。本发明的最优实施例提供了后备系统处理器对系统处理器控制的无缝切换以防止出现这种破坏。
图10是关于系统处理器的无缝切换的流程图。由后备系统处理器执行图10的功能以便从活跃系统处理器切换到后备系统处理器。在步骤1005中，后备系统处理器确定是否有影响活跃系统处理器的故障，例如如上所述的，活跃系统处理板上或配套桥接板上需要从活跃系统处理器切换到后备系统处理器的故障。在步骤1010中，后备系统处理器使专用仲裁器800处于一个单主模式，使得专用仲裁器除了后备系统处理器之外不会向任何其它设备提供总线许可。在步骤1015中，后备系统处理器检查总线上的一个设备并且在步骤1020中确定该设备是否具有执行破坏操作的危险。例如，后备系统处理器访问关于设备的状态信息并且确定允许到该设备的中断，确定该设备是否具有对活跃系统处理器进行直接存储器访问的能力，并且/或确定该设备是否处于一个故障板上，例如活跃系统处理器板或配套板上的故障。
在步骤1025中，如果后备系统处理器在步骤1020中确定设备有执行破坏操作的危险，则后备系统处理器暂停该设备。例如，后备系统处理器对设备进行编程以停止其操作或改变该设备进行写操作的地址。只要在步骤1030中有更多的设备需要检查，则后备系统处理器重复步骤1015至1030。最终，在步骤1035中，暂停了所有具有执行破坏操作的危险的设备，并且后备系统处理器使专用仲裁器800处于多主模式，该模式允许专用仲裁器为不同于后备系统处理器的设备提供总线许可。
应当理解，这里描述的发明提供了在不中断设备操作的情况下热插拔一个CompactPCI总线上的一个系统主板的优点。前面已经参照最优实施例描述了本发明。但本领域的技术人员会认识到，在不偏离本发明范围的情况下可以在这些最优实施例中进行各种改变和修改。

Claims (10)

1．插拔计算机系统中的一个系统主板的方法，其中包括的步骤有：
提供一个第一CompactPCI总线，第一CompactPCI总线被连接到一个第一系统处理器板，第一系统处理器板具有一个第一系统处理器和一个第一系统处理器板系统主机，并且第一CompactPCI总线被连接到一个第一桥接板，第一桥接板具有一个第一桥接板系统主机；
提供一个第二CompactPCI总线，第二CompactPCI总线被连接到一个第二系统处理器板，第二系统处理器板具有一个第二系统处理器和一个第二系统处理器板系统主机，并且第二CompactPCI总线被连接到一个第二桥接板，第二桥接板具有一个第二桥接板系统主机；
在第一系统处理器板和第二桥接板之间提供一个第一交叉连接；
当在第一系统处理器板上检测到一个故障时从第一系统处理器板系统主机向第一桥接板系统主机转移对第一CompactPCI总线的控制。
2．如权利要求1所述的方法，其中还包括当在第一系统处理器板上检测到一个故障时从第二桥接板系统主机向第二系统处理器板系统主机转移对第二CompactPCI总线的控制的步骤。
3．如权利要求2所述的方法，其中还包括当在第一系统处理器板上检测到一个故障时从第一系统处理器向第二系统处理器转移对计算机系统的控制的步骤。
4．如权利要求1所述的方法，其中还包括当在第一系统处理器板上检测到一个故障时从第一系统处理器向第二系统处理器转移对计算机系统的控制的步骤。
5．如权利要求1所述的方法，其中在不复位任何与第一CompactPCI总线相连的设备的情况下从第一系统处理器板系统主机向第二系统处理器板系统主机转移对第一CompactPCI总线的控制。
6．插拔计算机系统中的一个系统主板的方法，其中包括的步骤有：
提供一个第一总线，第一总线被连接到一个第一系统处理器板，第一系统处理器板具有一个第一系统处理器和一个第一系统处理器板系统主机，并且第一总线被连接到一个第一桥接板，第一桥接板具有一个第一桥接板系统主机；
提供一个第二总线，第二总线被连接到一个第二系统处理器板，第二系统处理器板具有一个第二系统处理器和一个第二系统处理器板系统主机，并且第二总线被连接到一个第二桥接板，第二桥接板具有一个第二桥接板系统主机；
在第一系统处理器板和第二桥接板之间提供一个第一交叉连接；
当在第一系统处理器板上检测到一个故障时从第一系统处理器板系统主机向第一桥接板系统主机转移对第一总线的控制。
7．如权利要求6所述的方法，其中还包括当在第一系统处理器板上检测到一个故障时从第二桥接板系统主机向第二系统处理器板系统主机转移对第二总线的控制的步骤。
8．如权利要求7所述的方法，其中还包括当在第一系统处理器板上检测到一个故障时从第一系统处理器向第二系统处理器转移对计算机系统的控制的步骤。
9．如权利要求6所述的方法，其中还包括当在第一系统处理器板上检测到一个故障时从第一系统处理器向第二系统处理器转移对计算机系统的控制的步骤。
10．如权利要求6所述的方法，其中在不复位任何与第一总线相连的设备的情况下从第一系统处理器板系统主机向第二系统处理器板系统主机转移对第一总线的控制。
CN99805998A 1998-05-14 1999-05-07 控制具有多个系统主机的总线 Pending CN1300392A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/079,130 US6161197A (en) 1998-05-14 1998-05-14 Method and system for controlling a bus with multiple system hosts
US09/079,130 1998-05-14

Publications (1)

Publication Number Publication Date
CN1300392A true CN1300392A (zh) 2001-06-20

Family

ID=22148628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99805998A Pending CN1300392A (zh) 1998-05-14 1999-05-07 控制具有多个系统主机的总线

Country Status (9)

Country Link
US (1) US6161197A (zh)
EP (1) EP1076853B1 (zh)
JP (1) JP2002514815A (zh)
KR (1) KR100558667B1 (zh)
CN (1) CN1300392A (zh)
AU (1) AU3974699A (zh)
CA (1) CA2332296C (zh)
DE (1) DE69911199T2 (zh)
WO (1) WO1999059066A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100351806C (zh) * 2001-12-14 2007-11-28 英特尔公司 具有专用系统管理总线的计算机系统
CN100561456C (zh) * 2007-06-22 2009-11-18 中兴通讯股份有限公司 主备系统及主备系统间实现外部部件互连设备切换的方法
CN102082667A (zh) * 2010-11-17 2011-06-01 北京曙光天演信息技术有限公司 一种加密卡主从模式切换的方法和加密卡
CN101714109B (zh) * 2009-11-24 2013-03-20 杭州华三通信技术有限公司 双cpu系统主板的控制方法及设备

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618783B1 (en) * 1999-10-29 2003-09-09 Hewlett-Packard Development Company, L.P. Method and system for managing a PCI bus coupled to another system
AU2001251536A1 (en) * 2000-04-13 2001-10-30 Stratus Technologies International, S.A.R.L. Fault-tolerant maintenance bus, protocol, and method for using the same
US7124228B2 (en) * 2001-07-10 2006-10-17 Sun Microsystems, Inc. Bus communication architecture, in particular for multicomputing systems
US6724635B2 (en) * 2001-08-07 2004-04-20 Hewlett-Packard Development Company, L.P. LCD panel for a server system
US7103761B2 (en) * 2001-08-07 2006-09-05 Hewlett-Packard Development Company, Lp. Server system with multiple management user interfaces
US6968470B2 (en) 2001-08-07 2005-11-22 Hewlett-Packard Development Company, L.P. System and method for power management in a server system
US7263620B2 (en) * 2001-08-07 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for graceful shutdown of host processor cards in a server system
US7103654B2 (en) * 2001-08-07 2006-09-05 Hewlett-Packard Development Company, L.P. Server system with segregated management LAN and payload LAN
US7395323B2 (en) * 2001-08-07 2008-07-01 Hewlett-Packard Development Company, L.P. System and method for providing network address information in a server system
US6456498B1 (en) 2001-08-07 2002-09-24 Hewlett-Packard Co. CompactPCI-based computer system with mid-plane connector for equivalent front and back loading
US7685348B2 (en) * 2001-08-07 2010-03-23 Hewlett-Packard Development Company, L.P. Dedicated server management card with hot swap functionality
US20030065861A1 (en) * 2001-09-28 2003-04-03 Clark Clyde S. Dual system masters
US6957353B2 (en) * 2001-10-31 2005-10-18 Hewlett-Packard Development Company, L.P. System and method for providing minimal power-consuming redundant computing hardware for distributed services
KR100413252B1 (ko) * 2001-12-15 2004-01-03 엘지전자 주식회사 교환기 시스템에서 씨피씨아이 버스 관리 방법
KR100439149B1 (ko) * 2001-12-22 2004-07-07 엘지전자 주식회사 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화구조 및 방법
US7228345B2 (en) * 2002-10-15 2007-06-05 Hewlett-Packard Development Company, L.P. Server with LAN switch that connects ports based on boot progress information
US8051210B2 (en) * 2002-10-15 2011-11-01 Hewlett-Packard Development Company, L.P. Server with LAN switch that connects ports based on connection information received from first and second LANs
US7206963B2 (en) * 2003-06-12 2007-04-17 Sun Microsystems, Inc. System and method for providing switch redundancy between two server systems
CN101631083B (zh) 2009-08-07 2012-04-04 成都市华为赛门铁克科技有限公司 设备接管方法和装置及双控系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03160529A (ja) * 1989-11-18 1991-07-10 Yokogawa Electric Corp 二重化計算機システム
FR2650414B1 (fr) * 1989-07-27 1991-10-11 Bull Sa Architecture de systeme informatique comportant deux bus
US5276864A (en) * 1992-04-24 1994-01-04 International Business Machines Corp. Personal computer with alternate system controller error detection
US5812757A (en) * 1993-10-08 1998-09-22 Mitsubishi Denki Kabushiki Kaisha Processing board, a computer, and a fault recovery method for the computer
JP3424968B2 (ja) * 1993-12-24 2003-07-07 三菱電機株式会社 計算機システム及びプロセッサチップ及び障害復旧方法
US5442520A (en) * 1994-07-01 1995-08-15 Cincinnnati Milacron Inc. Apparatus for printed circuit board connection
US5838899A (en) * 1994-09-20 1998-11-17 Stratus Computer Digital data processing methods and apparatus for fault isolation
US5822512A (en) * 1995-05-19 1998-10-13 Compaq Computer Corporartion Switching control in a fault tolerant system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100351806C (zh) * 2001-12-14 2007-11-28 英特尔公司 具有专用系统管理总线的计算机系统
CN100561456C (zh) * 2007-06-22 2009-11-18 中兴通讯股份有限公司 主备系统及主备系统间实现外部部件互连设备切换的方法
CN101714109B (zh) * 2009-11-24 2013-03-20 杭州华三通信技术有限公司 双cpu系统主板的控制方法及设备
CN102082667A (zh) * 2010-11-17 2011-06-01 北京曙光天演信息技术有限公司 一种加密卡主从模式切换的方法和加密卡
CN102082667B (zh) * 2010-11-17 2013-11-13 曙光云计算技术有限公司 一种加密卡主从模式切换的方法和加密卡

Also Published As

Publication number Publication date
DE69911199D1 (de) 2003-10-16
WO1999059066A1 (en) 1999-11-18
EP1076853A1 (en) 2001-02-21
JP2002514815A (ja) 2002-05-21
KR20010042376A (ko) 2001-05-25
AU3974699A (en) 1999-11-29
EP1076853B1 (en) 2003-09-10
US6161197A (en) 2000-12-12
CA2332296C (en) 2007-11-13
KR100558667B1 (ko) 2006-03-10
CA2332296A1 (en) 1999-11-18
DE69911199T2 (de) 2004-04-01

Similar Documents

Publication Publication Date Title
CN1300392A (zh) 控制具有多个系统主机的总线
CN1300394A (zh) 在多个系统处理器之间进行切换的方法
CN1300393A (zh) 在多个系统主机之间进行切换的方法
CN1300397A (zh) 多结构的背板
CN1114867C (zh) 外围部件互连装置及其提供方法和计算机系统
TW463097B (en) Hot plug control of MP based computer system
US5754804A (en) Method and system for managing system bus communications in a data processing system
US6845467B1 (en) System and method of operation of dual redundant controllers
CN1680924A (zh) 冗余控制器仲裁方法和系统
US5765034A (en) Fencing system for standard interfaces for storage devices
CN1197018C (zh) 一种实现双系统槽的装置和方法
JP4182948B2 (ja) フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法
US20040059862A1 (en) Method and apparatus for providing redundant bus control
JP2001175545A (ja) サーバシステムおよび障害診断方法ならびに記録媒体
JP3340284B2 (ja) 冗長システム
JPS6011901A (ja) 分散形制御装置のバツクアツプ装置
JPH1011102A (ja) 二重化方式
JP2016151907A (ja) コアｉ／ｏフェールオーバー制御システムおよびコアｉ／ｏフェールオーバー制御方法
JPH04137144A (ja) データ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication