CN1306599C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1306599C
CN1306599C CNB038071231A CN03807123A CN1306599C CN 1306599 C CN1306599 C CN 1306599C CN B038071231 A CNB038071231 A CN B038071231A CN 03807123 A CN03807123 A CN 03807123A CN 1306599 C CN1306599 C CN 1306599C
Authority
CN
China
Prior art keywords
film
gate electrode
nitrogen
ferroelectric
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038071231A
Other languages
English (en)
Other versions
CN1643679A (zh
Inventor
西川孝司
大塚隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1643679A publication Critical patent/CN1643679A/zh
Application granted granted Critical
Publication of CN1306599C publication Critical patent/CN1306599C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Abstract

本发明涉及一种半导体装置，其特征在于：具有半导体基板(11)、在该半导体基板(11)上通过夹持沟道区域(14)而形成的源极区域(12)和漏极区域(13)、在所述沟道区域(14)中通过门绝缘膜(151)而形成的浮栅电极(152)、在浮栅电极(152)上形成的铁电体膜(154)、及在铁电体膜(154)上形成的控制门电极(156)。在浮栅电极(152)和铁电体膜(154)之间、及铁电体膜(154)与控制门电极(156)之间的至少一方形成有中间绝缘膜(153、155)，各中间绝缘膜(153、155)是由含有氮原子的铪氧化物所形成。

Description

半导体装置及其制造方法
技术领域
本发明是涉及在半导体基板上叠层具有浮栅电极及铁电体膜的门电极体的半导体装置及其制造方法。
背景技术
历来，即使断掉电源仍能保持信息的功能，即信息记录的非易失性，通过磁带装置、硬盘装置、光盘装置、或光磁盘装置可实现。针对这些，近几年，通过使用半导体固体元件来实现非易失性的研究很盛行。其中已经实用化的有例如闪存(flash memory)或FeRAM(铁电随机存取存储器，Ferroelectric Random Access Memory)等。这些元件不具有上述磁带装置等必要的可移动机械部分，且因形状小、消费的电力小而受到很大的关注。
有关闪存在第1文献(Applied Physics，Vol.65，No.11，(1996)：pp.1114～1124，(应用物理、第65卷、第11号(1996年)，1114～1124页)：“Flash memory technology(闪存技术)”，Hitoshi KUME(久米均))中总结了其概要。有关FeRAM技术，在第2文献(Journal of The Instituteof Electronics，Information and Communication Engineers(电子信息通信学会志)，Vol.80，No.2(1997年)，169～175页：“FeRAM The UltimateMemory(作为理想储存的铁电体储存)”，Elliott M.Philofsky)中总结了其概要。
但闪存及FeRAM中存在以下问题。
现状的闪存需要很高的动作电压，例如根据文献1，其内部最大电压为12V。这与通常在3～4V下运作的DRAM(动态随机存储器)或LSI(大规模集成电路，Large-Scale Integration)相比非常高。除此问题之外，现状的闪存的改写时间需要1毫秒～1秒，频繁地进行数据改写时会带给使用者很大的压力。
另一方面，根据文献2，FeRAM的内部电压在5V以下，与闪存相比要低。此外存取时间也为250纳秒，非常短。但是，FeRAM存在铁电体电容的切换(switching)特性有易受温度的影响的问题。此外，形成FeRAM需要高温退火，但由于作为铁电层的构成要素含有Pb或Bi等低熔点金属，因此存在这些元素向基板扩散的问题。
基于所述状况，除闪存、FeRAM之外，最近在被总称为“MFS(金属-铁电体-半导体，Metal-Ferroelectric-Semiconductor)晶体管”的非易失性记忆元件的开发研究上投入了精力。关于此，在第3文献(Journal of The Institute of Electronics，Information and CommunicationEngineers(电子信息通信学会志)，Vol.77，No.9，976～979页：“Trendof development and future of ferroelectric memories(铁电体储存的开发与将来)”，Yasuo TARUI(垂井康夫))中总结了其概要。该元件在通常的MOS晶体管的门部分配置有铁电体，根据该铁电体的极化的方向改变晶体管的沟道电导，实现非易失性的储存。
这样的MFS晶体管，采用如下结构。通常因为元素的扩散等问题很难在Si基板上直接配置铁电体。为此较多地采用把兼有扩散抑制层的绝缘体膜(Insulator)插入Si基板和铁电体膜之间的MFIS(金属-铁电体-绝缘体-半导体，Metal-Ferroelectric-Insulator-Semiconductor)构造，或采用在该MFIS构造上再插入了浮栅电极的MFMIS(金属-铁电体-金属-绝缘体-半导体，Metal-Ferroelectric-Metal-Insulator-Semiconductor)构造。
但是具有该MFMIS构造的晶体管现实中也存在一些问题。即向闸门施加电压、切换铁电体膜后，即便去除电压，铁电体膜中仍存在由其极化产生的反电场。为此，铁电体膜常常受所记忆极化的方向被解除方向的力，因此存在有难以保持极化的稳定的问题。此外，根据该反电场电流会由半导体基板或上部的控制门电极逐渐流入浮栅电极及铁电体膜。流入的电流根据铁电体膜的极化会逐渐弥补发生的浮栅电极的负荷，最终会失去所记忆的信息。即信息会挥发掉，不能发挥非易失性记忆元件的功能。
作为非易失性记忆元件，保持信息的时间称为保持时间，但如所述若信息会发挥掉，则不能充分地确保该保持时间。此外，闪存所保证的标准保持时间现在为3×108秒，相当于10年。
对于此，在MFMIS晶体管中，有通过控制其泄漏电流来延长保持时间的测试。例如：第4文献(M.Takahashi et al.，Jpn.，J.Appl.Phys.，Vol.10(2001)，pp.2923-2927)中，有在MFMIS晶体管的控制门电极和铁电体膜之间插入泄漏电流小的绝缘膜，成为MIFMIS(金属-绝缘体-铁电体-金属-绝缘体-半导体，Metal-Insulator-Ferroelectric-Metal-Insulator-Semiconductor)晶体管构造，计算报告了其保持时间可延长到1×1012秒。此外还提出了在浮栅电极和铁电体膜之间也插入绝缘膜，降低泄漏电流的MIFIMIS(金属-绝缘体-铁电体-绝缘体-金属-绝缘体-半导体，Metal-Insulator-Ferroelectric-Insulator-Metal-Insulator-Semiconductor)型的构造。
但是在MOS晶体管中，为了控制泄漏电流，正在研究用介电常数更高的绝缘膜材料代替历来设在门电极和半导体基板之间的二氧化硅、三氧化四氮、或氧氮化硅等的绝缘膜。这样介电常数高的绝缘膜，通常称为“高介电常数膜”或“high-k膜”，由于使用它可使物理性绝缘膜的厚度增加，所以可控制泄漏电流。这里所用的绝缘膜材料，例如有ZrO2、Al2O3、La2O3、PrO3、Gd2O3、Y2O3等较有希望。同样，以氧化铪(HfO2)代表的铪的氧化物或硅氧化物(HfSiOx)、硅化铝氧化物(HfSiAlOx)、氮化氧化物(HfON)等材料也有希望。
因此，为了对用于MOS晶体管的high-k膜的泄漏电流的抑制，也可考虑在MIFIMIS晶体管中导入。以下探讨MOS晶体管及MIFIMIS晶体管所要求的绝缘膜的性能。
图11是MOS晶体管及MFMIS晶体管所需要的性能指数，即SiO2换算膜厚(EOT：Equivalent Oxide Thickness)与泄漏电流密度(J)的关系。根据该图，MOS晶体管中2001年为1.6nm的EOT，2005年则预测为0.8nm。这是因为在MOS晶体管中，由于元素的微细化门极面积会减少，所以需要得到高的电容，因此要求绝缘膜的厚度非常薄。但是，由此，泄漏电流密度会上升，会由0.1A/cm2增大为1×103A/cm2。
对于此，在MFMIS晶体管中，作为非易失性元件的动作是最重要的，为了保持记忆信息，对于其泄漏电流密度2001年为1×10-8A/cm2的元件，会要求2005年在1×10-13A/cm2以下。另—方面，虽然会要求更低的EOT，但从非易失性元件该观点来看，也可考虑2005年为5nm。
这样，在历来的MOS晶体管与MFMIS晶体管中，对其绝缘膜所要求的性能有很大差异，因此仅把在MOS晶体管中研究了导入的high-k膜直接适用于MFMIS晶体管构成MIFIMIS构造可以说是不充分的。
本发明是鉴于上述问题而提出，其目的在于，提供一种在MFMIS构造上含有绝缘膜的MIFIMIS等的构造，可降低绝缘膜的泄漏电流量的半导体装置及其制造方法。
发明内容
为了解决上述问题，第一本发明中的半导体装置具有半导体基板，在该半导体基板通过夹持沟道区域而形成的源极区域和漏极区域，在所述沟道区域中通过门绝缘膜而形成的浮栅电极，在所述浮栅电极上形成的铁电体膜，及在该铁电体膜上形成的控制门电极。在所述浮栅电极和铁电体膜之间，及所述铁电体膜与控制门电极之间的至少一方形成有中间绝缘膜，所述中间绝缘膜是含有氮原子的铪氧化物所形成。
而且，第二本发明中的半导体装置的制造方法，是具有在半导体基板上通过门绝缘膜形成浮栅电极的工序，在所述浮栅电极上形成铁电体的工序，在所述铁电体膜上形成控制门电极的工序，及在所述半导体基板上形成源极区域和漏极区域工序的半导体装置的制造方法，还具有在所述浮栅电极和铁电体膜之间，及所述铁电体膜和浮栅电极之间至少一方形成中间绝缘膜的工序，所述中间绝缘膜以铪或其化合物为靶材，在成膜空间内导入含有氩、氧及氮的气体，通过溅射形成。
而且，第三本发明中的半导体装置的制造方法，是具有在半导体基板上通过门绝缘膜形成浮栅电极的工序，在所述浮栅电极上形成铁电体的工序，在所述铁电体膜上形成控制门电极的工序，及在所述半导体基板上形成源极区域和漏极区域工序的半导体装置的制造方法，还具有在所述浮栅电极和铁电体膜之间，及所述铁电体层和浮栅电极之间至少-方形成中间绝缘膜的工序，所述中间绝缘膜，是把由含有铪的有机金属化合物构成的气体、含有氧原子的气体、及含有氮原子气体作为原材料气体，通过MOCVD(金属有机物化学气相沉积，Metalorganic Chemical Vapor Deposition)来形成。
而且，第四本发明中的半导体装置的制造方法，是具有在半导体基板上通过门绝缘膜形成浮栅电极的工序，在所述浮栅电极上形成铁电体膜的工序，在所述铁电体膜上形成控制门电极的工序，及在所述半导体基板上形成源极区域和漏极区域工序的半导体装置的制造方法，还具有在所述浮栅电极和铁电体膜之间，及所述铁电体层和浮栅电极之间至少一方具有形成中间绝缘膜的工序，所述中间绝缘膜，是将HfCl4气体、H2O气体、及含有氮原子气体作为原料气体，由ALD(原子层沉积，Atomic Layer Deposition)形成。
附图说明
图1是表示本发明中半导体装置的第一实施方式的截面图。
图2是测定泄漏电流密度的装置的概略图。
图3是表示氮流量比与泄漏电流密度关系的图。
图4是表示氮流量比与介电常数关系的图。
图5是表示氮原子含有量与介电常数关系的图。
图6是图1所示半导体装置的另一实施方式的截面图。
图7是表示进行图1所示半导体装置的成膜的溅射装置的概略结构图。
图8是表示氮流量比与绝缘膜中氮含有量的关系的图。
图9是表示进行图1所示半导体装置的成膜的MOCVD装置的概略结构图。
图10是表示使用ALD进行图1所示半导体装置的成膜的概略结构的图。
图11是表示MOS晶体管及MIFIMIS晶体管中必要的EOT与泄漏电流密度关系的图。
具体实施方式
1.半导体装置
下面说明本发明中半导体装置的一个实施方式。如图1所示，该半导体装置1设置有半导体基板11，在该半导体基板11上形成的源极区域12和漏极区域13。在源极区域12和漏极区域13之间的沟道区域14上，形成门电极体15。
半导体基板11是含有p型或n型不纯物的Si半导体基板，通常所使用的是电阻率为0.1Ωcm以上50Ωcm以下的基板。而且，源极区域12和漏极区域13形成与半导体基板11不同的导电型区域。
门电极体15的构成如下。就是说，在沟道区域14上通过门绝缘膜151形成浮栅电极152，浮栅电极152上通过第一中间绝缘膜153而形成铁电体膜154。进而，在铁电体膜154上通过第二中间绝缘膜155形成控制门电极156。
浮栅电极152是为了保持由铁电体膜154所感应的电荷的电极，是由铂(Pt)、钌(Ru)、铱(Ir)，或它们的氧化物等所构成的导电性薄膜。还有，浮栅电极152也可以由上述以外的材料所构成，也可以与通常的MOS晶体管同样使用多晶硅，作为金属门电极所使用的各种金属硅化物，可以是WSi、PtSi等硅化物。或者，也可以是由它们之中的组合的叠层结构。
铁电体膜154，优选是由矫顽电场(Ec)及残留极化(Pr)等铁电体中的参数值及泄漏电流量小，且热稳定性及耐还原性高的材料所构成。例如可以使用Bi4Ti3O12(BIT)，SrBi2Ta2O9(SBT)，Pb(Zr，Ti)O3(PZT)等。
控制门电极156可以使用与MOS晶体管同样的材料，例如可以使用多晶硅，铝等。或者是，也可以使用铂(Pt)、钌(Ru)、铱(Ir)，或它们的导电性氧化物。
门绝缘膜151及各中间绝缘膜153、155，是由含有氮原子的铪氧化物，例如添加了氮的氧化铪(HfO2:N)，氮氧化铪(HfON)所形成。这里，HfO2:N表示氧化铪中含有掺杂程度的量的氮，而HfON则表示铪不仅与氧，而且还与氮化合。
这些绝缘膜151、153、155中所含有的氮原子的含有量，按以下来决定。
上述HfO:N及HfON，作为high-k膜，已经对在MOS晶体管中用于门绝缘膜做了讨论。但是，尚未弄清氮的添加量。这是由于在MOS晶体管中作为门绝缘膜而求得的性能，受到界面顺序密度、膜内固定量电荷、介电常数(或换算膜厚)、泄漏电流量、耐破坏电压、可靠性等多方面因素的影响，而对于各参数的评价尚未完了。而且，还因为MOS晶体管中所使用的门绝缘膜为几nm以下，非常薄，不能够对与各参数相关联的氮的成分进行严密的测定。进而，在MOS晶体管中，主要是评价关于晶体管结构的电气特性，关于膜厚自身的讨论不充分，这也是原因之一。
对于此，在本发明的半导体装置中，使用的绝缘膜的物理膜厚为10nm以上，较厚，且应该评价的参数主要是泄漏电流密度，所以能够系统地研究氮的组成与泄漏电流密度的关系。以下讨论氮的含有量。
图2是测定泄漏电流密度的装置的概略图。该装置2在p型半导体基板21上形成厚度为300nm的SiO2层22，在其上形成有由上部电极23/绝缘膜24/下部电极25所构成的MIM(金属-绝缘体-金属，Metal Insulator Metal)结构。该MIM结构是在厚度约为150nm的铂所构成的上部电极23与厚度约为150nm的铂所构成的下部电极25之间夹持有厚度约为30nm的绝缘膜24。在使用该装置对上部及下部电极23、25之间施加1V的电压时，测量流过绝缘膜的泄漏电流密度。此时测定的泄漏电流密度与时间的关系示于图3。
这里所使用的绝缘膜，是由后述的溅射法所形成，对氮气的流量FN对于作为溅射气体所使用的氮气的流量FN与氧气的流量FO的和的比例(以下称氮气的流量比：RN＝FN/(FN+FO))为0％、37.5％、62.5％、及85.4％等4种进行了研究。如图3所示可知，对于氮气的流量比RN为0％时，为不添加氮气的绝缘膜，氮气的流量比RN为37.5％的绝缘膜，测量开始时泄漏电流密度为一半以下。而且，随着时间的经过，泄漏电流密度减小，经过5秒之后，氮气的流量比RN为0％时的1/100以下。但是，氮气的流量比RN上升到62.5％、85.4％时，泄漏电流密度缓慢增加。以上，氮气的添加使泄漏电流密度大幅度减少，但超过某一定的量之后又上升。所以，并非氮的添加量多了就好。
图4是表示溅射中氮流量比绝缘膜RN与介电常数εr的关系。根据该图，伴随着氮流量比RN的增加，即伴随着所供给的氮的增加，绝缘膜的介电常数εr减少。所以，为了决定氮的含有量，也有必要对介电常数εr进行讨论。
图5是表示氮原子含有量(原子％)与介电常数εr关系的图。这里，绝缘膜中氮原子含有量是由XPS(X射线光电子谱仪，X-rayPhotoelectron Spectroscopy)测定装置(Physical Electronics公司制造，ESCAA5400MC)及SIMS(二次离子质谱仪)测定装置(ATOMIKA公司制造，SIMS4500)所测定。还有，在XPS测定装置中，是使X射线正极为Al-Kα线，输出为14kV、200W进行的测定。而且，在SIMS装置中，是一次离子为Cs+、二次离子为负离子、一次离子能量为2.0keV而测定的。
根据图5可知，氮原子的含量增加时，介电常数减少。这里，从抑制泄漏电流的观点，上述介电常数高时好。所以，如图3所示，根据氮即使仅有很小的含量也使泄漏电流减少，以及图5中氮原子含有量与介电常数关系，绝缘膜中氮原子的含量优选为0.1原子％以上30.0原子％以下，更优选为0.5原子％以上10.0原子％以下，特别优选为1.0原子％以上6.0原子％以下。
根据具有以上结构的本实施方式的半导体装置，在门电极体15中，在浮栅电极152与铁电体膜154之间，及铁电体膜154与控制门电极156之间，设置具有HfO:N或HfON的中间绝缘膜153、155。因此，能够取得以下的效果。就是说，在这样结构的半导体装置中，从控制门电极156流过泄漏电流，该泄漏电流通过铁电体膜154流入浮栅电极152，有补偿存储的电荷的问题。对于此，由于配置了所述中间绝缘膜153、155，所以能够可靠地抑制来自控制门电极156的泄漏电流。其结果是能够延长保持时间。
特别是，由于本实施方式中的中间绝缘膜153、155具有含氮的铪氧化物，所以能够大幅度地抑制泄漏电流，进一步延长保持时间。而且，由于中间绝缘膜153、155实现了高的介电常数，所以能够减低施加于中间绝缘膜的电压，结果是能够由低的电压驱动半导体装置。
还有，在本实施方式中是在浮栅电极152与铁电体膜154之间，及铁电体膜154与控制门电极156之间，都形成中间绝缘膜153、155，但也可以是仅在其中一方设置中间绝缘膜。例如，如图6所示，可以仅在铁电体膜154与控制门电极156之间设置中间绝缘膜155。
2.半导体的制造方法
接着，对上述结构的半导体的制造方法加以说明。这里，特别是对上述半导体装置中门电极体的成膜工序进行详细说明，对使用溅射法、MOCVD法、及ALD法的情况下的成膜方法进行说明。
2-1.溅射
图7是溅射装置的概略结构图。如该图所示，该溅射装置设置有可在内部设置半导体基板的装置主体31，与通过超高真空门阀(图示省略)与该装置主体31相连接的负载锁定室32。在装置主体31中，安装有能够使其内部减压为超高真空状态的真空泵33，半导体基板S通过负载锁定室32从大气搬送到超高真空状态的装置主体31内。这样，通过负载锁定室32而搬送半导体基板S，从而能够使装置主体31内部不直接向大气开放而进行向半导体基板S的成膜。其结果是能够使装置主体S内部的真空度长时间、高真空度地保持在例如1×10-10Torr以下，能够防止对装置主体31内部及半导体基板S的污染。
而且，在装置主体31内部，还设置有为了对设置的半导体基板S的背面加热的基板加热机构311，以及隔断靶材T与基板S之间的开闭器(shutter)312。该开闭器312在成膜时从靶材T与基板S之间取下，另一方面，在成膜以外的时间隔断靶材T与基板S之间，防止靶材材料T在基板S上堆积。还有，这里靶材T使用的是金属铪。进而，装置主体31上，通过气体供给线37连接有收存作为溅射原料的气体的三个气体罐34、35、36。这些气体罐34、35、36中分别收存氧气、氮气与氩气。
接着，对使用上述装置的成膜工序加以说明。这里，对形成门绝缘膜的工序进行说明。首先，将Si基板等半导体基板S通过负载锁定室32而搬入装置主体31内而设置，之后，花费时间对装置主体31的内部充分减压。这种情况下，优选内部压力减到1×10-7Torr以下。还有，在这种状态下，由开闭器312将靶材T与基板S之间隔断。
接着，由加热机构311对基板温度加热。此时，优选基板的温度为200℃以上650℃以下，更优选为250℃以上350℃以下。接着，打开气体供给线37的阀，仅将氩气供给到装置主体31内部，进行成膜。该成膜中的供给流量与装置主体31的容积、真空泵33的排气速度有关，但优选为1sccm以上100sccm以下，更优选为5sccm以上20sccm以下。还有，成膜中的全压与装置主体31的容积、真空泵33的排气速度、以及电压施加装置(图示省略)的性能有关，通常优选为0.1Torr以上100mTorr以下，更优选为1Torr以上20mTorr以下。
接着，以氩气作为溅射气体，在装置主体31内发生等离子体。在该状态的少许时间期间，靶材T的表面随时间由氩等离子体所清洗。此时，由于开闭器312关闭，所以靶材T不会在Si基板S上堆积。清洗的时间与靶材T的状态有关，通常是3分钟以上60分钟以下，优选为5分钟以上30分钟以下。
靶材表面的清洗结束后，等离子体临时停止，之后，添加氩气，并将氧气及氮气导入装置主体31内。而且，在三种气体混合的状态下，再次发生等离子体。待装置主体31内的气体流量、施加电压、真空度等稳定后，开放开闭器312，在基板S上堆积添加了氮的氧化铪所构成的门绝缘膜。其后，经过既定的时间得到所希望的膜厚时，关闭开闭器312，去除施加电力，同时停止溅射气体的供给。还有，得到所希望的膜厚的时间，优选能够由预先测定的成膜速度而计算出。
门绝缘膜的成膜终了时，将基板S从装置主体31取出。而且，图1所示的浮栅电极152、第一中间绝缘膜153、铁电体膜154、第二中间绝缘膜155、以及控制门电极156都与门绝缘膜同样由上述溅射装置成膜。之后，由光刻法在控制门电极156上形成抗蚀图，通过蚀刻而形成门电极体15。接着，对门电极体15进行掩模，由共知的离子注入法等形成源极区域12与漏极区域13，最后进行退火处理，还有，退火处理可以是在各绝缘膜成膜后分别进行。而且，由离子注入法形成源极区域12与漏极区域13，也可以在门电极体15的形成中途进行。
在退火处理中，优选退火的温度为200℃以上1100℃以下，更优选为550℃以上750℃以下。退火的时间与退火的温度有关，优选为5秒以上3600秒以下，例如在退火温度为700℃时，优选为5分钟以上30分钟以下。而且，退火的环境因使用的金属电极及基板上安装的其它元件而不同，例如在使用铂作为电极的情况下，优选氮气的浓度为80％以上，更优选为100％。
然而，为了在绝缘膜中含有适当的氮原子，控制作为溅射气体而供给的氮气的流量比，即控制氮的流量比RN是必要的。因此，对氮的流量比与绝缘膜中氮含有量的关系进行调查的结果示于图8。根据该图可知，伴随着氮的流量比RN增加，氮含有量也增加。而且，即使是氮的流量比RN增加，氮含有量也在上述所设定的适当的氮原子含有量的范围内。所以，若还考虑到为了使铪而氧化供给的氧气的量，优选溅射中氮的流量比RN为0.05以上0.90以下，更优选为0.1以上0.4以下。还有，由于氩气对铪在基板上堆积产生影响所优选，但不对氧及氮产生影响，所以氩气的流量不必考虑。
本发明的溅射并不限于上述，可以进行各种变更。例如，在上述说明中，是使用金属铪作为靶材，但也可以使用HfO2等铪的化合物。而且，铁电体膜也可以采用溅射以外的方法形成，例如可以采用溶胶-凝胶法及MOCVD法等来形成。
2-2.MOCVD法
以下，对使用MOCVD(Metal Organic Chemical Vapor Deposition)法形成绝缘膜的方法加以说明。这里，主要对形成门绝缘膜的方法进行说明。图9是表示使用该方法的MOCVD装置的概略结构的图。如该图所示，该装置设置有可在内部设置半导体基板的装置主体41，装置主体41内设置的半导体基板S的背面由基板加热机构411进行加热而构成。在装置主体41内，安装有将其内部减压为超高真空状态的真空泵42，及收存作为MOCVD原料的气体的三个气体罐43、44、45。这些气体罐43、44、45通过气体供给线46而连接于装置主体41，其中分别收存有叔丁氧基铪气体(Hf(O-t-C4H9)4)、氧气、与氮气。这些气体能够以液体状态收存于各气体罐43、44、45，为了对应于使用的情况，各气体罐43、44、45上设置有将各液体供给到装置主体41的泵431、441、451。而且，在原料为液体的状态的情况下，气化后供给到装置主体41。
接着，对使用上述MOCVD装置的成膜工序加以说明。首先，将Si基板等半导体基板S装入装置主体41内，之后，经充分时间对装置主体41的内部减压。优选此时的压力为1×10-5Torr以下。接着，对基板加热机构411通电，对Si基板S加热。此时，优选基板的温度为200℃以上750℃以下，进而优选为250℃以上350℃以下。
接着，将叔丁氧基铪气体、氧气、与氮气导入到装置主体41内部，开始进行成膜。成膜中的混合气体的流量与装置主体41的容积、真空泵42的排气速度有关，但优选为1sccm以上100sccm以下，更优选为5sccm以上20sccm以下。还有，成膜中的全压与装置主体41的容积、真空泵的排气速度、以及电压施加装置(图示省略)的性能有关，通常优选为0.1Torr以上500mTorr以下，更优选为10Torr以上200mTorr以下。
其后，经过既定的时间得到所希望的膜厚时，停止气体的供给，成膜终了。还有，直到得到所希望的膜厚的时间，优选能够由预先测定的成膜速度计算出。
绝缘膜的成膜终了时，将基板S从装置主体41取出。与溅射的情况同样，在浮栅电极161、第一中间绝缘膜162、铁电体膜163、第二中间绝缘膜164、以及控制门电极165形成之后，形成源极区域12与漏极区域13。各中间绝缘膜162、164，与门绝缘膜15同样，可以由MOCVD装置而成膜。而且，与溅射的情况同样进行退火处理。关于退火处理，可以以与上述溅射同样的条件进行处理。
然而，在上述成膜工序中，叔丁氧基铪气体、氧气与氮气的流量比是一个重要的参数，对于所形成的绝缘膜的电气特性有很强的影响。特别是，氧气与氮气的流量比，即氮的流量比RN，决定对成膜后氧化铪中氮的添加量，所以特别重要。优选该氮的流量比RN为0.05以上0.9以下，更优选为0.1以上0.4以下。
以上，表示了使用MOCVD形成半导体装置绝缘膜的方法的一例，但本发明的MOCVD方法也不限于此，可以进行各种变更。例如，在上述说明中，为了向绝缘膜中供给铪，使用的是叔丁氧基铪气体，但也不限于此，只要是含铪的有机金属化合物即可使用。例如可使用异丙氧基铪(Hf(O-i-C3H7)4)，铪DPM配位化合物(Hf(C11H19O2)4)，异丙氧基铪DPM配位化合物(Hf(O-i-C3H7)2(C11H19O2)2)，四甲基铪(Hf(CH4)4)等。
而且，还可以使用氧气以外的含有氧原子的气体，例如水蒸气。进而，也可以使用氮气以外的含有氮原子的气体，例如一氧化二氮(N2O)、一氧化氮(NO)、肼(N2H4)、二异丙基胺((i-C3H7)2NH)、叔丁胺((t-ChH9)NH2)、氨(NH3)、三甲基铵(N(CH3)3)等。
2-3.ALD法
接着，对使用ALD(Atomic Layer Deposition)法的绝缘膜的成膜加以说明。由于ALD法中所使用的成膜装置与图9所示的装置大体相同，所以使用图9的装置加以说明，对于相同的结构都赋予同样的符号，其详细说明予以省略。ALD法与MOCVD法的大的不同点在于装置主体41内供给的气体的种类与供给的顺序，结果是成膜的速度与膜的平坦性不同。使用的原料为四氯化铪(HfCl4)，水(H2O)，与肼(N2H4)，它们以气体的状态供给到装置主体41。这些原料可以以气体的状态收存于气体罐43、44、45，也可以以液体状态而收存。但是，在使用液体的情况下，加热成为气体状态后再供给到装置主体41。进而，除了这些气体罐之外，装置主体是还连接有收存有净化气体的氮体的气体罐。
接着，说明成膜的顺序。首先，将Si基板S等装入装置主体41内，之后，经充分时间对装置主体41的内部减压。优选此时的压力为1×10-5Torr以下。接着，给基板加热机构411通电、对Si基板S加热。此时，优选基板的温度为20℃以上550℃以下，进而优选为30℃以上300℃以下。
接着，依照图10的时间流程表，将气体顺次供给到装置主体41内。首先将净化气体的氮体供给到装置主体41，使多余的元素从Si基板S的表面脱离(步骤(a))。接着，停止净化气体，将HfCl4气体供给到装置主体41内，开始成膜(步骤(b))。接着，停止HfCl4气体的供给，将净化气体供给到装置主体41(步骤(c))。由此，净化气体吸附于基板表面，表面覆盖率大于1的多余的HfCl4脱离。之后，停止净化气体，供给H2O(步骤(d))。由此，基板表面吸附的HfCl4与H2O反应，形成HfO2的膜。同时HCl脱离。
接着，停止H2O的供给，再次供给净化气体，基板S上吸附的多余的H2O脱离(步骤(e))。接着，停止净化气体的供给，向装置主体41内供给肼，使基板表面吸附肼气体。该肼由基板S的热而分解，由此生成的氮被HfO2的表面所捕获(步骤(f))。而且，停止肼气体的供给，供给净化气体。由此能够使基板上吸附的多余的肼脱离(步骤(g))。还有，如后所述，(步骤(h))是下一个循环的开始，与(步骤(b))相同。
以上步骤(a)～步骤(g)的一连串的流程构成成膜工序的一个循环，由该循环能够形成供给氮的HfO2的一个分子层的膜。而且，通过重复这样的循环，能够形成更厚的HfO2的膜。成膜的终了与上述各制造方法同样。即得到所希望膜厚的成膜循环，由事先测定的成膜速度计算出，在重复这样的循环之后，停止气体的供给，成膜终了。
该成膜中的气体的流量，与装置主体41的容积、真空泵42的排气速度有关，但优选为1sccm以上100sccm以下，更优选为5sccm以上20sccm以下。而且，成膜中的全压与装置主体41的容积、真空泵42的排气速度、以及电压施加装置的性能有关，通常优选为0.1Torr以上500mTorr以下，更优选为10Torr以上200mTorr以下。
绝缘膜的成膜终了时，将基板从装置主体取出。与上述各方法同样，形成浮栅电极、第一中间绝缘膜、铁电体膜、第二中间绝缘膜、以及控制门电极，接着形成源极区域与漏极区域。各中间绝缘膜，与门绝缘膜同样，可以由ALD装置而成膜。之后，与溅射的情况同样进行退火处理。关于退火处理，可以以与溅射同样的条件下处理。
然而，在该ALD方法中，向绝缘膜供给氮的肼气体的流量FH很重要，，肼气体的流量对于H2O的流量FH2O与肼气体的流量的和的比例，即肼气体的流量比RH(＝FH/(FH+FH2O))是重要的参数。优选该流量比RH为0.05以上0.90以下，更优选为0.1以上0.4以下。还有，所谓肼气体的流量FH，是步骤(f)中所供给的肼气体的流量，所谓H2O气体的流量FH2O，是步骤(d)中所供给的H2O气体的流量。
以上，表示了使用ALD形成绝缘膜的方法的一例，但本发明中使用的ALD方法也不限于此，可以进行各种变更。例如，在上述说明中，作为净化气体使用的是氮气，但只要是非活性气体即可，例如可以使用氩气，氖气等。
而且，在上述说明中，为了向绝缘膜供给氮使用的是肼，但只要是含氮的物质都可以，例如可以使用氮气(N2)、一氧化二氮(N2O)、一氧化氮(NO)、氨(NH3)、三甲基铵(N(CH3)3)等。它们可以单独使用，也可以两种以上混合使用。
根据本发明，可提供在MFMIS结构中设置有绝缘膜的MIFIMIS等的结构中，能够减低绝缘膜的泄漏电流量的半导体装置及方法。由该半导体装置，可提供减低泄漏电流量的开关元件。

Claims (5)

1.一种半导体装置，其特征在于：具有半导体基板、在该半导体基板上通过夹持沟道区域而形成的源极区域和漏极区域、在所述沟道区域中通过门绝缘膜而形成的浮栅电极、在所述浮栅电极上形成的铁电体膜、及在该铁电体膜上形成的控制门电极，
在所述浮栅电极和铁电体膜之间，及所述铁电体膜与控制门电极之间的至少一方形成有中间绝缘膜，所述中间绝缘膜是由含有氮原子的铪氧化物所构成，
所述中间绝缘膜含有0.1原子％以上、30.0原子％以下的氮原子。
2.根据权利要求1中所述的半导体装置，其特征在于：在所述浮栅电极与铁电体膜之间，及所述铁电体膜和控制门电极之间均形成所述中间绝缘膜。
3.根据权利要求1中所述的半导体装置，其特征在于：所述门绝缘膜是由含有氮原子的铪氧化物所构成。
4.根据权利要求1中所述的半导体装置，其特征在于：所述中间绝缘膜含有0.5原子％以上、10.0原子％以下的氮原子。
5.根据权利要求1中所述的半导体装置，其特征在于：所述中间绝缘膜含有1.0原子％以上、6.0原子％以下的氮原子。
CNB038071231A 2002-03-26 2003-03-24 半导体装置及其制造方法 Expired - Fee Related CN1306599C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP85284/2002 2002-03-26
JP2002085284 2002-03-26

Publications (2)

Publication Number Publication Date
CN1643679A CN1643679A (zh) 2005-07-20
CN1306599C true CN1306599C (zh) 2007-03-21

Family

ID=28449249

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038071231A Expired - Fee Related CN1306599C (zh) 2002-03-26 2003-03-24 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US7135736B2 (zh)
JP (1) JP3622055B2 (zh)
CN (1) CN1306599C (zh)
AU (1) AU2003221212A1 (zh)
WO (1) WO2003081667A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091693A (zh) * 2017-11-03 2018-05-29 中国科学院微电子研究所 铁电场效应晶体管及其制备方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US20030235961A1 (en) * 2002-04-17 2003-12-25 Applied Materials, Inc. Cyclical sequential deposition of multicomponent films
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
JP5019297B2 (ja) * 2002-08-20 2012-09-05 独立行政法人産業技術総合研究所 半導体強誘電体記憶デバイスの製造方法
JP4212435B2 (ja) * 2003-08-29 2009-01-21 株式会社東芝 半導体装置およびその製造方法
JP4277268B2 (ja) 2003-11-28 2009-06-10 ローム株式会社 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US20060153995A1 (en) * 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
KR100642635B1 (ko) * 2004-07-06 2006-11-10 삼성전자주식회사 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들
US7138680B2 (en) * 2004-09-14 2006-11-21 Infineon Technologies Ag Memory device with floating gate stack
US20060125027A1 (en) * 2004-12-10 2006-06-15 National Applied Research Laboratories Nonvolatile flash memory with HfO2 nanocrystal
US20070020890A1 (en) * 2005-07-19 2007-01-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
US20070049043A1 (en) * 2005-08-23 2007-03-01 Applied Materials, Inc. Nitrogen profile engineering in HI-K nitridation for device performance enhancement and reliability improvement
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
KR100641075B1 (ko) * 2005-09-20 2006-11-01 삼성전자주식회사 트랜지스터, 이의 형성 방법, 이를 포함하는 반도체 장치및 그 제조 방법
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
JP2007141170A (ja) * 2005-11-22 2007-06-07 Matsushita Electric Ind Co Ltd データキャリアシステム及びそのデータの退避復元方法
US7436034B2 (en) * 2005-12-19 2008-10-14 International Business Machines Corporation Metal oxynitride as a pFET material
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
JP4719035B2 (ja) * 2006-03-13 2011-07-06 株式会社東芝 不揮発性半導体メモリ装置及びその製造方法
US20070252299A1 (en) * 2006-04-27 2007-11-01 Applied Materials, Inc. Synchronization of precursor pulsing and wafer rotation
US7798096B2 (en) * 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US8389976B2 (en) * 2006-12-29 2013-03-05 Intel Corporation Methods of forming carbon nanotube transistors for high speed circuit operation and structures formed thereby
US7791172B2 (en) * 2007-03-19 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
JP4549401B2 (ja) * 2008-03-11 2010-09-22 富士通株式会社 抵抗記憶素子の製造方法
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8491967B2 (en) * 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
JP5468227B2 (ja) * 2008-09-30 2014-04-09 株式会社東芝 半導体記憶素子、半導体記憶素子の製造方法
JP5864637B2 (ja) 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) * 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
CN105788864B (zh) * 2016-02-29 2017-12-08 湘潭大学 一种提高pzt铁电薄膜负电容的方法
JP6751866B2 (ja) * 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
KR20180097377A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
CN108538850B (zh) * 2018-04-18 2020-11-03 湘潭大学 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11302810B1 (en) * 2020-11-20 2022-04-12 International Business Machines Corporation Ferroelectric field effect transistor with nanowire core
US20220199631A1 (en) * 2020-12-22 2022-06-23 Advanced Nanoscale Devices Ferroelectric semiconducting floating gate field-effect transistor
US11690228B2 (en) * 2021-02-25 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Annealed seed layer to improve ferroelectric properties of memory layer
EP4075481A1 (en) * 2021-04-15 2022-10-19 Terra Quantum AG Field effect transistor with a negative capacitance gate structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624404A (ja) * 1985-06-29 1987-01-10 Shimadzu Corp ワツクストラツプ装置
CN1090428A (zh) * 1993-01-15 1994-08-03 山东大学 钛酸铋铁电薄膜的制备方法
CN1211827A (zh) * 1997-09-15 1999-03-24 国际商业机器公司 带有阻性耦合浮栅的铁电存储晶体管
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
EP1124262A2 (en) * 2000-02-11 2001-08-16 Sharp Kabushiki Kaisha Multilayer dielectric stack and method
US20010028582A1 (en) * 2000-04-07 2001-10-11 Yasuo Tarui Ferroelectric memory element
CN1338113A (zh) * 1999-01-14 2002-02-27 塞姆特里克斯公司 带覆盖层的铁电装置及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US28582A (en) * 1860-06-05 Bedstead
JPH06204404A (ja) * 1992-12-28 1994-07-22 Hitachi Ltd 半導体装置、並びに容量素子およびその製造方法
JPH11168069A (ja) 1997-12-03 1999-06-22 Nec Corp 半導体装置の製造方法
JPH11168096A (ja) 1997-12-04 1999-06-22 Sony Corp 高誘電酸化膜の形成方法
US6048766A (en) * 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
EP1220318A4 (en) * 1999-09-30 2007-06-06 Rohm Co Ltd NON-VOLATILE MEMORY
JP2002313966A (ja) * 2001-04-16 2002-10-25 Yasuo Tarui トランジスタ型強誘電体不揮発性記憶素子とその製造方法
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624404A (ja) * 1985-06-29 1987-01-10 Shimadzu Corp ワツクストラツプ装置
CN1090428A (zh) * 1993-01-15 1994-08-03 山东大学 钛酸铋铁电薄膜的制备方法
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
CN1211827A (zh) * 1997-09-15 1999-03-24 国际商业机器公司 带有阻性耦合浮栅的铁电存储晶体管
CN1338113A (zh) * 1999-01-14 2002-02-27 塞姆特里克斯公司 带覆盖层的铁电装置及其制造方法
EP1124262A2 (en) * 2000-02-11 2001-08-16 Sharp Kabushiki Kaisha Multilayer dielectric stack and method
US20010028582A1 (en) * 2000-04-07 2001-10-11 Yasuo Tarui Ferroelectric memory element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091693A (zh) * 2017-11-03 2018-05-29 中国科学院微电子研究所 铁电场效应晶体管及其制备方法

Also Published As

Publication number Publication date
JP3622055B2 (ja) 2005-02-23
US7135736B2 (en) 2006-11-14
CN1643679A (zh) 2005-07-20
WO2003081667A1 (en) 2003-10-02
JPWO2003081667A1 (ja) 2005-07-28
US20040036111A1 (en) 2004-02-26
AU2003221212A1 (en) 2003-10-08

Similar Documents

Publication Publication Date Title
CN1306599C (zh) 半导体装置及其制造方法
US11552082B2 (en) Reducing gate induced drain leakage in DRAM wordline
KR100763559B1 (ko) 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법
US20090309187A1 (en) Semiconductor Device and Method of Fabricating the Same
KR20140029041A (ko) 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
CN107452742A (zh) 半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管
US6998275B2 (en) Hydrogen-less CVD TiN process for FeRAM VIA0 barrier application
JP5655585B2 (ja) 半導体装置の製造方法
US20130071986A1 (en) Partial etch of dram electrode
US20060216954A1 (en) Method for manufacturing semiconductor device
US7300852B2 (en) Method for manufacturing capacitor of semiconductor element
JP5608317B2 (ja) キャパシタ用電極及びその製造方法、半導体装置
JP2003163285A (ja) 誘電膜、キャパシタ、その製造方法、半導体素子及びその製造方法
CN1918704A (zh) 半导体装置及其制造方法
US20130171797A1 (en) Method for forming multi-component layer, method for forming multi-component dielectric layer and method for fabricating semiconductor device
JP4616830B2 (ja) 半導体装置の製造方法
US20040023416A1 (en) Method for forming a paraelectric semiconductor device
JP2007329286A (ja) 半導体装置、およびその製造方法
JP2008192914A (ja) 半導体装置及びその製造方法
Lee et al. The electrical properties of high-dielectric-constant and ferroelectric thin films for very large scale integration circuits
JP2000232102A (ja) 誘電体膜の製造方法
US20090057677A1 (en) Ferroelectric device and method for fabricating the same
JP2004363151A (ja) 半導体記憶装置およびその製造方法
JP5360023B2 (ja) 半導体装置及びその製造方法
JP2004356439A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070321

Termination date: 20100324