CN1309075C - 静电放电保护电路 - Google Patents
静电放电保护电路 Download PDFInfo
- Publication number
- CN1309075C CN1309075C CNB2004100869992A CN200410086999A CN1309075C CN 1309075 C CN1309075 C CN 1309075C CN B2004100869992 A CNB2004100869992 A CN B2004100869992A CN 200410086999 A CN200410086999 A CN 200410086999A CN 1309075 C CN1309075 C CN 1309075C
- Authority
- CN
- China
- Prior art keywords
- electrode
- filtering unit
- transistor
- protection circuit
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Abstract
本发明是关于一种静电放电保护电路,是适用于一通讯领域的高频集成电路中,主要特征是在于本发明可以藉由将一用以滤波的晶体管的漏极或源极一端浮接(Floating),使其可以藉由内部的寄生双载子接面(bipolarjunction)导通,达到不会造成组件短路及符合工业界测试要求的静电放电保护电路。
Description
技术领域
本发明是有关于半导体集成电路技术,特别有关于一种静电放电保护结构及其制造方法。
背景技术
在集成电路(ICs)的应用上,导体、半导体及绝缘层等材料已被广泛使用,其中藉由薄膜沉积技术(Thin Film Deposition),即可将上述各材料分层沉积于待制晶片(wafer)表面,以形成半导体组件如晶体管或电容等。
然而在半导体装置中,静电放电(ESD:electrostatic discharge)经常在干燥环境下因碰触带静电体而自芯片的输出入垫(I/O pad)侵入,造成集成电路损伤。
当CMOS制程技术缩小到次微米阶段,先进的制程技术,例如更薄的栅极氧化层,更短的信道长度,更浅的漏极/源极接面深度,LDD(低掺杂浓度漏极)结构,以及金属硅化物(silicided)扩散层等,这些先进的制程反而严重地降低次微米CMOSIC的静电放电防护能力,根据前述,因MOS晶体管因其具有容易破裂(rupture)的薄栅极氧化层(thin gate oxide),因此对高电压放电(high voltage discharges)极为敏感,一般静电放电引起电子组件失效者可分为电压型损伤和电流型损伤,而依据人体模型,高静电电压可能源自于人体碰触到集成电路接脚,其可能产生超过2000V的电荷并以较长期间的高电流脉冲型态出现;另依据机器模型,高静电电压亦可能来自集成电路接脚与不良接地导体,如测试机台的接触,其则能以较短期间的高电压脉冲型态出现。
为加强ESD防护能力,大都在输出入垫片(I/O pad)外围做上静电放电保护电路,例如图1所示,静电放电保护电路10是设于输出入垫片11(I/O pad)与内部电路12之间,以对静电放电进行限电位和过滤,避免发生ESD损伤。
图2为一典型的静电放电保护电路10的电路示意图,在此为一NMOS晶体管(亦可为如PMOS或CMOS等金氧半(MOS)晶体管),正常运作时晶体管100并不导通,当有高静电电压欲进行静电放电时,晶体管100利用内建杂散NPN双载子晶体管(build-in parastic npn bipolar transistor)而导通,并传导大量的ESD电流使内部电路12组件不致遭受损伤,上述电路并可承受至少7.5kV的人体模式的静电放电轰击以及350V的机械模式的静电放电轰击。
例如美国专利第5821587号即揭露由晶体管所组成的静电放电保护电路,但因此电路并不具滤波效果,较不适于应用于通讯领域的高频半导体组件中。
图3为习知另一种应用于通讯领域半导体组件中的静电放电保护电路10’,其除了包括有图1中的NMOS晶体管100外,并设有另一晶体管101,电晶101体的源极及漏极是耦接至接地端(GND),藉以当作一电容以滤波用。
虽然藉由上述ESD电路可提供一较佳的滤波效果,但由于其栅极氧化层(Gate oxide)所能承受的漏电流较小,ESD瞬间的大电流很容易就把NMOS的栅极击穿而造成组件短路的永久性破坏,使芯片无法正常工作;且此电路仅能承受1.5kV的人体模式的静电放电轰击以及150V的机械模式的静电放电轰击,无法符合目前工业界对ESD电压必需要能够承受至少2kV的人体模式的静电放电轰击,200V的机械模式的测试规范。
因此根据上述,上述传统的静电放电保护电路由于其所能承受的漏电流较小,ESD瞬间的大电流很容易就把该NMOS的栅极击穿而造成组件短路的永久性破坏,使芯片无法正常工作;且其ESD测试亦无法符合工业界其规范标准,不具实用性。
发明内容
有鉴于此,本发明的目的就在于提供一静电放电保护电路,其可以藉由将一用以滤波的晶体管的漏极或源极一端浮接(Floating),使其可以藉由内部的寄生双载子接面(bipolar junction)导通,达到不会造成组件短路及符合工业界测试要求的静电放电保护电路。
为达上述目的,本发明提供一静电放电保护电路,是连接于一输出入垫片与内部电路之间,该静电放电保护电路是包括:至少一第一晶体管,是接收由输出入垫片所传输的静电放电电源而导通,藉以传输静电放电电源至一低参考电位上;至少一第二晶体管,具有一第一电极、第二电极及一第三电极,其中该第一电极是耦接至该输出入垫片至该内部电路的导电路径上,该第二电极是耦接至一低参考电位上,该第三电极是呈一浮接(floating)状态。
附图说明
图1为习知一静电放电保护电路的电路方块示意图;
图2为图1中静电放电保护电路的一电路示意图;
图3为习知另一静电放电保护电路的电路示意图;
图4为本发明静电放电保护电路一较佳实施例的电路示意图;
图5为静电放电保护电路的滤波组件应用在集成电路上的实际布局(layout)示意图;及
图6为不同静电保护电路在其电流-电压特性曲线的相对应位置示意图。
符号说明:
10、10’、13~静电放电保护电路; 11~输出入垫片;
12~内部电路; 100、101~NMOS晶体管;
130~第一晶体管; 131~第二晶体管;
14~源极区域; 15~栅极区域;
16~漏极区域;
A、B、C~特性曲线。
具体实施方式
为了让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合所附图标,作详细说明如下:
图4所示为本发明静电放电保护电路一较佳实施例的电路方块示意图,是连接于输出入垫片11与内部电路12之间,其是包括一第一晶体管130及一第二晶体管131。
第一晶体管130,在本较佳实施例为一NMOS晶体管(亦可为如PMOS或CMOS等金氧半(MOS)晶体管),其漏极是耦接至输出入垫片11至内部电路12的导电传输路径上,其栅极及源极则耦接至一低电源端(VSS或GND)。
第二晶体管131,在本较佳实施例为一NMOS晶体管,亦可为如PMOS或CMOS等金氧半(MOS)晶体管,藉以作为一滤波组件,其栅极(第一电极)是耦接至输出入垫片11至内部电路12的导电传输路径上,漏极(第二电极)是呈浮接状态(floating),而源极(第三电极)则耦接至一低电源端(VSS或GND)。
正常运作时第一晶体管130及第二晶体管131并不导通,当有高静电电压欲进行静电放电时,第一晶体管130利用内建杂散NPN双载子晶体管(build-in parastic npn bipolar transistor)而导通,并传导大量的ESD电流至低电源端;第二晶体管131为一滤波组件,藉以过滤高频噪声,当有大电流至第二晶体管131的栅极时,其漏极处电位会被推高(pull high),经由寄生双载子接面(bipolar junction)导通,将ESD电流传至低电源端。
图5为静电放电保护电路的滤波组件应用在集成电路上的实际布局(layout)结构示意图,在此实施例中滤波组件131’是由多个NMOS晶体管以多指状结构(multi-finger type)排列,其是在一P型基底或P形井区2上形成一有源区20,在有源区20中则包括多个源极区域(第二电极区域)14,其是形成于有源区20表面的既定区域,每一源极区域14并分别耦接至低电源端(VSS或GND);多个漏极区域(第三电极区域)16,其是形成于有源区20相对源极区域14的相对位置,每一漏极区域16是呈浮接(floating)状态;多个栅极区域15(第三电极区域),分别形成于每一源极区域14以及漏极区域16的有源区20表面,每一栅极区域15亦电是连接至高电源端(VDD)。
图6为不同静电保护电路在其电流-电压特性曲线的相对应位置示意图,X轴代表电压(V),Y轴代表电流(A);本图的三条特性曲线分别为图2静电放电保护电路10的电流-电压特性曲线A,其所能承受的电压为8V,最大电流为3.8A,其ESD耐受能力的效能相对为最佳;特性曲线B为图4静电放电保护电路13的电流-电压特性曲线,其所能承受的电压约为6.8V,最大电流为2.5A,其ESD耐受能力的效能相对为次之;特性曲线C为图3静电放电保护电路10’的电流-电压特性曲线,其所能承受的电压约为6V,最大电流为1.5A,ESD耐受能力的效能相对为最差。
以一般的工业标准而言,集成电路产品必需要能够承受至少2kV的人体模式的静电放电轰击,200V的机械模式的静电放电轰击;而本发明的静电放电保护电路经实验测试后,可承受2.5KV的人体模式的静电放电轰击以及200V的机械模式静电放电轰击,可完全符合工业界的需求;而藉由将晶体管的一端浮接(Floating),亦不会因大电流击穿栅极氧化层而造成组件的永久性损坏。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (15)
1.一静电放电保护电路,是连接于一输出入垫片与内部电路之间,该静电放电保护电路是包括:
至少一第一MOS晶体管,是接收由输出入垫片所传输的静电放电电源而导通,藉以传输静电放电电源;及
至少一第二MOS晶体管,具有一第一电极、第二电极及一第三电极,其中该第一电极是该第二MOS晶体管的栅极,该第一电极与该第一MOS晶体管耦接在该输出入垫片至该内部电路的导电路径上,该第二电极是耦接至一低电源端,该第三电极是呈一浮接状态。
2.根据权利要求1所述的静电放电保护电路,其中该第一晶体管及该第二晶体管为一NMOS晶体管。
3.根据权利要求1所述的静电放电保护电路,其中该第一晶体管及该第二晶体管为一PMOS晶体管。
4.根据权利要求2所述的静电放电保护电路,其中第二电极为源极,该第三电极为漏极。
5.根据权利要求3所述的静电放电保护电路,其中第二电极为漏极,该第三电极为源极。
6.一滤波组件,是设于一静电放电保护电路中,其中该静电放电保电路是连接于一输出入垫片与内部电路之间,该滤波组件是包括一MOS晶体管,该MOS晶体管包括:
一第一电极是该MOS晶体管的栅极,是耦接至一输出入垫片至内部电路的导电路径上;
一第二电极,是耦接至一低电源端;及
一第三电极,是呈一浮接状态。
7.根据权利要求6所述的滤波组件,该滤波组件为一NMOS晶体管。
8.根据权利要求6所述的滤波组件,该滤波组件为一PMOS晶体管。
9.根据权利要求7所述的滤波组件,其中第二电极为源极,该第三电极为漏极。
10.根据权利要求8所述的滤波组件,其中第二电极为漏极,该第三电极为源极。
11.一滤波组件布局结构,是适用于一静电放电保护电路,其包括有多个呈指状排列的MOS晶体管,上述MOS晶体管的布局结构各自包括一第一电极区域、第二电极区域以及第三电极区域,该等第一电极区域是该等MOS晶体管的栅极其中各该第一电极区域是耦接至一输出入垫片至内部电路的导电路径上;各该第二电极区域是耦接至一低电源端;及各该第三电极区域是呈一浮接状态。
12.根据权利要求11所述的滤波组件布局结构,该滤波组件为一NMOS晶体管。
13.根据权利要求11所述的滤波组件布局结构,该滤波组件为一PMOS晶体管。
14.根据权利要求12所述的滤波组件布局结构,其中第二电极区域为源极区域,该第三电极为漏极区域。
15.根据权利要求13所述的滤波组件布局结构,其中第二电极区域为漏极区域,该第三电极区域为源极区域。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/694,129 US6937457B2 (en) | 2003-10-27 | 2003-10-27 | Decoupling capacitor |
US10/694,129 | 2003-10-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1612338A CN1612338A (zh) | 2005-05-04 |
CN1309075C true CN1309075C (zh) | 2007-04-04 |
Family
ID=34522529
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNU2004201176703U Expired - Lifetime CN2751442Y (zh) | 2003-10-27 | 2004-10-27 | 静电放电保护电路 |
CNB2004100869992A Active CN1309075C (zh) | 2003-10-27 | 2004-10-27 | 静电放电保护电路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNU2004201176703U Expired - Lifetime CN2751442Y (zh) | 2003-10-27 | 2004-10-27 | 静电放电保护电路 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6937457B2 (zh) |
CN (2) | CN2751442Y (zh) |
TW (1) | TWI260085B (zh) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6937457B2 (en) * | 2003-10-27 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoupling capacitor |
US7166876B2 (en) * | 2004-04-28 | 2007-01-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOSFET with electrostatic discharge protection structure and method of fabrication |
US7385252B2 (en) | 2004-09-27 | 2008-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | ESD protection for high voltage applications |
US7805619B2 (en) * | 2006-03-31 | 2010-09-28 | Intel Corporation | Circuit technique to reduce leakage during reduced power mode |
US7679872B2 (en) * | 2008-07-21 | 2010-03-16 | Synopsys, Inc. | Electrostatic-discharge protection using a micro-electromechanical-system switch |
US8436408B2 (en) * | 2008-09-17 | 2013-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with decoupling capacitor design |
US8617949B2 (en) | 2009-11-13 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor and method for making same |
US8492873B1 (en) | 2010-03-04 | 2013-07-23 | Altera Corporation | Integrated circuit guard ring structures |
US8097925B2 (en) * | 2010-03-26 | 2012-01-17 | Altera Corporation | Integrated circuit guard rings |
US8866527B1 (en) | 2010-04-02 | 2014-10-21 | Altera Corporation | Integrated circuits with hold time avoidance circuitry |
US8604531B2 (en) | 2010-10-15 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company | Method and apparatus for improving capacitor capacitance and compatibility |
US8767404B2 (en) | 2011-07-01 | 2014-07-01 | Altera Corporation | Decoupling capacitor circuitry |
US8659121B2 (en) | 2011-07-21 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices with orientation-free decoupling capacitors and methods of manufacture thereof |
US8896096B2 (en) | 2012-07-19 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process-compatible decoupling capacitor and method for making the same |
US9583556B2 (en) | 2012-07-19 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process-compatible decoupling capacitor and method for making the same |
CN102800658B (zh) * | 2012-08-29 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 测试键结构以及晶圆测试方法 |
US9231197B2 (en) | 2012-11-12 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Logic compatible RRAM structure and process |
US9379202B2 (en) * | 2012-11-12 | 2016-06-28 | Nvidia Corporation | Decoupling capacitors for interposers |
US8742390B1 (en) | 2012-11-12 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Logic compatible RRAM structure and process |
US9431604B2 (en) | 2012-12-14 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive random access memory (RRAM) and method of making |
US9023699B2 (en) | 2012-12-20 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive random access memory (RRAM) structure and method of making the RRAM structure |
US9331277B2 (en) | 2013-01-21 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | One transistor and one resistive random access memory (RRAM) structure with spacer |
US8908415B2 (en) | 2013-03-01 | 2014-12-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive memory reset |
US9424917B2 (en) | 2013-03-07 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for operating RRAM memory |
US8952347B2 (en) | 2013-03-08 | 2015-02-10 | Taiwan Semiconductor Manfacturing Company, Ltd. | Resistive memory cell array with top electrode bit line |
US9478638B2 (en) | 2013-03-12 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive switching random access memory with asymmetric source and drain |
US9231205B2 (en) | 2013-03-13 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low form voltage resistive random access memory (RRAM) |
US9224470B1 (en) | 2014-08-05 | 2015-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and method of programming memory circuit |
CN106373959B (zh) * | 2015-07-22 | 2019-08-13 | 华邦电子股份有限公司 | 静电放电防护电路及具有静电放电防护机制的芯片 |
US9998100B2 (en) | 2015-08-28 | 2018-06-12 | Ampere Computing Llc | Package programmable decoupling capacitor array |
US10510906B2 (en) * | 2016-07-01 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | MOS capacitor, semiconductor fabrication method and MOS capacitor circuit |
CN114204933A (zh) * | 2020-11-09 | 2022-03-18 | 台湾积体电路制造股份有限公司 | 集成电路及其操作方法 |
TWI799312B (zh) * | 2022-07-05 | 2023-04-11 | 瑞昱半導體股份有限公司 | 輸出入埠電路及其晶片 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371396A (en) * | 1993-07-02 | 1994-12-06 | Thunderbird Technologies, Inc. | Field effect transistor having polycrystalline silicon gate junction |
US5821587A (en) * | 1996-06-24 | 1998-10-13 | Hyundai Electronics Industries Co., Ltd | Field effect transistors provided with ESD circuit |
US5831312A (en) * | 1996-04-09 | 1998-11-03 | United Microelectronics Corporation | Electrostic discharge protection device comprising a plurality of trenches |
US6320237B1 (en) * | 1999-11-08 | 2001-11-20 | International Business Machines Corporation | Decoupling capacitor structure |
US6475838B1 (en) * | 2000-03-14 | 2002-11-05 | International Business Machines Corporation | Methods for forming decoupling capacitors |
US6593794B2 (en) * | 2000-01-21 | 2003-07-15 | Atheros Communications | System for providing electrostatic discharge protection for high-speed integrated circuits |
CN2751442Y (zh) * | 2003-10-27 | 2006-01-11 | 台湾积体电路制造股份有限公司 | 静电放电保护电路 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5304506A (en) * | 1993-03-10 | 1994-04-19 | Micron Semiconductor, Inc. | On chip decoupling capacitor |
US5547892A (en) * | 1995-04-27 | 1996-08-20 | Taiwan Semiconductor Manufacturing Company | Process for forming stacked contacts and metal contacts on static random access memory having thin film transistors |
US5739576A (en) * | 1995-10-06 | 1998-04-14 | Micron Technology, Inc. | Integrated chip multilayer decoupling capacitors |
US5719733A (en) * | 1995-11-13 | 1998-02-17 | Lsi Logic Corporation | ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior |
US5883423A (en) * | 1996-02-23 | 1999-03-16 | National Semiconductor Corporation | Decoupling capacitor for integrated circuit signal driver |
US6081002A (en) * | 1997-05-29 | 2000-06-27 | Texas Instruments Incorporated | Lateral SCR structure for ESD protection in trench isolated technologies |
US6034388A (en) * | 1998-05-15 | 2000-03-07 | International Business Machines Corporation | Depleted polysilicon circuit element and method for producing the same |
US6297686B1 (en) * | 1999-05-28 | 2001-10-02 | Winbond Electronics Corporation | Semiconductor integrated circuit for low-voltage high-speed operation |
US6570225B2 (en) * | 1999-07-12 | 2003-05-27 | Intel Corporation | Method for improved electrostatic discharge protection |
JP3983067B2 (ja) * | 2001-03-19 | 2007-09-26 | Necエレクトロニクス株式会社 | 半導体集積回路の静電保護回路 |
US6573566B2 (en) * | 2001-07-09 | 2003-06-03 | United Microelectronics Corp. | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit |
US6700771B2 (en) * | 2001-08-30 | 2004-03-02 | Micron Technology, Inc. | Decoupling capacitor for high frequency noise immunity |
US6521952B1 (en) * | 2001-10-22 | 2003-02-18 | United Microelectronics Corp. | Method of forming a silicon controlled rectifier devices in SOI CMOS process for on-chip ESD protection |
US6541814B1 (en) * | 2001-11-06 | 2003-04-01 | Pericom Semiconductor Corp. | MOS variable capacitor with controlled dC/dV and voltage drop across W of gate |
US6750515B2 (en) * | 2002-02-05 | 2004-06-15 | Industrial Technology Research Institute | SCR devices in silicon-on-insulator CMOS process for on-chip ESD protection |
US6794707B1 (en) * | 2002-02-05 | 2004-09-21 | Pericom Semiconductor Corp. | Variable capacitor using MOS gated diode with multiple segments to limit DC current |
US6624487B1 (en) * | 2002-05-07 | 2003-09-23 | Texas Instruments Incorporated | Drain-extended MOS ESD protection structure |
US6963111B2 (en) * | 2003-06-13 | 2005-11-08 | Texas Instruments Incorporated | Efficient pMOS ESD protection circuit |
US6940705B2 (en) * | 2003-07-25 | 2005-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor with enhanced performance and method of manufacture |
US6949806B2 (en) * | 2003-10-16 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection structure for deep sub-micron gate oxide |
JP2005175003A (ja) * | 2003-12-08 | 2005-06-30 | Matsushita Electric Ind Co Ltd | デカップリングコンデンサ及び半導体集積回路 |
-
2003
- 2003-10-27 US US10/694,129 patent/US6937457B2/en not_active Expired - Lifetime
-
2004
- 2004-04-27 TW TW093111700A patent/TWI260085B/zh active
- 2004-10-27 CN CNU2004201176703U patent/CN2751442Y/zh not_active Expired - Lifetime
- 2004-10-27 CN CNB2004100869992A patent/CN1309075C/zh active Active
-
2005
- 2005-03-04 US US11/072,014 patent/US7247543B2/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371396A (en) * | 1993-07-02 | 1994-12-06 | Thunderbird Technologies, Inc. | Field effect transistor having polycrystalline silicon gate junction |
US5831312A (en) * | 1996-04-09 | 1998-11-03 | United Microelectronics Corporation | Electrostic discharge protection device comprising a plurality of trenches |
US5821587A (en) * | 1996-06-24 | 1998-10-13 | Hyundai Electronics Industries Co., Ltd | Field effect transistors provided with ESD circuit |
US6320237B1 (en) * | 1999-11-08 | 2001-11-20 | International Business Machines Corporation | Decoupling capacitor structure |
US6593794B2 (en) * | 2000-01-21 | 2003-07-15 | Atheros Communications | System for providing electrostatic discharge protection for high-speed integrated circuits |
US6475838B1 (en) * | 2000-03-14 | 2002-11-05 | International Business Machines Corporation | Methods for forming decoupling capacitors |
CN2751442Y (zh) * | 2003-10-27 | 2006-01-11 | 台湾积体电路制造股份有限公司 | 静电放电保护电路 |
Also Published As
Publication number | Publication date |
---|---|
CN2751442Y (zh) | 2006-01-11 |
TW200515582A (en) | 2005-05-01 |
US20050088801A1 (en) | 2005-04-28 |
US6937457B2 (en) | 2005-08-30 |
US7247543B2 (en) | 2007-07-24 |
CN1612338A (zh) | 2005-05-04 |
TWI260085B (en) | 2006-08-11 |
US20050176195A1 (en) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1309075C (zh) | 静电放电保护电路 | |
US5264723A (en) | Integrated circuit with MOS capacitor for improved ESD protection | |
CN1130770C (zh) | 静电放电保护电路 | |
US6914305B2 (en) | Circuits and methods for electrostatic discharge protection in integrated circuits | |
JP3411634B2 (ja) | 入力の電源電圧を越える要求動作に関するesd保護 | |
US6680833B2 (en) | Input-output protection device for semiconductor integrated circuit | |
JPS6278869A (ja) | Esd保護装置 | |
JP2004022752A (ja) | 静電気保護素子 | |
CN1139127C (zh) | 电路装置及其制造方法 | |
US7498638B2 (en) | ESD protection circuit for semiconductor device | |
US6046476A (en) | SOI input protection circuit | |
EP0735640A1 (en) | Protection circuit for semiconductor devices | |
JPH05505060A (ja) | 低トリガ電圧scr保護装置及び構造 | |
CN1233040C (zh) | Esd保护电路元件 | |
CN2726126Y (zh) | 鳍状的半导体二极管结构 | |
CN1157789C (zh) | 静电放电缓冲装置 | |
CN1447442A (zh) | 一种双极型晶体管及应用它的半导体装置 | |
CN1162842A (zh) | 半导体装置的静电保护电路及其结构 | |
CN220895509U (zh) | 一种特殊晶体管结构及显示驱动输出通道的静电保护电路 | |
US20240113099A1 (en) | Integrated circuit protection device and method | |
CN1210774C (zh) | 汲极内具有缺陷区的静电放电保护结构及其制造方法 | |
CN1622325A (zh) | 高压集成电路的静电放电保护装置 | |
CN1641872A (zh) | 具高静电放电防护耐受能力的高压组件结构 | |
TW411610B (en) | Silicon controlled rectifier type electrostatic discharge protecting structure | |
CN115249701A (zh) | 静电放电保护结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |