CN1311391C - 半导体集成电路的掩模布局阶段的误动作发生部位检测法、布局法 - Google Patents

Abstract

本发明提供一种容易特定由于电源电压的变动而产生误动作可能性高的部位，以便在掩模的布局阶段就能够采取对策的方法。仿真部(101)仿真半导体集成电路的动作，求出输入到各电路元件的输入信号的传递时刻。同时动作电路元件检测部(102)是由共同电源布线供给电源电压的电路元件，并且，根据上述仿真的结果，求出输入信号的传递时间在规定的时间范围内(比如0.3ns以下的时间差)的电路元件数。电源电压变动程度确定部(103)根据由上述同时动作电路元件数检测部(102)求出的电路元件数，求出电源电压的变动程度。

Description

半导体集成电路的掩模布局阶段的误动作发生部位检测法、布局法

技术领域

本发明涉及一种确定例如由时钟信号驱使动作等时由于电源电压的变动而产生误动作的可能性高的部位，而且，对于这样的部位采取在掩模布局阶段的措施的半导体集成电路的误动作部位检测方法以及布局方法。

背景技术

近年，伴随半导体集成电路的大规模和微细化，由电源布线产生的电压下降的影响在不断增大。即，由于电压下降而引起电源变动后，会产生延迟量的变动以及信号电平的变动，从而使电路产生误动作的可能性增高。

为了防止上述那样的误动作，以往，一般是将延迟余量等设计余量一律设计得比较大，对电源布线宽度加宽，但这样做会招致设计的复杂化，或者招致门电路数、芯片面积的增大，从而导致制造成本的增加。

因此，目前采用对考虑了布线电阻成分、电容成分等的电路动作进行仿真而求出电源电压的变动，并反馈到电路设计以及布局设计中的方法。更具体地，比如，根据电源布线的阻抗值、逻辑单元的开关时间信息、逻辑单元的电流特性计算电源端子电压，并据此求出逻辑单元的延迟时间，从而仿真电路动作的技术是周知的(比如参照专利文献1)

但是，为了高精度地进行如上所述的仿真，必须具备作为仿真装置的庞大的计算机资源以及大量的时间，而实际上要对大规模半导体集成电路的整体动作以足够的精度进行仿真是困难的。因此，存在的问题是要想迅速并且准确地考虑电源电压变动的影响并进行电路设计以及布局设计是很困难的。

专利文献1：特开平7-239865号公报

发明内容

本发明鉴于上述问题，其目的在于容易特定由于电源电压的变动而产生误动作的可能性高的部位，并且采取在掩模布局阶段的措施等。

为了解决上述课题，本发明之一，是半导体集成电路的掩模布局阶段的误动作发生部位检测方法，具有：传递时刻检测步骤，求出输入到由共同电源布线供给电源电压的各电路元件的输入信号或者从上述各电路元件输出的输出信号的传递时刻；同时动作电路元件数检测步骤，求出上述传递时刻在规定的时间范围内的电路元件数；电源电压变动程度确定步骤，根据上述同时动作电路元件数检测步骤求出的电路元件数，确定电源电压变动程度。

由此，传递时刻检测步骤求出输入到各电路元件的输入信号或者从上述各电路元件输出的输出信号的传递时刻，同时动作电路元件数检测步骤求出上述传递时刻在规定的时间范围内的电路元件数，电源电压变动程度确定步骤根据上述电路元件数，确定电源电压变动程度。所以，不用进行必须由庞大的计算机资源或花费大量时间的仿真操作，也可以特定由于电源电压的变动而产生误动作可能性高的部位，并在掩模布局阶段就采取对策。

本发明之二，是在本发明之一所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法中，上述电源电压变动程度确定步骤，进一步根据上述传递时刻检测步骤求出的传递时刻的分散偏差，确定上述电源电压变动程度。

由此，传递时刻的分散偏差越小，越容易正确确定伴随各电路元件的动作的电源电压变动的影响相重合而产生的电源电压的变动程度。

本发明之三，是在本发明之一所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法中，上述电路元件是晶体管。

本发明之四，是在本发明之一所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法中，上述电路元件是缓冲电路。

本发明之五，是在本发明之一所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法中，上述电路元件是用于验证半导体集成电路的动作的扫描触发器；上述输入信号是输入到上述扫描触发器的时钟信号。

由这些，可以确实地确定这些电路元件的电源电压的变动程度。

本发明之六，是在本发明之一所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法中，上述传递时刻检测步骤通过仿真半导体集成电路的动作，求出上述输入信号或者输出信号的传递时刻。

本发明之七，是在本发明之一所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法中，上述传递时刻检测步骤根据传递输入到上述各电路元件的信号的电路元件以及信号布线的延迟量，求出上述输入信号或者输出信号的传递时刻。

由这些，由于通过比较小规模的仿真或四则运算等，就可以简便地检测出传递时刻，因此可以更容易确定电源电压的变动程度。

本发明之八，是半导体集成电路的掩模布局阶段的误动作发生部位检测方法，具有：电路元件数检测步骤，求出由共同的电源布线供给电源电压的、当没有考虑由信号布线对输入信号的延迟时同时传递的电路元件的数；电源电压变动程度确定步骤，根据由上述电路元件数检测步骤求出的数，确定电源电压变动程度。

由此，当输入到各电路元件的输入信号的传递时刻的分散偏差比较固定的情况下，通过不考虑延迟的逻辑设计阶段的分析，只要求出同时传递的电路元件数，就可以更容易地确定电源电压的变动程度。

本发明之九，是半导体集成电路的布局方法，具有：传递时刻检测步骤，求出输入到由共同电源布线供给电源电压的各电路元件的输入信号或者从上述各电路元件输出的输出信号的传递时刻；同时动作电路元件数检测步骤，求出上述传递时刻在规定的时间范围内的电路元件数；配置决定步骤，根据上述同时动作电路元件数检测步骤求出的电路元件数，按照让任意的向电路元件供给电源电压的电源布线不同那样来决定上述电路元件的配置或者上述电源布线的配置。

由此，根据如前所述容易确定的电源电压的变动程度，为了抑制由电源电压的变动引起的误动作，而决定电路元件或电源布线的配置。

由这些，通过如前所述的机理也可以容易地特定由电源电压的变动而产生误动作可能性高的部位，从而可以在掩模布局阶段就采取对策。

根据本发明，可以简单地特定由电源电压的变动而产生误动作可能性高的部位，以便于在掩模布局阶段就采取对策。

附图说明

图1是表示实施例1的误动作发生部位检测装置的功能构成的框图。

图2是表示伴随输入信号的传递的电源电压变动的例子的说明图。

图3是表示半导体集成电路的电路元件和电源布线的配置例的说明图。

图4是表示半导体集成电路的电路元件或电源布线的配置另一例的说明图。

图5是表示时钟树状合成缓冲器以及触发单元的连接关系的电路图。

图6是表示输入信号的延迟量的分布图。

图7是表示实施例2的误动作发生部位检测装置的功能构成的框图。

图8是表示时钟树状合成缓冲器以及触发单元的连接关系的电路图。

图9是表示实施例3的误动作发生部位检测装置的功能构成的框图。

图10是表示半导体集成电路的电路元件和电源布线的配置的又一例的说明图。

图11是表示输入信号的延迟量的分布图。

图12是表示输入信号的延迟量的分布图。

图13是表示半导体集成电路的电路元件和电压布线的配置的再一例的说明图。

图14是表示扫描链的电路例的电路图。

图15是表示扫描链的电路例的电路图。

图中：101-仿真部，102-同时动作电路元件数检测部，103-电源电压变动程度确定部，201-p沟道晶体管，202-n沟道晶体管，203-电源布线，204-电源布线，211、212-电源布线，213-带，214-缓冲单元，215-触发单元，211～223-电路块，231-时钟树状合成缓冲器，241～245-电源布线，251～254-带，261-触发单元，271-扫描触发器，272-缓冲器，301-传递时刻检测部，305-配置条件设定部

具体实施方式

实施例1

实施例1的半导体集成电路的误动作发生部位检测装置比如由计算机和软件构成，从功能上如图1所示，由仿真部101、同时动作电路元件数检测部102、电源电压变动程度确定部103构成。

仿真部101对半导体集成电路的动作进行仿真，求出输入到各电路元件中的输入信号的传递时刻。更具体地，根据表示包含各电路元件的延迟特性的特性以及连接关系的电路信息、和表示信号布线布局后的各信号布线的传递特性的信号布线特性信息，通过对电路动作的仿真，求出输入到各电路元件中的输入信号的传递时刻。这里，作为上述仿真，可以采用考虑了电路元件以及信号布线的延迟而没有考虑电源电压变动(供给一定的电源电压)的简易仿真。之所以如此，在本装置中，即使不通过仿真求出绝对的电源电压的变动量，但是可以如后上述那样，根据电源电压变动程度确定部103的确定结果考虑电源电压变动的影响。另外，上述仿真也并不一定要仿真半导体集成电路全体的动作，比如，作为从共同电源布线供给电源电压的、同时传递输入信号的可能性高的电路元件，并且，根据表示这样的电路元件的数量在规定以上的(以及与这些电路元件的动作关联的电路元件)对象电路信息，只要对这样的元件进行仿真就足够了。所谓同时传递输入信号的可能性高的电路元件，比如是通过同一信号的、或者同一信号通过相互相同段数的逻辑电路而输入的电路元件(这样的电路元件的选择可以容易通过在不考虑布线延迟的在逻辑设计阶段上的分析而进行)。而且，所谓共同电源布线，可以是高压侧或者低压侧的任何一方电源布线。

同时动作电路元件数检测部102，根据上述仿真的结果，求出从共同电源布线供给电源电压的电路元件，并且输入信号的传递时刻在规定的时间范围内(比如0.3ns以下的时间差)的电路元件的数量。

电源电压变动程度确定部103根据由上述同时动作电路元件检测部102求出的电路元件的数量，求出电源电压的变动程度。

这里，对伴随输入信号的转变的电源电压变动进行简单说明。比如，考虑由如图2所示的p沟道晶体管201和n沟道晶体管202构成的反相器电路的情况，当输入信号由H(高)电平转变到L(低)电平时，p沟道晶体管201变成导通的同时n沟道晶体管202变成截止，向负载电容充电。此时，由于电源布线203具有电阻成分以及电感成分，使该电压产生变动。具体地，比如电源布线203的电压在跨越约为1.2ns的期间下降。另外，由共同电源布线203供给电源电压的其它晶体管比如在0.3ns左右以下的时间差进行开关动作时，相互的电源电压变动的影响重合在一起，变动程度变大，电路容易产生误动作。另外，电源电压的变动也不限于对负载电容充电情况下的开关动作，在放电时也会产生，而且，不限于高电压侧的电源布线203，在低压侧的电源布线204上也会产生。

以下以具体的电路为例，对求出由于电源电压的变动而产生误动作的可能性高的部位的例子进行说明。

在半导体集成电路中，比如如图3所示，在电源布线211(VDD)与电源布线212(VSS)之间的带213内配置有缓冲单元214、触发单元215等电路元件。在这些电路元件中，由电源布线211、212向这些电路元件共同供给电源电压。而且，作为另一半导体集成电路，比如如图4所示，各电路元件区分成电路块221～223，在每个电路块221～223上设置电源布线211、212。此时，在各电路块221～223内的各电路元件中，由分别对应的电源布线211、212共同供给电源电压。

另一方面，当向多个电路元件分别输入等价的信号时，即，如图5所示，当向触发单元215通过相互同样段数的时钟树状合成缓冲器231输入时钟信号时，作为不考虑布线延迟的在逻辑设计阶段上的时间，所输入的时钟信号的传递时刻相同，但是实际上由于信号布线的电容成分等的影响，要产生延迟，比如如图6所示，严格讲不是相同的时间。此时，如果传递时刻的偏差比如在0.3ns以下，相互的电源电压变动的影响就会重合，使电源电压变动程度增大，而容易产生电路的误动作。

因此，在该误动作发生部位检测装置中，仿真部101求出输入到上述那样的各触发单元215时钟信号的传递时刻，同时动作电路元件数检测部102通过求出输入了以0.3ns以下的时间差下传递的时钟信号(同时动作)的触发单元215的数，可以得到与电源布线211的电压的变动程度对应的指标。即电源电压变动程度确定部103，比如，算出在各带213或电路块221～223内的上述同时动作的触发单元215的数之比。并且，判定同时动作的触发单元215的数量是否比规定的设定值大。另外，也可以将从同时动作电路元件数检测部102输出的同时动作的触发单元215的数量原封不动地输出。这样，比如，当在一部分带213内同时动作的触发单元215的数量比其它带多的情况下，如果由高精度的仿真等验证了带213内的电路元件适当地动作，则对于其它的带，可以认为电源电压的变动比带213更小，因而在很多情况下可以省略动作的验证。而且，比如只对任意的带内的电路元件进行高精度的仿真，而得到电源布线的适当的宽度和同时动作的触发单元215的数量的对应关系，则根据其对应关系与在其它带的上述同时动作的触发单元215的数量，就可以容易按照减轻电源电压变动的影响来决定其它电源布线的宽度。而且，当同时动作的触发单元215的数量比规定的设定值大(即电源电压变动大)时，如后述那样，可以容易地变更电路元件的配置，或者变更电源布线的配置、宽度从而在局部强化电压布线。另外，还可以容易地变更信号布线的配置(引绕)或通过追加、消除缓冲器或反相器等延迟元件而调整延迟量使输入信号的传递时刻偏差在0.3ns以上，从而可以容易地减轻电源电压的变动。即，本来，如上所述时钟树状合成缓冲器231是用于抑制输入信号的传递时刻的偏差，但是在容许范围内故意扩大传递时刻的偏移，却可以减轻电源电压的变动，从而抑制误动作。

实施例2

对实施例2的半导体集成电路的误动作发生部位检测装置进行说明。而在以下的实施例中，与上述实施例1具有同样功能的构成要素采用相同的符号并省略其说明。

如图7所示，在该半导体集成电路的误动作发生部位检测装置上，取代上述仿真部101，设置通过进行所谓静态的时序分析而求出传递时刻的传递时刻检测部301。更具体地，如图8所示，上述传递时刻检测部301根据表示包含各电路元件的延迟特性的特性以及连接关系的电路信息、和表示信号布线布局后的各信号布线的信号延迟特性的信号布线延迟信息以及对象电路元件信息，算出输入到由共同电源布线供给电源电压的各电路元件的输入信号(时钟信号)的延迟时间，并求出传递时刻。

根据如上所述求出的传递时刻，关于所进行的同时动作电路元件数的检测以及电源电压的变动程度的确定，与实施例1的说明相同。

由于上述那样的延迟时间的算出，基本上就是对各延迟要素的延迟时间的累加，所以可以更简单并且高速求出传递时刻，确定电源电压的变动程度，容易抑制误动作。

实施例3

如图9所示，实施例3的半导体集成电路的误动作部位检测装置是在实施例1构成的基础上，再设置配置条件设定部305。该配置条件设定部305根据从电源电压变动程度确定部103输出的电源电压的变动程度(或者根据从同时动作电路元件数检测部102输出的电路元件数)，输出布局设计的制约条件。另外，也可以在实施例2的构成上设置配置条件设定部305。

即，如图10所示，在被电源布线241(VDD)、242(VSS)、243(VDD)、244(VSS)、245(VDD)夹住的带251～254上分别配置多个触发单元261，其中在带251中，如果以0.3ns以下的传递时刻输入时钟信号的触发单元261在规定数以上，或者比其它的带252～254更多，则配置条件设定部305输出表示配置条件的制约的信息，以便将若干配置在带251上的触发单元261移动到其它带，到图中未示的布局装置中进行再配置。上述移动目标的带可以是邻近的带252，但是由于带253的电源布线VDD侧与VSS侧两方皆不同，因此更优选。另外，也可以将电源布线241～245的上位的电源布线配置在不同的区域。

另外，可以不移动触发单元261，而将其配置在其它带上，并且，也可以与输入的时钟信号的传递时刻不同的触发单元261进行交换。而且，如上所述，一旦形成布局以后，就不限于确定电源电压的变动，也可以预先检测输入信号的传递时刻在逻辑设计阶段相等的电路元件，使其在同一带内不能到达规定数量以上，如此控制布局装置。

其它实施例

如上所述，不仅求出输入信号的传递时刻在规定时间范围内的电路元件数，还可以考虑传递时刻的分散偏差，即，比如即使在上述的电路元件数相等的情况，如图11、12所示，对于传递时刻的电路元件数的分布不同时，分散偏差小的受电源电压变动重叠的影响更大。即，对于输入信号的传递时刻在规定时间范围内的电路元件，也可以求出传递时刻的标准偏差，并根据该标准偏差以及上述传递时刻在规定时间内的电路元件数(比如两者的乘积、加权加法运算等)求出电源电压的变动程度。这里，上述的分散偏差并不限于由设计上的延迟量的不同所产生，也可以考虑制造上的分散偏差。

另一方面，当认为对于多个电路元件输入信号的传递时刻的分散偏差基本一定时，也可以在各带内，只求出输入信号的传递时刻在逻辑设计阶段相等的(同时动作)的电路元件数，从而控制所配置的带。即，作为上述那样同时动作的电路元件的触发单元261，比如如图13所示，在带251上配置100个，在带254上配置75个，则可以认为电源布线241、242的电源电压的变动大于电源布线244、245的电源电压的变动。这种情况，可以使上述同时动作的电路元件数在各带上相等，或者使之小于规定数。

其它事项

在上述例子中，说明的全是着眼于各电路元件的输入信号的传递时刻的例子，对于输出信号的传递时刻也可以进行同样的处理。即，输出信号的传递时刻对于输入信号的传递时刻只是在电路元件的延迟时间偏移，由上述同样的机理也可以确定出产生误动作的可能性高的部位。

而且，作为电路元件虽然以触发器为例进行了说明，但是并不限定此，也可以是缓冲器等，而且，在各个晶体管级别上可以得到同样的效果。不过，如图14、15所示，用于为了验证电路动作的扫描链的扫描触发器271或缓冲器272通常设置得比较多，而且他们同时动作，因此对于减轻电源电压变动容易取得大的效果，对于扫描动作中的误动作特别有效。而且，时钟信号通常用于在各种时钟同步电路中对各电路元件的动作取得同步，输入到很多的电路元件中，因此也容易取得大的效果，但是不限于此，输入到多个电路元件中的各种信号，可以得到同样的效果。另外，并不限于通过时钟树状合成缓冲器那样的电路输入到各电路元件中的信号，即使是通过相互不同的逻辑电路输入到多个电路元件的信号，其结果，只要是以基本相等的时间传递的信号，则可以成为上述那样的处理对象。

而且，在上述的例子中，说明的是着眼于电路元件的数量本身的例子，但是，比如由于被驱动的负载电容各不相同，当对电源电压变动的影响程度也不同的电路元件混在一起时，也可以在电路元件数上使用以负载电容或驱动能力加权后的值。

而且，对于电源布线是共同的判断，与供给电源电压的电路元件的规模是相对的，比如，在图3所示的例子中，将分别包含在各带213上的缓冲单元214等电路单元的组作为一个电路元件把握时，在向这些电路元件共同提供电源电压的电源布线上，可以考虑该当电源布线211、212分歧前的(向多个电源布线211、212供给电源电压)的电源布线。另一方面，当将包含在缓冲单元214等中的各个或者多个晶体管分别作为一个电路元件把握时，可以考虑将从电源布线211、212再分歧向多个晶体管提供电源电压的布线作为上述多个晶体管的共同的电源布线(另外，在上述情况下，也可以考虑将电源布线211、212作为共同的电源布线。)。

本发明的半导体集成电路的掩模布局阶段的误动作发生部位检测方法，简便地特定由于电源电压的变动而产生误动作可能性高的部位，具有可以在掩模布局阶段就容易地采取对策的效果，比如，作为用于防止由时钟信号驱使动作时由于电源电压的变动而产生的误动作等目的的半导体集成电路的误动作发生部位检测方法以及布局方法等是有用的。

Claims (9)

1.一种半导体集成电路的掩模布局阶段的误动作发生部位检测方法，其特征在于，具有：

传递时刻检测步骤，求出输入到由共同电源布线供给电源电压的各电路元件的输入信号或者从所述各电路元件输出的输出信号的传递时刻；

同时动作电路元件数检测步骤，求出所述传递时刻在规定的时间范围内的电路元件数；

电源电压变动程度确定步骤，根据所述同时动作电路元件数检测步骤求出的电路元件数，确定电源电压变动程度。

2.如权利要求1所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法，其特征在于，所述电源电压变动程度确定步骤，进一步根据所述传递时刻检测步骤求出的传递时刻的分散偏差，确定所述电源电压变动程度。

3.如权利要求1所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法，其特征在于，所述电路元件是晶体管。

4.如权利要求1所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法，其特征在于，所述电路元件是缓冲电路。

5.如权利要求1所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法，其特征在于，所述电路元件是用于验证半导体集成电路的动作的扫描触发器；所述输入信号是输入到所述扫描触发器的时钟信号。

6.如权利要求1所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法，其特征在于，所述传递时刻检测步骤通过仿真半导体集成电路的动作，求出所述输入信号或者输出信号的传递时刻。

7.如权利要求1所述的半导体集成电路的掩模布局阶段的误动作发生部位检测方法，其特征在于，所述传递时刻检测步骤根据传递输入到所述各电路元件的信号的电路元件以及信号布线的延迟量，求出所述输入信号或者输出信号的传递时刻。

8.一种半导体集成电路的掩模布局阶段的误动作发生部位检测方法，其特征在于，具有：

电路元件数检测步骤，求出由共同的电源布线供给电源电压的、当没有考虑由信号布线对输入信号的延迟时同时传递的电路元件的数；

电源电压变动程度确定步骤，根据由所述电路元件数检测步骤求出的数，确定电源电压变动程度。

9.一种半导体集成电路的布局方法，其特征在于，具有：

传递时刻检测步骤，求出输入到由共同电源布线供给电源电压的各电路元件的输入信号或者从所述各电路元件输出的输出信号的传递时刻；

同时动作电路元件数检测步骤，求出所述传递时刻在规定的时间范围内的电路元件数；

配置决定步骤，根据所述同时动作电路元件数检测步骤求出的电路元件数，按照让任意的向电路元件供给电源电压的电源布线不同那样来决定所述电路元件的配置或者所述电源布线的配置。

Images