CN1319176C - 短沟道碳化硅功率mosfets及其制造方法 - Google Patents

短沟道碳化硅功率mosfets及其制造方法 Download PDF

Info

Publication number
CN1319176C
CN1319176C CNB018200079A CN01820007A CN1319176C CN 1319176 C CN1319176 C CN 1319176C CN B018200079 A CNB018200079 A CN B018200079A CN 01820007 A CN01820007 A CN 01820007A CN 1319176 C CN1319176 C CN 1319176C
Authority
CN
China
Prior art keywords
silicon carbide
type silicon
type
layer
carbide region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018200079A
Other languages
English (en)
Other versions
CN1478302A (zh
Inventor
柳世衡
A·阿加瓦尔
M·K·达斯
L·A·利普金
J·W·帕尔穆尔
R·辛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/834,283 external-priority patent/US6610366B2/en
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN1478302A publication Critical patent/CN1478302A/zh
Application granted granted Critical
Publication of CN1319176C publication Critical patent/CN1319176C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Abstract

提供碳化硅金属-氧化物半导体场效应晶体管(MOSFET)及其制造方法。碳化硅MOSFET有n型碳化硅漂移层，在n型漂移层内包含有一定间隔的、其中又包含n型碳化硅区的p型碳化硅区，和氮化的氧化层。MOSFET还有n型短沟道，从相应的n型碳化硅区穿过p型碳化硅区延伸到n型碳化硅漂移层。在另一个实施例中，提供碳化硅MOSFET及其制造方法，MOSFET包括施加零栅偏压时为配置为自耗尽源区的一个区域，其处在n型碳化硅区和漂移层之间，与氧化层相邻。

Description

短沟道碳化硅功率MOSFETS及其制造方法
涉及的申请
本申请要求下列申请的优先权，在2000年10月3日提交的标题为“改善碳化硅层和氧化层间界面的方法”的美国临时申请序列号No.60/237,822和标题为“SiC功率MOSFET及制造方法”的美国临时申请序列号No.60/237,426，在2001年5月30日提交的标题为“在碳化硅层上氧化层的N2O生长方法”的美国临时申请序列号No.60/294,307，在2001年4月12日提交的标题为“在碳化硅层上的氧化层的N2O退火方法”的美国专利申请序列号No.09/834,283，它们的公开内容在此引入作为参考，如同在此处完全陈述。
发明领域
本发明涉及半导体器件及半导体器件的制造，更具体而言，涉及碳化硅(SiC)金属-氧化物半导体晶体管(MOSFET)及这样的MOSFET的制造。
发明背景
到目前为止，制造大电流、高电压、低导通电阻的垂直SiC功率MOSFET还是不实际的，至少部份原因是在反型层中的电子表面迁移率很低。最近，已经开发了一些关于横向MOSFET结构的工艺技术，它们可以改善表面电子迁移率。然而，功率MOSFET结构牵涉到另外的工艺，例如，包括温度高于1500℃的退火用于激活p型掺杂剂，如p阱/p+接触/p-结端延伸(JTE)注入。这样的退火对用这种技术制造的功率MOSFET的性能有不利的影响。
许多碳化硅功率MOSFET结构在文献里已经描述。例如可见，美国专利No.5,506,421；A.K.Agarwal，J.B.Casady，L.B.Rowland，W.F.Valek，M.H.White，和C.D.Brandt，“1.1kV 4H-SiC功率UMOSFET’s(1.1kV 4H-SiC Power UMOSFET’s)”，IEEE ElectronDevice Letters，第18卷，第12期，586页-588页，1997年12月；A.K.Agarwal，J.B.Casady，L.B.Rowland，W.F.Valek和C.D.Brandt，“1400V 4H-SiC功率MOSFETs(1400V 4H-SiC PowerMOSFETs)”，Materials Science Forum第264-268卷，989页-992页，1998年；J.Tan，J.A.Cooper，Jr.，和M.R.Melloch，“4H-SiC中的高压积累层UMOSFET(High-Voltage Accumulation-LayerUMOSFETs in 4H-SiC)”，IEEE Electron Device Letters，第19卷，第12期，487页-489页，1998年12月；J.N.Shenoy，J.A.Cooper和M.R.Melloch，“6H-SiC中的高压双注入功率MOSFET’s(High-Voltage Double-Implanted Power MOSFET′s in 6H-SiC)”，IEEEElectron Device Letters，第18卷，第3期，93页-95页，1997年3月；J.B.Casady，A.K.Agarwal，L.B.Rowland，W.F.Valek，和C.D.Brandt，“900V DMOS和1100V UMOS 4H-SiC功率FET(900V DMOS和1100V UMOS 4H-SiC Power FET’s)”，IEEE Device ResearchConference，Ft.Collins，CO，1997年6月23日-25日；R.Schorner，P.Friedrichs，D.Peters，H.Mitlehner，B.Weis和D.Stephani，“阻挡能力到1800V的坚固的6H-SiC功率MOSFET(Rugged PowerMOSFETs in 6H-SiC with Blocking Capability up to 1800V)”，Materials Science Forum第338-342卷，1295页-1298页，2000年；V.R.Vathulya和M.H.White，“离子注入SiC的沟道迁移率特性以确定功率DIMOS结构的多型适用性(Characterization of ChannelMobility on Implanted SiC to determine Polytype Suitabilityfor the Power DIMOS structure)”，Electronic MaterialsConference，Santa Barbara，CA，1999年6月30日-7月2日；A.V.Suvorov，L.A.Lipkin，G.M.Johnson，R.Singh和J.W.Palmour，“用于功率DMOSFET的4H-SiC自对准注入扩散结构(4H-SiC Self-Aligned Implant-Diffused Structure for Power DMOSFETs)”，Materials Science Forum第338-342卷，1275页-1278页，2000年；P.M.Shenoy和B.J.Baliga，“平面型6H-SiC ACCUFET：一种新的高压功率MOSFET结构(The Planar 6H-SiC ACCUFET：A New High-Voltage Power MOSFET Structure)”，IEEE Electron DeviceLetters，第18卷，第12期，589页-591页，1997年12月；RanbirSingh，Sei-Hyung Ryu和John W.Palmour，“高温大电流4H-SiC积累型-DMOSFET(High Temperature，High Current，4H-SiC Accu-DMOSFET)”，Materials Science Forum第338-342卷，1271页-1274页，2000年；Y.Wang，C.Weitzel和M.Bhatnagar，“积累模式SiC功率MOSFET设计问题(Accumulation-Mode SiC Power MOSFET DesignIssues)”，Materials Science Forum第338-342卷，1287页-1290页，2000年；A.K.Agarwal，N.S.Saks，S.S.Mani，V.S.Hegde和P.A.Sanger，“横向RESURF，6H-SiC MOSFET的研究(Investigationof Lateral RESURF，6H-SiC MOSFETs)”，Materials Science Forum第338-342卷，1307页-1310页，2000年。
现有的SiC结构可以分成三类：(1)槽形或UMOSFET，(2)垂直双注入MOSFET(DIMOSFET)，和(3)横向扩散MOSFET(LDMOSFET)。图1A，1B，1C和1D示出了这些结构。图1A说明槽形MOSFET，然而，它难以获得高击穿电压和沿槽的侧壁的可再现的高反型层迁移率。结果，导通电阻可变得很高，使这个结构成为不实用。横向DMOSFET在图1C和1D中说明，它与一给定击穿电压的垂直DIMOSFET相比，栅氧化层可以承受高电场和更高的导通电阻。
垂直DIMOSFET结构在图1B中说明，它是在硅工艺中采用的扩散(DMOSFET)结构的变种。典型地，p阱用铝或硼注入，源区(n+)用氮或磷注入，P+区通常用铝注入。注入在1400℃-1700℃之间的温度下激活。对n+层的接触是用镍(Ni)形成并退火，对p+的接触用Ni、Ti或Ti/Al形成。两种接触均在高温下退火。典型地，栅介质或者被热生长(热SiO2)或者用低压化学气相淀积技术(LPCVD)被淀积，然后在各种气氛下退火。淀积的介质可以是SiO2或氧化物/氮化物/氧化物(ONO)叠层。DIMOSFET结构的一个困难是反型层电子的低迁移率，这导致非常高的导通电阻。这个问题的起因，是图2示出的在导带边缘附近的高密度界面态。见R.Schorner，P.Friedrichs，D.Peters，和D.Stephani，“采用15R-SiC多型的碳化硅明显改善的MOSFET的性能(Significantly Improved Performance of MOSFETs on SiliconCarbide using the 15 R-SiC polytype)”，IEEE Electron DeviceLetters，第20卷，第5期，241页-244页，1999年5月。
在导带边缘附近的界面态，倾向俘获来自反型层中的另外的自由电子，在反型层中留下相对少量的自由电子。被俘获的电子也可以在界面产生荷负电的状态，它们对自由电子产生库仑散射。减少的自由电子数目和增加的散射可以减小从源到漏的电流传导，这可能导致低有效电子迁移率和高导通电阻。有几个因素对导带边缘附近的高密度态起作用：(1)碳或硅的悬挂键，(2)碳簇，和(3)在界面产生薄无定形硅层的Si-Si键。见S.T.Pantelides，“碳化硅介质界面的原子尺度工程(Atomic Scale Engineering of SiC Dielectric Interfaces)”，DARPA/MTO High Power and ONR Power Switching MURI Reviews，Rosslyn，VA，8月10-12日，1999 and V.V.Afanas′ev，M.Bassler，G.Pensl，和M.Schulz，“本征SiC/SiO2界面态(Intrinsic SiC/SiO2Interface States)”，Phys.Stat.Sol.(a)，第162卷，321页-337页，1997年。
除了高密度界面态外，还有几种机理对反型层电子的低迁移率起作用：(1)出自铝掺杂的p型SiC的铝分凝，和(2)注入杂质的高温激活产生的表面粗糙。见S.Sridevan，P.K.McLarty和B.J.Baliga，“在6H-SiC上热生长氧化物中铝的存在(On the Presence of Aluminum inThermally Grown Oxides on 6H-Silicon Carbide)”，IEEE ElectronDevice Letters，第17卷，第3期，136页-138页，1996年3月和M.A.Capano，S.Ryu，J.A.Cooper，Jr.，M.R.Melloch，K.Rottner，S.Karlsson，N.Nordell，A.Powell，和D.E.Walker，Jr.，“离子注入的4H-碳化硅的表面粗糙(Surface Roughening in IonImplanted 4H-Slicon Carbide)”，Journal of ElectronicMaterials，第28卷，第3期，214页-218页，1999年3月。PurdueUniversity的研究人员得到结论，在反型层电子迁移率和注入激活温度之间存在直接相关性。这项研究也得到结论，比较低的注入激活温度(1200℃)导致比较高的电子迁移率，而比较高的激活温度(1400℃)导致低电子迁移率。见M.K.Das，J.A.Cooper，Jr.，M.R.Melloch，和M.A.Capano，“在4H-和6H-SiC MOSFET中的反型沟道迁移率(Inversion Channel Mobility in 4H-and 6H-SiC MOSFETs)”，IEEESemiconductor Interface Specialists Conference，San Diego，CA，1998年12月3日-5日。这些结果已在平面MOSFET(图3)得到，它没有采用p阱注入。p阱注入杂质(铝或硼)典型地要求至少1500℃的激活温度。
图4示出所谓的“ACCUFET”结构。由于穿过积累层而不是反型层的导通导致高迁移率。在这种结构中，p阱是用A1注入，以便留下一个薄的未注入的n型表面层。由于pn结的内建电压，这个n型层完全耗尽。然而，注入激活温度典型地限于1400℃，以避免前面指明的表面粗糙。剩余n层的掺杂和生长的n型层的掺杂相同。这种结构已经示出在6H-SiC中有高电子迁移率，但是在4H-SiC中有非常低的电子迁移率。
Sridevan和Alok已经报道，在p型外延层(p-epi)上的平面型MOSFET中4H-SiC中的高电子迁移率。S.Sridevan和B.Jayant Baliga，“横向N沟道反型模式4H-SiC MOSFET(Lateral N-ChannelInversion Mode 4H-SiC MOSFET′s)”，IEEE Electron DeviceLetters，第19卷，第7期，228页-230页，1998年7月；D.Alok，E.Arnold，和R.Egloff，“4H-SiC器件中反型层迁移率的工艺相关性(Process Dependence of Inversion Layer Mobility in 4H-SiCDevices)”，Materials Science Form第338-342卷，1077页-1080页，2000年。然而，这不是高压功率MOSFET结构。使用p-epi，可以潜在地避免与p阱激活相关和由此产生的表面粗糙的问题。使用淀积的氧化物并且对源区和漏区氮注入的激活温度保持最低(1250℃)以避免表面粗糙度。为保护栅氧化物/SiC界面，对源区和漏区的接触没有退火。高电子迁移率已经归因于淀积SiO2层的特别的湿退火。这是在1100℃在通过98℃的去离子(DI)水鼓泡的N2中退火400min，然后在1100℃原地Ar气退火60min，再后在950℃湿N2退火60min。实行这种退火使淀积的氧化物致密并减少界面态密度。不幸，这个方法具有重复性问题。几个研究组，包括Purdue University的RensealarPolytechnic Institute(RPI)，和Cree Inc.，企图重复这个结果，都没有成功。
已经报道有希望的另一个方法是反掺杂法。K.Ueno和TadaakiOikawa，“反掺杂的4H-SiC MOSFET(Counter-Doped MOSFET′s of4H-SiC)”，IEEE Electron Device Letters，第20卷，第12期，624页-626页，1999年12月。同样，这个技术在没有p阱注入的情况下在平面型MOSFET上已经实现。这不是高压功率MOSFET结构。使用p-epi，可以避免与p阱激活相关和由此产生的表面粗糙度的问题。用反掺杂法，n型杂质的薄层例如氮是注入在源区和漏区之间。注入在低温(1300℃)激活以避免表面粗糙。n型区的掺杂浓度可以通过控制n型注入的剂量和能量来加以控制。通过采用这种注入削弱表面电场，比较高的沟道迁移率已被报道。
最近，在不需要p阱注入的平面型4H-SiC MOSFET结构中，热氧化物在氧化氮(NO)气氛下退火已经指出是有希望的。见，M.K.Das，A.Lipkin，J.W.Palmour，G.Y.Chung，J.R.Williams，K.McDonald，和L.C.Feldman，“采用热生长、NO退火的SiO2的高迁移率4H-SiC反型模式的MOSFET(High Mobility 4H-SiC Inversion Mode MOSFETsUsing Thermally Grown，NO Annealed SiO2)”，IEEE DeviceResearch Conference，Denver，CO，2000年6月19日-21日以及G.Y.Chung，C.C.Tin，J.R.Williams，K.McDonald，R.A.Weller，S.T.Pantelides，L.C.Feldman，M.K.Das，和J.W.Palmour，“在氧化氮中高温退火后4H-SiC MOSFET改善的反型沟道迁移率(Improved Inversion Channel Mobility for 4H-SiC MOSFETsFollowing High Temperature Anneals in Nitric Oxide)”，IEEEElectron Device Letters已接受待发表，它们的公开内容在此引入作为参考，看作在此处完全陈述。已经指出，这种退火明显减小导带边缘附近的界面态密度。C.Y.Chung，C.C.Tin，J.R.Williams，K.McDonald，M.Di Ventra，S.T.Pantelides，L.C.Feldman，和R.A.Weller，“氧化氮退火对4H多型碳化硅能带边缘附近界面陷阱密度的影响(Effect of nitric oxide annealing on the interfacetrap densities near the band edges in the 4H polytype of siliconcarbide)”，Applied Physics Letters，第76卷，第13期，1713页-1715页，2000年3月，它们的公开内容在此引入，看作在此处完全陈述。由于改善的MOS界面，在表面反型层中得到高电子迁移率(35-95cm2/Vs)。
不幸，NO对健康有害，国家防火协会(NFPA)的健康危险等级为3，典型地其中实现氧化后退火的设备，是开放到超净间的大气中。虽然经常排气，但是超过在房间内的NO沾污安全等级的危险是不可以忽略的。
在N2O中生长氧化物是可能的。J.P.Xu，P.T.Lai，C.L.Chan，B.Li，和Y.C.Cheng，“在6H-SiC上N2O生长氮氧化物的改进的性能和可靠性(Improved Performance and Reliability of N2O-GrownOxynotride on 6H-SiC)”，IEEE Electron Device Letters，第21卷，第6期，298页-300页，2000年6月，它们的公开内容在此引入作为参考，看作在此处完全陈述。在6H-SiC上的氧化物在N2O气氛下1100℃生长后氮化，也由Lai等人研究过。P.T.Lai，SupraticChakraborty，C.L.Chan，和Y.C.Cheng，“氮化和退火对热氧化SiO2/SiC金属-氧化物-半导体系统的界面性质的影响(Effect ofnitridation and annealing on interface properties ofthermally oxidized SiO2/SiC metal-oxide-semiconductorsystem)”，Applied Physics Letters，第76卷，第25期，3744页-3746页，2000年6月，它们的公开内容在此引入作为参考，看作在此处完全陈述。然而，Lai等人得到结论，这样的处理使界面质量恶化，它可以用随后的在O2中湿或干退火而改善，退火可以修复N2O中的氮化引起的损伤。此外，即使使用随后的O2退火，与没有在N2O中氮化的情况相比，Lai等人没有看到界面态密度的任何明显减小。然而，这个工作使用6H-SiC，不清楚是否应该用4H-SiC，因为对6H-SiCMOSFET的许多改善以前没有导致对4H-SiC MOSFET的任何明显改善。
发明概述
本发明的实施例提供碳化硅金属-氧化物半导体场效应晶体管(MOSFET)和制作碳化硅MOSFET的方法，该碳化硅MOSFET包括n型碳化硅漂移层、在漂移层中相互有一定间隔的，并且其中包含n型碳化硅区的p型碳化硅区、在漂移层上的氧化层。MOSFET还有从相应的n型碳化硅区延伸到n型碳化硅漂移层的n型短沟道。
在本发明的具体实施例中，p型碳化硅区是其中注入铝的相互有一定间隔的碳化硅区域。在本发明的另一个实施例中，n型短沟道对于相应的p型碳化硅源区是自对准的。
在本发明的可供选择的实施例中，碳化硅外延层提供在n型短沟道之间的n型碳化硅漂移层上。在一些实施例中，碳化硅外延层是在n型碳化硅漂移层和p型碳化硅源区上。在本发明的这样的实施例中，n型短沟道可以延伸进入和/或通过碳化硅外延层。
在本发明的另一个实施例中，栅接触提供在氧化层上。在本发明的具体实施例中，栅接触是p型多晶硅。
在本发明的再一个实施例中，n型短沟道是掺杂的，以致施加零伏栅偏压时，n型沟道是自耗尽区。在本发明的具体实施例中，短沟道的薄层电荷小于约1013cm-2。例如，n型短沟道可以有与厚度为约3500的和载流子浓度为约2×1016cm-3的碳化硅外延层的薄层电荷相对应的薄层电荷。此外，在本发明4H多型碳化硅的实施例中，在氧化层和n型漂移层之间的界面，对在4H多型碳化硅的导带能量约0.3和约0.4eV之间的能级，优选地，界面态密度小于约1012eV-1cm-2。
在本发明的另一个实施例中，碳化硅器件有n型碳化硅漂移层和在漂移层内的第一p型碳化硅区。第一p型碳化硅区相互有一定间隔，并具有确定了其间的漂移层区的外围边缘。第一n型碳化硅区，其载流子浓度大于漂移层的载流子浓度，提供在第一p型碳化硅区内并距第一p型碳化硅区外围边缘有一定间距。第二n型碳化硅区，其载流子浓度小于第一n型碳化硅区的载流子浓度，从第一n型碳化硅区延伸到第一p型碳化硅区的外围边缘。氧化层提供在漂移层、第一n型碳化硅区和第二n型碳化硅区上。
在本发明的具体实施例中，第二n型碳化硅区的薄层电荷小于约1013cm-2。例如，第二碳化硅区可以有与具有厚度为约3500和载流子浓度为约2×1016cm-3的碳化硅外延层的薄层电荷相对应的薄层电荷。此外，第二n型碳化硅区深度从约0.05μm到约1μm。第二n型碳化硅区可以从第一n型碳化硅区到第一p型碳化硅区的外围延伸约0.5μm到约5μm的距离。
在本发明使用4H多型碳化硅的另一个实施例中，在氧化层和漂移层、第一n型碳化硅区和第二n型碳化硅区之间的界面的界面态密度在4H多型碳化硅的导带能量约0.3和约0.4eV之间小于约1012eV-1cm-2。
在本发明的另外的实施例中，提供安排在相应第一p型碳化硅区内的第二p型碳化硅区。第二p型碳化硅区载流子浓度大于第一碳化硅区的载流子浓度。第二碳化硅区也与第一n型碳化硅区相邻并与第二n型碳化硅区相对。
在本发明的具体实施例中，第一p型碳化硅区以从约1μm到约10μm的间距隔开。第一p型碳化硅区可以有载流子浓度从约1×1016cm-3到约2×1019cm-3。
此外，也可以提供第一p型碳化硅区和第一n型碳化硅区上的源接触。也可以提供一层n型碳化硅层，其载流子浓度大于漂移层的载流子浓度并安排与漂移层相邻与氧化层相对。在这样的实施例中，漏接触可以提供在n型碳化硅层上。
在本发明的再一个实施例中，碳化硅外延层提供在第一p型区和n型碳化硅的漂移层上。第二n型碳化硅区延伸进入外延层，第一n型碳化硅区延伸通过外延层，氧化层在外延层、第一n型碳化硅区和第二n型碳化硅区上。外延层可以是未掺杂的碳化硅。外延层也可以是具有薄层电荷小于约1013cm-2的n型碳化硅。碳化硅外延层也可以是具有厚度从约0.05μm到约1μm的碳化硅外延层。优选地，碳化硅外延层有厚度从约1000到约5000。
在本发明的另一个实施例中，提供布置在相应第一p型碳化硅区内的第二p型碳化硅区。第二p型碳化硅区有大于第一碳化硅区的载流子浓度的载流子浓度，并与第一n型碳化硅区相邻与第二n型碳化硅区相对。外延层内的窗口可以被定位以曝露第二p型碳化硅区，并在第二p型碳化硅区上的窗口内提供第一源接触。第二源接触也可以提供在第一源接触和第一n型碳化硅区上。
在本发明的各个实施例中，制造碳化硅器件的方法包括：在n型碳化硅层内注入p型杂质以便提供第一p型碳化硅区，第一p型碳化硅区相互有一定间隔，并具有确定其间的一n型碳化硅层区的外围边缘。n型杂质也注入到第一p型碳化硅区里以提供第一n型碳化硅区，其载流子浓度大于碳化硅层的载流子浓度，第一n型碳化硅区距第一p型碳化硅区的外围边缘有一定间隔。n型杂质注入到第一p型碳化硅区里以提供第二n型碳化硅区，其载流子浓度小于第一n型碳化硅区的载流子浓度，并且它从第一n型碳化硅区延伸到第一p型碳化硅区的外围边缘。在漂移层、第一n型碳化硅区和第二n型碳化硅区上形成氧化层图案，以便提供一栅氧化。
在具体的实施例中，注入p型杂质、为提供第一n型碳化硅区注入n型杂质和为提供第二n型碳化硅区注入n型杂质，是这样被提供的：在n型碳化硅层上制作第一掩模图案，该第一掩模有开口部分与第一p型碳化硅区相对应，以便使n型碳化硅层部分曝露，然后利用第一掩模注入p型杂质到n型碳化硅层里，利用第一掩模注入n型杂质到第一p型碳化硅区里。在n型碳化硅层上制作第二掩模图案，第二掩模有开口部分与第一n型碳化硅区相对应，以便使具有其中注入p型杂质和n型杂质的n型碳化硅层部分曝露。利用第二掩模，n型杂质注入到n型碳化硅层里。
在本发明的一些实施例中，利用第一掩模注入n型杂质到n型碳化硅层里，接着通过在至少约1500℃的温度下退火激活注入的杂质。优选地，p型杂质是铝。
此外，可以制作第二掩模图案，以便第二n型碳化硅区扩展从第一n型碳化硅区延伸到第一p型碳化硅区的外围约0.5μm到约5μm的距离。同样，可以注入杂质，以便第二n型碳化硅区的薄层电荷小于约1013cm-2。可以使用注入能量注入n型杂质，以便提供第二n型碳化硅区，其深度从约0.05μm到约1μm。
在本发明的具体的实施例中，氧化层是热生长的。氧化层也可以通过形成氧化物-氮化物-氧化物(ONO)层提供。优选地，ONO结构的第一氧化层是热生长的。无论如何，氧化层可以在NO环境或N2O环境中退火。优选的是，在4H多型碳化硅的导带能量约0.3和0.4eV之间退火提供在氧化层和漂移层、第一n型碳化硅区和第二n型碳化硅区之间的界面的界面态密度小于约1012eV-1cm-2。这样的界面态密度可以如下述描述来确定，Sze，Physics of Semiconductor Devices(半导体器件物理)，第二版，John Wiley & Sons，1981，pp.383-390。
在本发明的再一个实施例中，p型杂质注入到n型碳化硅层里，以便提供安排在相应的第一p型碳化硅区内的第二p型碳化硅区。第二p型碳化硅区的载流子浓度大于第一碳化硅区的载流子浓度。第二碳化硅区与第一n型碳化硅区相邻并与第二n型碳化硅区相对。
在本发明的一些实施例中，第一掩模有相互间距从约1μm到约10μm的开口部分。同样，n型杂质可以注入到n型碳化硅层与氧化层相对的面上，以便提供具有载流子浓度大于n型碳化硅层的载流子浓度的第二n型碳化硅层。漏接触可以形成在第二n型碳化硅层上。此外，n型碳化硅层可以是碳化硅衬底。
在本发明的再一个实施例中，注入的p型杂质、为提供第一n型碳化硅区注入n型杂质和为提供第二n型碳化硅区注入n型杂质是被这样提供的：在n型碳化硅层上制作第一掩模图案，该第一掩模有与第一p型碳化硅区相对应的开口，以便使n型碳化硅层部分曝露。然后利用第一掩模，注入p型杂质(优选铝)到n型碳化硅层里，n型碳化硅层和第一p型碳化硅区在至少约1500℃的温度下退火。然后，碳化硅外延层生长在n型碳化硅层和第一p型碳化硅区上。在n型碳化硅层上制作第二掩模图案。第二掩模有与第二n型碳化硅区相对应的开口，以便使第一p型碳化硅区部分曝露。利用第二掩模注入n型杂质到n型碳化硅外延层里。在n型碳化硅层上制作第三掩模图案。第三掩模有与第一n型碳化硅区相对应的开口，以便使第一p型碳化硅区部分曝露。利用第三掩模注入n型杂质到第一p型碳化硅区里和碳化硅外延层里。在外延层、第一n型碳化硅区和第二n型碳化硅区上制作氧化层图案，以提供栅氧化物。
在本发明的再一个实施例中，通过生长未掺杂的碳化硅外延层提供生长碳化硅外延层的步骤。在本发明的再一个实施例中，生长碳化硅外延层的步骤是由生长具有薄层电荷小于约1013cm-2的碳化硅外延层提供的。此外，碳化硅外延层可以生长到从约0.05μm到约1μm的厚度。优选地，碳化硅外延层生长到约1000到5000的厚度。
在本发明的另外的实施例中，退火步骤之前是制作第四掩模图案，第四掩模是在n型碳化硅层和第一p型碳化硅区上，其中的开口部分与安排在相应的第一p型碳化硅区内的第二p型碳化硅区相对应，第二碳化硅区与第一n型碳化硅区相邻与第二n型碳化硅区相对。P型杂质利用第四掩模被注入，以便第二p型碳化硅区的载流子浓度大于第一碳化硅区的载流子浓度。此外，在外延层内可以形成窗口定位曝露第二p型碳化硅区。第一源接触也可以形成在第二p型碳化硅区上面的窗口内。第二源接触也可以形成在第一源接触和第一n型碳化硅区上面。
附图说明
图1A是常规的UMOSFET的图解；
图1B是常规的DIMOSFET的图解；
图1C和1D是常规的LDMOST的图解；
图2是在6H和4H多型碳化硅上的ONO和热生长氧化物的界面陷阱密度与电压的曲线图；
图3是常规的平面型MOSFET的示意图；
图4是n沟道SiC ACCUFET的示意图；
图5是粗糙的SiC/SiO2界面和不连续的电子反型层的示意图；
图6是根据本发明的实施例的SiC MOSFET的示意图；
图7是根据本发明的另一个实施例的SiC MOSFET的示意图；
图8A至8H说明根据本发明的各个实施例的制作MOSFET的工艺步骤；
图9A至9J说明根据本发明的另一个实施例的制作MOSFET的工艺步骤；
图10A至10C说明根据本发明的具体实施例的短沟道的工作；
图11是适于本发明的实施例中使用的示例性掺杂分布曲线；
图12是在氧化后经NO和N2O退火情况下界面陷阱密度(Dit)和导带(Ec-E)的能级的关系曲线；
图13是根据本发明的实施例的器件的正向I-V特性曲线；
图14是根据本发明的实施例的器件的沟道迁移率与栅电压的关系曲线。
发明详述
下面参考附图更加详细说明本发明，其中给出本发明的优选实施例。然而，本发明可以以很多不同形式实施，不应该解释为局限于此处给出的实施例；相反，提供这些实施例，为的是使内容公开得彻底和完整，将把发明的范围完全传达到本领域的技术人员。如各图说明的那样，出于说明目的，各层或各区域的尺寸被放大，由此提供说明本发明的一般结构。同样的数字始终指示同样的元件。可以理解，当一个元件，例如一层，或一个区域或衬底，表明是在另一个元件“上”，它可以是直接在另一个元件上，或者也可以是有一个插入元件存在。与此不同，当一个元件表明是“直接在”另一个元件上，则没有插入元件存在。
本发明的实施例提供碳化硅MOSFET和/或它们的制作方法，由于SiC和MOSFET的氧化物之间的界面，这个制作方法可以减小器件的性能退化。前面的讨论很清楚，使用常规制作技术的常规器件，SiC和SiO2之间的界面没有足够的质量来提供4H-SiC中电子的高表面迁移率。发明者不希望被任何工作理论束缚，已经提出，减小的电子迁移率可以是由于高的界面陷阱密度或由于产生表面势起伏的粗糙界面或由于这两者。在图5中示意地示出这种粗糙界面。高粗糙度可以导致电子反型层不连续，因而导致低的有效迁移率。在注入的p阱经1500℃以上的温度退火时，这是尤其真实的。
图6说明了根据本发明实施例的MOSFET。正如图6看到的那样，在本发明的具体实施例中，碳化硅的轻掺杂n-漂移层12在碳化硅n+层10上。n-漂移层12可以是衬底或碳化硅外延层，优选是4H多型碳化硅。优选地，n-漂移层12有载流子浓度从约1014到约1017cm-3。此外，n+层10可以是注入层或注入区或外延层。优选地，n+层有载流子浓度从约1018到约1021cm-3。
正如图6还看到的那样，相互有一定间隔的p型碳化硅区在n-漂移层12内提供p阱20。优选地，p阱20是用A1注入，并在至少约1500℃温度下退火。p阱20有载流子浓度从约1×1016到约2×1019cm-3，可延伸进入n-漂移层12从约0.1μm到约3μm。虽然可以使用各种p型掺杂剂，铝优选于硼作为p阱20的掺杂剂，因为在超过1500℃的温度下退火时硼往往是要扩散超过几微米。因此，难以控制p阱20之间的精确缝隙(这个区域可以称为JFET区域21)。如果这缝隙太大，当器件处于阻塞状态时，栅氧化物中的电场可能变得太高。然而，如果缝隙太窄，JFET区21的电阻可以变得很高。相应地，优选的缝隙是从约1μm到约10μm。对给定器件的具体使用的缝隙，可以根据要求的器件阻塞电压和导通态电阻而定。
n+碳化硅区24和任选的的p+层碳化硅区22是安排在p阱20内。优选地，n+碳化硅区24距离与JFET区21相邻的p阱20的边缘的间距从约0.5μm到约5μm。优选地，任选的p+碳化硅区22与n+碳化硅区24相邻、与p阱20的边缘相对。薄层n型碳化硅，例如是用n型杂质如氮或磷以预先选定的剂量掺杂的层，从n+碳化硅区24延伸到与栅氧化物28相邻的n-漂移层12的JFET区域以提供短沟道26。短沟道26可以在p阱内被注入，并在至少约1500℃的温度下与p阱一起激活。优选地，短沟道26延伸进入p阱20有从约0.05μm到约1μm的深度。短沟道26的掺杂可取决于层的深度，栅接触材料32的功函数和p阱20的掺杂如下面参考图10A至10C的描述。然而，一般来说，短沟道26可以有小于1013cm-2的薄层电荷。在对p阱20注入A1后，对短沟道26优选使用同一掩模注入n型杂质，以避免不得不再次对准掩模，这样使短沟道26与p阱20是自对准的。如上所述，优选短沟道不延伸进入JFET区，因为延伸这些层进入JFET区可以在器件处于阻塞状态时增加氧化物中的电场。
栅氧化物28至少在n+碳化硅区24之间延伸，优选是用NO或N2O退火的热生长氧化物，或者是氧化物/氮化物/氧化物(ONO)，其中第一氧化物是热氧化物，跟着NO或N2O退火。栅接触材料可以是任何适用的接触材料，然而，p型多晶硅是优选的，因为它的高功函数。栅氧化物28的厚度可取决于栅接触32的材料的功函数。然而，一般来说，优选厚度从约100到约5000。
也提供一个或多个源接触30和漏接触34。优选地，源接触30用镍(Ni)形成，在从约600℃到约1000℃之间的温度下，例如825℃下退火，以便提供对p+区22和n+区24的欧姆接触。漏接触34也可以是Ni或其它合适的材料，用于形成对n型碳化硅的欧姆接触。
图7说明使用再生长外延层的本发明的另一个实施例。正如图7看到的那样，碳化硅薄层27在p阱注入和退火后再生长在p阱20上，并延伸穿过JFET区的n-漂移层12。短沟道26′由再生长外延层形成，或者优选地，它们可以通过注入进入和/或穿过再生长碳化硅层27形成。类似地，n+碳化硅区24也可以穿过再生长碳化硅层27形成。再生长碳化硅层27可以有厚度从约0.05μm到约1μm，然而，优选地是从约1000到约5000的厚度。优选地，再生长碳化硅层27是未掺杂的、非有意掺杂的或轻掺杂的。然而，如果再生长碳化硅层27形成短沟道26′，再生长碳化硅层27应该是n型碳化硅。因此，如果再生长碳化硅层27提供短沟道，优选地，再生长碳化硅层27有薄层电荷小于约1013cm-2。例如，具有载流子浓度为2×1016的、3500厚的碳化硅层27可以特别适于提供一个在零栅偏压常关的器件。这样的再生长可以减小由注入激活退火产生的表面粗糙。此外，再生长把沟道区放在外延层上，可以减小损伤，使能有更高的沟道迁移率。
还如图7看到的那样，因为再生长碳化硅层27，通过碳化硅层27提供一个接触窗，提供对任选的p+区22或如果p+区22不存在则对p阱20的接触30′。接触30′可以用任何合适的材料制造，用于形成对p型碳化硅的欧姆接触，然而，镍是优选的。
虽然图6和图7说明本发明的实施例为分立器件，它将被本领域的技术人员理解，图6和图7可以看做具有多个单元的器件的一个单位单元。因此，例如，其它的单位单元可以合并入图6和图7中说明的器件，沿着它的中心轴划分器件(在图6和图7中表示为垂直轴)，并且已划分的器件绕图6和图7中说明的器件的边界轴(在图6和图7中说明的器件的垂直边缘)旋转。相应地，本发明的实施例包括例如图6和图7说明的那些器件，以及有多个合并图6和图7说明的短沟道的单位单元的器件。
根据本发明的实施例的器件制作现在可以参照图8A到8H，图9A到9J描述。如图8A所示，在n型层12上形成掩模100并制作图案，杂质注入到n型层12里，以提供p阱20。优选地，杂质是注入到上述深度的A1，激活时提供所要求的载流子浓度。在形成p阱20后，利用掩模100执行n型注入102，见图8B。合适的注入n型层的杂质包括氮和磷。注入这样的杂质以提供这里所述的短沟道深度和载流子浓度。一个合适的p阱20和n型注入102的合成掺杂分布的实例见图11。在注入p阱和n型层102两者后，产生的结构被加热到温度至少约1500℃，并保持在该温度约30秒到约60分钟的时间，以激活注入的杂质。或者，这样的退火可以在注入n+区24、p+区22和背侧(backside)注入之后进行，如图8E所示。
如图8C所示，去掉掩模100，形成掩模104并制作图案，n型杂质利用掩模104被注入，以提供n+区24。形成掩模104用于提供在p阱20的外围和n+区24之间所要求的间隔，其确定短沟道26的沟道长度。合适的n型杂质包括氮和磷。此外，杂质可以注入，用于提供这里所述的n+区24的维度和载流子浓度。
图8D说明任选的p+区的形成。去掉掩模104，形成掩模106并制作图案，利用掩模106注入p型杂质，用于提供p+区22。可注入p型杂质用于提供这里所述的p+区22的维度和载流子浓度。优选地，p型杂质是铝，然而，其它合适的p型杂质也是可以使用的。
图8E说明去除掩模106以及建立n+层10，n+层10可以由n型杂质背侧注入到衬底内形成，或可以是外延层，可以在图8A之前形成。任选地，上述结构的退火可以激活注入的p型和n型杂质。做为选择，在实施例中，栅氧化物是在形成之后退火以改善SiC/SiO2界面，这些杂质的激活可以由这样的退火实现。
图8F说明栅氧化物28的形成和图案制作。优选地，栅氧化物是热氧化生长并且氮化的氧化物。氮化的氧化物可以是任何合适的栅氧化物，然而，SiO2、氮氧化物或ONO可以是优选的。优选的是，形成栅氧化物或ONO栅介质的初始氧化物之后跟着是N2O或NO中的退火，以便减少SiC/氧化物界面的缺陷密度。在具体的实施例中，栅氧化物或者是由热生长或者是由淀积形成，然后在N2O环境中在大于约1100℃的温度和从约2到约8SLM的流速中退火，该流速可提供N2O的初始滞留时间从约11到约45秒。在碳化硅上的氧化层的这样的形成和退火通常由美国专利申请序列号No.09/834,283、标题为“N2O退火碳化硅层上氧化层的方法(Method of N2O Annealing an Oxide Layer ona Silicon Carbide Layer)”(代理人文档No.5308-156)，或者美国临时申请序列号No._ _ _、2001年5月30日提交的标题为“碳化硅层上氧化层的N2O生长方法(Method of N2O growth of an Oxide Layeron a Silicon Carbide Layer)”描述，它们的内容在此引入作为参考，看作在此处完全陈述。另外，也可以使用N2O生长氧化物，如下列文献描述：J.P.Xu，P.T.Lai，C.L.Chan，B.Li，和Y.C.Cheng，“在6H-SiC上N2O生长氮氧化物的改善的性能和可靠性(ImprovedPerformance and Reliability of N2O-Grown Oxynitrde on 6H-SiC)”，IEEE Electron Device Letters，第21卷，第6期，298页-300页，2000年6月。也如下列文献描述的技术：L.A.Lipkin andJ.W.Palmour，“在p型SiC上的低界面态密度氧化物(Low interfacestate density oxides on p-type SiC)”，Materials Science Forum第264-268卷，853页-856页，1998年。另一方面，对热生长氧化物，热生长SiO2层的后续NO退火可以被提供以减小界面陷阱密度，如下列文献描述：M.K.Das，L.A.Lipkin，J.W.Palmour，G.Y.Chung，J.R.Williams，K.McDonald和L.C.Feldman，“使用热生长、NO退火的SiO2的高迁移率4H-SiC反型模式MOSFET(High Mobility 4H-SiCInversion Mode MOSFETs Using Thermally Grown，NO AnnealedSiO2)”，IEEE Device Research Conference，Denver，CO，6月19-21，2000；G.Y.Pantelides，L.C.Feldman，M.K.Das和J.W.Palmour，“氧化氮高温退火的4H-SiC MOSFET改善的反型沟道迁移率(Improved Inversion Channel Mobility for 4H-SiC MOSFETsFollowing High Temperature Aneals in Nitric Oxide)”，IEEEElectron Device Letters已接受待发表；G.Y.Chung，C.C.Tin，J.R.Williams，K.McDonald，M.Di Ventra，S.T.Pantelides，L.C.Feldman和R.A.Weller，“氧化氮退火对4H多型碳化硅的带边缘附近界面陷阱密度的影响(Effect of nitric oxide annealing onthe interface trap densities near the band edges in the 4Hpolytype of silicon carbide)”，Applied Physics Letters，第76卷，第13期，1713页-1715页，2000年3月。也可以提供氮氧化物，如美国专利申请序列号No._ _ _ _ _ _、2001年6月11日提交的标题为“高压高温电容器结构和制作方法(High Voltage，HighTemperature Capacitor Structure and Methods ofFabrication)”中描述，它的内容在此引入作为参考，看作在此处完全陈述。
作为一个形成氮化的氧化物层的实施例，通过在N2O环境中至少约1200℃温度下氧化碳化硅层，氧化物层可以被提供在碳化硅层上。在氧化期间，提供预定的温度曲线和预定的N2O流速曲线。预定的温度曲线和/或预定的流速曲线可以是恒定的或可变化的，可以包括斜坡至稳定状态的条件。预定的温度曲线和预定的流速曲线可以被选择以便减小具有SiC导带附近能量的氧化物/碳化硅界面的界面态。预定的温度曲线可以导致大于约1200℃的氧化温度。优选地，氧化温度是约1300℃。氧化时间随所要求的氧化层的厚度而改变。因此，氧化可以在约15分钟至约3小时或更长的时间里实现。
另外，预定的流速曲线可以包括一个或多个流速，从约2每分钟标准升(SLM)到约6SLM。优选地，流速从约3.5到约4每分钟标准升。此外，形成得到的氧化层，随后氧化层在Ar或N2中退火。这样的Ar或N2中的退火操作可以进行例如约一个小时。
优选地，预定的流速曲线提供从约0.37cm/s到约1.11cm/s的N2O的一种速度或多种速度。特别是，预定的流速曲线优选提供从约0.65cm/s到约0.74cm/s的N2O的一种速度或多种速度。另外，可以执行氧化层的湿再氧化，和/或N2O氧化也可以在部分蒸汽或蒸汽分压环境中进行。
另外，通过在N2O环境中在包括大于约1200℃的氧化温度的预定温度曲线和预定的N2O流速曲线下在碳化硅层上形成氧化层的方法，可以在碳化硅上形成氧化层。预定的流速曲线可以被选择以提供N2O的初始滞留时间至少是11秒。优选地，初始滞留时间为从约11秒到约33秒。更优选地，初始滞留时间为从约19秒到约22秒。另外，N2O总滞留时间可以为从约28秒到约84秒。优选地，总滞留时间为从约48秒到约56秒。
界面态密度与来自导带的能级的关系曲线图由图12说明。线200表示未退火的氧化物。线202表示在NO环境中干退火的氧化物。线204表示在N2O环境中干退火的氧化物和线206表示在NO环境中湿退火的氧化物。
图8G说明栅接触32的形成。如上所述，栅接触32可以是p型多晶硅，或者也可以是其它合适的接触材料，使用本领域的技术人员已知的技术，可以形成栅接触和制作其图案。另一方面，图8F的氧化物28和栅接触32也可以一起形成和制作图案。最后，图8H说明源接触30和漏接触34的形成，它们可以由蒸发，淀积，溅射或本领域的技术人员已知的其它技术形成。优选地，源接触30和漏接触34是镍，在形成后在约825℃温度下退火，以便改善欧姆接触的质量。
图9A至9J说明根据本发明的另一个实施例使用再生长外延层制作器件的操作。如图9A所示，在n型层12上形成掩模120并制作图案，杂质注入进入n型层12，提供p阱20。优选地，杂质是注入到上述深度的A1，激活时提供所要求的载流子浓度。在形成p阱20后，去除掩模120，形成掩模122并形成与任选的p+区22相对应的图案。利用掩模122进行p型注入，见图9B。优选地，p型注入注入剂铝作为p型杂质。注入这样的杂质以提供此处描述的p+区22的维度和载流子浓度。在注入p阱20和p+区22后，得到的结构被加热到至少约1500℃的温度，保持在该温度的时间从约30秒到约60分，以激活注入杂质。
如图9C所示，去除掩模122，使用生长碳化硅外延层的常规技术，在p+区22、p阱20和n型碳化硅层12上形成SiC外延层124。如上所述，再生长外延层124优选是未掺杂碳化硅，但也可以是轻掺杂碳化硅。
图9D说明提供短沟道26′的任选的n型杂质注入。如图9D所示，形成掩模126并制作图案，利用掩模126注入n型杂质以提供短沟道26′。形成掩模126以提供所要求的短沟道26′的位置，优选地，这样短沟道基本上没有扩展进入器件的JFET区。合适的n型杂质包括氮和磷。优选地，注入杂质以提供此处描述的短沟道26′的维度和载流子浓度。
图9E说明n+区24的形成。如图9E所示，去除掩模126，形成掩模128并制作图案以提供与n+区24相对应的开口。掩模128用于注入n型杂质，以便提供此处描述的n+区24的维度和载流子浓度。
图9F说明去除掩模128以及产生n+层10，其可以通过在衬底中背面注入n型杂质来形成，或可以是外延层，或可在图9A之前形成。任选地，结构的退火优选是在低于1500℃的温度下可以被执行以激活注入的p型和n型杂质。或者，在栅氧化物形成后退火以改善SiC/SiO2界面的实施例中，这样杂质的激活可以是由这样的退火来提供。
图9G说明栅氧化物28的形成和图案制作。栅氧化物28优选地是热生长形成，并且优选地是氮化的氧化物。氮化的氧化物可以是任何合适的栅氧化物，然而，SiO2、氮氧化物或ONO可以是优选的。栅氧化物的形成可以参照图8F的如上所述来执行。
图9H说明源接触30′的形成。如图9H所示，在再生长层124中相对应于p+区22的位置开窗口。接触30′在窗口中形成。图9I说明栅接触32和源接触30′的形成。或者，图9G中的氧化物28和栅接触32可以一起形成并制作图案。如上所述，栅接触32可以是p型多晶硅，或者可以是其它合适的接触材料并且可以用本领域的技术人员已知的技术来形成和制作图案。源接触30′可以用蒸发淀积、溅射或本领域的技术人员已知的其它技术形成。最后，图9J说明漏接触34的形成，它可以用蒸发淀积、溅射或本领域的技术人员已知的其它技术形成。优选地，源接触30′和漏接触34是镍，它是在形成之后在从约600℃到约1000℃的温度下例如约825℃退火的，用来改善欧姆接触的质量。
如上所述，本发明的实施例在器件的JFET区之间提供通过p阱20直到n+区24的短沟道26和26′。在形成短沟道26和26′时，优选控制n型杂质的剂量和能量，以便使器件在零栅偏压下正常关闭。这是可以做到的，因为pn结的内建电压、栅金属和SiC的功函数差以及氧化物中和界面态中的净电荷，产生浅n型层的自耗尽。然而，应该注意，通过隐埋pn结n型层不是完全耗尽的。这保证在薄积累层下存在体沟道。该体沟道的宽度随正栅偏压增加，直到在MOS界面上形成积累层，如图10A至图10C所示。由于表面粗糙和表面势的起伏这个积累层可以是不连续的。
图10A说明没有加栅偏压时的短沟道26和26′。如图10B所示，由正栅偏压产生的体沟道连接不连续的表面积累层区，产生从MOSFET的源到漏的平坦的电流路径。如图10C所示，当加更大的栅偏压时，体沟道最后延伸到积累层。
如上简述，为了获得更有效的短沟道，可以使用有高功函数的栅金属(例如p+多晶硅)和比较薄的栅介质。在MOS栅在零栅偏压时，高功函数的栅金属和比较薄的栅介质可以耗更多的电荷，它们进入在正栅偏压下有更多自由载流子的体沟道(见图10A)。然而，单独提供短沟道可能不足以获得非常高的有效沟道迁移率，因为体沟道中的自由载流子数目是很有限的。然而，优选，在4H多型碳化硅的导带能量约0.4eV内的表面态密度减小到小于约1012eV-1cm-2，短沟道与其结合以减少载流子的表面散射，这可提供非常高的有效沟道迁移率。
根据本发明的实施例，器件的开态I-V特性在图13中示出。器件是3.3mm×3.3mm的4H-SiC功率MOSFET。如图13所示，10A电流是在4.4V正向压降下得到的。这个器件在VG＝0V时，由于在p阱中氮注入剂量相对高，处于常通态。然而，器件也可以通过减小这个剂量，做成常闭态。根据本发明的实施例，100μm×100μm的MOSFET的电子迁移率与栅电压的关系在图14中示出。在低电场区，由于沟道的隐埋特性，得到了极高的迁移率(接近体迁移率的)值。在更高的栅偏压，由于沟道限定在表面，迁移率减小。即使这样，也可以获得～50cm2/Vs的高场迁移率。
本发明的实施例已经参照具体的操作顺序描述，这将被本领域的技术人员理解，受益于本发明的教授，顺序内的某些操作也可以重排顺序。例如，在本发明的具体实施例中，形成n+区24和p+区22可被颠倒。相应地，本发明应该不被解释为局限于此处描述的确切的操作顺序。
在附图和说明书中，已经公开本发明的典型的优选实施例，虽然使用了特别术语，但它们仅是使用于一般的描述意义，而不是用于限制目的，本发明的范围在下列权利要求中提出。

Claims (87)

1.一种碳化硅金属-氧化物半导体场效应晶体管，包括：
一个双注入碳化硅MOSFET，具有一个n型碳化硅漂移层、在n型碳化硅漂移层内有一定间隔并且其中包含n型碳化硅区的多个p型碳化硅区，和在n型碳化硅漂移层上的一个含氮的氧化层；和
多个n型短沟道，从相应的n型碳化硅区穿过p型碳化硅区并延伸到n型碳化硅漂移层；
其中上述n型短沟道延伸到所述n型碳化硅漂移层，但没有延伸进入所述n型碳化硅漂移层，且所述n型短沟道具有比位于n型短沟道之间的一个区域更高的掺杂浓度。
2.根据权利要求1的碳化硅金属-氧化物半导体场效应晶体管，其中p型碳化硅区包含有一定间隔的其中有铝注入的碳化硅区。
3.根据权利要求1的碳化硅金属-氧化物半导体场效应晶体管，还包括在n型短沟道之间的在n型碳化硅漂移层上的碳化硅外延层。
4.根据权利要求1的碳化硅金属-氧化物半导体场效应晶体管，还包括在氧化层上的栅接触，栅接触包含p型多晶硅。
5.根据权利要求1的碳化硅金属-氧化物半导体场效应晶体管，其中掺杂n型短沟道使得n型沟道在施加零伏栅偏压时是自耗尽的。
6.根据权利要求1的碳化硅金属-氧化物场效应晶体管，还包括在n型碳化硅漂移层和p型碳化硅区上的碳化硅外延层，其中n型短沟道延伸进入和/或穿过碳化硅外延层。
7.根据权利要求1的碳化硅金属-氧化物场效应晶体管，其中短沟道具有小于约1013cm-2的薄层电荷。
8.根据权利要求1的碳化硅金属-氧化物场效应晶体管，其中短沟道有与厚度约3500和载流子浓度约2×1016cm-3的碳化硅外延层相对应的薄层电荷。
9.根据权利要求1的碳化硅金属-氧化物场效应晶体管，其中碳化硅包括4H多型碳化硅，并且其中在氧化层和n型漂移层之间的界面对在4H多型碳化硅的导带能量约0.3和约0.4eV之间的能级有小于1012eV-1cm-2的界面态密度。
10.根据权利要求1的碳化硅金属-氧化物场效应晶体管，其中含氮氧化物包括氧化物-氮化物-氧化物结构和氮氧化物中的至少一种。
11.根据权利要求1的碳化硅器件，其中p型碳化硅区包括：在漂移层内的第一p型碳化硅区，第一p型碳化硅区有一定间隔并具有确定其间的漂移层区的外围边缘；
其中n型碳化硅区包括第一n型碳化硅区，其具有大于第一p型碳化硅区内的漂移层的载流子浓度的载流子浓度，并距离第一p型碳化硅区外围边缘一定间隔；
其中n型短沟道包括第二n型碳化硅区，其具有小于第一n型碳化硅区的载流子浓度的载流子浓度，并从第一n型碳化硅区延伸到第一p型碳化硅区的外围边缘；并且
其中含氮的氧化层包括在漂移层、第一n型碳化硅区和第二n型碳化硅区上的含氮的氧化层。
12.根据权利要求11的碳化硅器件，其中第二n型碳化硅区具有小于约1013cm-2的薄层电荷。
13.根据权利要求12的碳化硅器件，其中第二n型碳化硅区的深度为从约0.05μm到约1μm。
14.根据权利要求13的碳化硅器件，其中第二n型碳化硅区从第一n型碳化硅区到第一p型碳化硅区外围延伸约0.5μm到约5μm的距离。
15.根据权利要求11的碳化硅器件，其中第二n型碳化硅区具有与厚度约3500和载流子浓度约2×1016cm-3的碳化硅外延层相对应的薄层电荷。
16.根据权利要求11的碳化硅器件，其中在氧化层和漂移层、第一n型碳化硅区和第二n型碳化硅区之间的界面的界面态密度在4H多型碳化硅的导带能量约0.3和约0.4eV之间小于约1012eV-1cm-2。
17.根据权利要求11的碳化硅器件，还包括：被安排在相应的第一p型碳化硅区里的第二p型碳化硅区，其中该第二p型碳化硅区的载流子浓度大于第一碳化硅区的载流子浓度，第二碳化硅区与第一n型碳化硅区相邻并与第二n型碳化硅区相对。
18.根据权利要求11的碳化硅器件，还包括在氧化层上的栅接触。
19.根据权利要求18的碳化硅器件，其中栅接触是p型多晶硅。
20.根据权利要求11的碳化硅器件，其中第一p型碳化硅区相互间隔为从约1μm到约10μm的距离。
21.根据权利要求20的碳化硅器件，其中第一p型碳化硅区有载流子浓度从约1×1016cm-3到约2×1019cm-3。
22.根据权利要求11的碳化硅器件，还包括第一p型碳化硅区和第一n型碳化硅区上的接触。
23.根据权利要求11的碳化硅器件，还包括：
一层n型碳化硅层，其载流子浓度大于漂移层的载流子浓度，并被安排与漂移层相邻与氧化层相对；和
在该n型碳化硅层上的漏接触。
24.根据权利要求11的碳化硅器件，还包括：在第一p型区和n型碳化硅漂移层上的碳化硅外延层，其中第二n型碳化硅区延伸进入外延层，第一n型碳化硅区延伸通过外延层，并且氧化层是在外延层、第一n型碳化硅区和第二n型碳化硅区上。
25.根据权利要求24的碳化硅器件，其中外延层包括未掺杂的碳化硅。
26.根据权利要求24的碳化硅器件，其中碳化硅外延层包括具有厚度从约0.05μm到约1μm的碳化硅外延层。
27.根据权利要求26的碳化硅器件，其中碳化硅外延层包括具有厚度从约1000到约5000的碳化硅外延层。
28.根据权利要求24的碳化硅器件，其中外延层包括具有薄层电荷小于约1013cm-2的n型碳化硅。
29.根据权利要求24的碳化硅器件，其中第二n型碳化硅区有薄层电荷小于约1013cm-2。
30.根据权利要求29的碳化硅器件，其中第二n型碳化硅区有深度从约0.05μm到约1μm。
31.根据权利要求30的碳化硅器件，其中第二n型碳化硅区从第一n型碳化硅区到第一p型碳化硅区的外围延伸约0.5μm到约5μm的距离。
32.根据权利要求24的碳化硅器件，其中在氧化层和外延层、第一n型碳化硅区和第二n型碳化硅区之间的界面的界面态密度在4H多型碳化硅的导带能量约0.3和约0.4eV之间小于约1012eV-1cm-2。
33.根据权利要求24的碳化硅器件，还包括：被安排在相应的第一p型碳化硅区里的第二p型碳化硅区，其中第二p型碳化硅区的载流子浓度大于第一碳化硅区的载流子浓度，第二碳化硅区与第一n型碳化硅区相邻与第二n型碳化硅区相对。
34.根据权利要求33的碳化硅器件，还包括：
定位在外延层内以曝露第二p型碳化硅区的窗口；和
在第二p型碳化硅区上和第一n型碳化硅区上的窗口内的第一源接触。
35.根据权利要求24的碳化硅器件，还包括在氧化层上的栅接触。
36.根据权利要求35的碳化硅器件，其中栅接触是p型多晶硅。
37.根据权利要求24的碳化硅器件，其中第一p型碳化硅区相互间隔为从约1μm到约10μm的距离。
38.根据权利要求37的碳化硅器件，其中第一p型碳化硅区具有载流子浓度从约1×1016到约2×1019cm-3。
39.根据权利要求24的碳化硅器件，还包括：
一层n型碳化硅层，其载流子浓度大于漂移层的载流子浓度，并被安排与漂移层相邻与氧化层相对；和
在该n型碳化硅层上的漏接触。
40.根据权利要求11的碳化硅金属-氧化物场效应晶体管，其中含氮的氧化层包括氧化物-氮化物-氧化物结构和氮氧化物层中的至少一种。
41.一种制作碳化硅器件的方法，该方法包括：
在一个n型碳化硅层内注入p型杂质，以便提供多个第一p型碳化硅区，所述第一p型碳化硅区之间有一定间隔，并具有限定其间的一个n型碳化硅层的区域的外围边缘；
注入n型杂质进入所述第一p型碳化硅区，以提供载流子浓度大于碳化硅层的载流子浓度的多个第一n型碳化硅区，所述第一n型碳化硅区距离第一p型碳化硅区的外围边缘有一定间隔；
注入n型杂质进入第一p型碳化硅区，以提供载流子浓度小于第一n型碳化硅区的载流子浓度的多个第二n型碳化硅区，所述第二n型碳化硅区从第一n型碳化硅区延伸到第一p型碳化硅区的外围边缘，但没有延伸进入所述n型碳化硅层中，且其中所述第二n型碳化硅区的载流子浓度高于在所述第二n型碳化硅区之间的一个区域中的载流子浓度；和
在漂移层、第一n型碳化硅区和第二n型碳化硅区上制作含氮的氧化层的图案，以便提供栅氧化物。
42.根据权利要求41的方法，其中注入p型杂质、为提供第一n型碳化硅区而注入n型杂质和为提供第二n型碳化硅区而注入n型杂质的步骤包括：
在n型碳化硅层上制作第一掩模图案，该第一掩模有与第一p型碳化硅区相对应的开口，以便曝露部分n型碳化硅层；然后
利用第一掩模注入p型杂质进入n型碳化硅层内；然后
利用第一掩模注入n型杂质进入第一p型碳化硅区内；然后
在n型碳化硅层上制作第二掩模图案，该第二掩模有与第一n型碳化硅区相对应的开口，以便曝露其中注入p型和n型杂质的部分n型碳化硅层；然后
利用第二掩模注入n型杂质进入n型碳化硅层内。
43.根据权利要求42的方法，其中利用第一掩模注入n型杂质进入n型碳化硅层内的步骤后面跟随的是在至少约1500℃温度下退火以激活注入杂质的步骤。
44.根据权利要求43的方法，其中p型杂质包括铝。
45.根据权利要求42的方法，其中制作第二掩模图案，使第二n型碳化硅区从第一n型碳化硅区到第一p型碳化硅区的外围延伸约0.5μm到约5μm的距离。
46.根据权利要求41的方法，其中为提供第二n型碳化硅区而注入n型杂质的步骤包括注入杂质，使第二n型碳化硅区具有薄层电荷为小于约1013cm-2。
47.根据权利要求46的方法，其中为提供第二n型碳化硅区而注入n型杂质的步骤还包括使用注入能量注入n型杂质，以提供第二n型碳化硅区的深度从约0.05μm到约1μm。
48.根据权利要求41的方法，其中制作含氮的氧化层图案的步骤包括热生长氧化层的步骤。
49.根据权利要求48的方法，其中热生长含氮的氧化层的步骤包括在NO或N2O环境中热生长氧化层的步骤。
50.根据权利要求48的方法，其中热生长含氮的氧化层的步骤包括热生长氮氧化物层的步骤。
51.根据权利要求41的方法，其中制作含氮的氧化层图案的步骤包括形成氧化物-氮化物-氧化物(ONO)层的步骤。
52.根据权利要求41的方法，还包括在NO环境或N2O环境中的至少一个环境中对氧化层进行退火的步骤。
53.根据权利要求52的方法，其中退火步骤提供在氧化层和漂移层、第一n型碳化硅区和第二n型碳化硅区之间的界面上的界面态密度在4H多型碳化硅的导带能量约0.4eV内小于约1012eV-1cm-2。
54.根据权利要求41的方法，还包括注入p型杂质进入n型碳化硅层内，以便提供被安排在相应的第一p型碳化硅区内的第二p型碳化硅区，其中第二p型碳化硅区的载流子浓度大于第一碳化硅区的载流子浓度，第二碳化硅区与第一n型碳化硅区相邻并与第二n型碳化硅区相对。
55.根据权利要求41的方法，还包括在栅氧化层上形成栅接触。
56.根据权利要求55的方法，其中形成栅接触的步骤包括制作p型多晶硅图案以便在栅氧化层上提供栅接触层的步骤。
57.根据权利要求42的方法，其中第一掩模有开口，它们之间的间隔从约1μm到约10μm的距离。
58.根据权利要求41的方法，还包括：
注入n型杂质进入到n型碳化硅层与氧化层相对的一个面内，以便提供载流子浓度大于n型碳化硅层的载流子浓度的第二n型碳化硅层；和
在第二n型碳化硅层上形成漏接触。
59.根据权利要求41的方法，其中n型碳化硅层包括碳化硅衬底。
60.根据权利要求41的方法，其中其中注入p型杂质、为提供第一n型碳化硅区而注入n型杂质和为提供第二n型碳化硅区而注入n型杂质的步骤包括：
在n型碳化硅层上制作第一掩模图案，该第一掩模有与第一p型碳化硅区相对应的开口，以便曝露部分n型碳化硅层；然后
利用第一掩模注入p型杂质进入n型碳化硅层内；然后
在至少约1500℃温度下对n型碳化硅层和第一p型碳化硅区进行退火；然后
在n型碳化硅层和第一p型碳化硅区上生长碳化硅外延层；然后
在n型碳化硅层上制作第二掩模图案，第二掩模有与第二n型碳化硅区相对应的开口，以便曝露部分第一p型碳化硅区；
利用第二掩模注入n型杂质进入n型碳化硅外延层内；然后
在n型碳化硅层上制作第三掩模图案，第三掩模有与第一n型碳化硅区相对应的开口，以便曝露部分第一p型碳化硅区；
利用第三掩模注入n型杂质进入第一p型碳化硅区和碳化硅外延层内；和
其中制作氧化层图案的步骤包括在外延层、第一n型碳化硅区和第二n型碳化硅区上制作氧化层图案，以提供栅氧化物。
61.根据权利要求60的方法，其中生长碳化硅外延层的步骤包括生长未掺杂的碳化硅外延层。
62.根据权利要求60的方法，其中生长碳化硅外延层的步骤包括生长具有薄层电荷小于约1013cm-2的碳化硅外延层。
63.根据权利要求60的方法，其中生长碳化硅外延层的步骤包括生长具有厚度从约0.05μm到约1μm的碳化硅外延层。
64.根据权利要求63的方法，其中生长碳化硅外延层的步骤包括生长具有厚度从约1000到约5000的碳化硅外延层。
65.根据权利要求60的方法，其中p型杂质包括铝。
66.根据权利要求60的方法，其中制作第三掩模图案，使得第二n型碳化硅区从第一n型碳化硅区到第一p型碳化硅区的外围延伸约0.5μm到约5μm的距离。
67.根据权利要求60的方法，其中为提供第二n型碳化硅区而注入n型杂质的步骤包括注入杂质，使第二n型碳化硅区具有薄层电荷小于约1013cm-2。
68.根据权利要求67的方法，其中为提供第二n型碳化硅区而注入n型杂质的步骤还包括使用注入能量注入n型杂质，以便提供具有深度从约0.05μm到约1μm的第二n型碳化硅区。
69.根据权利要求60的方法，其中制作氧化层图案的步骤包括热生长氧化层的步骤。
70.根据权利要求69的方法，其中热生长氧化层的步骤包括在NO或N2O环境中热生长氧化层。
71.根据权利要求69的方法，其中热生长氧化层的步骤包括热生长氮氧化物层的步骤。
72.根据权利要求60的方法，其中制作氧化层图案的步骤包括形成氧化物-氮化物-氧化物(ONO)层的步骤。
73.根据权利要求60的方法，还包括在NO环境或N2O环境中的至少一个环境中对所述氧化层进行退火的步骤。
74.根据权利要求73的方法，其中退火步骤提供在氧化层和漂移层、第一n型碳化硅区和第二n型碳化硅区之间的界面上的界面态密度在4H多型碳化硅的导带能量为从约0.3eV到约0.4eV内小于约1012eV-1cm-2。
75.根据权利要求60的方法，其中退火步骤之前有下列步骤：
制作第四掩模图案，第四掩模是在n型碳化硅层和第一p型碳化硅区上，第四掩模中有与安排在相应的第一p型碳化硅区内的第二p型碳化硅区相对应的开口，第二碳化硅区与第一n型碳化硅区相邻并与第二n型碳化硅区相对；和
利用第四掩模注入p型杂质，使第二p型碳化硅区的载流子浓度大于第一碳化硅区的载流子浓度。
76.根据权利要求75的方法，还包括：
形成定位在外延层内以曝露第二p型碳化硅区的窗口；和
在第二p型碳化硅区和第一n型碳化硅区上的窗口内形成接触。
77.根据权利要求60的方法，还包括在栅氧化层上面形成栅接触。
78.根据权利要求77的方法，其中形成栅接触的步骤包括制作p型多晶硅图案以便在栅氧化层上提供栅接触的步骤。
79.根据权利要求60的方法，其中第一掩模有开口，它们之间的间隔从约1μm到约10μm的距离。
80.根据权利要求60的方法，还包括：
注入n型杂质进入n型碳化硅层与氧化层相对的一个面内，以便提供具有载流子浓度大于n型碳化硅层的载流子浓度的第二n型碳化硅层；和
在第二n型碳化硅层上形成漏接触。
81.根据权利要求60的方法，其中n型碳化硅层包括碳化硅衬底。
82.一种碳化硅金属-氧化物半导体场效应晶体管，包括：
一碳化硅MOSFET，具有一个n型碳化硅漂移层，在n型碳化硅漂移层内有一定间隔的、其中包含n型碳化硅区的多个p型碳化硅区，和在n型碳化硅漂移层上的含氮的氧化层；和
在n型碳化硅区和漂移层之间的一区域，与含氮的氧化层相邻，配置成在施加零栅偏压时自耗尽；
其中所述被构造为自耗尽的区域延伸到所述n型碳化硅漂移层，但没有延伸进入所述n型碳化硅漂移层，且具有比与所述自耗尽区域相邻的一个n型碳化硅区更高的掺杂浓度。
83.根据权利要求82的碳化硅金属-氧化物半导体场效应晶体管，其中p型碳化硅区包括有一定间隔的、其中注入铝的碳化硅区域。
84.根据权利要求82的碳化硅金属-氧化物半导体场效应晶体管，还包括在p型区之间的n型碳化硅漂移层上的碳化硅外延层。
85.根据权利要求82的碳化硅金属-氧化物半导体场效应晶体管，其中配置为自耗尽的所述区域包括碳化硅区，其具有与具有厚度约3500和载流子浓度约2×1016cm-3的碳化硅外延层的薄层电荷相对应的薄层电荷。
86.根据权利要求82的碳化硅金属-氧化物半导体场效应晶体管，还包括在氧化层上面的栅接触，该栅接触包括p型多晶硅。
87.根据权利要求82的碳化硅金属-氧化物场效应晶体管，其中碳化硅包括4H多型碳化硅，并且其中在氧化层和n型漂移层之间的界面具有对于在4H多型碳化硅的导带能量在约0.3eV和约0.4eV之间的能级的小于1012eV-1cm-2的界面态密度。
CNB018200079A 2000-10-03 2001-09-28 短沟道碳化硅功率mosfets及其制造方法 Expired - Lifetime CN1319176C (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US23742600P 2000-10-03 2000-10-03
US23782200P 2000-10-03 2000-10-03
US60/237,426 2000-10-03
US60/237,822 2000-10-03
US09/834,283 US6610366B2 (en) 2000-10-03 2001-04-12 Method of N2O annealing an oxide layer on a silicon carbide layer
US09/834,283 2001-04-12
US29430701P 2001-05-30 2001-05-30
US60/294,307 2001-05-30
US09/911,995 US6956238B2 (en) 2000-10-03 2001-07-24 Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US09/911,995 2001-07-24
PCT/US2001/030715 WO2002029900A2 (en) 2000-10-03 2001-09-28 Silicon carbide power mosfets having a shorting channel and methods of fabrication them

Publications (2)

Publication Number Publication Date
CN1478302A CN1478302A (zh) 2004-02-25
CN1319176C true CN1319176C (zh) 2007-05-30

Family

ID=27540082

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018200079A Expired - Lifetime CN1319176C (zh) 2000-10-03 2001-09-28 短沟道碳化硅功率mosfets及其制造方法

Country Status (10)

Country Link
US (1) US6956238B2 (zh)
EP (2) EP2261955B1 (zh)
JP (2) JP4865984B2 (zh)
KR (1) KR100838632B1 (zh)
CN (1) CN1319176C (zh)
AT (1) ATE539450T1 (zh)
AU (1) AU2001296455A1 (zh)
CA (1) CA2457919C (zh)
TW (1) TW561624B (zh)
WO (1) WO2002029900A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105556675A (zh) * 2013-09-06 2016-05-04 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN106663693A (zh) * 2014-06-27 2017-05-10 三菱电机株式会社 碳化硅半导体装置

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003100123A1 (en) * 2002-05-23 2003-12-04 UNIVERSITé DE SHERBROOKE Ceramic thin film on various substrates, and process for producing same
KR100873419B1 (ko) * 2002-06-18 2008-12-11 페어차일드코리아반도체 주식회사 높은 항복 전압, 낮은 온 저항 및 작은 스위칭 손실을갖는 전력용 반도체 소자
JP4463482B2 (ja) * 2002-07-11 2010-05-19 パナソニック株式会社 Ｍｉｓｆｅｔ及びその製造方法
JP4188637B2 (ja) * 2002-08-05 2008-11-26 独立行政法人産業技術総合研究所 半導体装置
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
EP1604404B1 (de) 2003-03-19 2011-06-22 Infineon Technologies AG Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US6974720B2 (en) * 2003-10-16 2005-12-13 Cree, Inc. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
US7622741B2 (en) * 2004-02-27 2009-11-24 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
JP4761942B2 (ja) * 2004-11-16 2011-08-31 株式会社東芝 半導体装置
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
JP4604241B2 (ja) * 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
JP5033316B2 (ja) * 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US8022465B2 (en) * 2005-11-15 2011-09-20 Macronrix International Co., Ltd. Low hydrogen concentration charge-trapping layer structures for non-volatile memory
CN101366105B (zh) * 2006-02-07 2012-05-09 三菱电机株式会社 半导体装置及其制造方法
SG136058A1 (en) * 2006-03-10 2007-10-29 Chartered Semiconductor Mfg Integrated circuit system with double doped drain transistor
JP4955292B2 (ja) * 2006-03-31 2012-06-20 株式会社豊田中央研究所 半導体装置
EP2033212B1 (en) * 2006-06-29 2013-10-16 Cree, Inc. Method of forming a silicon carbide pmos device
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
KR101529331B1 (ko) 2006-08-17 2015-06-16 크리 인코포레이티드 고전력 절연 게이트 바이폴라 트랜지스터
US7598567B2 (en) 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
US20080157117A1 (en) * 2006-12-28 2008-07-03 Mcnutt Ty R Insulated gate bipolar transistor with enhanced conductivity modulation
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4793293B2 (ja) * 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
WO2009019837A1 (ja) 2007-08-07 2009-02-12 Panasonic Corporation 炭化珪素半導体素子およびその製造方法
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
CN101842878B (zh) 2007-10-24 2012-05-23 松下电器产业株式会社 半导体元件及其制造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US20090159896A1 (en) * 2007-12-20 2009-06-25 General Electric Company Silicon carbide mosfet devices and methods of making
US7795691B2 (en) 2008-01-25 2010-09-14 Cree, Inc. Semiconductor transistor with P type re-grown channel layer
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5646139B2 (ja) * 2008-09-26 2014-12-24 株式会社東芝 半導体装置
US8217398B2 (en) * 2008-10-15 2012-07-10 General Electric Company Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US7829402B2 (en) * 2009-02-10 2010-11-09 General Electric Company MOSFET devices and methods of making
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8314462B2 (en) * 2009-07-28 2012-11-20 Cree, Inc. Semiconductor devices including electrodes with integrated resistances
US20110024765A1 (en) * 2009-07-31 2011-02-03 General Electric Company Silicon carbide semiconductor structures, devices and methods for making the same
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
CN102576723B (zh) * 2009-10-23 2014-09-24 松下电器产业株式会社 半导体装置及其制造方法
WO2011089861A1 (ja) * 2010-01-19 2011-07-28 パナソニック株式会社 半導体装置およびその製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
KR101063935B1 (ko) 2010-07-16 2011-09-14 한국전기연구원 자기정렬법을 이용한 탄화규소 전계효과 트랜지스터 소자의 제조방법
US20120083133A1 (en) * 2010-10-05 2012-04-05 Applied Materials, Inc. Amine curing silicon-nitride-hydride films
WO2012056642A1 (ja) * 2010-10-29 2012-05-03 パナソニック株式会社 半導体素子
US8815721B2 (en) * 2010-12-17 2014-08-26 General Electric Company Semiconductor device and method of manufacturing the same
CN102097479A (zh) * 2010-12-19 2011-06-15 电子科技大学 一种低压埋沟vdmos器件
WO2012083590A1 (en) * 2010-12-20 2012-06-28 The Hong Kong University Of Science And Technology Power semiconductor field effect transistor structure with charge trapping material in the gate dielectric
US9478616B2 (en) 2011-03-03 2016-10-25 Cree, Inc. Semiconductor device having high performance channel
US8823089B2 (en) * 2011-04-15 2014-09-02 Infineon Technologies Ag SiC semiconductor power device
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
JP5896667B2 (ja) * 2011-09-26 2016-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
JP5811829B2 (ja) * 2011-12-22 2015-11-11 住友電気工業株式会社 半導体装置の製造方法
US9214516B2 (en) 2012-03-30 2015-12-15 Hitachi, Ltd. Field effect silicon carbide transistor
US9318558B2 (en) * 2012-07-09 2016-04-19 Hitachi, Ltd. MOS field effect transistor
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9123798B2 (en) 2012-12-12 2015-09-01 General Electric Company Insulating gate field effect transistor device and method for providing the same
KR101920717B1 (ko) 2013-01-14 2018-11-21 삼성전자주식회사 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9276401B2 (en) * 2013-06-28 2016-03-01 Hamilton Sundstrand Corporation Solid state circuit-breaker switch devices
US10347489B2 (en) 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
JP6230323B2 (ja) * 2013-08-01 2017-11-15 株式会社東芝 半導体装置
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
CN103681859A (zh) * 2013-08-27 2014-03-26 厦门天睿电子有限公司 一种碳化硅半导体器件及其制作方法
CN103441151B (zh) * 2013-08-27 2017-02-01 无锡市芯茂微电子有限公司 一种低正向压降的二极管
US9214572B2 (en) 2013-09-20 2015-12-15 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US20150084063A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device with a current spreading layer
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US9991376B2 (en) 2013-09-20 2018-06-05 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US9111919B2 (en) * 2013-10-03 2015-08-18 Cree, Inc. Field effect device with enhanced gate dielectric structure
US9438227B2 (en) 2013-12-02 2016-09-06 The Hong Kong University Of Science And Technology Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel
JP6271356B2 (ja) * 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
KR20160048599A (ko) * 2014-10-24 2016-05-04 김대형 수상발전선을 이용한 수상발전 시스템
WO2016114055A1 (ja) 2015-01-16 2016-07-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104716045A (zh) * 2015-02-28 2015-06-17 上海芯亮电子科技有限公司 改善SiC热氧化后的界面态的制造方法
DE102016112877B4 (de) 2015-09-07 2021-07-15 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung
JP6523887B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
CN105206513B (zh) * 2015-09-28 2018-01-09 安徽工业大学 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法
US20190013198A1 (en) * 2016-02-10 2019-01-10 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US9875933B2 (en) 2016-06-24 2018-01-23 Infineon Technologies Ag Substrate and method including forming a via comprising a conductive liner layer and conductive plug having different microstructures
US10622284B2 (en) 2016-06-24 2020-04-14 Infineon Technologies Ag LDMOS transistor and method
US10242932B2 (en) 2016-06-24 2019-03-26 Infineon Technologies Ag LDMOS transistor and method
US10050139B2 (en) 2016-06-24 2018-08-14 Infineon Technologies Ag Semiconductor device including a LDMOS transistor and method
US9960229B2 (en) 2016-06-24 2018-05-01 Infineon Technologies Ag Semiconductor device including a LDMOS transistor
US10497777B2 (en) 2017-09-08 2019-12-03 Hestia Power Inc. Semiconductor power device
CN108231898B (zh) * 2017-12-14 2021-07-13 东南大学 一种低导通电阻的碳化硅功率半导体器件
CN108321080A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 高可靠性的SiC MOSFET器件的制备方法及其结构
CN109659223B (zh) * 2018-12-31 2023-04-28 中国电子科技集团公司第五十五研究所 一种改进型SiC平面MOSFET器件的制备方法
US11018228B2 (en) * 2019-08-07 2021-05-25 Fast SiC Semiconductor Incorporated Silicon carbide semiconductor device
CN110783174A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅极氧化层的方法
US20220406889A1 (en) * 2020-01-16 2022-12-22 Lg Electronics Inc. Metal-oxide film semiconductor field-effect transistor device and method for manufacturing same
JP2022144217A (ja) * 2021-03-18 2022-10-03 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN114613849B (zh) * 2022-05-10 2022-08-12 深圳市威兆半导体股份有限公司 一种改善短路特性的碳化硅mos器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264766A (ja) * 1995-03-27 1996-10-11 Oki Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
DE19809554A1 (de) * 1997-03-05 1998-09-10 Denso Corp Siliziumkarbidhalbleitervorrichtung

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629011A (en) * 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JP2542448B2 (ja) * 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5270554A (en) * 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5612260A (en) * 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) * 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) * 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
US5479316A (en) * 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
GB9326344D0 (en) * 1993-12-23 1994-02-23 Texas Instruments Ltd High voltage transistor for sub micron cmos processes
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
SE9501310D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) * 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
FR2738394B1 (fr) * 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP3385938B2 (ja) 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP4075150B2 (ja) 1998-03-20 2008-04-16 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) * 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
SE9601174D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) * 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) * 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6028012A (en) * 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
US5877041A (en) * 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
DE19832329A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
WO1999009598A1 (de) * 1997-08-20 1999-02-25 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) * 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4296633B2 (ja) * 1998-05-20 2009-07-15 株式会社デンソー 炭化珪素半導体装置の製造方法
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP2000106371A (ja) * 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
ATE533178T1 (de) 1998-09-09 2011-11-15 Texas Instruments Inc Integrierter schaltkreis mit kondensator und diesbezügliches herstellungsverfahren
JP4186337B2 (ja) * 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) * 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6399996B1 (en) * 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6420225B1 (en) * 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6303508B1 (en) * 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US6429041B1 (en) * 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US6610366B2 (en) * 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6767843B2 (en) * 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6551865B2 (en) * 2001-03-30 2003-04-22 Denso Corporation Silicon carbide semiconductor device and method of fabricating the same
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
GB201223528D0 (en) 2012-12-31 2013-02-13 Element Six Abrasives Sa A cutter element for rock removal applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264766A (ja) * 1995-03-27 1996-10-11 Oki Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
DE19809554A1 (de) * 1997-03-05 1998-09-10 Denso Corp Siliziumkarbidhalbleitervorrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105556675A (zh) * 2013-09-06 2016-05-04 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN106663693A (zh) * 2014-06-27 2017-05-10 三菱电机株式会社 碳化硅半导体装置

Also Published As

Publication number Publication date
EP1325522B1 (en) 2011-12-28
JP5909064B2 (ja) 2016-04-26
CN1478302A (zh) 2004-02-25
ATE539450T1 (de) 2012-01-15
EP2261955B1 (en) 2013-05-15
WO2002029900A3 (en) 2002-10-31
JP2004519842A (ja) 2004-07-02
AU2001296455A1 (en) 2002-04-15
EP2261955A3 (en) 2011-02-16
TW561624B (en) 2003-11-11
CA2457919C (en) 2015-01-06
JP2011254119A (ja) 2011-12-15
KR20030064763A (ko) 2003-08-02
EP2261955A2 (en) 2010-12-15
EP1325522A2 (en) 2003-07-09
JP4865984B2 (ja) 2012-02-01
KR100838632B1 (ko) 2008-06-19
CA2457919A1 (en) 2002-04-11
US20020038891A1 (en) 2002-04-04
US6956238B2 (en) 2005-10-18
WO2002029900A2 (en) 2002-04-11

Similar Documents

Publication Publication Date Title
CN1319176C (zh) 短沟道碳化硅功率mosfets及其制造方法
US7923320B2 (en) Methods of fabricating vertical JFET limited silicon carbide metal-oxide semiconductor field effect transistors
US6979863B2 (en) Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
KR101078470B1 (ko) 자기-정렬된 소오스 및 웰 영역들을 갖는 실리콘 카바이드파워 소자 및 그 제조 방법
CN100544026C (zh) 碳化硅功率mos场效应晶体管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070530

CX01 Expiry of patent term