CN1321364A - 应用陪集分割的交错器 - Google Patents

应用陪集分割的交错器 Download PDF

Info

Publication number
CN1321364A
CN1321364A CN99810258A CN99810258A CN1321364A CN 1321364 A CN1321364 A CN 1321364A CN 99810258 A CN99810258 A CN 99810258A CN 99810258 A CN99810258 A CN 99810258A CN 1321364 A CN1321364 A CN 1321364A
Authority
CN
China
Prior art keywords
coset
row
data block
array
flow filament
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99810258A
Other languages
English (en)
Other versions
CN100588125C (zh
Inventor
李斌
童文
崔健
汪瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Erisson
Original Assignee
Nortel Networks Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nortel Networks Corp filed Critical Nortel Networks Corp
Publication of CN1321364A publication Critical patent/CN1321364A/zh
Application granted granted Critical
Publication of CN100588125C publication Critical patent/CN100588125C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2735—Interleaver using powers of a primitive element, e.g. Galois field [GF] interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2742—Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing

Abstract

通过把数据块分成预定规模的陪集,运用对预定规模选择并优化了其参数的交错器对各陪集作置换,再按预定顺序重新组合被置换的陪集的元,有利于对任何规模的数据块构建一种Turbo码交错器。通过对陪集数选用值n,并对其在数据块的位置有公共值的各陪集赋值,可将数据块分成陪集,该公共值为数据块的规模与n的模。可对置换的输出作间缩,以保持期望的比率。

Description

应用陪集分割的交错器
发明领域
本发明涉及通信系统，特别涉及作代码调制的交错器。
发明背景技术
业已发现，编码通信信道(即编码调制)可改善调制解调器与无线通信系统等电子通信系统的误码率(BER)。对于以加白高斯噪声(AWGN)或衰落为特征的“随机误差”信道而言，Turbo(涡轮)编码调制被证明是一种高效、带宽有效的实用调制方法。这类随机误差信道可以在例如码分多址(CDMA)环境中见到。
Turbo码的主要创意是一个交错器，可将原始数据帧置换后输入第二编码器。图1示出一常规的平行级联在一起的Turbo编码器，它包括两个分编码器102与104及一个交错器106。开关108能间缩(puncture)来自各编码器102与104的交替位而保持期望的比率(如R=1/2)。分编码器的结构与工作原理以及比率的选用是众所周知的，这里不再讨论。然而，交错器的结构还是一个未解决的问题，尤其对小数据块的Turbo码更是如此。
最近，在加白高斯噪声(AWGN)信道(如CDMA信道)中，如果数据帧规模趋于无限大，则常规“随机交错器”被认为最佳。然而，对于有限规模的数据帧(即Turbo码)而言，最佳交错器还有待于确定。
因此，对有限规模的数据帧提出了交错器设计的要求。这样，对有限规模的数据帧(即Turbo码)提供交错器，正是本发明的一个优点。本发明的另一优点是为预定规模的帧提供优化的交错器。
发明概要
本发明的一个方面是提供一种对包含N个数据元的块进行置换(排列)的方法，N是大于1且能被大于1的正整数n整除的正整数。该方法包括把块分成n个陪集(co-set)，每个陪集的规模为N/n；对每一陪集作置换；以及按预定顺序将置换的陪集的元组合起来而形成置换的块。
本发明的一个方面是通过对在所述块中其相对于位置有一公共值(N模(n))的n个陪集元都赋值而将所述块分成n个陪集的系统与方法。
本发明的一个方面是对适合该陪集规模的代数交错器构件块中的各陪集提供置换，并作数次陪集分割与交错。本发明的一个方面是通过按该陪集生成m序列对各陪集作置换。
本发明的另一个方面提供一种根据一N系统位流生成Turbo码的系统和方法，N是大于1且可被大于1的正整数n整除的正整数。该方法包括在第一编码器中对N系统位编码而生成第一N Turbo位流；将N系统位流分成每个规模为N/n的n个陪集；对各陪集作置换；通过以预定顺序组合被置换的所述陪集而形成置换的N系统位流；在第二编码器中对N个置换的系统位编码而生成第二N Turbo位流；以及按预定顺序将第一与第二N Turbo位流组合起来。
本发明的一个方面是通过对在流中其相对位置有一公共值(N模(n))的所述n个陪集元都赋值而将N系统位流分成n个陪集，并数次应用陪集分割与交错。
本发明的一个方面是由系统位流生成两Turbo位流，并对这两个N Turbo位流间缩而保持预定的系统位/Turbo位之比。
下面将结合几个示例实施例描述本发明；然而，本领域的技术人员显然明白，在不背离所附权项的精神与范围的情况下，可以作出各种修正和增减。
附图简述
通过参照下面结合附图对示例实施例所作的详细描述，将更清楚理解本
发明的内容，其中：
图1是常规平行连接的Turbo编码器的框图；
图2是应用本发明的代数陪集交错器的平行连接Turbo编码器的框图；
图3表示图1的常规Turbo编码器中间缩造成的数据丢失；
图4是用m序列发生器作为本发明的陪集交错器的平行连接Turbo编码器的框图。
发明的详细描述
本发明揭示一种能提供常规Turbo码性能的交错器。本发明的一实施例通过拓展集分割映射原理，应用某种算法基于较小规模交错器而构建任意规模的代数交错器。该技术可对代数交错器实现参数化，并按选择的标准使交错器优化。
描述的实施例可补偿平行级联的Turbo码因间缩而丢失的奇偶检验位。应用陪集分割的代数交错器，可提高间缩的Turbo码(尤其对R=1/2)的性能。本发明可用软件或硬件(即专用集成电路(ASIC)、可编程逻辑阵列(PLA)或任何其它合适的逻辑器件)实施。
虽然这里讨论的交错器实施例是针对Turbo码与cdma2000的，但是本领域的技术人员将理解，这类交错器也可应用于当前的CDMA等其它系统和其它代码。基于陪集分割构建的代数交错器
本发明交错器的设计基于一种确定性的代数结构。它应用了陪集分割原理来设计代数交错器，通过将数据块分成更小的陪集小块并用更小规模的代数交错器使陪集交错，这种代数交错器能使任意规模的数据块交错。然后将来自交错的陪集的诸元以预定顺序组合起来形成交错式的原始数据块版本。
在本实施例中，通过对共享模n计算的同一余数的数据块的n个陪集元都赋值，实现了陪集分割。
例如，含12个元的数据块可标为
      {1 2 3 4 5 6 7 8 9 10 11 12}可被分成2个陪集，包含
{1 3 5 7  9 11}    (模2，余数=1)
{2 4 6 8 10 12}    (模2，余数=0)或被分成3个陪集，包含
{1 4 7 10}         (模3，余数=1)
{2 5 8 11}         (模3，余数=2)
{3 6 9 12}         (模3，余数=0)或被分成4个陪集，包含
{1 5 9 }           (模4，余数=1)
{2 6 10}           (模4，余数=2)
{3 7 11}           (模4，余数=3)
{4 8 12}           (模4，余数=0)(虽然还可把数据块分成6个陪集，每个陪集为2个元，但是置换两元陪集的结果可能不实用)。
现在详细研究一下有48个数据元(标为元1～48)的数据块的交错例子。将该数据块分成两个陪集，一个陪集包含元1～48，模2，余数为0(即24个“偶数”元2,4,6,……48)，另一个陪集包含的元为模2，余数1(即24个“奇数”元1,3,5,……47)。这两个数据块在讨论中被称为偶数据块与奇数据块。本领域的技术人员将理解，选择2作为陪集数仅是示例，而不是限制。两个数据块将作逐行与逐列置换。
每个24元数据块均被处理成4行乘6列的阵列，即N1×N2阵列，N1选成4，因而N2选成6。本领域的技术人员应理解，这些数字为示例，也可选择其它数字。然后选择质数P1与P2。P1是大于N1的质数；最好使最小质数大于N1，但是选用更大的质数本方法也可适用。因此，对P1选5，因为5是大于4的最小质数(N1为4)。同样地，对P2选7，因为7是大于6(N2值)的最小质数。接着选择α1、α2、β1与β2的值：α1与α2的值分别是常规方法求出的P1与P2的原始根。β1与β2可从下式选出最佳结果：
  β1≤P1-1，和β2≤P2-1本例中，α1=2,α2=3,β1=1,β2=3。
把准备交错的数据块逐行读入N1×N2阵列，这样把偶数据块读成
                     02 04 06 08 10 12
                     14 16 18 20 22 24
                     26 28 30 32 34 36
                     38 40 42 44 46 48然后按下式置换行标志Irow(n)：
对于n=1,2,…,P1-1
     irow(n)=α1 n+β1mod(P1)
     间缩irow(n)＞N1因此，对于本例的行1,2,3和4：
irow(1)=21+1mod 5=4  mod 5=4
irow(2)=22+1mod 5=8  mod 5=3
irow(3)=23+1mod 5=16 mod 5=1
irow(4)=24+1mod 5=32 mod 5=2这样，前者的行l变为行4，行2变为行3，依次类推，得出：
                    26 28 30 32 34 36
                    38 40 42 44 46 48
                    14 16 18 20 22 24
                    02 04 06 08 10 12接下来按下式置换列标志icol(n)：
对于n=1,2,…,P2-1
     icol(n)=α2 n+β2mod(P2)
     间缩icol(n)＞N2因此，对于本例的行1,2,3,4,5和6：
icol(1)=31+3mod 7=  81 mod 7=4
icol(2)=32+3mod 7= 243 mod 7=5
icol(3)=33+3mod 7= 729 mod 7=1
icol(4)=34+3mod 7=2187 mod 7=3
icol(5)=35+3mod 7=6561 mod 7=2
icol(6)=36+3mod 7=19683 mod 7=6这样，前者的列1变为列4，列2变为列5，依次类推，得到：
                    30 34 32 26 28 36
                    42 46 44 38 40 48
                    18 22 20 14 16 24
                    06 10 08 02 04 12接着对行循环移动β1行(1行)，得出：
                    42 46 44 38 40 48
                    18 22 20 14 16 24
                    06 10 08 02 04 12
                    30 34 32 26 28 36再对列循环移动β2列(3列)，得出：
                    38 40 48 42 46 44
                    14 16 24 18 22 20
                    02 04 12 06 10 08
                    26 28 36 30 34 32逐列读出交错的偶数据块，得出交错的输出标志：38,14,02,26,40,16,04,28,48,24,12,36,42,18,06,30,46,22,10,34,44,20,08,32。
应用同样的处理使奇数据块交错(在研究的48元数据块中的24个奇数元)。按预定顺序重新组合交错的陪集。规模不便于以数字处理的数据块可以装填成便于置换的规模，置换后可以废弃装填位置。例如，本例中，45元的数据块在置换前可以拥有被添加的额外的元46、47和48，置换后可以废弃元46、47和48。
这样，对特定规模(这里为24)的基本代数交错器构成块给出了参数，这些参数可以表示成兀{α1,α2,β1,β2}，其中兀包含该交错器数据块，而根{α1,α2}和移位{β1,β2}可按不同的优化标准选择，这类标准为某个代数交错器制定并对构成块规模改成其最优值。
图2示出一例应用此类陪集交错器的Turbo编码器。本例中，把输入序列分成两个陪集，一个包括该输入序列的偶数位，另一个包括奇数位。元204与206是将每个第二元传给它们的十进位器。在通路中，单位延迟202只结合十进位器204与206之一，其作用是将包括奇数系统位(1,3,…)序列的陪集传至交错器构成块210，而将包括偶数系统位序列的陪集传至交错器构成块208。本领域的技术人员理解，可以使用其它传送方法。
开关108与212的开始位置被初始化成图2所示的位置。然后与通过图2中Turbo编码器的位流同步地开关。这样，开关212重建输入编码器104的单个数据块，包括交错器210输出的第一元、交错器208输出的第一元、交错器210输出的第二元，等等。在不设开关108时，图2的结构将输出一比率R=1/3(对每个系统位输入，将输出一个系统位上两个Turbo位)的位流。开关108间缩来自编码器102与104各自的交替Turbo位，因而输出的比率R=1/2。
选用规模N0=N/2的代数交错器构成块(陪集)，N是准备交错的块的规模。把N0值选为N/2是一种设计选择，本领域的技术人员理解，也可选用其它构件块规模。然后对每个构件块指定行数N1与列数N2，且N1×N2=N0。对第一构件块，选择的参数为{α1,α2,0,0}，第二构件块选择的参数为{α3,α4,β1,β2}。根据Turbo码的性能，用适当的值对参数化的交错器优化。表1列出一组对cdma2000中规定的Turbo码所确定的优化参数。
  数据速率(kbps)    帧规模N N1,N2 P1,P2    α1,α2,α3,α4,β1,β2
    9.6     192     16,6     17,7     7,5,5,3,7,2
    14.4     288     16,9     17,11     6,6,3,6,2,4
    19.2     384     16,12     17,13     3,6,6,6,1,4,6
    28.8     576     16,18     17,19     3,13,6,13,0,9
    38.4     768     16,24     17,29     3,2,6,2,0,11
    57.6     1152     16,36     17,37     2,3,20,3,29,6
                                表1
在本发明的另一些实施过程中，可作一次以上的陪集分割。上例中，偶陪集的列1,2,3,4,5和6被置换成列4,5,1,3,2和6，而且还可作陪集分割。即，把新的第一、第三和第五列取作一个陪集，而把新的第二、第四和第六列取作另一陪集，由此生成两个陪集：
             30 32 28             34 26 36
             42 44 40  和         46 38 48
             18 20 16             22 14 24
             06 08 04             10 02 12然后像上例那样，使每个陪集作行与列循环移位，在本发明的其它实施过程中，每次行或列移位都可使用不同的值，即β值可以与行无关，或与列无关，或与行和列都无关。不丢失Turbo码位的间缩的Turbo码
以陪集数为2实施本发明的陪集分割，一个附带优点在于，得到特定比率R的间缩(由图2的开关108实现)将不间缩对应于某一特定系统位的两个Turbo码位。图3示出，对于图1的常规Turbo编码器，5个系统位包含S1～S5，以系统位S2为例，其对应的Turbo码位T12与T22在间缩中都丢失了(对于某种假设的交错位顺序)。由于这些位流之一是相对于另一位流交错的，所以无法保证不会出现这种情况，当在目的地译码时，正确地解释系统位2的概率减少了。
根据本发明，其中输入序列分为偶序列与奇序列，对每个序列分别交错，而且以后重新把序列组合起来，每个系统位在间缩后将保持一个其对应的Turbo码位。
再者，可将单个伪随机序列发生器(如m序列、M序列、Gold序列、kasami序列等)用作交错器构件块，或像图4所示那样，可用两个m序列发生器408与410结合起来对陪集分割形成交错器。
这样将会看到，本发明提供的交错处理能有利地应用于Turbo编码器对有限规模的帧进行编码。本领域的技术人员显然理解，图2和4示出的结构可提供带陪集分割的Turbo编码器。
应该理解，可对上述结构和前述操作顺序加以更改而不偏离本发明的范围。因此，上述描述或附图示出的所有内容仅仅作为示例，并无限制的含义。

Claims (30)

1．一种置换数据元的数据块的方法，其特征在于，包括下述步骤：
将所述数据块分成多个陪集；
置换每个陪集；及
以预定顺序组合所述被置换陪集的元而形成置换数据块。
2．如权利要求1所述的方法，其特征在于，
所述数据块含N个数据元，N是大于1且可被n整除的正整数，n是大于1的正整数；及
将所述数据块分成陪集的步骤，包括对在所述数据块中其相对位置有一公共值(N模(n))的n个陪集元都赋值。
3．如权利要求2所述的方法，其特征在于，n值为2，因而第一陪集包含所述数据块中的所有奇数元，而第二陪集包含所述数据块中的所有偶数元。
4．如权利要求1所述的方法，其特征在于，置换各陪集的步骤包括：
将各陪集逐行读入有N1列、N2行的阵列，N1×N2等于N/n，N是所述数据块中的元数，n是陪集数；
选择质数P1＜N1和P2＜N2；
确定P1与P2的根α1与α2；
选择β1与β2值；
将所述阵列的行标志作为α1与β1的函数而置换；
将所述阵列的列标志作为α2与β2的函数而置换；
将所述阵列的诸行循环移动β1行；
将所述阵列的诸列循环移动β2列；及
逐列读出所述阵列的各陪集。
5．如权利要求1所述的方法，其特征在于，置换各陪集的步骤包括：
将各陪集逐行读入有N1列、N2行的阵列，N1×N2等于N/n，N是所述数据块中的元数，n是陪集数；
选择质数P1＜N1和P2＜N2；
确定P1与P2的根α1与α2；
选择β1与β2值；
将所述阵列的行标志作为α1与β1的函数而置换；
将所述阵列的列标志作为α2与β2的函数而置换；
将所述阵列的各行循环移动预定的行数；
将所述阵列的各列循环移动预定的列数；及
逐列读出所述阵列的各陪集。
6．如权利要求1所述的方法，其特征在于，置换各陪集的步骤包括按各陪集产生一个m序列。
7．一种由系统元流生成Turbo码的方法，其特征在于，它包括下述步骤：
在第一编码器中对系统诸元编码而生成第一Turbo元流；
将所述系统元流分成多个陪集；
置换各陪集；
以预定顺序组合所述被置换的陪集而形成置换系统元流；
在第二编码器中对置换系统元编码而生成第二Turbo元流；及
以预定顺序组合所述第一与第二Turbo元流。
8．如权利要求7所述的方法，其特征在于，将所述系统元流分成陪集的步骤，包括对在所述流中其相对位置有一公共值(N模(n))的n个陪集元都赋值，N是所述系统元流中的元数。
9．如权利要求7所述的方法，其特征在于，所述组合所述第一与第二NTurbo元流的步骤，包括间缩所述第一与第二Turbo元流以保持预定的系统元与Turbo元的比率。
10．如权利要求9所述的方法，其特征在于，所述预定比率是1/2，n值为2，因而所述Turbo码包括至少一个对应于各系统元的元。
11．用于置换数据元的数据块的设备，其特征在于，它包括：
将所述数据块分成多个陪集的装置；
置换各陪集的装置；及
以预定顺序组合所述置换陪集的诸元而形成置换数据块的装置。
12．如权利要求11所述的设备，其特征在于，
所述数据块包含N个数据元，N是大于1且可被n整除的正整数，n是大于1的正整数；及
将所述数据块分成陪集的装置对在所述数据块中其相对位置有一公共值(N模(n)的n个陪集元都赋值。
13．如权利要求12所述的设备，其特征在于，n值为2，因而第一陪集包含所述数据块中所有的奇数元，而第二陪集包含所述数据块中所有的偶数元。
14．如权利要求11所述的设备，其特征在于，置换各陪集的装置包括：
将各陪集逐行读入N1列与N2行的阵列装置，其中N1×N2等于N/n，N是所述数据块中的元数，n是陪集数；
选择质数P1＜N1和P2＜N2的装置；
确定P1与P2的根α1与α2的装置；
选择β1与β2值的装置；
置换所述阵列作为α1与β1函数的行标志的装置；
置换所述阵列作为α2与β2函数的列标志的装置；
将所述阵列的诸行循环移动β1行的装置；
将所述阵列的诸列循环移动β2列的装置；及
逐列读出所述阵列的各陪集的装置。
15．如权利要求11所述的设备，其特征在于，置换各陪集的装置包括：
将各陪集逐行读入N1列与N2行的阵列装置，其中N1×N2等于N/n,N是所述数据块中的元数，n是陪集数；
选择质数P1＜N1和P2＜N2的装置；
确定P1与P2的根α1与α2的装置；
选择β1与β2值的装置；
置换所述阵列作为α1与β1函数的行标志的装置；
置换所述阵列作为α2与β2函数的列标志的装置；
将所述阵列中各行循环移动预定行数的装置；
将所述阵列中各列循环移动预定列数的装置；及
逐列读出所述阵列中各陪集的装置。
16．如权利要求11所述的设备，其特征在于，置换各陪集的装置包括按各陪集产生一个m序列的装置。
17．一种由系统元流生成Turbo码的设备，其特征在于，它包括：
对系统元编码而生成第一Turbo元流的装置；
将所述系统元流分成多个陪集的装置；
置换各陪集的装置；
以预定顺序组合所述被置换陪集而形成置换的系统元流的装置；
对置换的系统元编码而生成第二Turbo元流的装置；及
以预定顺序组合所述第一与第二Turbo元流的装置。
18．如权利要求17所述的设备，其特征在于，将所述系统元流分成诸陪集的装置，对在所述流中其相对位置有一公共值(N模(n))的n个陪集元都赋值，其中N是所述系统元流中的元数。
19．如权利要求17所述的设备，其特征在于，组合所述第一与第二N Turbo元流的装置，间缩所述第一与第二Turbo元流以保持预定的系统元/Turbo元的比率。
20．如权利要求19所述的设备，其特征在于，所述预定比率为1/2，n值为2，因而所述Turbo码包括至少一个对应于各系统元的元。
21．一种置换数据元的数据块的系统，其特征在于，它包括：
将所述数据块分成多个陪集的分割逻辑；
置换各陪集的置换逻辑；及
以预定顺序组合所述被置换陪集诸元而形成置换数据块的组合逻辑。
22．如权利要求21所述的系统，其特征在于：
所述数据块包含N个数据元，N是大于1且可被n整除的正整数，n是大于1的正整数；及
所述分割逻辑对在所述数据块中其相对位置有一公共值(N模(n))的n个陪集元都赋值。
23．如权利要求22所述的系统，其特征在于，n值为2，因而第一陪集包含所述数据块的所有奇数元，而第二陪集包含所述数据块的所有偶数元。
24．如权利要求21所述的系统，其特征在于所述置换逻辑包括：
读入逻辑，将各陪集逐行存入N1列、N2行的阵列，N1×N2等于N/n，其中N是所述数据块的元数，n是陪集数；
算法逻辑，被配置成：
选择质数P1＜N1和P2＜N2；
确定P1与P2的根α1与α2；及
选择β1与β2值；
数据处理逻辑，被配置成：
置换所述阵列的中作为α1与β1函数的行标志；
置换所述阵列的中作为α2与β2的函数列标志；
将所述阵列的诸行循环移动β1行；
将所述阵列的诸列循环移动β2列；及
读出逻辑，逐列读出所述阵列的各陪集。
25．如权利要求21所述的系统，其特征在于，所述置换逻辑包括：
读入逻辑，将各陪集逐行存入N1列、N2行的阵列，N1×N2等于N/n，其中N是所述数据块的元数，n是陪集数；
算法逻辑，被配置成：
选择质数P1＜N1和P2＜N2；
确定P1与P2的根α1与α2；及
选择β1与β2值；
数据处理逻辑，被配置成：
置换所述阵列的中作为α1与β1函数的行标志；
置换所述阵列的中作为α2与β2的函数列标志；
将所述阵列中各行循环移动预定的行数；及
将所述阵列中各列循环移动预定的列数，及
读出逻辑，逐列读出所述阵列的各陪集。
26．如权利要求21所述的系统，其特征在于，置换逻辑按各陪集生成一个m序列。
27．一种由系统元流生成Turbo码的系统，其特征在于，它包括：
配置成对系统元编码而生成第一Turbo元流的第一编码器；
配置成将所述系统元流分成多个陪集的分割逻辑；
配置成置换各陪集的置换逻辑；
按预定顺序组合所述被置换陪集而形成置换的系统元流的第一组合逻辑；
对置换的系统元编码而生成第二Turbo元流的第二编码器；及
按预定顺序组合所述第一与第二Turbo元流的第二组合逻辑。
28．如权利要求27所述的系统，其特征在于，所述分割逻辑对在所述流中其相对位置有一公共值(N模(n))的n个陪集元都赋值，其中N是所述系统元流的元数。
29．如权利要求27所述的系统，其特征在于，所述第二组合逻辑间缩第一与第二Turbo元流，以保持预定的系统元/Turbo元的比率。
30．如权利要求29所述的系统，其特征在于，所述预定的比率是1/2，n值为2，因而所述Turbo码包括至少一个对应于各系统元的元。
CN99810258A 1998-09-29 1999-09-29 应用陪集分割的交错器 Expired - Lifetime CN100588125C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10225098P 1998-09-29 1998-09-29
US60/102,250 1998-09-29

Publications (2)

Publication Number Publication Date
CN1321364A true CN1321364A (zh) 2001-11-07
CN100588125C CN100588125C (zh) 2010-02-03

Family

ID=22288911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99810258A Expired - Lifetime CN100588125C (zh) 1998-09-29 1999-09-29 应用陪集分割的交错器

Country Status (10)

Country Link
US (1) US6427214B1 (zh)
EP (1) EP1118160B1 (zh)
JP (1) JP4422906B2 (zh)
CN (1) CN100588125C (zh)
BR (1) BR9912531B1 (zh)
CA (1) CA2337914C (zh)
DE (1) DE69907705T2 (zh)
HK (1) HK1038996B (zh)
MX (1) MXPA01002363A (zh)
WO (1) WO2000019618A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187699B1 (en) * 1999-03-19 2007-03-06 Siemens Aktiengesellschaft Method and apparatus for data rate matching
WO2000062425A1 (de) * 1999-04-07 2000-10-19 Siemens Aktiengesellschaft Verfahren zur kanalcodierung
CA2277239C (en) * 1999-07-08 2007-09-04 Wen Tong Puncturing of convolutional codes
AU4710501A (en) * 1999-12-03 2001-06-18 Broadcom Corporation Interspersed training for turbo coded modulation
US6697990B2 (en) 1999-12-15 2004-02-24 Hughes Electronics Corporation Interleaver design for parsed parallel concatenated codes
US6480125B2 (en) 2000-06-09 2002-11-12 Seagate Technology Llc Method and apparatus for efficient encoding of large data words at high code rates
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
KR100361033B1 (ko) * 2001-01-16 2003-01-24 한국과학기술원 비균일 반복부호를 바탕으로 한 터보부호를 쓰는다중반송파 직접수열 부호분할 다중접속 시스템
FR2819955B1 (fr) * 2001-01-23 2003-05-16 Canon Kk Procedes de turbocodage et turbodecodage (4,2), et systemes pour leur mise en oeuvre
US7068701B2 (en) * 2001-04-16 2006-06-27 Motorola, Inc. Data transmission and reception within a spread-spectrum communication system
EP1337045A1 (en) * 2002-02-18 2003-08-20 Siemens Aktiengesellschaft Method for interleaving and deinterleaving a digital signal and application of these methods
AU2002252944A1 (en) * 2002-04-05 2003-10-27 Linkair Communications, Inc. A coding method and apparatus involves the concatenation of turbo product code and time-space block code
US7509556B2 (en) 2003-11-20 2009-03-24 Seagate Technology Llc Method and apparatus for combining output of different type interleavers based on an input data sequence to obtain a combined output
US7551697B1 (en) 2004-10-01 2009-06-23 Rockwell Collins, Inc. Reduced complexity soft-output noncoherent continuous phase demodulator systems
US7281174B1 (en) 2004-10-01 2007-10-09 Rockwell Collins, Inc. Diversity code combining scheme for turbo coded systems
KR101131323B1 (ko) * 2004-11-30 2012-04-04 삼성전자주식회사 이동통신 시스템에서 채널 인터리빙 장치 및 방법
US7409606B2 (en) * 2005-08-31 2008-08-05 Motorola, Inc. Method and system for interleaving in a parallel turbo decoder
US7925956B2 (en) * 2006-10-03 2011-04-12 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data
US8356232B2 (en) * 2006-10-06 2013-01-15 Motorola Mobility Llc Method and apparatus for encoding and decoding data
US7949926B2 (en) * 2006-11-30 2011-05-24 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data
US8266508B2 (en) 2007-06-08 2012-09-11 Telefonaktiebolaget L M Ericsson (Publ) Computational efficient convolutional coding with rate matching
FR3091093A1 (fr) * 2018-12-20 2020-06-26 Orange Procédé de génération d’un signal mettant en œuvre un turbo-codeur, dispositif et programme d’ordinateur correspondants.

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
US5133061A (en) 1987-10-29 1992-07-21 International Business Machines Corporation Mechanism for improving the randomization of cache accesses utilizing abit-matrix multiplication permutation of cache addresses
US5111389A (en) * 1987-10-29 1992-05-05 International Business Machines Corporation Aperiodic mapping system using power-of-two stride access to interleaved devices
US5276826A (en) * 1988-01-04 1994-01-04 Hewlett-Packard Company Apparatus for transforming addresses to provide pseudo-random access to memory modules
US4918600A (en) * 1988-08-01 1990-04-17 Board Of Regents, University Of Texas System Dynamic address mapping for conflict-free vector access
US5377340A (en) * 1991-06-18 1994-12-27 Hewlett-Packard Company Method and apparatus for memory interleaving using an improved hashing scheme
JPH06216882A (ja) * 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 誤り訂正送信装置及び受信装置
US5721745A (en) 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
EP0928071B8 (en) 1997-12-30 2007-04-25 Canon Kabushiki Kaisha Interleaver for turbo encoder

Also Published As

Publication number Publication date
BR9912531A (pt) 2001-05-02
HK1038996A1 (en) 2002-04-04
MXPA01002363A (es) 2003-07-14
DE69907705D1 (de) 2003-06-12
EP1118160B1 (en) 2003-05-07
BR9912531B1 (pt) 2012-10-02
CA2337914C (en) 2006-05-23
JP2002526966A (ja) 2002-08-20
WO2000019618A1 (en) 2000-04-06
CA2337914A1 (en) 2000-04-06
EP1118160A1 (en) 2001-07-25
US6427214B1 (en) 2002-07-30
CN100588125C (zh) 2010-02-03
HK1038996B (zh) 2003-08-15
DE69907705T2 (de) 2003-11-06
JP4422906B2 (ja) 2010-03-03

Similar Documents

Publication Publication Date Title
CN1321364A (zh) 应用陪集分割的交错器
CN1268062C (zh) 在通信系统中生成代码的设备和方法
CN1264280C (zh) 在通信系统中生成和解码代码的设备和方法
RU2604992C2 (ru) Устройство, содержащее кольцевой буфер и способ для присвоения вариантов избыточности кольцевому буферу
CN100344080C (zh) 数据传输的速率匹配方法和装置
CN1133277C (zh) 通信系统中具有串行级联结构的编码器/解码器
CN1138352C (zh) 通信系统的交织/解交织装置和方法
CN1615592A (zh) 通信系统的交织设备和方法
CN1777082A (zh) 基于预编码的并行卷积ldpc码的编码器及其快速编码方法
CN1575549A (zh) 通过组合陪集和强编码陪集标识符实现正交幅度调制的系统和方法
CN1144375C (zh) 在信道编码器的输入级中预先插入已知比特的装置和方法
CN1778048A (zh) 用于多进多出系统的比特交织器
CN101075857A (zh) 一种turbo码的块交织及HARQ包生成方法
CN1806392A (zh) 高速无线数据通讯系统中产生和解码具有可变速率的前向纠错代码的设备和方法
CN1960188A (zh) 构造低密度奇偶校验码的方法、译码方法及其传输系统
CN1379561A (zh) 在cdma移动通信系统中传输/接收数据的系统和方法
US6347385B1 (en) Interleavers for turbo code
CN1179489C (zh) 用于利用单工码产生(n,3)码和(n,4)码的装置和方法
CN101079641A (zh) 二维交织设备及方法
CN101060338A (zh) 一种卷积码速率匹配的方法和装置
CN1252936C (zh) 用于透平编码的块交织
CN1347593A (zh) 螺旋码的行内置换
CN101060481A (zh) 一种Turbo码传输块的分段方法
CN1855730A (zh) 用于编码/解码级联的低密度生成器矩阵码的方法
CN1417967A (zh) 数据发送和接收设备中的交织器去相关

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ERISSON

Free format text: FORMER OWNER: NORTEL NETWORKS CORP.

Effective date: 20100816

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: QUEBEC, CANADA TO: STOCKHOLM, SWEDEN

TR01 Transfer of patent right

Effective date of registration: 20100816

Address after: Stockholm

Patentee after: Erisson

Address before: Quebec

Patentee before: Nortel Networks Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100203