CN1321438C - 由多晶物质形成微米级结构 - Google Patents

由多晶物质形成微米级结构 Download PDF

Info

Publication number
CN1321438C
CN1321438C CNB018064124A CN01806412A CN1321438C CN 1321438 C CN1321438 C CN 1321438C CN B018064124 A CNB018064124 A CN B018064124A CN 01806412 A CN01806412 A CN 01806412A CN 1321438 C CN1321438 C CN 1321438C
Authority
CN
China
Prior art keywords
pattern edge
polycrystal layer
layer
gap
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018064124A
Other languages
English (en)
Other versions
CN1636269A (zh
Inventor
穆尼尔·那伊姆
劳伦斯·克莱芬格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1636269A publication Critical patent/CN1636269A/zh
Application granted granted Critical
Publication of CN1321438C publication Critical patent/CN1321438C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/701Integrated with dissimilar structures on a common substrate
    • Y10S977/715On an organic substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/724Devices having flexible or movable element
    • Y10S977/727Devices having flexible or movable element formed from biological material
    • Y10S977/73Devices having flexible or movable element formed from biological material for electrical purposes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/762Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/832Nanostructure having specified property, e.g. lattice-constant, thermal expansion coefficient

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Glass Compositions (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

本申请公开了一种利用常规多层结构形成微米级功能部件的方法。所述方法通常需要形成包括一个多晶层(12)和至少一个约束层(14)的多层结构(10)。对多层结构加工图案,形成第一结构(16)和第二结构(18),所述第一和第二结构均包括多晶层和约束层。随后局部加热至少第一结构(16),在加热过程中,约束层限制第一结构的多晶层的热膨胀。从而,在第一结构的多晶层中产生应力,导致从第一结构的边缘开始的基本二维的晶粒生长。充分的晶粒生长产生第三结构(20),基于多晶层的晶粒尺寸的该第三结构(20)是纳米级结构。当被恰当地成形时,纳米级结构可形成为电气、机械、光学和流体处理装置的工作组件。

Description

由多晶物质形成微米级结构
本发明涉及利用多晶物质制造微米级(microscale)或纳米级(nanoscale)结构,例如微电子应用中的喷涂金属(metallization)。
如图1中所示,线路背端(backend of the line,BEOL)互连喷涂金属10包括夹在一对扩散势垒层14之间的铝-铜合金导电层12。扩散势垒层14降低导电层12和周围金属结构的金属之间的固态扩散速率,以便改善喷涂金属10的可靠性和表面电阻。过去,利用常规的平版印刷技术对这种喷涂金属10加工图案,产生各种结构特征,例如金属焊盘和金属线。虽然平版印刷技术广泛并成功地应用于本领域中,但难以利用常规的平版印刷术形成纳米级功能部件(即,需要小于10纳米的受控尺寸的工作结构和组件)。鉴于需要使微电路和它们的组件进一步小型化,理想的是获得一种使喷涂金属的图案加工能够形成微米级功能部件的方法。
因此,本发明提供一种如所附权利要求所限定的形成具有多晶结构的微米级或纳米级功能部件的方法。
从而确定一种机制,借助该机制,当加热具有多晶层和用作约束层的第二层的多层结构时,可在所述多层结构中引发并控制横向晶粒生长。据信,这种机制涉及被图案加工切断而晶界数少于6的晶粒的生长,6晶界是热力学最稳定的晶粒结构。如果被充分加热,晶界少于6并且位于多晶层的图案边缘(patterned edge)的那些晶粒将发生晶粒生长。如果受到约束,就比如多晶层接触热膨胀系数低的第二层时,则由第二层引起的应力将导致晶粒生长主要从多晶层的图案边缘向外横向进行(即在多晶层的平面内二维生长)。
鉴于此,本发明的优选实施例一般要求形成包括一个多晶层和至少一个约束层的多层结构。对所述多层结构加工图案,形成第一和第二结构,所述第一和第二结构的每一个都包括多晶层和约束层。随后局部加热至少第一结构,其间约束层限制第一结构的多晶层的热膨胀。从而,在第一结构的多晶层中引起应力,导致起源于第一结构的边缘的基本二维的晶粒生长。产生足够的晶粒生长,从而产生第三结构,所述第三结构是纳米级结构(即一般是至少一维小于10纳米的结构)。当恰当地成形时,由这种方法形成的纳米级结构可用作电气、机械、光学或者流体处理装置的组件。
从而如下更详细说明的一样,这里公开的方法的一个显著优点在于可为各种应用中采用的装置有选择地形成各种纳米级功能部件。一个重要的例子是由如图1中所示的常规电路喷涂金属形成纳米级功能部件,在所述常规的电路喷涂金属中,导电层12是夹在用作约束层的一对扩散势垒层14之间的多晶层。特别地,这里公开的方法利用在其它情况下会被看成缺陷的现象,纳米级功能部件在相邻的互连喷涂金属之间产生短路的情况就是这样。
下面将参考附图举例详细说明本发明的各种优选实施例:
图1表示现有技术中已知的并且适于用作供本发明之用的基础的多层喷涂金属的透视图;
图2和3表示形成用于机械应用的悬臂的工艺步骤,该悬臂的一端由微米级功能部件加以固定;
图4和5表示形成纳米级功能部件的工艺步骤,所述纳米级功能部件构成流体处理应用的限流器;
图6和7表示形成纳米级功能部件的工艺步骤,所述纳米级功能部件构成光学应用的光学开关或滤光器;
图8和9表示形成电气应用的纳米级熔丝的工艺步骤;
图10和11表示形成电气应用的纳米级接通开关的工艺步骤。
在优选实施例中,纳米级结构或组件由多层结构通过起动横向晶粒生长而构成,所述多层结构包括夹在一对约束层之间的多晶层。从而发现横向晶粒生长和现有技术的金属化工艺形成的金属化同时发生,在所述金属化工艺中,对喷涂金属(metallization)加工图案,从而形成诸如金属线和金属焊点之类的常规电路互连。
在图2和图3中,省略了图1的喷涂金属10的上部扩散势垒层14,以允许示意地表示多晶层12的晶界,以帮助说明在导致横向(二维)晶粒生长方面已确定为有效的机制,所述横向晶粒生长即基本上在多晶层12的平面内的晶粒生长。
图2和图3表示在借助诸如电镀、溅射、蒸镀、化学气相沉积或物理气相沉积之类的方法沉积之后的Al-Cu合金多晶层12的典型晶粒结构。多晶层12的晶粒结构和粒质取决于多种因素,包括沉积条件和基体类型及使用的势垒材料。在一个例子中,如果利用电镀、溅射、蒸镀、或者化学或物理气相沉积进行沉积。图2中喷涂金属10被表示为利用已知的方法,例如平版印刷和金属活性离子蚀刻(RIE)加工图案。利用所述方法,两个功能部件16和18由喷涂金属10中的沟槽22界定。沟槽22分别界定功能部件16和18的对边24和26。这些边缘24和26之间的间距被表示成近似等于多晶层12的平均晶粒尺寸,不过也可采用更大或更小的行距。由于图案加工工艺的结果,金属焊点16和金属线18的边缘24和26的晶粒被沟槽22断开。图3表示了有选择地对功能部件16进行局部加热,例如利用激光或电子探针电流进行局部加热,导致该功能部件16的边缘24处的一个或多个晶粒的发生横向晶粒生长的效果。在图3中,发生了足够的横向晶粒生长,以致在阻挡层14之间从多晶层12伸出第三功能部件20,越过沟槽22从而邻接第二功能部件18。
根据本发明,第三功能部件20是局部加热处理中多晶层12中的应力条件的结果。在本例中,Al-Cu多晶层12的热膨胀系数高于钛和/或氮化钛阻挡层14的热膨胀系数,但是物理上受阻挡层14的约束。由于图案加工工艺的结果,沿着功能部件16的图案边缘24的晶粒具有大于或小于6的晶界。如前所述,晶界小于6的晶粒不稳定,如果被充分加热,由于扩散势垒层14阻止多晶层12沿喷涂金属10的厚度方向的晶粒生长和热膨胀,因此会发生横向(二维)晶粒生长。
诸如Mullins-Von Neumann之类的模型可用于预测这种条件下的晶粒生长。根据二维晶粒生长模型,当长出第三功能部件20的功能部件16的边缘24被充分加热,通常加热到低于多晶层12的熔化温度的温度时,受热边缘内晶界小于6的那些晶粒会生长,从而有效形成纳米级突起,所述纳米级突起从阻挡层14之间伸入沟槽22中。
在图2和图3中,通过蚀刻或者除去多晶层12和底层基体之间的下层阻挡层14,或者有选择地蚀刻多晶层12下的基体,形成悬臂结构形式的功能部件18。这里描述的方法用于将第三功能部件20形成为一个支柱,用以稳定悬臂功能部件18的一端。
图4-11中表示了根据本发明的可供选择的结构和组件。在图4和5中,喷涂金属10被加工图案,形成具有由沟槽28分隔的相对的平行图案边缘34和36的两个功能部件30和32。图5表示沿着各个边缘34和36对两个区域进行局部加热,形成两对“突起”38的结果。突起38是成对的,从而在沟槽28内形成两个狭窄段(restriction)40。在这样的实施例中,在把薄膜(图中未示出)层叠在喷涂金属10的表面上,封闭沟槽28之后,狭窄段40用于限制流经沟槽28的流体。图6和7图解说明一个类似的实施例,其中只形成一个伸入沟槽44中的突起42,所述沟槽44分隔由喷涂金属10构图形成的一对功能部件46和48。由于突起42的纳米级尺寸的缘故,该实施例可用作光学开关或者滤光器。
这里描述的方法也可用于形成由喷涂金属10形成的微电路的纳米级电气组件。在图8中,表示了一对功能部件50和52,它们由第三功能部件56互连,但是在别的地方却被沟槽54分隔。所示的沟槽54使功能部件50和52具有相对的平行边58和60,并且第三功能部件56具有与功能部件50和52的边缘58和60垂直的两边62。功能部件50和52的边缘58和60的间隔距离最好小于或等于多晶层12的平均晶粒尺寸。
图9表示了在第三功能部件56的两个边缘62和功能部件50和52的边缘58和60相交的四个区域对第三功能部件56进行局部加热的结果。通过加热,由于多晶层12的位于边缘58、60和62的邻近加热区域内的晶粒的晶粒生长的缘故,形成四个突起64。突起64使第三功能部件56具有沙漏形状,其中在其与第一和第二功能部件50和52的相交处,第三功能部件56的宽度大于局部加热区之间的中间部分66处的宽度。如果功能部件50和52是电导体,则这种电气结构可用作熔丝或者“切断”开关。作为熔丝,如果在功能部件50和52中产生足够高的过电流条件,则中间部分66会过热,产生断路。如果由适当的过电流条件引起过热,则如果需要可以这样设计,使该中间部分66膨胀。作为切断开关,激光器或者其它适当的装置可用于在恰当的条件下切断中间部分66。
最后,图10和11图解说明了这里描述的方法的另一电气应用。在图10中,示出了一对功能部件68和70,它们由沟槽72在喷涂金属10中界定出,并使功能部件68和70具有平行对边74和76。图11表示在功能部件70的边缘76或其附近对功能部件70的某一区域进行局部加热的结果,由于被加热的多晶层12的晶粒的晶粒生长,形成突起78。沟槽72的宽度足够窄,并且以这样的方式进行加热处理,使突起78越过沟槽72,接触另一功能部件68。如果功能部件68和70是电导体,则这种电气结构可用作“接通”开关。就用作接通开关而论,激光器或者其它局部能量输入可用于加热功能部件70的边缘76,形成突起78,从而在恰当的条件下使功能部件68和70电连接。
图2-11表示了由图1中所示的多层喷涂金属10形成纳米级电气、机械、光学和流体处理结构或者组件的工艺步骤,所述多层喷涂金属10具有夹在一对扩散势垒层14之间的导电多晶层12。本领域的技术人员将认识到,各种材料和材料组合可用于多层结构的多晶层和约束层,包括绝缘、导电和半导体材料,条件只是第一层具有多晶晶粒结构,至少一个接触该第一层的其它层的热膨胀系数充分小于第一层,以致当多层结构被充分加热时,在多晶层内引起应力,从而启动从多晶层开始的横向晶粒生长。注意,上述说明虽然是针对喷涂金属进行的,但这里的教导也适用于可能采用差不多任意类型材料(例如导电材料、介电材料或半导体材料)的间距细微的多晶细线的其它应用。
另外,虽然利用优选实施例说明了本发明,但显然的是本领域的技术人员也可采用其它形式。例如,如同本领域已知的那样,铝-铜合金广泛用于电路互连喷涂金属,例如BEOL互连喷涂金属的导电多晶层,并且,诸如钛、氮化钛及二者的组合之类的材料形成的扩散势垒层14一般用于降低多晶层12和周围金属结构的金属之间的固态扩散速率。不过,阻挡层14(或者其它任何形式的约束层)可具有非晶态、多晶或者单晶微观结构。从而,虽然多晶层优选Al-Cu合金,阻挡层14优选钛和氮化钛,但可预见其它材料也可用于形成喷涂金属10。另外,可省略阻挡层14之一,可在多晶层12中或者导电层12和阻挡层14之间封装附加金属层。此外,喷涂金属10的厚度可变化。喷涂金属10及其层12和14的厚度并非特别敏感的限制条件,只要能够引起足够的应力以在多晶层12中导致所需的横向晶粒生长即可。

Claims (38)

1、一种包括下述步骤的方法:
在基体上形成多层结构,所述多层结构包括一个多晶层和至少一个约束层,多晶层包括尺寸分布由平均晶粒尺寸表征的晶粒;
对多层结构加工图案,形成至少一个第一结构和一个第二结构,第一结构和第二结构均包括所述多晶层和至少一个约束层,第一和第二结构具有图案边缘;
局部加热至少所述第一结构到所述多晶层的熔点以下,所述至少一个约束层限制第一结构的多晶层的热膨胀,从而,在多晶层中产生的应力导致从所述第一结构的图案边缘开始的基本二维的晶粒生长,产生第三结构,所述第三结构是电气、机械、光学或流体处理装置的工作组件。
2、按照权利要求1所述的方法,其中在所述加热步骤中产生足够的二维晶粒生长,使第三结构接触第二结构。
3、按照权利要求2所述的方法,其中在加热步骤之前,第一结构和第二结构是被间隙分隔开的电导体,并且第三结构构成第一和第二结构之间的电开关。
4、按照权利要求2所述的方法,其中在加工图案步骤中使第二结构形成为悬臂结构,第三结构支托悬臂结构,使一部分悬臂结构基本上固定不动。
5、按照权利要求1所述的方法,其中第一结构和第二结构的图案边缘彼此基本平行,并且彼此之间由间隙隔开,其中第三结构越过间隙伸向第二结构的图案边缘,但是并不接触第二结构,从而形成第一和第二结构之间的狭窄段。
6、按照权利要求5所述的方法,其中所述狭窄段用于滤除通过所述间隙传播的光线,或者用作响应通过所述间隙传播的光线进行工作的光学开关。
7、按照权利要求1所述的方法,其中第一结构和第二结构的图案边缘彼此基本平行,并且彼此之间由间隙隔开,其中第三结构越过间隙伸向第二结构的图案边缘,但是并不接触第二结构,在加热步骤中,一部分第二结构也被局部加热,导致从第二结构的图案边缘开始、越过间隙朝着第一结构的图案边缘的基本上二维的晶粒生长,从第二结构开始的二维晶粒生长产生第四结构,所述第四结构是所述装置的工作组件。
8、按照权利要求7所述的方法,其中第四结构不接触第一结构。
9、按照权利要求8所述的方法,其中第四结构与第三结构相对设置,第三结构和第四结构构成第一结构和第二结构之间的狭窄段。
10、按照权利要求9所述的方法,其中所述狭窄段用作流体限流器。
11、按照权利要求1所述的方法,其中加工图案步骤从所述多层结构形成第四结构,第一结构在第二结构和第四结构之间,互连第二和第四结构,第四结构具有由一间隙与第二结构的图案边缘分隔开的图案边缘。
12、按照权利要求11所述的方法,其中第一结构的图案边缘基本垂直于第二和第四结构的图案边缘。
13、按照权利要求11所述的方法,其中加热步骤导致在第一和第二结构相交处形成第三结构,并且导致在第一和第四结构相交处形成第五结构,从而使第一结构在第二和第四结构附近较宽,在其中部较窄。
14、按照权利要求13所述的方法,其中第二和第四结构是电导体,第一结构用作第二和第四结构之间的熔丝。
15、按照权利要求1-10之一所述的方法,其中第一和第二结构具有彼此基本平行,并且被间隙分隔开从而彼此间隔一定距离的图案的边缘,第一结构和第二结构的多晶层在其图案边缘具有晶界小于6的晶粒,从而所述局部加热导致晶界小于6的晶粒从第一结构的图案边缘开始产生越过所述间隙,朝着第二结构的图案边缘的基本二维的晶粒生长,从而产生所述第三结构。
16、按照权利要求11-14之一所述的方法,其中第二和第四结构具有相互基本平行的图案边缘,第一结构具有与第二和第四结构的图案边缘相交的两个图案边缘,第一结构的多晶层在其两个图案边缘均具有晶界小于6的晶粒;其中在第一结构的两个图案边缘与第二和第四结构的图案边缘相交处进行第一结构的所述加热,使晶界小于6的晶粒在各个所述相交处从第一结构的两个图案边缘产生基本二维的晶粒生长,从而增大所述相交处第一结构的宽度,以致和第一结构的中部相比,第一结构在其和第二及第四结构相交的地方更宽。
17、按照权利要求1-10之一所述的方法,其中第一和第二结构由宽度小于多晶层的平均晶粒尺寸的间隙分隔开。
18、按照权利要求11-14之一所述的方法,其中第二和第四结构由宽度小于多晶层的平均晶粒尺寸的间隙分隔开。
19、按照权利要求1-14之一所述的方法,其中存在第一和第二约束层,所述多晶层夹在第一和第二约束层之间,第一和第二约束层均约束多晶层的热膨胀,从而导致自第一结构开始的二维晶粒生长。
20、按照权利要求1-14之一所述的方法,其中所述多晶层的材料是金属。
21、一种供电气、机械、光学或流体处理装置之用的组件,所述组件包括:
基体上的第一和第二结构,所述第一和第二结构均包括一个多晶层和一个约束多晶层的热膨胀的约束层,多晶层包括尺寸分布由平均晶粒尺寸表征的晶粒,所述第一和第二结构均具有图案边缘;
由第一结构的图案边缘处始于多晶层的基本二维的晶粒生长形成的纳米级第三结构。
22、按照权利要求21所述的组件,其中第三结构接触第二结构。
23、按照权利要求22所述的组件,其中第一和第二结构是由间隙分隔的电导体,第三结构构成它们之间的电开关。
24、按照权利要求22所述的组件,其中第二结构是悬臂结构,第三结构邻接所述悬臂结构,从而使一部分悬臂结构基本固定不动。
25、按照权利要求21所述的组件,其中第一和第二结构的图案边缘彼此基本平行,并且由间隙相互分隔开,其中第三结构越过间隙伸向第二结构的图案边缘,但是并不接触第二结构,以形成第一和第二结构之间的狭窄段。
26、按照权利要求25所述的组件,其中所述狭窄段用于过滤通过所述间隙传播的光线,或者用作响应通过所述间隙传播的光线工作的光学开关。
27、按照权利要求21所述的组件,其中第一结构和第二结构的图案边缘彼此基本平行,并且彼此之间由间隙隔开,其中第三结构越过间隙伸向第二结构的图案边缘,但是并不接触第二结构,所述组件还包括由始于第二结构的图案边缘的基本二维的晶粒生长形成的第四结构,所述第四结构越过间隙伸向第一结构的图案边缘。
28、按照权利要求27所述的组件,其中第四结构不接触第一结构。
29、按照权利要求28所述的组件,其中第四结构与第三结构相对设置,第三结构和第四结构构成第一结构和第二结构之间的狭窄段。
30、按照权利要求29所述的组件,其中所述狭窄段用作流体限流器。
31、按照权利要求21所述的组件,还包括第四结构,所述第四结构包括一个多晶层和一个约束层,第一结构在第二和第四结构之间并且互连第二和第四结构,第四结构具有借助间隙与第二结构的图案边缘分开的图案边缘。
32、按照权利要求31所述的组件,其中第一结构的图案边缘基本垂直于第二和第四结构的图案边缘。
33、按照权利要求31所述的组件,其中第三结构形成于第一和第二结构相交处,所述组件还包括位于第一和第四结构相交处的第五结构,从而第一结构在第二和第四结构附近较宽,在其中部较窄。
34、按照权利要求33所述的组件,其中第二和第四结构是电导体,第一结构用作第二和第四结构之间的熔丝。
35、按照权利要求21-30之一所述的组件,其中第一和第二结构由宽度小于多晶层的平均晶粒尺寸的间隙分隔开。
36、按照权利要求31-34之一所述的组件,其中第二和第四结构由宽度小于多晶层的平均晶粒尺寸的间隙分隔开。
37、按照权利要求21-34之一所述的组件,其中存在第一和第二约束层,所述多晶层夹在第一和第二约束层之间,所述第一和第二约束层均用于约束多晶层的热膨胀。
38、按照权利要求21-34之一所述的组件,其中所述多晶层的材料是金属。
CNB018064124A 2000-03-14 2001-03-13 由多晶物质形成微米级结构 Expired - Fee Related CN1321438C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/523,866 2000-03-14
US09/523,866 US6359325B1 (en) 2000-03-14 2000-03-14 Method of forming nano-scale structures from polycrystalline materials and nano-scale structures formed thereby

Publications (2)

Publication Number Publication Date
CN1636269A CN1636269A (zh) 2005-07-06
CN1321438C true CN1321438C (zh) 2007-06-13

Family

ID=24086750

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018064124A Expired - Fee Related CN1321438C (zh) 2000-03-14 2001-03-13 由多晶物质形成微米级结构

Country Status (12)

Country Link
US (1) US6359325B1 (zh)
EP (1) EP1264336B1 (zh)
JP (1) JP3962259B2 (zh)
KR (1) KR100500220B1 (zh)
CN (1) CN1321438C (zh)
AT (1) ATE421768T1 (zh)
AU (1) AU2001240802A1 (zh)
DE (1) DE60137492D1 (zh)
IL (1) IL151742A0 (zh)
MY (1) MY120870A (zh)
TW (1) TW495888B (zh)
WO (1) WO2001069664A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10157627A1 (de) * 2001-11-26 2003-06-12 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer Schicht auf einem Substrat
US20060084566A1 (en) * 2004-10-19 2006-04-20 General Electric Company Multiphase ceramic nanocomposites and method of making them
KR100746743B1 (ko) * 2006-01-06 2007-08-06 삼성전자주식회사 2d 나노 구조물 제작 방법 및 그 방법으로 제작된 2d나노 구조물

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3528048A (en) * 1967-07-06 1970-09-08 Ibm Method of constructing printed circuits for subsequent completion or deletion
US5894137A (en) * 1996-03-12 1999-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with an active layer having a plurality of columnar crystals
US5948162A (en) * 1991-10-24 1999-09-07 Rohm Co., Ltd. Method for forming SOI structure
CN1046174C (zh) * 1996-08-16 1999-11-03 复旦大学 纳米宽度有机导线的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0492413A (ja) * 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法
US5714404A (en) * 1993-11-18 1998-02-03 Regents Of The University Of California Fabrication of polycrystalline thin films by pulsed laser processing
EP0659911A1 (en) * 1993-12-23 1995-06-28 International Business Machines Corporation Method to form a polycrystalline film on a substrate
JPH08148430A (ja) * 1994-11-24 1996-06-07 Sony Corp 多結晶半導体薄膜の作成方法
EP0866885A4 (en) * 1995-11-13 2000-09-20 Univ Connecticut NANOSTRUCTURE PRODUCTS FOR HOT SPRAYING
US5874134A (en) * 1996-01-29 1999-02-23 Regents Of The University Of Minnesota Production of nanostructured materials by hypersonic plasma particle deposition
US5948470A (en) * 1997-04-28 1999-09-07 Harrison; Christopher Method of nanoscale patterning and products made thereby
US6040230A (en) * 1997-04-30 2000-03-21 Texas Instruments Incorporated Method of forming a nano-rugged silicon-containing layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3528048A (en) * 1967-07-06 1970-09-08 Ibm Method of constructing printed circuits for subsequent completion or deletion
US5948162A (en) * 1991-10-24 1999-09-07 Rohm Co., Ltd. Method for forming SOI structure
US5894137A (en) * 1996-03-12 1999-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with an active layer having a plurality of columnar crystals
CN1046174C (zh) * 1996-08-16 1999-11-03 复旦大学 纳米宽度有机导线的制备方法

Also Published As

Publication number Publication date
KR100500220B1 (ko) 2005-07-11
AU2001240802A1 (en) 2001-09-24
US6359325B1 (en) 2002-03-19
WO2001069664A2 (en) 2001-09-20
EP1264336B1 (en) 2009-01-21
WO2001069664A3 (en) 2001-12-20
JP3962259B2 (ja) 2007-08-22
TW495888B (en) 2002-07-21
EP1264336A2 (en) 2002-12-11
ATE421768T1 (de) 2009-02-15
DE60137492D1 (de) 2009-03-12
KR20020079950A (ko) 2002-10-19
IL151742A0 (en) 2003-04-10
JP2003526942A (ja) 2003-09-09
MY120870A (en) 2005-11-30
CN1636269A (zh) 2005-07-06

Similar Documents

Publication Publication Date Title
JP3065512B2 (ja) プログラマブル・ヒューズ構造
NL7811227A (nl) Werkwijze ter vervaardiging van een bedradingssysteem, bedradingssysteem vervaardigd volgens een dergelijke werkwijze, alsmede een halfgeleiderinrichting voorzien van een dergelijk bedradingssysteem.
EP0366259B1 (en) A process for interconnecting thin-film electrical circuits
US20020068389A1 (en) Fexible electronic device
US6191486B1 (en) Technique for producing interconnecting conductive links
JPS6285442A (ja) 回路用ヒューズを備えた半導体装置
EP0256494A2 (en) Activatable conductive links for semiconductor devices
US4879587A (en) Apparatus and method for forming fusible links
CN1321438C (zh) 由多晶物质形成微米级结构
US5585602A (en) Structure for providing conductive paths
JPH0434966A (ja) 半導体装置の製造方法
US6624519B1 (en) Aluminum based alloy bridge structure and method of forming same
US4673592A (en) Metal planarization process
CN100338755C (zh) 防止多晶微米级功能部件之间桥接的方法
US5920789A (en) Technique for producing interconnecting conductive links
US5940727A (en) Technique for producing interconnecting conductive links
US20190051573A1 (en) Semiconductor device
KR100506045B1 (ko) 반도체 소자의 제조방법
JPS62104138A (ja) 半導体装置
JPH04307757A (ja) 半導体装置およびその製造方法
JPH02249255A (ja) 半導体装置
JPS5858742A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070613

Termination date: 20110313