CN1325512A - 电源故障保护的计算机体系结构 - Google Patents

电源故障保护的计算机体系结构 Download PDF

Info

Publication number
CN1325512A
CN1325512A CN99813060A CN99813060A CN1325512A CN 1325512 A CN1325512 A CN 1325512A CN 99813060 A CN99813060 A CN 99813060A CN 99813060 A CN99813060 A CN 99813060A CN 1325512 A CN1325512 A CN 1325512A
Authority
CN
China
Prior art keywords
power supply
processor
core
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99813060A
Other languages
English (en)
Other versions
CN1133931C (zh
Inventor
A·伊尔克巴哈
C·程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1325512A publication Critical patent/CN1325512A/zh
Application granted granted Critical
Publication of CN1133931C publication Critical patent/CN1133931C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance

Abstract

由第一电源(140)供电的一种部件(100－103)启动驱动信号。驱动信号表示第二电源电压值大于参考电压值且允许信号有效。当驱动信号有效时驱动器传送输出信号。

Description

电源故障保护的计算机体系结构
发明领域
本发明涉及计算机系统，更具体地说，涉及在电源出故障后保持计算机系统工作。
发明背景
从小型手提式电子装置到中型移动式和台式系统、至大型服务器和工作站的计算机系统在当今社会正日益普及。计算机系统一般包括一个或多个处理器。处理器操作和控制计算机中的数据流。一般，如果处理器出故障，则计算机系统出故障。
处理器故障可能由例如一个或多个为处理器供电的电源的故障造成。电源故障可能由制造缺陷、操作不当、非正常寿命终止所致，或可能仅仅因为使用者关掉了如提供给计算机系统的电源引起。当电源出故障时，其电源电压值可能低于处理器所需的最小标称工作电压。另一方面电源故障导致电源电压高于处理器的最大标称工作电压。上述两种情况中，处理器都可能出故障，致使整个系统出故障。
发明概述
由第一电源供电的部件启动驱动信号。所述驱动信号表示第二电源电压值高于参考电压值并且启动信号有效。当所述驱动信号有效时驱动器传送输出信号。
通过附图和随后的详细描述，本发明的其它特征和优点将一清二楚。
附图简介
通过附图中的示例而非限制来说明本发明，附图中用相同标号表示类似的单元。附图中：
图1是根据本发明实施例形成的多处理器计算机系统；且
图2是根据本发明实施例形成的图1的处理器中的电路。
详细描述
根据本发明的实施例，多处理器计算机系统包括两个或更多处理器，所述处理器经由通过系统总线的输入输出(I-O)信号相互通信，以及与计算机系统的其余部分通信。计算机系统包括为系统的每个处理器供电的I-O电源，该I-O电源提供由处理器使用以驱动系统总线上的I-O信号的电源。计算机系统还包括核心电源，多处理器系统的每个处理器各有一个核心电源。核心电源提供由处理器核心用以进行信号处理的电源。
多处理器系统的每一个处理器都包括总线隔离电路。总线隔离电路帮助防止其相关处理器在核心电源出故障时引起整个多处理器系统出故障。如无总线隔离电路，则存在下述危险：例如由一个处理器核心电源的故障引起的该处理器的故障可能通过例如将系统总线接地而加载系统总线。将系统总线接地阻止其它可供使用的处理器通过该系统总线互相通信，因此整个系统出故障。
总线隔离电路包括逻辑门和驱动器，两者都由I-O电源供电。逻辑门启动驱动信号，后者表示为处理器供电的核心电源可供使用且处理器核心的允许信号有效。然后，当驱动信号有效时，所述驱动器将输出信号从处理器核心传送到系统总线。
以下对包括各种配置和实现的本发明实施例作更详细的描述。
图1是根据本发明实施例形成的多处理器计算机系统，其中I-O电源140为处理器100-103提供I-O电源。核心电源150-153分别为处理器100-103提供核心电源。处理器100-103通过系统总线180互相连接并连接到网桥110。网桥110用以将系统总线180连接到主存储器111以及连接到包括外围部件120、122和第二网桥121的外围总线。第二网桥121将外围总线连至包括键盘130、外部存储器131和监视器132的第二总线。
根据本发明的一个实施例，图1的计算机系统是服务器系统。对于本实施例，系统连接了多个用户键盘和监视器。对于另一实施例，图1的系统是工作站。外部存储器131可包括硬磁盘机。外围部件120和122可包括图形加速器、视频输入设备、音频输入设备或其他数字信号处理器。
图1中处理器100-103中的每一个都包括执行该处理器的大部分信号处理的区域，包括在寄存器和芯片高速缓冲存储器数据存储、指令译码、调度和执行。该区域称为处理器核心。处理器100-103中的每一个还包括执行大部分I-O信号驱动的区域，包括处理器I-O端口的静电放电(ESD)保护电路、输出信号放大和输入信号调节。该区域称为处理器的I-O环。
图1的系统总线180连接到处理器100-103的I-O端口。I-O电源140连接到处理器的I-O环，而核心电源150-153则通过处理器的电源输入端连接到处理器核心。对于本发明的一个实施例，I-O电源电压与核心电源电压相等。对于本发明的另一实施例，I-O电源电压大于核心电源电压。对于一个实施例，电源140与150-153均独立工作。对于另一实施例，I-O电源还连接到计算机系统的网桥。
图1的处理器100-103中的每一个的核心所耗平均功率一般比处理器的I-O环所耗平均功率大得多。因此，对核心电源150-153的要求比对I-O电源140的要求要大。因而，核心电源150-153更容易出故障。当核心电源出故障时(变得不再可供使用)，其相关处理器也出故障。为防止出故障的处理器引起整个计算机系统出故障，处理器100-103中的每一个都包括总线隔离电路。
总线隔离电路将系统总线180与处理器核心隔离开来，以致核心电源故障不会引起系统总线180出故障。例如，处理器100中的总线隔离电路可以防止处理器100加载(例如无法控制地接地或驱动)系统总线180。照这样，即使由于例如核心电源150的故障引起处理器100出故障，只要处理器101-103各自的核心电源可供使用，则它们仍可以沿系统总线180通信。因此，尽管一个或多个处理器出故障，计算机系统仍保持工作。应该指出，对于本发明的某些实施例，不是因为系统总线被加载，而是因为出故障的处理器引起了系统范围错误，系统总线可能由于某个核心电源的故障而出故障。对于这些实施例，重启动带有故障核心电源的系统后，系统可以再次可供使用。
图2表示根据本发明实施例的处理器100中的总线隔离电路。核心电源150连接到处理器100的一个或者多个电源输入端口(如导电引脚或焊点)。核心电源150为处理器100的处理器核心、电平移动器202和比较器200输入端提供电源，处理器100的处理器核心、电平移动器202和比较器200输入端它们都连接到处理器的一个或多个电源输入端口。I-O电源140也连接到处理器100的一个或多个电源输入端口。I-O电源140为电平移动器202、梯形电阻器211、比较器200、与门201、输出驱动器203和ESD保护装置212提供电源，电平移动器202、梯形电阻器211、比较器200、与门201、输出驱动器203和ESD保护装置212它们都连接到处理器的一个或多个电源输入端口。
将来自图2的处理器100的处理器核心的允许信号提供给电平移动器202的输入端。比较器200的输入端连接到梯形电阻器211。比较器200的输出端连接到与门201的一个输入端，而与门201的另一输入端连接到电平移动器202的输出端。与门201的输出端连接到输出驱动器203的控制输入端，且输出驱动器203的输入端接收来自处理器100的处理器核心的输出的信号。输出驱动器203的输出端通过处理器100的I-O端口(如导电引脚或焊点)连接到外部系统总线180。ESD保护装置212连在输出驱动器203的输出端和处理器100的I-O端口之间。
梯形电阻211用来设定从I-O电源140得到的参考电压值。该参考电压提供给比较器200的参考输入端。比较器200的另一输入端通过处理器100的电源输入端口连接到核心电源150。比较器200将核心电源电压与参考电源电压进行比较。如果核心电源电压超过参考电压，则比较器200启动表示核心电源电压高于参考电压的电源正常信号。如果核心电源电压没超过参考电压，则不启动电源正常信号。
对于本发明的一个实施例，参考电压设定为处理器核心的最小标称工作电压(如要求的话，加某个保护带)。对于该实施例，有效的电源正常信号表示核心电源可供使用。对于本发明的另一实施例，周附加比较器来确定来自图2中核心电源150的核心电源电压是否超过了处理器核心的最大标称工作电压(如要求的话，加某个小保护带)。对于该实施例，附加比较器的输出值通过与门和比较器200的输出值相与。该与门的输出值是表示核心电源可供使用的电源正常信号。
对于本发明的另一个实施例，其中图2中的核心电源150给处理器核心提供负电压，比较器启动表示核心电源电压小于参考电压的电源正常信号。对于又一个实施例，去掉了比较器200和梯形电阻器211，核心电源150通过处理器100的电源输入端口直接连接到与门201的输入端。对于该实施例，与核心电源电压进行有效比较的参考电压是与门201的触发电压(或阈值电压)。如果核心电源150的电压超过与门201的触发电压，则与门201将该核心电源电压表现为表示核心电源150可供使用的电源正常信号。如果核心电源150的电压小于与门201的触发电压，则表示核心电源150已出故障。
图2的电平移动器202包括在核心电源电压与I-O电源电压不同的实施例。电平移动器202将处理器核心的允许信号的电压范围转变为与门201输入端所要求的电压范围。例如，如果核心电源150提供1.5伏的电压，且I-O电源140提供5伏电压，则电平移动器202将0-1.5伏的电压范围转变为0-5伏的电压范围。对本发明另一实施例，其中核心电源电压约等于I-O电源电压，可取消电平移动器202。
将来自图2的处理器100的处理器核心的允许信号提供给与门201的输入端(通过图2中的实施例的电平移动器202)。该允许信号在有效时表示处理器100已经获得了系统总线180的所有权，可向该总线传送输出信号。
图2的与门201的输出信号是提供给输出驱动器203的控制输入端的驱动信号。该驱动信号在有效时使输出驱动器203将输出信号通过处理器100的I-O端口从处理器核心传送到外部系统总线108。当驱动信号无效时，处理器核心与系统总线180电隔离。
图2中与门201只有在电源正常信号和允许信号都有效时才启动驱动信号。因此该驱动信号表示核心电源150可供使用，且处理器拥有系统总线180的控制权。如果核心电源150出故障，则不能启动驱动信号。这防止了处理器100因其核心电源故障而加载系统总线。
对本发明的另一实施例，图2的与门201也可以是输出驱动信号的任何其它逻辑门。例如，对于驱动信号为低电平有效的实施例，与门201可由与非门代替。对于电源正常信号或允许信号为低电平有效的实施例，与门201可包括反相输入端。换句话说，可由具有反相输入端的或非门代替与门201。
如上所述，当输出驱动器203被施加到其控制输入端的有效驱动信号接通时，输出驱动器203通过处理器的I-O端口将输出信号从图2中的处理器100的处理器核心传送到系统总线180。对于本发明的一个实施例，输出驱动器203可以包括一个或多个反相器。
图2中的ESD保护装置212包括两个偏置的二极管，以致在正常工作条件下所述二极管是反向偏置的。当系统总线180上的电压超过了由I-O电源140提供的电压时，诸如在正ESD事件中，上面的二极管正偏置，并将超量的电压漏到I-O电源140上。当系统总线180上的电压低于Vss(或地，如果Vss接地)，例如在负ESD事件中，下面的二极管正偏置且将电压提回到Vss。对本发明的另一实施例，可用不同的ESD保护装置，包括例如由置于输出(或输入)驱动器中的寄生装置组成的ESD装置。然而为减少核心电源150的故障通过加载系统总线180而造成计算机系统故障的可能性，应该向ESD保护装置提供I-O电源而非核心电源的电源。
已参考本发明的具体示例性实施例描述了本发明。然而，受益于本发明公开的人明白，在不超出本发明更广的精神和范围的情况下可对这些实施例做出各种修改和改变。因此，说明书与附图用于说明本发明而不是对本发明的限制。

Claims (22)

1．一种传送输出信号的电路包括：
待由第一电源供电的部件，所述部件启动表示第二电源电压值比参考的电压值大并且允许信号有效的驱动信号；和
当所述驱动信号有效时传送所述输出信号的驱动器。
2．权利要求1的电路，其特征在于还包括待由所述第一电源供电的比较器，所述比较器启动向所述部件表明所述第二电源电压值比参考电压值高的信号。
3．权利要求1的电路，其特征在于还包括待由所述第一电源供电并连接到所述驱动器的静电放电保护装置。
4．权利要求1的电路，其特征在于所述部件是一个与门。
5．权利要求1的电路，其特征在于所述参考电压大约为所述电路连接的处理器核心的最小标称工作电压。
6．权利要求1的电路，其特征在于所述第一电源是I-O电源而所述第二电源是核心电源。
7．权利要求1的电路，其特征在于所述驱动器待由所述第一电源供电。
8．权利要求2的电路，其特征在于利用连接到所述比较器的梯形电阻器待从所述第一电源获得所述参考电压。
9．权利要求4的电路，其特征在于所述与门的一个输入端待连接到所述第二电源且所述参考电压是所述与门的触发电压。
10．一种处理器包括：
与核心电源输入端口连接的核心；
与I-O电源输入端口连接的驱动器，所述驱动器具有连接到所述核心的输入端、连接到I-O端口的输出端和控制输入；和
一种逻辑门，它具有连接到所述驱动器的所述控制输入端的输出端，所述逻辑门输出表示所述核心电源可供使用的驱动信号。
11．权利要求10的处理器，其特征在于还包括输出向所述逻辑门表明所述核心电源可供使用的信号的比较器。
12．权利要求10处理器，其特征在于还包括连接在所述I-O端口和所述I-O电源输入端口之间的第一静电放电保护装置和连接在所述I-O端口和Vss之间的第二静电放电保护装置。
13．权利要求10的处理器，其特征在于所述驱动信号还表示来自所述核心的允许信号有效。
14．权利要求11的处理器，其特征在于所述逻辑门包括与门，所述与门具有接收表示所述核心电源可供使用的信号的第一输入端和接收来自所述核心的允许信号的第二输入端。
15．一种处理器包括：
连接到核心电源输入端口的核心；和
连接到I-O电源输入端口的总线隔离电路，如果核心电源出故障，则所述总线隔离电路防止所述处理器加载外部总线。
16．权利要求15的处理器，其特征在于所述总线隔离电路包括连接到所述I-O电源输入端口的逻辑门，所述逻辑门启动表示所述核心电源可供使用并且允许信号有效的驱动信号。
17．权利要求16的处理器，其特征在于所述总线隔离电路还包括连接到所述I-O电源输入端口的驱动器，所述驱动器在所述驱动信号有效时将输出信号从所述核心传送到I-O端口。
18．权利要求17的处理器，其特征在于还包括连接在所述I-O端口和所述I-O电源输入端口之间的第一静电放电保护装置及连接在所述I-O端口和Vss之间的第二静电放电保护装置。
19．一种计算机系统包括：
连接到第一处理器的第一核心电源；
连接到第二处理器的第二核心电源，所述第二处理器通过系统总线连接到所述第一处理器；
连接到所述第一和第二处理器的I-O电源；和
连接到所述I-O电源的第一总线隔离电路，当所述第一核心电源出故障时，所述第一总线隔离电路防止所述第一处理器加载所述系统总线；和
连接到所述I-O电源的第二总线隔离电路，当所述第二核心电源出故障时，所述第二总线隔离电路防止所述第二处理器加载所述系统总线。
20．权利要求19的系统，其特征在于还包括连接到多个附加处理器中每一个附加处理器的多个附加核心电源。
21．权利要求19的系统，其特征在于所述第一和第二总线隔离电路分别置于所述第一和第二处理器中。
22．权利要求19的处理器，其特征在于所述第一总线隔离电路包括连接到所述I-O电源的驱动器，当所述第一核心电源可供使用并且所述第一处理器获得了所述系统总线的所有权时，所述驱动器将输出信号传送给所述系统总线。
CNB998130605A 1998-09-11 1999-09-07 电源故障保护的计算机体系结构 Expired - Fee Related CN1133931C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/151,484 1998-09-11
US09/151,484 US6154845A (en) 1998-09-11 1998-09-11 Power failure safe computer architecture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB031409725A Division CN1242311C (zh) 1998-09-11 1999-09-07 电源故障保护的计算机体系结构

Publications (2)

Publication Number Publication Date
CN1325512A true CN1325512A (zh) 2001-12-05
CN1133931C CN1133931C (zh) 2004-01-07

Family

ID=22538976

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB998130605A Expired - Fee Related CN1133931C (zh) 1998-09-11 1999-09-07 电源故障保护的计算机体系结构
CNB031409725A Expired - Fee Related CN1242311C (zh) 1998-09-11 1999-09-07 电源故障保护的计算机体系结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB031409725A Expired - Fee Related CN1242311C (zh) 1998-09-11 1999-09-07 电源故障保护的计算机体系结构

Country Status (6)

Country Link
US (1) US6154845A (zh)
KR (1) KR100478478B1 (zh)
CN (2) CN1133931C (zh)
AU (1) AU6029599A (zh)
GB (1) GB2357872B (zh)
WO (1) WO2000016197A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100353283C (zh) * 2003-03-24 2007-12-05 英特尔公司 动态保护电路

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356470B1 (en) 2000-04-29 2002-03-12 Hewlett-Packard Company Dual input, hot swappable dual redundant, enhanced N+1 AC to DC power system
US6630844B1 (en) 2000-08-22 2003-10-07 Altera Corporation Supply voltage detection circuit
US7162654B1 (en) * 2001-01-04 2007-01-09 3Pardata, Inc. Isolation of I2C buses in a multiple power domain environment using switches
JP2003016400A (ja) * 2001-06-28 2003-01-17 Sankyo Seiki Mfg Co Ltd 停電検知装置、及びその停電検知装置を備えたカードリーダ
US6700763B2 (en) 2002-06-14 2004-03-02 Thomson Licensing S.A. Protected dual-voltage microcircuit power arrangement
US7862435B1 (en) * 2002-09-11 2011-01-04 Bally Gaming, Inc. Service enhancing power supply system for gaming machines
US7313706B2 (en) * 2002-09-17 2007-12-25 Hewlett-Packard Development Company, L.P. System and method for managing power consumption for a plurality of processors based on a supply voltage to each processor, temperature, total power consumption and individual processor power consumption
US20050046400A1 (en) * 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US6972593B1 (en) 2003-08-05 2005-12-06 Altera Corp. Method and apparatus for protecting a circuit during a hot socket condition
KR100793199B1 (ko) * 2004-01-13 2008-01-10 엘지전자 주식회사 복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법
US7526674B2 (en) * 2005-12-22 2009-04-28 International Business Machines Corporation Methods and apparatuses for supplying power to processors in multiple processor systems
US20070236273A1 (en) * 2006-04-05 2007-10-11 Hawthorne Michael R Setting a reference voltage for a bus agent
US7424630B2 (en) * 2006-10-31 2008-09-09 Hewlett-Packard Development Company, L.P. Multiprocessor system with selective processor power down of core and inter-processor communications ports
EP2058725A3 (en) * 2007-06-11 2015-07-22 Mediatek Inc. Method of and apparatus for reducing power consumption within an integrated circuit
US7895455B2 (en) * 2007-06-25 2011-02-22 Hewlett-Packard Development Company, L.P. Dynamic converter control for efficient operation
US7804327B2 (en) * 2007-10-12 2010-09-28 Mediatek Inc. Level shifters
US8262464B2 (en) * 2008-01-28 2012-09-11 Wms Gaming Inc. Partially-powered wagering game machines
US8013632B1 (en) 2009-12-15 2011-09-06 Altera Corporation Integrated circuit with global hotsocket architecture
CN102213971B (zh) * 2010-04-09 2015-09-09 赛恩倍吉科技顾问（深圳）有限公司 时序控制电路及具有该时序控制电路的前端总线电源
CN105939157B (zh) * 2015-03-03 2019-08-06 卡西欧计算机株式会社 电平变换电路以及投影装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
JPS5816483B2 (ja) * 1980-04-03 1983-03-31 パナファコム株式会社 マルチプロセッサ処理システムにおける電源異常先行処理方式
JPS5816498B2 (ja) * 1980-04-14 1983-03-31 パナフアコム株式会社 マルチプロセッサ処理システムの電源供給方式
JPS5935216A (ja) * 1982-08-20 1984-02-25 Nec Corp 多重情報処理システム
US4586179A (en) * 1983-12-09 1986-04-29 Zenith Electronics Corporation Microprocessor reset with power level detection and watchdog timer
US4581551A (en) * 1984-03-28 1986-04-08 Motorola, Inc. Input/output circuit for use with various voltages
JPS6451562A (en) * 1987-08-21 1989-02-27 Mitsubishi Electric Corp Multi-processor system
US5036455A (en) * 1989-07-25 1991-07-30 Tandem Computers Incorporated Multiple power supply sensor for protecting shared processor buses
US5317752A (en) * 1989-12-22 1994-05-31 Tandem Computers Incorporated Fault-tolerant computer system with auto-restart after power-fall
KR940012129A (ko) * 1992-11-30 1994-06-22 이헌조 멀티프로세서 시스템의 오동작 방지 제어방법
US5898232A (en) * 1995-11-08 1999-04-27 Advanced Micro Devices, Inc. Input/output section of an integrated circuit having separate power down capability
US5933025A (en) * 1997-01-15 1999-08-03 Xilinx, Inc. Low voltage interface circuit with a high voltage tolerance
KR100321976B1 (ko) * 1997-12-29 2002-05-13 윤종용 인텔프로세서를위한오류허용전압조절모듈회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100353283C (zh) * 2003-03-24 2007-12-05 英特尔公司 动态保护电路

Also Published As

Publication number Publication date
GB2357872B (en) 2003-05-28
US6154845A (en) 2000-11-28
KR20020008106A (ko) 2002-01-29
CN1515978A (zh) 2004-07-28
WO2000016197A1 (en) 2000-03-23
GB2357872A (en) 2001-07-04
CN1133931C (zh) 2004-01-07
GB0105291D0 (en) 2001-04-18
KR100478478B1 (ko) 2005-03-23
AU6029599A (en) 2000-04-03
CN1242311C (zh) 2006-02-15

Similar Documents

Publication Publication Date Title
CN1242311C (zh) 电源故障保护的计算机体系结构
US6922783B2 (en) Method and apparatus for conserving power on a multiprocessor integrated circuit
EP1354403B1 (en) Sub-micron high input voltage tolerant input output (i/o) circuit which accommodates large power supply variations
JP3258866B2 (ja) 集積回路
US5387826A (en) Overvoltage protection against charge leakage in an output driver
KR100373994B1 (ko) 컴퓨터 시스템의 보수 방법과 컴퓨터 시스템의 전력 서브 시스템
US20050127957A1 (en) I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off
JP4006399B2 (ja) 省電力
KR100511824B1 (ko) 프로그램가능한슬루레이트제어출력드라이버를제공하기위한장치및방법
US6857079B2 (en) Integrated driver electronic (IDE) device power control
US6335637B1 (en) Two-supply protection circuit
US5880605A (en) Low-power 5 volt tolerant input buffer
US6952784B1 (en) Multi-source power switching circuit for Wake On LAN ethernet application
US6570401B2 (en) Dual rail power supply sequence tolerant off-chip driver
US6829128B2 (en) Thermal trip power control circuit
US6262605B1 (en) Automated line driver control circuit for power managed system
US6111450A (en) Operating voltage adapting buffer
US6647500B1 (en) System and method to generate a float voltage potential at output when first and second power supplies fail to supply power at the same time
JPH0669435A (ja) 入力保護回路、及び半導体集積回路
JP2000209770A (ja) 電子機器
TW202210997A (zh) 電腦裝置及電源閘控電路
JPH10112643A (ja) 半導体集積回路及びその駆動方法
KR20000060360A (ko) 전원 전압 이상의 고 전압과 접속 가능한 풀업 드라이버 회로

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1076822

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040107

Termination date: 20130907