CN1328911C - 图像信号处理装置 - Google Patents

Abstract

本发明提供一种将原图像转换为扫描线数不同的图像的图像信号处理装置。在该图像信号处理装置中，为了将VGA格式的图像信号转换为CIF格式，必须在装置后段设置另外的行存储器。用VLPF(62)对逐行保持在设于数字信号处理电路中的多个行存储器(60)的VGA图像数据进行加权加法运算。VLPF(62)的系数设定部(76)根据CIF的生成对象行的位置和VGA行的位置关系，变更加权系数。设定加权系数，以便也可得到陷波垂直采样频率f_V的1/2，并且将垂直采样点变更为CIF格式。

Description

图像信号处理装置

技术领域

本发明涉及将原始图像转换为扫描线数不同的图像的图像信号处理装置。

背景技术

装载在数码相机等摄影装置上的固体摄影元件进入高分辨率化，例如即使打印较大尺寸，也能得到高画面质量。另一方面，液晶显示装置等显示设备的分辨率比固体摄影元件有所提高。另外，因为原来装载在摄影装置上的显示器比较小，或作为确认摄影图像的用途而设置，所以没有要求这么高的分辨率。

此外，虽然还公开了一种在带有照相机功能的移动电话等上也装载高分辨率的固体摄影元件的装置，但是在无线传送这些装置所拍摄到的图像的情况下，由于传送容量的制约，而只能传送低分辨率的图像。另外，在数码相机等中，静止图像记录高分辨率的图像，而动态图像由于记录容量的制约而只能以低分辨率进行记录。

进而，图像格式中存在称为VGA(Video Graphics Array)系列或CIF(Common Intermediate Format)系列的规格。具体地说，VGA尺寸是水平640×垂直480比特，另外，CIF尺寸是水平352×垂直288比特。另外，每个规格中存在1/4的QVGA尺寸、QCIF尺寸等。例如，在动态图像摄影中大多使用CIF系列的格式。

如上所述，虽然固体摄影元件的高分辨率化正在进行，但是还是不应该一直直接使用从该元件输出的图像信号，也大多转换为其他格式之后使用。例如，在将以VGA格式拍摄的图像转换为CIF格式的情况下，需要以垂直尺寸为基准，缩放(scaling)为3/5。

以往，在数码相机等中进行的缩放中，暂时将根据用固体摄影元件拍摄到的图像信号在数字信号处理电路生成的亮度数据Y、色差数据U、V存储到帧存储器等中。通过进行插补运算等而对存储在该存储器中的图像数据进行缩放。例如，通过对转换前的相邻两行的图像数据进行线形插补，从而生成位于其间的转换后的图像的或者行的图像数据。

但是，如果将一个画面暂时存储到存储器后进行缩放处理，则会产生由于向存储器存入图像而导致的延迟时间。因此，在向预览画面显示之际的格式转换或动态图像摄影中的缩放处理等要求实时性的情况下，产生了时间滞后(time lag)、操作性下降的问题。

因此，根据图5所示的结构，实现了图像格式转换处理的实时性的提高。图5是将用VGA格式拍摄的图像转换为CIF格式后输出的现有摄影装置的方框构成图。该摄影装置包含CCD图像传感器2、对CCD图像传感器2输出的图像信号Y0(t)进行处理的图像信号处理电路，该图像信号处理电路构成为包含模拟信号处理电路4、ADC(analog-to-digitalconverter)6、数字信号处理电路8、格式转换电路10。

CCD图像传感器2分别在行方向、列方向装载了以两个像素周期进行颜色成分转换的成对排列的彩色滤波器，并且输出VGA格式的图像信号Y0(t)。

向数字信号处理电路8中输入VGA格式的每个像素中的图像数据D(n)。数字信号处理电路8为了去除由于波纹干扰而引起的噪音，具备VLPF20、HLPF22。VLPF20是陷波垂直采样频率的1/2频率成分的滤波器，HLPF22是陷波水平采样频率的1/2频率成分的滤波器。在VLPF20的输入中设置保持该VLPF20使用的五行份的图像数据的行存储器24(24-1～24-5)。VLPF20如后所述，输出三种图像数据I_Y、I_C1、I_C2。图像数据I_Y、I_C1、I_C2经过HLPF22被输入到信号处理部26中。信号处理部26进行颜色分离、γ修正、轮廓修正等信号处理。从信号处理部26输出的RGB数据被输入到YUV生成部28中。YUV生成部28根据RGB数据生成亮度数据Y和色差数据U、V。

从数字信号处理电路8输出的Y、U、V都VGA格式，格式转换电路10将其转换为CIF格式的亮度数据Y’以及色差数据U’、V’。在VGA格式的相邻两行之间定义CIF格式的行的情况下，格式转换电路10线形插补VGA格式的两行图像数据，然后生成与CIF格式的该行对应的图像数据。格式转换电路10为了保持VGA格式的亮度数据Y的相邻两行而具有行存储器30(30-1，30-2)，插补处理部36-1对这两行进行插补，生成CIF格式的亮度信号Y’。另外，格式转换电路10为了对两种色差数据U、V进行相同的插补处理，而具有两个行存储器34(34-1，34-2)和插补处理部36-2。这些行存储器34和插补处理部36-2在两种色差数据的处理中被共用。

图6是表示VLPF20的电路结构的电路图。在VLPF20中，并列输入保持在五个行存储器24中的VGA格式下连续的五行(设为j～j+4行)的图像数据D(以下，将第k行的图像数据D标记为D(k))。VLPF20生成与这五行中的中央行位置对应的三种图像数据I_Y、I_C1、I_C2。保持在行存储器24中的图像数据与CCD图像传感器2的输出联动并相互替换，与此对应，相对每行依序得到图像数据I_Y、I_C1、I_C2。VLPF20对第j～j+4行的每个数据进行加权。在这里，分别确定每个加权系数，以便得到如上所述陷波垂直采样频率的1/2频率成分的滤波器特性，例如，相对第j～j+4行可以分别设为1、6、10、6、1。为了进行该加权，分别将第j+1～j+3行的图像数据D输入到乘法系数设定为6、10、6的乘法器40-1～40-3中。加法器42-1将被加权的五行图像数据相加，然后生成图像数据I_Y。加法器42-2将被加权的第j+1以及第j+3行的图像数据相加，然后生成图像数据I_C1。另外，加法器42-3将被加权的第j、j+2、j+4行的图像数据相加，然后生成I_C2。即，对于VGA格式的第j+2行，生成以下三种图像数据：

I_Y(j+2)＝D(j)+6D(j+1)+10D(j+2)+6D(j+3)+D(j+4)

I_C1(j+2)＝6D(j+1)+6D(j+3)

I_C2(j+2)＝D(j)+10D(j+2)+D(j+4)

【专利文献1】

特开平9-98437号公报

如上所述，例如变更从VGA到CIF这样的垂直分辨率的格式转换，以往是通过垂直方向的插补处理来进行的。为了实时进行该插补处理，设有保持以转换之前的格式生成的图像数据的相邻两行的行存储器。因为相对原始图像的每行得到像亮度数据Y、色差数据U、V这样的多种图像数据之后进行该插补处理，所以为了同时并列处理它们，而需要多组上述例子所示的行存储器30、34这样的行存储器。

在这里，在摄影装置装载于移动电话等小型机器的情况下，追求图像处理装置的进一步小型化。因此，实现：省略格式转换中使用的行存储器30、34；削减构成部件或减小集成电路的芯片面积；另外降低成本，成为课题。

发明内容

本发明为了解决该课题，其目的在于提供一种图像信号处理装置，其无需仅用于转换从摄影装置输出的图像信号的垂直分辨率的行存储器。

本发明的图像信号处理装置，其中在行列配置的采样点的每列中以规定行数作为重复周期，输入周期性地显现多个颜色成分的原图像数据，并生成与该原图像数据的垂直采样周期不同的目的图像数据，其特征在于，具有：在输入的上述原图像数据中的规定宽度的行范围内保持相互处于规定位置关系的多行的数据保持部；对每行保持在所述数据保持部中的多行所述原图像数据加权并进行相加，然后生成与原图像的所述行范围对应位置的目的行中的所述目的图像数据的目的图像数据生成部；设定每行的所述目的图像数据生成部中进行的加权加法运算的加权系数的系数设定部，所述系数设定部根据以下内容确定所述加权系数，即：陷波特性，其在所述目的图像数据中，对所述原图像的垂直采样频率以及所述颜色成分的与所述重复周期对应的频率成分进行衰减；保持在所述数据保持部中的所述原图像数据的每行对应的垂直采样点以及所述目的行对应的垂直采样点的相互位置关系。

如从装载了马赛克型的彩色滤波器的固体摄影元件中得到的图像信号一样，对于在列方向(垂直方向)以规定行数的重复周期，周期性地得到多个颜色成分的原图像信号，为了抑制波纹干扰噪音而设置陷波滤波器，并且进行使与原图像的垂直采样频率以及颜色成分的重复周期对应的频率成分衰减的处理。该处理可以保持原图像的多行图像数据，通过对其进行加权加法运算而进行。以往为了保持该数据而设置了行存储器作为数据保持部。在本发明中，该数据保持部用于陷波滤波器的功能、从原图像向目的图像的垂直方向的采样点位置的转换功能中。目的图像的行相对原图像的行配置处于哪个位置是不一定的，根据目的图像的每行而不同。根据本发明，为了与此对应而设置系数设定部，另外，目的图像数据生成部构成为可以变更加权加法运算处理中的加权系数。系数设定部根据成为目的图像的计算对象的行和保持在数据保持部中的原图像行的位置关系，变更保持在数据保持部内的原图像每行的加权系数，目的图像数据生成部利用该变更过的加权系数对保持在数据保持部中的原图像数据进行加权加法运算，以生成目的图像数据。系数设定部决定加权系数，以使其不仅满足垂直采样点从原图像到目的图像的变更的条件，还满足实现作为陷波滤波器的功能的条件。另外，根据本发明，用于垂直采样点从原图像到目的图像的变更中的原图像数据是进行颜色分离等处理之前的数据，是每个原图像数据的垂直采样点的逐行数据。这样，对于原图像的每个垂直采样点生成多种图像数据之前，通过进行垂直采样点的转换，从而实现电路构成的简单化、处理负荷的减轻。

本发明的最佳形态是一种图像信号处理装置，其中在n为2以上的整数的情况下，所述颜色成分的所述重复周期是n行，所述系数设定部向所述目的图像数据生成部提供使与原图像的垂直采样频率的1/n对应的频率成分衰减的陷波特性。在本形态中，例如在n是2的情况下，设定使以垂直采样频率的1/2为中心的频率成分衰减的陷波特性。在本形态中，一般可以设定使以垂直采样频率的1/n，2/n，.......(n-1)/n为中心的频率成分衰减的陷波特性。

另外，本发明的其他优选形态是一种图像信号处理装置，其中所述数据保持部由可以分别保持一行所述原图像数据的多个行存储器组成。

在另一本发明的图像信号处理装置中，所述数据保持部保持所述行范围内的每行所述原图像数据，所述目的图像数据生成部计算：对所述行范围内的每行所述原图像数据进行了加权加法运算的亮度数据；根据所述加权系数，对保持在所述数据保持部中的所述原图像数据中、颜色成分结构相同的所述每个重复周期的每行进行了加权加法运算的颜色成分数据。

根据本发明，将多行构成的一组原图像数据存储在数据保持部中，如果设定相对于每行的加权系数，则对其进行利用，再次对目的图像的每行生成多种图像数据。

附图说明

图1是本发明的实施方式的概略摄影装置的框图。

图2是表示本发明的实施方式的VLPF的概略电路结构的电路图。

图3是表示VGA格式、CIF格式相互每行的垂直方向的采样位置关系的示意图。

图4是表示对应于VGA的行排列的CIF三种行位置的αm组的一例的示意图。

图5是现有的摄影装置的方框构成图。

图6是表示现有的VLPF的电路结构的电路图。

图中：50-CCD图像传感器，52-模拟信号处理电路，54-ADC，56-数字信号处理电路，60-行存储器，62-VLPF，64-HLPF，66-信号处理部，68-YUV生成部，70-乘法器，72-寄存器，74-加法器，76-系数设定部。

具体实施方式

以下，根据附图对本发明的实施方式(以下称为实施方式)进行说明。

图1是本发明的实施方式的摄影装置的概略框图，该摄影装置可以以VGA格式拍摄图像，将该图像转换为CIF格式并输出。该摄影装置包含CCD图像传感器50、对CCD图像传感器50输出的图像信号Y0(t)进行处理的图像信号处理电路，该图像信号处理电路包含模拟信号处理电路52、ADC(analog-to-converter)54、数字信号处理电路56。

CCD图像传感器50例如装载成对排列的彩色滤波器，另外由来自未图示的图像传感器控制电路的驱动脉冲驱动，并输出VGA格式的图像信号Y0(t)。

模拟信号处理电路52获取从CCD图像传感器50输出的图像信号，并实施采样保持、栅极调整等各种模拟信号处理。ADC54获取实施过模拟信号处理的图像信号Y1(t)，对每个像素进行数字信号转换后，作为图像数据D(n)输出到数字信号处理电路56。以下，将第k行的图像数据D标记为D(k)。图像数据D中的RGB成分的排列是：例如奇数行从行开头开始是RGRG......，偶数行从行开头开始是GBGB......。

数字信号处理电路56具备行存储器60、VLPF62、HLPF64、信号处理部66、YUV生成部68。设置多个行存储器60，在本装置中例如具有五个行存储器60-1～60-5。每个行存储器60具有存储一行从ADC54输出的VGA格式的图像数据D的容量，并且互相串联，然后以一行为单位依次存储图像数据D。即，在行存储器60-1～60-5中存储VGA格式下的连续五行(设为j～j+4行)的图像数据D。保持在这些行存储器60-1～60-5中的图像数据D(j)～D(j+4)并列输入到VLPF62中。

图2是表示VLPF62的概略电路构成的电路图。VLPF62如后所述，是陷波垂直采样频率的规定频率成分的滤波器，同时，还具有从VGA向CIF的格式转换的功能。对应于各行存储器60设置的VLPF62的每条输入线上分别配置乘法器70-1～70-5。对应于该每个乘法器70设置寄存器72-1～72-5。该寄存器72分别存储乘法器70中使用的乘法系数αm，乘法器70-m(m＝1～5)读取对应的寄存器72-m的存储值αm，并依序在输入的第j+m-1行的图像数据D(j+m-1)上乘以αm。对于五个乘法器70的输出值，分别使用加法器74-1～74-3进行三种加法处理。加法器74-1将用αm加权的五行图像数据相加并生成图像数据I_Y。加法器74-2将加权过的第j+1行以及第j+3行的图像数据相加并生成图像数据I_C1。另外，74-3将加权过的第j、j+2、j+4行的图像数据相加并生成图像数据I_C2。即，生成以下三种图像数据：

I_Y＝α1·D(j)+α2·D(j+1)+α3·D(j+2)+α4·D(j+3)+α5·D(j+4)

I_C1＝α2·D(j+1)+α4·D(j+3)

I_C2＝α1·D(j)+α3·D(j+2)+α5·D(j+4)

另外，本装置具有系数设定部76，由该系数设定部76改写每个寄存器72的内容。在本装置中，在CCD图像传感器50的每列中交互排列R和G或者G和B。即，垂直方向的图像的排列周期是两个像素周期。因此，容易产生VGA格式中的垂直采样频率f_v的1/2频率成分的波纹干扰噪音。因此，对于同时设定的一组系数αm，VLPF62实现具有通过以f_v/2为中心的带域使信号成分衰减的陷波特性的第一条件。另外，作为第二条件，通过VLPF62中的加权加法运算，实现从VGA向CIF的垂直方向的采样位置的变更。

图3是表示VGA格式、CIF格式相互每行的垂直方向的采样位置关系的示意图。记号“a_i”旁边的水平线表示VGA格式中的第a_i行的采样位置，记号“b_i”旁边的水平线表示CIF格式中的第b_i行的采样位置。在这里，CIF的第b₁行与VGA的第a₃行处于相同位置，以后，在CIF的三行周期、VGA的五行周期内二者的行位置一致。另外，CIF的第b₂行是将VGA的第a₄行和第a₅行的间隔内分为2∶1的位置，CIF的第b₃行是将VGA的第a₆行和第a₇行的间隔内分为1∶2的位置。CIF的垂直采样点相对于VGA的垂直采样点的位置关系形成这三种的重复，与此对应，αm组也必须有三种组。构成每组的αm值可以预先计算并且存储到系数设定部76中。系数设定部76例如可以根据图像控制电路生成的垂直同步信号VD来把握VGA的头行对应的图像数据D，另外，通过计数水平同步信号HD，可以把握输入行存储器60-1的图像数据D的行号。并且，系数设定部76根据保持在行存储器60-1～60-5中的VGA的行范围，特定应该计算出数据的CIF的行。并且，系数设定部76判断该行处于上述三种中的那一种位置关系中，从预先存储了与该种类对应的αm组中选择，并设定在每个寄存器72内。

图4是表示与CIF三种行位置对应的αm组的一例的示意图。与CIF的生成对象行的位置(例如第b1行)和VGA的行位置(例如第a3行)一致的情况对应的αm组S1可以设为α1＝1，α2＝6，α3＝10，α4＝6，α5＝1。这组S1被设在VGA一致的行的图像数据D被保持在行存储器60中的行范围的中央，即，与保持在行存储器60-3的定时同步并设定在寄存器72中。

另外，例如，与CIF的生成对象行的位置例如第b₂行的情况对应的αm的组S2可以设为α1＝2，α2＝8，α3＝10，α4＝4，α5＝0。这组S2使CIF的生成对象行(例如第b₂行)最近的VGA行(例如第a₅行)的图像数据D与保持在行存储器60中的行范围的中央的定时同步，并设定在寄存器72中。

并且，例如，与CIF的生成对象行的位置例如第b₃行的情况对应的αm的组S3可以设为α1＝0，α2＝4，α3＝10，α4＝8，α5＝2。这组S3使CIF的生成对象行(例如第b₃行)最近的VGA行(例如第a₆行)的图像数据D与保持在行存储器60中的行范围的中央的定时同步，并设定在寄存器72中。

另外，因为这些组S1～S3分别使奇数行相对的系数总计和偶数行相对的系数总计均衡，所以可以陷波f_v/2频率的成分。

这样，例如在VGA的第a₁～a₅行被存储在行存储器60的定时内，VLPF62利用系数的组S1对这五行图像数据D进行加权加法运算，然后生成并输出与CIF的第b₁行对应的三种图像数据I_Y、I_C1、I_C2。另外，例如在VGA的第a₃～a₇行被存储在行存储器60的定时内，VLPF62利用系数的组S2对这五行图像数据D进行加权加法运算，然后生成并输出与CIF的第b₂行对应的三种图像数据I_Y、I_C1、I_C2；例如在VGA的第a₄～a₈行被存储在行存储器60的定时内，VLPF62利用系数的组S3对这五行图像数据D进行加权加法运算，然后生成并输出与CIF的第b₃行对应的三种图像数据I_Y、I_C1、I_C2。以下，同样计算出CIF的每行图像数据。

即，例如在VGA的第a₂～a₆行和第a₅～a₉行被存储在行存储器60中的定时内的VLPF62的输出被用作CIF的图像数据。由此，这种情况下的VLPF62的输出可以在后段被废弃，另外，系数设定部76也可以通过VLPF62在每个寄存器72中将加权系数设为0，并且将VLPF62的所有输出维持为0。

返回到图1，对VLPF62以后的结构进行说明。VLPF62生成的CIF的垂直采样点的图像数据I_Y、I_C1、I_C2被输入到HLPF64中。CCD图像传感器50的水平方向上的像素的排列周期与垂直方向上的相同，都是两个像素周期。因此，HLPF64通过以VGA格式中的水平采样频率f_H的1/2频率f_H/2为中心的带域使信号成分进行衰减，来抑制波纹干扰噪音。

从HLPF64输出的图像数据I_Y、I_C1、I_C2被输入到信号处理部66中。信号处理部66进行颜色分离、γ修正、轮廓修正等信号处理。从信号处理部66输出的RGB数据被输入到YUV生成部68中。YUV生成部68根据RGB数据，生成CIF格式的亮度数据Y’以及色差数据U’、V’，并且从数字信号处理电路56输出。

即，通过HLPF64或者信号处理部66进行水平方向的从VGA向CIF的采样点的转换。另外，此时，如果将VGA水平方向640像素缩放到3/5，则CIF的水平方向352像素进一步增多。因此，可以对该水平方向的其他区域进行修正(triming)处理。

另外，如上所述，在进行格式转换的背景中，摄影元件提供比显示系列或传送系列高的分辨率。即，格式转换大多在分辨率下降的方向进行。这种情况下，通过进行格式转换，从而对采样点数进行降频变频(downconvert)。根据本发明，如使用上述实施方式的摄影装置所说明的，因为在数字信号的前段部进行格式转换，所以只要对降频变频少的数据数进行后段的运算处理即可。即，抑制了数字信号处理电路56的运算量，实现了处理的迅速化。

另一方面，在摄影元件的分辨率比显示装置低的情况下，对采样点数进行升频变频。另外，例如在将摄影元件拍摄到的图像的部分区域放大显示在显示装置上的数码变焦处理中，在关于该部分区域使采样点数增加之际也进行升频变频。本装置也可以适用于这种升频变频。

例如，在进行从上述VGA向CIF的格式转换的同时，进行升频变频以生成放大两倍的图像数据的情况下，在以1∶1内分CIF每行间隔的位置上设置追加的垂直采样点。参考图3或者图4进行说明，在第b₁行和第b₂行之间追加第b₁’行，在第b₂行和第b₃行之间追加第b₂’行，在第b₃行和第b₄行之间追加第b₃’行。另外，第b₁’行位于以5∶1内分VGA的第a₃行和第a₄行的间隔的点，第b₂’行位于以1∶1内分VGA的第a₅行和第a₆行的间隔的点，第b₃’行位于以1∶5内分VGA的第a₇行和第a₈行的间隔的点。系数设定部76例如预先存储α1＝1，α2＝7，α3＝11，α4＝5，α5＝0作为与第b₁’行对应的αm的组S1’，使作为第b₁’行最近的VGA行的第a₄行的图像数据D与保持在行存储器60中的行范围中央的定时同步，并将S1’设定在寄存器72中。另外，系数设定部76例如预先存储α1＝0，α2＝3，α3＝9，α4＝9，α5＝3作为与第b₂’行对应的αm的组S2’，使作为第b₂’行最近的VGA行中一个的第a₅行的图像数据D与保持在行存储器60中的行范围中央的定时同步，并将S2’设定在寄存器72中。此外，系数设定部76例如预先存储α1＝0，α2＝5，α3＝11，α4＝7，α5＝1作为与第b₃’行对应的αm的组S3’，使作为第b₃’行最近的VGA行的第a₇行的图像数据D与保持在行存储器60中的行范围中央的定时同步，并将S3’设定在寄存器72中。由此，生成b₁’、b₂’、b₃’，......每行中的图像数据，并且得到放大了两倍的CIF图像数据。

在这里，虽然以使CIF的采样点数成为2倍为例对升频变频进行了说明，但对其他倍数也可以同样构成。即，在设为r倍的情况下，在CIF的每行b_i间隔中追加(r-1)点的垂直采样点，并且在每点定义αm组。这些αm组被预先存储在系数设定部76中，并且在有目的地放大的CIF图像的行垂直采样点位于保持在行存储器60中的VGA行范围的中央附近的定时内，设定在寄存器72中。

Claims (3)

1.一种图像信号处理装置，其中在行列配置的采样点的每列中以规定行数作为重复周期，输入周期性地显现多个颜色成分的原图像数据，并生成与该原图像数据的垂直采样周期不同的目的图像数据，其特征在于，具有：

在输入的上述原图像数据中的规定宽度的行范围内保持相互处于规定位置关系的多行的数据保持部；

对每行保持在所述数据保持部中的多行所述原图像数据加权并进行相加，然后生成与原图像的所述行范围对应位置的目的行中的所述目的图像数据的目的图像数据生成部；和

设定每行的所述目的图像数据生成部中进行的加权加法运算的加权系数的系数设定部，

所述系数设定部根据以下内容确定所述加权系数，即：

陷波特性，其在所述目的图像数据中，对所述原图像的垂直采样频率以及所述颜色成分的与所述重复周期对应的频率成分进行衰减；

保持在所述数据保持部中的所述原图像数据的每行对应的垂直采样点以及所述目的行对应的垂直采样点的相互位置关系。

2.根据权利要求1所述的图像信号处理装置，其中，

在n为2以上的整数的情况下，

所述颜色成分的所述重复周期是n行，

所述系数设定部向所述目的图像数据生成部提供使与原图像的垂直采样频率的1/n对应的频率成分衰减的陷波特性。

3.根据权利要求1或2所述的图像信号处理装置，其中，

所述数据保持部由可以分别保持一行所述原始图像数据的多个行存储器组成。

Images