CN1334991A - 加速解码器 - Google Patents

加速解码器 Download PDF

Info

Publication number
CN1334991A
CN1334991A CN99816223A CN99816223A CN1334991A CN 1334991 A CN1334991 A CN 1334991A CN 99816223 A CN99816223 A CN 99816223A CN 99816223 A CN99816223 A CN 99816223A CN 1334991 A CN1334991 A CN 1334991A
Authority
CN
China
Prior art keywords
signal
decoding processing
result
decoding
decoded result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99816223A
Other languages
English (en)
Other versions
CN100452659C (zh
Inventor
矢野哲也
大渕一央
川端和生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1334991A publication Critical patent/CN1334991A/zh
Application granted granted Critical
Publication of CN100452659C publication Critical patent/CN100452659C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H04L1/0051—Stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H03M13/2984—Particular arrangement of the component decoders using less component decoders than component codes, e.g. multiplexed decoders and scheduling thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0055—MAP-decoding

Abstract

在重复进行解码的同时进行检测加速解码结果中的错误。如果检测到没有错误,则输出解码结果,即使解码操作在重复进行中,进而不再继续解码。再有,监视已进行设定次数解码时在解码结果中检测到错误的次数,如果检测到错误的次数等于或小于一设定值,则再次执行解码操作。再有,由构成加速解码器的第一和第二初级解码器输出的第一和第二解码结果之一被选作为适当的结果并被输出。

Description

加速解码器
技术领域
本发明涉及一种加速解码器(turbo decoder)，更具体地说，涉及这样一种加速解码器，它使用对所收到信号解码得到的结果来进行解码，然后使用相继得到的解码结果按设定的次数重复解码，并输出解码后的数据。
背景技术
在多种系统中采用纠错码，这些纠错码是为了纠正所收到信息中或被重建的信息中含有的错误，从而能正确地解码出原始信息。例如，纠错码被应用于进行移动通信、FAX(传真)或其他数据通信时要无错传输数据的那些情况中，以及要从大容量存储介质(如磁盘或CD)中无错重建数据的那些情况中。
在可以得到的纠错码中，已决定接受加速码(turbo code)(见USP5,446,747的说明)作为下一代移动通信中的标准。图14是包括一个加速编码器和一个加速解码器的通信系统的方框图。数字11代表加速编码器，它是在数据发送端提供的，数字12代表加速解码器，它是在数据接收端提供的。数字13代表数据传输路径。再有，字符u代表长度为N的传输信息数据；xa、xb、xc代表用加速编码器11对信息数据u编码得到的编码后的数据；ya、yb、yc代表所收到的信号，它们作为编码数据xa、xb、xc通过通信路径13传播的结果，已受到噪声和衰减的影响；u′代表用加速解码器12对所收到的数据ya、yb、yc解码得到的解码结果。这些数据项表示如下。应该指出，解码结果u′包括“确定性结果(result ofdecision)”和“似然值(likelihood)”。
原始数据：u＝{u1，u2，u3，…，uN}
编码后的数据：xa＝(Xa1，Xa2，Xa3，…，Xak，…，XaN}
            ：xb＝{Xb1，Xb2，Xb3，…，Xbk，…，XbN}
          ：xc＝{Xc1，Xc2，Xc3，…，Xck，…，XcN}
接收的数据：ya＝{ya1，ya2，ya3，…，yak，…，yaN}
          ：yb＝{yb1，yb2，yb3，…，ybk，…，ybN}
          ：yc＝{yc1，yc2，yc3，…，yck，…，ycN}
加速编码器11对长度为N的信息数据u编码并输出编码后的数据xa、xb、xc。编码后的数据xa是信息数据u本身，编码后的数据xb是用编码器ENC1对信息数据u进行卷积(convolutional)编码得到的数据，而编码后的数据xc是对信息数据u进行交织(interteaving)(π)并用编码器ENC2对交织结果xa′进行卷积编码得到的数据。换言之，加速码是两个卷积码组合得到的。应该指出，交织输出xa′与编码后的数据xa的差别只在于它的顺序，所以它不被输出。
图15显示加速编码器11的详细情况。数字11a、11b代表结构完全相同的卷积编码器(ENC1、ENC2)，数字11c代表交织单元(π)。卷积编码器11a、11b适于输出递归的有序卷积代码(recursive systematicconvolutional code)，每个的构成是按图中所示方式连接两个触发器FF1和FF2，以及3个异或门EXOR1～EXOR3。触发器FF1和FF2取4个状态(00)、(01)、(10)、(11)。如果0或1输入到这些状态转换的每一个中，这些状态则进行图16中所示转换，而且编码器ENC1输出xa、xb。在图16中，左侧指示接收数据输入前的状态，右侧指示输入后的状态，实线指示当输入为“0”时的状态转换路径，虚线指示当输入为“1”时的状态转换路径，而在路径上的00、11、10、01指示输出信号xa、xb的值。例如，如果把“0”输入到状态0(00)中，则输出为00而状态变为0(00)；如果“1”为输入，则输出为11而状态变为1(10)。
图17是加速解码器的方框图。加速解码是首先使用所收到信号ya、yb、yc中的ya和yb由第一初级解码器(DEC1)12a进行的。初级解码器12a是一个软输出初级解码器，它输出解码结果的似然值。接下来，由第二初级解码器(DEC2)12b使用该似然值(它是第一初级解码器12a的输出)和yc进行类似的解码。就是说，第二初级解码器12b也是一个软输出初级解码器，它输出解码结果的似然值。这里yc是收到的与xc对应的信号，xc是对信息数据u进行交织并对交织结果编码得到的。因此，从第一初级解码器12a输出的似然值在进入第二初级解码器DEC2之前要被交织器(π)12c进行交织。
第二初级解码器12b的似然值输出被解交织器(deinterleaver)(π1)12d解除交织，然后作为输入回馈到第一初级解码器12a。再有，u′是解码后的数据(解码结果)，它是针对来自第二初级解码器12b的解交织结果给出“0”、“1”确定值而得到的。按预定次数重复上述解码操可降低错误率。
采用加速解码，每当重复一次解码处理便会减少解码结果中的错误。然而，存在这样的情况，即为消除解码结果中的错误所需要的重复次数因通信路径的状态等因素而改变。结果，如果数据以少量重复正确地解码，那么从这一点之后加速解码器重复不必要的解码操作直至执行了所设置的操作次数为止。
再有，采用加速解码器，每当重复一次解码处理便会减少解码结果中的错误。然而，存在这样的情况，即并非所有错误都能被纠正，即使解码处理执行了所设置的次数也仍然存在错误。在已相当大程度上减少了错误的情况中，如果再执行一次解码处理，便极有可能纠正全部错误。利用传统的加速解码器，当已进行了所设置次数的解码时，含有错误的解码结果按原样输出，而不考虑上述可能性。
再有，在传统的加速解码器中，第一和第二初级解码器12a、12b针对所收到的不同信号的组合执行第一和第二解码过程。然而，这些解码操作是严格同样的。因此，存在这样的可能性，即一个初级解码器用于第一和第二两个解码过程。然而，在先有技术中的安排是两个初级解码器(即第一和第二初级解码器)用于第一和第二解码过程。这造成的大量硬件，就能源消耗而言，这也造成了问题。
如图17中所示，加速解码器的输出是对第二初级解码器12b的输出解除交织的结果。结果，如果在解码后的数据中仍存在错误，这些错误会被解除交织过程随机化。如图18(a)中所示，在许多情况中加速代码单元很长，在这些情况中，单个加速代码单元包括多个信息块。如果在这些情况中的错误被解除交织过程随机化，则这些错误被扩散到多个信息块中，如图18(b)中所示，在每个信息块基础上的错误率增高了，而且，如果在信息块单元中进行重发控制(resend control)，则产生的问题是重发次数增加。
再有，在下一代移动通信中，所传输的信息将是各种性质的信息的组合，并依赖于所传输数据的类型，于是在有些情况中，在解码后的数据中如果错误分布是突发的和瞬时的则会较好些，而在另一些情况中，如果错误分布是随机的则会较好些。然而，采用传统的加速解码器，输出的解码后数据中包含的错误分布模式不会按需要成为突发的或随机的。
因此，本发明的一个目的是这样安排它，即如果在解码重复次数达到所设置次数之前已把全部错误纠正，则立即输出解码的结果并停止解码操作。
本发明的另一个目的是这样安排它，即在解码处理已执行所设置次数时并未完全纠正全部错误，而是仍存在预先确定数量错误的情况下，如果存在再执行一次解码处理便会纠正全部错误的可能性，则将不停止解码操作并将再执行一次。
本发明的又一个目的是使其可能使用一个初级解码器用于先有技术的第一和第二两个解码过程。
本发明的另一个目的是这样安排它，使在解码后的数据中包含的错误产生模式(pattern)是突发式产生的。
本发明的再一个目的是这样安排它，使在解码后的数据中包含的错误分布模式可按需要成为突发的或随机的。
发明内容
在重复解码的同时对加速解码结果中的错误进行检测。即使重复解码操作在进行之中，如果检测到不存在错误，则输出解码结果，并终止解码。如果采用这种安排，则能缩短解码时间并能减少电路功耗。
当解码过程已经进行设定次数时，监视在解码结果中检测到错误的次数，如果检测到错误的次数等于或小于一个设定值，则再次执行解码操作。如果采用这种安排，即使在设定次数的解码操作结束时仍有错误，如果错误次数少，而且有可能再执行一次解码处理便会纠正全部错误，那么在这种情况下便再进行一次解码操作。这使得可能在全部错误都已纠正的状态下输出解码结果。
使得原本由第一和第二初级解码器执行的第一第二解码过程由单一初级解码器执行，按照执行第一和第二解码过程的时序选择每个解码过程中使用的接收信号，所选择的信号被输入到该初级解码器中。如果采用这种安排，则能减少硬件，从而也能减少功耗。
在有两个初级解码器(即第一和第二初级解码器)的加速解码器中，使输入到第一初级解码器的收到信号和输入到第二初级解码器的收到信号的顺序与先有技术中的顺序倒置，从而使解码后的信号中包含的产生错误模式成为突发式的。如果采用这种安排，则能减小在每个信息块基础上的错误率，从而也能减少重发次数。
在一个加速解码器中，使得原本由第一和第二初级解码器执行的第一和第二解码过程由单一初级解码器执行，而且使在第一解码过程时刻输入到该初级解码器的收到信号和在第二解码过程时刻输入到该初级解码器的收到信号二者的顺序相对于先有技术倒置。通过采用这种安排，在输的解码后信号中包含的产生错误模式能成为突发式的，在每个信息块基础上的错误率能减小，从而能减少重发次数。还能减少硬件量。
作这样的安排：把构成加速解码器的第一和第二初级解码器所输出的第一和第二解码结果之一选出作为适当的输出，并输出出来。如果采用这种安排，则可根据需要使解码后的数据中错误分布模式的产生成为突发式的或者随机的。例如，如果纠错电路位于下游(downstream)，则可使解码后的数据中错误分布模式的产生做成随机的，并可由该纠错电路进行纠错。如果能得到重发出错块的功能，则可使解码后的数据中错误分布模式的产生构成突发式的，从而能减少重发次数。
在原本由第一和第二初级解码器执行第一和第二解码过程而现在要由单一初级解码器来执行这些过程的加速解码器中，在执行第一解码过程的时刻选择输入到该初级解码器的接收信号组合，而在执行第二解码过程的时刻选择输入到该初级解码器的接收信号，从而能根据需要使解码后的数据中错误分布模式的产生做成突发式的或者随机的。在这种情况中，一个初级解码器可用作为两个初级解码器，其结果是能减小电路的规模。
附图说明
图1是根据本发明的加速解码器的第一实施例方框图；
图2说明对根据本发明的加速解码器的第一实施例的修改；
图3是本发明的第二加速解码器的方框图，该加速解码器中使用了一个公共初级解码器；
图4是根据本发明的第三加速解码器的方框图(该加速解码器使错误的产生成为突发式的)，
图5是用于描述第三实施例的图示；
图6是根据本发明第三实施例的另一个加速解码器的方框图；
图7是根据本发明的加速解码器的第四实施例(这里选择解码结果的那一类加速解码器)；
图8是用于描述错误分布模式的产生的图示；
图9是用于描述首选随机错误的情况的图示；
图10是用于描述如何选择和组合信息块的图示；
图11显示应用选择和组合的一个实列；
图12显示对本发明第四实施例的修改(是这样一种安排，其中输入到DEC1和DEC2的yb、yc的顺序可以倒置)；
图13显示对本发明第四实施例的另一修改(是这样一种安排，其中使用一个公共初级解码器)；
图14是通信系统示意图；
图15是加速解码器的方框图；
图16显示传统解码器的状态过渡；
图17是加速解码器的方框图；以及
图18是用于描述加速代码单元和由传统加速解码器解码的结果中包含的错误分布模式的图示。
具体实施方式
(a)第一实施例
图1是根据本发明第一实施例的加速解码器的方框图，其中ya、yb、yc代表由发送端输出的编码数据xa、xb、xc在由于通过通信路径而受到噪声和衰减影响的接收信号。编码数据xa是信息数据u本身，编码数据xb是对信息数据u进行卷积编码得到的数据，而编码数据xc是对信息数据u进行交织再对交织后的结果进行卷积编码得到的数据。
接收数据存储器51以加速代码单元为单位存储全部收到的信号ya、yb、yc，读出单元52在适当的时刻从存储器中读出所收到的数据ya、yb、yc并把数据输入到第一和第二初级解码器(DEC1、DEC2)53、54。第一和第二初级解码器53、54根据众所周知的MAP(最大A后验概率)解码算法执行解码过程，它们是软决策输入/软决策输出(soft-decision-input/soft-decision-output)解码器。
第一初级解码器53使用所收到信号ya、yb进行MAP解码操作并输出解码结果的似然值(这一操作代表加速解码的第一半)。接下来，第二初级解码器54使用所收到的信号yc以及从第一初级解码器53输出的似然值进行类似的MAP解码操作，并输出解码结果的似然值(这一操作代表加速解码的第二半)。由于接收信号yc是与编码数据xc对应的接收信号，而编码数据xc是对信息数据u交织并对交织结果编码得到的，所以使用一个交织器(π)55对第一初级解码器53输出的似然值进行交织并将结果输入到第二初级解码器54。解除交织器(π-1)56对第二初级解码器54输出的似然值解除交织并将其反馈到第一初级解码器53。这完成了加速解码器的第一循环。通过在其后按预定次数重复前面进行的解码操作，使解码结果中的错误率降低。
读出控制器61控制读出单元52从存储器51中读出所收到的信号ya、yb、yc，并根据其解码处理时序(decoding processing timing)将这些信号输入到第一和第二初级解码器53、54。再有，(1)当对收到的感兴趣信号已完成设定次数解码操作，以及(2)即使解码重复次数少于设定次数但解码结果不再含有错误时，读出控制器61控制读出单元52的读出，以开始对下一个新收到的信号进行解码。
每当第一和第二初级解码器53、54分别完成解码操作的第一半和第二半时，重复计数器62便增加计数并将这些计数输入到重复控制器63。
重复控制器63使初级控制器53、54重复执行它们的解码操作。如果重复次数达到设定次数，则重复控制器63通知读出控制器61和输出控制器66(即输出解码结束信号DED)。再有，当解码结果不再含有错误时，重复控制器63响应来自错误检测电路64的信号ERZ，终止解码操作并把重复计数器62中的计数清为零。
错误检测电路64使用来自第一初级解码器63的第一解码结果和来自解除交织器56的第二解码结果，进行错误检测操作。由于信息长度为N的解码后数据由若干信息块组成，而错误检测代码如(CRC代码)已加到每个信息块上，因此，错误检测电路64使用这一错误检测代码进行错误检测，当在任何信息块中都不再检测出错误时输出零错误信号ERZ。
解码后数据存储器65交替地存储来自第一初级解码器53的解码输出结果和来自解除交织器56的第二解码输出结果。一旦收到来自重复控制器63的信号DED表明设定次数解码操作结束，或者收到来自错误检测电路64的零错误信号ERZ，则输出控制器66输出已存储在解码后数据存储器65中的解码结果。
这样，由错误检测电路64与解码操作平行地检测解码结果中的错误。如果即使进行了解码但仍有错误，则第一和第二初级解码器53、54进行它们的解码操作设定次数，而输出控制器66便响应解码结束信号DED，输出其解码结果。然而，如果在解码操作次数达到设定次数之前就已经从解码果中消除了错误，则输出控制器66输出解码结果并且重复控制63终止解码操作，以响应零错误信号ERZ，即使重复解码操作仍在进行中。如果采用这种安排，则能缩短解码时间并减少电路功耗。
(b)第一实施例的修改
根据第一实施例的加速解码器在完成设定次数解码时即使尚未消除错误也要终止解码操作并输出解码结果。然而，存在这样的情况，即在设定次数解码操作结束时，即使仍存在错误但错误数量少，因而存在一种可能性，即如果再执行一次解码处理所有错误都会被纠正。在这种情况中再进行一次解码操作并输出没有错误的解码结果是有利的。为实现这一点，图2中所示修改对第一实施例的安排补充提供了一个错误检测次数计数器67和一个阈值决策单元68。每当检测到一个错误时，错误检测电路64便输出一个错误检测信号ERR。所以，错误检测次数计数器67对信号ERR计数，从而监视设定次数解码操作的解码结果中检测的错误次数。阈值决策单元68将阈值与设定次数解码操作的解码结果中检测到的错误次数进行比较，如果错误检测次数等于或小于阈值，则通知重复控制器63。
如果错误检测次数大于该阈值，则重复控制器63使解码操作停止并向读出控制器61和输出控制器66输出解码结束信号DED。结果，输出控制器66输出解码结果，而读出控制器61开始控制读出下一个新接收的信号。
另一方面，如果错误检测次数等于或小于该阈值，则重复控制器63不使解码操作停止，而且不向读出控制器61及输出控制器66输出解码结束信号DED。结果，解码操作再进行一次。然后重复控制器63向读出控制器和输出控制器66输出解码结束信号DED，不管错误检测次数大于或小于该阈值。结果，输出控制器66输出解码结果，而读出控制器61控制读出下一个新接收的信号。
如果采用这种安排，当设定次数解码操作结束时仍存在错误，但错误次数少因而存在着如果再执行一次解码操作便会纠正全部错误的可能性，在这种情况下将再进行一次解码操作。这使得有可能在全部错误都正被纠正的状态下输出解码结果。
(c)第二实施例
图3显示加速解码器的一个实施例，其中采用单个初级解码器。
这里一个初级解码器21以分时方式执行：(1)由图1的第一初级解码器53使用所收到信号Ya、yb以及解码第二半结果进行的解码处理(解码处理的第一半)，以及(2)由图1的第二初级解码器54使用所收到信号yc以及解码第一半结果进行的解码处理(解码处理的第二半)。换句话说，解码操作的定时被分成执行第一(第一半)解码处理的第一定时和执行第二(第二半)解码处理的第二定时，解码处理的第一半在第一定时执行，而解码处理的第二半在第二定时执行。
在执行解码处理第一半的第一定时时刻，选择电路22选择所收到的信号yb并将其输入初级解码器21，在执行解码处理第二半的第二实时时刻，选择电路22选择所收到的信号yc并将其输入初级解码器21。交织器23对解码结果的第一半进行交织并将结果反馈到初级解码器21的输入端，而解除交织器24对解码结果的第二部分解除交织并把结果反馈到初级解码器21的输入端。开关25和26进行切换，从而把解码结果的第一半和第二半分别输入交织器23和解除交织器24，并把信号反馈到初级解码器21的输入侧。
在总体操作上，选择电路22在第一定时时刻向初级解码器21输入所收到信号yb而且开关25、26切换到图中实践所示状态。初级解码器21使用所收到的信号ya、yb进行MAP解码操作，从而输出解码结果的似然值(这一操作代表加速解码的第一半)。交织器23对来自初级解码器21的似然值进行交织，并将结果反馈到初级解码器21的输入端。接下来，当第二定时时刻到来时，选择电路22将收到的信号yc输入到初级解码器21，而开关25、26改变成图中虚线所示状态。
初级解码器21使用解码结果的第一半(似然值)和收到的信号yc进行MAP解码操作，从而输出解码结果的似然值(这一操作代表加速解码的第二半)。解除交织器(π-1)24对初级解码器21输出的似然值解除交织并将结果反馈到初级解码器21。
这就完成了加速解码的第一周期。对上述解码操作重复预定次数，便减小了解码结果中的错误率。在解码操作进行了预定次数之后，解除交织器24的输出作为第二定时的解码结果u′发送出来。
如果采取这种安排，初级解码器的个数能做成一个，从而允许减少硬件量。
(d)第三实施例
在先有技术中，如图18(b)中所示，错误分散在多个信息块中，以每个信息块为基础的错误率增大了，如果重发控制是以信息块为单元进行的，则会造成重发次数增加。所以，在进行重发的情况中，把错误集中起来比错误分散要更有利些。通过卷积编码，初级解码器的解码结果中的错误分布模式在性质上是突发式的。利用这一性质使可能直接输出解码结果而不插入交织或解除交织。
图4的方框图显示本发明的第三实施例，其中解码结果(解码后的数据)中包含的错误产生模式呈现为突发式的。
交织器30对收到的信号ya进行交织并将结果输入第一初级解码器31。第一初级解码器31对所收到的信号ya、yc进行MAP解码操作并输出解码结果的似然值。解除交织器32对第一初级解码器31输出的似然值解除交织并把结果输入到第二初级解码器33。第二初级解码器33使用交织过的解码结果(似然值)以及收到的信号yb进行MAP解码操作，并输出解码结果(似然值)u′，它是交织器30的输入。
在第三实施例中，收到的信号ya、yb输入到第一初级解码器31，而收到的信号ya输入到第二初级解码器33，从而是首先进行传统加速解码处理的第二半，然后进行解码处理的第一半。结果，第二初级解码器33的输出能作为解码结果u′原样发送。如前所述，使用传统的解码过程，在一初级解码器的解码结果中包含的错误分布模式呈现为突发式的。所以，根据第三实施例，错误被集中了，如图5中所示，在信息块单元中的错误率被降低，从而重发次数被减少。
(e)对第三实施例的修改
在图4的第三实施例中，使用第一和第二初级解码器得到的解码结果中含有的错误产生模式呈现为突发式的。然而，在让单个初级解码器来执行原本由第一和第二初级解码器执行的第一和第二解码过程的情况中，也能使解码结果中含有的错误产生模式成为突发式的。图6显示对第三实施例的这种修改。在这一修改中，与图3所示第二实施例的部件相同的那些部件用与其相似的字符表示。
这一修改与图3的第二实施例的不同之处在于(1)提供了一个交织器27用于对收到的信号ya进行交织并将结果输入到初级解码器21，(2)选择电路22在第一半的第一定时时刻把收到的信号yc输入到初级解码器21并在第二半的第二定时时刻把收到的信号yb输入到初级解码器21，(3)开关25、26在第一定时时刻把初级解码器21的输出输入到解除交织器24并把解除交织后的结果反馈到初级解码器21，在第二定时时刻把初级解码器21的输出输入到交织器23并把交织后的结果反馈到初级解码器21，以及(4)直接从初级解码器21的输出而不是从解除交织器24的输出得到解码结果u′。
在总体操作上，在第一定时时刻选择电路22把收到的信号yc输入到初级解码器21，而开关25、26切换到图中实线所示状态。初级解码器21使用收到的信号ya、yc进行MAP解码操作，从而输出解码结果的似然值。解除交织器24对初级解码器21输出的似然值解除交织并把结果反馈到初级解码器21。接下来，当到达第二定时时刻时，选择电路22把收到的信号yb输入到初级解码器21，而开关25、26改变为图中虚线所示状态。
初级解码器21使用解码结果的第一半(似然值)和收到的信号yb进行MAP解码操作，从而输出解码结果的似然值。交织器23对初级解码器21输出的似然值进行交织并把结果反馈到初级解码器21。
通过采取这一安排，首先进行传统加速解码中解码处理的第二半，然后再进行解码处理的第一半，即使有单个初级解码器，但处理方式与第三实施例相似。结果，初级解码器21的输出能作为解码结果u′原样发出，而在解码结果中的错误分布模式能呈现为突发式的。应该指出，解码结果是作为第二计时时刻的u′输出的。
再有，利用图6的修改，能减少硬件量，而且能减少信息块单元中的错误率，从而能减少重发次数。
(f)第四实施例
如果能安排成可以选择构成加速解码器的第一和第二初级解码器输出的第一和第二结果之一并将其输出，则可根据需要使解码后数据中含有的错误分布模式的产生呈现突发式的或随机的。例如，当在下游有纠错电路时，在解码后的数据中错误分布模式的产生可做成随机的，并可由纠错电路进行纠错。在可以得到重新发送有错块功能的情况中，在解码后的数据中错误分布模式的产生可做成突发式的，从而能减少重发次数。
图7的方框图显示第四实施例，其中解码后的数据中含有的错误分布模式的产生可做成突发式的或随机的。如果去掉选择电路，则这一加速解码器的结构与传统的加速解码器的结构完全相同。首先由第一初级解码器(DEC1)53使用收到的信号ya、yb、yc当中的ya和yb进行加速解码。初级解码器53是软输出初级解码器并输出解码结果(似然值)。接下来，由第二初级解码器54使用第一初级解码器53输出的似然值和收到的信号yc进行类似的解码。就是说，第二初级解码器54也是一个软输出初级解码器并输出解码结果(似然值)。收到的信号yc是与xc对应的收到信号，而xc是对信息数据u进行交织并对交织结果编码得到的。因此，从第一初级解码器53输出的似然值在进入第二初级解码器54之前要由交织器(π)55进行交织。
第二初级解码器54输出的似然值由解除交织器(π-1)56进行解除交织，然后作为输入反馈到第一初级解码器53。选择电路57选择第一初级解码器53输出的第一解码结果A和解除交织器56输出的第二解码结果B二者之一。因为第一解码结果A没受到交织或解除交织，所产生的错识分布模式呈现为突发式的，如图8(a)所示。另一方面，第二解码结果B是对来自第二初级解码器54的解码结果进行解除交织得到的，所以所产生误差的分布模式成为随机的。因此，通过选择第一和第二解码结果A和B之一并将其输出，在解码数据中错误分布模式的产生可根据需要呈现为突发式的或随机的。
应该指出，由于交织是在第一和第二初级解码器53和54之间进行的，故第二初级解码器54输出数据的顺序不同于原始信息数据。所以第二初级解码器54输出的解码结果在恢复成原始顺序后被解除交织以输出数据。另一方面，由于第一初级解码器53输出的解码结果的顺序与原始信息数据的顺序完全相同，这些数据能按原样输出而无需改变其顺序。
这样，根据被传输的数据的性质，可把第一解码结果A的输出或第二解码结果B的输出选作解码数据u′，从而使得可能改善数据传输的质量。
例如，有这样一种情况，其中来自加速解码器100的加速解码结果进一步受到一个单独的纠错解码器200的纠错，如图9所示，这时便输出解码结果B，其中错误产生模式是被随机化的。如果采取这种安排，如图9中(a)处所示，由加速解码器100输出的解码结果中含有的错误位被分散了，因而能被纠错解码器200纠正。如图9中(b)处所示，在纠正后，能改善纠错效率。在允许某种程度随机错误的情况中，例如所传输的数据是语音等的情况，输出解码结果B也是适当的。
再有，如果在加速代码单元中含有多个信息块(如图10中所示)，在每个信息块的基础上从两个加速解码器输出的信息块(a)、(b)中选出无错误信息块并输出这些选定块的组合结果(c)，于是在这种情况下输出解码结果A。图11显示选择和组合的一个例子。数字101代表在一个基站提供的加速解码器，102代表在另一个基站提供的加速解码器，103是移动单元，104是在移动交换机或基站控制单元中提供的选择器组合器。选择器组合器104具有场地分集(diversity)功能，用于选择极好的信息块。如果移动单元103位于相邻基站的区域边界，则收到来自移动单元103的信号的第一和第二基站使信号受到加速解码并把解码后的信号输入到移动交换站。在移动交换站中的选择器组合器104在每个信息块的基础上选择无错误块，如图10中所示，并执行基于选择和组合结果的处理。
选择器组合器104的构成包括：存储器104a、104b用于存储由第一和第二加速解码器101、102送入的解码结果，错误检测电路104c、104d用于检测每个解码结果中的错误，以及选择器104e用于根据错误检测结果选择和输出无错误信息块。
(g)对第四实施例的修改
图12是对第四实施例的第一修改。这里能由信号选择电路71改变输入到第一和第二初级解码器53、54的收到信号yb、yc的顺序。在图12中，π代表交织器，π-1代表解除交织器，SW代表开关。
为了以图12的修改得到与第四实施例相似的效果，根据解码输出结果的性质(即根据错误产生模式是突发式的还是随机的)在直接来自第二初级解码器54的解码结果输出(突发式的)和解除交织后的输出(随机的)之间使用开关进行切换。
在解除交织后输出解码结果的情况中，所有开关SW都块换到较上侧(切换到实线所示位置)。再有，信号选择电路71把收到的信号Yb输入到第一初级解码器53，把收到的信号yc输入到第二初级解码器54。因为在这些条件下最后进行解除交织，所以在解码后的数据中留下的任何错误都是分散的并作为随机错误输出。
另一方面，在初级解码器54的输出按其原样发生的情况中，所有开关SW被切换到较下侧(切换到虚线所示位置)。再有，信号选择电路把收到的信号yc输入到第一初级解码器53并把收到的信号yb输入到第二初级解码器54。再有，收到的信号ya是在被交织之后输入到第一初级解码器53的。在这些条件下，在数据被输入到第二初级解码器54之前，这些数据被解除交织以使其恢复为原来的顺序。所以第二初级解码器54的输出可以作为u′直接发送。其结果是：如果在解码后的数据中含有错误，那么这些错误被做成突发式的错误。
(h)对第四实施例的其他修改
图13显示对第四实施例的另一种修改，其中与图3和图6的部件相同的部件用相似的参考字符表示。这一修改允许用单个初级解码器21去执行原由第一和第二初级解码器执行的解码处理，允许使用开关在图3和图6(其信号提取位置不同)所示安排之间切换，并使得可能改变输入到初级解码器21的收到信号yb、yc的顺序，从而使解码结果中包含的错误产生模式以适当的方式呈现为突发式的或随机的。
首先从选择电路22输入到初级解码器21的数据或者可以是收到的信号yb，或者可以是收到的信号yc。在输入数据是收到的信号yb的情况下，输入数据为收到的信号ya时所用的开关SW1被切换到较上侧；在收到的信号yc是输入数据的情况下，开关SW1被切换到较下侧。每当重复解码时，选择电路22把对初级解码器21的输入交替地在收到信号yb和收到信号yc之间切换。再有，在收到的信号yb已输入到初级解码器21的情况中，初级解码器21的输出被交织并通过把开关SW2切换到较上侧使交织结果反馈回去。另一方面，在收到的信号yc已输入到初级解码器21的情况中，初级解码器21的输出被解除交织，并通过把开关SW2切换到较下侧来输出。
以下述方式切换开关SW3：如果对初级解码器21的输入是收到的信号yb，则开关SW3切换到较下侧以发送该输出。如果此时在解码结果u′中含有错误，则错误成为突发式错误。如果对初级解码器21的输入是收到的信号yc，则开关SW3切换到较上侧以发送该输出。如果此时在解码结果u′中含有错误，则错误是被随机化的。
现在将描述总体操作。
为了使解码结果中的错误产生模式呈现为突发式的，每个开关被置于图中实线所示状态(图3中所示状态)。在这些条件下，选择电路22在第一定时时刻把收到的信号yb输入到初级解码器21。初级解码器21使用收到的信号ya、yb进行MAP解码操作，从而输出解码结果的似然值。交织器23对初级解码器21输出的似然值进行交织并将结果反馈到初级解码器21的输入端。接下来，当第二定时时刻到达时，选择电路22把收到的信号yc输入到初级解码器21而且开关25、26被切换到图中虚线所示状态。初级解码器21使用解码结果的第一半(似然值)和所收到的信号yc进行MAP解码操作，从而输出解确结果的似然值。解除交织器(π-1)24对初级解码器21输出的似然值解除交织并将结果反馈到初级解码器21。如果在这第一定时时刻提取解码结果并从初级解码器21输出，则在这些解码结果中的错误产生模式将是突发式的。
在解码结果中的错误产生模式将是随机化的情况中，每个开关被置于图中虚线所示状态(图6中所示状态)。在这些条件下，在第一定时时刻选择电路22把收到的信号yc输入到初级解码器21。初级解码器21使用被交织的收到信号ya以及收到的信号yc进行MAP解码操作，从而输出解码结果的似然值。解除交织器24对初级解码器21输出的似然值解除交织并把结果反馈到初级解码器21的输入端。接下来，当第二定时时刻到达时，选择电路22把收到的信号yb输入到初级解码器21而且开关25、26被切换到图中实线所示位置。
初级解码器21使用解码结果的第一半(似然值)和收到的信号yb进行MAP解码操作，从而输出解码结果似然值。交织器23对初级解码器21输出的似然值进行交织并把结果反馈到初级解码器21。如果在这第一定时时刻提取解码结果并从解除交织器24输出，则在这些解码结果中的错误产生模式将是随机的。
这样，即使加速解码器利用单一初级解码器，在解码结果中错误分布模式的产生可做成突发式的或随机的。在这种情况下，一个初级解码器可用作两个初级解码器，其结果是可减小电路规模。
这样，根据本发明，在重复进行解码的同时，进行对加速解码结果中的错误检测。如果检测到没有错误，则输出解码结果，即使重复解码操作仍在进行中；进而终止解码过程。结果，能缩短解码时间并能降低电路功耗。
再有，根据本发明，安排成监视当解码已进行设定次数时在解码结果中检测到错误的次数，如果检测到错误的次数等于或小于一设定值则再执行一次解码操作。结果，如果设定次数的解码操作结束时仍存在错误，即使如此，但错误数量少而且存在在着如果再执行一次解码处理便将纠正全部错误的可能性，在这样一些情况中将再一次执行解码操作。这使得有可能在全部错误已被纠正的状态下输出解码结果。
再有，根据本发明，安排成由单个初级解码器去执行在先有技术中由第一和第二初级解码器执行的第一和第二解码过程，在每个解码过程中使用的收到信号根据第一和第二解码过程的定时时刻进行选择，所选定的信号被输入到初级解码器。结果，可减少硬件并因此能降低功耗。
再有，根据本发明，在有两个初级解码器(即第一和第二初级解码器)的加速解码器中，安排成输入到第一初级解码器的收到信号和输入到第二初级解码器的收到信号的顺序与先有技术中的顺序倒置，从而使解码后的信号中包含的产生错误模式成为突发式的。结果，能减小在每个信息单元块基础上的错误率，从而也能减少重发次数。
再有，根据本发明，安排成由单个初级解码器执行先有技术中由第一和第二初级解码器执行的第一和第二解码过程，而且在第一解码过程时刻输入到该初级解码器的收到信号和在第二解码过程时刻输入到该初级解码器的收到信号二者的顺序相对于先有技术倒置。结果，能减少硬件量，能减小在每个信息块基础上的错误率，从而能减少重发次数。
再有，根据本发明，安排成适当地选择构成加速解码器的第一第二初级解码器输出的第一和第二解码结果之一并将其输出。结果，可根据需要使解码数据中错误分布模式的产生成为突发式的或随机的。再有，第一和第二初级解码器可做成单一的公共初级解码器，而可根据需要使解码数据中错误分布模式的产生成为突发式的或随机的。

Claims (8)

1.一种加速解码器，它使用对收到的信号解码得到的结果进行解码，然后使用相继得到的解码结果重复解码一个设定次数，该加速解码器包含：
错误检测器，用于与解码操作并行地检测解码结果中的错误；以及
控制器，当检测到没有错误时，它可操作用于输出解码结果和停止解码操作，即使已进行的解码次数尚未达到所述设定次数。
2.根据权利要求1的加速解码器，这里所述控制器监视当解码已进行设定次数时在解码结果中检测到的错误次数，并且如果检测到错误的次数等于或小于设定值的话，再次执行解码操作。
3.一种加速解码器，用于使用解码结果执行第二解码处理，这些解码结果是这样得到的：把第一解码处理应用于一个收到的信号和另一个收到的信号，使用第二解码结果和所述收到的信号执行第一解码处理，使用第一解码结果和所述另一收到的信号执行第二解码处理，并在其后重复执行第一和第二解码处理，该加速解码器包含：
一个初级解码器用于执行所述第一和第二解码处理；
选择电路，用于根据所执行的是第一或第二解码处理，来选择规定的收到信号并将其输入到初级解码器；
交织装置，用于对第一解码结果进行交织；
解除交织装置，用于对第二解码结果解除交织；以及
切换装置，用于经由交织手段或解除交织装置将第一和第二解码结果输入到初级解码器。
4.一种加速解码器，用于接收第一数据、对所述第一数据进行编码得到的第二数据、以及对所述第一数据进行交织然后编码的第三数据，分别作为信号ya、yb和yc，并使用这些收到的数据重复执行解码处理，该加速解码器包含：
第一和第二初级解码器，用于使用解码结果执行第二解码处理，该解码结果是这样得到的：把第一解码处理应用于规定的信号ya、yc以及另一个收到的信号yb，然后重复执行使用和二解码结果及所述收到信号ya、yc的第一解码处理和使用第一解码结果及所述另一收到信号yb的第二解码处理；
交织单元，用于对所收到的信号ya及第二解码结果进行交织，并将交织结果与收到的信号yc一起输入到第一初级解码器；以及
解除交织单元，用于对第一解码结果解除交织，并将结果与收到的信号yb一起输入到第二初级解码器；
这里的解码结果是来自所述第二初级解码器的输出。
5.一种加速解码器，用于接收第一数据、对所述第一数据进行编码得到的第二数据、以及对所述第一数据进行交织然后编码的第三数据，分别作为信号ya、yb和yc，并使用这些收到的数据重复执行解码处理，该加速解码器包含：
一个初级解码器，用于使用解码结果执行第二解码处理，该解码结果是这样得到的：把第一解码处理应用于一个收到的信号及另一个收到的信号，然后重复执行使用第二解码结果及所述收到信号的第一解码处理和使用第一解码结果及所述另一个收到信号的第二解码处理；
交织单元，用于对所收到的信号ya进行交织并将交织结果输入到该初级解码器；
选择电路，用于在执行第一解码处理时选择信号yc，在执行第二解码处理时选择信号yb，并将选择的信号输入到该初级解码器；以及
对第一解码处理的结果解除交织、对第二解码处理的结果进行交织、并把解除交织后的和进行交织后的结果输入到该初级解码器的装置。
6.一种加速解码器，它使用对收到的信号解码得到的结果进行解码，然后使用相继得到的解码结果重复解码一个设定次数，该加速解码器包含：
第一和第二初级解码器，用于使用解码结果执行第二解码处理，该解码结果是这样得到的：把第一解码处理应用于规定的收到信号及另一个收到的信号，然后重复执行使用第二解码结果及所述收到信号的第一解码处理和使用第一解码结果及所述另一收到信号的第二解码处理；
选择电路，用于选择和输出由所述第一和第二初级解码器输出的第一和第二解码结果；
这里通过选择要输出的解码后数据来控制最终输出的解码后数据中错误产生模式的性质。
7.一种加速解码器，它使用对收到的信号解码得到的结果进行解码，然后使用相继得到的解码结果重复解码一个设定次数，该加速解码器包含：
第一和第二初级解码器，用于使用解码结果执行第二解码处理，该解码结果是这样得到的：把第一解码处理应用于一个收到的信号和另一个收到的信号，然后重复执行使用第二解码结果及所述收到信号的第一解码处理和使用第一解码结果及所述另一个收到信号的第二解码处理；以及
选择电路，用于选择收到信号的组合以输入到执行所述第一解码处理的第一初级解码器，并选择收到的信号以输入到执行第二解码处理的第二初级解码器；
这里通过切换输入到第一和第二初级解码器的收到信号来控制解码后的数据中错误产生模式的性质。
8.一种加速解码器，它使用对收到的信号解码得到的结果进行解码，然后使用相继得到的解码结果重复解码一个设定次数，该加速解码器包含：
一个初级解码器，用于使用解码结果执行第二解码处理，该解码结果是这样得到的：把第一解码处理应用于一个收到的信号及另一个收到的信号，然后重复执行使用第二解码结果及所述收到信号的第一解码处理和使用第一解码结果及所述另一个收到信号的第二解码处理；以及
选择电路，用于在执行所述第一解码处理的时刻选择输入到该初级解码器的收到信号组合和在执行所述第二解码处理的时刻选择输入到该初级解码器的收到信号；
这里通过切换在第一和第二解码处理的时刻输入到初级解码器的收到信号来控制解码后的数据中错误产生模式的性质。
CNB99816223XA 1999-03-01 1999-03-01 加速解码器 Expired - Fee Related CN100452659C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/000962 WO2000052832A1 (fr) 1999-03-01 1999-03-01 Dispositif de turbo-decodage

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 200410095222 Division CN1645753B (zh) 1999-03-01 1999-03-01 加速解码器

Publications (2)

Publication Number Publication Date
CN1334991A true CN1334991A (zh) 2002-02-06
CN100452659C CN100452659C (zh) 2009-01-14

Family

ID=14235058

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB99816223XA Expired - Fee Related CN100452659C (zh) 1999-03-01 1999-03-01 加速解码器

Country Status (5)

Country Link
US (1) US7096402B2 (zh)
EP (4) EP1919086B1 (zh)
JP (1) JP3932091B2 (zh)
CN (1) CN100452659C (zh)
WO (1) WO2000052832A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061657B (zh) * 2004-12-10 2011-06-15 富士通株式会社 发送装置、接收装置及其收发方法
CN107888322A (zh) * 2016-09-30 2018-04-06 扬智科技股份有限公司 以太网络物理层的解码方法与以太物理层电路
CN111512577A (zh) * 2017-12-20 2020-08-07 Ntt电子股份有限公司 纠错设备、纠错方法和光通信系统

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286275C (zh) 1999-11-24 2006-11-22 三洋电机株式会社 纠错装置
US6772385B2 (en) * 2000-01-31 2004-08-03 Sanyo Electric Co., Ltd. Error-correcting device and decoder enabling fast error correction with reduced circuit scale
US6307901B1 (en) * 2000-04-24 2001-10-23 Motorola, Inc. Turbo decoder with decision feedback equalization
KR100369561B1 (ko) * 2000-11-08 2003-01-29 학교법인 한국정보통신학원 터보 코드용 인코더 및 디코더
JP3540224B2 (ja) 2001-03-06 2004-07-07 シャープ株式会社 ターボ復号器とターボ復号方法及びその方法を記憶した記憶媒体
US6701482B2 (en) * 2001-09-20 2004-03-02 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
US20030101407A1 (en) * 2001-11-09 2003-05-29 Cute Ltd. Selectable complexity turbo coding system
JP3633556B2 (ja) * 2001-12-27 2005-03-30 日本電気株式会社 ターボ復号回路およびその制御方法
FR2850810B1 (fr) * 2003-02-03 2005-05-13 Nortel Networks Ltd Procede de controle du nombre d'iterations d'un processus de decodage iteratif et dispositif pour la mise en oeuvre du procede
US8185812B2 (en) * 2003-03-20 2012-05-22 Arm Limited Single event upset error detection within an integrated circuit
US8650470B2 (en) 2003-03-20 2014-02-11 Arm Limited Error recovery within integrated circuit
JP4244700B2 (ja) 2003-05-21 2009-03-25 日本電気株式会社 ターボ復号器及びそれに用いるダイナミック復号方法
KR100594021B1 (ko) 2003-11-13 2006-06-30 삼성전자주식회사 무선통신 시스템에서 패킷 송수신을 위한 비트 스크램블링방법 및 장치
JP4417733B2 (ja) * 2004-01-15 2010-02-17 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 伝送方法及び装置
US7725798B2 (en) * 2004-02-27 2010-05-25 Joanneum Research Forschungsgesellschaft Mbh Method for recovering information from channel-coded data streams
US7418052B2 (en) * 2004-04-29 2008-08-26 Interdigital Technology Corporation Iterative turbo decision feedback receiver
JP2006041960A (ja) * 2004-07-28 2006-02-09 Nec Corp ターボ復号装置及びターボ復号方法並びにプログラム
CN101112029A (zh) * 2005-02-02 2008-01-23 松下电器产业株式会社 无线通信系统、交织图案控制装置以及交织图案控制方法
CN101102174A (zh) * 2006-07-04 2008-01-09 株式会社Ntt都科摩 混合自动请求重传方法、及采用其的中继设备和通信系统
US8069397B2 (en) * 2006-07-10 2011-11-29 Broadcom Corporation Use of ECC with iterative decoding for iterative and non-iterative decoding in a read channel for a disk drive
US7917830B2 (en) * 2007-09-28 2011-03-29 Via Technologies, Inc. Turbo decoder and iteration stopping method thereof
KR20090083758A (ko) * 2008-01-30 2009-08-04 삼성전자주식회사 연접 부호 복호화 방법 및 장치
US8171386B2 (en) * 2008-03-27 2012-05-01 Arm Limited Single event upset error detection within sequential storage circuitry of an integrated circuit
US8161367B2 (en) * 2008-10-07 2012-04-17 Arm Limited Correction of single event upset error within sequential storage circuitry of an integrated circuit
JP4823349B2 (ja) * 2009-11-11 2011-11-24 パナソニック株式会社 三次元映像復号装置及び三次元映像復号方法
US8493120B2 (en) 2011-03-10 2013-07-23 Arm Limited Storage circuitry and method with increased resilience to single event upsets
CN104124987B (zh) * 2013-04-28 2016-06-08 国际商业机器公司 用于并行处理数据的方法和装置
WO2016002572A1 (ja) * 2014-07-03 2016-01-07 ソニー株式会社 受信装置および受信方法、並びにプログラム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145934A (ja) * 1985-12-20 1987-06-30 Sony Corp 誤り訂正処理装置
JPS62181530A (ja) * 1986-02-05 1987-08-08 Sony Corp エラ−訂正符号の復号方法
FR2675971B1 (fr) 1991-04-23 1993-08-06 France Telecom Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants.
JPH08125640A (ja) * 1994-10-28 1996-05-17 Murata Mach Ltd 誤り訂正符号復号器の再同期化装置
DE19526416A1 (de) * 1995-07-19 1997-01-23 Siemens Ag Verfahren und Anordnung zur Bestimmung eines adaptiven Abbruchkriteriums beim iterativen Decodieren multidimensional codierter Infomation
FR2747255B1 (fr) * 1996-04-03 1998-07-10 France Telecom Procede et dispositif de codage convolutif de blocs de donnees, et procede et dispositif de decodage correspondants
US5721745A (en) 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
FR2753025B1 (fr) * 1996-08-28 1998-11-13 Pyndiah Ramesh Procede de transmission de bits d'information avec codage correcteur d'erreurs, codeur et decodeur pour la mise en oeuvre de ce procede
FR2753026B1 (fr) * 1996-08-28 1998-11-13 Pyndiah Ramesh Procede de transmission de bits d'information avec codage correcteur d'erreurs, codeur et decodeur pour la mise en oeuvre de ce procede
US5996104A (en) * 1996-09-13 1999-11-30 Herzberg; Hanan System for coding system
EP0997031B1 (en) 1997-07-30 2007-09-19 Samsung Electronics Co. Ltd. Adaptive channel encoding method and device
US5983385A (en) * 1997-08-14 1999-11-09 Ericsson Inc. Communications systems and methods employing parallel coding without interleaving
US6192503B1 (en) 1997-08-14 2001-02-20 Ericsson Inc. Communications system and methods employing selective recursive decording
KR100429506B1 (ko) 1998-04-18 2004-11-20 삼성전자주식회사 통신시스템의 채널부호/복호장치 및 방법
US6304985B1 (en) * 1998-09-22 2001-10-16 Qualcomm Incorporated Coding system having state machine based interleaver
KR100280863B1 (ko) * 1998-09-25 2001-02-01 윤덕용 터보코드의 가중치를 준 병렬형 복호화 방법및 그 장치
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
EP1127413B1 (en) 1998-11-05 2011-06-22 Qualcomm Incorporated Efficient iterative decoding
US6366624B1 (en) * 1998-11-30 2002-04-02 Ericsson Inc. Systems and methods for receiving a modulated signal containing encoded and unencoded bits using multi-pass demodulation
US6233709B1 (en) * 1998-12-07 2001-05-15 Nokia Mobile Phones Ltd. Dynamic iterative decoding for balancing quality of service parameters
EP1009098A1 (en) 1998-12-10 2000-06-14 Sony International (Europe) GmbH Error correction using a turbo code and a CRC
KR100321978B1 (ko) 1998-12-31 2002-07-02 윤종용 통신시스템에서반복복호장치및방법
US6665357B1 (en) 1999-01-22 2003-12-16 Sharp Laboratories Of America, Inc. Soft-output turbo code decoder and optimized decoding method
US6304995B1 (en) * 1999-01-26 2001-10-16 Trw Inc. Pipelined architecture to decode parallel and serial concatenated codes
EP1030457B1 (en) 1999-02-18 2012-08-08 Imec Methods and system architectures for turbo decoding
JP3746426B2 (ja) 1999-02-26 2006-02-15 富士通株式会社 ターボ復号装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061657B (zh) * 2004-12-10 2011-06-15 富士通株式会社 发送装置、接收装置及其收发方法
US8276026B2 (en) 2004-12-10 2012-09-25 Fujitsu Limited Transmission apparatus, reception apparatus, and transmission/reception method for same
CN107888322A (zh) * 2016-09-30 2018-04-06 扬智科技股份有限公司 以太网络物理层的解码方法与以太物理层电路
CN107888322B (zh) * 2016-09-30 2020-09-11 扬智科技股份有限公司 以太网络物理层的解码方法与以太物理层电路
CN111512577A (zh) * 2017-12-20 2020-08-07 Ntt电子股份有限公司 纠错设备、纠错方法和光通信系统
CN111512577B (zh) * 2017-12-20 2022-11-11 Ntt电子股份有限公司 纠错设备、纠错方法和光通信系统

Also Published As

Publication number Publication date
EP1160989A1 (en) 2001-12-05
EP1160989A4 (en) 2005-10-19
EP1919088A1 (en) 2008-05-07
CN100452659C (zh) 2009-01-14
JP3932091B2 (ja) 2007-06-20
WO2000052832A1 (fr) 2000-09-08
EP1919086A1 (en) 2008-05-07
US20010052099A1 (en) 2001-12-13
EP1919087A1 (en) 2008-05-07
US7096402B2 (en) 2006-08-22
EP1919086B1 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
CN1334991A (zh) 加速解码器
CN1264280C (zh) 在通信系统中生成和解码代码的设备和方法
CN1187904C (zh) 增强解码装置及交错－去交错装置
CN1268062C (zh) 在通信系统中生成代码的设备和方法
CN1153355C (zh) 信道编码/解码设备和方法
CN1395387A (zh) 在码分多址移动通信系统中发送和接收数据的设备和方法
JPWO2008041309A1 (ja) 無線通信システム、送信装置および受信装置
CN1154236C (zh) 纠错编码型的数字传输方法
US20050149841A1 (en) Channel coding/decoding apparatus and method using a parallel concatenated low density parity check code
CN104253669A (zh) 产生多个循环冗余校验的方法和设备
CN1871776A (zh) 使用并行连接低密度奇偶校验码的信道编码/解码设备和方法
CN1788446A (zh) 纠错编码/解码装置和纠错编码/解码方法
CN1761160A (zh) 解码方法和设备
KR20140084307A (ko) Μιμο 시스템에서의 데이터 스트림 전송 방법 및 장치
CN1306698A (zh) 移动通信系统中用于串行链接卷积码编码器中的交错装置和方法
CA3073980A1 (en) Methods and apparatus for processing ldpc coded data
WO2000064058A1 (fr) Codeur et decodeur
US20040117715A1 (en) Method and apparatus for controlling turbo decoder input
CN1165143C (zh) 在通信系统中生成编码
CN1768482A (zh) 无线电发送设备、无线电接收设备和无线电发送方法
CN101814923A (zh) 一种喷泉码解码方法及装置
CN1411195A (zh) 交错器模式修改
CN104660319A (zh) 一种干扰消除方法及装置
JP2001197044A (ja) 伝送誤り制御方法
CN102148665A (zh) 一种lt码的译码方法

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090114

Termination date: 20160301