CN1343007A - 半导体装置及其制造方法,电路基板及电子设备 - Google Patents

半导体装置及其制造方法,电路基板及电子设备 Download PDF

Info

Publication number
CN1343007A
CN1343007A CN01132638A CN01132638A CN1343007A CN 1343007 A CN1343007 A CN 1343007A CN 01132638 A CN01132638 A CN 01132638A CN 01132638 A CN01132638 A CN 01132638A CN 1343007 A CN1343007 A CN 1343007A
Authority
CN
China
Prior art keywords
terminal
aforementioned
semiconductor chip
base plate
aforesaid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01132638A
Other languages
English (en)
Other versions
CN1199268C (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1343007A publication Critical patent/CN1343007A/zh
Application granted granted Critical
Publication of CN1199268C publication Critical patent/CN1199268C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

一种在叠层构造的半导体装置内,提高向电路基板安装成品率的半导体装置及其制造方法,电路基板和电子设备。半导体装置包含多只半导体芯片,其中之一装载各自的半导体芯片10、作成比半导体芯片10还大外形的多块基板20。叠层配置各自的基板20。在一对基板20,连接在比装载半导体芯片10的区域还外侧的区域上设置的第1端子40、41,电连接上下半导体芯片10。在最下层基板20上,在比第1端子41还内侧的区域上设置电连接其中之一的半导体芯片的第2端子5。配置相邻间的第2端子50的间距,以便比相邻的第1端子41间的间距更宽。

Description

半导体装置及其制造方法，电路 基板及电子设备
技术领域
本步及半导体装置及其制造方法、电路基板及电子供设备。
背景技术
众所周知，伴随电子设备小型化，把装载半导体芯片的多个基板(插件)层叠、高密度嵌入的叠层构造的半导体装置。据此，可以有效利用安装半导体装置的电路基板(主插件板)面积、制造小型化且高密度的电子设备。
例如，在特开平8-236694号公报，在叠层构造的半导体装置，用于连接上下半导体芯片的连接端子避开配置在中央部的半导体芯片设置在基板端部。而且，电路基板和叠层构造的半导体装置与连接上下半导体芯片的形态同样，通过在基板端部设置的连接端子电连接。
然而，根据与该半导体装置的电路基板的连接形态，由于半导体装置的连接端子对电路基板的间距细微，所以不得不使用具有微细配线的高价电路基板。此外，据此，因为很难使半导体装置在电路基板上定位，所以往往在安装半导体器时的成品率低下。
由于配置在基板端部的连接端子在半导体芯片外侧形成，一旦连接端子的间距增大，则其弊害是电路基板上的半导体装置占有面积变大。
发明内容
本发明是为解决上述问题的，其目的是在叠层构造的半导体装置上提供提高向电路基板安装成品率的半导体装置及其制造方法，电路基板及电子设备。
(1)本发明的半导体装置包含多只半导体芯片和各自的前述半导体芯片装载在其中之一上、构成比前述半导体芯片更大外形的多块基板，
把各自的前述基板叠层配置，
叠层构成的一对前述基板使设置在比装载在前述基板上的前述半导体芯片的区域更外侧的区域上的第1端子间相互连接、电连接上下半导体芯片。
在最下层的前述基板上，在比前述第1端子更内侧的区域上设置电连接其中之一的半导体芯片的第2端子，
配置相邻的前述第2端子间的间距，以便比相邻的前述第1端子间的间距更宽。
根据本发明，最下层基板上相邻间的第2端子的间距比相邻间的第1端子的间距还宽。因此，例如可以容易使半导体装置在电路基板上定位。从而，可以提高半导体装置安装时的成品率。此外，因为不必要在电路基板上形成微细的配线，所以可以使用低价的电路基板。
通过形成第2端子，可以用小间距形成用于连接上下半导体芯片的第1端子。由于第1端子在半导体芯片外侧的区域上形成，因此可以减小半导体装置的平面面积。
(2)在该半导体装置上，在前述基板的端部上，沿着前述半导体芯片的边排列设置前述第1端子。
也可以在包含装载前述半导体芯片区域的区域上形成前述第2端子。
据此因为第1端子沿着半导体芯片边排列形成，所以与半导体芯片大体同样制造基板外形尺寸。一方面，因为第2端子在包含基板的半导体芯片的内侧的区域上形成，所以可以在二维扩展的区域上以大的形状形成。
(3)在该半导体装置上，前述第1端子包含从前述基板面突出形成的突出部，
通过前述第1端子的前述突出部也可以电连接上下的前述半导体芯片。
据此，通过第1端子可以容易地电连接上下半导体芯片。
(4)在该半导体装置上，在前述基板上形成多个第1贯通孔，
前述第1端子的前述突起部经前述第1贯通孔也可以从前述基板面突出。
据此，即使配线图形在基板一方的面上形成时也可以向另一方的面突出第1端子的突出部。
(5)在该半导体装置上，在前述基板上形成配线图形
前述第1端子是前述配线图形的一部分，
前述第1端子的前述突起部在背离前述基板面的方向上，前述配线图形的一部分也可以通过弯曲形成。
据此，第1端子是配线图形的一部分，第1端子的突起部通过配线图形的弯曲部形成。从而可减少半导体装置的部件数，提供低价的半导体装置。
(6)在该半导体装置上，在前述基板上形成配线图形，
前述第1端子的前述突起部也可以是设置的凸缘，以便在前述配线图形上电连接。
(7)在该半导体装置上，前述第2端子也包含外部端子，它对向在最下层的前述基板上的其它前述基板的面相反的面突出形成。
(8)在该半导体装置上，在最下层的前述基板上形成多个第2贯通孔，
前述第2端子的前述外部端子，经前述第2贯通孔，也可以对向其它前述基板面的相反面突出。
(9)在该半导体装置上，前述第2端子的前述外部端子也可以是设置成在前述的图形上电连接。
(10)在该半导体装置上，前述第2端子也可以是前述配线图形的一部分。
(11)在该半导体装置上，前述第2端子的前述外部端子也可以通过对前述配线图形的一部分弯曲，在向其它前述基板面的相反面背离方向上形成。
据此，可以提供减少半导体装置的部件数、提供低价的半导体装置。
(12)本发明的电路基板装载上述半导体器，通过前述第2端子电连接。
(13)本发明的电子设备具有上述半导体装置。
(14)本发明的半导体装置的制造方法，包含以下工序，
具有半导体芯片，叠层配置构成比前述半导体芯片还大外形的多块基板，通过设置在各处的前述基板上的前述半导体芯片更外侧的区域上的第1端子间，电连接上下的前述半导体芯片的工序
最下层的前述基板电连接其中之一半导体芯片，在比前述第1端子还内侧的区域上，具有比相邻间的前述第1端子的间距更宽的间距形成的第2端子，
根据本发明可制造在电路基板上能容易安装的叠层构造的半导体装置。
附图的简单说明
图1是示出应用本发明的第1实施形态的半导体装置的图。
图2是示出应用本发明的第1实施形态的半导体装置的图。
图3是示出应用本发明的第1实施形态的变形例的半导体装置的图。
图4是示出应用本发明的第2实施形态的半导体装置的图。
图5是示出安装应用本发明的实施形态的半导体装置的电路基板的图。
图6是示出具有应用本发明的实施形态的半导体装置的电子设备的图。
图7是示出具有应用本发明的实施形态的半导体装置的电子设备的图。
发明的具体实施方式
以下参照附图说明本发明适合的实施形态。但是本发明不限于以下的实施形态。
(第1实施形态)
图1～图3是示出本发实施形态的半导体装置的图。图1是半导体装置的剖面图，图2是最下层基板20的平面图。图3是本实施形态的变形例的半导体装置的剖面图。
图1所示的半导体装置1包含多只半导体芯片10和多块基板20。各半导体芯片10装载在其中之一基板20上。半导体装置1，通过叠层各自的基板20，电连接上下层半导体芯片10形成。这种半导体装置1可以称为叠层构造的半导体装置。
半导体芯片10的外形多作成矩形。半导体芯片10具有多个电极12。电极12成为在半导体芯片10上形成的集成电路的电极。电极12也可以在具有形成半导体芯片10的集成电路区域的面上形成。电极12多用在配线图形上用的金属形成，如用铝、铝系合金或铜等形成。电极12也可以如图1所示在半导体芯片10的端部上形成，或在中央部形成。电极12在半导体芯片10的端部上排列时，也可以在对置的2边或4边排列形成。也可以在半导体芯片10上在具有电极12的面上形成未图示的绝缘膜(钝化膜)。
如图1所示，在电极12上也可以形成凸起14。如图所示，半导体芯片10在基板20上倒装焊接时，最好形成凸起14。凸起14也可以用镍或镀金镍，焊锡或金属等作成球状。作为金属的防扩散层也可以附加镍、铬、钛等。
基板20也可以由有机系或无机系的材料形成，也可以是其复合构造构成。作为有机系的基板，可以列举由聚酰亚胺树脂构成的挠性基板。作为无机系基板可列举陶瓷基板或玻璃基板。此外，作为由这些复合构造形成的基板，可列举玻璃环氧基板。基板20的厚度多由这些材质决定。作为基板20也可以用多层基板或组合型基板。
如图1所示，基板20作成比半导体芯片10还大的外形。详言之，基板20从装载的半导体芯片10的外形至少在一部分露出。半导体芯片10作成矩形时，基板20也可以作成比半导体芯片10的外形还大的矩形。
如图1所示，半导体芯片10也可以装载在基板20一方的面上。或半导体芯片10也可以各自装载在基板20的两方的面上。
在图1所示的例中，一块基板20上装载1只半导体芯片。与此不同，在一块基板20上可以装载2只以上的半导体芯片10。这时，多只半导体芯片10也可以在平面上排列配置或各自叠层配置。在多只半导体芯片10平面排列时，基板20作成从装载多只半导体芯片10的区域露出的外形。
在基板20上形成配线图形30。在本实施形态，配线图形30在基板20的一方的面上形成。如图1所示，作为基本20一方的面，配线图形30也可以在装载基板20的半导体芯片10的面上形成。
图2是形成最下层的基板20的配线图形30面的平面图。配线图形30包含按预定形状迂回的多条配线。换言之，通过在基板20上多条配线按预定形状形成，在基板20的面上形成配线图形30。配线30用例如铜等导电材料形成。配线30也可以通过光刻法、溅射法或电镀处理等形成。配线图形30也可以如第2实施例所示在基板20的两面上形成。
配线图形30还包含多个电连接部32。如图2所示，电连接部32也可以比在电连接部32上连接的配线部分的面积更宽。电连接部32也可以是凸缘。
电连接部32与半导体芯片10的电极12电连接。如图1所示，半导体芯片1也可以对具有电极12的面对置，装载在基板20上。即，半导体芯片10也可以倒装焊接。这时，电连接部32在基板20上的半导体芯片10的内侧区域上形成。此外，这时电极12和电连接部32也可以经凸起14连接。电极12(凸起14)和电连接部32的接合形态有各向异性材料产生的接合、金属接合、通过导电膏或绝缘树脂的收缩力产生的接合等，也可以用其中一形态。如图1所示，在半导体芯片10和基板20之间最好存在任何的树脂70。据此，可以提高半导体芯片10和基板20的安装可靠性。也可以不依靠图1所示的突起，通过第1贯通孔22，也可以用焊接或引线接合法等电连接手段连接上下基板20的配线图形30间。
或者，半导体芯片10也可以对电极12相反面对置，装载在基板20上。这时电极12和电连接部32也可以通过线进行电连接。这时，电连接部32可以在基板20的半导体芯片10的外侧区域上形成。
或者，正如作为TAB(带自动连接)方式众知，也可以应用从具有比半导体芯片10还大的器件孔的基板20向器件孔内部突出的指形引线和半导体芯片10的电极12或凸起14接合的形态。
这些半导体芯片的接合构造也可以在后述的全部实施形态中可以应用。
如图1所示，在基板20上，在比半导体芯片10还外侧的区域上设置多个第1端子40。叠层的一对基板20连接各第1端子40间，电连接上下半导体芯片10。详言之，配置多块基板20，以便在其中之一基板20上形成的各自的第1端子40，与其它基板20的其中之一第1端子40平面重叠。
如图1所示，第1端子40也可以在基板20的端部形成。第1端子40也可以在基板20的端部沿着半导体芯片10的边排列形成。据此，可以把基板20的外形作成与半导体芯片10大体相同大小。此外，第1端子40也可以1列或2列排列形成，或者也可以交错状排列形成。如图1所示，第1端子40也可以在比电连接部32还外侧的基板20外侧形成。或者在电连接部32在半导体芯片10的外侧区域上形成时，第1端子40也可以在比电连接部32还内侧的基板20内侧形成。
在图1所示的例，第1端子40包含从基板20面突出形成的突起部。第1端子40的突起部以超过基板20上的半导体芯片10的高度形成。据此，第1端子40可以通过突起部的前端部与其它第1端子40电连接。第1端子40的突起部和其它第1端子40电连接的形态也可用电极12(凸起14)和配线图形30的接合形态。
如图1所示，第1端子40的突起部也可以经基板20上形成的第1贯通孔从基板20面突出。这时，第1端子40也可以经第1贯通孔22从对基板20的半导体芯片10相反面突出。换言之，第1端子40的突起部也可以从位于第1贯通孔22内侧的基端部通过第1贯通孔对基板20的半导体芯片10的相反面突出前端部。据此，即使配线30在基板20的一方的面上形成时也可以谋求从基板20的两侧电连接。
如图1所示的例，第1端子40的突起部的配线30的一部分通过在背离基板20面的方向弯曲形成。即，第1端子40的突起部也可以是配线图形30的弯曲部42。
如图1所示的例，在作成一对的上下基板，上侧基板20的配线图形30的一部(第1端子40)弯曲，在下侧基板20的配线图形30的一部(第1端子40)上连接。例如，弯曲部42在上侧基板20与向下侧的面相反面上形成的配线图形30的一部也可以弯曲伸入第1贯通孔22的内侧，从向下侧的面突出形成。这样的形态也可以通过把未图示的凸型从在上侧基板20、向下侧的面相反面向第1贯通孔22内侧挤压形成。据此，减少半导体装置的部件数，可提供低价的半导体装置。
也可以在弯曲部42的内部设置充填导电材料44。导电材料44也可以是导电膏、焊膏或电镀等。
作为第1端子40的突起部，在应用配线图形30的弯曲部42时，如图1所示，弯曲部42的凸部46侧也可以连接在其它基板20的弯曲部42的凹部48侧。弯曲部42的凸部46也可以伸入其它基板20的弯曲部42的凹部48。这时第1端子42间在第1贯通孔22的内侧接合。或者，如图1所示，如果在弯曲部42的凹部48上充填导电材料44，则弯曲部的凸部46通过导电材料也可以不伸入其它弯曲部的凹部48而接合。这时，第1端子40也可以在第1贯通孔22的外侧接合。在后者的情况下，可以不浪费弯曲部42的高度，电连接上下半导体芯片10。
与上述不同，第1端子40的突起部也可以是设置在配线图形30上的凸起(未图示)。突起也可以经第1贯通孔22在基板20的半导体芯片10的相反侧突出。换言之，突起的基端部配置在第1贯通孔22的内侧，凸起的前端部从基板20的半导体芯片10的相反面突出。凸起由金属焊料等其它材料形成。
如图1例所示，在最下层基板20的第1端子41也可以是配线图形30的一部(凸缘)。即，如果通过设置在其中之一基板上的第1端子40的突起部电连接上下半导体芯片10，则其中一块或多块基板20(例如最下层的基板20)的第1端子41也可以不以突起形状形成。第1端子41的其它构成与第1端子40同样。
如图1及图2所示，在多块基板20中，最下层的基板20上，比第1端子41更内侧区域设置多只第2端子50。1只第2端子50与其中之一的第1端子41电连接。总之，一电连接部32从那里延长配线形成，电连接其中之一的第1及第2端子41，50。
配置多只第2端子50以便在相邻间的间距比第1端子41还宽。即：多只第2端子50对多只第1端子41进行间距变换。据此，通过把第2端子50作为与其它构件的连接部使用，可以通过用较宽的间距把半导体装置在其它构件上电连接。例如，通过第2端子50，容易使半导体装置在电路基板上定位。由此可以提高半导体装置安装时的成品率。此外，因为没有必要在电路基板2上形成微细的配线，所以可以使用低价的电路基板。
通过形成这样的第2端子50，可以用小间距形成用于连接上下半导体芯片10的第1端子41(40)。由于第1端子41(40)在半导体芯片10的外侧区域上形成，由此，可以减小半导体装置的平面面积。
如图1所示，通过把多只半导体芯片作成在1只半导体装置上，尤其是在多只半导体芯片10具有相同的电路构造时，对各半导体芯片，可以谋求与同一电极电连接。例如，在多只半导体芯片10是存储器时，把1只半导体芯片10的第2端子50作为地址端或数据端，容易共有化。详言之，可以从1只半导体芯片10的第2端子50对各自的半导体芯片10的相同地址的存储器单元读出或写入信息。
如图1所示的例，在最下层的基板20上，只向其它基板20的面装载半导体芯片10。由此可以在比第1端子41还内侧的基板20的内侧形成第2端子50。尤其是可以在基板20的半导体芯片10的内侧区域形成第2端子50。从而抑制半导体装置的平面面积，可以在基板20的二维扩展的区域以宽间距形成第2端子50。多只第2端子50也可以如图2所示以矩阵状多行多列排列配置，或交错状配置。
如图1所示，第2端子50也可以包含从对向最下层基板20的其它基板20相反面突出的外部端子。
第2端子50的外部端子也可以经在基板20上形成的第2贯通孔24，从基板20的面突出。例如，第2端子50的外部端子，经第2贯通孔24，也可以从对形成基板20的配线图形30一侧相反的面突出。多个第2贯通孔24最好在与基板20的配线图形30重叠部分上形成。
如图1所示的例，第2端子50的外部端子，通过配线图形30的一部分弯曲形成。详言之，第2端子50的外部端子是在背离向最下层的基板20的其它基板20的面相反面方向上通过弯曲配线图形30形成的、配线图形30的弯曲部52。弯曲部52也可以与第1端子40的弯曲部42同一形状。例如，如图所示，弯曲部52也可以通过配线图形30的一部分向第1贯通孔22的内侧弯曲伸入，从对最下层基板20的配线图形30相反面背离方向上突出形成。这样的形态也可以通过把未图示的凸模从基板20一方的面向第2贯通孔24的内侧挤压形成。据此，可以减少半导体装置的部件数，提供低价的半导体装置。也可以在弯曲部52的内部上设置充填导电材料。导电材料54也可以是导电膏、焊膏或电镀等。
根据本实施形态，最下层的第2端子50在相邻间的间距比第1端子41(4)还宽。由此，可以容易使半导体装置在电路基板上定位。从而，可以提高半导体装置安装时的成品率。此外，因为没有必要在电路基板上形成微细的配线，所以可以使用低价的电路基板。
通过形成第2端子50，可以以小间距形成用于连接上下半导体芯片10的第1端子40(41)。由于第1端子40(41)在半导体芯片10的外侧区域上形成，由此，可以减小半导体装置的平面面积。
本实施形态的半导体装置的制造方法包含以下工序，即：对具有上述半导体芯片10的多块基板20叠层配置，通过基板20的第1端子40(41)电连接上下半导体芯片10的工序。这时在最下层的基板20上配置电连接其中之一的半导体芯片10的第2端子50。多只第2端子50在第1端子41的内侧比相邻间的第1端子41的间距还宽。由此可以制造能在电路基板上容易安装的叠层构造的半导体装置。
(变形例)
图3是示出本实施形态变形例的半导体装置的图。图3所示的半导体装置2在第1及第2端子140、150的形态上与上述不同。
在图3所示的例，在作成一对的上下基板20，使下侧基板20的配线图形30的一部分(第1端子140)弯曲，连接在上侧基板20的配线图形30(第1端子140)上。这时，例如，其中之一的基板20的弯曲部142也可以向该基板20的第1贯通孔22相反方向突出。这时，弯曲部142也可以在其它基板20的第1贯通孔22的内侧弯曲伸入。这样的弯曲部142可以通过把未图示的凸模从第1贯通孔22的内侧向外侧挤压形成。据此，可以减少半导体装置的部件数，提供低价的半导体装置。
也可以在弯曲部142内部设置充填导电材料144。导电材料144也可以是导电膏、焊膏或电镀。
在图3的例，弯曲部142的凸部146连接在从其它基板20的配线图形30的第1贯通孔22露出的部分上。弯曲部142的凸部146也可以伸入到其它基板20的弯曲部142的凹部148内。这时，两者的弯曲部142在第1贯通孔22的外侧接合。或者，通过导电材料144在凹部148内充填，一方的弯曲部142的凸部146也可以未伸入另一方弯曲部142的凹部148而接合。这时，也可以设置导电材料144一直达到第1贯通孔22的内侧。在设置导电材料144时，可以不浪费弯曲部的高度，电连接上下半导体芯片10。
如图3的例所示，最上层的基板20的第1端子141也可以是配线图形30的一部分(凸缘)。第1端子141的其它构成也可以与第1端子140相同。
使配线图形30弯曲，连接第1端子40(140)间的状态不限于这些，也可以应用众知的形态。
如图3所示，第2端子150的外部端子也可以是在配线图形30上设置的凸起(未图示)。凸起也可以设置在配线图形30的凸缘上。凸起经第1贯通孔22，也可以向基板20的半导体芯片10相反侧突出。换言之，凸起的基端部配置在第2贯通孔24的内侧，凸起的前端部从基板20的半导体芯片10的相反面突出。凸起由金属、焊料等导电材料形成。
或者，第2端子150也可以是用于设置外部端子的凸缘。即不积极地形成外部端子，例如在向电路基板安装时利用在电路基板侧涂布的焊膏，也可以用其溶融时的表面张力最终形成外部端子。该半导体装置是所谓的地栅阵列型半导体装置。这些形态如后所述也可以在基板20的两面形成配线图形30时应用。
即使在本变形例也可以获得与上述相同的效果。
(第2实施形态)
图4是本实施形态的半导体装置的剖面图。在本实施形态，在基板20上形成的配线图形230的形态与上述例不同。配线图形230包含多条配线和电连接部232。
如图4所示，配线图形230在基板20的两面形成。如图所示，也可以通过基板20的多只通孔形成两面电连接的配线图形230。通孔如图所示，也可以通过配线图形230的材料埋没。或者通孔与在中央部形成贯通孔的同时也可以在作为周边部的内壁面上上下电导通。配线图形230也可以通过在通孔内设置与基板上的配线不同的导电材料形成。
如图4所示，配线图形230在对半导体芯片10相反面上，也可以只在设置第1及第2的端子240、250的位置上形成。或者，在其它位置设置通孔，对基板20的半导体芯片10相反面上也可以形成在第1及第2端子240、250上连接的配线。
在图4所示的例，第1端子240包含突起部。第1端子240的突起部也可以是例如凸起。凸起以超过基板20的半导体芯片10厚度的高度形成。
一方面，第2端子250也可以是配线图形230的一部分。第2端子250也可以是配线图形230的凸缘。
即使在本实施形态也可以获得与上述同样的效果。
在上述的全部实施形态，示出第2端子50，150，250在基板20的半导体芯片10的装载区域内配置的例子，而本发明并不限于此，例如第2端子也可以配置在基板20的半导体芯片10的装载区域的外侧。在第2端子在半导体芯片10的装载区域的外侧形成时，根据基板20的强度，用增强板等增强配置第2端子的区域，也可以确保多个第2端子的平坦性。据此可以容易连接多只端子。
图5示出安装上述实施形态的半导体装置3的电路基板1000。通常在电路基板1000上用例如玻璃环氧基板等的有机系基板。在电路基板1000上形成例如由铜等构成的配线图形1100，以便形成所希望的电路，电连接这些配线图形1100和半导体装置3的第2端子250。也可以经焊料等导电材料260谋求两者的接合。
而且，作为具有应用本发明的半导体装置的电子设备，在图6示出笔记本型个人计算机1200，图7示出便携电路1300。

Claims (14)

1.一种半导体装置，其特征为，包含多只半导体芯片和其中之一装载各个前述的半导体芯片，作成比前述半导体芯片还大的外形的多块基板，
对各个前述基板叠层配置，
叠层构成的一对前述基板，连接在比装载前述基板的前述半导体芯片的区域更外侧的区域上设置的第1端子间，电连接上下的半导体芯片，
在最下层的前述基板，在比前述第1端子还内侧的区域，设置电连接其中之一的半导体芯片的第2端子，
配置相邻间的前述第2端子的间距，以便比相邻间的前述第1端子的间距还宽。
2.根据权利要求1所述的半导体装置，其特征为，
前述第1端子在前述基板的端部沿着前述半导体芯片的边排列设置，
前述第2端子在包含装载半导体芯片的区域上形成。
3.根据权利要求1所述的半导体装置，其特征为，
前述第1端子包含从前述基板面突出形成的突出部，
通过前述第1端子的前述突出部，电连接上下前述半导体芯片。
4.根据权利要求3所述的半导体装置，其特征为，
在前述基板上，形成多个第1贯通孔，
前述第1端子的前述突起部经前述第1贯通孔从前述基板面突出。
5.根据权利要求3或4所述的半导体装置，其特征为，
在前述基板上，形成配线图形，
前述第1端子是前述配线图形的一部分，
前述第1端子的前述突起部分，在背离前述基板面方向前述配线图形一部弯曲形成。
6.根据权利要求3或4所述的半导体装置，其特征为，
在前述基板上形成配线图形，
设置前述第1端子的前述突起部，以便与前线配线图形电连接。
7.根据权利要求5所述的半导体装置，其特征为，
前述第2端子包含从向最下层的前述基板上的其它前述基板的相反面突出的外部端子。
8.根据权利要求7所述的半导体装置，其特征为，
在最下层的前述基板上形成多个第2贯通孔，
前述第2端子的前述外部端子，经前述第2贯通孔，从向其它前述基板面的相反面突出。
9.根据权利要求7所述的半导体装置，其特征为，
设置前述第2端子的前述外部端子，以便与前述配线图形电连接。
10.根据权利要求7所述的半导体装置，其特征为，
前述第2端子是前述配线图形的一部分。
11.根据权利要求10所述的半导体装置，其特征为，
前述第2端子的前述外部端子在向其它前述基板面的相反面背离方向上前述配线图形的一部分弯曲形成。
12.一种电路基板，其特征为，包含多只半导体芯片，和其中之一装载各自的前述半导体芯片、作成比前述半导体芯片还大外形的多块基板，
对各自的前述基板叠层配置，
叠层构成的一对前述基板在比装载前述基板的前述半导体芯片区域还外侧区域上设置的第1端子间连接，电连接上下半导体芯片，
在最下层的前述基板上，在比前述第1端子还内侧的区域，设置电连接其中之一半导体芯片的第2端子，
装载半导体装置，配置相邻间的前述第2端子间距，比相邻间的第1端子间距还宽，通过前述第2端子电连接构成。
13.一种电子设备，其特征为，包含多个半导体芯片和多块基板，其中之一装载各自的前述半导体芯片，作成比前述半导体芯片还大的外形，
叠层配置各自的前述基板，
叠层构成的一对前述基板，连接设置在比装载前述基板上的前述半导体芯片的区域更外侧的区域的第1端子间，电连接上下半导体芯片，
在最下层的前述基板上，在比前述第1端子更内侧区域上设置对其中之一的半导体芯片电连接的第2端子，
具有半导体装置，其配置相邻间的前述第2端子间距比相邻间的前述第1端子的间距还宽。
14.一种半导体装置的制造方法，其特征为，包含以下工序，即：具有半导体芯片，叠层配置作成比前述半导体芯片还大外形的多块基板，通过在比各自的前述基板的半导体芯片还外侧的区域上设置的第1端子间电连接上下前述半导体芯片的工序，
最下层的前述基板电连接其中之一的半导体芯片，在比前述第1端子还内侧的区域上具有以比相邻间的前述第1端子间距还宽的间距形成的第2端子。
CNB011326387A 2000-09-05 2001-09-05 半导体装置及其制造方法 Expired - Fee Related CN1199268C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000269101A JP3722209B2 (ja) 2000-09-05 2000-09-05 半導体装置
JP269101/2000 2000-09-05
JP269101/00 2000-09-05

Publications (2)

Publication Number Publication Date
CN1343007A true CN1343007A (zh) 2002-04-03
CN1199268C CN1199268C (zh) 2005-04-27

Family

ID=18755771

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011326387A Expired - Fee Related CN1199268C (zh) 2000-09-05 2001-09-05 半导体装置及其制造方法

Country Status (5)

Country Link
US (3) US6483718B2 (zh)
JP (1) JP3722209B2 (zh)
KR (1) KR100556177B1 (zh)
CN (1) CN1199268C (zh)
TW (1) TW515078B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378993C (zh) * 2004-08-26 2008-04-02 财团法人工业技术研究院 一种立体堆栈式封装结构
CN100407420C (zh) * 2003-10-09 2008-07-30 精工爱普生株式会社 半导体装置及其制造方法、电路基板以及电子设备
CN100444379C (zh) * 2003-10-16 2008-12-17 尔必达存储器株式会社 层叠半导体器件及半导体芯片的控制方法
US7928591B2 (en) 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
CN101183670B (zh) * 2006-11-17 2011-06-22 日立电线株式会社 半导体装置、层叠型半导体装置以及内插器基板
CN101356644B (zh) * 2006-02-10 2013-03-13 温德克工业股份有限公司 具有可拆卸元件的电子装置

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
JP2003332380A (ja) * 2002-03-06 2003-11-21 Seiko Epson Corp 電子デバイス及びその製造方法並びに電子機器
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
US7009244B2 (en) * 2003-07-02 2006-03-07 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell with notched floating gate and graded source region
US7315000B2 (en) * 2003-07-27 2008-01-01 Sandisk Il Ltd. Electronic module with dual connectivity
DE10343255B4 (de) * 2003-09-17 2006-10-12 Infineon Technologies Ag Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7227249B1 (en) 2003-12-24 2007-06-05 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package with chips on opposite sides of lead
JP3917133B2 (ja) * 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
US7126829B1 (en) * 2004-02-09 2006-10-24 Pericom Semiconductor Corp. Adapter board for stacking Ball-Grid-Array (BGA) chips
DE102004010614B4 (de) * 2004-03-02 2006-12-14 Infineon Technologies Ag Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben
DE102004012979B4 (de) * 2004-03-16 2009-05-20 Infineon Technologies Ag Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
US7157791B1 (en) 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
US7245023B1 (en) 2004-06-11 2007-07-17 Bridge Semiconductor Corporation Semiconductor chip assembly with solder-attached ground plane
WO2006009772A2 (en) * 2004-06-18 2006-01-26 Tessera, Inc. Multi-frequency noise suppression capacitor set
DE102004036909B4 (de) 2004-07-29 2007-04-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7345885B2 (en) * 2004-12-22 2008-03-18 Hewlett-Packard Development Company, L.P. Heat spreader with multiple stacked printed circuit boards
WO2006082620A1 (ja) * 2005-01-31 2006-08-10 Spansion Llc 積層型半導体装置及び積層型半導体装置の製造方法
US7709943B2 (en) * 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
KR101204224B1 (ko) 2005-03-17 2012-11-26 파나소닉 주식회사 모듈 기판
JP4308797B2 (ja) * 2005-05-02 2009-08-05 株式会社アドバンストシステムズジャパン 半導体パッケージおよびソケット付き回路基板
DE102005037902A1 (de) * 2005-08-10 2007-02-15 Siemens Ag Detektormodul, Detektor und Computertomographiegerät
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
JP2007103750A (ja) * 2005-10-06 2007-04-19 Murata Mfg Co Ltd 回路モジュール
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP4473807B2 (ja) * 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
US20110223695A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110222253A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110222252A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110228506A1 (en) * 2006-02-10 2011-09-22 Kong-Chen Chen Electronic assembly with detachable components
US7501697B2 (en) * 2006-03-17 2009-03-10 Stats Chippac Ltd. Integrated circuit package system
SG172601A1 (en) * 2006-05-19 2011-07-28 Sumitomo Bakelite Co Semiconductor device
TW200816436A (en) * 2006-06-16 2008-04-01 Polymer Vision Ltd Varied pitch connection device and method
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
KR20080022452A (ko) * 2006-09-06 2008-03-11 삼성전자주식회사 Ｐｏｐ 패키지 및 그의 제조 방법
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7687897B2 (en) * 2006-12-28 2010-03-30 Stats Chippac Ltd. Mountable integrated circuit package-in-package system with adhesive spacing structures
US7538413B2 (en) 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
JP5086647B2 (ja) * 2007-01-17 2012-11-28 オリンパス株式会社 積層実装構造体
US7800916B2 (en) * 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
KR100871380B1 (ko) * 2007-06-18 2008-12-02 주식회사 하이닉스반도체 수동소자가 탑재된 반도체 패키지
JP2007318183A (ja) * 2007-09-03 2007-12-06 Fujitsu Ltd 積層型半導体装置
JP4588060B2 (ja) * 2007-09-19 2010-11-24 スパンション エルエルシー 半導体装置及びその製造方法
US20090112975A1 (en) * 2007-10-31 2009-04-30 Microsoft Corporation Pre-fetching in distributed computing environments
US20090140408A1 (en) * 2007-11-30 2009-06-04 Taewoo Lee Integrated circuit package-on-package system with stacking via interconnect
JP2009239261A (ja) * 2008-03-07 2009-10-15 Panasonic Corp 電子ユニット、電子装置
JP4555369B2 (ja) * 2008-08-13 2010-09-29 富士通メディアデバイス株式会社 電子部品モジュール及びその製造方法
JP2010192680A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置
US8441133B2 (en) 2009-03-31 2013-05-14 Ibiden Co., Ltd. Semiconductor device
TWI501380B (zh) * 2010-01-29 2015-09-21 Nat Chip Implementation Ct Nat Applied Res Lab 多基板晶片模組堆疊之三維系統晶片結構
US8618654B2 (en) 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US9865310B2 (en) * 2011-02-24 2018-01-09 Interconnect Systems, Inc. High density memory modules
TW201310596A (zh) * 2011-08-25 2013-03-01 Novatek Microelectronics Corp 堆疊式晶片封裝及其製造方法
US9204548B2 (en) * 2012-03-14 2015-12-01 Cisco Technology, Inc Electronic devices mounted on multiple substrates
US9892991B2 (en) * 2014-05-29 2018-02-13 Infineon Technologies Ag Connectable package extender for semiconductor device package
US10600712B2 (en) 2017-02-20 2020-03-24 Shindengen Electric Manufacturing Co., Ltd. Electronic device
US11088114B2 (en) * 2019-11-01 2021-08-10 Micron Technology, Inc. High density pillar interconnect conversion with stack to substrate connection

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129366A (ja) 1991-11-08 1993-05-25 Fujitsu Ltd 集積回路用ｔａｂ実装構造
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH05259306A (ja) 1992-03-12 1993-10-08 Fujitsu Ltd 半導体装置
US5376226A (en) * 1993-01-28 1994-12-27 Trw Inc. Method of making connector for integrated circuit chips
JPH07106509A (ja) 1993-09-29 1995-04-21 Nitto Denko Corp 多層構造半導体装置
US5613033A (en) * 1995-01-18 1997-03-18 Dell Usa, Lp Laminated module for stacking integrated circuits
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JPH0922929A (ja) 1995-07-04 1997-01-21 Ricoh Co Ltd Ｂｇａパッケージ半導体素子及びその検査方法
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
JP3527015B2 (ja) 1996-06-10 2004-05-17 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH10135267A (ja) 1996-10-30 1998-05-22 Oki Electric Ind Co Ltd 実装基板の構造及びその製造方法
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
US6297960B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6093029A (en) * 1998-09-08 2000-07-25 S3 Incorporated Vertically stackable integrated circuit
JP2000243861A (ja) 1999-02-22 2000-09-08 Ngk Spark Plug Co Ltd セラミック容器及びその製造方法
DE19930308B4 (de) * 1999-07-01 2006-01-12 Infineon Technologies Ag Multichipmodul mit Silicium-Trägersubstrat
JP3776637B2 (ja) 1999-09-13 2006-05-17 株式会社東芝 半導体装置
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100407420C (zh) * 2003-10-09 2008-07-30 精工爱普生株式会社 半导体装置及其制造方法、电路基板以及电子设备
CN100444379C (zh) * 2003-10-16 2008-12-17 尔必达存储器株式会社 层叠半导体器件及半导体芯片的控制方法
CN100378993C (zh) * 2004-08-26 2008-04-02 财团法人工业技术研究院 一种立体堆栈式封装结构
US8344376B2 (en) 2005-02-11 2013-01-01 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
US7928591B2 (en) 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
US8350393B2 (en) 2005-02-11 2013-01-08 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
US8530248B2 (en) 2005-02-11 2013-09-10 Wintec Industries, Inc. Method for placing a component onto a target platform by an apparatus using a probe
US8536572B2 (en) 2005-02-11 2013-09-17 Wintec Industries, Inc. Assembled multi-component electronic apparatus using alignment and reference marks
US8535955B2 (en) 2005-02-11 2013-09-17 Wintec Industries, Inc. Method for assembling a multi-component electronic apparatus
US8674523B2 (en) 2005-02-11 2014-03-18 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
US8822238B2 (en) 2005-02-11 2014-09-02 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
US9253894B2 (en) 2005-02-11 2016-02-02 Wintec Industries, Inc. Electronic assembly with detachable components
CN101356644B (zh) * 2006-02-10 2013-03-13 温德克工业股份有限公司 具有可拆卸元件的电子装置
CN101183670B (zh) * 2006-11-17 2011-06-22 日立电线株式会社 半导体装置、层叠型半导体装置以及内插器基板
CN101604681B (zh) * 2006-11-17 2012-03-14 日立电线株式会社 半导体装置、层叠型半导体装置以及内插器基板

Also Published As

Publication number Publication date
US6483718B2 (en) 2002-11-19
US7184276B2 (en) 2007-02-27
US20030020154A1 (en) 2003-01-30
US6775153B2 (en) 2004-08-10
TW515078B (en) 2002-12-21
US20020048158A1 (en) 2002-04-25
JP2002083922A (ja) 2002-03-22
CN1199268C (zh) 2005-04-27
US20040256709A1 (en) 2004-12-23
KR20020019410A (ko) 2002-03-12
KR100556177B1 (ko) 2006-03-03
JP3722209B2 (ja) 2005-11-30

Similar Documents

Publication Publication Date Title
CN1199268C (zh) 半导体装置及其制造方法
CN1266764C (zh) 半导体器件及其制造方法
CN1207785C (zh) 半导体器件、电子装置的制造方法、电子装置和携带式信息终端
CN1665027A (zh) 半导体器件
US20080055291A1 (en) Chip film package and display panel assembly having the same
CN1945817A (zh) 半导体器件及其制造方法
CN1655349A (zh) 半导体器件及其制造方法
US11694964B2 (en) Flexible circuit board and chip package including same
CN1577813A (zh) 电路模块及其制造方法
JP2002083897A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN1551712A (zh) 电子电路的连接结构及其连接方法
CN1767104A (zh) 表面安装型电容器及其制造方法
CN1658345A (zh) 固态电解电容器、传输线器件、它们的制作方法及采用它们的复合电子元件
CN101080958A (zh) 部件内置模块及其制造方法
US8951048B2 (en) Printed circuit board having terminals
US20210045229A1 (en) Flexible circuit board for all-in-one chip on film, chip package including same, and electronic device including same
CN1348605A (zh) 集成电路装置
CN1482677A (zh) 电子元件
CN1481563A (zh) 具有扩展的表面焊接区的电容器及其制造方法
CN100345290C (zh) 半导体器件
CN1134833C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1909225A (zh) 半导体装置及半导体芯片
CN1206729C (zh) 半导体装置及其制造方法、电路板和电子仪器
CN100338817C (zh) 具有微带线结构的衬底及其制作方法和具有微带线结构的半导体器件
CN1719604A (zh) 用于安装半导体的布线衬底及其制造方法和半导体组件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427

Termination date: 20170905