CN1356288A - 用于陶瓷电子部件的玻璃－陶瓷组合物,陶瓷电子部件,和制造多层陶瓷电子部件的方法 - Google Patents

用于陶瓷电子部件的玻璃－陶瓷组合物,陶瓷电子部件,和制造多层陶瓷电子部件的方法 Download PDF

Info

Publication number
CN1356288A
CN1356288A CN01142923A CN01142923A CN1356288A CN 1356288 A CN1356288 A CN 1356288A CN 01142923 A CN01142923 A CN 01142923A CN 01142923 A CN01142923 A CN 01142923A CN 1356288 A CN1356288 A CN 1356288A
Authority
CN
China
Prior art keywords
ceramic
glass
powder
composition
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01142923A
Other languages
English (en)
Other versions
CN1172871C (zh
Inventor
增子贤仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1356288A publication Critical patent/CN1356288A/zh
Application granted granted Critical
Publication of CN1172871C publication Critical patent/CN1172871C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/004—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of particles or flakes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/04—Particles; Flakes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/08—Metals
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/20—Glass-ceramics matrix
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/30—Methods of making the composites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Abstract

在制造包含基体和含银的金属线路导体的陶瓷电子部件如多层陶瓷基片时,使用不仅包含硼硅酸盐玻璃粉末和陶瓷粉末,而且包含含氧化铈、铋、氧化铋、锑和氧化锑中的至少一种的添加剂粉末的组合物作为制造基体的组合物。可以防止基体变灰色和金属线路导体附近变黄色。

Description

用于陶瓷电子部件的玻璃-陶瓷组合物， 陶瓷电子部件，和制造多层陶瓷电子部件的方法
发明的背景
1.发明的领域
本发明涉及一种用于陶瓷电子部件的玻璃-陶瓷组合物(用于制造基体(substrate body)的组合物)、陶瓷电子部件和制造多层陶瓷电子部件的方法。特别是，本发明涉及一种可以在不高于约1,000℃的低温下烧结的玻璃-陶瓷组合物，由该组合物组成的陶瓷电子部件如多层陶瓷基片和厚膜混合电路部件，和制造多层陶瓷电子部件的方法。
2.相关技术的描述
多层陶瓷电子部件如多层陶瓷基片用于各种电子设备，所述电子设备例如包括移动信息终端设备和个人电脑。多层陶瓷电子部件的优点在于能使电子设备小型化并实现更高的线路密度。
多层陶瓷电子部件的内部有金属线路导体，这样，金属线路导体就会暴露在与多层陶瓷电子部件所用的陶瓷基体相同的烘烤步骤的烘烤条件下。因此，构成金属线路导体的金属材料必须经得起这种同时的烘烤。
按常规，氧化铝通常用作用于多层陶瓷电子部件的基体的材料。由于烘烤氧化铝需要高达约1,600℃的温度，所以必须使用高熔点金属如钨和钼作为同时进行烘烤的金属线路导体的金属材料。然而，由于诸如钨或钼之类的金属具有高的电阻而氧化铝具有高的介电常数，所以目前使用这种多层陶瓷电子部件的电子设备无法完全满足较高频率的需求。
因此，希望将诸如金、银、铜、银-钯、银-铂、镍或铝之类具有较低电阻的金属用于金属线路导体。然而，由于这些金属具有较低的熔点，故必须使用于基体的材料能在不高于约1,000℃的温度下烘烤。作为制造能在这样较低的温度下进行烘烤的基体所用材料的一个代表性例子，在实际应用中提供玻璃-陶瓷材料。
通常，当使用玻璃-陶瓷材料作为制造基体的材料来制造多层陶瓷电子部件如多层陶瓷基片时，通过将玻璃粉末和陶瓷粉末与有机载体一起以某一特定的比率完全混合来制备玻璃-陶瓷浆料，将该浆料按刮刀法或类似的方法进行成片过程，制得玻璃-陶瓷生片。接着，采用丝网印刷等方法在特定的玻璃-陶瓷生片上形成用作金属线路导体的导电膜和导电通孔。然后，将这些多层玻璃-陶瓷生片层合(堆叠)起来，形成生层合片，对该生层合片加压，随后烘烤，形成多层陶瓷电子部件如多层陶瓷基片。关于构成金属线路导体部件的导电膜，那些在外表面上的可以在烘烤后形成。
作为上述金属线路导体的材料，例如可以使用上述金、银、铜、银-钯、银-铂、镍、铝等。尤其是银或银合金宜用作金属线路导体的材料，因为它们的电阻率小并且可以在空气中烘烤。
关于可以在不高于约1,000℃的低温下烧结并且可以与包含低电阻的金属如银或铜的金属线路导体同时烘烤的玻璃-陶瓷组合物，在日本专利申请No.11-160642和EP申请No.00109591.8中提出了具有下述组成的玻璃-陶瓷组合物；包含5-17.5重量％B2O3，28-44重量％SiO2，0-20重量％Al2O3和36-50重量％CaO、MgO和BaO中的至少一种的硼硅酸盐玻璃粉末，以及陶瓷粉末如氧化铝粉末。
当使用这种玻璃-陶瓷组合物制造基体时，它可以具有高的机械强度和低的介电常数，因此使用这种基体可以获得性能良好并且可靠性高的陶瓷电子部件如多层陶瓷基片。而且，由于基体的热膨胀系数可以不小于6.0ppm/℃，所以其热膨胀系数能很好地与由环氧树脂等制成的印刷线路基片的热膨胀系数匹配，因而可以达到高的连接可靠性。
然而，当使用具有这种特定组成的玻璃-陶瓷组合物来制造陶瓷电子部件时，由该组合物制成的基体有时会变成灰色，而非所期望的基体原有的白色。认为这是由于从玻璃-陶瓷生片中所含的有机粘合剂中产生的碳在烘烤步骤中没有完全燃烧掉而留在基体中引起的。
另外，存在在陶瓷电子部件的金属线路导体的附近发生变成黄色或其它颜色的情况。这种现象在金属线路导体是由含银的金属制成时尤为严重，推测这是由于在烘烤步骤中银从金属线路导体向基体扩散引起的。
上述基体变灰色和在金属线路导体的附近变成黄色或其它颜色对所得陶瓷电子部件的电性能不会产生直接的影响。但是，在某些情况下，这种变色会使商品的颜色不稳定，从而降低其商业价值。
发明的概述
因此，本发明的一个目的是提供一种用于陶瓷电子部件的玻璃-陶瓷组合物，使用这种组合物制成的陶瓷电子部件，和制造多层陶瓷电子部件的方法，以便解决上述问题。
按本发明的一个方面，提供一种用于陶瓷电子部件的玻璃-陶瓷组合物，它包含硼硅酸盐玻璃粉末和陶瓷粉末，所述硼硅酸盐玻璃粉末包含约5-17.5重量％B2O3、约28-44重量％SiO2、0-约20重量％Al2O3和约36-50重量％MO，其中MO为选自CaO、MgO和BaO中的至少一种，为了解决上述技术问题，本发明的特征在于该组合物还包含添加剂粉末，该添加剂粉末包含选自氧化铈、铋、氧化铋、锑和氧化锑中的至少一种。
以硼硅酸盐玻璃粉末和陶瓷粉末的总重量计，上述添加剂粉末的含量较好约为0.005-5重量％。更好约为0.01-1重量％。
添加剂粉末的平均粒度较好约为0.1-20μm。
硼硅酸盐玻璃粉末与陶瓷粉末的重量比较好约为40∶60-49∶51。
陶瓷粉末较好包含氧化铝粉末。
按本发明的另一个方面，提供一种陶瓷电子部件，它包含从上述玻璃-陶瓷组合物模制随后烘烤而得的基体，和与基体相结合(例如在基体上、在其里面、穿过其、在其之间和/或位于其上方)并与组合物同时烘烤形成的金属线路导体。
陶瓷电子部件可以是多层陶瓷电子部件，其中基体具有层压结构。
另外，用于陶瓷电子部件的基体的热膨胀系数较好为不小于约6.0ppm/℃。
当金属线路导体包含银时，本发明是特别有利的。
按本发明的再一个方面，还提供一种制造多层陶瓷电子部件的方法。按本发明制造多层陶瓷电子部件的方法的特征在于它包括将有机载体(organicvehicle)加到上述玻璃-陶瓷组合物中制备玻璃-陶瓷浆料的步骤，制备含金属粉末的导电糊料的步骤，制备生层压片的步骤，所述生层压片包含使用玻璃-陶瓷浆料制成并层压的多层玻璃-陶瓷生层(green layer)和将导电糊料施涂到玻璃-陶瓷生层的特定层上制得的金属线路导体，和烘烤生层压片的步骤。
在此方法中可以应用一种所谓的无收缩过程，其中实际上能防止在烘烤步骤中发生的在玻璃-陶瓷生层主表面方向上的收缩。在这种情况下，制造方法包括一步制备含无机材料粉末的无机材料浆料的附加步骤，所述无机材料粉末在烧结玻璃-陶瓷组合物的温度下是不烧结的，制备生层压片的步骤包括形成含无机材料浆料的制约层(constraint layer)的步骤，使该层与玻璃-陶瓷生层的特定层的主表面接触，烘烤生层压片的步骤在使组合物烧结但不使无机材料粉末烧结的温度下进行。
当将上述无收缩过程应用到制造多层陶瓷电子部件的方法中时，较好是形成制约层，在制备生层压片的步骤中使它位于玻璃-陶瓷生层压层的层压方向的两端，而后在烘烤生层压片的步骤后去除制约层。
本发明的其它目的、特征和优点将从下述参考所附附图的较好实例的描述中体现出来。
附图的简要说明
图1是说明作为按本发明一个实例的陶瓷电子部件一个例子的多层陶瓷基片1的横截面图；
图2是说明用来制成图1所示多层陶瓷基片1的生层压片13的横截面图；和
图3是说明用来制成图1所示多层陶瓷基片1的生层压片13在烘烤步骤时的状态的横截面图，以说明本发明的另一个实例。
较好实例的描述
图1是说明作为按本发明一个实例的多层陶瓷电子部件一个例子的多层陶瓷基片1的横截面图。
多层陶瓷基片1含有将具有下述特定组成的玻璃-陶瓷组合物模制、随后烘烤而得的基体2，和与基体2相结合并与组合物同时烘烤形成的金属线路导体3。
基体2具有由多层玻璃-陶瓷层4组成的层压结构。作为金属线路导体3的部分，沿玻璃-陶瓷层4之间的特定界面形成某些内导电膜5。同样也作为金属线路导体3的部分，穿过玻璃-陶瓷层4的特定层形成某些导电通孔6。同样也作为金属线路导体3的部分，在基体2的外表面上形成某些外导电膜7。
在基体2的内部，内导电膜5用作线路图如条状线，也可用作无源元件如电感器和电容器。导电通孔6用作玻璃-陶瓷层4之间的线路的电通道。外导电膜7用作垫式电极(pad electrode)，也可用作线路图。
将可表面安装的芯片组件8和可表面安装的半导体装置9安装到基体2的一个外表面上。芯片组件8直接焊接到外导电膜7的特定部件上，而半导体装置9通过连接导线10电连接到外导电膜7的特定部件上。在基体2的另一个主表面上形成厚膜电阻器11和12，它们分别电连接到外导电膜7的特定部件上。
这种多层陶瓷基片1例如可用下述方法制造。
首先，将包含溶剂、增塑剂和有机粘合剂的有机载体加到下述玻璃-陶瓷组合物中，随后混合，制得玻璃-陶瓷浆料。
还制备用于形成包括内导电膜5、导电通孔6和外导电膜7在内的金属线路导体3的导电糊料。将金属粉末与有机载体混合，使用三辊研磨机等对混合物进行分散处理，制得导电糊料。
使用电阻低的金属粉末如金、银、铜、银-钯、银-铂、镍或铝作为上述导电糊料中所含的金属粉末。当如下所述使用包含含银的金属如银本身或银合金的粉末时，本发明可以获得较佳的结果。
接下来，采用刮刀法或类似的方法对上述玻璃-陶瓷浆料进行成片处理。这样就制成了用作玻璃-陶瓷层4的玻璃-陶瓷生片。
接着，将玻璃-陶瓷生片切成特定的大小。然后，采用丝网印刷等方法将上述导电糊料施涂到特定的玻璃-陶瓷生片上，分别形成内导电膜5、导电通孔6和外导电膜7。
接着，将多块这样的玻璃-陶瓷生片层合起来并压制成图2所示的生层压片13。
在生层压片13中，通过将上述玻璃-陶瓷生片和包括内导电膜5、导电通孔6和外导电膜7在内的与玻璃-陶瓷生层14的特定层结合的金属线路导体3层合起来(堆叠)，形成玻璃-陶瓷生层14。
接着，在空气中在不高于约1,000℃，例如在约800-980℃的温度下烘烤生层压片13。这样就获得了图1所示的烧结后的基体2。
然后诸如使用电阻器糊料对基体2进行丝网印刷，再次将其烘烤成厚膜电阻器11和12。然后，在基体2的外表面上安装芯片组件8和半导体装置9，制成图1所示的多层陶瓷基片1。
应说明的是，当制备图2所示的含有层压玻璃-陶瓷生层14的生层压片13时，可以对玻璃-陶瓷浆料采用厚膜印刷法代替上述将得自玻璃-陶瓷浆料的玻璃-陶瓷生片层合起来(堆叠)的生片堆叠法，制成玻璃-陶瓷生层14。
在形成上述生层压片13中的玻璃-陶瓷生层14所用的玻璃-陶瓷浆料中所含的用于基体的玻璃-陶瓷组合物包含硼硅酸盐玻璃粉末和陶瓷粉末以及添加剂粉末，所述硼硅酸盐玻璃粉末包含约5-17.5重量％B2O3、约28-44重量％SiO2、0-约20重量％Al2O3和约36-50重量％MO，其中MO为选自CaO、MgO和BaO中的至少一种，所述添加剂粉末包含选自氧化铈、铋、氧化铋、锑和氧化锑中的至少一种。
对此应说明的是，使用包含选自氧化铈、铋、氧化铋、锑和氧化锑中的至少一种的添加剂粉末以防止基体2在烘烤后变灰色。当导体3包含银时，它也可用于防止在金属线路导体3的附近基体2变成黄色或其它颜色。
认为上述在银(Ag)的作用下基体2变成黄色或其它颜色的原因是在基体2中存在的玻璃中的银变成胶体。因此，推测如果Ag胶体接受来自铈(Ce)、锑(Sb)或铋(Bi)离子的电子再变成Ag离子，那么就可以防止基体2的变色。
这可以使用下述化学式加以说明：
1.当发生变色时，推测产生下述现象。
a.Ag胶体释放电子变成Ag离子。即：
b.Ag离子可以再次接受在Ag胶体变成Ag离子时释放的电子，再次变成Ag胶体。因此，黄色或其它颜色的变色保持不变。即：
×××××变成黄色或其它颜色
2.推测当通过包含含选自氧化铈、铋、氧化铋、锑和氧化锑中的至少一种的粉末来防止变色时，发生下述现象：
a.氧化铈、氧化铋或锑溶解到玻璃中，变成铈离子、铋离子或锑离子。即：
CeO2                     →Ce4++4e-
1/2Bi2O3                →Bi3++3e-
Sb                        →Sb3++3e-
b.在Ag胶体进行氧化反应的同时，铈离子、铋离子或锑离子发生还原反应。在此过程中，Ag胶体释放电子变成离子，这样胶体的黄色变色就消失了。在这些反应中，各铈离子、铋离子和锑离子接受从Ag胶体释放出的电子，这样就保持铈、铋和锑的电中性。即：
，或
，或
，或
关于Bi和Sb，它们首先可以变成五价离子，然后变成三价离子。即：
，或
，或
以硼硅酸盐玻璃粉末和陶瓷粉末的总重量计，上述添加剂粉末的含量较好约为0.005-5重量％。当添加剂粉末的含量小于约0.005重量％时，会发生防止上述变灰色和变成黄色或其它颜色的效果不充分的现象。另一方面，当该量超过约5重量％时，会发生基体2的密度降低并且烧结能力变差的现象，这样会产生所得多层陶瓷基片1的可靠性差如在金属线路导体3中所含的金属如Ag的迁移的问题。
以硼硅酸盐玻璃粉末和陶瓷粉末的总重量计，添加剂粉末的含量更好约为0.01-1重量％。与不含添加剂粉末的基体的相比，通过以这种方式来限制添加剂粉末的含量，在保持上述效果的同时，可以提高所得基体2的横向断裂强度。
添加剂粉末的平均粒度较好约为0.1-20μm。当平均粒度超过约20μm时，添加剂粉末在烘烤步骤中仍然为非常大的颗粒，而不与玻璃组分反应，这样会对所得基体2的机械性能和可靠性产生不利影响。另一方面，当平均粒度小于约0.1μm时，添加剂粉末的处置将变得困难，并且不适于实际应用。
玻璃-陶瓷组合物包含硼硅酸盐玻璃粉末和陶瓷粉末如上述氧化铝粉末。通过选用上述这样特定的组成，硼硅酸盐玻璃在烘烤步骤中易于结晶，因此，它用作烧结辅助剂，使组合物可以在不高于约1,000℃的低温度下进行烧结。
在这种情况下，硼硅酸盐玻璃粉末与陶瓷粉末的重量比较好约为40∶60-49∶51。通过使硼硅酸盐玻璃粉末的含量小于陶瓷粉末的含量，就可以使烧结后基体2中结晶物质的含量较高，这样就可以获得兼具高机械强度、不小于约6.0ppm/℃的高热膨胀系数和低损耗的性能。
另外，尽管在烘烤过程中在玻璃中发生的结晶会在基体2中产生应变，使基体2在烧结后发生弯曲和破裂，但当将硼硅酸盐玻璃粉末的含量值限制在上述不大于约49重量％(即小于陶瓷粉末的含量)时，在烘烤过程中由于玻璃结晶而使基体2发生弯曲和破裂就较难出现。
另一方面，硼硅酸盐玻璃粉末用作烧结辅助剂，使玻璃-陶瓷组合物可以在上述不高于约1,000℃的温度下进行烧结，这是因为在烘烤过程中其软化和粘性流动能力提高了。如上所述，硼硅酸盐玻璃粉末的含量较好不小于约40重量％，以确保作为辅助剂的功能。
而且，由于晶相如硅灰石和钙长石易于从上述软化和变成粘性流体的玻璃组分中沉淀出来，所以基体2在烧结后具有较高的机械强度和较低的损耗。
硼硅酸盐玻璃粉末由B2O3和SiO2、MO和Al2O3组成，所述B2O3和SiO2是形成玻璃网(glass network)的氧化物，所述MO是改进玻璃网的氧化物，其中MO为选自CaO、MgO和BaO中的至少一种，所述Al2O3是玻璃网中间体氧化物，它便于与改进网的氧化物一起发挥形成网的作用。这些氧化物用作烧结辅助剂，使玻璃-陶瓷组合物可以在不高于约1,000℃的温度下进行烧结。调节(各成分)比例，以便在烘烤步骤中沉淀晶相。
更具体地说，形成玻璃网的氧化物B2O3通过降低软化点来加快粘性流动能力。如上所述，选择其含量范围约为5-17.5重量％。当该含量小于约5重量％时，对于玻璃来说无法达到足够程度的软化/流动。当该含量超过约17.5重量％时，玻璃的耐水性变得不足。在如较高温度下的潮湿气氛中使用时，这可能会改变基体2的质量。而且，由于玻璃本身的Q因子下降，这样获得的多层陶瓷基片1的Q因子往往会降低。应注意的是，B2O3的含量较好约为5-10重量％。
另外，如上所述，选择另一种形成玻璃网的氧化物SiO2的含量范围约为28-44重量％。当SiO2的含量小于约28重量％时，剩余玻璃本身的介电常数变得较高，从而阻碍了基体2达到低的介电常数。另一方面，当该含量超过约44重量％时，玻璃的软化/流动能力变差，从而阻碍了玻璃-陶瓷组合物在不高于约1,000℃的温度下进行烧结。再者，由于限制了玻璃的结晶，故无法达到兼有高机械强度和低损耗的性能。基体2的热膨胀系数也会变小。应注意的是，SiO2的含量较好约为34-44重量％。
对于Al2O3的含量，选择0一约20重量％的范围。Al2O3作为玻璃网中间体氧化物，它能稳定玻璃结构。然而，当其含量超过约20重量％时，玻璃的软化/流动能力变差，使玻璃-陶瓷组合物不可能在不高于约1,000℃的温度下进行烧结，而且限制了玻璃的结晶，因而不可能达到兼有高机械强度和低损耗的性能。应注意的是，Al2O3的含量较好至少约为0.01重量％。其含量范围更好约为1-10重量％。
MO是一种改进玻璃网的氧化物，它是一种促进玻璃软化/流动能力的组分。如上所述，对于其含量，选择约36-50重量％的范围。当MO的含量小于约36重量％时，玻璃的软化/流动能力变差，所得基体2的热膨胀系数下降。另一方面，当该含量超过约50重量％时，玻璃的结构变得不稳定，难以获得一致质量的玻璃。应注意的是，MO的含量较好约为41-49重量％。另外，CaO宜作为MO，因为它能在烘烤步骤中产生Q因子高并且热膨胀系数较高的硅灰石(CaO·SiO2)。
当在制造具有上述组成的玻璃中需要进一步促进软化/流动能力时，可以加入选自Li2O、K2O和Na2O中的至少一种碱金属氧化物，每100重量份上述B2O3、SiO2、Al2O3和MO的总量，其量为不大于约5重量份。当碱金属氧化物的量超过约5重量份时，玻璃的电绝缘性能降低，从而使基体2在烧结后的绝缘电阻下降。基体2的热膨胀系数往往也下降。
每100重量份上述B2O3、SiO2、Al2O3和MO的总量，也希望加入不大于约5重量份选自TiO2、ZrO2、Cr2O3、CaF2和CuO中的至少一种化合物，以便通过进一步促进玻璃在烘烤步骤中的结晶来提高所得陶瓷基片的机械强度并降低损耗。当该化合物的含量超过约5重量份时，玻璃的介电常数增大，从而导致所得基体2在烧结后具有过高介电常数的问题。
图3是用于说明本发明另一个实例的图。它说明了用来制造图1所示多层陶瓷基片1的生层压片13在烘烤步骤时的状态。图3中与图2中所示相同的各元件用图2所用的参考数字标出，并省略相应的说明。
参考图3，形成制约层15，使它们与生层压片13中玻璃-陶瓷生层14的特定层的主表面接触。尤其是在此实例中，形成制约层15，使它们位于层压玻璃-陶瓷生层14的层压方向的两端。
为了获得图3所示的由生层压片13夹在制约层15之间组成的复合结构16，制备在烧结上述组合物的温度下不烧结的无机材料粉末如氧化铝粉末，将有机载体加到该无机材料粉末中制备无机材料浆料。然后，从这种无机材料浆料制成制约层15，在层压的方向上对整个复合结构16进行压制。
从无机材料浆料制成无机材料生片，随后在生层压片13上层压这些片，或者将无机材料浆料直接施涂到生层压片13上，可以形成制约层15。
在能使玻璃-陶瓷生层14中的玻璃-陶瓷组合物烧结但不能使制约层15中所含的无机材料粉末烧结的温度下烘烤上述复合结构16。
在烘烤步骤中，由于制约层15中所含的无机材料粉末实际上不烧结，故在制约层15中实际上不发生收缩。因此，制约层15约束着生层压片13，这样，生层压片13实际上只在厚度方向上发生收缩，而在主表面方向上的收缩受到限制。结果，烧结后在基体2中难以产生不均匀的变形。
在上述烘烤步骤后，去除制约层15。
当经使用制约层的所谓无收缩过程来制造多层陶瓷电子部件如多层陶瓷基片时，也可以沿构成所得多层陶瓷电子部件的玻璃-陶瓷层之间的界面形成制约层。在这种情况下，制约层留在产品或多层陶瓷电子部件中。在本发明中，特别好的是使用Al2O3作为制约层的材料，因为在玻璃-陶瓷组合物和在烘烤玻璃-陶瓷组合物时可以限制主表面方向上收缩的制约层中的Al2O3之间形成反应产物相，并且所进行的无收缩过程具有良好的再现性。
进行下述实施例以证实和说明本发明的效果。
实施例1
首先，将B2O3、SiO2、Al2O3和CaO以特定的比例混合在一起，在铂坩锅中熔融，然后快速淬火，制成玻璃条。然后用球磨机研磨玻璃条，获得硼硅酸盐玻璃粉末。
接着，将硼硅酸盐玻璃粉末、氧化铝粉末和平均粒度为0.1μm的氧化铈粉末按表1所列的含量混合在一起。用溶剂、有机粘合剂和增塑剂完全混合这些混合物，形成玻璃-陶瓷浆料。按刮刀法从这些玻璃-陶瓷浆料制成玻璃-陶瓷生片。
应说明的是，在表1中，“加入玻璃的量”或“加入氧化铝的量”代表以这两种物料的总量计，以重量％表示的各物料的量，“加入氧化铈的量”代表以“加入玻璃的量”和“加入氧化铝的量”的总量计，以重量％表示的该物料的量。
另一方面，将银粉末、溶剂和有机粘合剂混合，用三辊研磨机对这样形成的混合物进行分散处理，形成银糊料。
接着，采用丝网印刷法将银糊料施涂到玻璃-陶瓷生片上，形成具有特定图案的导电膜。然后，将多块这些玻璃-陶瓷生片层合起来，对其进行压制，形成生层压片。
接着，在空气中烘烤这样制成的生层压片，制得样品多层陶瓷基片。
对这样获得的多层陶瓷基片进行观察，观察其整个基体的颜色和在导电膜的附近是否出现变色。也测量基体的密度、横向断裂强度、介电常数和Q因子。另外，当在120℃时在95％RH的高温、高湿容器内施加50V电压100小时，也测量绝缘电阻。当绝缘电阻至少为1011Ω时，就认为绝缘可靠性是好的(“○”)。否则就认为是不好的(×)。
这些观察、测量和判断的结果列于表1中。
                                                     表1
   样品号 加入玻璃的量(重量％) 加入氧化铝的量(重量％)   加入氧化铈的量(重量％) 基体的颜色 在导电膜附近的变色   基体的密度(g/cm3) 横向断裂强度(MPa)   介电常数     Q因子   绝缘可靠性
    1     45     55     0 灰色     有     3.25     242     8.67     263     ○
    2     45     55     0.005 白色     无     3.25     283     8.66     265     ○
    3     45     55     0.01 白色     无     3.24     305     8.61     270     ○
    4     45     55     0.1 白色     无     3.22     313     8.59     278     ○
    5     45     55     1 白色     无     3.16     256     8.34     321     ○
    6     45     55     5 白色     无     3.02     215     8.00     305     ○
    7     45     55     10 白色     无     2.90     198     7.50     281     ×
    8     35     65     0.1 白色     无                        没有烧结
    9     40     60     0.1 白色     无     3.03     317     8.63     282     ○
    10     49     51     0.1 白色     无     3.19     312     8.55     272     ○
    11     50     50     0.1 白色     无     3.18            由于弯曲而无法评价
    12     55     45     0.1 白色     无     3.15            由于弯曲而无法评价
参看表1，在样品2-12中加入氧化铈时，整个基体都变成白色，并且在导电膜的附近没有观察到银引起的变色，即使当加入的氧化铈的量低至0.005重量％时也如此。
在样品1中未加入氧化铈，整个基体变成了灰色，并且在导电膜的附近观察到变黄色。
而且，当以硼硅酸盐玻璃粉末和陶瓷粉末的总量计，加入氧化铈的量从0.01重量％增加到1重量％时，如在样品3、4、5、9和10中所示的情况，与不含任何氧化铈粉末的样品1相比，基体的横向断裂强度有了提高。
在此应注意的是，当加入氧化铈的量超过约5重量％，如样品7所示的情况，其中该量为10重量％时，基体的密度小于3.00g/cm3。这是因为烧结能力变坏的缘故。这使绝缘可靠性变差。
当加入氧化铈的量不大于约5重量％，如样品2-6所示的情况时，基体的密度至少为3.00g/cm3。绝缘可靠性也是好的。
另外，当加入玻璃的量小于约40重量％，如样品8所示的情况，其中加入玻璃的量为35重量％时，基体是不烧结的。当加入玻璃的量超过约49重量％，如样品11和12所示的情况，其中加入玻璃的量分别为50重量％和55重量％时，基体发生弯曲。
当加入玻璃的量从约40重量％增加到49重量％，如样品2-6、9和10所示的情况时，基体充分地烧结并且没有看到弯曲。
实施例2
在本实施例2中，如表2所列，不仅改变加入氧化铈粉末的量，而且改变其平均粒度。按实施例1所述相同的步骤制备多层陶瓷基片样品，对它们进行观察，即观察基体的颜色和在导电膜附近的变色，以及评价横向断裂强度和绝缘可靠性。
应说明的是，按表1中样品4相同的方式，使各样品的“加入玻璃的量”与“加入氧化铝的量”之比为45∶55。在表2中，再次列出样品4的数据。
                                                表2
样品号 加入氧化铈的量(重量％) 氧化铈的平均粒度(μm) 基体的颜色 在导电膜附近的变色 横向断裂强度(MPa)   绝缘可靠性
    4     0.1     0.1     白色     无     313     ○
    13     0.1     20     白色     无     286     ○
    14     0.1     35     白色     无     191     ×
    15     0.01     35     灰色     有     205     ×
参看表2，当氧化铈的平均粒度为0.1-20μm，如样品4和13所述的情况时，既看不到基体变灰色，也看不到导电膜附近的变色，并且在横向断裂强度和绝缘可靠性上都获得了良好的结果。
当氧化铈的平均粒度超过约20μm，如样品14所示的情况，其中平均粒度为35μm时，在横向断裂强度和绝缘可靠性上都无法获得良好的结果。同样，当氧化铈的平均粒度超过约20μm并且加入氧化铈的量少，如样品15所示的情况，其中平均粒度为35μm并且加入氧化铈的量为0.01重量％时，不仅在横向断裂强度和绝缘可靠性上无法获得良好的结果，而且看到基体变灰色和在导电膜附近的变色。这表明氧化铈所产生的效果是不充分的。
实施例3
在本实施例3中，使用氧化铋粉末、铋粉末、氧化锑粉末或锑粉末来代替实施例1中所用的氧化铈粉末作为添加剂粉末。
首先，按实施例1所述相同的步骤制备硼硅酸盐玻璃粉末。
接着，将硼硅酸盐玻璃粉末和氧化铝粉末混合在一起，使前者的量为45重量％，后者的量为55重量％。另外，分别加入平均粒度各自为0.1μm的氧化铋粉末、铋粉末、氧化锑粉末或锑粉末，它们的含量如表3所列，其中所述含量表示成以玻璃粉末和氧化铝粉末的总量计的重量百分数。将这样制得的混合物经如实施例1所述相同的步骤，制成玻璃-陶瓷生片。
应说明的是，表1所列的样品5的数据也再次列在表3中。关于表3中所有的样品，选择添加剂粉末的量，使“每100克添加剂的摩尔数”为0.0058。
然后，按实施例1所述相同的步骤制备银糊料，制备生层压片，再制备多层陶瓷基片样品。
在这样获得的多层陶瓷基片上进行实施例1所述相同的观察、评价和判断。
结果列于表3中。
                                                  表3
样品号 添加剂粉末 添加剂粉末的含量(重量％) 每100克添加剂的摩尔数 基体的颜色 在导电膜附近的变色 基体的密度(g/cm3) 横向断裂强度(MPa)   介电常数      Q因子 绝缘可靠性
  5 氧化铈     1.0   0.0058 白色   无   3.16     256     8.34     321   ○
  16 氧化铋     2.7   0.0058 白色   无   3.19     251     8.43     312   ○
  17   铋     1.2   0.0058 白色   无   3.16     255     8.40     315   ○
  18 氧化锑     1.7   0.0058 白色   无   3.20     250     8.43     310   ○
  19   锑     0.7   0.0058 白色   无   3.15     248     8.42     305   ○
从表3可以看出，当使用氧化铋粉末、铋粉末、氧化锑粉末或锑粉末中的任何一种来代替样品5中所用的氧化铈粉末作为添加剂粉末，如样品16、17、18和19所示的情况时，既看不到基体变灰色，也看不到导电膜附近的变色，并且在加入的摩尔数与样品5中加入氧化铈粉末的摩尔数相同时，可以在基体的密度、横向断裂强度、介电常数、Q因子和绝缘可靠性上获得与样品5一样好的结果。
实施例4
在本实施例4中，如表4所列，改变实施例3所用氧化铋粉末、铋粉末、氧化锑粉末和锑粉末的平均粒度。按实施例3所述相同的步骤制备多层陶瓷基片样品，对这样获得的多层陶瓷基片进行观察，即观察基体的颜色和在导电膜附近的变色，以及评价横向断裂强度和绝缘可靠性。
应说明的是，表3所列的样品16、17、18和19的数据也再次列于表4中。在表4所列的所有样品16-27，即包括样品16-19中，以45∶55的重量比将玻璃粉末和氧化铝粉末混合。以每100克玻璃粉末和陶瓷粉末的总量计，分别加入0.0058摩尔的添加剂粉末。
                                                 表4
样品号     添加剂粉末 添加剂粉末的平均粒度(μm) 基体的颜色 在导电膜附近的变色   横向断裂强度(MPa) 绝缘可靠性
    16     氧化铋     0.1   白色     无     251     ○
    17       铋     0.1   白色     无     255     ○
    18     氧化锑     0.1   白色     无     250     ○
    19       锑     0.1   白色     无     248     ○
    20     氧化铋     20   白色     无     240     ○
    21       铋     20   白色     无     231     ○
    22     氧化锑     20   白色     无     245     ○
    23       锑     20   白色     无     235     ○
    24     氧化铋     35   灰色     有     198     ×
    25       铋     35   灰色     有     188     ×
    26     氧化锑     35   灰色     有     200     ×
    27       锑     35   灰色     有     193     ×
参看表4，当氧化铋粉末、铋粉末、氧化锑粉末或锑粉末的平均粒度分别在约0.1-20μm的范围内，如样品16-23的情况时，既看不到基体变灰色，也看不到导电膜附近的变色，并且与表2中样品4和13所示的情况一样，在横向断裂强度和绝缘可靠性上都获得了良好的结果。
当平均粒度超过约20μm，如样品24-27所示的情况，其中氧化铋粉末、铋粉末、氧化锑粉末和锑粉末的平均粒度为35μm时，不仅在横向断裂强度和绝缘可靠性上无法获得良好的结果，而且看到基体变灰色和在导电膜附近的变色。这表明氧化铋粉末、铋粉末、氧化锑粉末和锑粉末的效果是不充分的。
如上所述，本发明用于陶瓷电子部件的玻璃-陶瓷组合物包含硼硅酸盐玻璃粉末和陶瓷粉末以及添加剂粉末，所述硼硅酸盐玻璃粉末包含约5-17.5重量％B2O3、约28-44重量％SiO2、0-约20重量％Al2O3和约36-50重量％CaO、MgO和BaO中的至少一种，所述添加剂粉末包含选自氧化铈、铋、氧化铋、锑和氧化锑中的至少一种。因此，当由该组合物制成用于陶瓷电子部件的基体时，可以防止基体变灰色，并且也可以防止在含银的金属线路导体附近的基体变成黄色或其它颜色，即使这种基体与金属线路导体同时烘烤。这样，通过避免这种变色，就可以减少这样获得的陶瓷电子部件在商业价值上的问题。
在上述氧化铈粉末、铋粉末、氧化铋粉末、锑粉末和氧化锑粉末中，当考虑到对环境的影响时，以氧化铈粉末尤佳。
当以硼硅酸盐玻璃粉末和陶瓷粉末的总重量计，在本发明玻璃-陶瓷组合物中的添加剂粉末的含量约为0.005-5重量％时，能可靠地防止上述基体变灰色和在金属线路导体附近的变色，同时确实又能防止烧结后所得基体密度的提高，并防止烧结能力变差。
而且，当以硼硅酸盐玻璃粉末和陶瓷粉末的总重量计，添加剂粉末的含量约为0.01-1重量％时，与不含这种添加剂粉末的基体相比，可以使所得的基体具有较高的横向断裂强度。
另外，当添加剂粉末的平均粒度在约0.1-20μm的范围内时，能可靠地防止添加剂粉末在处置上的困难问题和添加剂粉末对所得基体机械性能和可靠性的不利影响问题。
另外，当选择硼硅酸盐玻璃粉末与陶瓷粉末的重量比约为40∶60-49∶51的范围内时，能完全达到硼硅酸盐玻璃粉末作为烧结辅助剂的效果，而且确实又能防止由于在基体中玻璃结晶引起的应变所致的基体弯曲和破裂。
关于本发明制造多层陶瓷电子部件的方法，当形成包含在烧结玻璃-陶瓷组合物的温度下不烧结的无机材料粉末的制约层，使它们与玻璃-陶瓷生层的特定层的主表面接触，并且烘烤步骤在能使组合物烧结而不使无机材料粉末烧结的温度下进行时，可以限制在玻璃-陶瓷生层的主表面方向上的收缩，结果可以限制所得多层陶瓷电子部件的不希望有的变形、弯曲等，并且可以没有问题地使多层陶瓷电子部件中的金属线路导体具有较高的线路密度。
在参考目前认为是较好的实例而对本发明作了描述后，可以明白本发明并不局限于所披露的实例。相反，认为本发明覆盖包括在所附权利要求书的精神和范围内的各种改进和等同的结构。对所附的权利要求书的范围给予最宽的解释，以包括所有这些改进和等同的结构和功能。

Claims (19)

1.一种用于陶瓷电子部件的玻璃-陶瓷组合物，它包含：
硼硅酸盐玻璃粉末，该粉末包含约5-17.5重量％B2O3、约28-44重量％SiO2、0-约20重量％Al2O3和约36-50重量％MO，其中MO为选自CaO、MgO和BaO中的至少一种；
陶瓷粉末；和
添加剂粉末，该粉末包含选自氧化铈、铋、氧化铋、锑和氧化锑中的至少一种。
2.如权利要求1所述的用于陶瓷电子部件的玻璃-陶瓷组合物，其中以所述硼硅酸盐玻璃粉末和所述陶瓷粉末的总重量计，所述添加剂粉末的含量约为0.005-5重量％。
3.如权利要求2所述的用于陶瓷电子部件的玻璃-陶瓷组合物，其中以所述硼硅酸盐玻璃粉末和所述陶瓷粉末的总重量计，所述添加剂粉末的含量约为0.01-1重量％。
4.如权利要求3所述的用于陶瓷电子部件的玻璃-陶瓷组合物，其中所述添加剂粉末的平均粒度约为0.1-20μm。
5.如权利要求4所述的用于陶瓷电子部件的组合物，其中所述硼硅酸盐玻璃粉末与所述陶瓷粉末的重量比约为40∶60-49∶51。
6.如权利要求5所述的用于陶瓷电子部件的玻璃-陶瓷组合物，其中所述陶瓷粉末包含氧化铝粉末。
7.如权利要求6所述的用于陶瓷电子部件的玻璃-陶瓷组合物，其中硼硅酸盐玻璃粉末包含约5-10重量％B2O3、约34-44重量％SiO2、约0.01-20重量％Al2O3和约41-49重量％CaO添加剂粉末包含氧化铈。
8.如权利要求1所述的用于陶瓷电子部件的玻璃-陶瓷组合物，其中以所述硼硅酸盐玻璃粉末和所述陶瓷粉末的总重量计，所述添加剂粉末的含量约为0.01-1重量％。
9.如权利要求1所述的用于陶瓷电子部件的玻璃-陶瓷组合物，其中所述添加剂粉末的平均粒度约为0.1-20μm。
10.如权利要求1所述的用于陶瓷电子部件时组合物，其中所述硼硅酸盐玻璃粉末与所述陶瓷粉末的重量比约为40∶60-49∶51。
11.如权利要求1所述的用于陶瓷电子部件的玻璃-陶瓷组合物，其中所述陶瓷粉末包含氧化铝粉末。
12.一种陶瓷电子部件，它包含：
含烘烤和模制的如权利要求7所述玻璃-陶瓷组合物的基体，和
与所述基体相结合的含银的金属线路导体。
13.一种陶瓷电子部件，它包含：
含烘烤和模制的如权利要求1所述玻璃-陶瓷组合物的基体，和
与所述基体相结合的金属线路导体。
14.如权利要求13所述的陶瓷电子部件，其中所述基体是层压片，所述陶瓷电子部件是多层陶瓷电子部件。
15.如权利要求13所述的陶瓷电子部件，其中所述基体的热膨胀系数不小于约6.0ppm/℃。
16.如权利要求13所述的陶瓷电子部件，其中所述金属线路导体包含银。
17.一种制造多层陶瓷电子部件的方法，它包括：
提供包含有机载体和如权利要求1所述玻璃-陶瓷组合物的玻璃-陶瓷浆料；
提供包含金属粉末的导电糊料；
制备生层压片，所述生层压片包含使用所述玻璃-陶瓷浆料制成并层压的多层玻璃-陶瓷生层和将所述导电糊料施涂到所述玻璃-陶瓷生层的所选面积上制得的金属线路导体；和
烘烤所述生层压片。
18.如权利要求17所述的制造多层陶瓷电子部件的方法，其中：
所述方法还包括提供包含无机材料粉末的无机材料浆料，所述无机材料粉末在烧结所述玻璃-陶瓷组合物的温度下是不烧结的；
所述制备生层压片的步骤包括形成包含所述无机材料浆料的制约层，使该制约层与玻璃-陶瓷生层的主表面接触；和
所述烘烤生层压片的步骤在使所述玻璃-陶瓷组合物烧结但不使所述无机材料粉末烧结的温度下进行。
19.如权利要求18所述的制造多层陶瓷电子部件的方法，其中：
形成所述制约层，在制备生层压片时使它位于所述层压的玻璃-陶瓷生层的层压方向的两端；和
在所述烘烤生层压片后去除所述制约层。
CNB011429232A 2000-11-29 2001-11-29 玻璃-陶瓷组合物,陶瓷电子部件和制造多层陶瓷电子部件的方法 Expired - Lifetime CN1172871C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP362079/00 2000-11-29
JP362079/2000 2000-11-29
JP2000362079 2000-11-29
JP275084/01 2001-09-11
JP275084/2001 2001-09-11
JP2001275084A JP2002226259A (ja) 2000-11-29 2001-09-11 セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
CN1356288A true CN1356288A (zh) 2002-07-03
CN1172871C CN1172871C (zh) 2004-10-27

Family

ID=26604759

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011429232A Expired - Lifetime CN1172871C (zh) 2000-11-29 2001-11-29 玻璃-陶瓷组合物,陶瓷电子部件和制造多层陶瓷电子部件的方法

Country Status (4)

Country Link
US (2) US6610621B2 (zh)
JP (1) JP2002226259A (zh)
CN (1) CN1172871C (zh)
DE (1) DE10157443B4 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100460361C (zh) * 2004-03-23 2009-02-11 三洋电机株式会社 叠层陶瓷基板及其制造方法
CN1914134B (zh) * 2004-10-26 2010-05-05 株式会社村田制作所 陶瓷材料组合物、陶瓷衬底和不可逆电路元件
CN102791049A (zh) * 2012-08-09 2012-11-21 舒定涛 晶瓷厚膜电热器件及其制作方法
CN104529165A (zh) * 2014-12-07 2015-04-22 中国科学院福建物质结构研究所 一种用于ac-led的黄色余辉微晶玻璃及其制备技术
CN105198221A (zh) * 2010-02-26 2015-12-30 日本电气硝子株式会社 光反射基材和使用该基材的发光设备
CN107555803A (zh) * 2017-09-19 2018-01-09 广东风华高新科技股份有限公司 一种玻璃粉料、其制备方法及应用
CN108029203A (zh) * 2015-09-18 2018-05-11 株式会社村田制作所 陶瓷多层基板
CN109888078A (zh) * 2017-12-06 2019-06-14 李宜臻 金属陶瓷积层散热基板的制造方法、电子装置及发光二极体
CN111635221A (zh) * 2020-06-16 2020-09-08 电子科技大学 一种钙铝硅系高密度封装用陶瓷材料及其制备方法
CN112789329A (zh) * 2018-10-18 2021-05-11 普莱克斯S.T.技术有限公司 具有降低的固化温度的基于无铬硅酸盐的陶瓷组合物

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807257B2 (ja) * 2001-06-25 2006-08-09 松下電器産業株式会社 セラミック部品の製造方法
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
JP2004196649A (ja) * 2002-12-06 2004-07-15 Sumitomo Electric Ind Ltd 蛍光性ガラス、光増幅用導波路および光増幅モジュール
JP4965806B2 (ja) * 2005-02-24 2012-07-04 株式会社ノリタケカンパニーリミテド 銀被覆用粉末、銀被覆用ガラス・ペースト、およびグリーンシート
US7611645B2 (en) * 2005-04-25 2009-11-03 E. I. Du Pont De Nemours And Company Thick film conductor compositions and the use thereof in LTCC circuits and devices
JP4671836B2 (ja) * 2005-10-27 2011-04-20 京セラ株式会社 ガラスセラミック焼結体の製造方法
JP4986594B2 (ja) * 2005-12-20 2012-07-25 三洋電機株式会社 セラミックグリーンシート及びセラミック基板
ATE491327T1 (de) * 2006-05-29 2010-12-15 Murata Manufacturing Co Verfahren zur herstellung eines keramischen, mehrschichtsubstrats
US7507681B2 (en) * 2007-02-28 2009-03-24 Eurokera Glass-ceramic, articles and fabrication process
KR100967056B1 (ko) * 2007-03-29 2010-06-29 삼성전기주식회사 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판
WO2008132913A1 (ja) * 2007-04-20 2008-11-06 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
JP4497247B2 (ja) * 2008-02-19 2010-07-07 株式会社村田製作所 積層型セラミック電子部品の製造方法
WO2009151006A1 (ja) * 2008-06-13 2009-12-17 株式会社村田製作所 セラミック成形体の製造方法
US9648740B2 (en) * 2013-09-30 2017-05-09 Honeywell Federal Manufacturing & Technologies, Llc Ceramic substrate including thin film multilayer surface conductor
CA3117892A1 (en) 2018-11-26 2020-06-04 Owens Corning Intellectual Capital, Llc High performance fiberglass composition with improved elastic modulus
BR112021010112A2 (pt) 2018-11-26 2021-08-24 Owens Corning Intellectual Capital, Llc Composição de fibra de vidro de alto desempenho com módulo específico melhorado
CN111540604B (zh) * 2020-05-07 2022-05-31 无锡太湖学院 一种多层片状陶瓷电子元器件的制备方法
CN113860743A (zh) * 2021-09-18 2021-12-31 杨洁 一种多层玻璃陶瓷坯料及其制备方法与应用

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2507418B2 (ja) * 1986-05-02 1996-06-12 旭硝子株式会社 回路基板用組成物
JPH02212336A (ja) * 1989-02-14 1990-08-23 Asahi Glass Co Ltd ガラスセラミック組成物及びその用途
US5212121A (en) 1990-06-13 1993-05-18 Mitsui Mining Company, Limited Raw batches for ceramic substrates, substrates produced from the raw batches, and production process of the substrates
US5468694A (en) 1992-11-21 1995-11-21 Yamamura Glass Co. Ltd. Composition for producing low temperature co-fired substrate
JP2002520878A (ja) * 1998-07-15 2002-07-09 シーメンス アクチエンゲゼルシヤフト 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用
US6136734A (en) * 1998-08-18 2000-10-24 Advanced Ceramic X Corp. Low-fire, low-dielectric ceramic compositions
JP3358589B2 (ja) * 1999-06-08 2002-12-24 株式会社村田製作所 セラミック基板用組成物、グリーンシートおよびセラミック回路部品
JP3630021B2 (ja) * 1999-07-23 2005-03-16 株式会社村田製作所 結晶化ガラス組成物及びその焼結体、並びに、それを用いた回路基板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100460361C (zh) * 2004-03-23 2009-02-11 三洋电机株式会社 叠层陶瓷基板及其制造方法
CN1914134B (zh) * 2004-10-26 2010-05-05 株式会社村田制作所 陶瓷材料组合物、陶瓷衬底和不可逆电路元件
US8455381B2 (en) 2004-10-26 2013-06-04 Murata Manufacturing Co., Ltd. Ceramic material composition, ceramic substrate, and nonreciprocal circuit device
CN105198221A (zh) * 2010-02-26 2015-12-30 日本电气硝子株式会社 光反射基材和使用该基材的发光设备
CN102791049A (zh) * 2012-08-09 2012-11-21 舒定涛 晶瓷厚膜电热器件及其制作方法
CN104529165A (zh) * 2014-12-07 2015-04-22 中国科学院福建物质结构研究所 一种用于ac-led的黄色余辉微晶玻璃及其制备技术
CN104529165B (zh) * 2014-12-07 2021-12-14 中国科学院福建物质结构研究所 一种用于ac-led的黄色余辉微晶玻璃及其制备技术
US10426027B2 (en) 2015-09-18 2019-09-24 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
CN108029203A (zh) * 2015-09-18 2018-05-11 株式会社村田制作所 陶瓷多层基板
CN108029203B (zh) * 2015-09-18 2020-06-12 株式会社村田制作所 陶瓷多层基板
CN107555803A (zh) * 2017-09-19 2018-01-09 广东风华高新科技股份有限公司 一种玻璃粉料、其制备方法及应用
CN109888078A (zh) * 2017-12-06 2019-06-14 李宜臻 金属陶瓷积层散热基板的制造方法、电子装置及发光二极体
CN112789329A (zh) * 2018-10-18 2021-05-11 普莱克斯S.T.技术有限公司 具有降低的固化温度的基于无铬硅酸盐的陶瓷组合物
CN112789329B (zh) * 2018-10-18 2022-12-27 普莱克斯S.T.技术有限公司 具有降低的固化温度的基于无铬硅酸盐的陶瓷组合物
CN111635221A (zh) * 2020-06-16 2020-09-08 电子科技大学 一种钙铝硅系高密度封装用陶瓷材料及其制备方法

Also Published As

Publication number Publication date
DE10157443A1 (de) 2003-05-22
US20030207745A1 (en) 2003-11-06
JP2002226259A (ja) 2002-08-14
US20020098330A1 (en) 2002-07-25
US6610621B2 (en) 2003-08-26
US6667256B2 (en) 2003-12-23
DE10157443B4 (de) 2007-08-30
CN1172871C (zh) 2004-10-27

Similar Documents

Publication Publication Date Title
CN1356288A (zh) 用于陶瓷电子部件的玻璃－陶瓷组合物,陶瓷电子部件,和制造多层陶瓷电子部件的方法
EP1717855B1 (en) Thick film conductor compositions and the use thereof in LTCC circuits and devices
CN1241870C (zh) 非磁性陶瓷和多层陶瓷部件
US7940155B2 (en) Varistor and electronic component module using same
CN1941233A (zh) 叠层型陶瓷电子部件的制造方法
CN1446768A (zh) 介电材料和介电材料烧结体以及使用该陶瓷的布线板
JPWO2007083811A1 (ja) 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
EP2413390A2 (en) Substrate for mounting light-emitting element, production process thereof and light-emitting device
CN1841598A (zh) 叠层陶瓷电子部件及其制造方法
KR101799128B1 (ko) 전자 부품 및 그 제조 방법
EP2538439A1 (en) Substrate for mounting element, and method for manufacturing the substrate
CN1848310A (zh) 层叠型片状可变电阻
CN1820330A (zh) 电阻糊料、电阻和电子部件
WO2015040949A1 (ja) アルミナ質セラミック配線基板及びその製造方法
US7261841B2 (en) Thick film conductor case compositions for LTCC tape
JP2013243256A (ja) 配線基板および配線基板の製造方法
JP3785903B2 (ja) 多層基板及びその製造方法
CN1336790A (zh) 多层板及其制造方法
CN1853243A (zh) 电阻糊料、电阻及电子部件
JPH04329691A (ja) 導体ぺーストおよび配線基板
JP2004055558A (ja) 銅ペースト及びそれを用いた配線基板
KR101166709B1 (ko) 저항체용 페이스트 조성물 제조방법, 이를 이용한 후막 저항체 및 그 제조방법
WO2023281838A1 (ja) 回路基板
JP3856946B2 (ja) 厚膜ペースト、厚膜ペースト用無機粉末組成物、セラミック配線基板及びその製造方法、並びに半導体装置
JP2004182510A (ja) ガラスフリット混合物、電子回路基板製造方法および電子回路基板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20041027

CX01 Expiry of patent term