CN1366341A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1366341A
CN1366341A CN02105264A CN02105264A CN1366341A CN 1366341 A CN1366341 A CN 1366341A CN 02105264 A CN02105264 A CN 02105264A CN 02105264 A CN02105264 A CN 02105264A CN 1366341 A CN1366341 A CN 1366341A
Authority
CN
China
Prior art keywords
semiconductor device
described semiconductor
film
semiconductor film
channel tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02105264A
Other languages
English (en)
Other versions
CN100373620C (zh
Inventor
浜田崇
村上智史
山崎舜平
中村理
梶尾诚之
肥塚纯一
高山彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1366341A publication Critical patent/CN1366341A/zh
Application granted granted Critical
Publication of CN100373620C publication Critical patent/CN100373620C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Abstract

本发明特征在于,在通过使用催化元素经过阻挡层获得的结晶半导体膜上,形成含稀有气体元素的半导体膜,并通过热处理将催化元素从结晶半导体膜迁移到含稀有气体元素的半导体膜。而且,在第一n－沟道TFT的半导体层中在栅极外形成的第一杂质区域和第二杂质区域。在第二n－沟道TFT的半导体层中形成的第三杂质区域设置成与栅极部分重叠。第三杂质区域设在栅极外。在p－沟道TFT的半导体层中形成的第四杂质区域设置成与栅极部分重叠。第五杂质区域设在栅极外。

Description

半导体器件及其制造方法
发明背景
1.发明领域
本发明涉及一种半导体器件及其制造方法，半导体器件使用了利用具有在衬底上形成了晶体结构的半导体膜(下文称为“晶体半导体膜”)的薄膜晶体管(下文称为“TFT”)。在本说明书中，半导体器件通常指用半导体特性的功能器件。依据本发明制造的半导体器件包括液晶显示装置和具有用TFT构成的半导体集成电路(微处理器、信号处理电路、高频电路等)等的装置。
2.相关技术描述
正积极制造具有在同一衬底上用TFT形成的驱动电路和像素部分的液晶显示装置。半导体膜用作TFT的有源层，借此，实现了高场-场迁移率。该技术能获得单片液晶显示装置，其中，在一个玻璃衬底上形成了构成像素部分的像素TFT和用于设在像素部分周边的驱动电路的TFT。
TFT的电特性依赖于半导体膜的质量。尤其是，场效应迁移率依赖于半导体膜的结晶度，并直接影响TFT的响应特性和用于电路的TFT制造的液晶显示装置的显示能力。
因此，正在积极研究形成质量好的晶体半导体膜的方法。例如，使用先形成非晶体半导体膜，而后用激光照射使非晶体半导体膜结晶的方法，用电热炉加热处理使非晶体半导体膜结晶的方法等。但是，用这样的方法制造的半导体膜有大量晶粒，因其任意方向对齐而无法控制晶体取向。因此，与单晶体半导体相比，载流子不能平稳的迁移，这限制了TFT的电特性。
相反，日本特许公开No.Hei7-183540公开了通过添加如镍的金属元素来使硅半导体膜结晶的技术。已知该金属元素有促进结晶化的催化剂和降低结晶温度的功能。该金属元素还可以加强晶体取向的对齐。从铁(Fe)，镍(Ni)，钴(Co)，钌(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)，铜(Cu)和金(Au)中选取一种或多种用作有催化功能的元素是以知技术。
但是，如果添加了有催化功能的金属元素(这里，所有有催化功能的金属元素称为催化元素)，金属元素残留在半导体膜之内或之上，这改变了TFT的电特性。例如，TFT的截止电流增大，从而改变各元件中的电特性。更具体的说，一旦结晶半导体膜形成，与结晶有关的有催化功能的金属元素就是不必要的了。
本发明的发明人公开了用磷来除气的技术，即使加热温度约为500□，以从半导体膜的特殊区域除去为结晶而加入的金属元素的方法。例如，通过将磷加入TFT的源/漏区域，在450□-700□实施加热处理，可以轻易地从器件形成区除去为结晶而添加的金属元素。日本专利No.3032801公开了这种技术的一个实施例。
而且，通过用具有如上所述的高晶体取向的质量好的半导体膜，已经开发了有源矩阵型液晶显示装置，其中在同一衬底上整体地形成驱动电路和像素部分。
有源矩阵型液晶显示装置的驱动电路要求防止由于高驱动能力(导通电流，Ion)和热载流子效应的损坏，而像素部分要求低的截止电流(Ioff)。
已知轻掺杂漏极(LDD)结构，用作截止电流的TFT结构。在该结构中，加入低浓度杂质的元素的LDD区域设在沟道形成区和通过加入高浓度的杂质元素形成的漏区。已知的LDD区域与栅极部分重叠的LDD结构，即源—漏极重叠的LDD(下文称为“GOLD”)结构，作为有效防止因热载流子而损害导通电流的结构。
本发明的发明人公开了用上述催化元素实施低温结晶处理后，从半导体膜吸出(getter)催化元素的方法。例如，有一种形成掺杂元素(通常是磷)的吸气位置的方法，该元素属于在高浓度下具有吸气(getter)功能的元素周期表的5族元素，通过热处理将催化元素迁移到吸气区域，再迁移到吸气位置，还有一种在相同热处理中将半导体层中的催化元素吸出(迁移)到源区或漏区的方法，和加到将成为源极区域或漏极区域的磷的活化等的方法一样。可以通过在550℃实施约4小时的热处理来除去引入用于结晶的半导体膜的金属元素，进行上述的吸气处理。
但是，为获得吸气功能而加入到半导体膜的磷的浓度是1×1020/cm3或1×1020/cm3以上，最好是1×1021/cm3。因此，该半导体膜掺杂磷要用很长时间。
另外，用离子注入或离子掺杂(本说明书中，指一种方法，不分离要注入的离子的团)来添加高浓度的磷使得半导体膜的很难再结晶。
另外，在整体形成的驱动电路的有源矩阵型液晶显示装置中，驱动电路需要的性能与像素部分需要的性能不同。因此，如果尝试依照各自的要求优化TFT结构，生产工艺就复杂了，就需增加遮光掩膜的数量。另一方面，依据形成含有杂质元素的区域的过程，如用栅极的自对准方式的LDD区域，处理精密度随衬底尺寸的增大不可避免的恶化。
发明概述
因此，本发明的一个目的是提供一种从用催化元素获得的结晶半导体膜中除去催化元素(金属元素)的技术，而不增加工艺步骤的数量。
本发明的另一目的是，提供一种实现TFT优化结构的技术，TFT优化结构只使用少量遮光掩膜，和优化像素部分和驱动电路的驱动条件。
本发明涉及一种半导体器件，包括：在同一衬底上的第一n-沟道TFT，第二n-沟道TFT和p-沟道TFT，其特征在于：在栅极外侧设置形成于第一n-沟道TFT的半导体层中的第一杂质区域和第二杂质区域；设置形成于第二n-沟道TFT的半导体层中的第三杂质区域，使其与栅极部分重叠，第三杂质区域设在栅极外侧；设置形成于p-沟道TFT的半导体层中的第四杂质区域，使其与栅极部分重叠，在栅极外侧设置第五杂质区域。
本发明还涉及半导体器件，它包括：在同一衬底上的第一n-沟道TFT，第二n-沟道TFT和p-沟道TFT，其特征在于：在栅极外侧设置形成于第一n-沟道TFT的半导体层中且将成为LDD区域的第一杂质区域和将成为源极/漏极区域的第二杂质区域；设置形成于第二n-沟道TFT的半导体层中且将成为LDD区域的第三杂质区域，使其与栅极部分重叠，将成为源极/漏极区域的第三杂质区域设在栅极外；设置形成于p-沟道TFT的半导体层中且将成为LDD区域的第四杂质区域，使其与栅极部分重叠，在栅极外设置将成为源极/漏极区域的第五杂质区域。
本发明还涉及半导体器件，它包括：同一衬底上设在像素部分的第一n-沟道TFT，设在驱动电路中的第二n-沟道TFT和p-沟道TFT，其特征在于：在栅极外设置形成于第一n-沟道TFT的半导体层中的第一杂质区域和第二杂质区域；设置形成于第二n-沟道TFT的半导体层中的第三杂质区域使其与栅极部分重叠，第三杂质区域设在栅极外侧；设置形成于p-沟道TFT的半导体层中的第四杂质区域使其与栅极部分重叠，在栅极外侧设置第五杂质区域。
本发明还涉及半导体器件，它包括：同一衬底上设在像素部分的第一n-沟道TFT，设在驱动电路中的第二n-沟道TFT和p-沟道TFT，其特征在于：在栅极外侧设置形成于第一n-沟道TFT的半导体层中且将成为LDD区域的第一杂质区域和将成为源极/漏极区域的第二杂质区域；设置形成于第二n-沟道TFT的半导体层中且将成为LDD区域的第三杂质区域，使其与栅极部分重叠，将成为源极/漏极区域的第三杂质区域设在栅极外；设置形成于p-沟道TFT的半导体层中且将成为LDD区域的第四杂质区域，使其与栅极部分重叠，在栅极外设置将成为源极/漏极区域的第五杂质区域。
上述本发明的特征还在于第二n-沟道TFT设在缓冲电路中。
本发明还涉及制造半导体器件的方法，其特征在于包括下列步骤：
在绝缘表面上形成包含作为主要组分的硅的非晶体半导体膜；
添加催化元素以促进非晶半导体膜结晶，而后实施第一热处理，从而形成结晶半导体膜；
在结晶半导体膜上形成阻挡层；
在阻挡层上形成包含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；
通过第二热处理将催化元素迁移到包含稀有气体元素的半导体膜；
除去包含稀有气体元素的半导体膜。
本发明还涉及制造半导体器件的方法，其特征在于包括下列步骤：
在绝缘表面上形成包含作为主要组分的硅的非晶体半导体膜；
添加催化元素以促进非晶半导体膜结晶，并通过第一热处理形成结晶半导体膜；
用激光照射结晶半导体膜；
在结晶半导体膜上形成阻挡层；
在阻挡层上形成包含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；
通过第二热处理将催化元素迁移到包含稀有气体元素的半导体膜；
除去包含稀有气体元素的半导体膜。
本发明还涉及制造半导体器件的方法，其特征在于包括下列步骤：
在绝缘表面上形成包含作为主要组分的硅的非晶体半导体膜；
添加催化元素以促进非晶半导体膜结晶，以通过第一热处理形成结晶半导体膜；
在结晶半导体膜上形成阻挡层；
在阻挡层上形成包含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；
通过第二热处理将催化元素迁移到半导体膜；
除去包含稀有气体元素的半导体膜；和
用激光照射结晶半导体膜。
本发明还涉及制造半导体器件的方法，其特征在于包括下列步骤：
在绝缘表面上形成包含作为主要组分的硅的非晶体半导体膜；
添加催化元素以促进非晶半导体膜结晶；
在非晶半导体膜上形成阻挡层；
在阻挡层上形成包含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；
实施加热处理，以使非晶半导体膜结晶为结晶半导体膜，并使催化元素迁移到包含稀有气体元素的半导体膜；
除去包含稀有气体元素的半导体膜；和
用激光照射结晶半导体膜。
本发明还涉及制造半导体器件的方法，其特征在于包括下列步骤：
添加催化元素以促进绝缘表面结晶；
在绝缘表面上形成包含作为主要组分的硅的非晶体半导体膜；
在非晶半导体膜上形成阻挡层；
在非晶半导体膜上形成包含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；
实施加热处理，以使非晶半导体膜结晶为结晶半导体膜，并使催化元素迁移到包含稀有气体元素的半导体膜；
除去包含稀有气体元素的半导体膜；和
用激光照射结晶半导体膜。
本发明还涉及制造半导体器件的制造方法，其特征在于，包括下列步骤：
添加催化元素，促进绝缘表面结晶；
在绝缘表面上形成包含作为主要组分的硅的非晶半导体膜；
非晶半导体膜上形成阻挡层；
非晶半导体膜上形成含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；
含稀有气体元素的半导体膜加稀有气体元素；
进行热处理，使非晶半导体膜结晶成结晶半导体膜，和使催化元素移到含稀有气体元素的半导体膜；
除去含稀有气体元素的半导体膜；
用激光辐射结晶半导体膜。
如上所述的本发明中，本发明制造半导体器件的方法的特征在于，阻挡层是由臭氧水形成的化学氧化物膜。
如上所述的本发明中，一种制造半导体器件的方法特征还在于，用等离子处理氧化非晶半导体的表面来形成阻挡层。
如上所述的本发明中，一种制造半导体器件的方法特征还在于，在含氧的气氛中，通过用紫外光照射产生臭氧来形成阻挡层，从而氧化非晶体半导体膜的表面。
如上所述的本发明中，一种制造半导体器件的方法特征还在于，阻挡层是用厚度1到10nm的膜形成的多孔膜。
如上所述的本发明中，一种制造半导体器件的方法特征还在于，该稀有气体元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)中选出的一种或多种稀有气体。
如上所述的本发明中，一种制造半导体器件的方法特征还在于，通过从卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯的中选出的一种或多种灯进行照射，来实施第一热处理和第二热处理。
如上所述的本发明中，一种制造半导体器件的方法特征还在于，用电热炉实施第一热处理。
如上所述的本发明中，一种制造半导体器件的方法特征还在于，用电热炉实施第二热处理。
如上所述的本发明中，一种制造半导体器件的方法特征还在于，催化元素是从铁(Fe)，镍(Ni)，钴(Co)，钌(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)，铜(Cu)和金(Au)中选取的一种或多种元素。
如上所述的本发明中，一种制造半导体器件的方法特征还在于，包括：
在绝缘表面上形成半导体层的第一步骤；
在半导体层上形成绝缘膜的第二步骤；
在绝缘膜上形成第一形状的导电层的第三步骤；
从第一形状导电层形成第二形状导电层的第四步骤；
用第二形状的导电层作掩模，向半导体层添加一种导电类型的杂质元素，形成第一杂质区域的第五步骤；
用第二形状的导电层作掩模，向所选的半导体层的区域添加一种导电类型的杂质元素，形成第二和第三杂质区域的第六步骤；和
用第二形状的导电层作掩模，向所选的半导体层的区域添加与一种导电类型相反的导电类型的杂质元素，形成第四和第五杂质区域的第七步骤。
如上所述的本发明中，一种制造半导体器件的方法特征还在于，包括：
在绝缘表面上形成半导体层的第一步骤；
在半导体层上形成绝缘膜的第二步骤；
在绝缘膜上形成第一形状的导电层的第三步骤；
从第一形状导电层形成第二形状导电层的第四步骤；
用第二形状的导电层作掩模，向半导体层添加第一剂量的一种导电类型的杂质元素，形成第一杂质区域的第五步骤；
用第二形状的导电层作掩模，向所选的半导体层的区域添加第二剂量的一种导电类型，形成第二和第三杂质区域的杂质元素的第六步骤；和
用第二形状的导电层作掩模，向所选的半导体层的区域添加与一种导电类型相反的导电类型的杂质元素，形成第四和第五杂质区域的第七步骤。
如上所述的本发明中，一种制造半导体器件的方法特征还在于一种导电类型的杂质包括n-型的杂质。
参考附图，通过阅读和理解下列详细描述，本领域技术人员将会清楚本发明的这些和其它优点。
附图说明
在附图中：
图1A到1D图解说明了依据本发明的例示性实施例模式；
图2A到2D图解说明了依据本发明的例示性实施例模式；
图3A到3C显示了本发明的一个实施例；
图4A到4C显示了本发明的一个实施例；
图5图解说明了本发明的一个实施例；
图6图解说明了本发明的一个实施例；
图7A到7E图解说明了依据本发明的例示性实施例模式；
图8A到8E图解说明了依据本发明的例示性实施例模式；
图9是显示了通过测定含在半导体膜中的Ar浓度获得的结果的曲线图；
图10显示了用本发明制造的发光器件的实施例；
图11A到11F显示了在显示部分利用本发明制造的液晶显示装置的例示性电设备；
图12A到12D显示了在显示部分利用本发明制造的液晶显示装置的例示性电设备；
图13A到13C显示了在显示部分利用本发明制造的液晶显示装置的例示性电设备；
图14A到14C显示了依据本发明的例示性实施例模式；
图15A到15E图解说明了本发明的一个实施例；
图16A到16C图解说明了本发明的一个实施例；
图17A到17E图解说明了依据本发明的例示性实施例模式；
图18显示了用本发明制造的发光器件的实施例；
图19A到193是显示了通过测定用本发明制造的TFT的可靠性和特性所获得的结果的曲线图。
最佳实施例描述实施例模式1
参考图1A到1D描述吸气方法，其中有催化功能的一种金属元素添加到整个非晶半导体膜的表面上，使它结晶，形成包含稀有气体元素(本实施例模式中是Ar)的半导体膜，该膜用作吸气位置。
在图1A中，对衬底100的材料无特殊限制。但是，最好使用硼硅酸钡玻璃、硅酸铝玻璃、石英等。在衬底100的表面上，形成厚度为10到200nm的无机绝缘膜作为绝缘底膜101。最佳绝缘底膜的一个实施例包括由等离子CVD形成的氧氮化硅膜。由SiH4、NH3和N2O制成的厚度为50nm的第一氧氮化硅膜101a和由SiH4和N2O制成的厚度为100nm的第二氧氮化硅膜101b用作绝缘底膜101。设置绝缘底膜101以防止含在玻璃衬底中的碱金属扩散到形成于绝缘底膜101上的半导体膜中。在用石英做衬底的情况下，可以不用绝缘底膜101。
在绝缘底膜101上形成的非晶半导体膜102由含有硅作为主要组分的半导体材料制成。通常，通过等离子CVD、低压CVD和溅射等形成非晶硅膜、非晶硅锗膜等，厚度10到100nm。为了获得满意的晶体，包含在非晶半导体膜102中的例如氧、氮的杂质的浓度可以降为5×1018/cm3或5×1018/cm3以下。这些杂质阻碍了非晶半导体的结晶，且甚至在结晶以后增加了俘获中心(trappingcenter)和重组中心(recombination center)的密度。因此，要使用为超高真空设计的CVD设备，它进行反应室中的镜面处理(电场强度研磨处理(electricalfield grinding treatment))或装备有无油抽真空系统，以及使用高纯度的材料气体。
而后，有促进结晶的催化功能的金属元素添加到非晶半导体膜102的表面(图1B)。有促进半导体膜结晶的催化功能的金属元素的实施例包括铁(Fe)，镍(Ni)，钴(Co)，钌(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)，铜(Cu)和金(Au)等。可以使用从这些元素中选择的一种或多种金属元素。通常，使用镍。非晶半导体膜102使用离心机涂覆含重量1到100ppm的镍的醋酸镍溶液，而后，形成含的催化元件的涂层103。在这种情况下，为了加强溶液的兼容性，非晶半导体膜102进行如下表面处理：用含臭氧的水溶液形成极薄的氧化膜，用氟酸和过氧化氢的混合溶液腐蚀氧化物膜以获得清洁表面，生成的表面再用含臭氧的水溶液处理以形成很薄的氧化物膜。由于例如硅的半导体膜的表面使吸湿，非晶半导体膜102的表面，如上所述，可以用醋酸镍溶液均匀涂覆形成氧化物膜。
不用说，对形成含催化剂元素的涂层103的方法没有特殊限制，可以通过溅射、气相淀积、等离子加工等形成含催化剂元素的涂层103。而且，可以在形成非晶半导体膜102前，在绝缘底膜101上形成含催化剂元素的涂层103。
当非晶半导体膜102与催化剂元素的涂层103接触时，实施用于结晶的热处理。作为热处理的方法，采用使用电热炉的炉内退火，或使用卤素灯，金属卤素灯，氙弧灯，碳棒弧光灯，高压钠灯，高压水银灯等的快速热退火(下文称为“RTA”)。从生产率来看，最好采用RTA。
在实施RTA的情况下，用于加热的灯光源点亮1到60秒，最好30到60秒，再重复点亮1-10次，最好2到6次。灯光源的发光强度可任意设定；但是，设定强度，使半导体膜被快速加热到约600℃到1000℃，最好约650℃到约750℃。即使在这样的高温下，只快速加热半导体膜，衬底100自身不会扭曲变形。因此，使非晶半导体膜结晶以获得结晶半导体膜104，如图1C所示。可以通过提供含催化剂元素的涂层103来实现这种结晶。
在用炉内退火作为其它方法的情况下，非晶半导体膜102在500℃进行约1小时的热处理，从而释放包含在非晶半导体膜102中的氢。然后，用电热炉在氮气气氛中在550℃到600℃，最好是580℃，实施4个小时的热处理，这样，非晶半导体膜102结晶。从而，如图1C所示，形成结晶半导体膜104。
为了提高结晶比率(晶体成分在膜总容量中的比率)，并校正残留在结晶颗粒中的缺陷，如图1D所示，用激光照射结晶半导体膜104也有效。作为激光器，用光波长在400nm或400nm以下的准分子激光器，使用YAG激光的二次谐波或三次谐波。任何情况下，利用重复频率约10到1000Hz的脉冲激光和用重叠率90-95％的光学系统来使激光强度汇聚在100-400mJ/cm2，对结晶半导体膜104进行激光处理。
在这样获得的结晶半导体膜105中，还残留有催化元素(本文中是镍)。虽然镍不均匀地分布在膜中，催化元素残留平均浓度超过1×1019/cm3。不用说，即使在这样的状态下，也可能形成例如TFT的各种半导体器件。但是，通过使用下列方法吸气除去催化元素。
首先，如图2A所示，在结晶半导体膜105的表面上形成薄层106。在本说明书中，在结晶半导体膜105上设置薄层106以防止当除去吸气位置时腐蚀结晶半导体膜105。因此，薄层106称为“阻挡层106”。
阻挡层106的厚度设为约1到约10nm，通过以臭氧水处理的简易方法而形成的化学氧化物膜可以用作阻挡层。而且，即使用含有硫酸、盐酸、硝酸和过氧化氢的混合物的水溶液处理，也同样能形成化学氧化物膜。或者，在含氧气氛中进行等离子处理，在含氧气氛中通过用紫外光照射产生臭氧的氧化处理等方法形成氧化膜。而且，通过用清洁炉加热在约200℃到约350℃来形成薄氧化膜以获得阻挡层。或者，用等离子CVD，溅射，真空淀积法，淀积厚度约1到5nm的氧化膜层，获得阻挡层。在任何情况下，在吸气处理中，薄膜允许催化元素迁移到吸气位置一边，但在用吸气位置的除去处理中，不允许腐蚀剂渗入膜中(保护结晶半导体膜105免受腐蚀剂腐蚀)。例如可以使用氧化硅膜(SiOx)，多孔膜或用臭氧水处理而形成的化学氧化物膜。
然后，在阻挡层106上通过溅射形成厚度25-250nm的包含浓度为1×1020/cm3或1×1020/cm3以,上的稀有气体元素的半导体膜(通常是非晶半导体膜)，作为吸气位置107。将来要除去的吸气位置107最好形成为低密度膜，以便相对于结晶半导体膜105获得大的腐蚀选择比。
在本实施例模式中，膜形成压力以0.2Pa的间隔在0.2到1.2Pa的范围内变化以顺序形成膜，并测定在形成的膜中的Ar浓度。图9显示了测定结果。除压力以外的膜形成条件如下：气体流速是50(sccm)，膜形成功率是3kw，衬底温度是150℃。
从图9可以看到，当膜形成压力下降时，膜内的Ar浓度升高，因此形成了最好作为吸气位置的膜。其原因如下：当溅射的膜形成压力下降时，在反应室中的Ar气和热原子(从靶面反射的Ar原子)间的碰撞百分率下降，因此反冲原子可能入射到衬底上。实验结果，在用本实施例模式的装置的情况下，如果膜形成压力设为0.2到1.2Pa，其它条件采用表1所示条件，通过溅射可以形成允许获得吸气作用的半导体膜，它含有的稀有气体元素的浓度为1×1019/cm3到1×1022/cm3，最好是1×1020/cm3到1×1021/cm3，浓度5×1020/cm3更好。
由于在半导体膜中稀有气体元素自身是非活化的，它不会对结晶半导体膜105有不利的影响。作为稀有气体元素，使用从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)中选择的一种或多种。本发明特征在于这些稀有气体元素用作以形成吸气位置的离子源，形成含有这些元素的半导体膜以获得吸气位置。
为了保证实现吸气，要求随后实施热处理。通过炉内退火或RTA实施该热处理。在采用了炉内退火的情况下，在氮气气氛中在450℃到600℃实施0.5到12小时的热处理。在RTA的情况下，用于加热的灯光源点亮1到60秒，最好30到60秒，且重复点亮1到10次，最好是2到6次。灯光源的发光强度任意确定，设定强度，使半导体膜被快速加热到约600℃到1000℃，最好约700℃到约750℃。
在吸气期间，用热能释放在要被吸出的区域(俘获位置(capture site))中的催化元素，这些催化元素并通过扩散迁移到吸气位置。因此，吸气与处理温度有关，处理温度越高，处理的时间周期越短。依据本发明，在吸气期间催化元素迁移的距离大致相当于半导体膜的厚度，如图2C中的箭头表示的，从而可以在较短的时间段内完成吸气。
即使在上述热处理中，含有稀有气体元素的半导体膜107不是结晶的，稀有气体元素的浓度是1×1019/cm3到1×1021/cm3，最好是1×1020/cm3到1×1021/cm3，浓度5×1020/cm3更好。这样考虑的原因如下：即使在上述处理温度范围内，残留在半导体膜中的稀有气体元素不再释出，从而抑制了膜的结晶。
在含有稀有气体的半导体膜(吸气位置)107中，如图14A到14C所示，作为稀有气体存在区109，认为3种图形。
图14A显示了一种状态，稀有气体元素出现在直到吸气位置107的膜厚度的中间处。在这种情况下，被吸取的催化元素可以从结晶半导体膜105迁移到稀有气体存在区109。
图14B显示了一种状态，稀有气体元素出现在整个吸气位置107。在这种情况下，由于催化元素的迁移距离短，可以在短时间段内实施吸气。
图14C显示了一种状态，稀有气体元素在从吸气位置107通过阻挡层106到达结晶半导体膜105。由于有不同原子大小的稀有气体元素的影响而要求阻挡层106编程多孔层。因此，催化元素同样能迁移到吸气位置107。由于在半导体膜中稀有气体元素自身是非活化的，它不会对结晶半导体膜105有不利的影响。
即使是用溅射或等离子CVD，通过改变膜形成功率，也可以获得如图14A到14C的稀有气体存在区。
在完成吸气后，非晶半导体107通过选择腐蚀除去。不用等离子，用CIF3干腐蚀，或用例如联氨的碱溶液和含有氢氧化四乙基铵((CH3)4NOH)的水溶液的碱溶液湿腐蚀。这时，阻挡层106起阻止腐蚀的作用。此后，阻挡层106可以用氟酸除去。
从而，如图2C所示，可以获得结晶半导体膜108，其催化元素浓度减少到1×1017/cm3或1×1017/cm3以下。由于催化元素的作用，结晶半导体膜108形成为薄条形或薄的平条形晶体，且从宏观上看时，每个晶体按确定的特定方向生长。结晶半导体膜108可用于光敏器件和太阳能电池的光电变换层，以及TFT的有源层。实施例模式2
含有稀有气体元素的半导体膜也可以用等离子CVD形成为吸气位置。
阻挡层106的形成方法与在实施例模式1中的形成方法相同，此后，用等离子CVD在阻挡层106上形成含有稀有气体元素的半导体膜107，其厚度为25到250nm。
在材料气体设为Ar∶SiH4＝500∶100(sccm)的状态下，膜形成压力是33.3Pa，膜形成功率是35W，衬底温度是300℃，形成含稀有气体元素的半导体膜107，而后，实施热处理，因此在结晶半导体膜105中的催化元素可以迁移到吸气位置(含稀有气体的半导体膜)107。因此，即使用等离子CVD形成吸气位置，也可以获得催化元素浓度减少到1×1017/cm3或1×1017/cm3以下的结晶半导体膜108。
如图17C所示，在形成含稀有气体的半导体膜107后，稀有气体元素(从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)中选择的一种或多种)可以通过离子掺杂添加到含稀有气体的半导体膜107中。因此，含稀有气体的半导体膜107形成后，添加不同原子大小的稀有气体，阻挡层106可以变得多孔。而且，在半导体膜107中引起更大的变形，借此，可以增大结晶半导体膜105和半导体膜107之间的腐蚀选择比。实施例模式3
图7A到7E图解说明了本发明的一个实施例模式。将描述一种方法，其中通过热处理，实施吸气形成晶体结构的半导体膜，通过用例如激光的强光照射，提高了半导体膜的结晶度。在图7A到7E中，使用如图1和2中所示的实施例模式1的相同参考数字。
图7A和7B显示了如实施例模式1中的相同的工艺。在衬底100上形成绝缘底膜101，非晶半导体膜102和含催化剂元素的涂层103，此后，通过热处理形成结晶半导体膜104。
然后，如图7C，爱结晶半导体膜104的表面上形成阻挡层106，并形成含稀有气体元素的半导体膜107。通过溅射、等离子CVD形成半导体膜107，以在膜形成期间含浓度为1×1020/cm3到2.5×1022/cm3的稀有气体元素。
如图7D所示，通过炉内退火或RTA实施热处理。在用炉内退火的情况下，在氮气气氛中在450℃到600℃实施0.5到12小时的热处理。在RTA的情况下，用于加热的灯光源点亮1到60秒，最好是30到60秒。灯光源的发射光强度是任意确定的；但是，光强应设定为将半导体膜快速加热到约600℃到约1000℃，最好是在约700℃到约750℃。即使用YAG激光，YLF激光或YVO4的二次谐波(波长：532nm)照射半导体膜，也可以实施吸气。在吸气期间，在俘获位置的催化元素通过热处理释放并通过扩散迁移到吸气位置。因此吸气与处理温度有关，处理温度越高，处理的时间周期越短。催化元素迁移的距离大致相当于半导体膜的厚度，如图7D中的箭头表示的，从而可以在较短的时间段内完成吸气。
即使在上述热处理中，半导体膜107不结晶，半导体膜107含有稀有气体元素的浓度是1×1019/cm3到1×1022/cm3，最好是1×1020/cm3到1×1021/cm3，浓度5×1020/cm3更好。这样考虑的原因如下：即使在上述处理温度范围内残留在半导体膜中的稀有气体元素不再释出，从而抑制了膜的结晶。
而后，半导体膜107通过选择腐蚀除去。不用等离子，用CIF3干腐蚀，或用例如联氨的碱溶液和含有氢氧化四乙基铵((CH3)4NOH)的水溶液的碱溶液湿腐蚀。这时，阻挡层106起阻止腐蚀的作用。此后，阻挡层106可以用氟酸除去。
为了提高结晶比率(晶体成分在膜总容量中的比率)，并校正残留在晶粒中的缺陷，如图7E所示，用激光照射结晶半导体膜104也有效。用光波长400nm或400nm以下的准分子激光器作为激光，使用YAG激光器的二次谐波或三次谐波。任何情况下，利用重复频率约10到1000Hz的脉冲激光和用重叠率90-95％的光学系统来把激光强度汇聚在100-400mJ/cm2，对结晶半导体膜104进行激光处理，并形成结晶半导体膜108。实施例模式4
图8图解说明了本发明的一个实施例模式，其中具有催化功能的金属元素添加到非晶半导体膜的整个表面，以便使膜结晶，同时实施吸气。
首先，如图8A所示，含催化剂元素的涂层302可以使用离心机涂覆，用含催化元素的水溶液或酒精溶液形成。或者，通过溅射、真空淀积、等离子处理等形成含含催化剂元素的涂层302。
而后，通过等离子CVD、低压CVD和溅射等形成非晶半导体膜303，其厚度为10到100nm，如图8B所示。而且，形成阻挡层304。形成这些膜的方法与实施例模式1中的方法相同。
然后，如图8C所示，通过实施例模式1中所述的溅射或实施例模式2中所述的等离子CVD，形成厚度25到250nm的半导体膜305，半导体膜305含有稀有气体元素的浓度是1×1019/cm3到1×1022/cm3，最好是1×1020/cm3到1×1021/cm3，浓度5×1020/cm3更好。通常，选择非晶硅膜。由于半导体膜305以后要被除去，因此想要形成低密度膜。
下面，如图8D所示，实施热处理。作为热处理的方法，包括使用电热炉的炉内退火，或使用卤素灯，金属卤素灯，氙弧灯，碳棒弧光灯，高压钠灯，高压水银灯等的RTA。
在实施RTA的情况下，用于加热的灯光源点亮1到60秒，最好30到60秒，再重复点亮1-10次，最好2到6次。灯光源的发光强度可任意设定；但是，光强应设置成使半导体膜被快速加热到约600℃到1000℃，最好约650℃到约750℃。即使在这样的高温下，只快速加热半导体膜，而衬底100自身不会扭曲变形。在实施炉内退火的情况下，在用于结晶的热处理前，通过在500℃进行约1小时的热处理，释放出具有非晶结构的半导体膜303中的氢。然后，用电热炉在氮气气氛中在550℃到600℃，最好是580℃实施热处理，从而使半导体膜303结晶。
在上述热处理中，催化元素渗入具有非晶结构的半导体膜303中，并向半导体膜305扩散(在图8D中用箭头表示的方向上)。因此，结晶和吸气通过热处理同时进行。
之后，通过选择腐蚀除去半导体膜305。可以不用等离子，而用CIF3干腐蚀，或用例如联氨的碱溶液和含有氢氧化四乙基铵((CH3)4NOH)的水溶液的碱溶液湿腐蚀。这时，阻挡层304起阻止腐蚀的作用。此后，阻挡层304可以用氟酸除去。
因此，如图8E所示，可获得含催化元素的浓度减少到1×1017/cm3或1×1017/cn3以下的晶体结构的半导体膜(第一半导体膜)306。为了提高结晶半导体膜306的结晶度，可以用与实施例模式1中相同的方法用激光照射半导体膜306。
这样形成的结晶半导体膜306由于催化元素的作用，形成为薄条形或薄的平条形晶体，且从宏观上看时，每个晶体按确定的特定方向生长。结晶半导体膜108可用于光敏器件和太阳能电池的光电变换层，以及TFT的有源层。实施例实施例1
本发明将用参考图1A-1D到图6图解说明实施例的方法来描述。本文中，将详细描述一种方法，并详细描述在同一衬底上同时制造像素部分和设在像素部分周边的驱动电路的TFT(n-沟道TFT和p-沟道TFT)。
在图1A中，可以使用玻璃衬底、石英衬底、陶瓷衬底等作为衬底100。或者，使用上面形成有绝缘膜的硅衬底、金属衬底或不锈钢衬底。而且，可以使用能经受住本实施例的热处理温度的耐热的塑料衬底。
如图1A所示，形成用例如氧化硅膜、氮化硅膜、氧氮化硅膜(siliconoxynitride)(SiOxNy)的绝缘膜制成的绝缘底膜101。绝缘底膜101的典型例是两层结构，其中，通过使用SiH4、NH3和N2O作为反应气体，形成厚度为50到100nm的第一氧氮化硅膜101a，和使用SiH4和N2O作为反应气体形成的厚度为100到150nm的第二氧氮化硅膜101b。
使在绝缘底膜101上形成的非晶半导体膜结晶来获得将成为有源层的半导体膜。形成厚度为30到60nm非晶半导体膜102。而后，使用离心机用镍酸溶液涂覆非晶半导体膜102的表面，镍酸溶液具有重量1到100ppm的金属元素(本实施例中是镍)，金属元素有促进结晶的催化功能，从而形成含催化剂元素的涂层103(图1B)。
当非晶半导体膜102与含催化剂元素的涂层103接触时，实施热处理使其结晶。在本实施例中通过RTA实施热处理。用于加热的灯光源点亮1到60秒，最好30到60秒，再重复点亮1-10次，最好2到6次。灯光源的发光强度可任意设定；但是，光强设定成使半导体膜被快速加热到约600℃到1000℃，最好约650℃到约750℃。即使在这样的高温下，只快速加热半导体膜，衬底100自身不会扭曲变形。因此，非晶半导体膜102结晶，以获得如图1C所示的结晶半导体膜104。
而且，为了提高结晶比率(晶体成分在膜总容量中的比率)，并校正残留在结晶颗粒中的缺陷，如图7E所示，用激光照射结晶半导体膜104也有效。用光波长为400nm或400nm以下的准分子激光器作为激光器，使用YAG激光的二次谐波或二次谐波。任何情况下，利用重复频率约10到1000Hz的脉冲激光和用重叠率90-95％的光学系统来使激光强度汇聚在100-400mJ/cm2，对结晶半导体膜104进行激光处理，并获得结晶半导体膜105。
然后，为了除去含在结晶半导体膜105中的催化元素，实施吸气。如图2A所示，在结晶半导体膜105上形成阻挡层106，如图2A所示。形成多孔膜，作为阻挡层106，它可以允许催化元素(镍)通过吸气位置，并防止用于除去吸气位置的腐蚀剂渗透。例如可以使用臭氧水处理形成的化学氧化物膜或氧化硅膜(SiOx)。在本说明书中，有这种性质的膜特指多孔膜。
然后，形成含稀有气体元素的半导体膜107作为吸气位置。在本实施例中，在Ar气体流速是50sccm，膜形成压力0.2Pa，功率为3Kw，衬底温度150℃的条件下，形成半导体膜107，使它含有的稀有气体元素的浓度为1×1019/cm3到1×1022/cm3，最好是1×1020/cm3到1×1021/cm3，浓度5×1020/cm3更好。
此后，通过用RTA实施热处理，因此在垂直方向上将催化元素迁移到吸气位置。加热条件如下所述：用于加热的灯光源点亮1到60秒，最好30到60秒，再重复点亮1-10次，最好2到6次。灯光源的发光强度可任意设定；但是，光强度设定成使半导体膜被快速加热到约600℃到1000℃，最好约700℃到约750℃。
在吸气完成后，非晶半导体膜107通过选择腐蚀除去。可以不用等离子，而用ClF3干腐蚀，或用例如联氨的碱溶液和含有氢氧化四乙基铵((CH3)4NOH)的水溶液的碱溶液湿腐蚀。这时，阻挡层106起阻止腐蚀的作用。此后，阻挡层106可以用氟酸除去。
为了提高结晶度，可以在结晶处理后用激光照射。而后，将得到的结晶半导体膜腐蚀成想要的形状，以获得以岛状方式分开的半导体膜1102到1106。
在形成结晶半导体膜1102到1106后，可以添加赋予p-型的杂质元素以控制n-沟道TFT的阈值(Vth)。作为对半导体赋予p-型的杂质元素，已知属于周期表的3族的元素如硼(B)，铝(Al)，镓(Ga)。
然后，形成用于覆盖以岛状方式分开的半导体膜1102到1106的栅极绝缘膜1107。通过等离子CVD或溅射，形成由含有硅(厚度：40到150nm)的绝缘膜构成的栅极绝缘膜1107。不用说，栅极绝缘膜1107能具有含有硅的绝缘膜的单层或多层结构。
在用氧化硅膜的情况下，可以通过混合TEOS(四乙基邻硅酸盐(tetraethylortho silicate)和O2，并通过等离子CVD在反应压力40Pa，衬底温度300℃到400℃，电功率密度为0.5到0.8W/cm2的高频(13.56MHz)下放电来形成栅极绝缘膜。在氧化硅膜形成后，通过在400℃到500℃温度退火，这样制造的氧化硅膜作为栅极绝缘膜展现出令人满意的特性。
在栅极绝缘膜1107上，氮化钽(TaN)1108作为第一导电膜(厚度：20到100nm)，钨(W)1109作为第二导电膜(厚度：100到400nm)叠在对方上。用于形成栅极的导电材料，是用使用从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)和铜(Cu)中选择元素，及其合金材料或含这些元素作为其主要成分的化合物材料。而且，可以使用半导体膜，例如掺杂杂质元素，例如磷，的多晶硅膜。而且，可以使用下列组合：钽(Ta)膜作为第一导电膜，且W膜作为第二导电膜的组合；氮化钽(TaN)膜作为第一导电膜，且Al膜作为第二导电膜的组合；和氮化钽(TaN)膜作为第一导电膜，且Cu膜作为第二导电膜的组合。
下面，抗蚀剂通过暴光制成的掩模1110到1115，如图3B，实施第一腐蚀以形成栅极和布线。可以使用感应耦合等离子体(ICP)腐蚀。对于腐蚀气体没有特别限制；但是，最好用CF4、C12和O2腐蚀W和TaN。在气体流速比率为25/25/10sccm，在压力1Pa下，用提供给线圈型电极的500W的RF(13.56MHz)电功率，通过产生等离子体来实施腐蚀。给衬底一边(样本阶段(sample stage)提供150W的RF(13.56MHz)电功率，这样基本上加负自偏电压。在第一腐蚀条件下，腐蚀W膜，使第一导电层的末端形成锥形。
而后，当用CF2和CL2作为第二腐蚀条件的腐蚀气体时，在气体流速比率为30/30(sccm)，在压力1Pa下，用提供给线圈型电极的500W的RF(13.56MHz)电功率，通过产生等离子体来实施腐蚀约30秒。还给衬底一边(样本阶段)提供20W的RF(13.56MHz)电功率，并加基本上是负的自偏电压。在CF2和CL2混合的第二腐蚀条件下，W膜和TaN膜腐蚀到相同程度。为了实施腐蚀而不在栅极绝缘膜上遗留残余，可以以比率10％到20％增加腐蚀时间。
在第一腐蚀中，由抗蚀层制成的掩模的形状适当，由于加到衬底一边的偏压作用，使第一和第二导电层形成锥形。圆锥角是15°到45°。因为第一腐蚀，形成由第一导电层和第二导电层(第一导电层1117a到1122a和第二导电层1117b到1122b)组合成的第一形状导电层1117到1122。参考数字1116指示栅极绝缘膜，栅极绝缘膜1116中未被第一形状导电层1117到1122覆盖的区域腐蚀到约20到50nm薄。
下面，实施第二腐蚀而不除去由抗蚀层制成的掩模1110到1115，如图3C所示。当用CF4、Cl2和O2作为腐蚀气体时，在气体流速比率为20/20/20sccm，在压力1Pa下，用提供给线圈型电极的500W的RF(13.56MHz)电功率，通过产生等离子体来实施第二腐蚀。还给衬底一边(样本阶段)提供20W的RF(13.56MHz)电功率，并向该处加低于第一腐蚀的自偏电压的自偏电压。在第三腐蚀条件下腐蚀W膜。W膜在第三腐蚀条件下进行各向异性腐蚀，从而形成第二形状导电层1124到1129(第一导电层1124a到1129a和第二导电层1124b到1129b)。参考数字1123指示栅极绝缘膜，栅极绝缘膜1123中未被第一形状导电层1117到1122覆盖的区域腐蚀到约20到50nm薄。
可以从产生的原子团或离子种类和反应产物的气体压力推测出混合气体CF4和CL2对W膜和TaN膜引起的腐蚀反应。当W和TaN的氟化物和氯化物的气体压力相互比较时，W的氟化物WF6的气体压力极高，WCl5，TaF5，TaCl5的气体压力在相当程度上相同。因此，W膜和TaN膜用混合气体CF4和Cl2一起腐蚀。但是当适量的O2添加到混合气体中时，CF4与O2反应产生CO和F，F电子团或F离子大量产生。结果，氟化物有高气体压力的W膜的腐蚀速度加快。另一方面，即使F增加了，TaN腐蚀速度的加快相对较小。而且，与W相比TaN可能被氧化，因此，通过添加O2，TaN的表面或多或少被氧化。由于TaN的氧化物不与氟化物或氯化物反应，TaN膜的腐蚀速度进一步降低。因此，在W膜和TaN膜间可以形成腐蚀不同的速度，与TaN膜相比，W膜的腐蚀速度可以加快。
实施第一掺杂而不除去抗蚀层，将n-型杂质元素添加到半导体层中。通过离子掺杂或离子注入来实施掺杂。以剂量1.5×1014原子/cm2和60到100keV的加速电压实施离子掺杂。作为n-型杂质元素，使用属于5族(通常是磷(P)或砷(As))的元素。在这种情况下，对于n-型杂质元素，第二形状的导电层1124到1128起掩模的作用，第一杂质元素区域1130到1134以自对准的方式形成。n-型杂质元素在浓度1×1016/cm3到1×1017/cm3的范围内添加到第一杂质区域1130到1134。
然后，如图4A所示，形成抗蚀剂掩模1135和1136，实施第二掺杂。抗蚀剂掩模1135保护其中形成有用于驱动电路的p-沟道TFT的半导体层的沟道形成区域和它的周边区域。抗蚀剂掩模1136保护其中形成有用于像素部分TFT的半导体层的沟道形成区域和它的周边区域。
在第二掺杂中，以剂量1.5×1015原子/cm2和60到100keV的加速电压掺杂磷(P)离子。本文中，通过利用第二形状的导电层1124到1128和栅极绝缘膜1123间的厚度差，在各半导体层中形成杂质区域。不用说，磷(P)不添加到由掩模1135和1136覆盖的区域。因此，形成第二杂质区域1180到1182和第三杂质区域1137和1141。n-型杂质元素按浓度范围是1×1020/cm3到1×1021/cm3添加到第三杂质区域1137到1141。而且，形成第二杂质区域，以便由于栅极绝缘膜厚度的区别而使其浓度低于第三杂质区域的浓度，而且n-型杂质元素按浓度范围是1×1018/cm3到1×1019/cm3添加到第二杂质区域。
然后，新形成抗蚀性掩模1142到1144，实施第三掺杂，如图4B所示。因为，第三掺杂，在形成p-沟道TFT的半导体层中，加入p-型导电类型的杂质元素，形成第四杂质区域1147和第五杂质区域1145和1146。以浓度范围为1×1018/cm3到1×1020/cm3添加p-型导电类型的杂质元素，形成第四杂质区域1147，与第二形状导电层重叠。而且，第五杂质区域1145和1146设计成按浓度范围为1×1020/cm3到1×1021/cm3添加p-型导电类型的杂质元素。注意，用预处理中，磷(P)加到第五杂质区域1146，它具有p-型导电类型，以其浓度的1.5到3倍加入p-型杂质元素。
在像素区域形成有存储电容器的半导体层中，形成第五杂质元素1148和1149，和第四杂质区域1150。
在上述处理期间，在各半导体层中形成具有n-型和p-型导电类型的杂质区域。第二形状导电层1124到1127成为栅极。而且，第二形状导电层1128成为在像素部分形成存储电容器的电极中的一个。而且在像素部分，第二形状导电层1129形成源布线。
然后，形成第一层间绝缘膜1151，以便充分覆盖层状结构的整个表面。通过等离子CVD和溅射，第一层间绝缘膜1151由含硅和氢的厚度100到200nm的绝缘膜组成。第一层间绝缘膜1151的最佳实施例是通过等离子CVD形成的厚度150nm的氧氮化硅膜。不用说，第一层间绝缘膜1151不限于氧氮化硅膜。也可使用含其它硅的绝缘膜的单层或多层结构。
而后，活化添加到各半导体层的杂质元素。使用退火炉或洁净炉，通过实施热处理来实现活化。在氮气气氛中，在400℃到700℃，通常是410℃到500℃实施热处理。另外，可以应用激光退火或快速热退火(RTA)。
在上述活化的同时，吸出在第三杂质区域1137，1139和1140和含高浓度磷的第五杂质区域1146和1149中用作结晶催化剂的镍，减少在将成为沟道形成区域的半导体层中的镍的主要浓度。结果，有沟道形成区域的TFT的截止电流减小，并由于有令人满意的结晶度因而获得高场效应迁移率，从而可以实现令人满意的特性。
然后，如图5所示，在第一层间绝缘膜1151上形成由有机绝缘材料制成的第二层间绝缘膜1174。然后，形成到达源布线1127的接触孔和到达各杂质区域的接触孔。
而后，用铝(Al)、钛(Ti)、钼(Mo)、钨(W)等形成布线和像素电极。例如，使用厚度为50到250nm的Ti膜的复合薄膜和厚度为300到500nm的Al-Ti合金膜构成的叠层膜。形成源极/漏极布线1160，连接布线1159和像素电极1161。
因此，可以在同一衬底上形成包括n-沟道TFT401、p-沟道TFT402和n-沟道TFT403的驱动电路406和包括n-沟道TFT404及存储电容器405的像素部分407。在本说明书中，为了方便这种衬底叫作活动矩阵衬底。在像素部分中的TFT可以是p-沟道TFT。
在驱动电路406中的n-沟道TFT401(第二n-沟道TFT)包括沟道形成区域1162，与形成栅极的第二形状导电层1124部分重叠的第二杂质区域1163，和起源极/漏极区域作用的第三杂质区域1164。p-沟道TFT402包括沟道形成区域1165，与形成栅极的第二形状导电层1125部分重叠的第四杂质区域1166，和起源极/漏极区域作用的第四杂质区域1167。n-沟道TFT403(第二n-沟道TFT)包括沟道形成区域1168，与形成栅极的第二形状导电层1126部分重叠的第二杂质区域1169，和起源极/漏极区域作用的第三杂质区域1170。通过使用这种n-沟道TFT和p-沟道TFT，可以形成移位寄存器电路，缓冲电路，电平移位电路，门锁电路等。尤其是，n-沟道TFT401或403的结构适合于有高驱动电压的缓冲电路，以防止因热载流子效应所致的损坏。
在像素部分407中的像素TFT404(第一n-沟道TFT)包括沟道形成区域1171，在形成栅极的第二形状导电层1128外形成的第一杂质区域1172，和起源极/漏极区域作用的第三杂质区域1173。而且，在其作用是存储电容器405的电极中的一种电极的半导体层中，形成第四杂质区域1176和第五杂质区域1177。存储电容器405由第二形状电极1129和半导体层1106和使用绝缘膜(与栅极膜相同)作为介质组成。
图6显示了像素部分407的顶视图。图6显示了几乎一个像素的顶视图，这里用的参考数字与图5中相同。而且，线A-A□到B-B□的截面结构相应于图5。在图6所示的像素结构中，通过在不同层上形成栅极布线和栅极，栅极布线可以与半导体层重叠，栅极布线还有光屏蔽膜的功能。而且，露出的像素电极的末端与源布线重叠，因此在像素电极间的间隙是光屏蔽的，从而，可以省略光屏蔽膜(黑色矩阵(black matrix))。结果，与已有技术相比，增加了开口比率。
依据本发明，依据像素部分和驱动电路要求的电路标准规范，能使形成各电路的TFT有最佳的结构，可以改善半导体器件的操作性能和可靠性。更具体的是，由于用n-沟道TFT，LDD结构可依据电路标准规范变化。如上所述，在驱动电路中的n-沟道TFT具有与栅极部分重叠的LDD结构，从而，TFT主要防止由于热载流子效应造成的损害。像素部分中的n-沟道TFT具有不与栅极重叠的LDD结构，这减小截止电流极有效。依据本发明，提供了一种在同一衬底上使用6个遮光掩膜的技术形成具有不同结构的n-沟道TFT，和p-沟道TFT。而且，虽然还要求一个以上的遮光掩膜，通过形成透明的导电膜像素电极，可以形成传输型显示装置。实施例2
在本实施例中，本发明可以适用于底栅型TFT的制造工艺。将参考图15A-15E和16A-16C简单描述底栅型TFT的制造工艺。
在衬底50上形成绝缘膜(未显示)，例如氧化硅膜，氮化硅膜，或氧氮化硅膜。形成用于形成栅极的导电膜，并构图成预定形状，以获得栅极51。从Ta，Ti，W，Mo，Cr，或Al中选出一种元素用于导电膜。或者，可以使用含这些元素中的任一种作为其主要成分的导电膜(图15A)。
然后，形成栅极膜52。栅极膜可以具有氧化硅膜，氮化硅膜，氧氮化硅膜的单层结构或这些膜中任一种的多层结构(图15B)。
然后，通过温度CVD，等离子CVD，低压CVD，气相淀积或溅射形成的非晶硅膜53，其厚度为10到150nm。栅极绝缘膜52和非晶硅膜53可以通过相同方法形成，因此它们可以连续形成。通过连续形成栅极绝缘膜52和非晶硅膜53，其表面不暴露于气氛中，可以防止被污染，并可以减小将制造的TFT的特性和阈电压的改变(图15C)。
用催化元素涂覆非晶硅膜53以促进结晶，从而形成含催化元素的层54。然后，实施热处理以形成结晶硅膜55。
在结晶后，在结晶硅膜55上形成阻挡层56。可以使用如实施例模式1中所述的膜作为阻挡层56。在本实施例中，形成多孔膜，它可允许催化元素(镍)通过到吸气位置，并防止所用的用于除去吸气位置的腐蚀剂渗入。或者，通过用臭氧水处理形成化学氧化膜(图15D)。
然后，形成含稀有气体元素的半导体膜57作为吸气位置。在本实施例中，在Ar气体流速50sccm，膜形成压力0.2Pa，功率3KW和衬底温度150℃的条件下，形成半导体膜57，它含有的稀有气体元素的浓度为1×1019/cm3到1×1022/cm3，最好是1×1020/cm3到1×1021/cm3，浓度5×1020/cm3更好。
然后，实施热处理以将催化元素从结晶半导体膜55迁移(吸出)到吸气位置57。可以通过RTA或炉内退火实施热处理。由于热处理，结晶半导体膜55中的催化气体元素的浓度可以减小到1×1017/cm3或1×1017/cm3以下。
在吸气后，除去吸气位置57和阻挡层56。
然后，在后来添加杂质的工艺中用于保护结晶硅膜(沟道形成区域)的绝缘膜58形成厚度为100到400nm。形成绝缘膜58，以防止当添加杂质时结晶硅膜直接暴露在等离子中，并连续的控制杂质浓度。
然后，n-型杂质元素添加到将要成为n-沟道TFT的结晶硅膜，并向将要成为p-沟道TFT的结晶硅膜添加p-型杂质元素，从而，形成源极区域，漏极区域和LDD区域。
然后，活化添加到结晶硅膜的杂质元素。然后，除去在结晶硅膜上的绝缘膜58，并将结晶硅膜构图成想要的形状。而后，形成层间绝缘膜59。由例如氧化硅膜，氮化硅膜，氧氮化硅膜等形成为厚度500到1500nm的层间绝缘膜59然后，形成到达各TFT的源极区域或漏极区域的接触孔，并形成使各个TFT相互之间电连接的布线60。
如上所述，本发明的应用与TFT的形状无关。实施例3
图10显示了活动矩阵驱动型发光器件的结构例。驱动电路部分650的n-沟道TFT652和p-沟道TFT653，和如图10所示的像素部分651的转换TFT654和电流控制TFT655依据本发明以与第一实施例相同的方法制造。
在栅极608到611的上表面上形成由氮化硅或氧氮化硅制成的第一层间绝缘膜618，并用作保护膜。而且，形成由例如聚酰亚胺或丙烯酸树脂的有机树脂材料制成的第二层间绝缘膜619作为整平膜。
驱动电路部分650的电路结构在栅极信号一边的驱动电路和数据信号一边的驱动电路间变动，但是，此处不再描述。布线612和613连接到n-沟道TFT652和p-沟道TFT653，使用这些TFT形成移位寄存器，门锁电路和缓冲电路。
在像素部分651中，数据布线614连到转换TFT的源极一边，在漏极一边的布线615连到电流控制TFT655的栅极611。而且，电流控制TFT655的源极一边连到电源供应电路617，在漏极一边的电极616连到发光元件的正极。
在上述布线中，形成由例如氮化硅的有机绝缘材料制成的第三层间绝缘膜620。由于有机树脂材料有吸水性，所以有机树脂材料吸水。当它的水再次释放时，水给有机化合物共氧，而使有机透光元件变坏。因而，为了防止水并排水，在第三层间绝缘膜620上形成由氮化硅或硅氧化物制成的第四绝缘膜621。或者，也可不用第三层间绝缘膜620，只形成第四绝缘膜621。
在第四绝缘膜621上形成有机发光元件627，由透明导电材料例如ITO(氧化铟锡)制成的阳极622，具有空穴注入层的有机化合物层，空穴传输层，发光层等，和由例如MgAg或LiF的碱金属或碱土金属制成的阴极625构成有机发光元件627。有机化合物层625的结构可以任意确定。
有机化合物层624和阴极625不能进行湿处理(即，用药液腐蚀或用水洗涤)，因此设在第四绝缘膜621上的由光敏树脂材料制成的划分层623与阳极622一致。形成划分层623以便覆盖阳极622的末端。更具体的，通过涂覆负性抗蚀剂，而后焙烧，厚度约为1到2□m的形成划分层623而后，使用预定图形的光掩模，用紫外光照射，使负性抗蚀层曝光。如果使用具有低透射率的负性抗蚀材料，抗蚀材料的光敏比率就在膜的厚度方向上变化。如果显影这种抗蚀材料，图形的末端可以制成反锥状。不用说，这种划分层可以通过使用光敏聚酰亚胺等形成。
含具有小的功函数的镁(Mg)，锂(Li)，或钙(Ca)的材料用于阴极625。最好使用由MgAg(Mg和Ag以比例10∶1混合获得的材料)制成的电极。或者可以使用MgAgAl电极，LiAl电极，或LiFAl电极。在阴极625上，第五绝缘膜由氮化硅或DLC膜形成，其厚度为2到30m，最好为5到10nm。可以通过CVD形成DLC膜。即使在100℃或100℃以下形成DLC膜时，也可以形成DLC膜，以便用好的覆盖层(coverage)覆盖划分层623的末端。可以通过混合小量的氧或氮减小DLC膜的内应力，DLC膜可以用作保护膜。已知DLC膜对于氧气，CO，CO2，H2O等具有高气体阻挡性质。要求在阴极625形成后连续的形成第五绝缘膜626而不暴露于气氛中。这是因为在阴极625和有机化合物层634之间的界面状态对有机发光元件的发光效率影响很大。
因此，通过形成有机化合物层624和阴极层625而不使它们与划分层623接触，获得有机发光元件，从而，可以防止由于热应力造成的断裂。而且，由于有机化合物层624对于氧气和水是最薄弱的，形成氮化硅膜，氧氮化硅膜或DLC膜626以便阻止氧气和水。而且这些膜还具有防止有机化合物层624的碱金属元素从中泄漏出的功能。
在图10中转换TFT654具有多栅极结构，在电流控制TFT655中，设置LDD以便与栅极重叠。使用多晶硅的TFT展现出高操作速度，因此可能发生热载流子注入损害等。因而，能有效制造能够显示令人满意的图像(具有高度操作性能)的高度可靠的显示装置，依据像素功能形成具有不同结构的TFT(即具有足够低的截止电流的转换TFT和抗热载流子注入的电流控制TFT)。
如图10中所示，在形成TFT654和655的半导体膜下(在衬底601一边)形成绝缘底膜602。在半导体膜上形成第一层间绝缘膜618。另一方面，在有机发光元件627下上形成第四绝缘膜621。在有机发光元件627下形成第四绝缘膜626。考虑到从衬底601和有机发光元件627产生例如钠的碱金属，TFT654和655对于碱金属最薄弱。用绝缘底膜602和第一层间绝缘膜618围绕TFT654和655，以阻止碱金属。有机发光元件627对于氧气和水最薄弱，所以形成第四绝缘膜621和第五绝缘膜618以便阻止氧气和水。第四和第五绝缘膜621和626具有防止有机发光元件627的碱金属从中释出的功能。
作为制造具有如图10所示的结构的有机发光器件的有效方法的实例，可以采用通过溅射连续形成第四绝缘膜621和例如ITO的由透明导电膜制成的阴极622的工艺。为了形成提纯氮化硅膜或氧氮化硅膜而不显著破坏由有机绝缘膜制成的第二层间绝缘膜619，适宜用溅射。
如上所述，通过组合TFT和有机发光器件形成像素部分，从而可以完成发光器件。在这种发光器件中，用TFT还可以在同一衬底上形成驱动电路。通过用由氮化硅或氧氮化硅制成的阻止层和保护膜围绕半导体膜的下层一边和上层一边，栅极绝缘膜，和栅极，可以防止碱金属和有机物质污染。另一方面，有机发光元件的一部分中包含碱金属，并用由氮化硅或氧氮化硅制成的保护膜和由含氮化硅或碳作为主要成分的绝缘膜围绕，从而防止氧气和水从外部进入。
因此，通过应用本发明的吸气方式，可以形成令人满意的结晶半导体膜。而且，通过使用这种半导体膜制造TFT，可以造出具有令人满意的特性的TFT。而且，依据本发明，可以形成具有驱动电路和像素部分要求的不同特性的TFT，并可制成能实施令人满意的显示的发光器件。实施例4
本文中，将参考图18描述与实施例3不同的发光器件的制造工艺的实例。
用依据本发明的实施例3相同的方法，形成第一层间绝缘膜618。然后，形成第二层间绝缘膜701。可以形成平均厚度1.0到2.0□m的无机绝缘材料膜，作为第二层间绝缘膜701，可以通过已知的溅射或等离子CVD形成有机树脂材料作无机树脂材料的氧化硅膜或氧氮化硅膜。在使用氧氮化硅膜的情况下，用SiN4和N2O作为原材料气体，在压力0.3托，衬底温度400℃，RF输出100W，SiH4气流速度400sccm的条件下，可以通过等离子CVD设备形成膜。而且，可以使用SOG膜，作为第二层间绝缘膜701。热而且，可以使用由丙烯酸树脂等制成的有机绝缘膜制造第二层间绝缘膜。
在由无机绝缘膜形成第二层间绝缘膜701时，最好通过称为化学机械抛光(CMP)的技术抛光，以平整第二层间绝缘膜701的表面。CMP方法，是在作为基准的将处理的物质表面基础上对表面进行化学或机械平整的工艺。通常，抛光布或抛光垫(在本说明书中，统称为“垫”)贴到台板(platen)或抛光轮上，当砂浆(slurry)加入将处理的物质和垫之间时，分别旋转或摇动台板或抛光轮和将处理的物质，从而通过化学和机械功能抛光将处理的物质表面。在通过CMP方式完成平整后，第二层间绝缘膜701的平均厚度是约1.0到2.0μm。
然后，依据实施例3形成第三绝缘膜702和第四绝缘膜703。有氮化硅或氧氮化硅制成的第四绝缘膜703保护作为TFT的主要构件的半导体膜，使其不被碱金属和含在有机化合物层706中的有机物质污染，防止有机化合物层706被氧气和水份损害。
下面，在第四绝缘膜703上形成厚度为80到120nm的透明导电膜，而后，经腐蚀形成阳极704。在本实施例中，使用在ITO膜中或氧化铟膜中混合2到20％的氧化锌(ZnO)获得的透明导电膜作为透明电极。
为了形成划分层705，形成抗蚀剂膜，聚酰亚胺膜，聚酰胺膜，丙烯酸膜，苯并环丁烯(benzocyclobutene)(BCB)膜，氧化硅膜等。只要材料具有绝缘性质，划分层705可以由有机材料或无机材料制成。在形成划分层705的情况下，使用光敏丙烯酸树脂，最好在腐蚀光敏丙烯酸膜后在180℃到350℃实施热处理。而且在形成划分层705的情况下，使用非光敏丙烯酸膜，最好在180℃到350℃实施热处理，而后腐蚀形成划分层705。而且在使用氧化硅膜的情况下，可以通过CVD来形成膜。
然后，在阳极704和划分层705上通过气相淀积形成有机化合物层706和阴极707。在本实施例中，虽然MgAg电极用作发光元件的阴极，但也可以使用其他的现有材料。除要被叠层的发光层外，通过组合例如空穴注射层，空穴输送层，电子输送层，电子注射层，缓冲层的多层膜来形成有机化合物膜706。有机化合物层706的具体结构可以任意设定。
因此，形成由阳极704，有机化合物层706和阴极707组成的有机发光元件708。
然后，依据实施例3，形成例如DLC膜的绝缘膜的第五绝缘膜709。因此，可以如图18制造具有錐形划分层的发光器件。
如属上述，应用本发明的吸气方法，可以形成令人满意的结晶半导体膜，并可以使用这种半导体膜制造具有令人满意的特性的TFT。而且，依据本发明，用驱动电路和像素部分可以形成具有要求的不同特性的TFT，并可制成能实施令人满意的显示的发光器件。实施例5
在本实施例中，将显示通过测定依据本发明制造的TFT的可靠性和电学特性而获得的结果。
图19A显示了通过测定n-沟道TFT的可靠性获得的结果。
本发明的申请者通过检测10年保证电压(guarantee伏特age)评价了它的可靠性。本文中，通过绘制应力电压(stress伏特age)倒数的半对数曲线图获得10年的保证电压，并从获得的线性关系评价了寿命为10年的应力电压，假定当TFT迁移率的最大值(μFE(max))变化10％时的时间段为寿命。当测定依据本发明制造的TFT(驱动电路)时，当Lov的长度是1.0μm时，10年的应力电压是17.7伏特，当Lov的长度是1.7μm时，10年的应力电压是19.0伏特。因此，这样制造的TFT具有高度可靠性。
而且，图19B显示了依据本发明制造的TFT的Ld-Vg曲线。在源极电压(Vs)是0伏特时且漏极电压(Vd)是1伏特到14伏特时实施测定。实际测得的值如下：像素TFT具有沟道长度(L)为4.5□2μm，沟道宽度(W)为3μm。
像素TFT具有压低至1pA或1pA以下的截止电流(Ioff)，当Vg高时，Ioff的快速和猛烈增高被抑制。而且，可以获得令人满意的特性，其中，场效应迁移率是100到130(cm2/Vs)，S-值是0.174到0.185(V/dec)。
从上述结果可以了解，不增加工艺的数量，可以制造具有想要的性能，具有不同结构，的高度可靠的TFT。实施例6
在有源矩阵型显示(液晶显示装置)中，可以使用通过实现本发明形成的CMOS电路和像素部分。也就是，本发明可以在所有与液晶显示装置的显示部分整合的电子装置中实现。
作为这种电子装置，指摄像机，数码相机，放映机(背投型或前投型)，头架显示器(head mount display)(护目镜型显示器)(goggle type display)，个人计算机，便携式信息终端(移动式计算机，便携式电话或电子图书)等。在图11，12和13中显示了它们的实例。
图11A显示了包括机身2001，图像输入部分2002，显示部分2003和键盘2004的个人计算机。
图11B显示了摄影机，它包括：机身2101，显示部分2102，语音输入部分2103，操作开关2104，电池2105和图像接收装置2106。
图11C显示了移动式计算机，它包括：机身2201，摄像部分2202，图像接收部分2203，操作开关2204和显示部分2205。
图11D显示了护目镜型显示器，它包括：机身2301，显示部分2302，腿部分2303。
图11E显示了使用借助程序记录的记录媒体(下文中称作记录媒体)的播放机，它包括：机身2401，显示部分2402，扬声器部分2403，记录媒体2404，和操作开关2405。播放机使用DVD(数字多用途光盘(digital versatile disc))或CD作为记录媒体，并可以欣赏音乐，欣赏电影，玩游戏和上网。
图11F显示了数码相机，它包括：机身2501，显示部分2502，眼接触部分2503，操作开关2504和图像接收部分(未图解说明)。
图12A显示了前投型放映机，它包括：投射装置2601和屏2602。
图12B显示了背投型放映机，它包括：机身2701，投射装置2702，镜2703，和屏2704。
而且，图12C是显示图12A，12B中的投射装置2601和2702的结构的实例的图。
投射装置2601或2702由光源光学系统2801，镜2802，2804到2808，分光镜2803，棱镜2807，液晶显示装置2808，相差板2809，和投射光学系统2810构成。投射光学系统2810由包括投影透镜的光学系统构成。虽然实施例显示为3板式，但是本实施例不特别局限于此，例如，单板式。而且，执行本实施例的人可以适当的提供光学系统，例如光学透镜，具有偏光功能的膜，用于调节相位差的膜或在图12C中以箭头标记显示的光路中的IR膜。
而且，图12D是显示在图12C中的光源光学系统2801的结构的实例的图。依据本实施例，光源光学系统2801由反射器2811，光源2812，透镜阵列2813和2814，偏光(polarization)变换元件2815和聚焦透镜2816构成。而且，在图12D中显示的光源光学系统只是一个实例，本实施例不特别局限于此。例如，执行本实施例的人可以适当的提供光学系统，例如光学透镜，具有偏光功能的膜，用于调节相位差的膜或在光源光学系统中的IR膜。
但是依据图12所示的投影机，显示了使用传输型电光设备的情况，应用反射型液晶显示装置的实例未图解说明。
图13A显示了便携式电话，它包括：显示面板3001，操作面板3002。显示面板3001和操作面板3002在连接部分3003互相连接。在连接部分3003，设有显示面板的显示部分3003的面和设有操作面板3002的操作键3006的面间的角度口可以任意改变。而且，还可包括语音输出部分3005，操作键3010，电源开关3007，声音输入部分3008和天线3009。
图13B显示了便携式书(电子图书)，它包括：机身3001，显示部分3002，3003，记录媒体3004，操作开关3005和天线3006。
图13C显示了显示器，它包括：机身3101，支承基座3102和显示部分3103。
如上所述，应用本发明的范围很宽，并适用于所有电子设备领域。本发明的电子设备可以通过任意组合实施例模式1到4和实施例1和2来应用。
依据本发明，当半导体膜在低温下结晶时，使用催化元素以促进结晶，催化元数可以有效地从半导体膜中除去，或可以减小催化元素的浓度。而且由于用于吸气的稀有气体元素在半导体膜中是非活化的，元素不引起例如在TFT的阈值电压中的波动的负面影响。
而且依据本发明，通过使用6个光掩模，可以在同一衬底上形成具有不同LDD结构的n-沟道TFT和p-沟道TFT。通过使用这种有源矩阵衬底(activematrix substrate)，可以在同一衬底上形成液晶显示装置和具有发光层的显示装置。
光掩模数量的减少提高了生产率，可是，依据本发明，通过如上所述的优化n-沟道TFT的LDD结构，可以同时增强有源矩阵衬底的可靠性和操作特性。
如上所述，通过使用充分减小了催化元素浓度的半导体膜作为有源层，可增强TFT的特性，且通过以本发明公开的方式制造TFT，可以制成具有高性能的半导体器件和液晶显示装置。
许多其它改进和明显，本领域的技术人员可以在不脱离本发明的范围和精神的情况下容易进行各种该型。因此，要求保护的发明范围不仅限于本文中的描述，而应广泛解释。

Claims (198)

1.一种半导体器件，包括：第一n-沟道TFT，设在衬底上；第二n-沟道TFT，设在上述衬底上；上述衬底上的p-沟道TFT；第一杂质区域和第二杂质区域，设在第一n-沟道TFT的半导体层中，和栅极外；第三杂质区域，设在第二n-沟道TFT的半导体层中，且设置成与栅极部分重叠，第三杂质区域设在栅极外；第四杂质区域，设在p-沟道TFT的半导体层中，且设置成与栅极部分重叠；和第五杂质区域，设在p-沟道TFT的半导体层中，且设在栅极外的衬底上。
2.依据权利要求1的半导体器件，其中，在缓冲电路中设置第二n-沟道TFT。
3.一种半导体器件，包括：第一n-沟道TFT，设在衬底上；第二n-沟道TFT，设在所述衬底上；p-沟道TFT，设在所述衬底上；第一杂质区域，设在第一n-沟道TFT的半导体层中，将成为LDD区域；和源/漏区的第二杂质区域，设在栅极外的第一n-沟道TFT的半导体层中；第三杂质区域，设在第二n-沟道TFT的半导体层中，将成为LDD区域，所述第三杂质区域设置成与栅极部分重叠，将要成为源极/漏极区域的第三杂质区域设在栅极外；第四杂质区域，形成在p-沟道TFT的半导体层中，将要成为LDD区域，所述第四杂质区域设置成与栅极部分重叠；和源极/漏极区域的第五杂质区域，设在栅极外的p-沟道TFT的半导体层中。
4.依据权利要求3的半导体器件，其中，在缓冲电路中设置第二n-沟道TFT。
5.一种半导体器件，包括：第一n-沟道TFT，设在衬底上和像素部分中；第二n-沟道TFT，设在所述衬底上和驱动电路中；p-沟道TFT，设在所述衬底上和所述驱动电路中；第一杂质区域和第二杂质区域，设在第一n-沟道TFT的半导体层中和栅极外；第三杂质区域，设在第二n-沟道TFT的半导体层中，第三杂质区域设置成与栅极部分重叠，第三杂质区域设在栅极外；第四杂质区域，设在p-沟道TFT的半导体层中，第四杂质区域设置成与栅极部分重叠；和第五杂质区域，设在栅极外的p-沟道TFT的半导体层中。
6.依据权利要求5的半导体器件，其中，在缓冲电路中设置第二n-沟道TFT。
7.一种半导体器件，包括：第一n-沟道TFT，设在像素部分中的衬底上；第二n-沟道TFT，设在驱动电路中的所述衬底上；p-沟道TFT，设在所述驱动电路中的所述衬底上；第一杂质区域，设在第一n-沟道TFT的半导体层中，将成为LDD区域；源/漏区的第二杂质区域，设在栅极外和第一n-沟道TFT的半导体层中；第三杂质区域，设在第二n-沟道TFT的半导体层中，将成为LDD区域，所述第三杂质区域设置成与栅极部分重叠，源极/漏极区域的第三杂质区域设在栅极外；和第四杂质区域，设在p-沟道TFT的半导体层中，将要成为LDD区域，所述第四杂质区域设置成与栅极部分重叠；和源极/漏极区域的第五杂质区域，设在栅极外。
8.依据权利要求7的半导体器件，其中，在缓冲电路中设置第二n-沟道TFT。
9.依据权利要求1的半导体器件，其中，所述半导体器件是个人计算机。
10.依据权利要求1的半导体器件，其中，所述半导体器件是摄影机。
11.依据权利要求1的半导体器件，其中，所述半导体器件是移动式计算机。
12.依据权利要求1的半导体器件，其中，所述半导体器件是护目镜型显示器。
13.依据权利要求1的半导体器件，其中，所述半导体器件是使用记录媒体的播放机。
14.依据权利要求1的半导体器件，其中，所述半导体器件是数码相机。
15.依据权利要求1的半导体器件，其中，所述半导体器件是前投型放映机。
16.依据权利要求1的半导体器件，其中，所述半导体器件是背投型放映机。
17.依据权利要求1的半导体器件，其中，所述半导体器件是便携式电话。
18.依据权利要求1的半导体器件，其中，所述半导体器件是电子图书。
19.依据权利要求3的半导体器件，其中，所述半导体器件是个人计算机。
20.依据权利要求3的半导体器件，其中，所述半导体器件是摄影机。
21.依据权利要求3的半导体器件，其中，所述半导体器件是移动式计算机。
22.依据权利要求3的半导体器件，其中，所述半导体器件是护目镜型显示器。
23.依据权利要求3的半导体器件，其中，所述半导体器件是使用记录媒体的播放机。
24.依据权利要求3的半导体器件，其中，所述半导体器件是数码相机。
25.依据权利要求3的半导体器件，其中，所述半导体器件是前投型放映机。
26.依据权利要求3的半导体器件，其中，所述半导体器件是背投型放映机。
27.依据权利要求3的半导体器件，其中，所述半导体器件是便携式电话。
28.依据权利要求3的半导体器件，其中，所述半导体器件是电子图书。
29.依据权利要求5的半导体器件，其中，所述半导体器件是个人计算机。
30.依据权利要求5的半导体器件，其中，所述半导体器件是摄影机。
31.依据权利要求5的半导体器件，其中，所述半导体器件是移动式计算机。
32.依据权利要求5的半导体器件，其中，所述半导体器件是护目镜型显示器。
33.依据权利要求5的半导体器件，其中，所述半导体器件是使用记录媒体的播放机。
34.依据权利要求5的半导体器件，其中，所述半导体器件是数码相机。
35.依据权利要求5的半导体器件，其中，所述半导体器件是前投型放映机。
36.依据权利要求5的半导体器件，其中，所述半导体器件是背投型放映机。
37.依据权利要求5的半导体器件，其中，所述半导体器件是便携式电话。
38.依据权利要求5的半导体器件，其中，所述半导体器件是电子图书。
39.依据权利要求7的半导体器件，其中，所述半导体器件是个人计算机。
40.依据权利要求7的半导体器件，其中，所述半导体器件是摄影机。
41.依据权利要求7的半导体器件，其中，所述半导体器件是移动式计算机。
42.依据权利要求7的半导体器件，其中，所述半导体器件是护目镜型显示器。
43.依据权利要求7的半导体器件，其中，所述半导体器件是使用记录媒体的播放机。
44.依据权利要求7的半导体器件，其中，所述半导体器件是数码相机。
45.依据权利要求7的半导体器件，其中，所述半导体器件是前投型放映机。
46.依据权利要求7的半导体器件，其中，所述半导体器件是背投型放映机。
47.依据权利要求7的半导体器件，其中，所述半导体器件是便携式电话。
48.依据权利要求7的半导体器件，其中，所述半导体器件是电子图书。
49.一种制造半导体器件的方法，包括下列步骤：在绝缘表面上形成以硅作为主要成分的非晶半导体膜；向非晶半导体膜添加促进结晶的催化元素；在所述添加上述催化元素之后，实施第一热处理，以形成结晶半导体膜；在结晶半导体膜上形成阻挡层；在阻挡层上形成含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；通过第二热处理将催化元素迁移到含稀有气体元素的半导体膜；和除去包含稀有气体元素的半导体膜。
50.依据权利要求49的方法，其中，阻挡层是用臭氧水形成的化学氧化膜。
51.依据权利要求49的方法，其中，用等离子处理通过氧化非晶半导体的表面来形成阻挡层。
52.依据权利要求49的方法，其中，通过在含氧气的气氛中用紫外线照射以产生臭氧来形成阻挡层，从而氧化非晶半导体膜的表面。
53.依据权利要求49的方法，其中，阻挡层是用厚度1到10nm的膜形成的多孔膜。
54.依据权利要求49的方法，其中，该稀有气体元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)中选择出的一种或多种。
55.依据权利要求49的方法，其中，通过从卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯中选择一种或多种灯进行照射，来实施第一热处理。
56.依据权利要求49的方法，其中，用电热炉实施第一热处理。
57.依据权要求49的方法，其中，通过卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯中选择出的一种或多种灯进行照射，来实施第二热处理。
58.依据权利要求49的方法，其中，用电热炉实施第二热处理。
59.依据权利要求49的方法，其中，催化元素是从铁(Fe)，镍(Ni)，钴(Co)，钌(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)，铜(Cu)和金(Au)中选取的一种或多种元素。
60.一种制造半导体器件的方法，包括下列步骤：在绝缘表面上形成以硅作为主要成分的非晶半导体膜；向非晶半导体膜添加促进结晶的催化元素，以便通过实施第一热处理形成结晶半导体膜；用激光照射结晶半导体膜；在结晶半导体膜上形成阻挡层；在阻挡层上形成含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；通过第二热处理将催化元素迁移到含稀有气体元素的半导体膜；和除去包含稀有气体元素的半导体膜。
61.依据权利要求60的方法，其中，阻挡层是用臭氧水形成的化学氧化物膜。
62.依据权利要求60的方法，其中，用等离子加工通过氧化非晶半导体的表面来形成阻挡层。
63.依据权利要求60的方法，其中，通过在含氧气的空气中用紫外线照射以产生臭氧来形成阻挡层，从而氧化非晶半导体膜的表面。
64.依据权利要求60的方法，其中，阻挡层是用厚度1到10nm的膜形成的多孔膜。
65.依据权利要求60的方法，其中，该稀有气体元素是从其组成为氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)的组中选择一种或多种。
66.依据权利要求60的方法，其中，通过从其组成为卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯的组中选择一种或多种进行照射，来实施第一热处理。
67.依据权利要求60的方法，其中，用电热炉实施第一热处理。
68.依据权利要求60的方法，其中，通过从卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯中选择出的一种或多种灯进行照射，来实施第二热处理。
69.依据权利要求60的方法，其中，用电热炉实施第二热处理。
70.依据权利要求60的方法，其中，催化元素是从铁(Fe)，镍(Ni)，钴(Co)，钌(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)，铜(Cu)和金(Au)中选取的一种或多种元素。
71.一种制造半导体器件的方法，包括下列步骤：在绝缘表面上形成以硅作为主要成分非晶半导体膜；向非晶半导体膜添加促进结晶的催化元素，以便通过实施第一热处理形成结晶半导体膜；在结晶半导体膜上形成阻挡层；在阻挡层上形成含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；通过第二热处理将催化元素迁移到含稀有气体元素的半导体膜；除去包含稀有气体元素的半导体膜；和用激光照射结晶半导体膜。
72.依据权利要求71的方法，其中，阻挡层是用臭氧水形成的化学氧化膜。
73.依据权利要求71的方法，其中，用等离子处理通过氧化非晶半导体的表面来形成阻挡层。
74.依据权利要求71的方法，其中，通过在含氧气的气氛中用紫外线照射以产生臭氧来形成阻挡层，从而氧化非晶半导体膜的表面。
75.依据权利要求71的方法，其中，阻挡层是用厚度1到10nm的膜形成的多孔膜。
76.依据权利要求71的方法，其中，该稀有气体元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)中选择出的一种或多种元素。
77.依据权利要求71的方法，其中，通过从卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯中选择出的一种或多种灯进行照射，来实施第一热处理。
78.依据权利要求71的方法，其中，用电热炉实施第一热处理。
79.依据权利要求71的方法，其中，通过从卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯中选择出的一种或多种灯进行照射，来实施第二热处理。
80.依据权利要求71的方法，其中，用电热炉实施第二热处理。
81.依据权利要求71的方法，其中，催化元素是从铁(Fe)，镍(Ni)，钴(Co)，钌(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)，铜(Cu)和金(Au)中选取的一种或多种元素。
82.一种制造半导体器件的方法，包括下列步骤：在绝缘表面上形成以硅作为主要成分的非晶半导体膜；向非晶半导体膜添加促进结晶的催化元素；在非晶半导体膜上形成阻挡层；在阻挡层上形成含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；通过热处理使非晶半导体膜结晶，以形成结晶半导体膜，并将催化元素迁移到含稀有气体元素的半导体膜；除去包含稀有气体元素的半导体膜；和用激光照射结晶半导体膜。
83.依据权利要求82的方法，其中，阻挡层是用臭氧水形成的化学氧化膜。
84.依据权利要求82的方法，其中，用等离子处理通过氧化非晶半导体的表面来形成阻挡层。
85.依据权利要求82的方法，其中，通过在含氧气的气氛中用紫外线照射以产生臭氧来形成阻挡层，从而氧化非晶半导体膜的表面。
86.依据权利要求82的方法，其中，阻挡层是用厚度1到10nm的膜形成的多孔膜。
87.依据权利要求82的方法，其中，该稀有气体元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)中选择的一种或多种元素。
88.依据权利要求82的方法，其中，通过从卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯中选择的一种或多种灯进行照射，来实施第一热处理。
89.依据权利要求82的方法，其中，用电热炉实施第一热处理。
90.依据权利要求82的方法，其中，通过从卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯中选择的一种或多种灯进行照射，来实施第二热处理。
91.依据权利要求82的方法，其中，用电热炉实施第二热处理。
92.依据权利要求82的方法，其中，催化元素是从铁(Fe)，镍(Ni)，钴(Co)，钌(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)，铜(Cu)和金(Au)中选取的一种或多种元素。
93.一种制造半导体器件的方法，包括下列步骤：向绝缘表面添加促进结晶的催化元素；在绝缘表面上形成以硅作为主要成分的非晶半导体膜；在非晶半导体膜上形成阻挡层；在阻挡层上形成含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；通过热处理使非晶半导体膜结晶，以形成结晶半导体膜，并将催化元素迁移到含稀有气体元素的半导体膜；除去包含稀有气体元素的半导体膜；和用激光照射结晶半导体膜。
94.依据权利要求93的方法，其中，阻挡层是用臭氧水形成的化学氧化膜。
95.依据权利要求93的方法，其中，用等离子处理通过氧化非晶半导体的表面来形成阻挡层。
96.依据权利要求93的方法，其中，通过在含氧气的气氛中用紫外线照射以产生臭氧来形成阻挡层，从而氧化非晶半导体膜的表面。
97.依据权利要求93的方法，其中，阻挡层是用厚度1到10nm的膜形成的多孔膜。
98.依据权利要求93的方法，其中，该稀有气体元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)中选择的一种或多种元素。
99.依据权利要求93的方法，其中，通过从卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯中选择的一种或多种灯进行照射，来实施第一热处理。
100.依据权利要求93的方法，其中，用电热炉实施第一热处理。
101.依据权利要求93的方法，其中，通过从卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯中选择的一种或多种灯进行照射，来实施第二热处理。
102.依据权利要求93的方法，其中，用电热炉实施第二热处理。
103.依据权利要求93的方法，其中，催化元素是从铁(Fe)，镍(Ni)，钴(Co)，钉(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)，铜(Cu)和金(Au)中选取的一种或多种元素。
104.一种制造半导体器件的方法，包括下列步骤：向绝缘表面添加促进结晶的催化元素；在绝缘表面上形成以硅作为主要成分的非晶半导体膜；在非晶半导体膜上形成阻挡层；在非晶半导体膜上形成含浓度为1×1019/cm3到1×1022/cm3的稀有气体元素的半导体膜；向含稀有气体元素的半导体膜添加稀有气体元素；通过热处理使非晶半导体膜结晶，以形成结晶半导体膜，并将催化元素迁移到含稀有气体元素的半导体膜；除去包含稀有气体元素的半导体膜；和用激光照射结晶半导体膜。
105.依据权利要求104的方法，其中，阻挡层是用臭氧水形成的化学氧化物膜。
106.依据权利要求104的方法，其中，用等离子处理通过氧化非晶半导体的表面来形成阻挡层。
107.依据权利要求104的方法，其中，通过在含氧气的气氛中用紫外线照射以产生臭氧来形成阻挡层，从而氧化非晶半导体膜的表面。
108.依据权利要求104的方法，其中，阻挡层是用厚度1到10nm的膜形成的多孔膜。
109.依据权利要求104的方法，其中，该稀有气体元素是从氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)中选择的一种或多种元素。
110.依据权利要求104的方法，其中，通过从卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯中选择的一种或多种灯进行照射，来实施第一热处理。
111.依据权利要求104的方法，其中，用电热炉实施第一热处理。
112.依据权利要求104的方法，其中，通过从卤素灯、金属卤素灯、氙弧灯、碳棒弧光灯、高压钠灯、高压水银灯中选择的一种或多种灯进行照射，来实施第二热处理。
113.依据权利要求104的方法，其中，用电热炉实施第二热处理。
114.依据权利要求104的方法，其中，催化元素是从铁(Fe)，镍(Ni)，钴(Co)，钌(Ru)，铑(Rh)，钯(Pd)，锇(Os)，铱(Ir)，铂(Pt)，铜(Cu)和金(Au)中选取的一种或多种元素。
115.一种制造半导体器件的方法，包括以下步骤：在绝缘膜上形成半导体层；在半导体层上形成绝缘膜；在绝缘膜上形成第一形状导电层；从第一形状导电层形成第二形状导电层；使用第二形状导电层作为掩模，向半导体层添加一种导电类型的杂质元素，以形成第一杂质区域；用第二形状导电层作为掩模，向半导体层的所选的区域添加一种导电类型的杂质元素，以形成第二和第三杂质区域；和用第二形状的导电层作掩模，向所选的半导体层的区域添加与一种导电类型相反的导电类型的杂质元素，形成第四和第五杂质区域。据权利要求115的一种方法，其中，一种导电类型的杂质的组成中有赋予n-型的杂质。
116.依据权利要求115的一种方法，其中，一种导电类型的杂质包括n-型杂质。
117.一种制造半导体器件的方法，包括以下步骤：在绝缘表面上形成半导体层；在半导体层上形成绝缘膜；在绝缘膜上形成第一形状导电层；从第一形状导电层形成第二形状导电层；使用第二形状导电层作为掩模，向半导体层添加第一剂量的一种导电类型的杂质元素，以形成第一杂质区域；用第二形状导电层作为掩模，向半导体层的所选的区域添加第二剂量的一种导电类型的杂质元素，以形成第二和第三杂质区域；和用第二形状的导电层作掩模，向所选的半导体层的区域添加与一种导电类型相反的导电类型的杂质元素，形成第四和第五杂质区域。
118.依据权利要求117的一种方法，其中，一种导电类型的杂质中有n-型杂质。
119.依据权利要求49的方法，其中，所述半导体器件是个人计算机。
120.依据权利要求49的方法，其中，所述半导体器件是摄影机。
121.依据权利要求49的方法，其中，所述半导体器件是移动式计算机。
122.依据权利要求49的方法，其中，所述半导体器件是护目镜型显示器。
123.依据权利要求49的方法，其中，所述半导体器件是使用记录媒体的播放机。
124.依据权利要求49的方法，其中，所述半导体器件是数码相机。
125.依据权利要求49的方法，其中，所述半导体器件是前投型放映机。
126.依据权利要求49的方法，其中，所述半导体器件是背投型放映机。
127.依据权利要求49的方法，其中，所述半导体器件是便携式电话。
128.依据权利要求49的方法，其中，所述半导体器件是电子图书。
129.依据权利要求60的方法，其中，所述半导体器件是个人计算机。
130.依据权利要求60的方法，其中，所述半导体器件是摄影机。
131.依据权利要求60的方法，其中，所述半导体器件是移动式计算机。
132.依据权利要求60的方法，其中，所述半导体器件是护目镜型显示器。
133.依据权利要求60的方法，其中，所述半导体器件是使用记录媒体的播放机。
134.依据权利要求60的方法，其中，所述半导体器件是数码相机。
135.依据权利要求60的方法，其中，所述半导体器件是前投型放映机。
136.依据权利要求60的方法，其中，所述半导体器件是背投型放映机。
137.依据权利要求60的方法，其中，所述半导体器件是便携式电话。
138.依据权利要求60的方法，其中，所述半导体器件是电子图书。
139.依据权利要求71的方法，其中，所述半导体器件是个人计算机。
140.依据权利要求71的方法，其中，所述半导体器件是摄影机。
141.依据权利要求71的方法，其中，所述半导体器件是移动式计算机。
142.依据权利要求71的方法，其中，所述半导体器件是护目镜型显示器。
143.依据权利要求71的方法，其中，所述半导体器件是使用记录媒体的播放机。
144.依据权利要求71的方法，其中，所述半导体器件是数码相机。
145.依据权利要求71的方法，其中，所述半导体器件是前投型放映机。
146.依据权利要求71的方法，其中，所述半导体器件是背投型放映机。
147.依据权利要求71的方法，其中，所述半导体器件是便携式电话。
148.依据权利要求71的方法，其中，所述半导体器件是电子图书。
149.依据权利要求82的方法，其中，所述半导体器件是个人计算机。
150.依据权利要求82的方法，其中，所述半导体器件是摄影机。
151.依据权利要求82的方法，其中，所述半导体器件是移动式计算机。
152.依据权利要求82的方法，其中，所述半导体器件是护目镜型显示器。
153.依据权利要求82的方法，其中，所述半导体器件是使用记录媒体的播放机。
154.依据权利要求82的方法，其中，所述半导体器件是数码相机。
155.依据权利要求82的方法，其中，所述半导体器件是前投型放映机。
156.依据权利要求82的方法，其中，所述半导体器件是背投型放映机。
157.依据权利要求82的方法，其中，所述半导体器件是便携式电话。
158.依据权利要求82的方法，其中，所述半导体器件是电子图书。
159.依据权利要求93的方法，其中，所述半导体器件是个人计算机。
160.依据权利要求93的方法，其中，所述半导体器件是摄影机。
161.依据权利要求93的方法，其中，所述半导体器件是移动式计算机。
162.依据权利要求93的方法，其中，所述半导体器件是护目镜型显示器。
163.依据权利要求93的方法，其中，所述半导体器件是使用记录媒体的播放机。
164.依据权利要求93的方法，其中，所述半导体器件是数码相机。
165.依据权利要求93的方法，其中，所述半导体器件是前投型放映机。
166.依据权利要求93的方法，其中，所述半导体器件是背投型放映机。
167.依据权利要求93的方法，其中，所述半导体器件是便携式电话。
168.依据权利要求93的方法，其中，所述半导体器件是电子图书。
169.依据权利要求104的方法，其中，所述半导体器件是个人计算机。
170.依据权利要求104的方法，其中，所述半导体器件是摄影机。
171.依据权利要求104的方法，其中，所述半导体器件是移动式计算机。
172.依据权利要求104的方法，其中，所述半导体器件是护目镜型显示器。
173.依据权利要求104的方法，其中，所述半导体器件是使用记录媒体的播放机。
174.依据权利要求104的方法，其中，所述半导体器件是数码相机。
175.依据权利要求104的方法，其中，所述半导体器件是前投型放映机。
176.依据权利要求104的方法，其中，所述半导体器件是背投型放映机。
177.依据权利要求104的方法，其中，所述半导体器件是便携式电话。
178.依据权利要求104的方法，其中，所述半导体器件是电子图书。
179.依据权利要求115的方法，其中，所述半导体器件是个人计算机。
180.依据权利要求115的方法，其中，所述半导体器件是摄影机。
181.依据权利要求115的方法，其中，所述半导体器件是移动式计算机。
182.依据权利要求115的方法，其中，所述半导体器件是护目镜型显示器。
183.依据权利要求115的方法，其中，所述半导体器件是使用记录媒体的播放机。
184.依据权利要求115的方法，其中，所述半导体器件是数码相机。
185.依据权利要求115的方法，其中，所述半导体器件是前投型放映机。
186.依据权利要求115的方法，其中，所述半导体器件是背投型放映机。
187.依据权利要求115的方法，其中，所述半导体器件是便携式电话。
188.依据权利要求115的方法，其中，所述半导体器件是电子图书。
189.依据权利要求117的方法，其中，所述半导体器件是个人计算机。
190.依据权利要求117的方法，其中，所述半导体器件是摄影机。
191.依据权利要求117的方法，其中，所述半导体器件是移动式计算机。
192.依据权利要求117的方法，其中，所述半导体器件是护目镜型显示器。
193.依据权利要求117的方法，其中，所述半导体器件是使用记录媒体的播放机。
194.依据权利要求117的方法，其中，所述半导体器件是数码相机。
195.依据权利要求117的方法，其中，所述半导体器件是前投型放映机。
196.依据权利要求117的方法，其中，所述半导体器件是背投型放映机。
197.依据权利要求117的方法，其中，所述半导体器件是便携式电话。
198.依据权利要求117的方法，其中，所述半导体器件是电子图书。
CNB021052646A 2001-01-19 2002-01-19 半导体器件及其制造方法 Expired - Fee Related CN100373620C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11085/01 2001-01-19
JP2001011085 2001-01-19
JP22062/01 2001-01-30
JP2001022062 2001-01-30

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN2008100031502A Division CN101202300B (zh) 2001-01-19 2002-01-19 半导体器件
CNB2004101001050A Division CN1320599C (zh) 2001-01-19 2002-01-19 制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN1366341A true CN1366341A (zh) 2002-08-28
CN100373620C CN100373620C (zh) 2008-03-05

Family

ID=26607946

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2008100031502A Expired - Fee Related CN101202300B (zh) 2001-01-19 2002-01-19 半导体器件
CNB021052646A Expired - Fee Related CN100373620C (zh) 2001-01-19 2002-01-19 半导体器件及其制造方法
CNB2004101001050A Expired - Fee Related CN1320599C (zh) 2001-01-19 2002-01-19 制造半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008100031502A Expired - Fee Related CN101202300B (zh) 2001-01-19 2002-01-19 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004101001050A Expired - Fee Related CN1320599C (zh) 2001-01-19 2002-01-19 制造半导体器件的方法

Country Status (4)

Country Link
US (3) US6913956B2 (zh)
JP (1) JP4394149B2 (zh)
CN (3) CN101202300B (zh)
TW (2) TW586141B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101743629B (zh) * 2007-07-17 2012-06-13 夏普株式会社 具备薄膜晶体管的半导体装置及其制造方法
CN102576732A (zh) * 2009-07-18 2012-07-11 株式会社半导体能源研究所 半导体装置与用于制造半导体装置的方法
CN101743092B (zh) * 2007-06-25 2013-05-29 圣戈本陶瓷及塑料股份有限公司 对单晶体进行晶体再取向的方法
CN103378003A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种应力记忆技术的cmos器件制作方法
US9917201B2 (en) 2005-07-22 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6346730B1 (en) 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6787833B1 (en) * 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
US6743700B2 (en) 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
US7199027B2 (en) * 2001-07-10 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP2003045874A (ja) * 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI267131B (en) * 2002-03-05 2006-11-21 Semiconductor Energy Lab Semiconductor element and semiconductor device using the same
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7453705B2 (en) * 2002-05-07 2008-11-18 Alien Technology Corporation Barrier, such as a hermetic barrier layer for O/PLED and other electronic devices on plastic
US7091110B2 (en) * 2002-06-12 2006-08-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7332431B2 (en) * 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7335255B2 (en) * 2002-11-26 2008-02-26 Semiconductor Energy Laboratory, Co., Ltd. Manufacturing method of semiconductor device
US20040227197A1 (en) * 2003-02-28 2004-11-18 Shinji Maekawa Composition of carbon nitride, thin film transistor with the composition of carbon nitride, display device with the thin film transistor, and manufacturing method thereof
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
US7902747B2 (en) 2003-10-21 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having a thin insulating film made of nitrogen and silicon and an electrode made of conductive transparent oxide and silicon dioxide
CN1691277B (zh) * 2004-03-26 2010-05-26 株式会社半导体能源研究所 用于制造半导体器件的方法
US7365410B2 (en) * 2004-10-29 2008-04-29 Freescale, Semiconductor, Inc. Semiconductor structure having a metallic buffer layer and method for forming
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
US20070173040A1 (en) * 2006-01-09 2007-07-26 Freescale Semiconductor, Inc. Method of reducing an inter-atomic bond strength in a substance
JP4720547B2 (ja) * 2006-03-07 2011-07-13 株式会社日立製作所 画像表示装置
US20070262379A1 (en) * 2006-05-15 2007-11-15 Chin-Chuan Lai Metal structure of glass substrate and formation thereof
JP5548332B2 (ja) * 2006-08-24 2014-07-16 富士通セミコンダクター株式会社 半導体デバイスの製造方法
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100822216B1 (ko) * 2007-04-09 2008-04-16 삼성에스디아이 주식회사 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법
WO2008156040A1 (en) * 2007-06-20 2008-12-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
KR20110021654A (ko) * 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
WO2011043216A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and electronic device including the same
CN103984176B (zh) 2009-10-09 2016-01-20 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
KR101049802B1 (ko) * 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
KR102148834B1 (ko) * 2015-12-30 2020-08-28 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 밀리세컨드 어닐 시스템을 위한 가스 흐름 제어
KR102629466B1 (ko) * 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
FR3074605B1 (fr) * 2017-12-05 2020-01-17 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement eventuel d'un substrat d'un circuit integre par sa face arriere, et dispositif associe

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535775A (en) 1967-12-18 1970-10-27 Gen Electric Formation of small semiconductor structures
JPS5693367A (en) 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4534820A (en) 1981-10-19 1985-08-13 Nippon Telegraph & Telephone Public Corporation Method for manufacturing crystalline film
US4477308A (en) 1982-09-30 1984-10-16 At&T Bell Laboratories Heteroepitaxy of multiconstituent material by means of a _template layer
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US5248630A (en) 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
EP0489542B1 (en) 1990-12-05 1998-10-21 AT&T Corp. Lithographic techniques
CN1016730B (zh) * 1991-01-21 1992-05-20 天津市电工合金厂 N型热电偶用补偿导线的合金丝
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
CN1244891C (zh) * 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US6022458A (en) 1992-12-07 2000-02-08 Canon Kabushiki Kaisha Method of production of a semiconductor substrate
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
EP1119053B1 (en) 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW278219B (zh) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
KR100203982B1 (ko) 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
TW273574B (zh) 1993-12-10 1996-04-01 Tokyo Electron Co Ltd
TW272319B (zh) 1993-12-20 1996-03-11 Sharp Kk
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW279275B (zh) 1993-12-27 1996-06-21 Sharp Kk
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3190520B2 (ja) * 1994-06-14 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3504336B2 (ja) 1994-06-15 2004-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW280943B (zh) 1994-07-15 1996-07-11 Sharp Kk
EP0694960B1 (en) * 1994-07-25 2002-07-03 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the localized reduction of the lifetime of charge carriers
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
TW355845B (en) 1995-03-27 1999-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and a method of manufacturing the same
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
US5977559A (en) 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US6204101B1 (en) * 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW319912B (zh) 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100440083B1 (ko) 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6063654A (en) 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
EP0884930B1 (en) * 1996-02-26 2010-09-29 Idemitsu Kosan Company Limited Organic electroluminescent element and method for manufacturing the same
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6015593A (en) 1996-03-29 2000-01-18 3M Innovative Properties Company Method for drying a coating on a substrate and reducing mottle
JP3027941B2 (ja) 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US6037712A (en) 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JPH1012889A (ja) * 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6287900B1 (en) 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10135137A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
JPH10198312A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP3765902B2 (ja) 1997-02-19 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法および電子デバイスの作製方法
US5998838A (en) 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3376247B2 (ja) 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6069443A (en) 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
US6016033A (en) 1997-07-11 2000-01-18 Fed Corporation Electrode structure for high resolution organic light-emitting diode displays and method for making the same
JP3295346B2 (ja) * 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3754184B2 (ja) * 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1140498A (ja) * 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US5997286A (en) 1997-09-11 1999-12-07 Ford Motor Company Thermal treating apparatus and process
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JPH11212047A (ja) * 1998-01-21 1999-08-06 Semiconductor Energy Lab Co Ltd 電子機器
US6083324A (en) 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
JP3543170B2 (ja) 1998-02-24 2004-07-14 カシオ計算機株式会社 電界発光素子及びその製造方法
US6396147B1 (en) * 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP4578609B2 (ja) * 1999-03-19 2010-11-10 株式会社半導体エネルギー研究所 電気光学装置
US6399988B1 (en) * 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
EP2256808A2 (en) * 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
JP3425392B2 (ja) * 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US6541294B1 (en) * 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3320397B2 (ja) * 2000-03-09 2002-09-03 クラリアント ジャパン 株式会社 逆テーパー状レジストパターンの形成方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
WO2002021883A1 (en) * 2000-09-06 2002-03-14 Osram Opto Semiconductors Gmbh Patterning of electrodes in oled devices
TW522577B (en) * 2000-11-10 2003-03-01 Semiconductor Energy Lab Light emitting device
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
KR100715908B1 (ko) * 2000-12-29 2007-05-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
US6376336B1 (en) * 2001-02-01 2002-04-23 Advanced Micro Devices, Inc. Frontside SOI gettering with phosphorus doping
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917201B2 (en) 2005-07-22 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10103270B2 (en) 2005-07-22 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101743092B (zh) * 2007-06-25 2013-05-29 圣戈本陶瓷及塑料股份有限公司 对单晶体进行晶体再取向的方法
CN101743629B (zh) * 2007-07-17 2012-06-13 夏普株式会社 具备薄膜晶体管的半导体装置及其制造方法
CN102576732A (zh) * 2009-07-18 2012-07-11 株式会社半导体能源研究所 半导体装置与用于制造半导体装置的方法
CN102576732B (zh) * 2009-07-18 2015-02-25 株式会社半导体能源研究所 半导体装置与用于制造半导体装置的方法
US10461098B2 (en) 2009-07-18 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11177289B2 (en) 2009-07-18 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11715741B2 (en) 2009-07-18 2023-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103378003A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种应力记忆技术的cmos器件制作方法

Also Published As

Publication number Publication date
US6913956B2 (en) 2005-07-05
TW200305218A (en) 2003-10-16
TW586141B (en) 2004-05-01
CN1619772A (zh) 2005-05-25
CN100373620C (zh) 2008-03-05
US20040222425A1 (en) 2004-11-11
CN1320599C (zh) 2007-06-06
TWI221645B (en) 2004-10-01
US7198992B2 (en) 2007-04-03
US20020098628A1 (en) 2002-07-25
US7501671B2 (en) 2009-03-10
JP2008172259A (ja) 2008-07-24
JP4394149B2 (ja) 2010-01-06
CN101202300B (zh) 2010-06-23
US20070187761A1 (en) 2007-08-16
CN101202300A (zh) 2008-06-18

Similar Documents

Publication Publication Date Title
CN1320599C (zh) 制造半导体器件的方法
CN1227739C (zh) 电致发光显示装置和具有电致发光显示装置的电子装置
CN1264199C (zh) 半导体器件的制造方法
CN1129955C (zh) 半导体器件的制造方法
CN1214451C (zh) 激光退火方法以及半导体器件制造方法
CN1311549C (zh) 布线和制造布线的方法以及布线板和制造布线板的方法
CN1263159C (zh) 半导体器件及其制造方法
CN1293647C (zh) 半导体器件及其制造方法
CN1242489C (zh) 半导体器件及其制造方法
CN1389900A (zh) 制造半导体器件的方法
CN1373504A (zh) 制造半导体器件的方法
CN1419297A (zh) 发光设备及其制造方法
CN1596045A (zh) 发光器件及其制造方法
CN1417859A (zh) 半导体器件
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1423305A (zh) 制造半导体器件的方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1429055A (zh) 发光设备及其制造方法
CN1555098A (zh) 半导体器件及其制造方法
CN1248295C (zh) 一种制造半导体器件的方法
CN1779984A (zh) 显示器件及其制造方法
CN1604288A (zh) 半导体器件的制造方法
CN1620208A (zh) 显示器件
CN101047191A (zh) 非易失性半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080305

Termination date: 20180119