CN1373903A - 具有铟热偶的电子组件的构造方法及具有铟热偶的电子组件 - Google Patents

具有铟热偶的电子组件的构造方法及具有铟热偶的电子组件 Download PDF

Info

Publication number
CN1373903A
CN1373903A CN00812632A CN00812632A CN1373903A CN 1373903 A CN1373903 A CN 1373903A CN 00812632 A CN00812632 A CN 00812632A CN 00812632 A CN00812632 A CN 00812632A CN 1373903 A CN1373903 A CN 1373903A
Authority
CN
China
Prior art keywords
alloy
thin slice
semiconductor chip
lid
fusing point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00812632A
Other languages
English (en)
Other versions
CN1319158C (zh
Inventor
T·J·蒂松
P·W·楚里拉
D·H·普伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1373903A publication Critical patent/CN1373903A/zh
Application granted granted Critical
Publication of CN1319158C publication Critical patent/CN1319158C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

根据本发明的一方面提供一种构造电子组件的方法。该电子组件由一半导体预装件构成,该半导体预装件包括一预装件基底和安装到该预装件基底上的半导体芯片,以及热传导元件和一种包含铟的物质。所述方法包括:将热传导元件和半导体预装件沿彼此相对的所选择方向固定,且热传导元件位于半导体芯片的与预装件基底相反的一侧上,且在半导体芯片和热传导元件的至少一部分之间存在一种物质。该物质在其一侧与半导体芯片热偶合,且在其相反一侧与热传导元件的所述部分热偶合。

Description

具有铟热偶的电子组件的构造方法及具有铟热偶的电子组件
发明的领域
本发明涉及一种构造电子组件的方法和根据本发明的方法制造的一种电子组件。
背景技术
集成电路被形成在半导体晶片上。然后该晶片被锯成半导体芯片。然后每个半导体芯片被安装到预装件基底上。半导体芯片中的集成电路可以被加电,且数据信号可以经预装件基底被发送到集成电路和从集成电路接收数据信号。
当集成电路被加电时,在半导体芯片上会产生热量,如果热量不被转移走,热量会导致集成电路被损坏。热传导板通常位于邻近半导体芯片处。热传导油可存在于半导体芯片和热传导板之间。热传导油接触半导体芯片和另一侧接触热传导板,并作为半导体芯片和热传导板之间的热偶。然后热量可被从半导体芯片通过油脂传递到热传导板,在此处,热量可被转移到散热器或其它设备,并借助对流传递到外界。
对于高功率的应用,使用油脂作为热偶通常是不合适的。当在半导体芯片上产生大量热量时,热传导油不能转移足够量的热量。热传导油不是良好的热量传导体的一个原因是,在热传导油中没有金属。另一方面,金属通常也是电导体。因此通常避免使用金属作为热偶,这是因为,电导金属可能导致半导体芯片或预装件基底的部件之间的短路。
发明概述
根据本发明的一个方面提供一种构造电子组件的方法。该电子组件由半导体预装件构成,该半导体预装件包括一预装件基底和一安装在该预装件基底上的半导体芯片,一热传导元件,以及一种包括铟的物质。该方法包括,将热传导元件和半导体预装件沿着所选择方向彼此相对固定,热传导元件位于半导体芯片与预装件基底相对的一侧,且在半导体芯片和至少一部分热传导元件之间存在一种物质。该物质一侧与半导体芯片热相连,而另一侧与热传导元件的部分热连接。
附图简要说明
借助示例,将参照附图对本发明作进一步说明,其中:
图1为一盖的部分侧视图,该盖被用于构造根据本发明的一实施例的电子组件;
图2为在第一片第一合金被插入盖的凹槽中之后,该盖的部分侧视图;
图3为在第一片被加热导致第一合金被熔化之后的部分侧视图;
图4为在第一合金被凝固之后盖的侧视图;
图5为盖的部分侧视图,进一步示出了位于凹槽之中的第二薄片;
图6为一部分侧视图,示出了图5的结合怎样被加热,及第一合金中的砂眼怎样被去除;
图7为在被冷却后盖,第一合金,和第一薄片的部分侧视图;
图8为电子组件的组成部分的侧视图,示出了盖,第一合金,第二薄片,还包括具有一预装件基底和一半导体芯片的半导体预装件,此外还包括第二合金的第三薄片;
图9为在第二薄片被定位在第三薄片上之后,附图8的组件的部分侧视图;
图10为在第一合金,第二薄片,第三薄片被加热从而导致它们熔化成为一种混合物之后,图9的组件的部分侧视图;
图11为在将混合物冷却并被凝固之后,图10的组件的部分侧视图。
本发明的详细描述
附图1到附图11示出了一种构造电子组件的方法。一种含铟合金位于盖的凹槽之中。然后该含铟合金被加热,由于合金和盖的材料之间的反应导致在其中形成不利的砂眼。通过对合金进行加热并将一股空气引导到合金上而去除所述砂眼。具有比合金更高熔化温度的一个铟板被用来防止当一股空气撞击于其上时所产生合金的飞溅。然后盖与合金被组装在一起并与半导体预装件一起装入电子组件中。主要由于使用了铟,合金具有良好的热传导性能。合金是电绝缘体,这就保证了半导体预装件的组件彼此电绝缘。该合金不会穿透进入半导体预装件的预装件基底材料中。合金还具有相对较低的熔化温度,这就能够熔化合金而不会引起半导体预装件的半导体芯片中的集成电路被破坏。不考虑当被加热时合金产生砂眼,砂眼被从合金的热传导部去除。
附图1示出了一可热传导的盖10,其被用于构造根据本发明的电子组件。该盖10可由具有良好热传导性能的材料,例如铜制成。盖10包括一个中心部分12和四个侧壁14。一凹槽16被限定在侧壁14中的中央部分12上。
盖10被清洁,如图2所示,第一合金的第一薄片18被插入凹槽16中。该第一薄片18的尺寸被定为装配在侧壁14之间且几乎填满凹槽16。该第一合金的质量比最好为:铋44.7%,铅22.6%,铟19.1%,锡8.3%,镉5.3%。这种类型的合金薄片可由纽约尤蒂卡的美国铟公司获得。该合金的选择和特性通过下述说明将很明显。
然后,第一薄片18的盖10被加热到高于第一合金的熔化温度约115℃,从而如图3所示使第一合金18熔化。第一合金18中的铟与盖10的铜反应,从而在第一合金18中产生气泡或砂眼20。第一合金18中的砂眼不利于热传导。然而,如果使用纯铟代替合金18,则砂眼20的数量将会很大地降低。
然后,第一合金18被冷却,从而导致其如图4所示凝固。然后砂眼20陷入凝固的第一合金18中。
然后如图5所示,第二薄片22被定位于第二合金18的顶部。典型地,第二薄片22约为2mm厚,且最好由纯铟制成。第二薄片22位于盖10的边缘24上面。
然后,如图6所示,使用红外线辐射26从下方加热盖10。热量被从盖10转移到第一合金18。盖10、第一合金和第二薄片22的组合被加热到高于第一合金18的熔化温度115℃的温度。第二薄片22的纯铟的熔点约为135℃。盖10、第一合金18和第二薄片22的组合被加热到低于第二薄片22的熔点135℃的温度。从而,第一合金18被熔化,而第二薄片22仍然是固体。当与基本上是纯铟的第二薄片22相比较时,由于在第一合金18中包括铅,因此第一合金18的熔点较低。铅的质量最好占0.5%和30%之间。
喷嘴28被用于直接将一股空气30喷射到第二薄片22的中心部分上。该股空气30大体上成直角冲击到第二薄片22上,并从第二薄片22的中心部分向外散布。由于该股空气30的转向,在第二薄片22上产生一个力,该力被传递到第一合金18。这个由空气产生的力将砂眼20从第一合金18的中心部分32去除。大多数砂眼20从边缘24和第二薄片22的边缘之间的边缘区域逃脱。一些砂眼20可能仍然留在第一合金18的外部。然而,第一合金18的中心部分32基本上或完全没有砂眼。然后第一合金18被冷却,从而如图7所示,使其凝固。一些砂眼20可能存在于凝固的第一合金18的外区。第二薄片22存在于凝固的第二合金18上。
附图8示出了盖10,包括第一合金18和被倒置的第二薄片22,以及用于构造根据本发明的一实施例的电子组件的半导体预装件34。该半导体预装件包括一预装件基底38和一半导体芯片40。
该预装件基底38至少部分地由电介质材料制成。该电介质材料可以是一种树脂,如bismateinite三嗪树脂,该树脂形成其表面。球状栅格阵列42形式的焊球阵列存在于预装件基底38的下表面上。
典型地,半导体芯片40由半导体材料例如硅制成,并在其中形成集成电路(未示出)。焊料凸起44阵列被形成在包含集成电路的半导体芯片40的上表面上,然后,如图8所示,根据通常称为“受控压缩芯片结合”(controlled collapsechip connect)(C4)的方法,半导体芯片40被翻转,从而焊料凸起44位于底部。半导体芯片40位于预装件基底38的上表面,焊料凸起44位于预装件基底38和半导体芯片40之间。然后半导体预装件34被加热,并被冷却,从而使其它凸起44附着到预装件基底38。
第二合金的第三薄片50位于半导体芯片40上面。第三薄片50的第二合金的组成可与第一合金18的组成相同。
然后,如图9所示,第二薄片22的下表面与第三薄片50的上表面接触,从而第二薄片22、第一合金18和盖子10的组合留存在第三薄片50上。
然后,如图9所示的组合被加热到高于135℃。第一和第二合金18、50以及第二薄片26在高于135℃的温度下熔化。如图9所示的组合从不被加热到高于150℃,从而避免了半导体芯片40中的集成电路的损坏。当第一和第二合金18、50以及第二薄片22被熔化时,如图10所示,盖子10落在预装件基底38上。熔化的第三薄片50被用作润湿层,以保证半导体芯片40的上表面上的适当的热偶。第一和第二合金18、50和第二薄片26的铟的熔化的混合物52填满半导体芯片40与盖10的中心部12之间的整个区域。从而被熔化的混合物52与半导体芯片40的上表面和盖10的中心部12的下表面相接触。
由于对熔化混合物52的材料进行选择,从而混合物52不会进入预装件基底38的电介质材料,但如果使用另一种金属代替合金52则会发生上述情况。
然后如图10所示的组合被冷却,从而如图11所示导致混合物52凝固。然后环氧焊珠54就位于盖10和预装件基底38之间的被填满的界面中。环氧焊珠52将盖10固定到预装件基底38,从而完成了电子组件60的构造。
混合物52在半导体芯片40和盖10之间提供了足够的热偶,主要原因是在混合物52中应用了金属铟。虽然更高的百分含量例如至少10%为更好的热导体,混合物52中的铟最好占质量的1%,以提供足够的热偶。包括铟的混合物为电绝缘体,从而半导体预装件34的组件,例如焊料凸起44或预装件基底38上的导电轨迹(electric traces),被彼此电隔离,即使混合物52接触这些组件。应当注意,通过其将热量从半导体芯片40传递到盖10的中心部分基本上没有砂眼,这就保证了半导体芯片40和盖10之间充分的热传递。
实施例已经被描述,并在附图中示出,应当理解该实施例仅是说明性的,对本发明并没有限定性,且由于本领域普通技术人员可能作出改进,因此,本发明并不限定到示出并说明的具体结构和布置。

Claims (21)

1、一种构造电子组件的方法,该电子组件由(i)一半导体预装件,其包括一预装件基底、一被安装到预装件基底上且在其上形成集成电路的半导体芯片;(ii)一热传导元件;和(iii)一种包括铟的物质组成,该方法包括:
将热传导元件和半导体预装件沿彼此相对的所选定方向固定,从而元件的至少一部分位于半导体芯片的与预装件基底相反的一侧上,所述物质位于半导体芯片和元件的所述部分之间,该物质在半导体芯片和元件的所述部分之间提供热偶。
2、根据权利要求1所述的方法,其中所述物质在其一侧接触半导体芯片。
3、根据权利要求2所述的方法,其中所述物质在其相反的一侧接触元件的所述部分。
4、根据权利要求1所述的方法,其中所述物质为电绝缘的热传导合金,从而能够与半导体预装件的两部分接触,而在两部分之间不产生短路。
5、根据权利要求1所述的方法,还包括:当所述物质处于半导体模具附近时,对该物质进行加热,所述物质被加热到高于熔点的温度。
6、根据权利要求5所述的方法,其中所述物质的熔点低于150℃,并被加热到高于其熔点但低于导致集成电路损坏的温度。
7、根据权利要求1所述的方法,其中所述元件是一个盖,该盖具有一凹槽,所述物质为位于凹槽中的材料的第一薄片,该方法还包括:对凹槽中的第一薄片进行加热,使其熔化。
8、根据权利要求7所述的方法,其中所述盖是一种热传导材料,当合金被加热而熔化时所述材料与合金反应,合金与盖的材料的反应导致在合金中产生砂眼,该方法还包括:
从物质的一部分中去除至少一些砂眼,当盖和半导体预装件以所选择方向定位时,物质的所述部分位于半导体芯片和盖的所述部分之间。
9、根据权利要求8所述的方法,其中当合金与盖的所述材料反应时,所产生的砂眼比当纯铟与盖的材料反应时所产生的砂眼少。
10、根据权利要求8所述的方法,其中盖的热传导材料为铜。
11、根据权利要求8所述的方法,其中将砂眼被从物质的所述部分中去除。
12、根据权利要求11所述的方法,其中利用一股流体所产生的力将砂眼从所述物质的部分中移走从而将砂眼去除。
13、根据权利要求12所述的方法,还包括:
在所述物质的上面放置第二薄片;
将所述物质加热到高于其熔点而低于第二薄片的材料的熔点的温度,从而使所述物质熔化,因此,当所述物质被熔化时,第二薄片的材料保持完整,一股流体冲击到第二薄片上,第二薄片防止由于流体而导致的被熔化的物质的飞溅。
14、根据权利要求13所述的方法,其中第二薄片的材料包括铟。
15、根据权利要求13所述的方法,还包括:
在砂眼被去除之后,将所述物质冷却,且所述物质被冷却到低于其熔点的温度;
将所述物质定位于靠近半导体芯片;
将所述物质加热到高于其熔点,从而使所述物质在半导体芯片上回流。
16、根据权利要求15所述的方法,还包括:
将包含铟的第三薄片定位在半导体芯片上,该第三薄片和所述物质被同时加热到高于它们的熔点,该第三薄片作为润湿层,用于保证适当地热偶合到半导体芯片。
17、一种构造电子组件的方法,该电子组件由(i)一半导体预装件,其包括一预装件基底、一被安装到预装件基底上且在其上形成集成电路的半导体芯片;(ii)一热传导材料制成的盖,该盖具有凹槽;(iii)第一合金的第一薄片组成,该方法包括:
将第一薄片定位在凹槽中;
将第一薄片加热到高于其熔点的温度,使第一合金软化,该第一合金与盖的材料反应,从而在第一合金中产生砂眼;
将第二薄片材料定位于第一合金上,该第二薄片材料包括铟,且具有比第一合金更高的熔点;
当第二薄片和第一合金处于第一合金的熔点与第二薄片的熔点之间的温度时,将一股流体引导到第二薄片上,第二薄片防止由于流体而导致的第一合金的飞溅,该流体将砂眼从第一合金的至少一部分中清除;
将盖和半导体预装件沿所选择方向定位,其中半导体芯片邻近凹槽;
将第二薄片和第一合金加热到高于第二薄片的熔点的温度,从而在半导体芯片上产生第二薄片和第一合金的回流,第二薄片和第一合金的材料与存在于半导体芯片和盖之间的第一合金的所述部分提供了盖和半导体芯片之间的热偶合,第一合金是电绝缘的,从而能够接触半导体预装件的两部分,而不使两部分之间出现短路。
18、根据权利要求17所述的方法,其中合金包括铟。
19、一种电子组件包括:
一预装件基底;
一安装在预装件上的半导体芯片;
一位于半导体芯片的与预装件基底相反侧上的热传导元件;以及
一种物质,包括一种金属,其在半导体芯片和热传导元件之间,该物质在其一侧接触半导体芯片,并在其相反一侧接触热传导元件,从而将半导体芯片热偶合到热传导元件。
20、根据权利要求19所述的电子组件,其中所述物质是电绝缘的,从而能够接触半导体预装件的两部分,而不在两部分之间产生短路。
21、根据权利要求20所述的电子组件,其中金属是铟。
CNB008126321A 1999-09-13 2000-08-29 具有铟热偶的电子组件的构造方法 Expired - Fee Related CN1319158C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/394,860 1999-09-13
US09/394,860 US6461891B1 (en) 1999-09-13 1999-09-13 Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple

Publications (2)

Publication Number Publication Date
CN1373903A true CN1373903A (zh) 2002-10-09
CN1319158C CN1319158C (zh) 2007-05-30

Family

ID=23560692

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008126321A Expired - Fee Related CN1319158C (zh) 1999-09-13 2000-08-29 具有铟热偶的电子组件的构造方法

Country Status (8)

Country Link
US (2) US6461891B1 (zh)
JP (1) JP5030352B2 (zh)
KR (1) KR20020035870A (zh)
CN (1) CN1319158C (zh)
AU (1) AU7088900A (zh)
MX (1) MXPA02002649A (zh)
MY (1) MY122678A (zh)
WO (1) WO2001020673A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150102B (zh) * 2006-09-19 2011-12-07 富士通半导体股份有限公司 半导体器件及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461891B1 (en) 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
KR20040077893A (ko) * 2002-01-30 2004-09-07 허니웰 인터내셔널 인코포레이티드 열적 인터페이스 물질 및 인듐과 아연을 함유한 조성물
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US7436058B2 (en) * 2002-05-09 2008-10-14 Intel Corporation Reactive solder material
CN1799107A (zh) * 2003-04-02 2006-07-05 霍尼韦尔国际公司 热互连和界面系统,其制备方法和应用
DE10335111B4 (de) * 2003-07-31 2006-12-28 Infineon Technologies Ag Montageverfahren für ein Halbleiterbauteil
US7132746B2 (en) * 2003-08-18 2006-11-07 Delphi Technologies, Inc. Electronic assembly with solder-bonded heat sink
JP4411123B2 (ja) * 2004-03-31 2010-02-10 新光電気工業株式会社 放熱板の製造方法
JP2007266150A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法
US7633151B2 (en) * 2007-03-16 2009-12-15 Advanced Micro Devices, Inc. Integrated circuit package lid with a wetting film
US7834442B2 (en) * 2007-12-12 2010-11-16 International Business Machines Corporation Electronic package method and structure with cure-melt hierarchy
JP5153316B2 (ja) * 2007-12-21 2013-02-27 新光電気工業株式会社 半導体パッケージ用放熱板およびそのめっき方法
US8378480B2 (en) * 2010-03-04 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy wafers in 3DIC package assemblies

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034468A (en) * 1976-09-03 1977-07-12 Ibm Corporation Method for making conduction-cooled circuit package
US4034469A (en) 1976-09-03 1977-07-12 Ibm Corporation Method of making conduction-cooled circuit package
US4069498A (en) 1976-11-03 1978-01-17 International Business Machines Corporation Studded heat exchanger for integrated circuit package
US4092697A (en) 1976-12-06 1978-05-30 International Business Machines Corporation Heat transfer mechanism for integrated circuit package
US4323914A (en) 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
US4607277A (en) 1982-03-16 1986-08-19 International Business Machines Corporation Semiconductor assembly employing noneutectic alloy for heat dissipation
US4620215A (en) 1982-04-16 1986-10-28 Amdahl Corporation Integrated circuit packaging systems with double surface heat dissipation
US4545840A (en) * 1983-03-08 1985-10-08 Monolithic Memories, Inc. Process for controlling thickness of die attach adhesive
CA2002213C (en) 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
DE4027169C2 (de) * 1989-08-31 1994-05-05 Aisin Seiki Außen-Rückspiegel für ein Kraftfahrzeug
JPH04192552A (ja) 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
JP3039584B2 (ja) * 1992-07-03 2000-05-08 株式会社日立製作所 半導体集積回路モジュールの組立方法
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit
KR0137826B1 (ko) * 1994-11-15 1998-04-28 문정환 반도체 디바이스 패키지 방법 및 디바이스 패키지
JP3318811B2 (ja) * 1994-12-29 2002-08-26 ソニー株式会社 半導体発光素子のパッケージ及びその製造方法
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5837562A (en) * 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
AT1470U1 (de) * 1995-08-01 1997-05-26 Austria Card Laminierte karte und verfahren zu ihrer herstellung
US5977629A (en) * 1996-01-24 1999-11-02 Micron Technology, Inc. Condensed memory matrix
KR100443484B1 (ko) * 1996-02-19 2004-09-18 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법
JPH09306954A (ja) 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
JPH10303352A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 半導体装置および半導体装置の製造方法
US5923086A (en) 1997-05-14 1999-07-13 Intel Corporation Apparatus for cooling a semiconductor die
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5940687A (en) * 1997-06-06 1999-08-17 International Business Machines Corporation Wire mesh insert for thermal adhesives
US5904495A (en) * 1997-06-11 1999-05-18 Massachusetts Institute Of Technology Interconnection technique for hybrid integrated devices
JP3241639B2 (ja) 1997-06-30 2001-12-25 日本電気株式会社 マルチチップモジュールの冷却構造およびその製造方法
US5950072A (en) * 1997-07-25 1999-09-07 Stmicroelectronics, Inc. Low-profile removable ball-grid-array integrated circuit package
TW360935B (en) * 1997-11-14 1999-06-11 Amic Technology Inc Variable package structure and process for producing the same
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
JP3219043B2 (ja) * 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置
US6281573B1 (en) 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US6326239B1 (en) * 1998-04-07 2001-12-04 Denso Corporation Mounting structure of electronic parts and mounting method of electronic parts
US6181006B1 (en) * 1998-05-28 2001-01-30 Ericsson Inc. Thermally conductive mounting arrangement for securing an integrated circuit package to a heat sink
JP3842447B2 (ja) * 1998-08-17 2006-11-08 シチズン時計株式会社 Icの実装構造
US6261870B1 (en) * 1998-08-28 2001-07-17 Lsi Logic Corporation Backside failure analysis capable integrated circuit packaging
US6404048B2 (en) * 1998-09-03 2002-06-11 Micron Technology, Inc. Heat dissipating microelectronic package
US6275381B1 (en) 1998-12-10 2001-08-14 International Business Machines Corporation Thermal paste preforms as a heat transfer media between a chip and a heat sink and method thereof
JP4275806B2 (ja) * 1999-06-01 2009-06-10 株式会社ルネサステクノロジ 半導体素子の実装方法
SG87046A1 (en) * 1999-08-17 2002-03-19 Micron Technology Inc Multi-chip module with stacked dice
US6461891B1 (en) 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6258626B1 (en) * 2000-07-06 2001-07-10 Advanced Semiconductor Engineering, Inc. Method of making stacked chip package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150102B (zh) * 2006-09-19 2011-12-07 富士通半导体股份有限公司 半导体器件及其制造方法
US8513800B2 (en) 2006-09-19 2013-08-20 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2003509865A (ja) 2003-03-11
JP5030352B2 (ja) 2012-09-19
US20020020912A1 (en) 2002-02-21
WO2001020673A1 (en) 2001-03-22
MY122678A (en) 2006-04-29
CN1319158C (zh) 2007-05-30
KR20020035870A (ko) 2002-05-15
US6882043B2 (en) 2005-04-19
MXPA02002649A (es) 2003-01-28
US6461891B1 (en) 2002-10-08
AU7088900A (en) 2001-04-17
US20020151110A1 (en) 2002-10-17

Similar Documents

Publication Publication Date Title
CN101083236B (zh) 电子器件和制造该电子器件的方法
CA2242234C (en) Cooling structure of multichip module and method of manufacturing it
CN1319158C (zh) 具有铟热偶的电子组件的构造方法
US4069498A (en) Studded heat exchanger for integrated circuit package
US5821161A (en) Cast metal seal for semiconductor substrates and process thereof
US5982038A (en) Cast metal seal for semiconductor substrates
US9269644B2 (en) Method for producing semiconductor device
KR100726902B1 (ko) 회로 장치 및 그 제조 방법
US20090194862A1 (en) Semiconductor module and method of manufacturing the same
US20070013054A1 (en) Thermally conductive materials, solder preform constructions, assemblies and semiconductor packages
CN1698152A (zh) 熔断器、使用该熔断器的电池组及制造该熔断器的方法
CN100390977C (zh) 半导体器件及其制造方法
US20060079021A1 (en) Method for flip chip package and structure thereof
EP1610381A2 (en) Electronic package employing segmented connector and solder joint
KR100603880B1 (ko) 냉각 수단을 포함하는 전력 전자 소자
EP0812015A1 (en) A heat dissipator for integrated circuits
JP4284589B2 (ja) 熱電半導体の製造方法、熱電変換素子の製造方法及び熱電変換装置の製造方法
CN112928080A (zh) 半导体装置及半导体装置的制造方法
TW202135347A (zh) 熱電元件
EP0942635A1 (en) A power semiconductor device for "flip-chip" connections
JP6920154B2 (ja) 熱電モジュール
JP2008027935A (ja) パワー半導体装置
JP2004014995A (ja) 熱電変換モジュールおよびその製造方法
JPH0397250A (ja) 半導体装置
CN116798969A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070530

Termination date: 20150829

EXPY Termination of patent right or utility model