CN1379410A - 半导体存储器件 - Google Patents

Abstract

可减少引起布线性能恶化的半导体存储器件,它包括接收地址信号输入的地址输入电路、据此地址信号驱动存储阵列的驱动电路、连接上述两电路的信号线路、位于驱动电路邻近用包括冗余线路的其他线路来置换存储阵列中缺陷线路的冗余电路、存储表明缺陷线路的信息的缺陷线路信息存储电路、将此缺陷线路信息存储电路中存储的信息经信号线路供给冗余电路的供应电路。上述结构能由共用信号线路传送地址信号与有关缺陷线路的信息,可减少布线数和引起布线性能恶化的可能性。

Description

半导体存储器件

技术领域

本发明涉及半导体存储器件，具体涉及到具有移位冗余功能的半导体存储器件。

背景技术

若是所制的半导体存储器件中存在缺陷线路，则通过采用所谓的移位冗余技术，以包括冗余线路的其他线路置换此缺陷线路，可使其恢复为正常。

图9是对移位冗余作一综合性表述的图。图9中，存储阵列2包括普通线路2a与冗余线路2b。如何将它们连接则由译码器1处理。

如图10所示，假定在此半导体存储器件的中间区中探测出有缺陷线路。然后此译码器1可通过将缺陷线路右侧的所有线路右移，用其他线路包括冗余线路来置换缺陷线路。图11是用于实现这种移位冗余的电路图。在图11中，地址闩锁电路20锁定从外部的地址信号输入并给它提供译码电路21。

译码电路21将地址闩锁电路20锁定的地址信号译码，产生用于在存储阵列选择预定线路的选择信号并将它提供给字驱动电路22。

字驱动电路22根据译码电路21提供的选择信号驱动存储阵列。

熔丝电路23包括的熔丝其数量与存储阵列中的字线相当。如果在制造后进行的测试表明存储阵列中一预定的字线是有缺陷的，则表明此缺陷线路的信息将通过应用外部设备烧断与此缺陷线路位置(地址)相对应的熔丝而存储。

译码电路24译出示明熔丝电路23中所保持的缺陷线路的信息，产生一指示信号从各个字线中指出缺陷线路并将它提供给冗余电路25。

冗余电路25根据一指示信号控制字驱动电路22，同时用其他线路包括冗余线路来置换缺陷线路。

下面说明传统的半导体存储器件的作业。

如果在制造后进行的测试表明存储阵列中一预定字线有缺陷，则熔丝电路23中与此缺陷线路对应的熔丝将被烧断。

在此是假定半导体存储器件中与缺陷线路对应的以上述方式烧断的熔丝是安装在预定的电路中，同时假定在此预定电路上加有电力。首先，熔丝电路23产生一与如何烧断熔丝相对应的信号(表明缺陷线路的地址信号)，并将它提供给冗余电路25。

译码电路24译出熔丝电路23供给的信号，产生一指示信号并提供给冗余电路25。

冗余电路25参考译码电路24所提供的指示信号，通过控制字驱动线路22来移位字线，然后用其他线路包括冗余线路来置换缺陷线路(参看图10)。

完成了上述移位冗余后，半导体存储器件开始接收地址信号而地址闩锁电路20便锁定地址信号输入。

译码电路21译出地址闩锁电路20锁定的地址信号，产生一选择信号并提供给字驱动电路22。

字驱动电路22根据冗余电路25的指令进行了移位冗余，使得字驱动电路22适当地移位译码电路21供给的选择信号并将其提供给存储阵列。这就可以从拟存取的线路中除去缺陷线路同时用冗余线路置换缺陷线路。

图12概示图11中所示电路安装到半导体衬底上情形中形成的电路图形，在此例子中，译码电路与熔丝电路是沿着存储阵列一边设置，译码电路中的阴影区是冗余电路。存储阵列的右半与左半中的每一个都是冗余单元。如果各单元中存在缺陷线路，则在各单元中用冗余线路置换缺陷线路的作业将独立地进行。

如上所述，若是于其上进行移位冗余的存储阵列与熔丝电路之间存在一对一的关系，唯一要做的只是去新增设一与冗余线路对应的块。于是移位冗余可以容易地实现。

如图11所示，为了实现移位冗余，移位冗余的选择布线必须与普通的选择布线独立地形成。特别是在译码电路21与冗余电路25之后存在有许多布线，这样，取决于电路布线图而会引致布线性能恶化。

此外，如图13所示，对于由一批子块构成的半导体存储器件例如快速循环随机存储器(FCRAM)，已有由许多子块共享熔丝的技术。在此情形下，子块乃是包括一冗余线路的存储阵列单元，在此例子中，阴影区是冗余电路，同而在水平与垂直方向中分别有两个子块。这就是说，此半导体存储器件包括总共4(＝2×2)个子块。

上例中，位于垂直方向的子块共享一个熔丝电路，于是如图14所示，如果在位于垂直方向的两子块之一中存在缺陷线路，则在此两子块之上进行移位冗余。在本例中，从左起的第四条线路与最右的线路是缺陷线路。左与右子块中最左的冗余线路用来置换这些缺陷线路。

如果位于垂直方向中的许多子块按上述方式共享相同的熔丝电路，则各子块中的译码电路以及此熔丝电路必须与布线连接，于是，如图13与14所示，这些布线中的某些必须通过一子块上方，这将更有可能引起布线性能恶化并给译码器的布局带来困难。

对于扩展型的存储器布局，位于垂直方向中的存储阵列可以共享一熔丝电路。在这种情形下，不需将线路定位于存储阵列之上。但此种技术并不适用于存在多于两个存储阵列的情形。

发明内容

为了解决上述问题，提出了本发明。本发明的目的在于减少引起布线性能恶化的可能性同时使得译码器容易布置，特别是在具有许多子块的半导体存储器件中。

为了实现上述目的，提供了具有移位冗余功能的半导体存储器件。这种半导体存储器件包括：用以接收地址信号输入的地址输入电路、用以根据此地址信号驱动存储阵列的驱动电路、用以连接此地址输入电路与驱动电路的信号线路、位于此驱动电路邻近用以置换存储阵列中缺陷线路的包括有冗余线路的其他线路、用以存储表明缺陷线路的信号的缺陷线路信息存储电路，以及用于将此缺陷线路信息存储电路存储的信息经上述信号线路供给冗余电路的供应电路。

根据下面结合以举例方式阐述本发明最佳实施形式的附图所作的描述，当可理解本发明上述的和其他的目的、特点与优点。

附图说明

图1说明本发明的工作原理。

图2表明本发明第一实施例的结构。

图3说明图2所示第一实施例的作业。

图4说明图2所示第一实施例的作业。

图5表明本发明第二实施例的结构。

图6说明图5所示第二实施例的作业。

图7表明本发明第三实施例的结构。

图8示明图7中虚线所围区中的细致结构。

图9概示传统的移位冗余。

图10概示传统的移位冗余。

图11示明传统半导体存储器件的结构。

图12概示图11中所示电路安装于半导体衬底上情形中所形成的电路图形。

图13描述包括多个子块的半导体存储器件中移位冗余的例子。

图14描述包括多个子块的半导体存储器件中移位冗余的例子。

具体实施方式

现在参照附图描述本发明的实施例。

图1说明了本发明的工作原理，如图1所示，本发明的半导体存储器件包括地址输入电路30、驱动电路31、信号线路32、冗余电路33、缺陷线路信息存储电路34、供应电路35与存储阵列36。

地址输入电路30从外部接收地址信号输入并将其经信号线路32提供给驱动电路31。

驱动电路31根据经过信号线路32供给的地址信号驱动存储阵列36。

信号线路32将地址输入电路30与驱动电路31电连以传输地址信号。

冗余电路33位于驱动电路31邻进，执行以包括冗余电路在内的其他电路来置换存储阵列36中缺陷线路的处理。

缺陷线路信息存储电路34存储示明存储阵列36中缺陷线路的信息。

供应电路35将缺陷线路信息存储电路34中存储的示明缺陷线路的信息通过信号线路32供给冗余电路33。

现来说明图1中的作业。

如果测试证明存储阵列36中存在缺陷线路，则由另外的器件将确定此缺陷线路的信息存储于缺陷线路信息存储电路34中，此电路34中有许多熔丝。有关缺陷线路的信息通过烧断与缺陷线路位置相对应的熔丝而存储。

设定表明缺陷线路的信息是以上述方式存储于缺陷线路信息存储电路34中，并且设此半导体存储器是安装于预定电路中。

后上述状态下，假设有电力加在该预定电路上。然后半导体存储器件中的供应电路35从缺陷信息存储电路34读取有关缺陷线路的信息并将其通过信号线路32提供给冗余电路33。此时中止地址输入电路30的作业同时中止地址信号输入。

冗余电路33根据通过信号线路32供给的信息，进行由包括冗余线路在内的其他线路来置换存储阵列36中缺陷线路的处理。

冗余电路33中还有存储电路而可存储有关缺陷线路的信息。于是在由供应电路35供给此信息后，冗余电路33可以根据它存储的这一信息继续执行冗余处理。

当冗余处理完毕后，地址输入电路30将开始从外部接收地址信号输入。从地址输入电路30输入的地址信号经信号线路32提供给驱动电路31。

驱动电路31根据经过信号线路32供给的地址信号驱动存储阵列36。此时已通过冗余电路33完成了移位冗余，从而将从拟存取的线路中除去缺陷线路。

如上所述，在本发明中，有关缺陷线路的信息是在半导体存储器件通过应用信号线路32将地址信号提供给驱动电路31而起动的时刻，从缺陷信息存储电路34供给冗余电路33的。这同传统半导体存储器件相比可以减少布线数和引起布线性能恶化的可能性。

此外，在半导体存储器件起动时，信息便从缺陷线路信息存储电路34供给冗余电路33并存储于此。于是，一旦半导体存储器件起动后，便正好足以来为冗余电路33提供信息。这样可以简化半导体存储器件的作业。

图2示明本发明一实施例的结构。如图2所示，本发明的半导体存储器件包括地址闩锁电路50、熔丝电路51、开关电路52、选择电路53、译码电路54、开关电路55、冗余电路56、字驱动电路57与存储阵列(未图示)。

地址闩锁电路50锁定从外部供给的地址信号并将它提供给开关电路52。

熔丝电路51包括许多熔丝。这些熔丝存储表明缺陷线路是否存在的信息与用于确定缺陷线路的信息。

开关电路52在选择电路53控制下选择地址闩锁电路50的输出或熔丝电路51的输出并将其提供给译码电路54。

在半导体存储器件起动时，选择电路53提供一信号指示从熔丝电路51选择对开关电路52与开关电路55的输出。在完成冗余处理后，选择电路53提供一信号指示从地址闩锁电路50对开关电路52与开关电路55的输出。

译码电路54对地址闩锁电路50或熔丝电路51供给的地址信号译码，产生用于选择字线的信号并将其输出。

开关信号55根据选择电路53所给的指令提供从译码电路54对字驱动电路57或冗余电路56的输出。

冗余电路56中有闩锁电路同时存储着译码电路54对熔丝电路51的信号输出译码而获得的信息，此外，冗余电路56根据此信息控制字驱动电路57同时执行以其他包括冗余电路在内的电路来置换缺陷线路的处理。

字驱动电路57在冗余电路56控制下进行冗余处理，同时根据译码电路54对地址闩锁电路50的信号输出的译码所获得的选择信号来控制存储阵列。

以下描述上述实施例的作业。

若是在发货前的测试等证明存储阵列中存在缺陷线路，熔丝电路51中与缺陷线路位置对应的预定熔丝便将烧断。熔丝电路51包括一表明是否存缺陷线路的熔丝以及一组用于确定缺陷线路地址的熔丝。若是探测出缺陷线路，则表明是否存在缺陷线路的上述字线将烧断，而上述这组熔丝将依据与缺陷线路位置对应的预定图案(例如对应于表示地址值的二进制数的图案)而烧断。

在上述状态下，假设此半导体存储器件安装于预定电路上并设在此电路上施加有电力。然后选择电路53指示开关电路52和55从熔丝电路51选择输出。

结果，由开关电路52从熔丝电路51选择的输出提供给译码电路54，在此被译码而转换成选择信号经由开关电路55提供给冗余电路56。这由粗线示明于图3中。

冗余电路56将开关电路55供给的冗余选择信号锁定并存储于内闩锁电路中。这样地锁定于此闩锁电路中的选择信号将一直保持到断电时。

在此选择信号提供给冗余电路56后，选择电路53指令开关电路52与55从地址闩锁电路50选择输出。

结果，地址闩锁电路50锁定从外部供部的地址信号并将它通过开关电路52供给译码电路54。这在图4中由粗线表明。

译码电路54对地址信号译码，产生选择信号并输出给开关电路55。

开关电路55根据选择电路53的指令从译码电路54提供输出给字驱动电路57。

这样，字驱动电路57在冗余电路56的控制下已进行了冗余处理，使得包括冗余线路在内的其他线路已用于置换缺陷线路。结果，如果输入了选择缺陷线路的选择信号，就将存取用于缺陷线路的置换线路。

如上所述，在起动本发明的半导体存储器件时，存储于熔丝电路51中有关缺陷线路的信息通过应用传输普通地址的通道而提供给冗余电路56。这样就能减少布线数和降低引起布线性能恶化的可能性。

上述实施例中的冗余电路56包括闩锁电路而有关缺陷线路的信息即锁定于其中。这样，只需在半导体存储器件起动后一次从熔丝电路51读出数据，就能继续进行冗余处理而无需再次读取数据。

下面说明本发明的第二实施例。

图5概示了本发明的第二实施例。如图5所示，此第二实施例的半导体存储器件包括存储阵列60a与61a、译码电路60b与61b、熔丝电路60c与61c以及布线60d与61d。

存储阵列60a左起第一至第五列、译码电路60b、熔丝电路60c与布线60d构成一子块，而从它们向左的第六至第十列构成另一子块。

此外，存储阵列61a左起第一至第五列、译码电路61b、熔丝电路61c与布线61d构成一子块，而从它们向左的第六至第十列则构成另一子块。

在上例中，为便于说明只示明了四个子块，但实际上可存在四个以上子块。

存储阵列60a与61a包括排成矩阵形的多个存储单元。

译码电路60b与61b包括译码电路与冗余译码电路(阴影区)。这两个译码电路通过输入和译码地址信号产生选择信号，同时使得对应于此选择信号的字线成为有效的。每个这些冗余译码电路读取熔丝电路60c或61c中存储的缺陷线路有关信息，将其译码并进行移位冗余处理。

熔丝电路60c与61c包括例如表明是否存在缺陷线路的熔丝以及表明缺陷线路位置的一批熔丝。熔丝电路60c位于极其靠近存储阵列60a平行于这些字线的一侧处。熔丝电路61c则位于极其靠近存储阵列61a平行于这些字线的一侧。

布线60d将译码电路60b与熔丝电路60c连接以在其间传递信息。布线61d将译码电路61b与熔丝电路61c连接以在其间传递信息。

图6描述图5所示第二实施例中的作业。

如图6所示，在此实施例中，位于垂直方向中的子块包括不同的熔丝电路，但位于水平方向中的子块则共享一熔丝电路。于是上部与下部子块可以独立地进行移位冗余。

图6中，标有“X”的区指故障点。本例中的这些故障点存在于右子块中从左起算的第四列和左子块的从左起算的第三列中。

假定上存储阵列60a右子块中从左起算的第四列是缺陷线路。然后在右子块中，最左的冗余线路用来置换缺陷线路。另外，在左子块中的最左冗余线路也以同样方式用于取代目的。

此外，假定了存储阵列60b中左子块内从左起算的第三列是缺陷线路。于是在此左子块中将最左的冗余线路用于置换缺陷线路。此外，左子块中的最左冗余线路以同样方式用于置换。

如上所述，位于垂直方向中的子块包括有不同的熔丝电路，因而不需将信号线路定位于存储单元之上(参看图13)。这样能够减小布线引起布线性能恶化的可能性。

本例中，位于水平方向中的子块共享一熔丝电路。但它们也可包括不同的熔丝电路。

此外，有一熔丝电路位于子块的平行于字线一侧的最近处。因而即使是例如有许多子块共享一熔丝电路，但也不需在存储阵列上方布线。这样就能减小引起布线性能恶化的可能性。

下面说明本发明的第三实施列。

图7示明本发明第三实施例的结构，此第三实施例综合了前述第一与第二实施例。依据此第三实施例的半导体存储器件包括子块65与66。如图5所示，在水平方向中可以存在两或多个子块。

图8是图7中以虚线所围区的放大图。此例中的这一区包括地址闩锁电路70、熔丝电路71、选择电路72、开关电路73、译码电路74a与75a、开关电路74b与75b、闩锁电路74c与75c、冗余电路74d与75d、字驱动电路74e与75e以及存储单元74f与75f。

地址闩锁电路70、熔丝电路71、选择电路72、开关电路73、译码电路74a与75a、开关电路74b与75b、冗余电路74d与75d和字驱动电路74e与75e以及闩锁电路74c与75c、分别相当于地址闩锁电路50、熔丝电路51、选择电路53、开关电路52、译码电路54、开关电路55、字驱动电路57以及冗余电路56。

地址闩锁电路70位于极其靠近子块65的平行于字线的一侧。此地址闩锁电路70锁定从外部供给的地址信号并将它提供给开关电路73。

熔丝电路71位于极其靠近子块65的平行于字线的一侧，这与地址闩锁电路70的情形相同，熔丝电路71包括许多熔丝。这些熔丝中存储着表明是否存在缺陷线路的信息以及用于确定缺陷线路(假定其存在时)的信息。

开关电路73定位成使得从译码电路74a与75a布设出的线路是直的。开关电路73在选择电路72的控制下从地址闩锁电路70选择输出或从熔丝电路72选择输出，并将其提供给译码电路74a与75a。

在半导体存储器件起动时，选择电路72提供一信号，指令从熔丝电路71选择对开关电路73以及开关电路74b与75b的输出。在完成了冗余处理后，选择电路72提供一信号，指令从地址闩锁电路70选择对开关电路73以及开关电路74b与75b的输出。

译码电路74a与75a位于子块65的顶部，用来对地址闩锁电路70或熔丝电路71供给的地址信号译码，产生一用于选择字线的选择信号并输出它。

开关电路74b与75b分别位于译码电路74a与75a之下。开关电路74b根据选择电路72所给的指令，提供从译码电路74a对字驱动电路74e或闩锁电路74c的输出。开关电路75b根据选择电路72所给的指令，提供从译码电路75a对字驱动电路75e或闩锁电路75c的输出。

闩锁电路74c与75c分别位于开关电路74b与75b之下，锁定和存储从熔丝电路71供给的信息并将其分别提供给冗余电路74d与75d。

字驱动电路74e与75e分别位于冗余电路74d与75d之下，分别根据闩锁电路74c与75c锁定的信息进行冗余处理。

存储单元74f与75f是通过沿垂直方向排列许多存储元件形成。

现来说明上述实施例的作业。

设在发货前进行的测试等证明在存储元件74f、75f等等之一中存在缺陷线路，与此缺陷线路的位置相对应的在此熔丝电路71中一预定熔丝将烧断。烧断熔丝的工作将依据子块进行。

熔丝电路71包括一表明是否存在缺陷线路的熔丝和一组用于确定缺陷线路在存储阵列中地址的熔丝。若是探测到缺陷线路，则表明是否存在缺陷线路的上述字线将烧断，同时上述这组熔丝将依据缺陷线路的位置烧断。这与前述情形相同。

在上述状态下，假定此半导体存储器件是安装于预定电路中并对此电路加有电功率。此时各子块中的选择电路将给出指令从熔丝电路选择输出。在图8所示例子中，例如选择电路72指令开关电路73以及开关电路74b与75b从熔丝电路71选择输出。

结果，由开关电路73从熔丝电路71选择输出并提供给译码电路74a与75a。译码电路74对熔丝电路71的输出译码而转换成选择信号并由开关电路74b供给闩锁电路74c。译码电路75a对熔丝电路71的输出译码而转换成选择信号并由开关电路75b供给闩锁电路75c。

闩锁电路74c锁定并保持开关电路74b供给的信息并将其提供给冗余电路74d。闩锁电路75c锁定并保持开关电路75b供给的信息并将其提供给冗余电路75d。

冗余电路74d锁定并保持开关电路74b所供给的冗余选择信号。冗余电路75d锁定并保持开关电路75b所供给的冗余选择信号。这样锁定的信息将继续保持到断电时。

在选择信号供给于冗余电路74d与75d之后，选择电路72指令开关电路73以及开关电路74b与75b选择从地址闩锁电路70的输出。

结果，地址闩锁电路70锁定由外部供给的地址信号并将其通过开关电路73供给译码电路74a与75a。

译码电路74a与75a对上述地址信号译码，产生一选择信号并将其分别输出给开关电路74b与75b。

开关电路74b根据选择电路72的指令提供从译码电路74a到字驱动电路74e的输出，开关电路75b根据选择电路72的指令提供从译码电路75a到字驱动电路75e的输出。

这样，字驱动电路74e与75e便分别在冗余电路74d与75d的控制下进行了冗余处理。另一条线路于是已置换了缺陷线路。结果，如果输入了选择缺陷线路的选择信号，则可以存取置换缺陷线路的线路。具体地说，如要存储单元74f是缺陷线路并请求存取此存储单元74f时，则将存取另一线路即另一存储单元(未图示)。

如上所述，在本发明中，位于平行于字线方向(沿垂直方向)中的子块包括不同的熔丝电路并相互独立地受到控制。于是不需将布线定位于存储单元之上(参看图13)而可以防止引起布线性能恶化。

此外，传送地址信号的布线也传送冗余信息。于是可以通过减少布线数来防止产生布线恶化。这与上述情形相同。

还包括有闩锁电路而有关缺陷线路的信息即锁定于其中。于是在半导体存储器件起动后从熔丝电路只需一次读取数据便能继续从事冗余处理而无需再次读取数据。

在上述实施例中，各子块包括有独立的熔丝电路。但位于垂直于字线方向上的多个子块可以共享一熔丝电路。在此情形下，布线应位于存储阵列之外。这就是说，与传统的半导体存储器件不同，不需将布线定位于存储器件之上。于是每个这样的结构都能防止引起布线性能恶化。

如果在位于平行于字线方向的子块中形成了例如扩展型的布线，就能形成不通过存储单元上方的布线。这可以防止产生布线恶化。如上所述，在这样的情形下，可以控制位于垂直方向中的子块数到至多两个而不让布线通过字线之上。

再有，在以上各实施形式中以举例方式描述了对字线的处理，但显然本发明不仅可以用于字线还同样可以应用于列线路等。

最后应指出，上述各电路只是简单的例子，显然本发明并不局限于这类情形。

正如前面已说明过的，本发明的具有移位冗余功能的半导体存储器件包括有：用于接收地址信号输入的地址输入电路、用以依据此地址信号驱动存储阵列的驱动电路、用于将此地址输入电路与驱动电路连接的信号线路、位于上述驱动电路附近用来以包括冗余线路在内的其他线路来置换存储阵列中缺陷线路的冗余电路、用以存储表明缺陷线路信息的缺陷线路信息存储电路，以及用来将此缺陷线路信息存储电路中存储的信息通过信号线路供给于冗余电路的供应电路。这样就能减少所需的信号线路数目，降低引起布线恶化的可能性。

再有的一种半导体器件装置具有一批子块而每个子块各有驱动电路与存储阵列，这种半导体存储器件包括：缺陷线路信息存储电路，用以根据子块存储表明这批子块中缺陷线路的信息；冗余电路，用以根据上述缺陷线路信息存储电路中存储的信息，由包括冗余线路在内的其他线路来置换这批子块每个之中的缺陷线路。这样就能免除在子块上布线而可减少引起布线性能恶化的可能性。

以上所述应理解为只是对本发明原理的说明。此外，由于内行的人易于对此提出众多的改型与变更，因而不应将本发明局限于以上所示和所述的严格结构与应用之内，而应将所有相应的变更形式与等效内容视作为落入由后附权利要求书及其等效内容规定的本发明的范围中。

Claims (10)

1.具有移位冗余功能的半导体存储器件，此器件包括：用于接收地址信号输入的地址输入电路、用于依据此地址信号驱动存储阵列的驱动电路、用于连接此地址输入电路与驱动电路的信号线路、位于此驱动电路附近用以由包括冗余线路在内的其他线路来置换存储阵列中缺陷线路的冗余电路、用于存储表明缺陷线路的信息的缺陷线路信息存储电路，以及用于将此缺陷线路信息存储电路中存储的信息经该信号线路供应于上述冗余电路的供应电路。

2.权利要求1所述的半导体存储器件，其中所述供应电路在此半导体存储器件起动时，将表明缺陷线路的信息经该信号线路供给于上述冗余电路。

3.权利要求2所述的半导体存储器件，其中所述冗余电路包括用于存储信息的存储电路。

4.具有一批子块而各个子块包含有驱动电路与存储阵列的半导体存储器件，此器件包括：缺陷线路信息存储电路，用以根据子块存储表明这批子块中缺陷线路的信息；冗余电路，用以根据上述缺陷线路信息存储电路中存储的信息，由包括冗余线路在内的其他线路来置换这批子块的每个之中的缺陷线路。

5.权利要求4所述的半导体存储器件，其中所述缺陷线路信息存储电路由多个子块共享。

6.权利要求5所述的半导体存储器件，其中上述这多个共享缺陷线路信息存储电路的子块位于垂直于此缺陷线路的方向中。

7.权利要求5所述的半导体存储器件，其中上述这多个子块中的每一子块分成多段，而所述冗余电路在每个这样的段中进行冗余处理。

8.权利要求4所述的半导体存储器件，其中所述缺陷线路信息存储电路位于非常邻近前述这多个子块之一的平行于该缺陷线路的一侧。

9.权利要求4所述的半导体存储器件，其中所述冗余电路位于这多个子块之一的附近，而此器件还包括：用以接收地址信号输入的地址输入电路、用以依据此地址信号驱动上述多个子块的驱动电路、用以连接此地址输入电路与驱动电路的信号线路，以及将此缺陷线路信息存储电路中存储的信息经信号线路供给于该冗余电路的供应电路。

10.权利要求9所述的半导体存储器件，其中所述驱动电路沿着这多个子块之一的一侧设置，同时所述信号线路定位成与该驱动电路平行。

Images