CN1379535A - 电压发生器电路及其控制方法 - Google Patents

电压发生器电路及其控制方法 Download PDF

Info

Publication number
CN1379535A
CN1379535A CN02107126A CN02107126A CN1379535A CN 1379535 A CN1379535 A CN 1379535A CN 02107126 A CN02107126 A CN 02107126A CN 02107126 A CN02107126 A CN 02107126A CN 1379535 A CN1379535 A CN 1379535A
Authority
CN
China
Prior art keywords
voltage
circuit
voltage generator
mos transistor
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02107126A
Other languages
English (en)
Other versions
CN1379535B (zh
Inventor
佐藤一
齐藤修一
岩濑章弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001107131A external-priority patent/JP3751537B2/ja
Priority claimed from JP2001182982A external-priority patent/JP3673190B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1379535A publication Critical patent/CN1379535A/zh
Application granted granted Critical
Publication of CN1379535B publication Critical patent/CN1379535B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Abstract

本发明涉及一种电压发生器电路及其控制方法,该电压发生器电路能够防止在到省电模式的过渡状态中产生直通电流,由此降低电流消耗。该电压发生器电路包括由基准电压启动以产生输出电压的电压发生器。基准电压钳位电路耦合到该电压发生器以响应省电信号将基准电压钳位在第一电压以切断电压发生器。输出电压钳位电路耦合到电压发生器以将输出电压钳位在第二电压。控制电路耦合到输出电压钳位电路以在响应省电信号切断电压发生器之后启动输出电压钳位电路。

Description

电压发生器电路及其控制方法
技术领域
本发明涉及一种电压发生器电路，更具体地说，涉及一种内置在半导体器件中的电压发生器电路。
背景技术
半导体器件可以具有电压发生器电路，该电压发生器电路接收外部电源电压以产生输送给半导体器件的内部电路的内部电源电压。
在电压发生器电路中应用降压电路适合于减少由内部电路的功率消耗的降低造成的漏源击穿和栅极击穿并使晶体管小型化。在希望安装在具有省电模式的系统中的半导体器件中，在省电模式中切断电压发生器电路的运行以切断在内部电路中消耗的电流。
附图1所示为根据第一已有技术的实例的电压发生器电路100的示意电路附图。电压发生器电路100起降压电路的作用，该降压电路包括许多N-沟道MOS晶体管。给由N-沟道MOS晶体管组成的降压晶体管Tr1的漏极输送外部电源(高电位电源)Vcc并给其栅极输送基准电压发生器电路(未示)所产生的基准电压Vg。
降压晶体管Tr1具有连接到内部电路1的源极。当基准电压Vg输送到晶体管Tr1的栅极时，给内部电路1提供内部电压(内部电源电压)Vdd，通过来自外部电源Vcc的电压的晶体管Tr1的阈值Vthn降低该内部电压Vdd。
电容器C1耦合在晶体管Tr1的栅极和外部电源(低电位电源)Vss之间。电容器C1响应在内部电压Vdd中的波动降低了在基准电压Vg中所包括的耦合噪声。
由N-沟道MOS晶体管组成的基准电压钳位晶体管Tr2连接在晶体管Tr1的栅极和外部电源Vss之间。在栅极给晶体管Tr2输送省电信号pd。当在省电模式中省电信号pd上升到H电平时，晶体管Tr2接通以将基准电压Vg钳位到外部电源Vss的电压，由此使晶体管Tr1切断。
电容器C2耦合在晶体管Tr1的源极(内部电压Vdd)外电源Vss之间。电容器C2用于使内部电压Vdd稳定。电容器C2包括内部电路1的寄生电容。
由N-沟道MOS晶体管组成的内部电压钳位晶体管Tr3连接在晶体管Tr1的源极和外部电源Vss之间。在栅极给晶体管Tr3输送省电信号pd。当省电信号pd上升到H电平时，晶体管Tr3接通而晶体管Tr1仍然保持切断，从而将内部电压Vdd钳位到外部电源Vss的电压，如附图3所示。这种操作切断了在省电模式中的内部电压Vdd，因此，防止了在内部电路1中消耗电流。
在电压发生器电路100中，当从正常模式到省电模式的过渡中省电信号pd上升到H电平时，晶体管Tr2。Tr3都接通以降低基准电压Vg和内部电压Vdd，如附图3所示。这时，与晶体管的Tr2的驱动容量相比由于电容器c1和晶体管Tr1的电容都非常大，因此基准电压Vg根据响应在晶体管Tr2接通时它的CR时间常数慢慢地降低。在这种情况下，在直到在基准电压Vg和内部电压Vdd之间的电位差降低到晶体管Tr1的阈值Vthn或更小的时间周期t1中，晶体管Tr1，Tr3都同时接通以使直通电流从外部电源Vcc流到外部电源Vss。该直通电流可能使外部电源Vcc的电压降低并使内部电路1产生故障。
此外，在电压发生器电路100中，即使在省电模式中降压晶体管Tr1的栅源电压Vgs为0V，由于晶体管的物理特性在晶体管Tr1的漏极和源极之间也会流过亚阈值电流，这种亚阈值电流通过晶体管Tr3流进外部电源Vss。
当Vgs＝0V时，流进N-钩道MOS晶体管的亚阈值电流IL通常以下式(1)表示： I L = I 0 W 0 W · 10 - Vtc / S
这里W是晶体管的沟道宽度；Vtc是当恒定的漏源电流I0开始流进沟道宽度为W0的晶体管中时的栅源电压，S是拖尾系数(tailingcoefficient)。
例如，从几十到几百微安(μA)的亚阈值电流流进降压晶体管Tr1，该降压晶体管Tr1具有从几十到几百微米(μm)的沟道宽度，由此造成了在省电模式中增加电流消耗。
附图2所示为根据第二已有技术实例的电压发生器电路200的示意电路图。电压发生器电路200具有降压电路的作用，该降压电路包括许多P-沟道MOS晶体管。给由P-沟道MOS晶体管组成的降压晶体管Tr4的源极输送外部电源Vcc的电压并给其栅极输送由基准电压发生器电路所产生的基准电压Vg。
通过基准电压发生器电路产生基准电压Vg以使它随着内部电压Vdd的增加而上升并随着内部电压Vdd的降低而下降。此外，产生基准电压Vg以使内部电压Vdd设置在比外部电源Vcc的电压小预定的电压的电压上。
降压晶体管Tr4具有耦合到内部电路1的漏极。当基准电压Vg输送到晶体管Tr4的栅极时，给内部电路1输送内部电压Vdd。
由P-沟道MOS晶体管组成的基准电压钳位晶体管Tr5连接在晶体管Tr4的栅极和外部电源Vcc之间。通过反相电路2在栅极给晶体管Tr5输送省电信号pd。当在省电模式中省电信号pd上升到H电平时，晶体管Tr5接通以将基准电压Vg钳位在外部电源Vcc的电压上，由此使晶体管Tr4切断。
电容器C4耦合在晶体管Tr4的漏极(内部电压Vdd)和外部电源Vss之间。应用电容器C4来稳定内部电压Vdd。电容器C4包括内部电路1的寄生电容。
由N-沟道MOS晶体管组成的内部电压钳位晶体管Tr6连接在晶体管Tr4的源极和外部电源Vss之间。在栅极给晶体管Tr6输送省电信号pd。当省电信号pd上升到H电平时，晶体管Tr6接通而晶体管Tr4仍然保持切断，从而将内部电压Vdd钳位到外部电源Vss的电压，如附图4所示。这种操作切断了在省电模式中的内部电压Vdd，因此，防止了在内部电路1中消耗电流。
在电压发生器电路200中，在从正常模式到省电模式的过渡中当省电信号pd上升到H电平时，晶体管Tr5，Tr6都接通以降低基准电压Vg，并使内部电压Vdd下降，如附图4所示。在这种情况下，与晶体管的Tr5的驱动容量相比由于晶体管Tr4的电容非常大，基准电压Vg根据响应在晶体管Tr5接通时它的CR时间常数慢慢地上升。因此，在直到在基准电压Vg和外部电源Vcc的电压之间的电位差降低到晶体管Tr4的阈值Vthp或更小的时间周期t2中，晶体管Tr4，Tr6都同时接通以使直通电流从外部电源Vcc流到外部电源Vss。因此，该直通电流可能使外部电源Vcc的电压降低并在内部电路1中产生故障。
在电压发生器电路100和200中，如果增加晶体管Tr2，Tr5的尺寸以改善电流驱动容量，则可以以较高的速度降低或增加基准电压Vg。然而，如果增加晶体管Tr2，Tr5的尺寸以确保对应于C1的负载驱动容量和晶体管Tr1，Tr4的电容，则造成的电路面积增加将会阻止更高度的集成。
此外，在电压发生器电路200中，即使在降压晶体管Tr4的栅源电压Vgs为0V时，亚阈值电流仍然流进晶体管Tr4中，由此使电流消耗增加。
例如，人们已经提出电压发生器电路200以便在省电模式中将内部电压Vdd钳位到外部电源Vdd的电压中。电压发生器电路200省去了附图2的降压电路的晶体管Tr6，在省电模式中接通晶体管Tr4以将内部电压Vdd钳位到外部电源Vcc的电压。在内部电路1中由于流进大量的N-沟道MOS晶体管中的亚阈值电流的缘故，使得这种电压发生器电路200的电流消耗增加。
发明内容
本发明第一目的是提供一种电压发生器电路，这种电压发生器电路能够防止在进入省电模式的过渡状态中产生的直通电流，从而降低电流消耗。
本发明第二目的是提供一种电压发生器电路，这种电压发生器电路能够降低在省电模式中的亚阈值电流，从而降低了电流消耗。
在本发明的第一方面中，提供一种电压发生器电路，这种电压发生器电路包括由基准电压启动以产生输出电压的电压发生器。基准电压钳位电路耦合到该电压发生器以响应省电信号将基准电压钳位在第一电压以切断电压发生器。输出电压钳位电路耦合到电压发生器以将输出电压钳位在第二电压。控制电路连接到输出电压钳位电路以在响应省电信号切断电压发生器之后启动输出电压钳位电路。
在本发明第二方面中，提供一种电压发生器电路，该电压发生器电路包括由基准电压启动以产生使外部电源降压的输出电压的电压发生器。基准电压钳位电路耦合到电压发生器以响应省电信号将基准电压钳位到第一电压以切断电压发生器。输出电压钳位电路耦合到电压发生器以将输出电压钳位在第二电压。控制电路连接到输出电压钳位电路以在响应省电信号停止通过电压发生器产生输出电压之后启动输出电压钳位电路。
在本发明的第三方面中，提供一种半导体器件，该半导体器件包括一种电压发生器电路，该电压发生器电路包括由基准电压启动以产生内部电压的电压发生器。基准电压钳位电路耦合到该电压发生器以响应省电信号将基准电压钳位在第一电压以切断电压发生器。内部电压钳位电路耦合到电压发生器以将内部电压钳位在第二电压。控制电路连接到内部电压钳位电路以在响应省电信号切断电压发生器之后启动内部电压钳位电路。内部电路耦合到电压发生器和内部电压钳位电路、通过内部电压启动并通过第二电压切断。
在本发明的第四方面中，提供一种半导体器件，该半导体器件包括一种电压发生器电路，该电压发生器电路包括由基准电压启动以降低外部电源以产生内部电压的电压发生器。基准电压钳位电路耦合到电压发生器以响应省电信号将基准电压钳位到第一电压以切断电压发生器。内部电压钳位电路耦合到电压发生器以将内部电压钳位在第二电压。控制电路耦合到内部电压钳位电路以在响应省电信号停止通过电压发生器产生内部电压之后运行内部电压钳位电路。内部电路耦合到电压发生器和内部电压钳位电路、通过内部电压启动并通过第二电压切断。
在本发明的第五方面中，提供一种控制电压发生器电路的方法。该电路包括由基准电压启动以产生输送到内部电路的内部电压的电压发生器。该方法包括如下的步骤：响应省电信号将基准电压钳位到第一电压以切断电压发生器；以及在切断电压发生器之后将内部电压钳位到第二电压以切断内部电路。
在本发明第六方面中，提供一种电压发生器电路，该电压发生器电路包括由基准电压启动以产生输出电压的电压发生器。基准电压钳位电路耦合到电压发生器以响应省电信号将基准电压钳位到预定的钳位电压以切断电压发生器。当电压发生器切断时亚阈值电流降低电路降低流进电压发生器中的亚阈值电流。
在本发明第七面中，提供一种半导体器件，该半导体器件包括电压发生器电路，该电压发生器电路包括由基准电压启动以产生输出电压的电压发生器。基准电压钳位电路耦合到电压发生器以响应省电信号将基准电压钳位到预定的钳位电压以切断电压发生器。当电压发生器切断时亚阈值电流降低电路降低流进电压发生器中的亚阈值电流。内部电路耦合到电压发生器并通过输出电压启动。
在本发明的第八方面中，提供一种控制电压发生器电路的方法，该电压发生器电路具有产生输出到内部电路的内部电压的电压发生器。该方法包括如下的步骤：响应省电信号切断电压发生器；以及将电压发生器的内部电压设置到平衡电压，在该平衡电压上在切断电压发生器时流进电压发生器的亚阈值电流平衡了流进内部电路的亚阈值电流。
在本发明的第九方面中，提供一种控制电压发生器电路的方法，该电压发生器电路具有电压发生器，该电压发生器由MOS晶体管组成。该方法包括如下的步骤：响应省电信号切断MOS晶体管；以及给晶体管的栅极和背部栅极极中的至少一个栅极提供一电压，在该电压下当切断MOS晶体管时可以切断该亚阈值电流。
结合附图，通过参考下文通过举例的方式说明本发明的原理的描述中将会清楚本发明的其它方面及其优点。
附图说明
参考本发明的优选实施例及其附图可以最佳地理解本发明及其目的和优点，在附图中：
附图1所示为根据第一已有技术实例的电压发生器电路的示意电路图；
附图2所示为根据第二已有技术实例的电压发生器电路的示意电路图；
附图3所示为附图1的电压发生器电路的运行的波形图；
附图4所示为附图2的电压发生器电路的运行的波形图；
附图5所示为根据本发明的第一实施例的电压发生器电路的示意方块图；
附图6所示为根据本发明的第二实施例的电压发生器电路的示意电路图；
附图7所示为附图6的电压发生器电路的运行的波形图；
附图8所示为根据本发明的第三实施例的电压发生器电路的示意电路图；
附图9所示为附图8的电压发生器电路的运行的波形图；
附图10所示为根据本发明的第四实施例的电压发生器电路的示意电路图；
附图11所示为根据本发明的第五实施例的电压发生器电路的示意电路图；
附图12所示为附图11的电压发生器电路的运行的波形图；
附图13所示为根据本发明的第六实施例的电压发生器电路的示意方块图；
附图14所示为根据本发明的第七实施例的电压发生器电路的示意方块图；
附图15所示为根据本发明的第八实施例的电压发生器电路的示意电路图；
附图16所示为根据本发明的第九实施例的电压发生器电路的示意电路图；
附图17所示为根据本发明的第十实施例的电压发生器电路的示意电路图；
附图18所示为根据本发明的第十一实施例的电压发生器电路的示意电路图；
附图19所示为根据本发明的第十二实施例的电压发生器电路的示意电路图；
附图20所示为根据本发明的第十三实施例的电压发生器电路的示意电路图；
附图21所示为根据本发明的第十四实施例的电压发生器电路的示意电路图；
附图22所示为根据本发明的第十五实施例的电压发生器电路的示意电路图；
附图23所示为根据本发明的第十六实施例的电压发生器电路的示意电路图；
附图24所示为根据本发明的第十七实施例的电压发生器电路的示意电路图；
附图25所示为根据本发明的第十八实施例的电压发生器电路的示意电路图；
附图26所示为在附图15的电压发生器电路中的电阻和电压之间的关系曲线图；
附图27所示为在附图15的电压发生器电路中的电阻和电流之间的关系曲线图；
附图28所示为在附图15的电压发生器电路中的电阻和电压之间的关系曲线图；
附图29所示为在附图15的电压发生器电路中的电阻和电流之间的关系曲线图；
附图30所示为在附图17的电压发生器电路中的电阻和电压之间的关系曲线图；
附图31所示为在附图17的电压发生器电路中的电阻和电流之间的关系曲线图；
附图32所示为在附图17的电压发生器电路中的电阻和电压之间的关系曲线图；
附图33所示为在附图17的电压发生器电路中的电阻和电流之间的关系曲线图。
具体实施方式
在所有的附图中，相同的标号用于表示相同的元件。
附图5所示为根据本发明的第一实施例的电压发生器电路300的示意方块图。电压发生器电路300包括电压发生器11、基准电压钳位电路21、内部电压钳位电路22和控制电路12。电压发生器11接收基准电压Vg并产生内部电压Vdd。基准电压钳位电路21响应省电信号pd将基准电压Vg钳位到第一电压Vss以切断电压发生器11。内部电压钳位电路22将内部电压Vdd钳位到第二电压(在这种情况下为第一电压Vss)。在响应省电信号pd切断电压发生器11之后控制电路12启动内部电压钳位电路22。由于电压发生器11和内部电压钳位电路22从来都不会同时启动，所以切断了从外部电源Vcc到外部电源Vss的直通电流。
附图6所示为根据本发明的第二实施例的电压发生器电路400的示意电路图。半导体器件包括电压发生器电路400和连接到电压发生器电路400的内部电路1。电压发生器电路400包括降压电路11a和在省电模式中控制降压电路11a的控制电路12a。由于降压电路11a在结构上类似于在附图1中的电压发生器电路100，所以对应的部件以相同的标号表示。在此，P-沟道MOS晶体管Tr1对应于附图5的电压发生器电路11；P-沟道MOS晶体管Tr2对应于附图5的基准电压钳位电路21；以及P-沟道MOS晶体管Tr3对应于附图5的内部电压钳位电路22。
控制电路12a包括基准电压检测电路13a和钳位信号发生器电路14a。在基准电压检测电路13a中，P-沟道MOS晶体管Tr11具有耦合到外部电源Vcc的源极和通过电阻R1耦合到N-沟道MOS晶体管Tr12、Tr13的漏极的漏极。电阻R1具有相对于晶体管Tr12的接通电阻足够大的电阻值。
通过反相电路15a给晶体管Tr11、Tr13的栅极输送省电信号pd。在晶体管Tr12的栅极输送基准电压Vg。
在基准电压检测电路13a中，当省电信号pd为L电平时，晶体管Tr11切断，而晶体管Tr13接通。因此，在晶体管Tr12，Tr13的漏极(节点N1)上的电压降低到L电平，而与基准电压Vg无关。
当省电信号pd上升到H电平时，晶体管Tr11接通，如果基准电压Vg比外部电源Vss的电压大晶体管Tr12的阈值Vthn，则晶体管Tr12也接通。因此，在节点N1的电压降低到L电平。
当省电信号pd上升到H电平时，基准电压Vg降低到L电平，晶体管Tr11接通，而同时晶体管Tr12，Tr13切断，使在节点N1上的电压上升到H电平。
在节点N1上的电压信号输送到反相电路15b，经反相的电压信号从反相电路5b的输出端(节点N2)输送到钳位信号发生器电路14a。
钳位信号发生器电路14a包括NAND(“与非”)电路16a，16b和反相电路15c。从NAND电路16a的第一输入端输送反相电路15b的反相电压信号。NAND电路16a的输出信号输送到NAND电路16b的第一输入端，而省电信号pd输送到NAND电路16b的第二输入端。
NAND电路16b的输出信号输送到NAND电路16a的第二输入端并还输送到反相电路15c。反相输出信号从反相电路15c的输出端(节点N3)输送到降压电路11a的内部电压钳位晶体管Tr3的栅极。
当省电信号pd处于L电平时，NAND电路16b输出H电平信号，因此在节点N3上的电压设置到L电平以切断晶体管Tr3。
当省电信号pd上升到H电平时，基准电压Vg下降到L电平，晶体管Tr11接通，而晶体管Tr12，Tr13切断，使在节点N1上的电压上升到H电平。
当在节点N1上的电压上升到H电平时，给NAND电路16b输送两个H电平信号，使NAND电路16b输出L电平信号，由此将在节点N3上的电压设置到H电平上以接通晶体管Tr3。
接着，参考附图7描述电压发生器电路300的运行。
当在正常模式中省电信号pd处于L电平时，晶体管Tr2切断，控制器12a将在节点N3上的电压设置为L电平，切断在降压电路11a中的晶体管Tr3。因此，降压电路11a接收基准电压Vg，并给内部电路1输送内部电压Vdd。
当运行模式从正常模式中进入省电模式时，停止输送基准电压Vg，使省电信号pd上升到H电平。相应地，在降压电路11a中，晶体管Tr2接通以对在电容器C1上积累的电荷放电，使输送到晶体管Tr1的栅极的基准电压Vg逐步降低。当在基准电压Vg和内部电压Vdd之间的电位差等于或小于晶体管的阈值Vthn时，晶体管Tr1切断。
在基准电压检测电路13a中，晶体管Tr11接通，而晶体管Tr13切断。在这种情况下，当基准电压Vg比外部电源Vss的电压大晶体管Tr12的阈值Vthn时，晶体管Tr12保持在接通状态，在节点N1的电压保持在L电平，而在节点N2的电压保持在H电平。因此，在节点N3的电压保持在L电平，由此使晶体管Tr3仍然保持切断。
接着，当在基准电压Vg和外部电源Vss之间的电位差等于或小于晶体管Tr12的阈值Vthn时，晶体管Tr12切断，使在节点N1的电压上升到H电平，在节点N2的电压下降到L电平。因此，给NAND电路16b输送两个H-电平信号，使在节点N3的电压上升到H电平以接通晶体管Tr3。然后，晶体管Tr3的接通操作使内部电压Vdd下降到外部电源Vss的电压。
根据第二实施例的内部电压发生器电路400具有如下的优点：
(1)在省电模式中，晶体管Tr1切断而晶体管Tr3接通，因此降压电路11a将内部电压Vdd降低到外部电源Vss的电压。因此，在省电模式中，节省了在内部电路1中的无意义的电流消耗。
(2)当运行模式从正常模式进入到省电模式中，在晶体管Tr1切断之后控制电路12a接通晶体管Tr3。因此，切断在降压电路11a中的从外部电源Vcc到外部电源Vss的直通电流。
(3)在正常模式中，切断基准电压检测电路13a，因此防止了基准电压检测电路13a消耗电流。
附图8所示为根据本发明的第三实施例的电压发生器电路500的示意电路图。电压发生器电路500包括控制电路12b和降压电路11a。降压电路11a在结构方面与第二实施例的降压电路11a相同。
控制电路12b包括基准电压检测电路13b和钳位信号发生器电路14b。基准电压检测电路13b包括差动放大器。差动放大器的P-沟道MOS晶体管Tr14，Tr15，Tr16的源极耦合到外部电源Vcc。晶体管Tr14，Tr15的栅极彼此耦合，并且耦合到晶体管Tr14的漏极。晶体管Tr14的漏极耦合到N-沟道MOS晶体管Tr17的漏极。
晶体管Tr15，Tr16的漏极耦合到N-沟道MOS晶体管Tr18的漏极(节点N4)。晶体管Tr17，Tr18的源极通过N-沟道MOS晶体管Tr19耦合到外部电源Vss。
在晶体管Tr17的栅极输送有基准电压Vg，而在晶体管Tr16，Tr19的栅极有输送省电信号pd。
电阻R2、电阻R3和晶体管Tr20串联耦合在外部电源Vcc和外部电源Vss之间。晶体管Tr18的栅极耦合到在电阻R2和电阻R3之间的节点N6上。换句话说，晶体管Tr18的栅极通过电阻R2耦合到外部电源Vcc并也通过电阻R3和N-沟道MOS晶体管Tr20耦合到外部电源Vss。在晶体管Tr20栅极输送省电信号pd。
当省电信号pd上升到H电平以接通晶体管Tr20时，在晶体管Tr18的栅极施加通过电阻R2和R3对在外部电源Vcc的电压和外部电源Vss电压之间的电位差进行分压所形成的电压。实质上将所分压的电压设置到晶体管Tr17的阈值Vthn。
在晶体管Tr15，Tr16和晶体管Tr18之间的节点N4通过反相电路15d耦合到晶体管Tr3的栅极。反相电路15d形成了钳位信号发生器电路14b。换句话说，反相电路15b接收在节点N4的电压信号，并从输出端(节点N5)将反相电压信号输送到降压电路11的晶体管Tr3的栅极。
接着，参考附图9描述电压发生器电路500的运行。
当在正常模式中省电信号pd处于L电平时，在降压电路11a中晶体管Tr2切断。在基准电压检测电路13b中，通过处于L电平的省电信号pd将晶体管Tr16接通以将在节点N4的电压设置为H电平。因此，在节点N5的电压设置为L电平以切断晶体管Tr3，降压电路11a接收基准电压Vg并给内部电路输送内部电压Vdd。
当运行模式从正常模式中进入省电模式时，停止输送基准电压Vg，使省电信号pd上升到H电平。相应地，在省电信号11a中，晶体管Tr2接通以对在电容器C1上积累的电荷放电，使输送到晶体管Tr1的栅极的基准电压Vg逐步降低。当在基准电压Vg和内部电压Vdd之间的电位差等于或小于晶体管Tr1的阈值Vthn时，晶体管Tr1切断。
在基准电压检测电路13b中，通过在H电平的省电信号pd切断晶体管Tr16，而晶体管Tr19，Tr20接通。因此，启动基准电压检测电路13b，并在节点N6上产生恒定的电压。
在此，当基准电压Vg大于在节点N6的电压时，晶体管Tr17保持在接通状态，在节点N4的电压保持在H电平，而在节点N5保持在L电平。因此，晶体管Tr3仍然保持切断。
当在基准电压Vg变得小于在节点N6的电压时，晶体管Tr17切断，晶体管Tr18接通，使在节点N4的电压下降到L电平。这样，在节点N5的电压上升到H电平以接通晶体管Tr3。Tr3的接通操作导致内部电压Vdd下降到外部电源Vss的电压。
第三实施例的内部电压发生器电路500除了具有与第二实施例的优点类似的优点以外，还具有如下的优点。
由于在正常运行模式中切断基准电压检测电路13b，所以防止了在正常运行模式中电流消耗的增加。
附图10所示为根据本发明第四实施例的电压发生器电路600的示意电路图。第四实施例的控制电路12c具有包括晶体管Tr18的基准电压检测电路13c，该晶体管Tr18的栅极(节点N6)通过电阻R4耦合到外部电源Vcc，并且通过二极管连接的N-沟道MOS晶体管Tr21还耦合到外部电源Vss。在基准电压检测电路13c和钳位信号发生器电路14c中的其余结构都与在第三实施例中的结构相同。
当外部电源Vcc、Vss都接通时，通常将节点N6设置到比外电电源Vss大晶体管Tr21的阈值Vthn的电压。因此，在第四实施例中的电压发生器电路600以类似于第三实施例的方式运行。
附图11所示为本发明第五实施例的电压发生器的示意电路图。第七实施例的降压电路11b与附图2的降压电路200的结构相同。电压发生器电路700包括控制电路12d。控制电路12d包括基准电压检测电路13d和钳位信号发生器电路14d。在此，N-沟道MOS晶体管Tr4对应于附图5的电压发生器11；N-沟道MOS晶体管Tr5和反相器2对应于附图5的基准电压钳位电路21；以及N-沟道MOS晶体管Tr6对应于附图5的内部电压钳位电路22。
在基准电压检测电路13d中，P-沟道MOS晶体管Tr22，Tr23的源极耦合到外部电源Vcc，他们的漏极通过电阻R5耦合到N-沟道MOS晶体管Tr24的漏极。晶体管Tr24的源极耦合到外部电源Vss。电阻R5与晶体管Tr24的接通电阻相比具有足够高的电阻值。
在晶体管Tr23，Tr24的栅极输送省电信号pd。在晶体管Tr22的栅极输送基准电压Vg。
在基准电压检测电路13d中，当省电信号pd处于L电平，晶体管Tr24切断，同时晶体管Tr23接通。因此，在晶体管Tr22，Tr23的漏极(节点N7)上电压上升到H电平而与基准电压Vg无关。
当省电信号pd上升到H电平时，如果在基准电压Vg和外部电源Vcc的电压之间的电位差等于或小于晶体管Tr22的阈值Vthp，则晶体管Tr24接通，而晶体管Tr22也接通，使节点N7上升到H电平。
当省电信号pd上升到H电平时，如果在基准电压Vg和外部电源Vcc的电压之间的电位差等于或小于晶体管Tr22的阈值Vthp，则晶体管Tr24接通，而晶体管Tr22，Tr23切断，使节点N7下降到L电平。
钳位信号发生器电路14d省去了在第二实施例的钳位信号发生器电路14a的输入级中的反相电路15b。在节点N7上给钳位信号发生器电路14d输送电压信号和省电信号pd。从钳位信号发生器电路14d(反相器15c)的输出端(节点N8)将输出信号输送到晶体管Tr6的栅极。
接着，参考附图12描述根据本发明第五实施例的电压发生器电路700的运行。当在正常模式中省电信号pd处于L电平时，切断在降压电路11b中的晶体管Tr5。此外，在钳位信号发生器电路14d的节点N8的电压保持在L电平以切断晶体管Tr6。降压电路11b接收基准电压Vg并将内部电压Vdd输送给内部电路1。
当运行模式从正常模式进入到省电模式中时，停止基准电压Vg的电源，省电信号pd上升到H电平。相应地，接通在降压电路11b中的晶体管Tr5，使输送到晶体管Tr4的栅极的基准电压Vg逐渐增加。当在基准电压Vg和外部电源Vcc的电压之间的电位差等于或小于晶体管Tr4的阈值Vthp，晶体管Tr4切断。在基准电压检测电路13d中，处于H电平的省电信号pd使晶体管Tr24接通并使晶体管Tr23切断。在这种情况下，如果基准电压Vg比外部电源Vcc的电压小晶体管Tr22的阈值Vthp时，晶体管Tr22保持接通状态，节点N7保持在H电平。因此，节点N8保持在L电平，因此使晶体管Tr6保持在切断状态。
当基准电压Vg和外部电源Vcc的电压之间的电位差降低到晶体管Tr22的阈值Vthp时，晶体管Tr22切断，使在节点N7的电压下降到L电平，在节点N8的电压上升到H电平，晶体管Tr6接通。晶体管Tr6的接通操作使内部电压Vdd下降到外部电源Vss的电压。
第五实施例的内部电压发生器电路700具有与第二实施例的内部电压发生器电路400相同的优点。
附图13所示为根据本发明的第六实施例的电压发生器电路800的示意方块图。电压发生器电路800包括控制电路12、延迟电路17和降压电路11a(或降压电路11b)。给控制电路12和延迟电路17输送省电信号pd。
控制电路12可以是在第二至第五实施例中的控制电路12a至12d中的任一控制电路，控制电路12的输出信号输送到AND(“与”)电路18的第一输入端。延迟电路17延迟省电信号pd预定的时间以产生延迟的省电信号pd。延迟的省电信号pd输送到AND电路18的第二输入端中。AND电路18的输出信号输送到降压电路11a(或降压电路11b)的内部电压钳位晶体管的栅极。
当运行模式从正常模式进入到省电模式中时，省电信号pd上升到H电平。在省电信号pd已经上升到H电平之后，当控制电路12和延迟电路17的输出信号都上升到H电平时，通过AND电路18的输出信号接通内部电压钳位晶体管。因此，通过适当设置延迟电路17的延迟时间，可以防止产生直通电流而不会使降压电路11a(11b)失效。此外仅通过延迟电路17的输出信号可以接通内部电压钳位晶体管。
附图14所示为根据本发明的第七实施例的电压发生器电路900的示意方块图。电压发生器电路900包括电压发生器11、基准电压钳位电路212和亚阈值电流降低电路213。电压发生器电路11响应基准电压Vg产生内部电压Vdd。基准电压钳位电路212响应省电信号pd将基准电压Vg钳位到预定的电压以切断电压发生器11。当电压发生器11切断时亚阈值电流降低电路213防止产生亚阈值电压。
附图15所示为根据本发明的第八实施例的电压发生器电路1000的示意电路图。电压发生器电路1000包括替代附图1的降压电路100的晶体管Tr3的电阻R201。电阻R201耦合到在晶体管Tr1的源极(内部电压Vdd的输出节点N1)和外部电源Vss之间。电阻R201的电阻值设置为1010欧姆或更大，即10GΩ或更大。
接着，描述电压发生器电路1000的运行。当在正常模式中将在L电平的省电信号pd输送到电压发生器电路1000时，晶体管Tr2切断。然后，基于基准电压Vg降低外部电源Vcc的电压，内部电压Vdd输送到内部电路1。这时，由于电阻R201具有极高的电阻值，所以电阻R201不会影响内部电压的产生。
在将单元信息写进动态随机存取存储器(DRAM)的存储单元或从该存储单元读取该单元信息时内部电路1是一种可操作的控制电路，并且该控制电路包括常规的CMOS电路。
当运行模式从正常模式进入到省电模式中，停止输送基准电压Vg，省电信号pd上升到H电平。响应地，晶体管Tr2接通以释放在电容器C1上的积累的电荷，以使输送到晶体管Tr1的栅极的基准电压Vg逐渐降低。
当在基准电压Vg和内部电压Vdd之间的电位差等于或小于晶体管Tr1的阈值Vthn时，晶体管Tr1切断。然后，内部电压Vdd下降到外部电源Vss的电压。
当在基准电压Vg和内部电压Vdd之间的电位差等于或小于晶体管Tr1的阈值时，亚阈值电流流进晶体管Tr1中。
附图26所示为在省电模式中在降压电路1000中的电阻R201的电阻值和内部电压Vdd之间的关系曲线图。
当电阻R201的电阻值大约为105欧姆或更大并输送3V的外部电源Vcc时，通过亚阈值电流将内部电压Vdd设置到大约0.3V。
附图27所示为在电阻R201的电阻值和包括流进晶体管Tr1的亚阈值电流Is1和流经电阻R201的电流Ir1以及流进内部电路1的晶体管的亚阈值电流Is2的电流之间的关系的曲线图。
当电阻R201的电阻值为105欧姆或更大(即10GΩ或更大)时，根据Kirchihoff定律，流进晶体管Tr1的亚阈值电流平衡了流经电阻R201的电流Ir1和流进内部电路1的晶体管的亚阈值电流Is2。在这种情况下，通过电压发生器电路1000所消耗的电流大约为0.01微安，内部电压Vdd大约为0.3V。
由于电阻R201具有极高的电阻值，所以电阻201实质上提供了一种在其中节点N1并不连接到外部电源Vss的状态。
降压电路1000具有如下的优点。
(1)由于节点N1通过较高的电阻R201连接到外部电源Vss，所以在省电模式中降低了流进降压晶体管Tr1的亚阈值电流Is2。
(2)在已有的实例中，在省电模式中到达几十微安的亚阈值电流流进降压晶体管Tr1。在第八实施例中，由于N1节点通过电阻值为10GΩ或更大的电阻R201连接到外部电源Vss，所以流进降压晶体管Tr1的亚阈值电流Is1降低到大约0.01微安。
(3)通过降低亚阈值电流Is1可以降低在省电模式中的电流消耗。
(4)附图28和29所示为由于在运行的过程中的波动引起的在晶体管Tr1具有较高的电流驱动容量时的电压发生器电路的运行。在这种情况下，如已有技术那样如果在省电模式中节点N1连接到外部电源Vss，则大约有300微安的亚阈值电流流动。通过在节点N1和外部电源Vss之间连接电阻R201，将流进晶体管Tr1的亚阈值电流Is3降低到0.01微安。同时内部电压Vdd大约为0.35V。
附图16所示为根据本发明的第九实施例的电压发生器电路1100的示意电路图。根据本发明第九实施例的电压发生器电路1100包括在第八实施例中的电压发生器电路1000中的附加的晶体管Tr7。
给连接在节点N1和电阻201之间的晶体管Tr7的栅极输送省电信号pd。在正常模式中通过处于L电平的省电信号pd切断晶体管Tr7，并且在省电模式中通过处于H电平的省电信号pd接通该晶体管Tr7。当在省电模式中接通晶体管Tr7时，通过与第八实施例类似的方式通过电阻R201降低流进晶体管Tr1的亚阈值电流。
由于在正常模式中切断晶体管Tr7，切断从节点N1通过电阻R201流进外部电源Vss的电流以进一步降低了电流消耗。
附图17所示为根据本发明第十实施例的电压发生器电路1200的示意电路图。电压发生器电路1200具有连接在节点N1和外部电源Vcc之间的电阻R202，该电阻R202替代了在第八实施例中的电阻R201。
在第十实施例中，电阻R202的电阻值设置为1010欧姆(即10GΩ)或更大。当电阻R202具有较低的电阻值时，在省电模式中内部电压Vdd被设置到外部电源Vcc的电压，使大约5微安的亚阈值电流流进内部电路1以增加电流消耗，如附图31所示。
然而，如附图30所示，由于将电阻R202的电阻设置为1010欧姆(即10GΩ)或更大，所以在省电模式中在晶体管Tr1切断时内部电压Vdd内设置为大约0.3V。此外，如附图31所示，流进晶体管Tr1的亚阈值电流Is5和流经电阻R202的电流Tr3平衡了流进内部电路1的亚阈值电流Is6，使大约0.01微安的亚阈值电流Is5流进晶体管Tr1。
因此，根据第十实施例的电压发生器电路1200具有与根据第八实施例的电压发生器电路1000的优点类似的优点。
附图32和33所示为由于在运行的过程中的波动的缘故在晶体管Tr1具有较高的电流驱动容量时的电压发生器电路1200的运行。在这种情况下，如已有技术的实例那样在省电模式中当节点N1连接到外部电源Vcc时，大约100微安的亚阈值电流Is7流动。在第十实施例中，连接在节点N1和外部电源Vcc之间的电阻R201将流进晶体管Tr1的亚阈值电流Is7降低到大约0.01微安。同时，内部电压Vdd大约为0.35V。
由于电阻R202具有非常高的电阻值，电阻R202实质提供了在其中节点N1不连接到外部电源Vcc的状态。
附图18所示为根据本发明的第十一实施例的电压发生器电路1300的示意电路图。电压发生器电路1300包括第八实施例的电阻R201和第十实施例的电阻R202。电阻R201和R202都具有与在第八和第十实施例中的电阻具有相同的阻值，并且在正常运行模式中都不影响内部电压Vdd的产生。
在省电模式中当晶体管Tr1切断时，流进晶体管Tr1的亚阈值电流和通过电阻R202从外部电源Vcc流进节点N1的电流平衡了通过电阻R201从节点N1流进外部电源Vss的电流和流进内部电路1的亚阈值电流，在这种情况下，内部电压Vdd大约为0.3V。
通过上文所描述的运行，第十一实施例也具有与第八实施例和第十实施例的优点类似的优点。
附图19所示为根据本发明的第十二实施例的电压发生器电路1400的示意电路图。在第十二实施例中，通过电阻R203从外部电路50给节点N1输送电压以产生内部电压Vdd来在省电模式中降低流进晶体管Tr1中的亚阈值电流。电阻R203具有防止在内部电路1中产生亚阈值电流的较高的电阻。
从外部电路50中输送的电压包括如下的电压：强制外部基准电压Vref的电压、大于外部电源Vcc的电压的内部电压Vpp、小于外部电源Vss的电压的电压Vbb、内部基准电压Vpr或者平衡晶体管Tr1的亚阈值电流和流进内部电路的亚阈值电流的电压。
外部电路50优选是具有较低的电流容量的电路，因此在省电模式中消耗较低的功率。此外，可以在正常模式中控制外部电路50的容量。
在省电模式中从外部电路50中输送的电压可以钳位到外部电源Vcc或Vss的电压。
附图20所示为根据本发明第十三实施例的电压发生器电路1500的示意电路图。根据第十三实施例的电压发生器电路1500是对根据本发明第八实施例的电压发生器电路1000的实例性的改进，其中从基片电位发生器电路70给基准电压钳位晶体管Tr2的源极输送小于外部电源Vss的基片电流Vbb。由此在省电模式中所输送的基片电压Vbb防止了在晶体管Tr1中产生亚阈值电流。
第十三实施例省去了在第八实施例的电压发生器电路1000中的电阻R201。
在正常模式中，电压发生器电路1500以与第八实施例的电压发生器电路1000类似的方式运行，该电压发生器电路1500降低外部电源Vcc以产生内部电压Vdd。
在省电模式中，通过处于H电平的省电信号pd接通晶体管Tr2以将基片电压Vbb施加到晶体管Tr1的栅极。基片电压Vbb是将晶体管Tr1的栅源电压设置为-0.5V或更大的电压。在这种情况下，没有亚阈值电流流进晶体管Tr1，也没有亚阈值电流流进内部电路1。
基片电位发生器电路70优选是在省电模式中仅控制晶体管Tr1的栅极电位并具有非常小的驱动容量的电路。
应用常规的基片电位发生器电路可以输送基片电压Vbb。在这种情况下基片电压发生器电路优选具有在省电模式中单独控制晶体管Tr1的栅极电位所需的驱动容量。换句话说，在省电模式中可以降低基片电位发生器电路的驱动容量。
在第十三实施例中，防止在省电模式中产生亚阈值电流，从而降低了电流消耗。
附图21所示为根据本发明第十四实施例的电压发生器电路1600的示意电路图。在根据第十四实施例的电压发生器电路1600中，基片电位发生器电路70给晶体管Tr1的背部栅极(back gate)输送小于外部电源Vss的电压的基片电压Vbb，该外部电源Vss的电压输送到晶体管Tr2的源极。
当给N-沟道MOS晶体管的背部栅极输送小于源极电位的电压时，阈值根据在沟道区和耗散层之间的关系增加。因此，输送到背部栅极的基片电压Vbb使晶体管Tr1的阈值增加。为此，在省电模式中当晶体管Tr1的栅电压设置到外部电源Vss的电压时，没有亚阈值电流流进晶体管Tr1。
在省电模式中第十四实施例防止在晶体管Tr1中产生亚阈值电流和在内部电路1中产生亚阈值电流，从而降低了电流消耗。
附图22所示为根据本发明的第十五实施例的电压发生器电路1700的示意电路图。电压发生器电路1700是第十三实施例的电压发生器电路1500和第十四实施例的电压发生器电路1600的组合。
基片电位发生器电路70给晶体管Tr2的源极和晶体管Tr1的背部栅极输送小于外部电源Vss的基片电压Vbb。在这种情况下，与第十三实施例和第十四实施例相比，晶体管Tr1的阈值进一步增加。因此，防止了在省电模式中产生亚阈值电流从而降低了电流消耗。
附图23所示为根据本发明第十六实施例的电压发生器电路1800的示意图。电压发生器电路1800是在附图2中所示的已有技术的实例的改进，其中降压晶体管Tr4和基准电压钳位晶体管Tr5都由P-沟道MOS晶体管构成。
在源极从外部电路80给晶体管Tr5输送大于外部电源Vcc的电压的升压电压Vpp。电压发生器电路(降压电路)1800以与在正常模式中的已有技术的实例类似的方式运行。
在省电模式中，晶体管Tr5接通，而晶体管Tr4切断。在这种情况下，由于晶体管Tr4的栅压上升到升压电压Vpp，因此将其设置成高于源极电位，因此没有亚阈值电流流进晶体管Tr4。
输送升压电压Vpp的电路80的最小容量可以为在省电模式中仅驱动晶体管Tr4的栅极。可替换的是，可以控制电路80使其在省电模式中具有最小的容量。
第十六实施例防止在省电模式中产生亚阈值电流从而降低了电流消耗。
附图24所示为根据本发明第十七实施例的电压发生器电路1900的示意电路图。在电压发生器电路1900中，在包括P-沟道MOS晶体管的降压晶体管Tr4的背部栅极上输送升压电压Vpp。相应地，晶体管Tr4的阈值增加，因此在省电模式如果晶体管Tr4的栅电位设置到外部电源Vcc的电压则晶体管Tr4切断。然而，在这种情况下，没有亚阈值电流流进晶体管Tr4，也没有亚阈值电流流进内部电路1。因此，防止在省电模式中产生亚阈值电流从而降低了电流消耗。
附图25所示为根据本发明的第十八实施例的电压发生器电路2000的示意电路图。电压发生器电路2000是第十六实施例的电压发生器电路1800和第十七实施例的电压发生器电路1900的组合。
在第十八实施例中，给晶体管Tr5的源极和晶体管Tr4的背部栅极输送升压电压。因此，与第十六实施例和第十七实施例相比，晶体管Tr4的阈值进一步增加。因此，防止在省电模式中产生亚阈值电流从而降低了电流消耗。
对于本领域的熟练人员来说，很显然只要不脱离本发明的精神范围本发明可以以任何其它的特定形式实施。特别是，应该理解的是本发明也可以以如下的形式实施。
在第三实施例的电压发生器电路500中，晶体管Tr20可以省去。
在省电模式中，可以将内部电压Vdd设置到在预定的内部电压和低电位外部电源Vss的电压之间的中间值。在这种情况下，当运行模式从省电模式进入正常模式中时，内部电压Vdd可以从低电位电源Vss的电压迅速地恢复。
在第二至第四实施例中，在省电模式中基准电压Vg可以设置到在预定的基准电压和低电位电源Vss的电压之间的中间电压。在这种情况下，当运行模式从省电模式进入正常模式中时，基准电压Vg可以从低电位电源Vss的电压迅速地恢复。
在第五实施例中，在省电模式中基准电压Vg可以设置到在预定的基准电压和高电位电源Vdd的电压之间的中间电压。在这种情况下，当运行模式从省电模式进入正常模式中时，基准电压Vg可以从高电位电源Vdd的电压迅速地恢复。
在第七至第十八实施例中，在省电模式中内部电路1的N-沟道MOS晶体管的栅电位可以设置得小于该晶体管的源极电位以防止产生亚阈值电流。
在第七至第十八实施例中，在省电模式中内部电路1的N-沟道MOS晶体管的栅电位可以设置得大于该晶体管的源极电位以防止产生亚阈值电流。
在附图20至25的相应的电压发生器电路1500、1600、1700、1800、1900、2000中，当降压晶体管切断时，节点N1变得不稳定。因此，晶体管可以耦合在节点N1和外部电源Vss之间以响应省电信号pd接通该晶体管以将节点N1的电压钳位到外部电源Vss的电压。
因此，本发明的实例和实施例都应该认为是实例性的而不是限制性的，因此本发明并不限于在此所给出的细节，在所附加的 的范围内可以对其进行修改。

Claims (32)

1.一种电压发生器电路，该电压发生器电路包括由基准电压启动以产生输出电压的电压发生器(11a)；耦合到该电压发生器以响应省电信号将基准电压钳位在第一电压以切断电压发生器的基准电压钳位电路(Tr2；Tr5，2)；以及耦合到电压发生器以将输出电压钳位在第二电压的输出电压钳位电路(Tr3；Tr6)；该电压发生器电路的特征在于：
控制电路(12a；12b；12c；12d)，该控制电路连接到输出电压钳位电路以在响应省电信号切断电压发生器之后启动输出电压钳位电路。
2.根据权利要求1所述的电压发生器电路，其特征在于控制电路包括：
检查在基准电压中的变化以在基准电压达到预定的电平时产生检测信号的基准电压检测电路(13a；13b；13c；13d)；以及
耦合到基准电压检测电路以响应检测信号产生钳位信号以启动输出电压钳位电路的钳位信号发生器电路(14a；14b；14c；14d)。
3.根据权利要求2所述的电压发生器电路，其特征在于电压发生器包括响应基准电压产生降压电压作为输出电压的MOS晶体管(Tr1；Tr4)，其中当在基准电压和第一电压之间的电位差等于或小于MOS晶体管的阈值时基准电压检测电路产生检测信号。
4.根据权利要求2所述的电压发生器电路，其特征在于第一和第二电压是低电位电源电压，电压发生器包括响应基准电压产生降压电压作为输出电压的N-沟道MOS晶体管(Tr1)，当在基准电压和低电位电源电压之间的电位差等于或小于N-沟道MOS晶体管的阈值时基准电压检测电路产生检测信号。
5.根据权利要求2所述的电压发生器电路，其特征在于第一电压是高电位电源电压，第二是低电位电源电压，电压发生器包括响应基准电压产生降压电压作为输出电压的P-沟道MOS晶体管(Tr4)，当在基准电压和高电位电源电压之间的电位差等于或小于P-沟道MOS晶体管的阈值时基准电压检测电路产生检测信号。
6.一种电压发生器电路，这种电压发生器电路包括由基准电压启动以通过降低外部电源电压产生输出电压的电压发生器；耦合该电压发生器以响应省电信号将基准电压钳位在第一电压以切断电压发生器的基准电压钳位电路(Tr2；Tr5，2)；以及耦合到电压发生器以将输出电压钳位在第二电压的输出电压钳位电路(Tr3；Tr6)；该电压发生器电路的特征在于：
控制电路(12a；12b；12c；12d)，该控制电路耦合到输出电压钳位电路以在响应省电信号停止通过电压发生器产生输出电压之后启动输出电压钳位电路。
7.根据权利要求6所述的电压发生器电路，其特征在于该控制电路包括：
检查在基准电压中的变化以在基准电压达到预定的电平时产生检测信号的基准电压检测电路(13a；13b；13c；13d)；以及
耦合到基准电压检测电路以响应检测信号产生钳位信号以启动输出电压钳位电路的钳位信号发生器电路(14a；14b；14c；14d)。
8.根据权利要求7所述的电压发生器电路，其特征在于电压发生器包括响应基准电压产生降压电压作为输出电压的MOS晶体管(Tr1；Tr4)，其中当在基准电压和第一电压之间的电位差等于或小于MOS晶体管的阈值时基准电压检测电路产生检测信号。
9.根据权利要求7所述的电压发生器电路，其特征在于第一和第二电压是低电位电源电压，电压发生器包括响应基准电压产生降压电压作为输出电压的N-沟道MOS晶体管(Tr1)，当在基准电压和低电位电源电压之间的电位差等于或小于N-沟道MOS晶体管的阈值时基准电压检测电路产生检测信号。
10.根据权利要求7所述的电压发生器电路，其特征在于第一电压是高电位电源电压，第二是低电位电源电压，电压发生器包括响应基准电压产生降压电压作为输出电压的P-沟道MOS晶体管(Tr4)，当在基准电压和高电位电源电压之间的电位差等于或小于P-沟道MOS晶体管的阈值时基准电压检测电路产生检测信号。
11.根据权利要求6所述的电压发生器电路，其特征在于该控制电路包括延迟省电信号以产生启动输出电压钳位电路的钳位信号的延迟电路(17)。
12.根据权利要求6所述的电压发生器电路，其特征在于该控制电路包括：
检查在基准电压中的变化以在基准电压达到预定的电平时产生检测信号的基准电压检测电路(13a；13b；13c；13d)；
耦合到基准电压检测电路以响应检测信号产生钳位信号以启动输出电压钳位电路的钳位信号发生器电路(14a；14b；14c；14d)；
延迟省电信号以产生经延迟的省电信号的延迟电路(17)；以及
耦合到延迟电路和钳位信号发生器电路以接收钳位信号和省电信号以产生预定的逻辑信号的逻辑电路(18)。
13.一种半导体器件，该半导体器件包括一种电压发生器电路，该电压发生器电路包括由基准电压启动以产生内部电压的电压发生器(11a)；耦合到该电压发生器以响应省电信号将基准电压钳位在第一电压以切断电压发生器的基准电压钳位电路(Tr2，Tr5，2)；和耦合到电压发生器以将内部电压钳位在第二电压的内部电压钳位电路(Tr3，Tr6)；以及耦合到电压发生器和内部电压钳位电路、通过内部电压启动并通过第二电压切断的内部电路(1)，其特征在于：
该电压发生器电路包括耦合到内部电压钳位电路以在响应省电信号切断电压发生器之后启动内部电压钳位电路的控制电路(12a；12b；12c；12d)。
14.一种半导体器件，该半导体器件包括一种电压发生器电路，该电压发生器电路包括由基准电压启动以降低外部电源电压以产生内部电压的电压发生器；耦合到该电压发生器以响应省电信号将基准电压钳位在第一电压以切断电压发生器的基准电压钳位电路(Tr2，Tr5，2)；和耦合到电压发生器以将内部电压钳位在第二电压的内部电压钳位电路(Tr3，Tr6)；以及耦合到电压发生器和内部电压钳位电路、通过内部电压启动并通过第二电压切断的内部电路(1)，其特征在于：
该电压发生器电路包括耦合到内部电压钳位电路以在响应省电信号停止通过电压发生器产生内部电压之后运行内部电压钳位电路的控制电路(12a；12b；12c；12d)。
15.一种控制电压发生器电路的方法，该电压发生器电路包括由基准电压启动以产生输送到内部电路的内部电压的电压发生器，该方法包括如下的步骤：响应省电信号将基准电压钳位到第一电压以切断电压发生器；该方法的特征在于如下的步骤：
在切断电压发生器之后将内部电压钳位到第二电压以切断内部电路。
16.一种电压发生器电路，该电压发生器电路包括由基准电压启动以产生输出电压的电压发生器(11，；Tr1，Tr4)；以及耦合到电压发生器以响应省电信号将基准电压钳位到预定的钳位电压以切断电压发生器的基准电压钳位电路(12；Tr2；Tr5)，该电压发生器电路的特征在于：
当电压发生器切断时亚阈值电流降低电路(R201；R202)用于降低流进电压发生器中的亚阈值电流。
17.根据权利要求16所述的电压发生器电路，其特征在于将输出信号输送到半导体器件的内部电路，以及亚阈值电流降低电路包括设置平衡电压的平衡电压设置电路，在该平衡电压上流进电压发生器的亚阈值电流平衡了流进内部电路的亚阈值电流。
18.根据权利要求17所述的电压发生器电路，其特征在于电压发生器包括具有接收高电位电源电压的漏极、接收基准电压的栅极和源极的N-沟道MOS晶体管(Tr1)，以及该平衡电压设置电路包括耦合在N-沟道MOS晶体管的源极和外部电源之间的并具有较高的电阻的电阻器(R201)。
19.根据权利要求18所述的电压发生器电路，其特征在于该电阻器耦合在N-沟道MOS晶体管的源极和在外部高电位电源和外部低电位电源之中的一个电源之间。
20.根据权利要求19所述的电压发生器电路，其特征在于开关(Tr7)用于将电阻连接在N-沟道MOS晶体管的源极和在高电位电源和低电位电源之中的一个电源之间。
21.根据权利要求17所述的电压发生器电路，其特征在于电压发生器包括具有接收高电位电源电压的漏极、接收基准电压的栅极和源极的N-沟道MOS晶体管，以及该平衡电压设置电路将平衡电压输送到N-沟道MOS晶体管的源极。
22.根据权利要求16所述的电压发生器电路，其特征在于亚阈值电流降低电路包括停止产生电压发生器的亚阈值电流的亚阈值电流切断电路。
23.根据权利要求22所述的电压发生器电路，其特征在于电压发生器包括具有接收基准电压的栅极的MOS晶体管，以及该亚阈值电流切断电路包括将在MOS晶体管的栅极的预定的钳位电压设置在可以切断亚阈值电流的电压的钳位电压设置电路(70)。
24.根据权利要求23所述的电压发生器电路，其特征在于MOS晶体管是N-沟道MOS晶体管，以及该钳位电压设置电路将小于低电位电源电压的基片电压输送到N-沟道MOS晶体管的栅极。
25.根据权利要求23所述的电压发生器电路，其特征在于MOS晶体管是P-沟道MOS晶体管，以及钳位电压设置电路将大于高电位电源电压的升压电压输送到P-沟道MOS晶体管的栅极。
26.根据权利要求22所述的电压发生器电路，其特征在于电压发生器包括具有接收基准电压的栅极和背部栅极的MOS晶体管，以及该亚阈值电流切断电路包括给MOS晶体管的背部栅极输送可以切断亚阈值电流的电压的背部栅极电压输送电路。
27.根据权利要求26所述的电压发生器电路，其特征在于MOS晶体管是N-沟道MOS晶体管，以及背部栅极电压输送电路给N-沟道MOS晶体管的背部栅极输送小于低电位电源的电压的基片电压。
28.根据权利要求26所述的电压发生器电路，其特征在于MOS晶体管是P-沟道MOS晶体管，以及背部栅极电压输送电路给P-沟道MOS晶体管的背部栅极输送大于高电位电源的电压的升压电压。
29.根据权利要求22所述的电压发生器电路，其特征在于电压发生器包括具有接收基准电压的栅极和背部栅极的MOS晶体管，以及该亚阈值电流切断电路包括：
将在MOS晶体管的栅极的预定的钳位电压设置在可以切断亚阈值电流的电压的钳位电压设置电路(70)；以及
给MOS晶体管的背部栅极输送可以切断亚阈值电流的电压的背部栅极电压输送电路。
30.一种半导体器件，该半导体器件包括电压发生器电路，该电压发生器电路包括由基准电压启动以产生输出电压的电压发生器(11，Tr1，Tr4)；和耦合到电压发生器以响应省电信号将基准电压钳位到预定的钳位电压以切断电压发生器的基准电压钳位电路(12；Tr2；Tr5)；以及耦合到电压发生器并通过输出电压启动的内部电路，该半导体器件的特征在于：
在电压发生器切断时降低流进电压发生器中的亚阈值电流的亚阈值电流降低电路(R201；R202)。
31.一种控制电压发生器电路的方法，该电压发生器电路具有产生输出到内部电路的内部电压的电压发生器，该方法包括如下的步骤：响应省电信号切断电压发生器；该方法的特征在于包括如下的步骤：
将电压发生器的内部电压设置到平衡电压，在该平衡电压上在切断电压发生器时流进电压发生器的亚阈值电流平衡了流进内部电路的亚阈值电流。
32.一种控制电压发生器电路的方法，该电压发生器电路具有电压发生器，该电压发生器由MOS晶体管组成，该方法包括如下的步骤：响应省电信号切断MOS晶体管，该方法的特征在于如下的步骤：
给MOS晶体管的栅极和背部栅极极中的至少一个极输送一电压，在该电压下当切断该MOS晶体管时可以切断该亚阈值电流。
CN021071268A 2001-04-05 2002-03-11 电压发生器电路及其控制方法 Expired - Fee Related CN1379535B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001107131A JP3751537B2 (ja) 2001-04-05 2001-04-05 電圧発生回路、半導体装置及び電圧発生回路の制御方法
JP107131/2001 2001-04-05
JP182982/2001 2001-06-18
JP2001182982A JP3673190B2 (ja) 2001-06-18 2001-06-18 電圧発生回路、半導体装置及び電圧発生回路の制御方法

Publications (2)

Publication Number Publication Date
CN1379535A true CN1379535A (zh) 2002-11-13
CN1379535B CN1379535B (zh) 2011-06-01

Family

ID=26613134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN021071268A Expired - Fee Related CN1379535B (zh) 2001-04-05 2002-03-11 电压发生器电路及其控制方法

Country Status (6)

Country Link
US (2) US7095273B2 (zh)
EP (2) EP1884855B1 (zh)
KR (1) KR100732130B1 (zh)
CN (1) CN1379535B (zh)
DE (2) DE60230210D1 (zh)
TW (1) TWI234704B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431053C (zh) * 2002-12-12 2008-11-05 松下电器产业株式会社 电压产生电路
CN101387905B (zh) * 2007-09-14 2011-07-27 华硕电脑股份有限公司 可动态调整电压及有效节能的电压控制装置、方法及电脑装置
CN102148614A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 脉冲产生电路及方法、基准电压产生及其推动电路及方法
CN108399929A (zh) * 2017-02-06 2018-08-14 爱思开海力士有限公司 数据存储装置及其操作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320756C (zh) * 2003-03-06 2007-06-06 富士通株式会社 半导体集成电路
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
KR100702766B1 (ko) * 2005-12-07 2007-04-03 주식회사 하이닉스반도체 안정적인 ｄｌｌ용 내부 전압을 생성하는 내부 전압발생기와 이를 포함하는 내부 클록 발생기 및 그 내부 전압발생 방법
KR100863015B1 (ko) * 2007-05-11 2008-10-13 주식회사 하이닉스반도체 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치
US8836410B2 (en) * 2007-08-20 2014-09-16 Hynix Semiconductor Inc. Internal voltage compensation circuit
KR100904734B1 (ko) * 2007-10-29 2009-06-26 주식회사 하이닉스반도체 프리차지 전압공급회로 및 이를 이용한 반도체 메모리 장치
JP2009116684A (ja) * 2007-11-07 2009-05-28 Toshiba Corp 電圧発生回路
JP5469813B2 (ja) 2008-01-29 2014-04-16 株式会社日立製作所 車両用電池システム
JP5727211B2 (ja) * 2010-12-17 2015-06-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR20150024611A (ko) * 2013-08-27 2015-03-09 삼성전기주식회사 전하 펌프 회로
TWI557528B (zh) 2014-10-03 2016-11-11 円星科技股份有限公司 電壓產生電路
US11599185B2 (en) * 2015-07-22 2023-03-07 Synopsys, Inc. Internet of things (IoT) power and performance management technique and circuit methodology
US10528292B2 (en) * 2018-05-22 2020-01-07 Luca De Santis Power down/power-loss memory controller
JP7173915B2 (ja) * 2019-03-28 2022-11-16 ラピスセミコンダクタ株式会社 電源回路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737943B2 (ja) 1988-08-24 1998-04-08 日本電気株式会社 電源電圧変換回路
JP2778199B2 (ja) 1990-04-27 1998-07-23 日本電気株式会社 内部降圧回路
JPH06162772A (ja) * 1992-11-25 1994-06-10 Sharp Corp 電源電圧降圧回路
JP3071600B2 (ja) * 1993-02-26 2000-07-31 日本電気株式会社 半導体記憶装置
JP3478596B2 (ja) 1993-05-27 2003-12-15 富士通株式会社 電源接続回路及び電源線用スイッチｉｃ
JP3156447B2 (ja) * 1993-06-17 2001-04-16 富士通株式会社 半導体集積回路
JP3356223B2 (ja) * 1993-07-12 2002-12-16 富士通株式会社 降圧回路及びこれを内蔵した半導体集積回路
KR960011206B1 (ko) * 1993-11-09 1996-08-21 삼성전자 주식회사 반도체메모리장치의 워드라인구동회로
IT1272933B (it) * 1994-01-28 1997-07-01 Fujitsu Ltd Dispositivo a circuito integrato di semiconduttore
JP2785732B2 (ja) * 1995-02-08 1998-08-13 日本電気株式会社 電源降圧回路
JP3591107B2 (ja) * 1996-01-19 2004-11-17 富士通株式会社 電源降圧回路及び半導体装置
JP3709246B2 (ja) * 1996-08-27 2005-10-26 株式会社日立製作所 半導体集積回路
US5786724A (en) * 1996-12-17 1998-07-28 Texas Instruments Incorporated Control of body effect in MOS transistors by switching source-to-body bias
JPH10269768A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp 半導体集積回路
JP3315621B2 (ja) * 1997-04-11 2002-08-19 富士通株式会社 半導体装置の内部降圧電源回路
JP3087838B2 (ja) * 1997-08-05 2000-09-11 日本電気株式会社 定電圧発生回路
JP3971032B2 (ja) 1997-12-10 2007-09-05 富士通株式会社 半導体記憶装置、半導体記憶装置のデータ読み出し方法、及びデータ記憶装置
US6191615B1 (en) * 1998-03-30 2001-02-20 Nec Corporation Logic circuit having reduced power consumption
JP2000057766A (ja) * 1998-08-11 2000-02-25 Mitsubishi Electric Corp 昇圧電圧駆動回路およびそれを用いた半導体記憶装置
JP3561158B2 (ja) * 1998-09-21 2004-09-02 松下電器産業株式会社 内部降圧電源回路
JP3727191B2 (ja) * 1999-02-18 2005-12-14 松下電器産業株式会社 半導体記憶装置
JP2000294736A (ja) 1999-04-06 2000-10-20 Hitachi Ltd 半導体集積回路
JP2000347755A (ja) 1999-06-09 2000-12-15 Mitsubishi Electric Corp 半導体装置
JP2001022452A (ja) * 1999-07-07 2001-01-26 Mitsubishi Electric Corp 電源電圧降圧回路
JP3255159B2 (ja) 1999-10-13 2002-02-12 株式会社日立製作所 半導体集積回路
US6636093B1 (en) * 2000-07-14 2003-10-21 Micron Technology, Inc. Compensation for a delay locked loop
US6414537B1 (en) * 2000-09-12 2002-07-02 National Semiconductor Corporation Voltage reference circuit with fast disable
JP2002099333A (ja) 2000-09-21 2002-04-05 Sony Corp 電源制御回路
US6731147B2 (en) * 2001-10-29 2004-05-04 Cypress Semiconductor Corp. Method and architecture for self-clocking digital delay locked loop

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431053C (zh) * 2002-12-12 2008-11-05 松下电器产业株式会社 电压产生电路
CN101387905B (zh) * 2007-09-14 2011-07-27 华硕电脑股份有限公司 可动态调整电压及有效节能的电压控制装置、方法及电脑装置
CN102148614A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 脉冲产生电路及方法、基准电压产生及其推动电路及方法
CN102148614B (zh) * 2010-02-10 2015-11-11 上海华虹宏力半导体制造有限公司 脉冲产生电路及方法、基准电压产生及其推动电路及方法
CN108399929A (zh) * 2017-02-06 2018-08-14 爱思开海力士有限公司 数据存储装置及其操作方法
CN108399929B (zh) * 2017-02-06 2021-10-22 爱思开海力士有限公司 数据存储装置及其操作方法

Also Published As

Publication number Publication date
EP1248174A3 (en) 2004-10-06
DE60239023D1 (de) 2011-03-03
DE60230210D1 (de) 2009-01-22
EP1248174A2 (en) 2002-10-09
EP1884855B1 (en) 2011-01-19
EP1248174B1 (en) 2008-12-10
EP1884855A3 (en) 2008-06-04
KR100732130B1 (ko) 2007-06-27
EP1884855A2 (en) 2008-02-06
KR20020079378A (ko) 2002-10-19
US7095273B2 (en) 2006-08-22
CN1379535B (zh) 2011-06-01
US20060250176A1 (en) 2006-11-09
US7474143B2 (en) 2009-01-06
TWI234704B (en) 2005-06-21
US20020167350A1 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
CN1379535A (zh) 电压发生器电路及其控制方法
CN1112768C (zh) 输出电路
CN1100324C (zh) 具有改进的分级电源线结构的半导体存储装置
CN1210869C (zh) 半导体器件
CN1149576C (zh) 半导体集成电路
CN1309166C (zh) 高频开关装置和半导体装置
CN1302556C (zh) 半导体存储器件及半导体集成电路
CN101038788A (zh) 半导体集成电路和漏电流减小方法
CN1126010C (zh) 内部电源电路
CN1520037A (zh) 带自动延迟调整功能的电平变换电路
CN1216461C (zh) 半导体集成电路
CN1428923A (zh) 半导体集成电路器件
CN1391230A (zh) 具有可调整转换速率的数据输出电路的半导体装置
CN1166060C (zh) 电压容许接口电路
CN1612267A (zh) 半导体存储器
CN1099753C (zh) 电源装置
CN100350738C (zh) 控制静态电流的ab类放大器
CN1416138A (zh) 半导体装置
CN100338684C (zh) 可在电源电压相异的两个系统中使用的半导体装置
CN1495995A (zh) 差动电路和放大电路以及使用该放大电路的显示装置
CN100340060C (zh) 半导体集成电路
CN1237718C (zh) 振荡器电路及其控制方法和配备有该电路的器件和存储器件
CN1734939A (zh) 半导体集成电路
CN1874104A (zh) 恒压电源电路及其控制方法
CN1505046A (zh) 控制内电压电平的内部电压发生电路和基准电压发生电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081212

Address after: Tokyo, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Applicant before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081212

C14 Grant of patent or utility model
GR01 Patent grant
CI01 Correction of invention patent gazette

Correction item: Priority

Correct: 1)107131/2001;20010405;JP|2)182982/2001;20010618;JP

False: 107131/2001 20010405 JP

Number: 22

Volume: 27

CI02 Correction of invention patent application

Correction item: Priority

Correct: 1)107131/2001;20010405;JP|2)182982/2001;20010618;JP

False: 107131/2001 20010405 JP

Number: 22

Page: The title page

Volume: 27

ERR Gazette correction

Free format text: CORRECT: PRIORITY; FROM: 107131/2001;20010405;JP TO: 1)107131/2001;20010405;JP 2)182982/2001;20010618;JP

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150525

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150525

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110601

Termination date: 20200311