CN1402906A - 高q回转器结构 - Google Patents

Abstract

本发明涉及一种滤波电路及其制造方法，这种滤波电路包括至少一个回转器内核段(GCi)，所述回转器内核段具有四个反相器，在一对输入端(i－1，i－2)与一对输出端(o－1，o－2)之间相互连接成一个环形结构。至少一个共模反馈段(CMIi，CMOi)配置在这对输入端之间和/或这对输出端之间。所述共模反馈段包括两个分别由一个反相器和一个短路反相器形成的串联连接，反相并联在所述输入端之间或输出端之间。这些反相器可以由MOS、CMOS或BiCMOS或者双极型晶体管构成。按照本发明，回转器内核段和/或共模反馈段的晶体管的沟道区尺寸选择成满足关系g*C≥g_m*c_m，其中：g为回转器内核段终端的有效电导负载，C为回转器内核段终端的有效电容性负载，g_m为回转器内核段的有效回转常数，而c_m为回转器内核段的有效跨容。

Description

高Q回转器结构

                    发明领域

本发明涉及包括至少一个用诸如积分器和/或回转器(gyrator)之类线路的放大器对电感器的阻抗进行仿真的滤波级的滤波电路。本发明还涉及这样的滤波电路的制造(设计)方法。

本发明具体涉及的问题是：怎样将复杂的(高阶)滤波器设计成使实际实现的滤波电路的实际滤波器特性与理论设计的滤波器特性一致。本发明还涉及怎样可以将这样的复杂(例如是高阶的)滤波器设计成稳定的滤波器的问题。

                    发明背景

如图1所示，一个滤波电路通常包括多个滤波级FST1，...，FSTi，第一个滤波级FST1由一个例如示为一个电流源CS和源阻抗SI的源驱动，而最后一个滤波级FSTi的输出端接有一个输出阻抗OI。如在该技术领域内工作的技术人员所周知，滤波器的传递函数本质上是一个在复平面内有多个极点和零点的多项式。根据这些滤波级FSTi分别是一阶或高阶滤波级的情况，就可以获得所要求的滤波功能，因此也就可以获得所要求的滤波器特性。

下面，假设每滤波级FSTi包括一个单独的晶体管或者回转器。当然，本发明并不局限于每个滤波级就是所述类型，也可以使用高阶滤波级。

根据所要求的滤波器传递函数，每个滤波级用一些线圈、电阻和电容实现。例如，除了频率很高而可以用几nH的芯片内线圈之外，芯片内滤波器通常局限于电阻/电容滤波级。因此，在这样的无源滤波器实现(即，在滤波级FSTi内没有有源电路)中，问题是用一个无源的线圈结构怎样可以实现或者是否可以实现准确的线圈(特别是线圈阻抗)。

也如滤波器设计技术领域的技术人员所周知，通常用有源的芯片内滤波器来回避无源滤波器线路中对线圈的限制。在这样的有源滤波器内，用放大器那样的电路来模拟电感器的阻抗。也就是说，用一个有源电路来替代线圈。对于连续时间滤波器，放大器那样的电路通常包括积分器或者回转器，而对于离散时间电路数字滤波器，则用积分器来模拟线圈阻抗。

用积分器实现的连续时间滤波器通常在回路内用这样的一些元。在一个回路内的两个积分器实际上形成了一个回转器。如果正向和反向积分器具有相同的增益特性，它们就形成了一个无源回转器，而如果正向和反向积分器不具有相同的增益特性，它们就形成了一个有源(或者说不对称)回转器。图2示出了一个回转器的典型方框图及其等效电路。输入电压V1和输出电压V2通过回转常数g_m*耦合，成为：I1＝-g_m*V2和I2＝g_m*V1。因此，图2所示的回转器包括一个正跨导g_m*和一个负跨导-g_m*。

图3示出了图2所示回转器采用至少一个共模反馈段CMIi、CMOi和一个回转器内核段GCi的典型实现。如图3所示，负跨导-g_m*通常是通过采用差动信号和将一对接线交叉形成的。也就是说，回转器内核段GCi包括四个反相器GIli-GI4i，在一对输入端i_1、i_2和一对输出端o_1、o_2之间连接成一个环形结构。共模反馈段CMIi、CMOi连接在这对输入端之间和/或输出端之间，包括两个分别由相应反相器CMI1、CMO1和短路反相器CMI2、CMO2形成的串联连接，反相并联在所述输入端之间或所述输出端之间。应指出的是，输入和输出共模反馈段CMIi、CMOi之一就足以获得正跨导g_m*，而一个回转器内核段GCi足以获得负跨导-g_m*。

然而，无论是实际反相器怎样实现的(用MOS、CMOS、BiCMOS或双极型晶体管)，这样交叉接线形成了一个通过四个反相器GI1I、GI2i、GI3i。GI4i的回路。图4示出了图3中的反相器用两个CMOS晶体管T1(例如为NMOS)和T2(例如为PMOS)实现的情况，这两个晶体管的漏极D和控制极G分别连接在一起，而源极接地。类似，短路反相器相应于图4所示的电路配置再将输入端In与输出端Out连接在一起。

此外，可以用差动放大器电路实现回转器，如图5a、5b所示。图5a在左侧示出了用一个差动放大器实现跨导器的符号，而在右侧示出了这种差动式放大器用CMOS技术实现的反相器实现方式。两个反相器I1、I2(例如具有如图4所示的电路配置)分别连接到加有偏压bias1、bias2的第一和第二电流源CS1、CS2上。

图5b示出了图3的回转器内核段GCi采用图5a所示的差动跨导器配置的情况。如图5b的左侧所示，两个差动跨导器DA1、DA2配置成一个反馈回路，因此采用图5a的电路配置，导致一个与图3中所示的类似的结构，即在回转器内核段GCi内的一些环状电路。

在图5b中，含有两个图5a的电路配置，导致有两个第一电流源CS11、CS12，两个第二电流源CS21、CS22，两个第一反相器I11、I12，以及两个第二反相器I21、I22。

应指出的是，任何如图3、4、5所示的回转器配置可以用于象以下将说明的按照本发明设计的滤波电路。也就是说，本发明并不局限于任何具体的回转器结构。然而，任何回转器结构都会导致如图3所示的回转器内核段GCi的环状电路。唯一差别是，对于图5b中所示的差动放大器来说不需要共模反馈，因为在差动跨导器内存在一个高的CMRR(共模抑制比)。

如上所述，回转器的这种环状配置会导致有稳定性问题，而基于回转器(和积分器)的滤波器的稳定性分析是相同的，因为积分器是回转器回路的一部分。因此，对回转器的分析就积分器配置来说也是有效的。

                        现有技术

包括一个如图3所示的回转器结构的滤波电路的稳定性已经由B.Nauta作了研究，这可参见B.Nauta的“CMOS跨导，用于很高频率的C滤波技术”(“A CMOS transconductance-C filter technique forvery high frequencies”，IEEE，Solid-State Circuits，SC-27，pages 142-153，February 1992)。在这个现有技术的文件中，图3这个电路(下面称为Nauta单元)的稳定性是在假设图3中的这些积分器用MOS或CMOS晶体管实现的基础上得出的。如在晶体管技术领域内工作的技术人员所周知，每个MOS或CMOS晶体管有着一个具有特定尺寸的沟道区，而使载流子通过这个沟道(在源极与漏极之间)所需的时间将影响CMOS或MOS晶体管的开关特性。

在一篇是上面所提到的IEEE文章的基础的博士论文中，Nauta介绍了若干个简单的滤波器和复杂的中频(IF)滤波器。低阶的滤波器结构可以工作得很好，而比较复杂的滤波器结构(高阶滤波器)频率响应很差。具体来说，所测得的滤波器特性偏离理论上预期的滤波器特性10dB以上。此外，还出现一些稳定性问题，而为了使滤波电路稳定，需要用一个独立的Q调谐电路(为共模反馈网络内的镇流反相器独立供电的电压)来进行外部调整。实质上，在共模反馈段内添加镇流器件或规划反相器的尺寸减小了滤波电路与滤波器输出电导的相关性，因此可以得到较为稳定的滤波器特性。虽然Nauta通过添加Q调谐电路实现了使滤波器稳定，但滤波器特性还是显著地偏离所预期的特性。因此，只在共模反馈网络内添加镇流反相器对于保持稳定性和获得所要求的滤波器特性显然是不够的。此外，每个回转器都需要一个独立的Q调谐回路。

包括Nauta小区的低阶滤波器可以很好工作，因为有外部终端为回转器提供了一个足够的负载，使它稳定。相反，高阶滤波器势必有一些内部节点得不到足以使滤波器稳定的负载。

因此，由于回转器单元在稳定性上不可靠，还没有复杂的有源连续时间芯片内MOS滤波器作为产品成功地生产出来，可使用的例子仅仅局限于低阶滤波器或低阶滤波器的级联(具有较差的灵敏度特性)。

                           发明概要

因此，如上所述，本发明的目的是提供一种包括至少一个含有至少一个回转器的滤波级的滤波电路和制造这种滤波电路的方法，使得这种滤波电路在使用一些高阶滤波级时也是稳定的，而且实际得到的滤波器特性与理论上所预期的滤波器特性一致。

这个目的是由包括至少一个滤波级的滤波电路(权利要求11)实现的，所述滤波级包括：一个回转器内核段，所述回转器内核段具有四个反相器，在一对输入端与一对输出端之间相互连接成一个环形结构的；至少一个连接在这对输入端之间和/或这对输出端之间的共模反馈段，所述共模反馈段包括两个分别由一个反相器和一个短路反相器形成的串联连接，反相并联在所述输入端之间或所述输出端之间；所述反相器各由至少一个具有一个控制极、漏极、源极和一个在所述漏极与源极之间的沟道区的MOS、CMOS或BiCMOS晶体管构成；其中，回转器内核段和/或共模反馈段的晶体管的沟道区尺寸选择成满足以下关系：

                     g*C≥g_m*c_m其中：

g为回转器内核段终端的有效电导负载；C为回转器内核段终端的有效电容性负载；g_m为回转器内核段的有效回转常数；以及c_m为回转器内核段有效跨容(transcapacitance)。

此外，这个目的也由一种制造一种包括至少一个滤波级的滤波电路的方法(权利要求1)实现，所述方法包括下列步骤：

为所述至少一个滤波级各配置一个回转器内核段，所述回转器内核段具有四个反相器，在一对输入端与一对输出端之间相互连接成一个环形结构；以及配置至少一个连接在这对输入端之间和/或这对输出端之间的共模反馈段，所述共模反馈段包括两个分别由一个反相器和一个短路反相器形成的串联连接，反相并联在所述输入端之间或所述输出端之间；每个所述反相器由至少一个具有一个控制极、一个漏极、一个源极和一个在所述漏极与源极之间的沟道区的MOS、CMOS或BiCMOS晶体管构成；所述方法还包括下列步骤：将回转器内核段和/或共模反馈段的晶体管的沟道区尺寸选择成满足以下关系：

                       g*C≥g_m*c_m其中：g为回转器内核段终端的有效电导负载；C为回转器内核段终端的有效电容性负载；g_m为回转器内核段的有效回转常数；以及c_m为回转器内核段的有效跨容。

此外，这个目的还由一种制造一种包括至少一个滤波级FSTi的滤波电路的方法实现，所述方法包括下列步骤：

为所述至少一个滤波级FSTi各配置(S1)一个回转器内核段GCi，所述回转器内核段GCi具有四个反相器I11、I12、I22、I21，在一对输入端i_1、i_2与一对输出端o_1、o_2之间相互连接成一个反馈回路；其中这些反相器配置成一个差动跨导器结构，使得第一反相器I11和第二反相器I21分别配置在第一输入端i_1与第一输出端o_1之间和第二输入端i_2与第二输出端o_2之间；每个所述反相器由至少一个具有一个控制极G、一个漏极D、一个源极S和一个在所述漏极D与源极S之间的沟道区CH的MOS、CMOS或BiCMOS晶体管构成；将回转器内核段的晶体管的普通区尺寸CL、CB选择(S4)成满足以下关系：

                   g*C≥g_m*c_m其中：g为回转器内核段终端的有效电导负载；C为回转器内核段终端的有效电容性负载；g_m为回转器内核段的有效回转常数；以及c_m为回转器内核段的有效跨容。

此外，这个目的还由一种包括至少一个滤波级FSTi的滤波电路实现，所述滤波电路包括：

至少一个具有一个回转器内核段GCi的滤波级FSTi，所述回转器内核段GCi具有四个反相器I11、I12、I22、I21，在一对输入端i_1、i_2与一对输出端o_1、o_2之间相互连接成一个反馈回路；其中这些反相器配置成一个差动跨导器结构，使得第一反相器I11和第二反相器I21分别配置在第一输入端i_1与第一输出端o_1之间和第二输入端i_2与第二输出端o_2之间；每个所述反相器由至少一个具有一个控制极G、一个漏极D、一个源极S和一个在所述漏极D与源极S之间的沟道区CH的MOS、CMOS或BiCMOS晶体管构成；回转器内核段的晶体管的普通区尺寸CL、CB选择成满足以下关系：

                    g*C≥g_m*c_m其中：g为回转器内核段终端的有效电导负载；C为回转器内核段终端的有效电容性负载；g_m为回转器内核段的有效回转常数；以及c_m为回转器内核段有效跨容。按照本发明，所发现的问题是，实际上是回转器电路内所用的晶体管结构的沟道延迟使电路不稳定，而且使实际滤波器特性偏离预期的理论滤波器特性。按照本发明，认识到了沟道电荷的非准静态特性确实在器件的跨导内添加了一个寄生极点。这个额外的极点或延迟使回转器不稳定，因此必须正确地进行设计。所以，每当沟道延迟成为值得注意时，必需将沟道区尺寸设计成满足g*C≥g_m*c_m。这样也就也没有必要在共模反馈网络内添加对镇流反相器的Q调谐。如果MOS晶体管的沟道区尺寸设计成能满足这个条件，也可以提供具有出色的滤波器特性的高阶滤波器。

按照本发明的第一方面，可以在回转器内核段内和共模反馈段内不同地改变沟道区尺寸。可以将共模反馈段的晶体管的沟道区保持不变，而减小回转器内核段的晶体管的沟道区长度，从而改变相应晶体管的跨导纳(transadmittance)。因此，可以将这些器件缩小到使得它们的开路电压增益低到不足以引起不稳定。

按照本发明的第二方面，可以将共模反馈段晶体管的沟道区尺寸保持不变，而减小回转器内核段的晶体管的沟道区长度和沟道区宽度，将相应晶体管的透射率(transmittance)保持不变，使得内核段的谐振频率ω_Tcore大于滤波电路的谐振频率ω_Ofilter。因此，可以将回转器内核器件按比例缩小到使得它们的延迟成为可忽略的。

按照本发明的第三方面，可以在沟道区尺寸已经设计成使得整个滤波器满足g*C≥g_m*c_m时，还为共模反馈段添加附加的镇流反相器。实质上，这样增大了共模反馈段内共模镇流反相器的晶体管的沟道区宽度。也就是说，加宽了CM镇流反相器的沟道区，在这里必须对连接到一个终端上的宽度实际上增大的CM镇流反相器(CMI2和CMO2)和连接在终端之间的宽度可以保持不变的CM反相器(CMI1，CMO1)加以区别。

更可取的是，可以使CM反相器(CM1和/或CMO1)的沟道长度较长(即使这可能没有加宽CM×2的好)，因为这将引起类似的增益不平衡。

按照本发明的第四方面，可以将前面提到的稳定性准则和下面讨论的其他稳定性准则用于由一个配置成一个反馈回路、而没有附加的共模反馈段的差动跨导器形成的滤波电路。

以上提到的这些配置方式适用于反相器的对称和不对称实现。

从所附权利要求书中的这些从属权利要求中可以看到本发明的进一步的有益实施方式和改善情况。此外，应指出的是本发明并不局限于下面所说明的这些实施例和例子，本发明的其他实施方式可以包括在权利要求书和在说明书中分别说明的特征。下面，将结合附图对本发明的实施例进行说明。

                        附图简要说明

图1示出了包括若干个现有技术的滤波级FST1，...，FSTi的典型滤波电路；

图2示出了回转器的等效电路；

图3示出了按照现有技术设计的包括一个内核段GCi和共模反馈段CMIi、CMOi的差动信号型回转器电路；

图4示出了在图3中所用的反相器的CMOS晶体管结构；

图5a示出了差动跨导器的等效电路；

图5b示出了图3中所示的回转器内核段GCi的差动跨导器实现；以及

图6示出了按照本发明设计的方法的流程图。

应指出的是，在这些附图中使用了一些相同或类似的标注数字，按照发明设计的滤波电路可以采用任何由MOS、CMOS、BiCMOS或双极型晶体管实现的回转器内核结构。本发明也不局限于图5b的差动跨导器结构或图3所示的结构。

                         发明原理

下面将结合对图3中所示的Nauta单元的稳定性分析说明本发明的原理。然而，如上所述，类似的稳定性分析也适用于图5b。此外，这种稳定性分析并不局限于MOS、CMOS或BiCMOS回转器结构，双极型晶体管的回转器结构也可以用这种稳定性分析。这样的双极型晶体管不包括沟道，然而有与基极传送关联的延迟。因此，在这两个技术中都有着基极/控制极延迟，即由于延迟，漏极/集电极电流不能立即对控制极/基极端的电压的改变作出反应。额外的延迟于是取决于MOS沟道长度或双极型晶体管基极扩散电阻和过渡时间。

本发明的发明者考虑了根据Nauta单元设计滤波回转器的一些问题。具体地说，考察了回转器稳定性Q值和匹配性能以及噪声。匹配不是那么重要的问题，但是在增大器件尺寸时通常会得到改善。噪声在前面提到的IEEE文章中已经有了说明。

就实质上来说，本发明的原理建立在对图3的Nauta单元回转器结构进行考虑到沟道延迟(即用来实现反相器和短路反相器的晶体管的沟道的延迟)的稳定性分析的思想的基础上。可以得出图3这个结构的导纳矩阵为： $Y_{\mathrm{inv}}=\left[\begin{array}{cc}\mathrm{yi}+\mathrm{yf}& -\mathrm{yf}\\ \mathrm{ym}-\mathrm{yf}& \mathrm{yo}+\mathrm{yf}\end{array}\right],---\left(1\right)$ 其中，y_i为输入导纳，y_o为输出导纳，y_f为输出端到输入端的跨导纳，而y_m为输入端到输出端的跨导纳。也就是说，全导纳y_short＝(y_i+y_o+y_m)。可以得出回转器内核段的导纳矩阵Y_core为： $Y_{\mathrm{core}}=\left[\begin{array}{cccc}\mathrm{yl}+\mathrm{yf}& -\mathrm{yf}& & \mathrm{ym}-\mathrm{yf}\\ \mathrm{ym}-\mathrm{yf}& \mathrm{yl}+\mathrm{yf}& -\mathrm{yf}& \\ & \mathrm{ym}-\mathrm{yf}& \mathrm{yl}+\mathrm{yf}& -\mathrm{yf}\\ -\mathrm{yf}& & \mathrm{ym}-\mathrm{yf}& \mathrm{yl}+\mathrm{yf}\end{array}\right],---\left(2\right)$ 共模反馈块的导纳矩阵可以确定为Y_CM： $Y_{\mathrm{CM}}=\left[\begin{array}{cccc}2\mathrm{yl}+\mathrm{ym}& & \mathrm{ym}-2\mathrm{yf}& \\ & 2\mathrm{yl}+\mathrm{ym}& & \mathrm{ym}-2\mathrm{yf}\\ \mathrm{ym}-2\mathrm{yf}& & 2\mathrm{yl}+\mathrm{ym}& \\ & \mathrm{ym}-2\mathrm{yf}& & 2\mathrm{yl}+\mathrm{ym}\end{array}\right],---\left(3\right)$

在这两个等式中，y₁＝y_i+y_f+y_o。因此，通过将两个导纳矩阵Y_core、Y_CM相加可以得出完整的回转器导纳矩阵Y_gyr为： $Y_{\mathrm{gyr}}=\left[\begin{array}{cccc}3\mathrm{yl}+\mathrm{ym}+\mathrm{yf}& -\mathrm{yf}& \mathrm{ym}-2\mathrm{yf}& \mathrm{ym}-\mathrm{yf}\\ \mathrm{ym}-\mathrm{yf}& 3\mathrm{yl}+\mathrm{ym}+\mathrm{yf}& -\mathrm{yf}& \mathrm{ym}-2\mathrm{yf}\\ \mathrm{ym}-2\mathrm{yf}& \mathrm{ym}-\mathrm{yf}& 3\mathrm{yl}+\mathrm{ym}+\mathrm{yf}& -\mathrm{yf}\\ -\mathrm{yf}& \mathrm{ym}-2\mathrm{yf}& \mathrm{ym}-\mathrm{yf}& 3\mathrm{yl}+\mathrm{ym}+\mathrm{yf}\end{array}\right]---\left(4\right)$

在Nauta单元可能出现两种类型的稳定性问题。首先，在共模内发生振荡时，输入端与输出端同相，例如v_i1＝v_i2(其中V_i1和V_i2分别为输入端i_1、i_2对地的电压)。Nauta的共模反馈网络CMIi保证这不可能发生，因为回路增益对于共模信号被限制在1/2。因此，唯一需要分析的稳定性问题是对于差动情况，在这种情况下差动信号有以下关系：

            v_i1＝-v_i2

            v_o1＝-v_o2

            i_i1＝-i_i2

            i_o1＝-i_o2                 (5)其中，v_i1、v_i2和v_o1、v_o2分别为输入端i_1、i_2和输出端o_1、o_2上的电压，而i_i1、i_i2和i_o1、i_o2分别为输入端和输出端的电流。

式(4)、(5)可以用来对不必假设所有的反相器(晶体管)都相同的普遍情况进行稳定性分析。也就是说，矩阵Y_gyr的元含有分别实现这些反相器的相应值。

在采用式(5)这些差动信号假设时，可以通过删掉式(4)的最后两行再将前两列减去后两列对问题进行简化。这样就得到一个更容易分析Nauta回转器单元的差动工作情况的简化导纳矩阵。因此，式(4)可以简化为： $Y_{\mathrm{gyr}}=\left[\begin{array}{cc}3(\mathrm{yi}+2\mathrm{yf}+\mathrm{yo})+\mathrm{\Δym}& -\mathrm{ym}\\ \mathrm{ym}& 3(\mathrm{yi}+2\mathrm{yf}+\mathrm{yo})+\mathrm{\Δym}\end{array}\right],---\left(6\right)$

如果定义y₁＝3(y_i+2y_f+y_o)，这个等式还可进一步简化。于是就得出以下等式： $Y_{\mathrm{gyr}}=\left[\begin{array}{cc}\mathrm{Yl}+\mathrm{\Δym}& -\mathrm{ym}\\ \mathrm{ym}& \mathrm{Yl}+\mathrm{\Δym}\end{array}\right],---\left(7\right)$

Δy_m表示跨导纳之差，因此表示了共模反馈反相器内的增益不平衡(通常为y_m的1-10％)。

在回转器导纳矩阵Y_gyr的式(7)中出现了重要的跨导纳y_m。根据实现相应反相器的情况(用CMOS、MOS、BiMOS或者双极型晶体管)，y_m构成了晶体管的特定延迟。如上面所说明的那样，在MOS情况下，y_m与沟道区尺寸或沟道延迟有关，而在双极型实现中，y_m相应于基极延迟。因此，可以说y_m表示了由于集电极/发射极电流相对控制极/基极电流的延迟引起的影响。下面，将考虑MOS晶体管的具体情况，然而这些考虑同样也适用于双极型晶体管的情况。

在Nauta回转器电路用MOS晶体管实现时，可以假设y_i＝C_gs，y_f＝C_gd，而y_o＝g_d。在这里，C_gs表示增益/源极电容C_gs，C_gd表示增益/漏极电容，而g_d表示晶体管的输出电导。如果负载主要是外部高Q电容器C₀(即在回转器内核终端之间由于共模反馈段和/或附加的外部电容引起的总有效电容)，这个电容就必须添加到式(7)的对角元上。如果Y₁展开为Y₁＝s*C+g，于是可以为Y₁得到以下的值：C＝C₀+3C_gs+6C_gd                                  (8.1)；g＝3g_D                                             (8.2).

如果总有效电容主要是外部负载，就满足C≈C₀。

在这个阶段应指出的是也可以为y_i采用其他的近似，例如对于CMOS实现来说必须令y_i＝C_gsN+C_gsP。技术人员可以根据在这里介绍的原理导出对于不同类型的晶体管的情况。

对于稳定性分析唯一遗漏参数是MOS跨导纳y_m。在前面提到的IEEE文章中，MOS跨导纳y_m已经假设为是纯粹电导的，而且假设总是可以得到一个稳定的系统。也就是说，在传统的滤波器，没有考虑在器件的跨导内添加了一个寄生极点的沟道延迟。然而，如在下面可以看到的那样，如果没有正确设计，这个额外的极点或者说延迟会使回转器不稳定。仅仅在特殊情况下，如果回转器例如加有电阻性的滤波器终端，整个电路可以是稳定的，即使回转器内核本身是不稳定的。这就是为什么如在I EEE文章中给出的较简单的滤波器实际上没有显示出任何稳定性问题而较复杂的(高阶的)滤波器却不能工作的原因。

按照本发明，已经认识到y_m在稳定性分析中是一个有影响的参数，将它假设为纯粹电导证明是不合理的。因此，按照本发明的原理，将对于非准静态的MOS跨导纳y_m的非准静态的沟道延迟(或者双极型晶体管实现中的相应特性)模型化为： $\mathrm{ym}={\mathrm{gm}}^{e^{s\·\mathrm{\τgm}}}\≈\frac{\mathrm{gm}}{1+s\·\mathrm{\τgm}}\≈\mathrm{gm}-s\·c_m,---\left(9\right)$ 其中，τ_gm＝2/Eω_T，c_m＝2C_gs/E，而E≈5。y_m、τ_gm和E的值可以从标准MOS晶体管技术手册得到(例如见YP.Tsvidis的“MOS晶体管的工作原理和建模”(“Operation and modeling of the MOS transistor”，MeGraw-Hill，New York，1988))。

如从式(9)中可以看到的那样，MOS跨导纳y_m实际上是一个纯延迟(S平面内的一个圆圈)，这可以用一个极点近似或者用一个右半平面的零点近似。由于确切的延迟方程(式(9)中的第一项)在解特征方程时导致超越方程，因此采用极点和零点近似。可以证明，对MOS跨导纳y₀的极点和零点近似导致同样的对于稳定性分析来说是重要的相位滞后。零点近似使/y_m/呈现高通特性，而极点近似导致低通特性。极点近似较为现实，但是分析起来比较复杂。因此，下面将按照本发明采用零点近似得出稳定性准则。

采用零点近似y_m＝g_m-s*c_m，可以得出式(7)的特征方程为：Δ＝(Yl+Δym)²+y²m＝s²·(C²+c²m)+2s·(g·C-gm·cm)+g²+g²m，    (10)其中，Δy_m已经假设为可以忽略，即在共模反馈反相器内转移导纳之间的差已经假设为零。也就是说，上式(10)是在回转器内核段的共模反馈电路内采用差动信号、采用零点近似和采用相同的晶体管的基础上得出的。

式(10)为稳定的充分必要条件是s多项式的所有系数都为正的。于是，可以得出稳定性准则为：g·C＞gm·cm，                           (11)

必须指出，这个稳定性准则比IEEE文件更为新颖，因为式(11)是在将沟道延迟(在双极型晶体管内为基极延迟)假设为不可忽略的附加延迟的情况下得出的。

在这个式中，g和C以及g_m和c_m相应于在式(8.1)、(8.2)和(9)中得到的值。特别是，采用了对y_m的零点近似。

应指出的是，极点近似y_m＝g_m/(1+S*τ_gm)在得出式(7)的特性方程时导致同样的稳定性准则。因此，没有必要在这里再对极点近似进行明确说明。

得到的重要结论是，式(11)给出了回转器内核段稳定必须满足的具体关系，它与频率无关，而且与反相器实现的复杂性无关。

虽然上面是结合g、C、g_m和c_m由式(8.1)、(8.2)和(9)表示的对称情况对本发明的原理进行说明的，但可以看到即使对于不对称的情况也满足类似的关系。因此，无论所有的晶体管是否相同，满足一个象式(11)那样的普遍关系。

因此，在一般情况下，g将为回转器内核段终端的有效电导负载，C表示回转器内核段终端的有效电容负载，y_m为回转器内核段的有效回转常数，而c_m为回转器内核段的有效跨容。所以，以上关系(11)不局限于特定的对称情况。

然而，无论对于对称的情况还是对于不对称的情况，实现本发明的要点是相同的，即稳定性分析不应该忽略式(9)的非准静态的沟道延迟，应该将它选择成满足式(11)。如式(9)所示，g_m和c_m分别表示回转器内核段的有效回转常数或MOS跨导纳y_m的电阻性部分和回转器内核段的有效跨容或MOS跨导纳y_m的电容性部分。

按照本发明，回转器内核段和/或共模反馈段的晶体管的沟道区尺寸因此必须选择成使g、C和g_m、c_m满足式(11)。

在这个认识的基础上可以设计出本发明的各种实施例。

                   与按NAUTA设计的比较

如上面所说明的那样，在IEEE刊物的这个现有技术文件和相应的博士论文中，没有考虑沟道延迟(例如，式(9))，也没有用到稳定性准则(11)。

实质上，Nauta建议在共模反馈段添加一些附加的Q调谐回路，同时使器件尽可能小。也就是说Nauta建议缩小共模反馈电路和回转器内核段内所有器件和添加一个外部电容。按照式(11)，这会导致增大g和减小c_m。因此，按照Nauta的设计规则如果满足条件(11)但是需要外部电容，从而引起较大的失配(即系数扩展)，而且仅在滤波器的ω_O大大小于ω_T时才有用。此外，较小的带有终端(附加的电容)的滤波器还由于这个终端而呈现为一个大的g。然而，这对于复杂的滤波器不起作用。

Nauta没有考虑到沟道区尺寸必须同时对失配和稳定性优化，而且他的设计规则也没有指出沟道区尺寸应该选择成满足式(11)。

也就是说，Nauta对沟道延迟作了一个简短的分析，断定沟道延迟不是问题，因为无论如何用的都是短沟道。也就是说，Nauta仅仅考虑了短沟道(即接近于使器件最小从而可以得到小于1/fT的延迟的技术)。采用这样的短沟道，器件失配对于较复杂的滤波器来说会使具有这样的短沟道的滤波器在传递特性上有很大的偏差(也就是说，通常不能实际使用)。

以下这些实施例是认识到应该考虑沟道延迟(或者诸如宽度和长度之类的沟道区尺寸)在式(11)的基础上设计的。

第一实施例

本发明的第一实施例涉及图3所示的滤波电路，它包括至少一个滤波级FSTi，所述滤波级FSTi包括：一个回转器内核段GCi，它有四个反相器GI1i-GI4i，在一对输入端i_1、i_2和一对输出端o_1、o_2之间连接成一个环形结构；至少一个连接在这对输入端之间和/或输出端之间的共模反馈段CMIi、CMOi，所述共模反馈段包括两个分别由相应反相器CMI1、CMO1和短路反相器CMI2、CMO2形成的两个串联连接，反相并联在所述输入端之间或所述输出端之间。每个所述反相器由至少一个具有一个控制极G、一个漏极D、一个源极S和一个在所述漏极D与源极S之间的沟道区CH的MOS、CMOS或BiCMOS晶体管构成；其中，回转器内核段和/或共模反馈段的晶体管的沟道区尺寸CL、CW选择成满足以下关系：

g*C＞g_m*c_m                         (16.1)其中：

g为回转器内核段终端的有效电导负载；

C为回转器内核段终端的有效电容性负载；

g_m为回转器内核段的有效回转常数；以及

c_m为回转器内核段的有效跨容。

第一实施例基于缩小内核器件而不考虑共模反馈器件。因此，这些器件的开路电压增益低到不能引起不稳定。也就是说，按照这第一种情况，沟道区尺寸选择为在所述回转器内核段内与在所述共模反馈段内不同(然而，Nauta建议对于所有的器件采用同样的尺寸)。

缩小内核器件导致增大g和显著减小c_m。因此，将共模反馈段晶体管的沟道区保持不变，而减小回转器内核段器件的沟道区长度，从而改变了相应晶体管的跨导纳y_m。这使滤波器/回转器内核稳定，但是有着一些失配问题，另一方面，这个设计策略已经不需要象在IEEE刊物的现有技术中所需要的Q调谐回路。这是特别重要的，因为至少不是对于复杂滤波器来说Q调谐不起原来所提出的作用。采用按照第一实施例所提出的这种设计策略，一个Q调谐回路将会起较好的作用，但是或多或少是有些多余的。

第二实施例

按照本发明的第二实施例，式(11)是通过将共模反馈段的晶体管的沟道区尺寸保持不变而减小回转器内核段的晶体管的沟道区长度和沟道区宽度来满足的，使得相应晶体管的跨导纳保持恒定，而内核段的谐振频率ω_Tcore大于滤波电路的谐振频率ω_Ofilter。第二实施例设计成一个如第一实施例的滤波电路那样的仍对晶体管输出电导g_d敏感的滤波电路。

然而，由于第二实施例的回转器内核器件(晶体管)按比例缩小了，因此保持了对外部电容的匹配。在第二实施例中，由于为了满足式(11)而减小了沟道区的长度和宽度，因此还充分减小了c_m。

第三实施例

按照本发明的第三实施例，将回转器内核段的晶体管相对保持不变，而增大共模反馈段晶体管的共模镇流反相器CMI2、CMO2的沟道区长度和沟道区宽度。内核晶体管保持不变和增大共模反馈晶体管的沟道宽度导致g显著增大。增大共模反馈段晶体管的宽度可以通过在共模反馈段镇流反相器内添加例如镇流反相器CMI2、CMO2与反相器并联来实现。

按照第三实施例的准则，最有吸引力的是它仅对基本的器件特性(正向增益、过渡频率和与过渡频率有关的沟道延迟)敏感，这些器件特性与例如确定g的跨导g_d相比，较好表征、控制和建模。

于是，解决这种设计是从以上这些方案中选择一个方案，用所有添加的外部电容器分别调谐每个的滤波回转器或积分器，使稳定的Q最大。所得到的电路将具有接近理想的传递特性，而对器件偏差不敏感，因为在设计中已经用式(11)考虑了附加的沟道延迟。

更可取的是，可以使CM反相器(CMI1和/或CMO1)的沟道长度较长(即使这可能没有加宽CM×2好)，因为这将建立同样的增益不平衡。

第四实施例

如上面所说明的那样，本发明的核心思想是将沟道延迟结合在稳定性分析的式(11)内。因此，可以说本发明的核心原理是分别选择回转器MOS晶体管和/或积分器的沟道的尺寸，以消除可能导致式(11)不满足的沟道延迟和有限开路电压增益的影响。

如图6所示，按照本发明设计一个稳定的滤波电路的流程图包括步骤S1-S4。在步骤S1，为滤波器电路，更确切地说是各个滤波级FSTi，配置回转器内核段的晶体管。在步骤S2，至少在输入端或者输出端添加一个共模反馈段。与Nauta的设计对比，在步骤S3可以暂时假设式(11)不满足。

本发明的思想现在是在步骤S4选择回转器内核段和/或共模反馈段的晶体管的沟道区尺寸，使得式(11)满足。

然后，在步骤S4，可以按照第一、第二或第三实施例执行沟道尺寸的选择。

第五实施例

还可以将第一和第三实施例结合起来。也就是说，可以通过减小回转器内核段的沟道区长度改变相应晶体管的跨导纳，同时按照第三实施例增大共模反馈段的沟道区宽度，直到式(11)满足。

也可以将第二和第三实施例结合起来。也就是说，通过减小回转器内核段晶体管的沟道区长度和沟道区宽度使相应晶体管的跨导纳保持不变，同时增大共模反馈段的沟道区宽度。

此外，共模反馈段和回转器内核段内的所有晶体管可以是相同的，也可以是不同的。如果假设共模反馈段和回转器内核段内的所有晶体管是相同的，那么每个反相器的晶体管包括一个晶体管结构，这个晶体管结构具有一个控制极/源极电容C_gs、一个控制极/漏极电容C_gd、一个输出电导g_d和一个包括电阻性部分g_m和电容性部分c_m的跨导纳y_m，在式(11)中的那些值具体表示为：

C＝C₀+3c_gs+6C_gd                        (8.1)

g＝3g_D                                   (8.2)。其中，C₀为回转器内核终端之间由于共模反馈段和/或附加的外部电容引起的的总有效电容。如果采用对称信号，C₀就相应于输入端/输出端之间的总有效电容。

此外，应指出的是，可以使所有晶体管都以饱和方式工作，而且滤波器电路可以是一个差动信号型滤波器电路。此外，应指出的是在图5a和图5b中所示的任何电路配置，即回转器的差动跨导器实现是可能的。因此，对图3的Nauta单元结构所作的说明同样适合于图5b的结构。

第六实施例

此外，本发明的一个特殊实施例是使沟道延迟与回转器开路电压增益互相抵消，即：

g*C＝g_m*c_m                                      (12).

在这种情况下，所得到的Q是很高的(在名义上可以是无穷大)，从而使得高Q电路可以用低Q的有源器件来实现。对于满足这个特殊关系(12)的情况，较小的外部终端就可以使滤波器的Q达到最大值，而使g*C＞＞g_m*c_m可以得到一个非常低的Q。

第七实施例

如上面所说明的那样，满足式(11)的这个要求可以导致需使c_m充分小，这可以通过使得回转器内核的反相器晶体管比共模反馈的短(即，使得ω_T＞＞ω_O)实现，也可以通过添加镇流反相器(Nauta为进行Q控制所作的)对回转器内核单元加电阻性负载(即增大g)实现。

利用式(11)，而且假设典型的长沟道器件参数为： $\frac{\mathrm{ym}}{\mathrm{yo}}=A_o=300$ $\frac{\mathrm{yi}}{\mathrm{cm}}=\frac{\mathrm{Cgs}}{\mathrm{cm}}=2.5,---\left(13\right)$ C＝C₀从而对于c_m有以下具体关系： $\mathrm{cm}=\frac{{2C}_{\mathrm{gsgyr}}}{\mathrm{\&epsiv;}}<\frac{g}{\mathrm{gm}}{C}_o\&ap;\frac{{3C}_o}{A_o}\&ap;\frac{C_o}{100}.,---\left(14\right)$

通过使回转器内核器件比短，可以增大内核器件的ω_T(谐振频率)，因此使c_m减小与ω_T增大相同的量。由于通常c_m＝2.5*C_gs，因此可以得到以下关系； $C_{\mathrm{gsgyr}}<\frac{C_o}{40},---\left(15\right)$

在缩短回转器内核器件时，必须使它们的宽度变窄同样的量，以保持g_m不变。这样按比例缩小或缩短器件将按比例增大g_d，而回转器内电阻性损耗增大将使式(15)过分保守。然而，式(14)和(15)可以在假设典型的长沟道器件参数为式(13)时使用。在以上式(13)-(15)中的C_o为在回转器内核终端之间的总有效电容。

第八实施例

以上这些关系式(13)-(15)是在稳定性关系式(11)的零点模型近似的基础上得出的。如上面所说明的那样，极点模型近似将产生同样的结果。这些结果可应用于MOS晶体管，对于在共模反馈段和内核段内选用相同的晶体管的情况通过零点或极点近似建立沟道延迟模型。

然而，MOS晶体管的输入导纳也对这个稳定性准则有影响。出于一些匹配考虑，这些MOS器件可能比它们的最小长度长，因此ω_t可能接近于滤波器的ω_o，这就是为什么在这种情况下非准静态的影响成为值得注意的。

在回转器用C_gs和g_m(即由于y_i等等引起的电抗性负载，见式(6))调谐时，MOS晶体管将工作在接近ω_t，因此必须不仅在跨导纳表示式中而且在输入导纳y_i中包括非准静态的荷电影响。对于最小长度器件，控制极阻抗也成为一个因素，但是在低频回转器设计中这不是问题。

输出导纳通常足够准确地模型化为一个电导g_d，但是按照前面提到的1988年Y.P.Tsvidis的MOS晶体管手册应该是g_d/(1+s*τ_gm)。

沟道的分布式的和有损耗的特性添加了一个有效电导g_ch＝εg_m≈5g_m，与C_gs串联。于是，沟道电荷显示出低通的特征，具有时间常数τ_gs＝C_gs/g_ch≈1/5ω_t。跨导的时间常数为τ_gs的两倍，因此τ_gm≈2/(5ω_t)。然而，在仿真模型中通常忽略由于τ_gs和τ_gm引起的影响，但在解释仿真结果时必须非常谨慎。

由于在输入导纳中添加了电阻性分量和代入了如上典型的MOS参数，式(6)可重新表示为： $Y_{\mathrm{gyr}}=\left[\begin{array}{cc}3(\frac{s\&CenterDot;C_{\mathrm{gs}}}{1+s\&CenterDot;\mathrm{\&tau;gs}}+{2C}_{\mathrm{gd}}+\frac{\mathrm{gd}}{1+s\&CenterDot;\mathrm{\&tau;gm}})& -\frac{\mathrm{gm}}{1+s\&CenterDot;\mathrm{\&tau;gm}}\\ \frac{\mathrm{gm}}{1+s\&CenterDot;\mathrm{\&tau;gm}}& 3(\frac{s\&CenterDot;C_{\mathrm{gs}}}{1+s\&CenterDot;\mathrm{\&tau;gs}}+{2C}_{\mathrm{gd}}+\frac{\mathrm{gd}}{1+s\&CenterDot;\mathrm{\&tau;gm}})\end{array}\right]$

                                                 (16)其中假设了Δgm可以忽略。此外，C_gd与C_gs相比通常是可以忽略的。因此，式(16)可以利用τ_gm＝2τ_gs予以简化，从而可以得出式(16)的特征方程为： $\left|Y_{\mathrm{gyr}}\right|=\left[\begin{array}{cc}\frac{3}{1+s\&CenterDot;\mathrm{\&tau;gm}}& 0\\ 0& \frac{3}{1+s\&CenterDot;\mathrm{\&tau;gm}}\end{array}\right]\&CenterDot;\left[\begin{array}{cc}s\&CenterDot;C_{\mathrm{gs}}\frac{1+s\&CenterDot;\mathrm{\&tau;gm}}{1+s\&CenterDot;\mathrm{\&tau;gs}}+g_d& -\frac{\mathrm{gm}}{3}\\ \frac{\mathrm{gm}}{3}& s\&CenterDot;C_{\mathrm{gs}}\frac{1+s\&CenterDot;\mathrm{\&tau;gm}}{1+s\&CenterDot;\mathrm{\&tau;gs}}+g_d\end{array}\right]$ $\&ap;{\left(\frac{3}{1+s\&CenterDot;\mathrm{\&tau;gs}}\right)}^2$ $\left[\begin{array}{cc}s\&CenterDot;C_{\mathrm{gs}}(1+s\&CenterDot;(\mathrm{\&tau;gm}-\mathrm{\&tau;gs}))+g_d& -\frac{\mathrm{gm}}{3}\\ \frac{\mathrm{gm}}{3}& s\&CenterDot;C_{\mathrm{gs}}(1+s\&CenterDot;(\mathrm{\&tau;gm}-\mathrm{\&tau;gs}))+g_d\end{array}\right]\&ap;{\left(\frac{3}{1+s\&CenterDot;\mathrm{\&tau;gs}}\right)}^2.$ $\left[\begin{array}{cc}s\&CenterDot;C_{\mathrm{gs}}(1+s\&CenterDot;\mathrm{\&tau;gs})+g_d& -\frac{\mathrm{gm}}{3}\\ \frac{\mathrm{gm}}{3}& s\&CenterDot;C_{\mathrm{gs}}(1+s\&CenterDot;\mathrm{\&tau;gs})+g_d\end{array}\right]=0.---\left(17.1\right)$

由于只需要考察右半平面的极点，在将式(17.1)的最后一个行列式展开后，于是可得到稳定条件为： ${{4C}^6}_{\mathrm{gs}}(\frac{g_d}{\mathrm{\&epsiv;gm}}-{\left(\frac{g_d}{\mathrm{\&epsiv;gm}}\right)}^2-\frac{{g^2}_d+\frac{{g^2}_m}{9}}{{\mathrm{\&epsiv;}}^2{g^2}_m})\&ap;{{4C}^6}_{\mathrm{gs}}(\frac{1}{{\mathrm{\&epsiv;A}}_o}-{\left(\frac{1}{{\mathrm{\&epsiv;A}}_o}\right)}^2-\frac{1}{{9\mathrm{\&epsiv;}}^2})>0,---\left(17.2\right)$

在A₀＞＞1的假设下，解为：

A₀＜9ε≈45.                                   (18)

为了满足以上准则，回转器器件可以在尺寸上按比例缩小，如上面对第二实施例所作的说明。如果只是内核晶体管改变尺寸，它们必须按比例缩小得超过式(18)，因为g_d项相应于所有的输出电导之和。

如上面对在特征方程中包括MOS晶体管输入导纳的第八实施例所说明的那样，具体关系式(18)适用于在稳定性分析中还考虑输入导纳影响的情况下的沟道长度设计。

第九实施例

如上面结合式(13)、(14)所说明的那样，回转器的稳定性可以在y_m＝g_m-s*c_m，c_m≈εg_m/(2ω_t)≈C_gs/2.5的假设下足够准确地加以研究。

在负载电容(式13中的C0)主要取决于一个损耗可以忽略的外部电容器时，可以用式(18)或者 ${\mathrm{\&Sigma;C}}_{\mathrm{gsgyr}}<\frac{3C_o\mathrm{\&epsiv;}}{2A_o}\&ap;\frac{C_o}{40}---\left(19\right)$

的稳定性条件。如果负载主要是有损耗的控制极电容，可以用式(18)或者 $A_o=\frac{g_{\mathrm{mN}}+g_{\mathrm{mP}}}{g_{\mathrm{dN}}+g_{\mathrm{dP}}}<45.---\left(20\right)$

作为稳定性准则。这两个稳定性条件(19，20)可以这样加以比较，将C0＝3C_gs gyr，A₀＝g_d/g_m＝g/3/g_m，c_m＝2C_gs/ε代入式(14)后，得： $2\frac{C_{\mathrm{gs}}}{\mathrm{\&epsiv;}}<9\frac{g_d}{g_m}{C}_{\mathrm{gs}}\&equiv;A_o<\frac{9}{2}\mathrm{\&epsiv;},---\left(21\right)$

这与小一个因子2的式(18)相同。通过在式(16)的对角线上添加C₀，可以看到在(17.1)中C_gs乘了s*τ_gs，而C0乘了s*τ_gm。由于τ_gm≈2τ_gs，这就说明了(21)与(18)之间的差别。因此，g_ch与C_gs串联引进了额外的相位裕度，使具有内部负载的回转器更加稳定。Nauta从未提到在相位裕度方面的这种改变。

添加一个外部电容器看来使稳定裕度降低了二分之一。然而，同时这些器件必须在尺寸上按比例缩小，否则不会保持谐振频率，而由于较大的g_d(即较小的A₀)引起的负载的增大使回路更为稳定。

为了使回路稳定，必须满足g*C≥g_m*c_m。如上面所说明的那样，这个限制可以通过按比例缩小回转器件(即缩小它们的长度和宽度)以减小c_m或者通过在Δy_m内产生不平衡以增大g来满足。这两个方案都是不错的可选方案，但是与CM反馈失配，因此g＝3g_d+αg_m，其中α为1-10％，这就限制了对不可靠和不能很好模型化的g_d的依赖性。于是，设计的稳定性在很大程度上取决于g_m和ε，而g_m和ε对于一些处理偏差是比较稳定的。

在CM反馈内引起不平衡时，通过加载器件(短接反相器)进行是有益的，否则(2)和4)的y_f项就不会相同，从而不会出现对消。

第十实施例

本发明的另一个实施例是还考虑了N沟道器件和P沟道器件的差别的影响。如果在这里假设共模反馈电路和内核电路内的N沟道器件和P沟道器件除了迁移率以外是类似的，那么器件类型之间的唯一主要差别就是它们的截止频率fT。在这种情况下，输入导纳确定为： $y_i=\frac{s\&CenterDot;C_{\mathrm{gsN}}}{1+s\&CenterDot;{\mathrm{\&tau;}}_{\mathrm{gsN}}}+\frac{s\&CenterDot;C_{\mathrm{gsP}}}{1+s\&CenterDot;{\mathrm{\&tau;}}_{\mathrm{gsP}}}\&ap;$ s·C_gsN·(1-s·τ_gsN)+s·C_gsP·(1-s·τ_gsP).≈ $s\&CenterDot;(1+\mathrm{\&beta;})C_{\mathrm{gsN}}(1-s\frac{1+{\mathrm{\&beta;}}^2}{1+\mathrm{\&beta;}}{\mathrm{\&tau;}}_{\mathrm{gsN}})\&ap;$

             s·(1+β))C_gsN(1-sβτ_gsN)，             (22)其中，β为N器件与P器件的f_T之比。以上近似表明电容将是这些电容器电容之和，但是时间常数主要由P器件决定(因为β≈3)。

以类似的方式，回转电导(跨导)可以确定为： $g_m=\frac{g_{\mathrm{mN}}}{1+s\&CenterDot;{\mathrm{\&tau;}}_{\mathrm{gmN}}}+\frac{g_{\mathrm{mP}}}{1+s\&CenterDot;{\mathrm{\&tau;}}_{\mathrm{gmP}}}\&ap;$ g_mN(1-s·τ_gmN)+g_mP(1-s·τ_gmP)≈ ${2g}_m(1-s{\mathrm{\&tau;}}_{\mathrm{gm}}\frac{1+\mathrm{\&beta;}}{2}),---\left(23\right)$ 其中假设了跨导是相同的，而时间常数相差因子β。

为了考虑N器件与P器件的差别，考虑到一阶就足够了，因此式中代入了C_gs和g_m作用之和。时间常数可以分别近似为τ_gs≈τ_gsp和τ_gm≈(τ_gmN+τ_gmP)/2，或者分别用最长的时间常数和平均时间常数来近似。如果将这些近似值代入式(15)和(18)就可以得出以下稳定性条件：

C_gs gys＜C₀/40/β                          (24) $A_o<\frac{9}{2}\mathrm{\&epsiv;}/\mathrm{\&beta;}---\left(25\right)$

第十一实施例

以上所揭示的这些实施例确定了若干稳定性准则，可以用于例如如图3所示的包括一个回转器内核段GCi和至少一个共模反馈段CMIi、CMOi的滤波器电路。然而，类似的稳定性分析也适用于如图5a、5b所示的没有共模反馈段而回转器内核段GCi具有一个差动跨导器结构的滤波器电路。如图5b所示，两个差动跨导器DA1、DA2配置在一个反馈回路内，以便形成回转器内核GCi。如果跨导器DA1、DA2都呈现为如图5a所示，就形成图5b的具有四个反相器I11、I12、I22、I21的电路。如图5a所示，每个跨导器DA由FET晶体管形成的两个电流源CS1、CS2提供偏流Ibias。因此，输入端i_1、i_2是两个反相器I1、I2的输入端，输出端o_1、o_2是反相器I1、I2的输出端。如果用两个图5a的电路形成反馈回路，那么四个电流源CS11、CS12、CS21、CS22和四个反相器I11、I12、I22、I21就形成了这个滤波级的回转器内核段GCi。同样，每个反相器可以由如图4所示的晶体管形成，这在说明图3中所用的反相器时作了说明。

可以看到，在图5b的滤波级内，在差动跨导器配置内只用了一个具有四个在一对输入端i_1、i_2与一对输出端o_1、o_2之间相互连接成一个环形结构的反相器的回转器内核段而没有任何附加的如图3中所示的共模反馈段。当然，图5b的电路也有一个回转器内核段终端有效电导负载g、一个回转器内核段终端有效电容性负载C、一个回转器内核段有效回转常数g_m和一个回转器内核段有效跨纳c_m。然而，至少在选择回转器内核段反相器I11、I12、I22、I21的沟道区尺寸上可以象在对图3进行稳定性分析中那样运用稳定性准则。也就是说，将回转器内核段的晶体管的沟道区尺寸选择成满足关系g*C≥g_m*c_m。例如，减小回转器内核段晶体管的沟道区长度，从而改变相应晶体管的跨导纳。回转器内核段内反相器的所有晶体管可以选择成相同的。此外，可以减小回转器内核段晶体管的沟道区长度和沟道区宽度，从而使相应晶体管的跨导纳保持不变。如上面所说明那样的所有其他有关通过改变沟道区尺寸来满足前面提到的条件的稳定性分析的解释也可以用于图5b。

下面，将对图5b的典型电路进行更详细的说明。电流源晶体管CS11、CS12的控制极连接在一起，它们的源极端连接到一个正电源V+上。同样，电流源晶体管CS22、CS12的控制极连接在一起，它们的漏极接地。来自电流源CS11的电流馈给反相器I12、I22，来自电流源CS12的电流馈给反相器I11、I21。电流源CS22对反相器I12、I22馈电，电流源CS21对反相器I11、I21馈电。回转器内核段GCi的输入端i_1、i_2是反相器I11、I21的输入端。回转器内核段GCi的输出端o_1、o_2是反相器I11、I21的输出端。反相器I11的输出端连接到反相器I22的输入端上，而反相器I22的输出端连接到反相器I21的输入端上。反相器I21的输出端连接到到反相器I12的输入端上，而反相器I12的输出端连接到到反相器I11的输入端上。因此，在一个输入端i_1、i_2与相应的输出端o_1、o_2之间的正向通路内各有一个反相器。相应的输出端o_1通过一个反相器反馈到第二输入端i_2，而输出端o_2通过另一个反相器反馈到第一输入端i_1。如上面所说明的那样，式(11)的稳定性准则也可以用于这种类型的电路，如果减小这些反相器晶体管的沟道区尺寸特别是沟道长度的话。

                   工业实用性

以上这些实施例全都基于核心的稳定性关系式(11)，这个关系式是在对MOS跨导纳y_m进行零点模型近似或极点模型近似的基础上得到的。

此外，输入导纳可以按照式(17.1)纳入特征方程，从而得出稳定性准则(18)。

还证明了这个稳定性准则在负载电容主要由一个外部电容器确定时和在它不占支配地位时是相同的。此外，N沟道器件和P沟道器件的差别的影响可以按照式(24)、(25)纳入稳定性准则。

如上面所说明的那样，通过利用核心的稳定性关系式(11)和选择内核和共模反馈滤波器内的沟道区尺寸可以得到即使在很高的频率和甚至在实现高阶滤波器时也是稳定的滤波电路。

此外，本发明并不局限于以上所说明的实施例，根据包含在这些实施例中的原理可以设计出更多的本发明的实施方式。特别是，本发明可以包括那些具有分别在本说明书中说明的和/或在以下权利要求书中提出的特征的实施例。

在权利要求书中所标注的数字只是起例示作用，并不对本发明的专利保护范围有所限制。

Claims (30)

1.一种制造一种包括至少一个滤波级(FSTi)的方法，所述方法包括下列步骤：

a)为所述至少一个滤波级(FSTi)各配置(S1)一个回转器内核段(GCi)，所述回转器内核段具有四个反相器(GI1i-GI4i)，在一对输入端(i_1，i_2)与一对输出端(o_1，o_2)之间相互连接成一个环形结构；以及

b)配置(S2)至少一个连接在这对输入端之间和/或这对输出端之间的共模反馈段(CMIi，CMOi)，所述共模反馈段包括两个分别由一个反相器(CMI1，CMO1)和一个短路反相器(CMI2，CMO2)形成的串联连接，反相并联在所述输入端或所述输出端之间；

c)每个所述反相器由至少一个具有一个控制极(G)、一个漏极(D)、一个源极(S)和一个在所述漏极(D)与源极(S)之间的沟道区(CH)的MOS、CMOS或BiCMOS晶体管构成；

所述方法的特征是它还包括下列步骤：

d)将回转器内核段和/或共模反馈段的晶体管的沟道区尺寸(CL，CW)选择(S4)成满足以下关系：

             g*C≥g_m+c_m                        (11)其中：

g为回转器内核段终端的有效电导负载；

C为回转器内核段终端的有效电容性负载；

g_m为回转器内核段的有效回转常数；以及

c_m为回转器内核段有效跨容。

2.一种按照权利要求1所述的方法，

其特征是：

不同地改变所述回转器内核段内和所述共模反馈段内的沟道区尺寸。

3.一种按照权利要求1所述的方法，

其特征是：

将共模反馈段晶体管的沟道区尺寸保持不变，而减小回转器内核段的晶体管的沟道区长度，从而改变相应晶体管的跨导纳。

4.一种按照权利要求1所述的方法，

其特征是：

将共模反馈段的晶体管的沟道区尺寸保持不变，而减小回转器内核段的晶体管的沟道区长度(CL)和沟道区宽度(CW)，从而使相应晶体管的跨导纳保持不变，而内核段的谐振频率ω_Tcore大于滤波电路的谐振频率ω_Ofilter。

5.一种按照权利要求1所述的方法，

其特征是：

将回转器内核段的晶体管的沟道区尺寸保持不变，而增大共模反馈段的晶体管的共模镇流反相器(CMI2，CMO2)的沟道区宽度(CW)。

6.一种按照权利要求1所述的方法，

其特征是：

减小回转器内核段的晶体管的沟道区长度从而改变相应晶体管的跨导纳，以及增大共模反馈段的晶体管的沟道区宽度。

7.一种按照权利要求1所述的方法，

其特征是：

减小回转器内核段的晶体管的沟道区长度和沟道区宽度使相应晶体管的跨导纳保持不变，以及增大共模反馈段的晶体管的沟道区宽度。

8.一种按照权利要求1所述的方法，

其特征是

在所述共模反馈段和所述回转器内核段内的所有晶体管都选择成相同的。

9.一种按照权利要求1所述的方法，

其特征是

在所述共模反馈段和所述回转器内核段内的所有晶体管选择成不同的。

10.一种按照权利要求8所述的方法，

其特征是：

每个反相器的晶体管包括一个晶体管结构，所述晶体管结构具有一个控制极/源极电容C_gs，一个控制极/漏极电容C_gd，一个输出电导g_d，以及一个包括一个电阻性部分g_m和一个电容性部分c_m的跨导纳y_m，而式(11)中的那些值确定为：

         g＝3g_d                     (8.1)

         C＝C₀+3C_gs+6C_gd          (8.2)其中，C₀为回转器内核终端之间由于共模反馈段和/或附加的外部电容引起的总有效电容。

11.一种包括至少一个滤波级(FSTi)的滤波电路，所述滤波级包括：

a)一个回转器内核段(GCi)，所述回转器内核段具有四个反相器(GI1i-GI4i)，在一对输入端(i_1，i_2)与一对输出端(o_1，o_2)之间相互连接成一个环形结构；

b)至少一个连接在这对输入端之间和/或这对输出端之间的共模反馈段(CMIi，CMOi)，所述共模反馈段包括两个分别由一个反相器(CMI1，CMO1)和一个短路反相器(CMI2，CMO2)形成的串联连接，反相并联在所述输入端之间或所述输出端之间；

c)每个所述反相器由至少一个具有一个控制极(G)、一个漏极(D)、一个源极(S)和一个在所述漏极(D)与源极(S)之间的沟道区(CH)的MOS、CMOS或BiCMOS晶体管构成；

所述滤波电路的特征是：

d)回转器内核段和/或共模反馈段的晶体管的沟道区尺寸(CL，CW)选择成满足以下关系：

         g*C≥g_m+c_m                      (11)其中：

g为回转器内核段终端的有效电导负载；

C为回转器内核段终端的有效电容性负载；

g_m为回转器内核段的有效回转常数；以及

cm为回转器内核段的有效跨容。

12.一种按照权利要求11所述的滤波电路，

其特征是：

所述回转器内核段内和所述共模反馈段内的沟道区尺寸选择成不同的。

13.一种按照权利要求11所述的滤波电路，

其特征是：

将共模反馈段的晶体管的沟道区尺寸保持不变，而减小回转器内核段的晶体管的沟道区长度，从而改变相应晶体管的跨导纳。

14.一种按照权利要求11所述的滤波电路，

其特征是：

将共模反馈段的晶体管的沟道区尺寸保持不变，而减小回转器内核段的晶体管的沟道区长度(CL)和沟道区宽度(CW)，从而使相应晶体管的跨导纳保持不变，而内核段的谐振频率ω_Tcore大于滤波电路的谐振频率ω_Ofilter。

15.一种按照权利要求11所述的滤波电路，

其特征是：

将回转器内核段的晶体管的沟道区尺寸保持不变，而增大共模反馈段的晶体管的共模镇流反相器(CMI2，CMO2)的沟道区宽度(CW)。

16.一种按照权利要求11所述的滤波电路，

其特征是：

减小回转器内核段的晶体管的沟道区长度从而改变相应晶体管的跨导纳，以及增大共模反馈段的晶体管的沟道区宽度。

17.一种按照权利要求11所述的滤波电路，

其特征是：

减小回转器内核段的晶体管的沟道区长度和沟道区宽度使相应晶体管的跨导纳保持不变，以及增大共模反馈段的晶体管的沟道区宽度。

18.一种按照权利要求11所述的滤波电路，

其特征是：

在所述共模反馈段和所述回转器内核段内的所有晶体管都是相同的。

19.一种按照权利要求11所述的滤波电路，

其特征是：

在所述共模反馈段和所述回转器内核段内的所有晶体管是不同的。

20.一种按照权利要求18所述的滤波电路，

其特征是：

每个反相器的晶体管包括一个晶体管结构，所述晶体管结构具有一个控制极/源极电容C_gs，一个控制极/漏极电容C_gd，一个输出电导g_d，以及一个包括一个电阻性部分g_m和一个电容性部分c_m的跨导纳y_m，而式(11)中的那些值确定为：

         g＝3g_d                        (8.1)

         C＝C₀+3C_gs+6C_gd             (8.2)其中，C₀为回转器内核终端之间由于共模反馈段和/或附加的外部电容引起的总有效电容。

21.一种按照权利要求11所述的滤波电路，

其特征是：

所述晶体管都以饱和方式工作。

22.一种按照权利要求11所述的滤波电路，

其特征是：

所述滤波电路是一种差动信号型滤波电路。

23.一种按照权利要求1所述的滤波电路，

其特征是：

共模反相器(CMI1，CMO1)的沟道长度是增大的。

24.一种按照权利要求1所述的方法，

其特征是：

增大共模反相器(CMI1，CMO1)的沟道长度。

25.一种制造一种包括至少一个滤波级(FSTi)的方法，所述方法包括下列步骤：

a)为所述至少一个滤波级(FSTi)各配置(S1)一个回转器内核段(GCi)，所述回转器内核段具有四个反相器(I11，I12，I22，I21)，在一对输入端(i_1，i_2)与一对输出端(o_1，o_2)之间相互连接成一个反馈回路；

b)这些所述反相器配置成一个差动跨导器结构，使得第一和第二反相器(I11，I21)分别配置在第一输入端与第一输出端(i_1，o_1)之间和第二输入端与第二输出端(i_2，o_2)之间；

c)每个所述反相器由至少一个具有一个控制极(G)、一个漏极(D)、一个源极(S)和一个在所述漏极(D)与源极(S)之间的沟道区(CH)的MOS、CMOS或BiCMOS晶体管构成；

所述方法的特征是它还包括下列步骤：

d)将回转器内核段的晶体管的普通区域尺寸(CL，CB)选择(S4)成满足以下关系：

          g*C≥g_m+c_m                        (11)其中：

g为回转器内核段终端的有效电导负载；

C为回转器内核段终端的有效电容性负载；

g_m为回转器内核段的有效回转常数；以及

c_m为回转器内核段的有效跨容。

26.一种按照权利要求25所述的方法，

其特征是：

减小回转器内核段的晶体管的沟道区长度，从而改变相应晶体管的透射率。

27.一种按照权利要求25所述的方法，

其特征是：

减小回转器内核段的晶体管的沟道区长度和沟道区宽度，从而使相应晶体管的跨导纳保持不变。

28.一种包括至少一个滤波级(FSTi)的滤波电路，所述滤波电路包括：

a)至少一个具有一个回转器内核段(GCi)的滤波级(FSTi)，所述回转器内核段具有四个反相器(I11，I12，I22，I21)，在一对输入端(i_1，i_2)与一对输出端(o_1，o_2)之间相互连接成一个反馈回路；

b)这些所述反相器配置成一个差动跨导器结构，使得第一和第二反相器(I11，I21)分别配置在第一输入端与第一输出端(i_1，o_1)之间和第二输入端与第二输出端(i_2，o_2)之间；

c)每个所述反相器由至少一个具有一个控制极(G)、一个漏极(D)、一个源极(S)和一个在所述漏极(D)与源极(S)之间的沟道区(CH)的MOS、CMOS或BiCMOS晶体管构成；

所述滤波电路的特征是：

d)回转器内核段的晶体管的普通区尺寸(CL、CB)选择成满足以下关系：

             g*C≥g_m+c_m             (11)其中：

g为回转器内核段终端的有效电导负载；

C为回转器内核段终端的有效电容性负载；

g_m为回转器内核段的有效回转常数；以及

c_m为回转器内核段的有效跨容。

29.一种按照权利要求28所述的滤波电路，

其特征是：

减小回转器内核段的晶体管的沟道区长度，从而改变相应晶体管的透射率。

30.一种按照权利要求28所述的滤波电路，

其特征是：

减小回转器内核段的晶体管的沟道区长度和沟道区宽度，从而使相应晶体管的跨导纳保持不变。

Images