CN1404160A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1404160A
CN1404160A CN02102827A CN02102827A CN1404160A CN 1404160 A CN1404160 A CN 1404160A CN 02102827 A CN02102827 A CN 02102827A CN 02102827 A CN02102827 A CN 02102827A CN 1404160 A CN1404160 A CN 1404160A
Authority
CN
China
Prior art keywords
insulating barrier
film transistor
glass substrate
thin
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02102827A
Other languages
English (en)
Other versions
CN1310335C (zh
Inventor
堀越和彦
尾形洁
田村太久夫
中原美和子
大仓理
折付良二
中野泰
芝健夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1404160A publication Critical patent/CN1404160A/zh
Application granted granted Critical
Publication of CN1310335C publication Critical patent/CN1310335C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Abstract

以廉价的非退火玻璃作为基片，在500℃以下的处理温度下对搀杂了硼(B)或磷(P)的多晶硅膜表面用臭氧进行氧化处理，在多晶硅表面形成4～20nm的硅氧化膜。由此，可以降低栅绝缘层/沟道层界面上的能级密度，从而可在非退火玻璃基片上制造特性变动小的薄膜晶体管。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及用于液晶显示装置的薄膜晶体管及其制造方法。
技术背景
最近，用作笔记本电脑和便携式设备等的显示装置的液晶显示器中，其驱动方式从单矩阵方式发展到有源矩阵方式，特别是，在玻璃基片上形成许多薄膜晶体管(以下称为TFT)的TFT有源矩阵驱动方式渐渐成为主流。
TFT驱动方式中，由于使用多晶硅层的TFT与非结晶硅层的相比其电子迁移率较大，它不仅可用作像素显示部分的晶体管还可作为驱动用晶体管，集成在玻璃基片上。
以前，多晶硅的形成需要1000℃左右的高温，因而必须使用昂贵的石英玻璃基片。最近，发展了以600℃左右的处理温度形成多晶硅的技术，可以使用石英基片以外的玻璃材料。该方法中，通过激光照射玻璃基片上形成的非结晶硅膜，可以使基片温度不上升而只是加热非结晶硅膜并使其结晶。
另一方面，在使用单结晶硅基片的集成电路元件中，硅的热氧化膜(膜厚为几个nm到几十个nm)起栅绝缘膜的作用。但是，由于该硅热氧化膜的形成必须进行1000℃左右的热处理，上述以600℃以下的处理温度为必要条件的多晶硅TFT的制造工艺中便无法利用该工序。
TFT的制造工序中，通常以TEOS(Tetraethoxysilane：四乙氧基甲硅烷)为原料，以通过等离子体CVD法形成的SiO2膜(膜厚约为100nm)作为栅绝缘膜。但是，该等离子体CVD法形成的SiO2膜的界面能级密度大。从而，以这种膜层作为栅绝缘膜时，会引起诸如阈值电压变动等的TFT特性的显著恶化。而且，会引起TFT的耐压会出现严重的经时劣化，导致TFT的绝缘破坏。从而，TFT用栅绝缘膜和硅层间的界面中，期望形成与通过硅的热氧化形成的热氧化膜同等的界面能级密度小的氧化膜。
对于上述课题，特开平8-195494号公报公开了利用普通的高耐热玻璃基片，处理温度为600℃以下的多晶硅TFT的制造方法。
发明内容
根据上述特开平8-195494号公报，在大约600℃的温度形成多晶硅，因而限定可使用的玻璃基片必须是事先进行热处理的所谓退火玻璃。从而，当用非退火玻璃基片取代退火玻璃基片的情况下，大约600℃的温度条件引起玻璃基片的收缩，这将导致玻璃基片弯曲和变形，最坏可导致玻璃基片自身破裂和膜层剥离等情况。
一般来说，玻璃的形变点越高热稳定性越好，但是玻璃基片的制造工艺中的熔解、成形与加工会变得更困难，使制造成本增大。从而，为了降低成本，需要有可使用形变点低且廉价的玻璃的制造方法。
通常，作为薄膜晶体管的基片使用的非含碱玻璃基片的形变点为大约600℃，通过比形变点稍低的温度以上的热经历，玻璃的收缩(热收缩)急剧增大。例如，Corning公司的非退火的Corning 7059F(形变点593℃)通过600℃、1小时、冷却速度1℃/分的热经历，收缩率大约为800ppm。另外，形变点高的Corning 1735F(形变点665℃)的场合，通过上述相同的热经历，收缩率为173ppm。因而，通过预先进行660℃/1小时的退火处理，可以将同样热经历的收缩率降低到大约10ppm。
多晶TFT面板用的基片中，通常要求20ppm以下的热收缩率，因而至今必须使用退火玻璃基片。当工艺温度的上限设为可以无条件地不考虑非退火玻璃基片收缩的温度，例如450～500℃以下时，又会发生如下所述的问题。
作为多晶硅层上形成的栅绝缘膜，通常以TEOS为原料气体，通过等离子体CVD(Chemical Vapor Deposition：化学蒸镀)法等形成膜厚大约100nm的SiO2膜。但是，多晶硅层与由TEOS形成的绝缘层间的界面中，界面能级密度大，从而，作为TFT的阈值电压容易变动、而且作为栅绝缘膜的绝缘耐压特性会严重地经时劣化等，TFT的可靠性存在很大的问题。
因此，在使用非退火玻璃基片为前提的情况下，必须设法使处理温度的上限为450～500℃、且通过热氧化法将多晶硅层与栅绝缘层界面的能级密度降低到以硅氧化层为基准的程度。
针对上述课题，本发明的目的是，即使用非退火玻璃基片，也能在不会有收缩问题的工艺温度下形成高可靠性的多晶硅薄膜晶体管。
另外，本发明中，玻璃基片通过600℃、1个小时热处理、以1℃/分的冷却速度冷却后，该收缩率为30ppm以上的玻璃基片定义为非退火玻璃基片。
为了实现上述目的，本发明中，在非退火玻璃基片上形成用于形成沟道区、源区、漏区的多晶硅结晶层，第一绝缘层和第二绝缘层。然后，在对应于沟道区的对应位置、第二绝缘层上，形成栅区以及栅区、源区、漏区的各区域进行电气连接的栅电极、源电极、漏电极。
这时，第一绝缘层是使搀杂了周期表IIIB族的元素(例如硼(B))或VB族的元素(例如磷(P))的沟道区的多晶硅表面在500℃以下的温度下氧化形成的硅氧化层，至少覆盖沟道区的表面而形成、且该膜厚为4nm以上20nm以下。
并且，本发明通过在至少包含臭氧的气氛中氧化多晶硅层的表面，形成作为第一绝缘层的硅氧化层。
然后，至少用化学沉积法、物理沉积法或自旋涂敷法上述在第一绝缘层上形成第二绝缘层。
在如上所述的臭氧气氛中，通过使搀杂了周期表IIIB族的元素或VB族的元素的沟道区的多晶硅层表面氧化，可以高速形成比以前厚的硅氧化层。另外，通过氧化多晶硅表面，可以将多晶硅层与硅氧化层的界面保持在良好的状态。而且，由于可以用比以往低的工艺温度进行硅氧化膜的形成，可以使用相对廉价的非退火玻璃作为基片。
换言之，上述方法制造的薄膜晶体管，由于多晶硅形成的沟道区的表面与其上形成的栅绝缘层的界面良好，因而与界面能级密度密切相关的薄膜晶体管的特性可得到改善，例如阈值电压的变动可以降低，从而能够发挥优异的TFT特性。从而可以使用非退火玻璃基片作为基片，与石英玻璃比较，可以大面积且廉价地制造TFT。
另外，作为具有与本发明的TFT类似构造的众所周知的例子，特开2000-164885号公报公开了为了防止从玻璃基片等的Na离子的扩散，通过喷涂形成包含磷或硼的栅绝缘层的绝缘栅极型半导体装置及其制造方法。但是，上述公报记载的构成中，由于使用沉积法(溅镀)作为栅绝缘膜的形成方法，容易从栅绝缘层/半导体的界面注入热的载流子而引起经时劣化。
另外，特开平10-261801号公报公开了旨在防止来自玻璃基片等的Na离子的扩散的、其栅绝缘膜由包含磷或硼的氧化硅膜形成的薄膜晶体管装置。但是，由于上述公报记载的栅绝缘膜使用沉积法(CVD)形成，与上述特开2000-164885号公报一样会由于从栅绝缘层/半导体的界面注入热载流子而产生劣化问题。
本发明中，多晶硅形成的沟道区上形成的绝缘膜，通过与上述沉积法不同的方法，即，通过氧化多晶硅膜的表面来形成SiO2，从而可以形成由于杂质而使SiO2/p-Si界面的能级变小、且经时劣化小的薄膜晶体管。
附图说明
通过结合附图进行的以下说明，本发明的各项特征、目的和优点将会更加显然。以下是附图的简单说明：
图1是说明第一实施例的薄膜晶体管的概略截面图。
图2是说明第一实施例的薄膜晶体管的制造方法的工序图。
图3是表示热氧化膜厚与平带电压(flat band voltage)关系的说明图。
图4是说明第二实施例的薄膜晶体管的概略截面图。
图5是说明第三实施例的薄膜晶体管的制造方法的工序图。
具体实施方式
以下根据图面详细说明本发明的实施例。
图1是说明第一实施例的薄膜晶体管主要截面的结构图。在非退火玻璃基片1上形成的扩散防止层2上，形成由多晶硅层形成的源区8、漏区9、沟道区12。然后，在沟道区12上，通过使搀杂了周期表IIIB族的元素或VB族的元素(具体而言，例如周期表IIIB族的元素硼(B)或VB族的元素磷(P))的多晶硅层氧化而形成SiO2层6a，该层与进而通过沉积法形成的绝缘层6b一起构成栅绝缘层6。
栅绝缘层6上，在与沟道区12对应的位置形成栅区7，使该栅区7表面的一部分覆盖地形成层间绝缘层10。然后，经由该层间绝缘层10上设置的开口部分，通过各电极11将源区8、漏区9以及栅区7电气连接。
之后，利用图2所示工艺流程说明上述图1所示构造的制造方法。
首先，在非退火玻璃基片1上，通过通常的等离子体CVD(ChemicalVapor Deposition：化学蒸镀)法形成由SiN膜或SiO2膜的扩散防止层2(膜厚50～100nm)。其目的在于防止非退火玻璃基片包含的杂质、例如钠离子在后述的形成于基片上的薄膜晶体管上扩散而造成不良影响。其后，以硅烷或乙硅烷为原料，在300～500℃的处理温度条件下，通过等离子体CVD形成非结晶硅膜3(膜厚50nm)(图2(a))。
之后，在加速电压为0.5～100keV、剂量为1E10～1E16/cm2的条件下，将周期表IIIB族的元素硼(B)离子13注入非结晶硅膜3的表面(图2(b))。通过注入这种离子，至少要在后来成为沟道的栅极下的多晶硅层注入硼。并且，通过向扩散防止层2注入部分硼(B)，也可增强防止从玻璃基片向元件中扩散钠离子等的效果。注入硼时的加速电压及剂量可以在能够促进氧化效果而不降低TFT特性的范围内选择。
这时，注入的硼从非结晶硅膜3的表面在深度方向形成浓度分布。从而，最好使硼的最高浓度在离表面1～20nm左右的深度。因而，其峰值浓度最好为1E18～1E21/cm3。因为这是，在后续工序进行硅表面氧化时，用以取得氧化速度加速效果的适当值。
然后，非结晶硅膜3的表面用准分子激光5照射，使非结晶硅膜3的部分或全部结晶化，形成多晶硅层4(图2(c))。准分子激光5的照射条件是：通过例如300～600mJ/cm2的脉冲光进行10～20次照射。这时，由于准分子激光5被非结晶硅膜3吸收，而被加热和结晶化，因而通过准分子激光5照射，整个玻璃基片1没有加热到500℃以上。图2(c)为了图示的方便，图中似表示玻璃基片1的整个面均受到激光照射，但实际上，激光被聚光成扁方形的准分子激光5通过扫描进行照射。
之后，在450～500℃、大气压条件下向搀杂了硼(B)的多晶硅层4供给50～100g/m3(约2～5％)的臭氧气体0.1～1SLM/cm2，使其表面氧化，形成第一绝缘层的硅氧化层6a(第一绝缘层)。第一绝缘层的膜厚必须至少在4nm以上，这将在后面说明。然后，再用CVD等沉积法形成约50～100nm的硅氧化层6b(第二绝缘层)，从而形成膜厚共50～100nm的栅绝缘层6(图2(d))。
然后，在栅绝缘层6上用众所周知的方法形成栅区7，加工成所要求的形状(图2(e))。栅区的材料，采用搀入杂质的硅膜、金属、金属化合物(TiN、TiW)等导电性材料。
之后，以经加工的栅区7作为掩膜，向多晶硅层4注入VB族的元素的磷(P)离子，形成源区8与漏区9。向多晶硅层4注入磷离子时，以加速电压：1～100keV、剂量：1E10～1E16/cm2为条件。然后，为激活已注入的磷离子，进行多晶硅层4的RTA(Rapid ThermalAnnealing：快速退火)处理。这时的条件为1～50kW/cm2、1～5s。另外，由于这种RTA处理中只加热多晶硅层4，从而，底层的整个非退火玻璃基片的温度至少不至于上升到550℃以上。
之后，用通常的方法在栅绝缘膜6上形成由以TEOS为原料在处理温度300～500℃下用等离子体CVD法形成的SiO2构成的层间绝缘层10，使图2(e)所示的栅区7的表面被覆盖。然后，在该层间绝缘层10的预定位置形成与栅区7、源区8、漏区9进行电气连接的开口部分，以该开口部分居中形成与栅区7、源区8、漏区9连接的各个电极11，完成图1所示的薄膜晶体管。
之后，说明图2(d)所示的第一绝缘膜的膜厚。图3是表示热氧化膜/TEOS的两层栅绝缘膜构造的MOS晶体管中，热氧化膜(第一绝缘膜)的膜厚与平带电压之间的关系的说明图。由该图显见，在热氧化膜厚不到4nm的情况下，MOS晶体管中的平带电压较低。这是由于热氧化膜与作为底膜的硅层之间的界面能级密度很大，电子为该界面能级捕获，因而不能发挥所要求的晶体管特性。另一方面，如果热氧化膜厚在4nm以上，平带电压大约表现为一个定值，可以确保所要求的晶体管特性。
并且，未必要规定热氧化膜厚的上限，但是在热氧化膜/TEOS的二层构造的情况下，也不必让栅绝缘膜超过必要的厚度。即，考虑薄膜晶体管的生产性，当热氧化法形成氧化膜的速度小时，以例如20nm作为该膜厚的上限是适当的。
之后，用图4说明第二实施例。注入了硼(B)离子的非结晶硅膜3通过准分子激光照射进行结晶化工序为止与第一实施例的相同(图2(c))。
之后，使搀杂硼(B)的多晶硅层4的表面氧化，形成4nm以上的硅氧化层。然后，让该硅氧化层起栅绝缘层6的作用。其后，栅区7形成工序后的工序与前面第一实施例的情况相同。通过上述工序，完成图4所示栅绝缘层6为一层构造的薄膜晶体管。
第二实施例中，通过采用一层构造的栅绝缘层6，并使其膜厚为例如20nm左右，与第一实施例比较，可使低电压薄膜晶体管稳定工作。
接着，用图5说明第三实施例。
图5是说明薄膜晶体管形成的工艺流程。在玻璃基片1上形成非结晶硅膜3之前的工序与前面第一实施例的情况相同(图5(a))。
之后，用准分子激光5照射非结晶硅膜3，进行结晶化处理，形成多晶硅膜4(图2(b))。其后，在加速电压为0.5～100keV、剂量为1E10～1E16/cm2的条件下，向多晶硅膜4注入周期表IIIB族的元素的硼(B)离子13(图5(c))。通过这种离子注入，至少向后来形成沟道的栅极下的多晶硅层注入硼。另外，通过也向扩散防止层2注入部分硼(B)，可以增强防止钠离子等从玻璃基片向元件中扩散的效果。
之后，在注入了硼(B)离子的多晶硅膜4上形成第一绝缘层6a和第二绝缘层6b(图5(d))。这时，虽然前面的第一实施例中，在向非结晶硅注入硼(B)离子之后通过准分子激光5进行结晶化；但是，即使将本实施例所示的通过准分子激光5进行结晶化的工序与注入硼(B)离子的工序的次序颠倒，也不会降低多晶硅膜4上氧化膜(第一绝缘层6a)的形成速度。
之后，在栅绝缘膜6上对应沟道区12的位置上形成栅区7(图5(e))、形成层间绝缘层10及电极11，完成与图1所示情况相同的薄膜晶体管。
上述实施例中，第二绝缘层硅氧化膜的形成方法可以使用与第一实施例相同的CVD法，但使用喷涂法等的物理沉积法、自旋涂敷法等，也能获得相同的效果。
在上述第一实施例或第三实施例中构成N沟道MOS型的薄膜晶体管，通过适当选择向源区8、漏区9注入的离子的种类，也可以形成P沟道MOS型的薄膜晶体管。另外，通过分别注入这些离子，在同一基片上可以形成由N沟道MOS型和P沟道MOS型构成的C-MOS薄膜晶体管。
以下将详细说明使多晶硅层4的表面氧化而获得氧化层6a的形成方法。
将在非退火玻璃基片1上形成的多晶硅层4的试样置入第一处理室，以不致对非退火玻璃基片1产生不良热影响的温度(例如450℃)进行加热。另一方面，在与第一处理室相邻但隔离的第二处理室中，导入100g/Nm3的臭氧(约1SLM/cm2：臭氧的总流量除以有效处理面积得到的值)，将第二处理室的压力控制在700Torr(托)左右。臭氧以纯氧气(10SLM)和微量的N2气(55SCCM)的混合气体为原料，使用众所周知的无声放电型臭氧化器，生成100g/Nm3的臭氧(臭氧浓度约为5％)。
将加热至450℃的试样从第一处理室置入上述处于臭氧气氛的第二处理室。通过这样的处理使多晶硅层4的表面氧化。如将第二处理室中的处理时间设为10分钟，就可在多晶硅层4的表面形成膜厚约4nm的第一绝缘层6a即SiO2层。这里，由于向多晶硅层4注入了硼(B)离子，与不注入硼(B)离子的情况(传统方法)比较其氧化速度加快，从而可以形成膜层较厚的SiO2层。
接着，简单说明硅层的氧化机理。
当硅的表面暴露在氧化种气氛中时，氧化种首先附着在硅的表面，开始氧化反应。另外，在硅表面有氧化膜时，附着在硅氧化膜表面的氧化种在硅氧化膜中扩散。然后，氧化种扩散到硅氧化膜/硅的界面时，在该处发生硅与氧化种的反应，硅氧化膜随之生长。
以往，硅的氧化需要800℃的高温工序，通过使用臭氧可以使氧化膜的形成温度降低。而且，多晶硅中搀杂了硼(B)和磷(P)等的杂质，与不搀杂这些杂质的情况比较，能够加快氧化膜的形成速度。
其理由基于如下机理。
多晶硅层中不搀杂磷(P)情况下的氧化机理，可以用单晶硅中广泛应用的线性抛物线近似来模型化。即，氧化膜厚d与时间t之间，d2+A·d＝B/(t+τ)的关系式成立。这里，τ、A、B均为常数。
搀杂磷的硅的氧化中，磷从硅侧偏析，硅区域中构成氧化种与Si的反应场所的空位浓度增大，从而氧化速度加快。换言之，由于磷从硅侧偏析使得Si/SiO2界面上的反应速度加快，线性常数B/A受到最显著的影响而变大。而且，由于在多晶硅中磷从晶粒边界偏析，通过晶粒边界的介入，氧化膜的形成速度得以加快。
另一方面，多晶硅中搀杂了硼(B)离子的情况下，硼从SiO2侧偏析，SiO2的结合构造变弱。而结构变弱的氧化膜可促进氧化种的扩散，导致氧化速度加快。即，对于搀杂了硼离子的硅层，上述关系式中的常数B增大。
在氧化多晶硅层4的表面而形成的第一绝缘层6a(SiO2层)上形成的第二绝缘层6b，通过诸如CVD法、PVD(physical vapordeposition：物理汽相沉积)法、或自旋涂敷法形成。采用CVD法的场合，有以TEOS为原料气体、利用热分解的方法，或者以硅烷或乙硅烷为原料气体、利用热分解的方法。另外，采用PVD法的场合，又可以有溅镀法、蒸镀法等方法。例如用SiO2为靶材，在Ar/O2混合气体中进行射频溅镀，可获得致密的SiO2膜。另外，自旋涂敷法可以是SOG(Spin On Glass)法。
用上述方法，形成栅绝缘层6。
利用以上所述的工序，在非退火玻璃基片上，以500℃以下的低温形成的TFT，其多晶硅层形成的沟道区上具有约4nm以上的栅绝缘膜，通过用氧化多晶硅层而形成的SiO2层作为该绝缘膜，可以降低其界面能级密度。而且，结果确认了可将作为TFT重要特性之一的阈值电压Vth的经时变化抑制到较小的程度。
如上所述，通过进行利用臭氧氧化的多晶硅膜的表面处理，可以在廉价的非退火玻璃基片上形成液晶显示用的薄膜晶体管。
虽然我们说明并描述了根据本发明的几个实施例，应该明白所公开的实施例可容易地不偏离本发明范围地加以变更和修改。因而，我们无意通过以上所述来限制本发明，而是通过以下附加的权利要求书的范围来覆盖所有这样的变更和修改。

Claims (25)

1.一种薄膜晶体管，其特征在于，设有：由玻璃基片上形成的多晶硅形成的沟道区、源区与漏区，第一绝缘层与第二绝缘层，以及电极；所述第一绝缘层至少覆盖所述沟道区的表面而形成，且所述第一绝缘层至少包含IIIB族元素和VB族元素中的一种元素。
2.一种薄膜晶体管，其特征在于，设有：由玻璃基片上形成的多晶硅形成的沟道区、源区与漏区，绝缘层，以及电极；所述绝缘层在500℃以下的温度至少覆盖所述沟道区的表面而形成，且所述绝缘层至少包含IIIB族元素和VB族元素中的一种元素。
3.一种薄膜晶体管，其特征在于，设有：由玻璃基片上形成的多晶硅形成的沟道区、源区与漏区，绝缘层，以及电极；至少覆盖所述沟道区的表面而形成的所述绝缘层，是在500℃以下的温度下使所述沟道区的表面氧化而形成的硅氧化层，且所述绝缘层至少包含IIIB族元素和VB族元素中的一种元素。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述第一绝缘层是在500℃以下的温度使所述沟道区表面氧化而形成的硅氧化层。
5.如权利要求1所述的薄膜晶体管，其特征在于，所述第二绝缘层配置在所述第一绝缘层上，且至少用化学沉积法、物理沉积法、或自旋涂敷法中的任何一种方法形成。
6.如权利要求1所述的薄膜晶体管，其特征在于，在所述玻璃基片的形成所述沟道区、源区与漏区的那一侧表面上，形成扩散防止膜。
7.如权利要求2所述的薄膜晶体管，其特征在于，在所述玻璃基片的形成所述沟道区、源区与漏区的那一侧表面上，形成扩散防止膜。
8.如权利要求3所述的薄膜晶体管，其特征在于，在所述玻璃基片的形成所述沟道区、源区与漏区的那一侧表面上，形成扩散防止膜。
9.如权利要求6所述的薄膜晶体管，其特征在于所述扩散防止膜中至少包含IIIB族的元素和VB族的元素中的一种元素。
10.如权利要求7所述的薄膜晶体管，其特征在于所述扩散防止膜中至少包含IIIB族的元素和VB族的元素中的一种元素。
11.如权利要求8所述的薄膜晶体管，其特征在于所述扩散防止膜中至少包含IIIB族的元素和VB族的元素中的一种元素。
12.如权利要求1所述的薄膜晶体管，其特征在于所述第一绝缘层至少含有硼和磷中的一种元素。
13.如权利要求2所述的薄膜晶体管，其特征在于所述第一绝缘层至少含有硼和磷中的一种元素。
14.如权利要求3所述的薄膜晶体管，其特征在于所述第一绝缘层至少含有硼和磷中的一种元素。
15.如权利要求1所述的薄膜晶体管，其特征在于所述玻璃基片为非退火玻璃基片。
16.如权利要求2所述的薄膜晶体管，其特征在于所述玻璃基片为非退火玻璃基片。
17.如权利要求3所述的薄膜晶体管，其特征在于所述玻璃基片为非退火玻璃基片。
18.一种薄膜晶体管的制造方法，其特征在于包括：
(1)玻璃基片上形成非结晶硅层的工序；
(2)利用离子注入装置向该非结晶硅层注入IIIB族的元素或VB族的元素的工序；
(3)通过激光照射该非结晶硅层形成多晶硅层的工序；
(4)在500℃以下的温度下使所述多晶硅层表面氧化形成第一绝缘层的工序；
(5)在所述第一绝缘层上形成第二绝缘层的工序；
(6)在所述第二绝缘层上形成栅区的工序；
(7)以所述栅区作为掩膜，通过离子注入法向源区、漏区注入IIIB族的元素或VB族的元素的工序；以及
(8)在使所述栅区被覆盖而形成层间绝缘层后，将所述源区、所述漏区和所述栅区电气连接来形成各个电极的工序。
19.一种薄膜晶体管的制造方法，其特征在于包括：
(1)在玻璃基片上形成非结晶硅层的工序；
(2)通过激光照射所述非结晶硅层形成多晶硅层的工序；
(3)利用离子注入装置向所述多结晶硅层注入IIIB族的元素或VB族的元素的工序；
(4)在500℃以下的温度下使所述多晶硅层的表面氧化而形成第一绝缘层的工序；
(5)在所述第一绝缘层上形成第二绝缘层的工序；
(6)在所述第二绝缘层上形成栅区的工序；
(7)以所述栅区作为掩膜，通过离子注入法向源区、漏区注入IIIB族的元素或VB族的元素的工序；以及
(8)形成层间绝缘层使得该栅极区域被覆盖后，将所述源区、所述漏区以及所述栅区电气连接来形成各个电极的工序。
20.如权利要求18所述薄膜晶体管的制造方法，其特征在于，所述第一绝缘层的形成工序中，通过在至少包含臭氧的气氛中使所述多晶硅层表面氧化，形成所述第一绝缘层。
21.如权利要求19所述的薄膜晶体管的制造方法，其特征在于，所述第一绝缘层的形成工序中，通过在至少包含臭氧的气氛中使所述多晶硅层表面氧化，形成所述第一绝缘层。
22.如权利要求18所述的薄膜晶体管的制造方法，其特征在于，所述IIIB族元素为硼，所述VB族的元素为磷。
23.如权利要求19所述的薄膜晶体管的制造方法，其特征在于，所述IIIB族元素为硼，所述VB族元素为磷。
24.如权利要求18所述的薄膜晶体管的制造方法，其特征在于，所述玻璃基片为非退火玻璃基片。
25.如权利要求19所述的薄膜晶体管的制造方法，其特征在于，所述玻璃基片为非退火玻璃基片。
CNB021028273A 2001-08-28 2002-01-21 薄膜晶体管及其制造方法 Expired - Lifetime CN1310335C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001257127A JP4709442B2 (ja) 2001-08-28 2001-08-28 薄膜トランジスタの製造方法
JP257127/01 2001-08-28
JP257127/2001 2001-08-28

Publications (2)

Publication Number Publication Date
CN1404160A true CN1404160A (zh) 2003-03-19
CN1310335C CN1310335C (zh) 2007-04-11

Family

ID=19084837

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021028273A Expired - Lifetime CN1310335C (zh) 2001-08-28 2002-01-21 薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (2) US6570184B2 (zh)
JP (1) JP4709442B2 (zh)
KR (2) KR100478664B1 (zh)
CN (1) CN1310335C (zh)
TW (1) TW530340B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908543A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 集成电路结构
WO2013174108A1 (zh) * 2012-05-21 2013-11-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法及阵列基板

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6977775B2 (en) * 2002-05-17 2005-12-20 Sharp Kabushiki Kaisha Method and apparatus for crystallizing semiconductor with laser beams
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
JP4951840B2 (ja) * 2004-03-12 2012-06-13 東京エレクトロン株式会社 プラズマ成膜装置、熱処理装置及びプラズマ成膜方法並びに熱処理方法
KR101132266B1 (ko) * 2004-03-26 2012-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP4814498B2 (ja) * 2004-06-18 2011-11-16 シャープ株式会社 半導体基板の製造方法
KR100635567B1 (ko) * 2004-06-29 2006-10-17 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7432141B2 (en) * 2004-09-08 2008-10-07 Sandisk 3D Llc Large-grain p-doped polysilicon films for use in thin film transistors
US7265003B2 (en) 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a transistor having a dual layer dielectric
JP2007048968A (ja) * 2005-08-10 2007-02-22 Mitsui Eng & Shipbuild Co Ltd ゲート絶縁膜及びその製造方法
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7470594B1 (en) * 2005-12-14 2008-12-30 National Semiconductor Corporation System and method for controlling the formation of an interfacial oxide layer in a polysilicon emitter transistor
JP2008171871A (ja) 2007-01-09 2008-07-24 Hitachi Displays Ltd 高感度光センサ素子及びそれを用いた光センサ装置
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
TWI380455B (en) * 2009-09-09 2012-12-21 Univ Nat Taiwan Thin film transistor
KR20120083341A (ko) 2009-10-09 2012-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함하는 전자 기기
KR101759504B1 (ko) * 2009-10-09 2017-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
JP5454727B1 (ja) 2013-07-10 2014-03-26 日新電機株式会社 薄膜トランジスタの作製方法
US9543408B1 (en) * 2015-08-26 2017-01-10 United Microelectronics Corp. Method of forming patterned hard mask layer
CN107219671A (zh) * 2017-07-24 2017-09-29 东旭（昆山）显示材料有限公司 阵列基板及其制备方法、液晶显示面板及其制备方法、液晶显示屏和应用
KR102128449B1 (ko) 2019-07-30 2020-06-30 정한택 하수처리장 최종침전지 커버겸용 태양광 발전장치 및 그를 구비하는 하수처리장

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US565847A (en) * 1896-08-11 Latch
DE1957576C3 (de) * 1969-11-15 1975-08-21 Leifheit International Guenter Leifheit Gmbh, 5408 Nassau Kehrmaschine, insbesondere Teppichkehrmaschine
JP3308513B2 (ja) 1990-11-10 2002-07-29 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JP2903134B2 (ja) * 1990-11-10 1999-06-07 株式会社 半導体エネルギー研究所 半導体装置
JPH04326731A (ja) * 1991-04-26 1992-11-16 Sharp Corp 絶縁膜の作製方法
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JPH0766426A (ja) * 1993-08-27 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN100358095C (zh) * 1993-12-02 2007-12-26 株式会社半导体能源研究所 半导体器件的制造方法
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JPH08195494A (ja) * 1994-05-26 1996-07-30 Sanyo Electric Co Ltd 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
US6706572B1 (en) * 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3590156B2 (ja) * 1995-09-13 2004-11-17 株式会社東芝 液晶表示装置
JP4044176B2 (ja) * 1996-07-11 2008-02-06 株式会社半導体エネルギー研究所 半導体装置
KR100204805B1 (ko) * 1996-12-28 1999-06-15 윤종용 디엠오에스 트랜지스터 제조방법
JPH10261801A (ja) 1997-03-19 1998-09-29 Toshiba Electron Eng Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
JPH10270687A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
JPH1197691A (ja) * 1997-09-18 1999-04-09 Toshiba Corp 薄膜トランジスタおよび接合構造
JP3308512B2 (ja) * 1999-11-08 2002-07-29 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908543A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 集成电路结构
CN101908543B (zh) * 2009-06-02 2016-06-22 台湾积体电路制造股份有限公司 集成电路结构
WO2013174108A1 (zh) * 2012-05-21 2013-11-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法及阵列基板

Also Published As

Publication number Publication date
CN1310335C (zh) 2007-04-11
US20030042484A1 (en) 2003-03-06
KR100547543B1 (ko) 2006-01-31
US6570184B2 (en) 2003-05-27
US20030189205A1 (en) 2003-10-09
US6861299B2 (en) 2005-03-01
KR100478664B1 (ko) 2005-03-24
KR20050004758A (ko) 2005-01-12
JP4709442B2 (ja) 2011-06-22
TW530340B (en) 2003-05-01
KR20030019050A (ko) 2003-03-06
JP2003069030A (ja) 2003-03-07

Similar Documents

Publication Publication Date Title
CN1310335C (zh) 薄膜晶体管及其制造方法
US5840600A (en) Method for producing semiconductor device and apparatus for treating semiconductor device
CN1130777C (zh) 薄膜半导体器件的制造方法
US6815717B2 (en) Thin-film transistor and method of manufacturing the same
JP3963961B2 (ja) 半導体装置の作製方法
CN1221018C (zh) 晶体管和半导体电路的制造方法
CN1691340A (zh) 电子装置及制造该电子装置的方法
US20090142912A1 (en) Method of Manufacturing Thin Film Semiconductor Device and Thin Film Semiconductor Device
CN1523679A (zh) 薄膜晶体管衬底及其制造方法
US7781775B2 (en) Production method of semiconductor device and semiconductor device
CN1842919A (zh) 薄膜晶体管及其制造方法
CN1076877C (zh) 不残留氢的非单晶薄膜晶体管的半导体器件的制造方法
JP2002198364A (ja) 半導体装置の作製方法
JPH0878693A (ja) 半導体装置の作製方法
CN1265446C (zh) 一种薄膜晶体管的制作方法
JP3210568B2 (ja) 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
JP3357038B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置の製造方法
JPH09139502A (ja) 半導体装置およびその製造方法
JP2001135822A (ja) 薄膜トランジスタとその製造方法および液晶表示装置
JPH0855996A (ja) 半導体装置およびその作製方法
JP2002009297A (ja) 薄膜トランジスタとその製造方法および液晶表示装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI DISPLAY CO., LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20101029

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: MOBARA CITY, CHIBA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20101029

Address after: Chiba Prefecture, Japan

Patentee after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Chiba Prefecture, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba Prefecture, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Address after: Chiba Prefecture, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba Prefecture, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba Prefecture, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba Prefecture, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Address after: Chiba Prefecture, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba Prefecture, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba Prefecture, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20030319

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Thin film transistor and producing method thereof

Granted publication date: 20070411

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070411