CN1405779A - 用熔丝/抗熔丝和垂直取向熔丝的单位存储单元的一次可编程存储器 - Google Patents

用熔丝/抗熔丝和垂直取向熔丝的单位存储单元的一次可编程存储器 Download PDF

Info

Publication number
CN1405779A
CN1405779A CN02128646A CN02128646A CN1405779A CN 1405779 A CN1405779 A CN 1405779A CN 02128646 A CN02128646 A CN 02128646A CN 02128646 A CN02128646 A CN 02128646A CN 1405779 A CN1405779 A CN 1405779A
Authority
CN
China
Prior art keywords
fuse
row
conductor
state element
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02128646A
Other languages
English (en)
Other versions
CN100401426C (zh
Inventor
L·T·特兰
T·C·安索尼
F·A·佩纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1405779A publication Critical patent/CN1405779A/zh
Application granted granted Critical
Publication of CN100401426C publication Critical patent/CN100401426C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种一次性可编程(“OTP”)存储器包含一个或多个相互紧接着堆积的存储阵列(700)。OTP存储阵列(700)是一种交叉点阵列，其中单位存储单元(790)在交叉点形成。单位存储单元(790)可以包含相互串联的熔丝(230，330)和抗熔丝(280，380)，或可以包含一种垂直取向熔丝(430，530)。编程存储器可以包含步骤：选择单位存储单元(790)，施加写电压，这样跨过所选择的单元(790)发生电压降。这引起单元(790)的抗熔丝(280，380)击穿成低电阻。该抗熔丝(280，380)的低电阻引起高电流脉冲传递到熔丝(230，330)，这本身又熔化熔丝(230，330)成开路状态。读取存储器可以包括步骤：选择要读取的单位存储单元(790)，施加读取电压到所选择的存储器单元(790)和测量电流是否出现。等电位探测可以用来读取存储器。

Description

用熔丝/抗熔丝和垂直取向熔丝 的单位存储单元的一次可编程存储器
共同受让人的以下申请可能包含一些共同的公开内容并且可能涉及本发明：
题目为  “垂直取向纳米-熔丝和纳米-电阻器电路元件”，序列号为-/-，-的美国专利申请(代理律师记录摘要号10012295-1)；
题目为“一次性可编程熔丝/抗熔丝(fuse/anti-fuse)组合存储单元”，序列号为-/-，-的美国专利申请(代理律师记录摘要号10012297-1)；和
题目为“一次性可编程垂直取向熔丝和垂直取向熔丝/二极管的单位存储单元以及使用该存储单元的一次性可编程存储器”，序列号为-/-，-的美国专利申请(代理律师记录摘要号10019168-1)。
发明领域
本发明一般涉及可编程存储器存储装置。更具体而言，本发明涉及一种含有垂直取向熔丝或熔丝和抗熔丝组合的单位存储单元的一次性可编程存储装置。
背景技术
如电子器件的大量消费所表明的那样，近年来对半导体器件的需求已大大增加。由于半导体器件的发展，大多数或所有用户的电子器件是可能的。随着电子器件变得更小、更精密、更便宜，对低价位高密度的半导体器件需求在增加。
在存储器领域对不断增加密度降低成本的需求是非常正确的，尤其是非易失存储器，即使电源切断后也不会丢失数据的存储器。
一种永久存储器可以是一次性可编程(“OTP”)或反复可编程的。象名字暗示的那样，OTP存储器一旦被编程，实际上是永远不变的。大多数OTP存储器能够分成四种基本类型：1)抗熔丝，2)熔丝，3)电荷存储(EPROM)，及4)掩模ROM。
基于抗熔丝的可编程元件一般依赖于金属-绝缘体-金属或二极管结构的击穿来产生两个电阻态。常常需要超过10V的编程电压。另外，要击穿抗熔丝所需的电流可能是大的，这导致大驱动晶体管。如果用作一种存储单元，在该存储单元中常常包含一种存取晶体管。
由于大的单元体积，基于熔丝存储元件的存储单元没有得到广泛使用。由于在熔丝的每一端需要一个接触区域，一种平面的熔丝所需要的最小面积是8λ2(其中，λ是最小光刻特征尺寸)。一般要提供一种更容易的编程元件熔丝甚至要大于8λ2。对于抗熔丝，编程设计电流可能是大的，如上所述，这导致大的驱动晶体管。加一种通路晶体管甚至会进一步增加最小的单元尺寸。
在EPROM情况下，编程位需要高的写电压通过Fowler-Nordhein电子隧道从衬底转移电荷到存储单元的浮栅。写速度受到隧道电流密度限制。在OTP存储器系列中，EPROM是独特的，它可以反复编程，但是，它不得不首先通过紫外光源对存储点阵的曝光来擦除。这个过程不容易实现且整个存储器会被擦除。
掩模只读取存储器(“掩模ROM”)是一种制造时编程的存储器，因此是一种OTP存储器。因为不需要能够写的电路，掩模ROM相对要简单些，所以与其它的OTP存储器比较造价较低。因为编程是制造过程的部分，掩模ROM不能够被现场编程，即不能被买方编程以适合买方的特殊要求。换句话说，掩模ROM不能够提供现场编程的灵活性。除非掩模ROM大批制造，节约成本一般也是不能被实现的。
以上描述的已有的OTP存储器技术是基于远大于4λ2的单元尺寸，即交叉点存储器的最小的单元尺寸。另外，每个在单晶硅衬底上构造的存储元件的单个平面组成的存储器单元中，带有位于存储点阵周边的探测和编程电子电路。结果，难以制造高密度低成本OTP存储器。
发明内容
依照本发明的一个方面，一次性可编程(“OTP”)存储器可以包括一个或多个存储阵列。每个存储阵列可以包括一个或多个在行方向延伸的行导体和一个或多个在列方向延伸的列导体，以至于在行和列导体的交叉处形成交叉点。存储阵列也可以包括至少在一个交叉点形成的一种状态元件。该状态元件可以包括一种熔丝或者再包括一种与熔丝串联的抗熔丝。状态元件与行和列导体导电接触。
依照本发明原理的另一个方面，一种编程OTP存储器的方法可以包括这些步骤：选择状态元件、施加写电压VWR到与所选择的状态元件导电连通的行导体，将与所选择的状态元件导电连通的列导体接地。通过施加电压VWR到行导体和将列导体接地，产生一种通过所选择状态元件的临界电压降VC，引起状态元件改变状态。
依照本发明原理的又一个方面，一种读取OTP存储器的方法可以包括以下步骤：选择状态元件、施加读取电压VRd到与所选择的状态元件导电连通的行导体，即从所选择的状态元件导电连通的列导体中探测一定量的电流。探测相对高的电流指出状态元件在第一状态(低电阻状态)和探测相对低的电流指出状态元件在第二状态(高电阻状态)。
本发明的一些实施方案有一些优点。例如，单个的单位存储单元尺寸被大大地降低。这使得以低得多的成本提供一种高密度OTP存储器成为可能。单位存储单元也可以用标准的半导体工艺和材料来制备，因此所需的资本投资几乎不会超过当今最新制造技术所需的资本投资。进一步，存储单元中的电流事实上垂直于衬底平面。这允许单元插入相邻的导体之间。特别是，单元可以放置在导体的交叉点阵列的交叉处形成一种交叉点OTP存储阵列。可以制造交叉点存储阵列使每个存储单元的平面面积是4λ2。这些阵列的平面能够相互紧接着堆积，这大大地增加了密度。
附图说明
从以下关于附图的描述中，本发明的特征和优点对本技术领域的熟练人员来将变得显而易见。其中：
图1A说明一种根据本发明的一个方面的示例的抗熔丝电阻特性；
图1B是说明根据本发明的一个方面的一种示例的熔丝电阻特性；
根据本发明的一个方面，图1C是说明用在单位存储单元中的一种示例熔丝/抗熔丝串联组合的电阻和电流特性；
图1D说明抗熔丝的电压-电阻特性；
图2A是说明用根据本发明的一个方面的作形成OTP存储器基础的单位存储单元的第一个实施方案的截面图；
图2B说明图2A中的单位存储单元的俯视图，展示出单位存储单元的交叉点性质；
图2C-2D说明根据本发明的图2A的单元存储单元的变化；
图3A说明根据本发明一个方面的用作形成OTP存储器基础的单位存储单元的第二实施方案的截面图；
图3B说明图3A的单位存储单元的俯视图；展示出单位存储单元的交叉点性质；
图3C-3F说明图3A的单位存储单元的变化；
图4A说明根据本发明一个方面，的用作形成OTP存储器基础的单位存储单元的第三实施方案的截面图；
图4B说明图3A的单位存储单元的俯视图，展示出单位存储单元的交叉点性质；
图5A说明根据本发明一个方面的用作形成OTP存储器基础的单位存储单元的第四实施方案的截面图；
图5B说明图5A的单位存储单元的俯视图，展示出单位存储单元的交叉点性质；
图5C说明图5A的单位存储单元的变化；
图6A说明根据本发明一个方面的存储阵列的单位存储单元的一种简化三维透视图；
图6B-6C说明根据本发明一个方面，的使用单位存储单元堆积存储阵列的简化三维透视图；
图6D说明根据本发明的又一个方面的存储阵列的又一种单元存储单元的简化三维透视图；
图6E说明根据本发明一个方面的使用图4D单位存储单元堆积存储阵列的简化三维透视图；
图7A说明根据本发明一个方面的存储阵列的一种二维表示；
图7B和7C分别说明根据本发明的可编程和读取存储阵列的表示；
根据本发明的一个方面，图7D说明利用一种示例等电位探测方法读取存储单元的电流传感器；和
图8A和8B分别说明根据本发明一个方面的编程和读取存储器方法的流程图。
具体实施方式
为了简化和说明的目的，本发明的原理主要通过在此涉及的示例性的实施方案来描述。然而，本领域普通熟练人员中的任何一个都很容易认识到相同的原理及其方法同样能够应用到多种一次性可编程(OTP)存储器。
一般OTP存储器由一个或多个交叉点存储阵列形成，且存储阵列由单位存储单元形成。根据本发明的一些方面，单位存储单元位于两个导体的交叉点。第一种单位存储单元通常包括一种与抗熔丝串联的熔丝。抗熔丝是一种元件，具有高的初始电阻且当施加一个临界电压时击穿成一个相对的低电阻。
图1A说明一种示例的抗熔丝的电阻特性。如图所示，抗熔丝有一个高的初始电阻R1AF。在时间t0施加一个临界电压VC时，电流开始流过抗熔丝。在时间t1时，抗熔丝击穿成一个相对低的电阻R2AF。如果连续施加电压VC，在时间t1以后一个大电流通过抗熔丝。
抗熔丝可以由这些材料形成：绝缘材料、被导电材料隔开的多层堆积的绝缘材料、包含分散导电内含物的绝缘材料、非晶和结晶半导体材料、相变材料、多层堆积的Si和硅化物形成金属的基体(matrix)等等。一般，抗熔丝插在两个导电材料之间使能够施加一个跨过抗熔丝的电压。绝缘体材料包括SiOx、SiNx、SiOxNy、AlO。TaOx、TiOx、AlNx等等；非晶和结晶半导体材料包括Si、Ge、Si和Ge合金、InTe、SdTe、GaAs、InSe、InSb等等；相变材料包括至少含有从Si、Ge、As、Se、In、Sn、Sb、Te、Pb、Bi等中选择的至少两种元素的合金；硅化物形成金属包括W、Pt、Pd、Co、Ni、Ti等及其合金。
如果绝缘体材料用作抗熔丝，那么抗熔丝的厚度优选在0.5纳米(nm)和50nm之间。然而，该厚度可以设计成任意的范围，取决于环境。例如，如果明显的电流在预击穿的条件下通过抗熔丝，那么绝缘体厚度可以选择小于大约5nm，以便显著的量子力学隧道电流在一个适度的电压下流动。如果使用非晶和多晶半导体材料，厚度优选在1nm和100nm之间。厚度也是可变的。
如上所述，抗熔丝是一种元件，具有高的初始电阻，且当施加一个临界电压时变成一个相对低的电阻。对不同材料，获得不同电阻态的机制是不同的。例如，由相变材料形成的抗熔丝在非晶态时有高电阻，在晶态时有低电阻。由多层Si和硅化物形成金属形成的抗熔丝在多层没有转化成硅化物时有高电阻，在多层已转化成硅化物时有低电阻。在这两种情况下，幅度多量级将高和低电阻态分开。
作为另一个例子，如果使用绝缘体型的抗熔丝直到临界电压VC，电流以电子隧道方式通过金属-绝缘体-金属结构的绝缘势垒，单元的特定电阻可能是相当大的，例如，在107Ω-μm2的量级。然而，在临界电压VC以上，由于金属通过绝缘体迁移，势垒击穿，且单元的特定电阻能够降到100Ω-μm2以下。在分层绝缘体和填充有导电内含物的绝缘体中，相似的电流输运和击穿机制是可实施的。
与抗熔丝不同，熔丝是一种元件，具有低的初始电阻，且当施加一个临界电流时转变成高电阻，通常变成开路。  熔丝可以是薄膜电阻器，可以由以下材料形成，例如半导体(举例来说Si、Ge)，导体(举例来说Al、Cu、Ag、Au、Pt)，低溶点材料(举例来说In、Zn、Sn，、Pb)，难熔金属(举例来说Ta、W)，过渡金属(举例来说Ni、Cr)等及其合金。如果熔丝是垂直取向的甚至更有利，即电流的方向在熔丝中事实上是垂直的，因为用垂直取向的熔丝可以获得非常小的存储元件。
图1B说明一种示例的熔丝的电阻特性。如图所示，熔丝有低的初始电阻R1F。熔丝保持低电阻直到临界电流IC在时间t1被启动。在这点处，I2Rt加热引起熔丝温度增加，导致热逸出；即通过熔丝的连续功率消散，导致附加的热，这导致温度的进一步升高等等。最后，I2Rt加热引起熔丝熔化且在时间t2变成开路R2F。因此，有熔丝的存储单元展示两个状态。第一或初始状态是电阻R1F，这能够通过熔丝材料和几何的选择控制在一个特定值。第二或终止状态是R2F，一种开路。
由第一种(熔丝/抗熔丝串联)单位存储单元组成的存储器可以通过施加一个临界电流IC到那些期望得到第二个状态的单元而留下那些期望得到第一个状态的单元来编程。施加一个读取电压VR和探测通过所选择的存储单元电流的出现或消失，可以探测单个单位存储单元的第一和第二状态。电流的出现指出存储单元在第一状态，电流的消失指出存储单元在第二状态。
图1C说明一种示例的熔丝/抗熔丝串联组合的电阻(如实线所示)和电流(如虚线所示)的特性。最初抗熔丝的高电阻R1AF占优势。然而在t0时刻施加充分大的电压即VC时，如前面解释的那样，抗熔丝在t1时刻击穿。在这点，熔丝和抗熔丝的电阻都是低的，就象电阻曲线大约在t1时刻急剧下降所展示的那样。由于低电阻，通过熔丝/抗熔丝组合的电流变成临界的，即产生临界电流IC。像前面讨论的那样，这熔化了熔丝。热逸出过程引起温度升高直到最后熔丝断裂且在t2时刻变成开路。在这点，熔丝和抗熔丝组合电阻是开路电阻R2F。相应地，电流在t2时刻变成零，如图1C中的虚线所示。
因此，含有熔丝与抗熔丝串联的存储单元展示出两种状态。第一种状态，或初始状态展现出有限的电阻(通常R1AF占优势)。在这个第一状态，由于电阻是有限的，一定量的电流可以流过。第二状态展现无限大的电阻(开路R2F)。结果没有电流可以流过单元(见图1C中的虚线)。
编程和读取那样一种存储单元变成一种相对简单的作业。如果期望得到第一状态，可以不管存储单元。如果期望得到第二状态，那么可以施加临界电压VC到存储单元上。在t0和t2间的时间可以是极其短。这允许快速编程发生。
应当注意的是，对存储单元来说，抗熔丝不是严格必须的。然而在不包含与存储单元串联的二极管或晶体管的交叉点存储阵列中，抗熔丝提供对特殊存储单元编程的选择性。抗熔丝的高初始电阻允许熔丝的单个电阻降到一个任意值，不危害探测点阵中单个存储元件的能力。
另外，抗熔丝电阻可以随施加电压的不同水平而变化。这种特征可以用来提高存储装置中抗熔丝提供的存储单元的选择性功能。如图1D所示，展示出薄绝缘体型抗熔丝(金属/绝缘体/金属隧道结)电阻一般随跨过抗熔丝的电压升高而下降。因此通过控制跨过抗熔丝的电压，可以很好地控制单位存储单元的有效电阻。注意到电阻-电压特性可以是非线性的。
第二种单位存储单元一般包括垂直取向熔丝。垂直取向熔丝有垂直流过的电流，即垂直于衬底平面的电流。制造垂直取向熔丝，其垂直高度与横向厚度的比至少是1，且基本上大于1，也许大到30比1或更多，又可次允许制造高密度的存储器。
编程和读取由第二种单位存储单元组成的存储器也是相对简单易懂的。象第一种单位存储单元组成的存储器一样，施加临界电压VC(不必相同于第一种临界电压)产生临界电流IC(在此不必与第一种类型相同)熔化熔丝，获得第二种存储单元的编程。通过施加读取电压以及探测电流的出现和消失也确定第一和第二状态。
象后面将看到的那样，等电位方法可以用来从由第一或第二种单位存储单元制成的存储装置中读取数据。
图2A说明根据本发明的一个方面的用作形成OTP存储器基础的单位存储单元200的第一实施方案的截面图。单位存储单元200，它是上面描述的第一种单位存储单元，包括与抗熔丝280串联的熔丝230。熔丝和抗熔丝230和280在一个封闭区域285形成。
在这种具体实施方案中，熔丝230相对于衬底平面(未示出)是垂直取向的。以这种方式，单位存储单元的电流也垂直于衬底平面。这允许存储单元插在两个相邻的导体层之间。特别是，单元可以放置在导体交叉点阵列的交叉处以形成交叉点存储阵列。这些阵列的平面相互紧接着堆积，这大大地增加OTP存储器的密度。
存储单元200也可以包括列导体210；位于列导体210之上且限定封闭区域285的第一个绝缘体220；从抗熔丝280顶部占据封闭区域285中心区域的绝缘体插头240；第二绝缘体250和行导体260，两者位于第一个绝缘体220、熔丝230和绝缘体插头240之上。
如上所述，抗熔丝280可以由这些材料形成：绝缘材料、被导电材料分开的多层堆积的绝缘体材料、包含分散导电内含物的绝缘材料基体、非晶和结晶半导体材料、相变材料、多层堆积的Si和硅化物形成金属的组合等等。为了形成熔丝230，可以使用材料如半导体、导体、低熔点材料、难熔金属、过渡金属等。
为了形成行和列导体260和210，可以使用导电材料如Al、Cu、Ag、Au、W等及其合金。多晶硅也可以用于行和列导体260和210。为了形成第一和第二绝缘体220和250以及绝缘插头240，可以使用材料如硅的氧化物和氮化物、铝的氧化物和氮化物、硅氮氧化物、钽氧化物等。
尽管没有示出，在一些实施方案中，也期望全部或部分地蚀刻掉绝缘插头240，留下一个空间。这种构造提供极低的邻近熔丝230的热传导率，且提供了让熔化或蒸发的熔丝材料进入的空间。这些特征降低了断裂熔丝230所需的功率。
然而，绝缘插头240对于有助于控制平行于衬底平面的熔丝230的截面面积，例如熔丝230与抗熔丝280的接触面积。控制截面面积允许精确地操纵熔丝的特征以及存储单元。
虽然图2A展示出行导体260在封闭区域285的顶部覆盖整个熔丝230，这不是实行本发明的一个要求。相似地，图2A也展示出列导体210在封闭区域285的底部覆盖整个抗熔丝280，但这也不是一个实行本发明的要求。虽然展示出完全的覆盖，但是仅仅要求在行和列导体260和210间存在导电通路。因此，在列导体210、熔丝230、抗熔丝280和行导体260间应当存在导电连通。列导体210、熔丝230、抗熔丝280和行导体260间互相物理接触不是必须的。
图2B说明图2A中的单位存储单元200的俯视图，展示熔丝230和绝缘插头240，它们基本上占据封闭区域285的边缘和中心，位于行和列导体260和210的交叉点115之内。抗熔丝280(图2B没有展示)可以有与绝缘插头240和熔丝230相同的形状，或延伸到熔丝230之外且采用一种不同的形状。行和列导体260和210在它们各自的方向上延伸形成交叉点215(为了说明的目的，如虚线区域所示)。尽管展示的封闭区域285完全位于交叉点215之内，这不是严格要求的。如上所述，仅仅在行和列导体260和210间通过封闭区域285之内的结构保持导电连通是必须的。
为了简化，第一和第二绝缘体220和250都没有包含在图2B中。也为了说明的目的，熔丝230和绝缘体插头240展示在交叉点215处。然而，行导体260可以覆盖整个隔离层(spacer)230和绝缘插头240。
在图2B中，封闭区域285也展示为圆柱形，熔丝230基本上占据着封闭区域285的环面，绝缘插头240基本上占据封闭区域285的中心。然而，封闭区域285的形状不限于此，且可以包括其它形状，如长方形，正方形，椭圆形，或任何其它的封闭形状。又一次，绝缘插头240可以部分或全部蚀刻掉以留下一个空间。
图2C-2D说明图2A第一个实施方案的变化。在图2C中所示，可以安置一个薄导体290来提高存储单元200的性能。如图2D所示，为了同样的目的，可以放置两个薄导体290和290b。薄导体290和/或290b使得能够独立控制连接到抗熔丝280的材料，且在熔丝230和抗熔丝280间提供一个更大的接触面积。薄的导体290和/或290b可以是肖特基(Schottky)或欧姆(Ohmic)接触到抗熔丝280，或薄导体290和/或290b可以是热绝缘体以便更好地热隔离熔丝230。薄导体290和/或290b可以由Al、Cu、Ni、Ti、W、金属氮化物、掺杂硅、Ta等及其合金形成。
在图2C中，薄导体290放置在封闭区域285中抗熔丝280和熔丝230之间。如果仅仅包含单个薄导体，且为了增加抗熔丝280的顶部表面积，这是优选的放置。在图2D中，第一个薄导体290放置在抗熔丝280和熔丝230之间，如图2C中一样，但是也包含放置在列导体210和抗熔丝280间的第二个薄导体290b。
包含薄导体290和/或290b的一个原因是引进一种比行或列导体260或210有更低热传导率的材料。一个具有低热传导率的层有助于将存储单元从行或列导体260或210中热隔离开。热隔离准备更加有效地利用由I2Rt过程产生的热。
采用非晶或结晶半导体材料作为抗熔丝引入了要包含薄导体290和/或290b的另外原因。首先，与半导体接触的导体材料的选择决定要形成是整流接触还是欧姆接触。这种接触的性质可以影响抗熔丝280的功能。其次，在一些半导体抗熔丝中，低电阻态是通过半导体层的金属迁移产生。这个过程一般依赖于与半导体邻接的金属类型。这提供了选择导体210和260及与半导体或抗熔丝邻接的金属层的灵活性，在本例中为薄导体290和/或290b。
虽然没有展示出来，薄导体290和/或290b的其他放置方式是可能的，只要在行和列导体260和210间保持导电连通。
图3A说明根据本发明的一个方面，的用作形成OTP存储器基础的单位存储单元300的第二实施方案的截面图。单位存储单元300，这也是第一类型的单位存储单元，可以包含熔丝330和在熔丝330任一边形成的绝缘体320。熔丝330的内部可以或也可以不完全填充。
单元300也包含底部导体310。注意到熔丝330的垂直部分和底部导体310构成一个‘U’区域385。换句话说，图3A的熔丝330的水平部分在实施本发明时不是必要的，如图3D所示。单元300可以进一步包含占据‘U’区域385内部一些或大部分的绝缘插头340。单元300还可以进一步包含抗熔丝380和在‘U’区域385及绝缘体320之上的顶部导体360。
用于形成存储单元不同部分的材料上面已经讨论了，因此将不再重复。与前面讨论的原因一样，绝缘插头340不是严格必须的；在‘U’区域385的内部可以存在一个空间。
图3B说明图3A的单位存储单元300的俯视图。如图所示，行导体360可以在行的方向延伸。注意抗熔丝380(图3B中不可见)也可以在行的方向延伸。抗熔丝380也可以在熔丝330和绝缘插头340的顶部沿列的方向延伸。如果抗熔丝材料380也是一种绝缘体，抗熔丝380不要求形成图形，因为它是通过限定在膜的平面上为绝缘。熔丝330和‘U’区域385，包括绝缘插头340和底部导体310(两者都没有在图3B中展出)可以在列的方向延伸，从而在交叉处限定交叉点。
图3C-3F说明图3A的单位存储单元300的变化。在图3C中，薄导体390可以放置在熔丝330和抗熔丝380之间以提高前面所讨论的涉及第一实施方案变化的存储单元300的性能。注意薄导体390的放置方式可以是不同的，且不限于图3C所示的放置方式。然而薄导体390可能主要受到如图3B所示的交叉点315所限定区域的限制。
除了阐明‘U’区域385，图3D也说明图3A的单位存储单元300的变化。如上所述，熔丝330的水平部分对实施本发明不是必须的。图3D表明这个概念。
图3E进一步表明薄导体390不必覆盖整个‘U’区域385。在这种变化中，薄导体330主要在‘U’区域385的内部形成，且熔丝330与抗熔丝380接触。注意许多其它的变化是可能的而且在本发明的范畴内。
虽然在前面图3A-3E中关于存储单元的描述指出熔丝330、绝缘插头340和‘U’区域385沿着底部导体310以第二方向延伸，这种取向对实施本发明不是所要求的。的确，熔丝330可以与顶部导体360相关联且沿第一方向延伸。在这种情况熔丝330的垂直部分和顶部导体360构成一个颠倒的‘U’区域385。绝缘插头340能够再一次占据一些或几乎全部的颠倒的‘U’区域385。存储单元300还可以进一步包含抗熔丝380，它主要占据底部导体310之上的颠倒的′U′区域385底部。这种替代的构造的一个例子在图3F中说明。
图4A说明根据本发明的一个方面的用作形成OTP存储器基础的单位存储单元400的第三实施方案的截面图。单位存储单元400，它是第二类型的单位存储单元，包括垂直取向熔丝430。垂直取向熔丝430在封闭区域485中形成。
单位存储单元400也可以包含列导体410；位于列导体410之上且限定封闭区域485的第一绝缘体420；占据封闭区域485中心区域的绝缘插头440；第二绝缘体450和行导体460，两者位于第一绝缘体420和垂直取向熔丝430之上。
再一次，上文已经讨论形成存储单元不同部分的材料。如上面讨论的那样，绝缘插头440不是严格必须的。像第一实施方案一样，展示出行导体460完全覆盖垂直取向熔丝430。但这也不是严格必须的，只要在顶部和底部导体460和410间存在导电连通。
图4B说明图4A的单位存储单元400的俯视图，展示出主要占据封闭区域485边缘和中心的熔丝430和绝缘插头440，它们位于行和列导体460和410的交叉点415之内。
图5A说明根据本发明的一个方面的用作形成OTP存储器基础的单位存储单元500的第四实施方案的截面图。单位存储单元500，它又是第二类型的单位存储单元，可以包括垂直取向熔丝530和在垂直取向熔丝530任一边形成的绝缘体520。垂直取向熔丝530的内部可以也可以不完全填充。
单元500也可以包括底部导体510。注意垂直取向熔丝530的垂直部分和底部导体510构成一个‘U’区域585。换句话说，图3A的熔丝530的水平部分对实施本发明来说不是必须的。这展示在图5C中。单元500可以进一步包含占据‘U’区域585内部一些或大部分的绝缘插头540。单元500还可以进一步包含在‘U’区域585和绝缘体520之上的顶部导体560。
图5B说明图5A中的单位存储单元500的俯视图。如图所示，行导体560可以沿着行方向延伸。垂直取向熔丝530和‘U’区域585，包括绝缘插头540和底部导体510(两者都没有在图5B中展示出)可以沿着列方向延伸，因此在交叉处限定交叉点515。
再一次，虽然前面图5A-5C所属的存储单元的描述指出熔丝530、绝缘插头540和‘U’区域585沿着底部导体310以第二方向延伸，这种取向对实施本发明并不要求。的确，熔丝530可以与顶部导体360连在一起且沿第一方向延伸。
根据本发明的一个方面，图6A说明存储阵列的单位存储单元600的简化三维透视图。如图所示，存储单元600，包括行和列导体660和610。行和列导体660和610可以对应着单位存储单元实施方案的顶部和底部导体，如图2A-5C所示。在导体间形成状态元件692。状态元件692可以对应第一类型的单位存储单元，如图2A-3E所示，或对应着第二种类型的单位存储单元，如图4A-5C所示。为了简化，正常情况下围绕状态元件692的绝缘体没有包含在图6A中。
根据本发明的一个方面，图6B-6C说明堆积的存储阵列的简化三维透视图。在图6B中存储器602包含多个行导体660、多个列导体610、和多个状态元件692。其中，行和列导体660和610限定交叉点，可以放置状态元件692。整个存储器602可以放置在衬底699之上。
存储器阵列可以限定为多个都在同一层上的状态元件692。行和列导体660和610也可以是存储阵列的一部分。在图6B中有三个存储阵列相互紧接着堆积。然而，可以堆积许多层的存储器阵列。再一次为了简化，正常情况下围绕状态元件692的绝缘体没有包含在图6B中。
堆积如图6B所示的那样存储阵列，三个存储阵列需要四个导体层。这个可以概括为含N个存储阵列的存储器需要N+1个导体层。构造含N个存储阵列需要2N个导体层的存储阵列也是可能的；例如，图6C中展示出两个存储阵列和四个导体层。在这种构造中，每个存储器平面与其他的存储器平面不是电气独立的。
虽然图6B也展示出圆柱状的状态元件692，图6C展示出含有长方体状的状态元件694的存储器604。这是为了说明状态元件的形状不限于任何特殊的形状。
图6D说明图3A-3E的单位存储单元300的三维透视图，在该图中重新标号为601。如图所示，存储单元601包含行和列导体662和612、熔丝632、和绝缘插头642。在这个例子中熔丝632和抗熔丝682的组合可以包含行和列导体662和612的交叉点处的状态元件696。如果移去抗熔丝682，图3D说明的是图5A-5C的单位存储单元500的三维透视图。再一次为了简化，正常情况下围绕状态元件696的绝缘体没有包含在图6D中。
图6E说明根据本发明的一个方面的推积存储阵列的简化三维透视图。在图6E中存储器606可以包含多个行导体662、多个列导体612、多个熔丝632和多个绝缘插头642。再一次，存储器606可以也可以不在每个存储单元696中包含抗熔丝682。整个存储器606可以放置在衬底699之上。在图6E中展示出三层存储器阵列，但是实际上，可以存在多层存储器阵列。在图6E的例子中，展示出N层存储器和2N层导体。一种替代的构造对N+1个导体层含有N个存储器层。
图7A说明根据本发明的一个方面的存储阵列700的两维表示。如图所示，存储阵列可以包含一个或多个行导体760和一个或多个列导体710。在行和列导体760和710的交叉处(交叉点)，形成状态元件790。状态元件790可以是第一或第二类型的单位存储单元。
在每个交叉点特定的状态元件790可以导电连通到特定的行导体760，也可连接到特定的列导体710。那么选择一个特定的状态元件790成为一种激活特定的行和列导体的简单练习。
图7B和7C分别说明根据本发明的用于编程和读取的存储阵列700的表示法。如图7B所示，存储阵列700可以进一步包含行寻址电路715和列寻址电路735。行寻址电路715可以包含多个行晶体管725，其中每个行导体760至少连通到一个行晶体管725。
列寻址电路735可以包含多个列晶体管745，其中每个列导体710至少连通到一个列晶体管745。如图7C所示，列寻址电路745也可以进一步包含多个电流传感器755，其中每个列导体710至少连通到一个电流传感器755。
有了第一和第二类型的单位存储单元，等电位探测可用来读取存储单元的值。图7D说明利用等电位探测的电流传感器755。在读取操作中，来自电流传感器755的探测电流的幅度指出状态元件790的电阻，即第一或第二种类型的单位存储单，那么用来确定状态元件790的逻辑状态。
参照图7C，在读取操作过程中，一般施加地电位(或一些其它的公共等电位)到未选择的列导体710。例如可以用晶体管745可以施加地电位。也可以施加有效的地电位到电流传感器755的输入端。在这个例子中，所选择的列导体710可以导通到电流传感器755的输入端。实际上，选择的和未选择的列导体710的电位其本上是相等的。这种相等保持几乎所有的探测电流Is流到电流传感器755。另外，这种相等几乎阻塞来自未选择的列导体电流漂移到选择的列导体710。该阻塞使得与探测电流Is的相干最小，这反过来保持和增加了读取操作过程中的信噪比。
如果期望改变探测电流Is量，读取电压VR也可以根据需要增加或减少。对于使用熔丝/抗熔丝组合的单位存储单元的存储器，该效应是更加值得注意的。上面描述了抗熔丝的电阻一般随跨过抗熔丝的电压升高而降低(见图1D)。例如当期望增加探测电流时，跨过存储单元的电压增加导致电流的增加，不仅是由于增加了电压，也是由于降低了电阻。因此，读取电压的线性增加/降低更加能够导致电流的线性增加/降低。这种特性可以用来提高存储器700的读取敏感性。
在熔丝/抗熔丝交叉点存储器中，抗熔丝电阻的电压依赖性的另一个特征是未选择的存储单元比选择的存储单元实际上有更大的电阻。结果，实际上可以降低由于电流流过未选择的存储单元而进入所选择列的漏电流。
进一步，虽然前面已经提到，但是还值的注意的是交叉点存储阵列700不要求硅衬底。这允许构造许多相互紧接着堆积的存储阵列层。这些层可以连通到CMOS支持电路。支持电路包括行和列寻址电路715和735，以及读取和写电路(图中没有给出)。支持电路可以制造在交叉点存储阵列700的下面。以这种方式，可以更加有效地利用硅衬底不动产(real estate)且可以获得更高的存储容量。
图8A-8B分别说明根据本发明一个方面的编程(800)和读取(805)存储器方法的流程图。如图8A所示，当编程如图7B所示的存储阵列构成的存储装置时，选择(步骤810)一个或多个状态元件790。状态元件790的编程可以通过施加写电压到连通的行导体760(步骤820)和连通的列导体710(步骤830)接地来进行。步骤820和830可以以相反的次序或同时进行。
参照图7B，下一步描述编程方法800一个实例。在图7B中，选择顶行和第三列交叉处的状态元件790，且跨过选择的790发生电压降。如以前解释的那样，电压VWR应当足够大以引起跨过选择的状态元件790发生临界电压降。箭头指出探测电流Is流动的方向，在这种情况下，即从顶部行导体760流向第三列导体710。
注意并行写是可能的，即通过恰当地选择行和列导体以及施加足够的电压和电流，可以选择和编程多个状态元件790。例如，假设施加电压VWR到第一行导体760(如7B所示)。然而，除了第三列导体710之外，也假设第四列导体710接地。那么第一行的第三和第四状态元件790可以同时编程。
当所选择的状态元件时，电流可以流过未选择的状态元件。在熔丝/抗熔丝状态元件中，与选择的状态元件相比，抗熔丝电阻的电压依赖性可以导致未选择的状态元件一个高得多的电阻。结果，可以大大降低流过未选择的存储单元的漏电流，因此降低编程状态元件所必须的电流。
如图8B所示，当读取如图7C所示的存储阵列构成的存储装置时，选择(步骤840)一个或多个状态元件790。对每个选择的状态790，通过施加读取电压VR到行导体760(步骤850)及探测连通到所选择状态元件790(步骤860)的列导体710的电流量，可以完成读取操作。
参照图7C，下一步描述读取方法805一个实例。在图7C中，选择顶行和第三列交叉处的状态元件790，且跨过选择的状态元件790发生电压降。箭头指出电流的方向，在这种情况下，及是从顶部行导体流向第三列导体。
低电阻和高电阻是状态元件的两种可能的状态。低电阻指出状态元件790保持在初始状态，而高电阻状态指出状态元件790已变成编程状态。在极端情况下，由于有限的电阻(熔丝没有烧断)通过电流的出现可以探测初始状态，且由于开路(熔丝烧断)通过电流的消失可以探测编程状态。
正像编程中的一样，并行读取是可能的，即可以选择多个状态元件790，通过恰当地选择行和列导体及探测电流来读取。
虽然参照示例性的实施方案已经描述了本发明，本技术领域的熟练人员能够对所描述的本发明的实施方案作各种各样的修改而不偏离本发明的构思和范畴。例如，术语“行”和“列”只是相对的，并不意味着任何确定的取向。“行(复数)”和“列(复数)”也是可以相互交换的，那么，其他人称作“行(复数)”，而本文本称作列，反之亦然。尽管在这里已所说明行和列是正交的，术语“行”和“列”并不一定意味着正交的关系。作为另一个例子，术语“垂直的”是一个相对的术语，假设衬底是水平的；即衬底的取向可以改变“垂直的”取向且所有那样的取向都意味着被这个术语涵盖。这里所用的术语和描述仅仅以说明的方式阐明，并不局限于此。特别是，虽然本发明方法已用实例描述，本方法的步骤可以不同于所说明的次序或同时进行。在权利要求中方法的步骤给出的标号也仅仅是为了参考的目的。除非别处特别指出，本方法步骤给定的标号不意味着任何特定的步骤次序。本技术领域的熟练人员将认识到，如下面的权利要求及它的等价物所定义的那样，在本发明的构思和范畴内这些和其它的变化是可能的。

Claims (10)

1.一次性可编程存储阵列(700)，包含：
一个或多个在行方向延伸的行导体(760)；
一个或多个在列方向延伸的列导体(710)，这样在该行(760)和列(710)导体间的交叉处形成交叉点；和
一种至少在一个交叉点上形成的状态元件(790)，其中该状态元件(790)包含相互串联的熔丝(230，330)和抗熔丝(280，380)，状态元件(790)与行(760)和列(710)导体导电接触。
2.权利要求1的存储阵列(700)，其中所说的状态元件(790)进一步包含：
一种放置在熔丝(230，330)和抗熔丝(280，380)间的薄导体(290，390)。
3.一次性可编程存储器阵列(700)，包含：
一个或多个在行方向延伸的行导体(760)；
一个或多个在列方向延伸的列导体(710)，这样在行(760)和列(710)导体的交叉处形成交叉点；和
一种至少在一个交叉点上形成的状态元件(790)，其中该状态元件(790)包含垂直取向的熔丝(430，530)以及状态元件(790)与行(760)和列(710)导体导电接触。
4.权利要求1或3的存储阵列(700)，进一步包含：
一种围绕状态元件(790)的绝缘体(220，320，420，520)。
5.权利要求1或3的存储阵列(700)，其中状态元件(790)的垂直取向熔丝(230，330，430，530)沿着行和列方向之一延伸。
6.权利要求1或3的存储阵列(700)，其中将状态元件(790)的垂直取向熔丝(230，330，430，530)成形，使得大约在熔丝(230，330，430，530)的中心处实际上存在一个空间。
7.一次性可编程存储器，包含：
一个或多个存储器阵列(700)，每个存储器阵列(700)包含：
一个或多个在行方向延伸的行导体(760)；
一个或多个在列方向延伸的列导体(710)，这样在行(760)和列(710)导体的交叉处形成交叉点；和
一种至少在一个交叉点上形成的状态元件(790)，其中该状态元件(790)包含垂直取向熔丝(430，530)和相互串联的熔丝(230，330)和抗熔丝(280，380)的组合，状态元件(790)与行(760)和列(710)导体导电接触。
一种连通到每个行导体(760)的行寻址电路(715)用于选择存储阵列(700)的行；和
一种连通到每个列导体(710)的列寻址电路(735)用于选择存储阵列(700)的列。
8.权利要求7的存储器，其中，在所述存储器内与存储阵列(700)关联的行(715)和列(735)寻址电路至少部分位于存储阵列(700)之下。
9.权利要求7的存储器，进一步包含：
一种连通到每个行导体(760)的行晶体管(725)，这样每个行晶体管(725)用来选择性地施加写电压和读取电压之一到连通的行导体(760)；
一种连通到每个列导体(710)的列晶体管(745)，其中每个列晶体管(745)能够施加等电位到关联连通的列导体(715)；和
一种连通到每个列导体(710)的电流传感器(755)，其中每个电流传感器(755)用来探测来自所选的单位存储单元(790)的电流量，且其中所说的电流传感器(755)能够施加有效电位，对关联的列导体(710)该电位实质上等价于所说的等电位。
10.权利要求1的存储阵列(700)或权利要求7的存储器，其中抗熔丝(280，380)的电阻随跨过该抗熔丝(280，380)的电压变化而变化。
CNB021286469A 2001-08-09 2002-08-09 一次性可编程存储器阵列和一次性可编程存储器 Expired - Fee Related CN100401426C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/924577 2001-08-09
US09/924,577 US6584029B2 (en) 2001-08-09 2001-08-09 One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells

Publications (2)

Publication Number Publication Date
CN1405779A true CN1405779A (zh) 2003-03-26
CN100401426C CN100401426C (zh) 2008-07-09

Family

ID=25450393

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021286469A Expired - Fee Related CN100401426C (zh) 2001-08-09 2002-08-09 一次性可编程存储器阵列和一次性可编程存储器

Country Status (7)

Country Link
US (1) US6584029B2 (zh)
EP (1) EP1286356B1 (zh)
JP (1) JP4047657B2 (zh)
KR (1) KR20030014653A (zh)
CN (1) CN100401426C (zh)
DE (1) DE60224622T2 (zh)
TW (1) TWI275096B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385663C (zh) * 2003-10-22 2008-04-30 台湾积体电路制造股份有限公司 可编程电阻器元件及其形成方法与程序化方法
CN100426510C (zh) * 2004-07-29 2008-10-15 上海华虹Nec电子有限公司 沟道注入式可一次编程器件
CN100466265C (zh) * 2005-12-08 2009-03-04 旺宏电子股份有限公司 用于单次可程序化内存的无二极管的阵列
CN100490017C (zh) * 2004-08-05 2009-05-20 阿纳洛格装置公司 可编程半熔丝连接只读存储器及其极限测试方法
CN115841839A (zh) * 2023-02-23 2023-03-24 长鑫存储技术有限公司 熔丝阵列电路

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927430B2 (en) * 2001-06-28 2005-08-09 Sharp Laboratories Of America, Inc. Shared bit line cross-point memory array incorporating P/N junctions
JP2003086669A (ja) * 2001-09-10 2003-03-20 Mitsubishi Electric Corp 電子装置およびその製造方法
US6580144B2 (en) * 2001-09-28 2003-06-17 Hewlett-Packard Development Company, L.P. One time programmable fuse/anti-fuse combination based memory cell
US6611039B2 (en) * 2001-09-28 2003-08-26 Hewlett-Packard Development Company, L.P. Vertically oriented nano-fuse and nano-resistor circuit elements
US6821848B2 (en) * 2002-04-02 2004-11-23 Hewlett-Packard Development Company, L.P. Tunnel-junction structures and methods
JP3737448B2 (ja) * 2002-04-18 2006-01-18 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4042478B2 (ja) * 2002-06-19 2008-02-06 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
US7079442B2 (en) * 2002-08-02 2006-07-18 Unity Semiconductor Corporation Layout of driver sets in a cross point memory array
US8008700B2 (en) * 2002-12-19 2011-08-30 Sandisk 3D Llc Non-volatile memory cell with embedded antifuse
US20070164388A1 (en) * 2002-12-19 2007-07-19 Sandisk 3D Llc Memory cell comprising a diode fabricated in a low resistivity, programmed state
US20050226067A1 (en) 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US7660181B2 (en) * 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
US7800932B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
JP2006511965A (ja) * 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
US7800933B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US7285464B2 (en) 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
US7618850B2 (en) * 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US8637366B2 (en) * 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
JP4489362B2 (ja) * 2003-03-03 2010-06-23 シャープ株式会社 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置
JP4489363B2 (ja) * 2003-03-03 2010-06-23 シャープ株式会社 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置
JP2007515027A (ja) * 2003-10-31 2007-06-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ メモリの状態情報を記憶および／または変更するための方法、集積回路およびデータ記憶媒体
US7009278B2 (en) * 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
US7110278B2 (en) * 2004-09-29 2006-09-19 Intel Corporation Crosspoint memory array utilizing one time programmable antifuse cells
US7321502B2 (en) * 2004-09-30 2008-01-22 Intel Corporation Non volatile data storage through dielectric breakdown
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
JP2006324501A (ja) * 2005-05-19 2006-11-30 Toshiba Corp 相変化メモリおよびその製造方法
EP1886261B1 (en) * 2005-05-31 2011-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7453755B2 (en) * 2005-07-01 2008-11-18 Sandisk 3D Llc Memory cell with high-K antifuse for reverse bias programming
US7800934B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Programming methods to increase window for reverse write 3D cell
US7778069B2 (en) * 2005-10-17 2010-08-17 Renesas Technology Corp. Semiconductor device and its fabrication method
JP4939324B2 (ja) * 2005-12-02 2012-05-23 シャープ株式会社 可変抵抗素子及びその製造方法
US7968967B2 (en) * 2006-07-17 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable anti-fuse formed using damascene process
US20080037324A1 (en) * 2006-08-14 2008-02-14 Geoffrey Wen-Tai Shuy Electrical thin film memory
WO2008059940A1 (en) * 2006-11-17 2008-05-22 Semiconductor Energy Laboratory Co., Ltd. Memory element and method for manufacturing the same, and semiconductor device
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
US8283724B2 (en) * 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
JP5255870B2 (ja) * 2007-03-26 2013-08-07 株式会社半導体エネルギー研究所 記憶素子の作製方法
US7859883B2 (en) * 2007-05-14 2010-12-28 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Recordable electrical memory
US7684226B2 (en) * 2007-06-25 2010-03-23 Sandisk 3D Llc Method of making high forward current diodes for reverse write 3D cell
US8072791B2 (en) * 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
US7830697B2 (en) * 2007-06-25 2010-11-09 Sandisk 3D Llc High forward current diodes for reverse write 3D cell
US8102694B2 (en) * 2007-06-25 2012-01-24 Sandisk 3D Llc Nonvolatile memory device containing carbon or nitrogen doped diode
US7800939B2 (en) * 2007-06-29 2010-09-21 Sandisk 3D Llc Method of making 3D R/W cell with reduced reverse leakage
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
US20090039462A1 (en) * 2007-08-07 2009-02-12 Mediatek Inc. Efuse devices and efuse arrays thereof and efuse blowing methods
US7846782B2 (en) 2007-09-28 2010-12-07 Sandisk 3D Llc Diode array and method of making thereof
US20090180313A1 (en) * 2008-01-15 2009-07-16 Wim Deweerd Chalcogenide anti-fuse
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US7830698B2 (en) * 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US8450835B2 (en) * 2008-04-29 2013-05-28 Sandisk 3D Llc Reverse leakage reduction and vertical height shrinking of diode with halo doping
JP2010028105A (ja) * 2008-06-20 2010-02-04 Semiconductor Energy Lab Co Ltd 記憶素子及び記憶素子の作製方法
US7715219B2 (en) 2008-06-30 2010-05-11 Allegro Microsystems, Inc. Non-volatile programmable memory cell and memory array
JP2010123753A (ja) * 2008-11-19 2010-06-03 Elpida Memory Inc 半導体装置、半導体装置におけるアンチヒューズ素子のプログラム方法、及び半導体装置の製造方法
US8054706B2 (en) * 2009-03-19 2011-11-08 Seagate Technology Llc Sensor protection using a non-volatile memory cell
JP2010232408A (ja) * 2009-03-27 2010-10-14 Elpida Memory Inc 半導体装置及びその製造方法
US7973559B2 (en) * 2009-05-05 2011-07-05 William Marsh Rice University Method for fabrication of a semiconductor element and structure thereof
US8390326B2 (en) * 2009-05-05 2013-03-05 William Marsh Rice University Method for fabrication of a semiconductor element and structure thereof
US8635426B2 (en) * 2009-11-04 2014-01-21 Daniel Robert Shepard Diagonally accessed memory array circuit
KR20110054088A (ko) 2009-11-17 2011-05-25 삼성전자주식회사 비휘발성 메모리 소자
US8344428B2 (en) 2009-11-30 2013-01-01 International Business Machines Corporation Nanopillar E-fuse structure and process
KR101363831B1 (ko) * 2010-05-20 2014-02-18 매그나칩 반도체 유한회사 원-타임 프로그래머블 기능을 갖는 메모리 장치, 이를 구비한 표시패널 구동 칩 및 표시장치
TWI480980B (zh) * 2012-09-26 2015-04-11 Lin Chrong Jung 記憶體陣列及其非揮發性記憶裝置
US9761595B2 (en) * 2013-02-21 2017-09-12 Infineon Technologies Ag One-time programming device and a semiconductor device
US9214567B2 (en) 2013-09-06 2015-12-15 Globalfoundries Inc. Nanowire compatible E-fuse
US9806256B1 (en) 2016-10-21 2017-10-31 Sandisk Technologies Llc Resistive memory device having sidewall spacer electrode and method of making thereof
CN108735662B (zh) * 2018-05-22 2021-04-16 武汉新芯集成电路制造有限公司 电可编程熔丝的编程方法
US11948630B2 (en) * 2021-11-04 2024-04-02 Applied Materials, Inc. Two-terminal one-time programmable fuses for memory cells

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3717852A (en) * 1971-09-17 1973-02-20 Ibm Electronically rewritable read-only memory using via connections
JP2782948B2 (ja) * 1990-11-16 1998-08-06 日本電気株式会社 半導体メモリ
US5311053A (en) * 1991-06-12 1994-05-10 Aptix Corporation Interconnection network
US5451811A (en) * 1991-10-08 1995-09-19 Aptix Corporation Electrically programmable interconnect element for integrated circuits
US5684732A (en) 1995-03-24 1997-11-04 Kawasaki Steel Corporation Semiconductor devices
JP3361006B2 (ja) * 1995-03-24 2003-01-07 川崎マイクロエレクトロニクス株式会社 半導体デバイス
US5886392A (en) * 1996-08-08 1999-03-23 Micron Technology, Inc. One-time programmable element having controlled programmed state resistance
US6154851A (en) * 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6242789B1 (en) * 1999-02-23 2001-06-05 Infineon Technologies North America Corp. Vertical fuse and method of fabrication
JP3526446B2 (ja) * 2000-06-09 2004-05-17 株式会社東芝 フューズプログラム回路
US6339559B1 (en) * 2001-02-12 2002-01-15 International Business Machines Corporation Decode scheme for programming antifuses arranged in banks

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385663C (zh) * 2003-10-22 2008-04-30 台湾积体电路制造股份有限公司 可编程电阻器元件及其形成方法与程序化方法
CN100426510C (zh) * 2004-07-29 2008-10-15 上海华虹Nec电子有限公司 沟道注入式可一次编程器件
CN100490017C (zh) * 2004-08-05 2009-05-20 阿纳洛格装置公司 可编程半熔丝连接只读存储器及其极限测试方法
CN100466265C (zh) * 2005-12-08 2009-03-04 旺宏电子股份有限公司 用于单次可程序化内存的无二极管的阵列
CN115841839A (zh) * 2023-02-23 2023-03-24 长鑫存储技术有限公司 熔丝阵列电路

Also Published As

Publication number Publication date
KR20030014653A (ko) 2003-02-19
DE60224622T2 (de) 2008-10-23
CN100401426C (zh) 2008-07-09
US20030031074A1 (en) 2003-02-13
JP4047657B2 (ja) 2008-02-13
EP1286356A2 (en) 2003-02-26
EP1286356B1 (en) 2008-01-16
TWI275096B (en) 2007-03-01
JP2003142653A (ja) 2003-05-16
DE60224622D1 (de) 2008-03-06
EP1286356A3 (en) 2003-05-07
US6584029B2 (en) 2003-06-24

Similar Documents

Publication Publication Date Title
CN1405779A (zh) 用熔丝/抗熔丝和垂直取向熔丝的单位存储单元的一次可编程存储器
USRE45817E1 (en) Nonvolatile semiconductor memory device comprising memory cell array having multilayer structure
JP5469239B2 (ja) 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
JP5395213B2 (ja) 側壁構造化スイッチャブル抵抗器セル
US6643159B2 (en) Cubic memory array
CN1409399A (zh) 以一次可编程熔断器/抗熔断器组合为基础的存储单元
US7368802B2 (en) Phase-change memory device and method of manufacturing same
US20160351722A1 (en) Multiple Junction Thin Film Transistor
US20130181181A1 (en) Miiim diode having lanthanum oxide
US20030031047A1 (en) One-time programmable unit memory cell based on vertically oriented fuse and diode and one-time programmable memory using the same
TW200931413A (en) Method of programming cross-point diode memory array
WO2010005862A1 (en) Cross point memory cells with shared diodes and method of making same
JP2010522991A (ja) カーボンナノチューブ構造素子およびステアリング素子を含むメモリセルおよびそれを形成する方法
CN102449698A (zh) 具有垂直位线和双全局位线架构的可重编程非易失性存储器元件的三维阵列
TW200937428A (en) Two terminal nonvolatile memory using gate controlled diode elements
JP4376191B2 (ja) ３次元メモリアレイ
US7679075B2 (en) Phase change memory array and fabrication thereof
US10566388B2 (en) Three-dimensional vertical memory
US20080303015A1 (en) Memory having shared storage material
JP4770930B2 (ja) クロスポイント型半導体メモリ装置及びその製造方法
CN106133841B (zh) 单次可编程记忆体、电子系统、操作单次可编程记忆体方法及编程单次可编程记忆体方法
US11804252B2 (en) Word line structures for three-dimensional memory arrays
TW200818204A (en) Mixed-use memory array with different data states and method for use therewith

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee