CN1416134A - 半导体装置 - Google Patents

Abstract

本发明的课题是提供一种具有2电源结构的半导体装置，即使其中1个电源被截断时，也能够可靠地将输出缓冲电路设定在输出高阻抗状态。在输出电路中，在接受与第1电源电压(EXVDD)相关的电源电压作为工作电源电压的门电路(30、32)的次级配置由倒相电路(2、22)和MOS晶体管(3、23)构成的闩锁电路，供给第2电源电压(VDDQ)作为该闩锁电路的工作电源电压。按照该闩锁电路的输出驱动输出缓冲电路(912)。即使第1电源电压被截断，由接受第2电源电压作为工作电源电压的闩锁电路也能保持备用状态时的信号电压，能够将输出缓冲电路可靠地保持在输出高阻抗状态。

Description

半导体装置

技术领域

本发明涉及半导体装置、特别是涉及按照内部信号驱动外部的总线信号线的输出电路的结构。更具体的说、本发明涉及分别给予信号输出用的输出电源电压和驱动内部电路的外部电源电压的半导体装置的信号输出部的结构。

背景技术

图11是概略地示出现有的半导体装置的重要部分的结构图。该半导体装置900包含：从外部电源电压EXVDD生成各种内部电压的内部电源电路901；按照来自内部电源电路901的各种内部电压而工作的存储电路902；以及接受来自外部的输出电源电压VDDQ作为工作电源电压，将从存储电路902读出的数据进行缓冲处理后向外部输出的输出电路903。

内部电源电路901生成在存储电路902中被作为工作电源电压利用的内部电源电压、中间电压以及基准电压等。然而，为了简化图面，在图11中代表性地示出内部电源电路901生成的周边电源电压VDDP。通常，外部电源电压EXVDD例如大于2.5V，另外，输出电源电压VDDQ例如是1.8V。当外部电源电压EXVDDP是2.5V的情况下，外部电源电压EXVDD能够被用作周边电源电压VDDP。这种情况下，包含在存储电路902中的存储单元列阵中被利用的列阵电源电压由外部电源电压EXVDD降压生成。这里，为了区别说明周边电源电压VDDP和外部电源电压EXVDD，将周边电源电压VDDP示出。

存储电路902包含选择存储单元列阵、存储单元列阵的存储单元的行、列选择电路以及内部数据读出电路等。

由于对输出电路903给予专用的输出电源电压VDDQ，当输出电路903工作时，即使输出电源电压VDDQ变动，也能够按照从外部电源电压EXVDD生成的内部电源电压VDDP等使存储电路902稳定地工作。因此，即使在生成多位的数据DQ的情况下，也能够不受输出电源电压VDDQ变动的影响，使存储电路902稳定地工作。

还有，由于对输出电路903给予专用的输出电源电压VDDQ，能够对该输出电路903供给具有裕量的工作电源电压，能够使输出电路902稳定地工作。

图12是概略地示出与输出电路903的一位数据输出相关部分的结构图。在图12中，输出电路903包含：接受从包含在存储电路902中的内部读出电路905读出的内部读出数据RD和输出允许信号OEM的NAND电路906；接受内部读出数据RD和输出允许信号OEM的门电路907；将NAND电路906的输出信号的振幅变换成输出电源电压VDDQ电平的电平变换电路908；将门电路907的输出信号的振幅变换成外部电源电压EXVDD电平的电平变换电路909；将电平变换电路909的输出信号反转的倒相电路910；以及按照电平变换电路908的输出信号和倒相器910的输出信号驱动输出节点920的输出缓冲电路912。

内部读出电路905被包含在图11所示的存储电路902中，它包含前置放大电路等，接受周边电源电压VDDP作为工作电源电压、生成周边电源电压VDDP电平的振幅的内部读出数据RD。

NAND电路906及门电路907接受周边电源电压VDDP作为工作电源电压。当输出允许信号OEM处于L电平时，NAND电路906输出H电平的信号，还有，当输出允许信号OEM成为H电平时，作为倒相器工作，将内部读出数据RD反转。

当输出允许信号OEM处于L电平时，门电路907输出H电平的信号，输出允许信号OEM一旦成为H电平，就作为缓冲电路工作，按照内部读出数据RD，生成输出信号。

电平变换电路908接受输出电源电压VDDQ作为工作电源电压，还有，电平变换电路909接受外部电源电压EXVDD作为工作电源电压。

这些电平变换电路908及909仅仅进行电平(振幅)的变换、不进行逻辑电平的变换。

输出缓冲电路912连接在输出电源节点与输出节点920之间，而且，它包含：在它的栅极上接受电平变换电路908的输出信号的P沟道MOS晶体管(绝缘栅场效应晶体管)PQ；以及连接在输出节点920与接地节点之间，而且在它的栅极上接受倒相电路910的输出信号的N沟道MOS晶体管NQ。

现在，当输出允许信号OEM处于L电平时，NAND电路906及门电路907的输出信号都是H电平，电平变换电路908的输出信号成为输出电源电压VDDQ电平，电平变换电路909的输出信号成为外部电源电压EXVDD电平。倒相器91O接受外部电源电压EXVDD作为工作电源电压，将该电平变换电路909的输出信号反转，倒相电路910的输出信号成为L电平。

因此，在输出缓冲电路912中，MOS晶体管PQ及NQ都成为关断状态，输出缓冲电路912成为输出高阻抗状态。

一旦输出允许信号OEM成为H电平，NAND电路906就作为倒相器工作，另一方面，门电路907作为缓冲电路工作。当内部读出数据RD处于H电平时，NAND电路906的输出信号成为L电平、门电路907的输出信号成为H电平。因此，电平变换电路908的输出信号成为L电平、倒相电路910的输出信号成为L电平，在输出缓冲电路912中，MOS晶体管PQ成为导通状态、MOS晶体管NQ成为关断状态。在这种状态下，输出节点920通过MOS晶体管PQ被驱动到输出电源电压VDDQ电平。

另一方面，当内部读出数据RD处于L电平时，NAND电路906的输出信号成为H电平、门电路907的输出信号成为L电平。相应地，倒相器910的输出信号成为外部电源电压EXVDD电平，在输出缓冲电路912中，MOS晶体管PQ成为关断状态、MOS晶体管NQ成为导通状态，输出节点920通过MOS晶体管NQ被驱动到接地电压电平。用倒相电路910将外部电源电压电平的信号给予MOS晶体管NQ的栅极、从而使该MOS晶体管NQ的电流驱动能力加大，高速地将输出节点920放电到接地电压电平。

图13示出电平变换电路908的结构的一个例子。在图13中，电平变换电路908包含：接受NAND电路906的输出信号SIN的倒相器908a；连接在内部节点NA与接地接点之间而且在它的栅极上接受NAND电路的输出信号SIN的N沟道MOS晶体管908b、连接在内部节点NB与接地接点之间，而且在它的栅极上接受倒相器908a的输出信号的N沟道MOS晶体管908c；连接在输出电源节点与内部节点NA之间，而且它的栅极连接在内部节点NB上的P沟道MOS晶体管908d；以及连接在输出电源节点与内部节点NB之间，而且它的栅极连接在内部节点NA上的P沟道MOS晶体管908e。从内部节点NB生成该电平变换电路908的输出信号SOUT。

当信号SIN处于H电平时，MOS晶体管908b成为导通状态，MOS晶体管908c成为关断状态。因此，内部节点NA通过MOS晶体管908b放电、它的电压电平降低，MOS晶体管908e相应地成为导通状态，对内部节点NB充电，使内部节点NB的电压电平上升到输出电源电压VDDP电平。

内部节点NB一旦达到输出电源电压电平，MOS晶体管908d就成为关断状态。因此，周边电源电压VDDP电平的信号SIN被变换成输出电源电压VDDQ电平的信号SOUT。

另一方面，当信号SIN处于L电平时，MOS晶体管908b成为关断状态、MOS晶体管908c成为导通状态。在这种状态下，内部节点NB通过MOS晶体管908c放电，它的电压电平降低。相应地，MOS晶体管908d成为导通状态，使内部节点NA充电到输出电源电压VDDP电平，MOS晶体管908e相应地成为关断状态。因此，在这种状态下，来自内部节点NB的信号SOUT成为L电平。

如上所述，该电平变换电路908将振幅为周边电源电压VDDP电平的信号SIN变换成振幅VDDQ电平的信号，不进行逻辑电平的变换。

由于使用该电平变换电路908、用周边电源电压VDDP电平驱动内部电路，而且在输出缓冲电路912中能够生成输出电源电压电平的信号。

还有，在周边电源电压VDDP等于外部电源电压EXVDD的情况下，当它比输出电源电压VDDQ高时，将被给予输出缓冲电路912的信号的振幅变换成输出电源电压电平，使它的上升及下降特性相等。由此，试图使输出缓冲电路912的输出节点驱动时的上升/下降特性相等。

图14概略地示出数据处理系统的结构的一个例子。在图14所示的处理系统中，处理装置950、存储该处理装置950的使用数据的半导体存储器952、以及与半导体存储器952不同的存储器954通过总线956相互连接。

处理装置950接受电源电压VDDL及VDDQ作为工作电源电压。半导体存储器952接受电源电压EXVDD及VDDQ作为工作电源电压。存储器954接受电源电压VDDL作为工作电源电压。处理装置950通过总线956向半导体存储器952传递数据的情况下，按照输出电源电压VDDQ传送信号，调整与半导体存储器952的信号的接口。

在这样的数据处理系统中，当长时间内不向半导体存储器952存取的情况下，处理装置950通过图中未示出的电源管理装置至少停止对半导体存储器952供给外部电源电压EXVDD。处理装置950利用存储器954的存储数据进行处理。

因此，为了通过总线956在存储器954与处理装置950之间传送数据/信号，要求半导体存储器952在接通输出电源电压VDDQ的状态下、即使在停止供给外部电源电压EXVDD时，图12所示的输出缓冲电路912也维持输出高阻抗状态。在MOS晶体管的情况下，它的栅-源间电压一旦低于阈值电压的绝对值，就成为关断状态。因此，例如在图13所示的结构中，随着停止供给该外部电源电压EXVDD，即使从外部电源电压EXVDD生成的周边电源电压VDDP的电压电平降低，处在它的备用状态时设定在H电平的信号SIN也不放电到接地电压电平，信号SIN保持在中间电压电平，还有，同样地，倒相器908a的输出信号往往也保持在中间电压电平。

这种情况下，在电平变换电路908中，MOS晶体管908b及908c都成为导通状态或者都成为关断状态的情况下，该内部节点NA及NB的电压电平成为不定状态，该电平变换电路908的输出信号SOUT不保持在输出电源电压VDDQ电平，产生保持在中间电压电平的状态。一旦产生这样的状态，可以考虑在输出缓冲电路912中MOS晶体管PQ向输出节点920供给电流。

同样地，还有，在图12中，即使停止供给外部电源电压EXVDD，倒相器910的输出信号也不完全放电到接地电压电平，电平变换电路909的输出信号浮现在中间电压电平，相应地，倒相电路910的输出信号成为保持在中间电压电平的状态，产生放电用MOS晶体管成为导通状态的状态。因此，即使在这种状态下，在输出缓冲电路912中，MOS晶体管NQ成为导通状态，将输出节点920驱动向接地电压电平，该输出缓冲电路912不成为输出高阻抗状态。

在该半导体存储器952中，设定输出缓冲电路912处于与高阻抗状态不同的状态的情况下，该外部缓冲电路912的输出数据对于在存储器954与处理装置950之间传送的信号/数据产生恶劣影响，产生不能正确地在处理装置950与存储器954之间传送信号/数据的问题。

还有，即使在通过总线956将该处理装置950和半导体存储器952连接起来，通过与存储器954不同的总线将处理装置950和存储器954连接起来的情况下，在将该处理装置950和半导体存储器952连接起来的总线的信号线以与输出电源电压VDDQ不同的电压电平为终端的情况下，输出缓冲电路912被设定在与输出高阻抗状态不同状态的情况下，产生在该输出缓冲电路912与终端电压源之间流过电流、消耗电流增大这样的问题。

发明内容

本发明的目的在于提供一种即使外部电源电压在供给输出电源电压的状态下被截断的情况下，也能够确实地将输出缓冲电路保持在输出高阻抗状态的半导体存储器。

与本发明相关的半导体装置包含：接受第1电源电压作为工作电源电压，至少按照内部信号生成第1输出驱动信号的第1输出驱动信号生成电路；接受第2电源电压作为工作电源电压，将第1输出驱动信号闩锁并传送的第1闩锁电路；以及接受第2电源电压作为工作电源电压，按照第1闩锁电路的输出信号驱动输出节点的第1输出晶体管。

与本发明第2观点相关的半导体装置具备：接受第1电源电压作为工作电源电压，按照所给予的信号生成第1信号的第1电路；以及接受第2电源电压作为工作电源电压，接受来自第1电路的第1信号，按照第1信号产生第2信号的第2电路。该第2电路包含在输入部上接受第1信号，将上述输入部的信号电压闩锁的闩锁电路。

设置接受第2电源电压作为工作电源电压的闩锁电路，由于按照该闩锁电路的输出信号驱动输出晶体管或者输出驱动电路，即使在第1电源电压的供给被截断的情况下，该闩锁电路也能闩锁该第1电源电压被截断前的状态，将输出晶体管及输出驱动晶体管可靠地保持在第1电源电压被截断前的状态，能够维持输出高阻抗状态。由此，即使在第1电源电压供给截断时，也能够可靠地将输出电路设定在输出高阻抗状态，能够防止在外部总线上产生信号/数据的冲突。

通过参照附图的后述的本发明的详细说明，本发明的上述和其它的目的、特征、方面和优点会变得更加明白。

附图说明

图1是示出本发明实施例1的输出电路的结构图。

图2是示出图1所示的输出电路工作的信号波形图。

图3是示出本发明实施例1的变例的输出电路的结构图。

图4是示出本发明实施例2的输出电路的结构图。

图5是概略地示出本发明实施例3的输出电路的重要部位的结构图。

图6是概略地示出图5所示的倒相电路的输入输出特性的图。

图7是示出本发明实施例4的输出电路的结构图。

图8是概略地示出图7所示的产生电源接通检测信号的部分的结构图。

图9是示出图8所示的电源接通检测部的工作的信号波形图。

图10是概略地示出本发明实施例5的输出电路的重要部位的结构图。

图11是概略地示出现有的半导体装置的整体结构图。

图12是概略地示出图11所示的输出电路的结构图。

图13是示出图12所示的电平变换电路的结构的一个例子的图。

图14是概略地示出现有的数据处理系统的结构图。

具体实施例

实施例1

图1是概略地示出本发明实施例1的输出电路的结构图。在图1中，输出电路903包含：接受NAND电路906的输出信号的倒相电路1；接受倒相电路1的输出信号的倒相电路2；当倒相电路2的输出信号是H电平时导通，将倒相电路2的输入节点ND驱动到接地电压电平的N沟道MOS晶体管3；接受门电路907输出信号的倒相电路4；接受倒相电路4的输出信号的倒相电路5；当倒相电路5的输出信号是H电平时导通，将节点NF保持为接地电压电平的N沟道MOS晶体管6；接受倒相电路6的输出信号的倒相电路7；以及按照倒相电路2及7的输出信号，驱动输出节点920的输出缓冲电路912。

NAND电路906与现有的一样，接受周边电源电压作为工作电源电压，接受来自内部读出电路905的内部读出数据RD和读出允许信号OEM作为输入信号。

门电路907接受内部读出数据RD和读出允许信号OEM作为输入信号，而且接受周边电源电压VDDP作为工作电源电压。

该周边电源电压VDDP也可以与外部电源电压EXVDD是同一电压电平，还有，也可以将外部电源电压EXVDD降压生成。在图1所示实施例的说明中，就外部电源电压EXVDD被降压生成的情况对周边电源电压VDDP进行说明。

倒相电路2的输出信号被给予包含在输出缓冲电路912中的P沟道MOS晶体管TP的栅极，倒相电路7的输出信号被给予包含在输出缓冲电路912中的N沟道MOS晶体管TN的栅极。

倒相电路1及4接受外部电源电压EXVDD作为工作电源电压，分别将NAND电路906及门电路907的输出信号反转。在周边电源电压VDDP与外部电源电压EXVDD的电压电平不同的情况下，这些倒相电路1及4具有电平变换功能或者在它们的前级设置电平变换电路。

此外，倒相电路1及4也可以接受周边电源电压VDDP作为工作电源电压。这里，就外部电源电压EXVDD的供给被截断时内部信号的不定状态作一说明，为了说明在接受与该外部电源电压对应的内部电源电压作为工作电源电压的电路和接受输出电源电压VDDQ作为工作电源电压的电路的边界部的信号的稳定措施，倒相电路1及4表示为接受外部电源电压EXVDD作为工作电源电压。

倒相电路2、5及7接受输出电源电压VDDQ作为工作电源电压。内部读出电路905接受周边电源电压VDDP作为工作电源电压。

现在，如图2所示的那样，在供给输出电源电压VDDQ的状态下，考虑停止供给外部电源电压EXVDD的状态。这里，停止供给外部电源电压EXVDD是在半导体存储器处于备用状态时进行的。

周边电源电压VDDP由外部电源电压EXVDD生成。因此，一旦该外部电源电压EXVDD的供给停止，相应地，周边电源电压VDDP的电压电平降低。该周边电源电压VDDP的电压电平一旦降到结构要素的MOS晶体管的阈值电压电平程度，接受周边电源电压VDDP作为工作电源电压的电路成为不能工作的状态，输出内部读出数据RD及输出允许信号OEM等的周边电路的输出信号的电压电平成为不定状态。例如，在NAND电路906及907中，输入信号的电压电平一旦达到它们的结构要素的N沟道MOS晶体管的阈值电压电平，施加在处于导通状态的N沟道MOS晶体管的栅极上的信号电压电平就成为阈值电压电平程度，处于导通状态的N沟道MOS晶体管成为关断状态，这些NAND电路906及门电路907的输出信号成为不定状态。

按照该不定状态的输出信号，在接受外部电源电压EXVDD作为工作电源电压的倒相电路1及4中，同样地，它的输入输出信号的电压电平也成为不定状态。

在备用状态下，由倒相电路2及MOS晶体管3使该该倒相电路1的输出节点ND保持在接地电压电平，还有，由倒相电路5及MOS晶体管6，倒相电路4的输出节点NF被设定在L电平。因此，在该状态下，外部电源电压EXVDD的供给被截断，倒相电路1及4的输入节点的电压即使成为不定状态，由于供给输出电源电压VDDQ，由倒相器2及MOS晶体管3使节点ND被保持在接地电压电平，还有，由倒相电路5及MOS晶体管6使节点NF被保持在接地电压电平。因此，即使NAND电路906、倒相电路1、门电路907及倒相电路4由于外部电源电压的供给被截断，成为不能工作的状态，也能够使内部节点ND及NF可靠地保持在接地电压电平。

在该状态下，倒相电路2的输出节点NE的电压电平是H电平，还有，接受倒相电路5的输出信号的倒相电路7的输出节点NG的电压电平是L电平，在输出缓冲电路912中MOS晶体管TP及TN都成为关断状态，即使在外部电源电压EXVDD的供给被截断时，也能够使输出缓冲电路912保持在高阻抗状态。

此外，在图1中，倒相电路1及4也可以是附带有生成输出电源电压VDDQ电平的振幅信号的电平变换功能的倒相电路。即使在这种结构中，一旦NAND电路906及门电路907的输出信号成为不定状态，电平变换电路的输入信号就成为不定状态，电平变换电路的输出信号成为不定状态。即使在这种情况下，由于在由次级的倒相器及MOS晶体管构成的闩锁电路中将电平变换电路的输出节点保持在备用状态的电压电平，能够在外部电源电压EXVDD的供给被截断时将输出缓冲电路可靠地设定在输出高阻抗状态。

还有，即使在倒相电路1及4接受周边电源电压VDDP作为工作电源电压的情况下，该周边电源电压VDDP是外部电源电压的降压电压，能够得到同样的作用效果。

变例1

图3是概略地示出本发明实施例1的变例的结构图。在图3所示的结构中，将外部电源电压RXVDD作为使周边电路工作的工作电源电压供给。也就是说，为了确认外部电源电压EXVDD作为周边电源电压VDDP被给予情况下的电源电压分布而由该图示出。例如，在外部电源电压EXVDD是2.5V，输出电源电压VDDQ是1.8V的情况下，外部电源电压EXVDD作为对周边电路的工作电源电压而被给予。

内部读出电路10接受外部电源电压EXVDD作为工作电源电压，生成外部电源电压EXVDD电平的内部读出数据RD。接受输出允许信号OEM和内部读出数据RD的NAND电路11也接受外部电源电压EXVDD作为它的工作电源电压。接受内部读出数据RD和输出允许信号OEM的门电路12也接受外部电源电压EXVDD作为工作电源电压。接受NAND电路11的输出信号的倒相电路13接受外部电源电压EXVDD作为工作电源电压，还有，接受门电路12的输出信号的倒相电路14也接受外部电源电压EXVDD作为工作电源电压。在这种情况下，倒相电路13及14没有电平变换功能。该图2所示的输出电路903的其它的结构与图1所示的输出电路903的结构相同，对应的部分标以相同的参考符号，其详细说明从略。

如图2所示，在将外部电源电压EXVDD作为内部电路的工作电源电压使用的情况下，即使在外部电源电压EXVDD的供给被截断、倒相电路13及14的输出信号成为不定状态的情况下，与图1所示的结构一样，由倒相电路2及MOS晶体管3使节点ND保持在备用状态时的电压电平(接地电压电平)，还有，节点NF由倒相电路5及MOS晶体管6保持在备用状态时的电压电平。

因此，即使在将外部电源电压EXVDD作为内部电路的工作电源电压使用的情况下，由倒相电路2及MOS晶体管3构成的闩锁电路及由倒相电路5及MOS晶体管6构成的闩锁电路由于分别设置接受外部电源电压EXVDD作为工作电源电压的倒相电路13及14的输出部，在供给输出电源电压VDDQ的状态下，即使外部电源电压EXVDD的供给被截断也能够可靠地将输出缓冲电路912保持在输出高阻抗状态。

如上所述，按照本发明实施例1在接受与外部电源电压相关的电源电压作为工作电源电压的电路的输出级上配置接受输出电源电压作为工作电源电压的闩锁电路，在供给输出电源电压时，即使截断外部电源电压EXVDD的供给，也能够可靠地将输出缓冲电路保持在输出高阻抗状态。

实施例2

图4是示出本发明实施例2的输出电路的结构图。在图4中，外部电源电压EXVDD被用作使内部电路工作的周边电源电压。

为了驱动输出缓冲电路912的P沟道MOS晶体管TP，设置了下述电路：接受内部读出数据RD和输出允许信号OEM的NAND电路11；接受NAND电路11的输出信号的倒相电路13；以及接受倒相电路13的输出信号的倒相电路2。按照倒相电路2的输出信号，为了将倒相电路2的输入节点ND保持在接地电压电平，设置了N沟道MOS晶体管3。驱动图4所示的P沟道MOS晶体管TP的部分结构与图3所示的结构相同。

为了驱动包含在输出缓冲电路912中的N沟道MOS晶体管TN，设置了接受内部读出数据RD和输出允许信号OEM的门电路12；以及按照门电路12的输出信号，驱动MOS晶体管TN的栅极的倒相电路20。在该倒相电路20中，接受外部电源电压EXVDD作为工作电源电压。由于将输出MOS晶体管TN的栅电压设定为导通时的外部电源电压EXVDD电平，加大了该MOS晶体管TN的电流驱动力，使输出节点高速放电。

为了驱动该N沟道MOS晶体管TN，进一步设置了下述电路：接受门电路12的输出信号的倒相电路21；接受倒相电路21输出信号的倒相电路22；按照倒相电路22的输出信号，将倒相电路20的输出节点NG驱动到接地电压电平的N沟道MOS晶体管24；以及按照倒相电路22的输出信号，将倒相电路22的输入节点NH保持在接地电压电平的N沟道MOS晶体管23。

在该图4所示的结构中，由倒相电路2和MOS晶体管3构成闩锁电路。因此，在备用状态时，即使停止外部电源电压EXVDD的供给，与先前的实施例1同样，由倒相电路2和MOS晶体管3能够使倒相电路2的输出节点NE保持在输出电源电压VDDQ电平。

门电路12、倒相电路20及21接受外部电源电压EXVDD作为工作电源电压，倒相电路22接受输出电源电压VDDQ作为工作电源电压。因此，即使截断外部电源电压EXVDD的供给，由倒相电路22和MOS晶体管23使倒相电路22的输入节点NH保持在接地电压电平，该倒相电路22的输出节点NI保持在输出电源电压VDDQ电平。因此，MOS晶体管24维持导通状态，节点NG与倒相电路20的输出信号状态无关，保持在接地电压电平，将输出缓冲电路912的MOS晶体管TN可靠地维持在关断状态。

在该图4所示的结构中，在接受外部电源电压EXVDD作为工作电源电压的倒相电路的输出端，由于配置了接受输出电源电压VDDQ作为工作电源电压的闩锁电路，包含在输出缓冲电路912中的P沟道MOS晶体管TP及N沟道MOS晶体管TN能够都保持在关断状态，能够将输出节点920设定在输出高阻抗状态。

此外，在上述的结构中，与图1所示的结构同样，从外部电源电压EXVDD生成的周边电源电压VDDP也可以作为该周边电路的工作电源电压使用。在将该周边电源电压VDDP作为工作电源电压使用的结构的情况下，周边电源电压VDDP代替外部电源电压EXVDD施加在除图4所示的倒相电路20以外的电路上。但是，倒相电路13、20及21由具有电平变换功能的倒相器构成。

即使在将外部电源电压降压生成该周边电源电压VDDP的结构中，由于周边电源电压VDDP从外部电源电压EXVDD生成，同样，由闩锁电路能够将可能成为不定状态的信号变为确定状态的信号而保持。

如上所述，按照本发明实施例2，即使在用外部电源电压EXVDD电平的振幅信号驱动将输出节点放电到接地电压电平的MOS晶体管的栅极的结构中，在将输出节点放电用MOS晶体管TN的栅极驱动到接地电压电平的路径上，由于配置了接受输出电源电压作为工作电源电压的闩锁电路，即使在截断外部电源电压EXVDD的供给时，也能够将放电用MOS晶体管可靠地维持在关断状态，能够可靠地将输出缓冲电路设定在输出高阻抗状态。

实施例3

图5是概略地示出本发明实施例3的闩锁电路的结构图。该图5所示的闩锁电路将接受外部电源电压EXVDD作为工作电源电压的倒相器IV1的输出信号闩锁。该闩锁电路包含：接受输出电源电压VDDQ作为工作电源电压，将倒相器IV1的输出信号反转的倒相电路IV2；以及按照倒相电路IV2的输出信号，将该倒相电路IV2的输入节点NJ驱动到接地电压电平的N沟道MOS晶体管QN。该倒相电路IV2及N沟道MOS晶体管QN将从图1到3所示的闩锁电路总括性地表示出来。

前级的倒相电路IV1及该倒相电路IV1的前级的电路接受外部电源电压EXVDD作为工作电源电压。因此，外部电源电压EXVDD一旦低于N沟道MOS晶体管的阈值电压Vth电平，接受外部电源电压EXVDD作为工作电源电压的电路部分就成为不能工作的状态。也就是说，在CMOS电路中，如果工作电源电压不上升到结构要素的MOS晶体管的阈值电压以上，就不形成流过工作电流的路径，因而不能工作。

例如，当CMOS倒相电路的输出信号是H电平时电源被截断的情况下，该放电用N沟道MOS晶体管处于关断状态，不进行放电工作。另一方面，在该状态下，一旦栅-源间电压成为它的阈值电压，P沟道MOS晶体管就成为关断状态。它的输出信号即使随电源电压的电压电平降低、也不降低到P沟道MOS晶体管的阈值电压的绝对值以下。

还有，一旦CMOS倒相电路的输出信号是低电平时电源被截断，在它的输入信号的电压电平的下降速度比工作电源电压的电压下降速度快的情况下，P沟道MOS晶体管成为导通状态，使输出信号的电压电平上升，N沟道MOS晶体管成为关断状态，因该输出信号的电压上升而不能放电。还有，这时，即使栅-源间电压为它的阈值电压的绝对值、P沟道MOS晶体管成为关断状态，由于从工作电源分离，它的输出信号不能随工作电源电压而降低，输出信号成为电压电平上升的状态。

因此，从电源电压EXVDD的下降速度和倒相器IV1的输入输出信号的变化速度的关系，倒相电路IV1的输出信号被认为最大能够达到它的结构要素的MOS晶体管的阈值电压的绝对值(以下，简称为阈值电压)Vth电平。用比例电路构成倒相电路IV2，即使倒相电路IV1的输出节点NJ的信号电压是阈值电压Vth电平，也能够调整它的结构要素的P沟道MOS晶体管和N沟道MOS晶体管的尺寸(β比)，使得能够可靠地输出输出电源电压VDDQ的电压电平的信号。

也就是说，如图6所示那样，一般说来，在CMOS倒相电路中，它的输入逻辑阈值被设定为工作电源电压的1/2电压电平，多半由比例电路构成。这种情况下，如果输出电源电压VDDQ是1.8V，输入逻辑阈值就是VDDQ/2，为0.9V。如果阈值电压Vth是0.8V，如图6的曲线A所示，该输入信号IN一旦稍稍超过阈值电压Vth电平，它的输出信号OUT的电压电平就急速地降低。例如，倒相器IV2的输出信号随着倒相电路IV1的输出信号而急速地降低，例如，在降低到输出电源电压VDDQ的1/2的电压电平的情况下，倒相电路IV2的输出信号的电压电平就降低到N沟道MOS晶体管QN的阈值电压附近的电压电平，不能使MOS晶体管Q2成为充分的导通状态，有不能将节点NJ保持在接地电压电平的可能性。

还有，节点NJ保持在这样的中间电压电平的情况下，在倒相电路IV2中，流过贯通电流。因此，由比例电路构成该倒相电路IV2，使它的输入逻辑阈值升高，如图6中曲线B所示那样，输入信号(节点NJ的信号电压)即使是阈值电压Vth电平，也能够可靠地输出输出电源电压VDDQ电平的电压。

一般说来，输入逻辑阈值VT和结构要素MOS晶体管的尺寸通常用下式表示。

【式1】 $\mathrm{VT}=\frac{\left(\frac{\mathrm{Vthn}}{\mathrm{VDD}}\right)+\sqrt{\frac{\mathrm{\βP}}{\mathrm{\βN}}}(1-\frac{\left|\mathrm{Vthp}\right|}{\mathrm{VDD}})}{1+\sqrt{\frac{\mathrm{\βP}}{\mathrm{\βN}}}}\·\mathrm{VDD}$

这里，Vthn和Vthp分别表示N沟道MOS晶体管及P沟道MOS晶体管的阈值电压，βP及βN分别是由P沟道MOS晶体管及N沟道MOS晶体管的尺寸(沟道宽度与沟道长度之比：W/L)决定的系数。

由于系数βP由P沟道MOS晶体管的沟道宽度与沟道长度之比决定，系数βN由N沟道MOS晶体管的沟道宽度与沟道长度之比决定，调整P沟道MOS晶体管及N沟道MOS晶体管的尺寸，就能将它的输入逻辑阈值设置成比通常情况要高。由此，节点NJ的电压电平即使上升到接受前级的外部电源电压EXVDD的电路成为不能工作的状态，也能可靠地将倒相电路IV2的输出信号设定在输出电源电压VDDQ电平，相应地将MOS晶体管QN可靠地设定在导通状态，能够将节点NJ保持在接地电压电平。

此外，图5所示的倒相器IV1接受外部电源电压EXVDD作为工作电源电压。然而，该倒相器IV1也可以接受周边电源电压VDDP作为工作电源电压。但是，在这种情况下，必须在倒相器IV1的次级配置电平变换电路。

如上所述，按照本发明的实施例3，由比例电路构成接受输出电源电压作为工作电源电压的闩锁电路的倒相器，即使输入信号是MOS晶体管的阈值电压程度，也可判断它的输入逻辑阈值是L电平的信号，像输出输出电源电压VDDQ那样地设定，在外部电源电压截断时，闩锁电路的倒相器的输入信号的电压电平即使上升，也能将它的输入信号可靠地保持在L电平的信号，能够将输出缓冲电路保持在输出高阻抗状态。

实施例4

图7是示出本发明实施例4的输出电路的结构图。在图7所示的结构中，外部电源电压EXVDD被用作使内部电路工作的工作电源电压。

在图7中，输出电路与图4所示输出电路有以下不同。即：设置接受外部电源电压接通检测信号ZPOREX和NAND门11的输出信号的NOR电路30代替接受NAND电路的输出信号的倒相电路13。该NOR电路30的输出信号被给予构成闩锁电路的倒相电路2。还有，设置接受外部电源电压接通检测信号ZPOREX和门电路12的输出信号的NOR电路32代替接受门电路12的输出信号的倒相电路21。该NOR电路32的输出信号被给予构成闩锁电路的倒相电路22。该图7所示的输出电路的其它结构与图4所示的输出电路的结构相同，对应部分标以相同的参照符号，其详细说明从略。

外部电源电压接通检测信号ZPOREX与外部电源电压EXVDD维持在同一电压电平，直到外部电源电压EXVDD稳定为止，外部电源电压一旦稳定，即被设定为L电平。因此，该外部电源电压EXVDD接通时，由于NOR电路30及32判定外部电源电压接通检测信号EXVDD为H电平，这些输出信号被设定为L电平，能够防止成为不定状态。一旦外部电源电压EXVDD稳定，外部电源电压接通检测信号ZPOREX就成为L电平，NOR电路30及32作为倒相电路工作。

在该外部电源电压EXVDD接通时，由于供给输出电源电压VDDQ，由倒相电路2和MOS晶体管3使该节点ND保持在接地电压电平。同样，由倒相电路22及MOS晶体管23使节点NH保持在接地电压电平。即使在外部电源电压EXVDD接通时，该NOR电路30及32的输出信号为L电平，直到该外部电源电压接通检测信号ZPOREX成为L电平为止一直保持在L电平，它的外部电源电压EXVDD接通时，NOR电路30及32的输出信号成为不稳定状态，能够防止对倒相电路20及22的输出信号带来恶劣影响。

因此，在外部电源电压被截断后，当为了向半导体存储器存取而接通外部电源电压EXVDD时，输出电路再次转移到与输出高阻抗不同的状态，能够可靠地防止对外部总线的数据/信号带来恶劣影响。

图8是示出生成外部电源电压接通检测信号的部分的结构的一个例子的图。在图8中，外部电源接通检测部包含检测外部电源电压EXVDD接通的电源接通检测电路40、将电源接通检测电路40的输出信号POR反转的倒相电路42。该倒相电路42接受外部电源电压EXVDD作为工作电源电压，将电源接通检测电路40输出的电源接通检测信号反转、生成外部电源接通检测信号ZPOREX。

图9是示出图8所示电源接通检测部工作的信号波形图。以下，参照图9简单地说明图8所示的外部电源接通检测部的工作。

外部电源电压EXVDD接通时，它的电压电平随着外部电源线的负载逐渐上升。电源接通检测电路40具有众所周知的结构，当外部电源接通时，随着外部电源电压的电压电平上升，它的输出信号稍稍上升，被内部电路(倒相电路)立即驱动到接地电压电平的L电平。

当该电源接通检测电路40的输出信号POR在L电平期间，倒相电路42按照外部电源电压EXVDD的电压电平，使它的外部电源电压接通检测信号ZPOREX的电压电平上升。

当外部电源电压EXVDD到达规定的电压电平或者趋于稳定时，电源接通检测电路40的输出信号POR上升到H电平，相应地，来自倒相电路40的外部电源电压接通检测信号ZPOREX成为L电平。

因此，当该外部电源电压EXVDD接通时，外部电源电压接通检测信号ZPOREX一旦超过包含在NOR电路30及32中的N沟道MOS晶体管的阈值电压，就将该NOR电路30及32的输出信号可靠地保持在L电平。因此，在电源接通时，能够将NOR电路30及32的输出信号可靠地固定在L电平，不会对由倒相电路和MOS晶体管构成的闩锁电路的闩锁信号电压带来任何恶劣影响。

此外，在上述说明中外部电源电压EXVDD被用作周边电路的工作电源电压。然而，将外部电源电压EXVDD降压下的周边电源电压VDDP也可以被用作周边电路的工作电源电压。在这种结构的情况下，在图7中，如括号内所示那样，周边电源电压VDDP被给予作为工作电源电压以代替除倒相电路20的电路的外部电源电压。在将该周边电源电压VDDP作为周边电路的工作电源电压使用的情况下，检测周边电源电压VDDP接通的周边电源电压接通信号也可以被用来代替外部电源电压接通检测信号ZPOREX。

如上所述，按照本发明实施例4，在接受与闩锁电路前级的外部电源电压对应的电压作为工作电源电压的门电路中，给予电源电压接通检测信号，能够在外部电源电压接通时将它的门电路的输出信号保持在规定的电压电平上，能够防止外部电源电压接通时的对闩锁电路的闩锁操作带来恶劣影响，即使在外部电源电压恢复时也能够将输出缓冲电路可靠地设定在输出高阻抗状态。

此外，在上述说明中，对于在供给输出电源电压VDDQ的状态下、外部电源电压再被接通时的工作进行了说明。然而，在系统复位等的电源接通时，即使在先接通输出电源电压VDDQ、接着接通外部电源电压EXVDD的顺序下，也能够可靠地将输出电路初始化到输出高阻抗状态，能够可靠地防止系统整体的误动作及半导体存储器的误初始化等。

实施例5

图10是概略地示出本发明实施例5的输出电路重要部位的结构图。在图10中，由倒相电路IV2和N沟道MOS晶体管QN构成半闩锁(闩锁电路)。由该倒相电路IV2和MOS晶体管QN构成的闩锁电路也可以是先前的实施例1～4中的任何一个的部分的闩锁电路。在闩锁电路的前级设置将内部信号的振幅变换成输出电源电压VDDQ电平的电平变换电路52。该电平变换电路52变换接受内部电源电压(周边电源电压)VDDP作为工作电源电压的前级门电路50的输出信号的振幅。也就是说，向内部电路供给比输出电源电压VDDQ低的电压作为工作电源电压。该电平变换电路52的结构与图13所示的电平变换电路的结构相同。在电平变换电路52的输入节点与输出节点之间，配置用其栅极接受输出电源电压VDDQ的N沟道MOS晶体管构成的传输门54。

该传输门54是阈值电压Vthn低的低阈值电压晶体管(L-Vth晶体管)。在备用状态时，由倒相电路IV2和MOS晶体管QN使该电平变换电路52的输出节点NK保持在接地电压电平。

在该状态下，即使在截断外部电源电压EXVDD的供给，相应地周边电源电压VDDP的电压电平也降低、前级门电路50的输出信号的电压电平成为不定状态的情况下，该传输门54将电平变换电路52的输出节点NK的电压(接地电压电平)传递到前级门电路50的输出节点(电平变换电路52的输入节点)上。因此，在图13所示的电平变换电路中，在节点NB与电平变换电路52的输出节点NK相当的情况下，该前级门电路50的输出信号(SIN)成为不定状态，MOS晶体管908b及908c成为不稳定状态，该内部节点(NA及NB)的电压电平即使要变化到中间电压电平，由于该倒相电路IV2及MOS晶体管QN也能够使电平变换电路52的输出节点NK成为接地电压电平，能够抑制该电平变换电路52的内部节点的上升。

还有，即使在图13所示的内部节点NA有可能成为中间电压电平的情况下，由传输门54将图13所示的信号SIN保持在接地电压电平，将图13所示的MOS晶体管908b可靠地设定在关断状态，能够将内部节点NA保持在输出电源电压VDDQ电平，能够将该电平变换电路52可靠地保持在闩锁状态，能够防止产生贯通电流。还有，能够防止电平变换电路52的输出信号上升到中间电压电平、贯通电流流经倒相器IV2。

因此，在内部电路接受比输出电源电压VDDQ电压电平低的周边电源电压VDDP作为工作电源电压工作的情况下，即使在设置电平变换电路52的结构中，由于由倒相电路IV2及MOS晶体管QN构成闩锁电路，在外部电源电压(周边电源电压)的供给截断时，也能够可靠地防止电平变换电路52的输出信号成为不确定状态，能够可靠地将输出缓冲电路设定在输出高阻抗状态。

还有，由传输门54能够防止前级门电路50的输出信号成为不定状态。

还有，在上述说明中，就外部电源电压被截断时的工作作了说明。然而，即使在外部电源电压再接通时，也能够可靠地将电平变换电路52的输入输出节点保持在备用状态时的电压电平。

该图10所示的结构能够应用于在实施例1～4所示的结构中、将外部电源电压降压生成的周边电源电压作为周边电路的工作电源电压加以应用。

其它的构成

在实施例1～5中，由倒相电路和MOS晶体管构成的闩锁电路将它的输入节点保持在接地电压电平。然而，也可以用倒相电路和P沟道MOS晶体管构成该闩锁电路，使它的输入节点的电压电平保持在输出电源电压电平。在这种情况下，有必要调整倒相器的级数，以使在输出缓冲电路中P沟道MOS晶体管TP及N沟道MOS晶体管TN都成为关断状态。

还有，在上述说明中，就半导体存储器的输出电路的结构作了说明。然而，在一般的半导体装置中，内部电路利用截断外部电源电压的电源电压作为工作电源电压，输出缓冲电路如果是利用专用的电源电压的结构，本发明也能适用。

如上所述，按照本发明，在接受用于输出电路的利用输出电源电压和内部电路的外部电源电压的半导体装置中，在将依赖于外部电源电压的电源电压作为工作电源电压的电路的次级，设置将输出电源电压作为工作电源电压的闩锁电路，即使在接通输出电源电压的状态下截断外部电源电压的情况下，也能够将内部节点可靠地保持在备用状态，能够将输出电路设定在输出高阻抗状态。

这次公开的实施例在全部方面可认为是例示性的而不是限制性的。本发明的范围由权利要求书的范围而不是由上述的实施例的说明来表示，其意图是包含与权利要求的范围均等的意义和范围内的全部的变更。

Claims (11)

1.一种半导体装置，其特征在于：

具备：

接受第1电源电压作为工作电源电压，至少按照内部信号生成第1输出驱动信号的第1输出驱动信号生成电路；

接受第2电源电压作为工作电源电压，闩锁而且传送上述第1输出驱动信号的第1闩锁电路；以及

接受上述第2电源电压作为工作电源电压，按照上述第1闩锁电路的输出信号驱动与总线信号线耦合的主输出节点的第1输出晶体管。

2.如权利要求1所述的半导体装置，其特征在于：

具备：

接受上述第1电源电压作为工作电源电压，至少按照上述内部信号生成第2输出驱动信号的第2输出驱动信号生成电路；

接受上述第2电源电压作为工作电源电压，闩锁而且传送上述第2输出驱动信号的第2闩锁电路；以及

至少按照上述第2闩锁电路的输出信号驱动上述主输出节点的输出驱动电路，

在上述主输出节点的驱动时，上述输出驱动电路按照上述内部信号驱动与上述第1输出晶体管互补的上述主输出节点。

3.如权利要求2所述的半导体装置，其特征在于：

上述输出驱动电路具备：

接受上述第2电源电压作为工作电源电压，缓冲处理上述闩锁电路的输出电路的缓冲电路；以及

按照上述缓冲电路的输出信号有选择地导通，导通时将上述主输出节点驱动到与上述第2电源电压极性不同的电压电平的第2输出晶体管。

4.如权利要求2所述的半导体装置，其特征在于：

上述输出驱动电路具备：

接受上述第1电源电压作为工作电源电压，按照上述内部信号生成与上述第2输出驱动信号同一逻辑电平信号的辅助驱动电路；

将上述辅助驱动电路的输出节点与按照上述闩锁电路的输出信号有选择地供给与上述第2电源电压极性不同的电压的参照电压节点耦合的辅助晶体管；以及

按照上述辅助驱动电路的输出节点的电压有选择地导通，导通时将上述主输出节点驱动到上述参照节点的电压电平的第2输出晶体管。

5.如权利要求1所述的半导体装置，其特征在于：

上述第1闩锁电路包含其输入逻辑阈值至少比使上述第1输出驱动信号生成电路不能工作的第1电源电压电平要高的倒相器。

6.如权利要求2所述的半导体装置，其特征在于：

上述第2闩锁电路包含其输入逻辑阈值至少比使上述第2输出驱动信号生成电路不能工作的上述第1电源电压的电压电平要高的倒相器。

7.如权利要求1所述的半导体装置，其特征在于：

还具备检测上述第1电源电压的接通，生成电源接通检测信号的电源接通检测电路，

上述第1输出驱动信号生成电路按照上述电源接通检测信号和上述内部信号生成上述第1输出驱动信号。

8.如权利要求2所述的半导体装置，其特征在于：

还具备检测上述第1电源电压的接通，在上述第1电源电压接通时生成电源接通检测信号的电源接通检测电路，

上述第2输出驱动信号生成电路按照上述内部信号和上述电源接通检测信号生成上述第2输出驱动信号。

9.如权利要求1所述的半导体装置，其特征在于：

还具备：

配置在上述第1输出驱动信号生成电路与上述第1闩锁电路之间，将上述第1输出驱动信号生成电路的输出信号的振幅变换成上述第2电源电压电平的振幅，将电平变换信号传递到上述第1闩锁电路的电平变换电路；以及

耦合在上述电平变换电路的输入端与输出端之间，而且在它的栅极上接受上述第2电源电压的传输门。

10.如权利要求2所述的半导体装置，其特征在于：

还具备：

配置在上述第2输出驱动信号生成电路与上述第2闩锁电路之间，将上述第2输出驱动信号生成电路的输出信号的振幅变换成上述第2电源电压电平的振幅，将电平变换信号传递到上述第2闩锁电路的电平变换电路；以及

耦合在上述电平变换电路的输入端与输出端之间，而且在它的栅极上接受上述第2电源电压的传输门。

11.一种半导体装置，其特征在于：

具备：

接受第1电源电压作为工作电源电压，按照所给予的信号生成第1信号的第1电路；以及

接受第2电源电压作为工作电源电压，接受来自上述第1电路的上述第1信号，按照上述第1信号产生第2信号的第2电路，

上述第2电路包含在其输入部接受上述第1信号而且将上述输入部的信号电压闩锁的闩锁电路。

Images